JP2003243630A - 磁気メモリ装置およびその製造方法 - Google Patents

磁気メモリ装置およびその製造方法

Info

Publication number
JP2003243630A
JP2003243630A JP2002039468A JP2002039468A JP2003243630A JP 2003243630 A JP2003243630 A JP 2003243630A JP 2002039468 A JP2002039468 A JP 2002039468A JP 2002039468 A JP2002039468 A JP 2002039468A JP 2003243630 A JP2003243630 A JP 2003243630A
Authority
JP
Japan
Prior art keywords
layer
memory device
magnetic memory
tunnel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002039468A
Other languages
English (en)
Inventor
Makoto Motoyoshi
真 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002039468A priority Critical patent/JP2003243630A/ja
Priority to PCT/JP2003/000191 priority patent/WO2003069674A1/ja
Priority to KR1020037013604A priority patent/KR100934314B1/ko
Priority to US10/475,459 priority patent/US6998665B2/en
Priority to EP03700549A priority patent/EP1478027B1/en
Publication of JP2003243630A publication Critical patent/JP2003243630A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Abstract

(57)【要約】 【課題】 ＴＭＲ素子のトンネル絶縁層が酸化もしくは
還元されることを防止して、素子特性の向上、信頼性の
向上を図る。 【解決手段】 トンネル絶縁層３０３を強磁性体の磁化
固定層３０２と記憶層３０４とで挟んでなるＴＭＲ素子
１３を有するものであり、強磁性体のスピン方向が平行
もしくは反平行によって抵抗値が変化することを利用し
て情報を記憶するもので、ＴＭＲ素子１３を間にして立
体的に交差するように配置される第１配線の書き込みワ
ード線１１および第２配線のビット線１２を備え、書き
込みワード線１１とＴＭＲ素子１３とは電気的に絶縁さ
れ、ビット線１２とＴＭＲ素子１３とは電気的に接続さ
れている不揮発性の磁気メモリ装置１において、ＴＭＲ
素子１３の側面は不純物を通さない側壁バリア層１６で
被覆されているものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気メモリ装置お
よびその製造方法に関し、詳しくは、トンネル磁気抵抗
素子を構成する強磁性体のスピン方向が平行もしくは反
平行によって抵抗値が変化することを利用して情報を記
録する不揮発性の磁気メモリ装置およびその製造方法に
関する。
【０００２】
【従来の技術】情報通信機器、特に携帯端末などの個人
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子等の素子には、高集積化、高
速化、低消費電力化など、一層の高性能化が要求されて
いる。特に不揮発性メモリはユビキタス時代に必要不可
欠の素子と考えられている。
【０００３】例えば、電源の消耗やトラブル、サーバー
とネットワークが何らかの障害により切断された場合で
あっても、不揮発性メモリは個人の重要な情報を保護す
ることができる。そして、不揮発性メモリの高密度化、
大容量化は、可動部分の存在により本質的に小型化が不
可能なハードディスクや光ディスクを置き換える技術と
してますます重要になってきている。
【０００４】また、最近の携帯機器は不要な回路ブロッ
クをスタンバイ状態にしてでき得る限り消費電力を抑え
ようと設計されているが、高速ネットワークメモリと大
容量ストレージメモリを兼ねることができる不揮発性メ
モリが実現できれば、消費電力とメモリとの無駄を無く
すことができる。また、電源を入れると瞬時に起動でき
る、いわゆるインスタント・オン機能も高速の大容量不
揮発性メモリが実現できれば可能になってくる。
【０００５】不揮発性メモリとしては、半導体を用いた
フラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferr
o electric Random Access Memory）などがあげられ
る。しかしながら、フラッシュメモリは、書き込み速度
がμ秒の桁であるため遅いという欠点がある。一方、Ｆ
ＲＡＭにおいては、書き換え可能回数が１０12〜１０14
で完全にスタティックランダムアクセスメモリやダイナ
ミックランダムアクセスメモリに置き換えるには耐久性
が低いという問題が指摘されている。また、強誘電体キ
ャパシタの微細加工が難しいという課題も指摘されてい
る。
【０００６】これらの欠点を有さない不揮発性メモリと
して注目されているのが、ＭＲＡＭ（Magnetic Random
Access Memory）とよばれる磁気メモリである。初期の
ＭＲＡＭはJ.M.Daughton,“Thin Solid Films”Vol.216
(1992),p.162-168で報告されているＡＭＲ(Anisotropic
Magneto Resistive)効果やD.D.Tang et al.,“IEDMTec
hnical Digest”(1997),p.995-997で報告されているＧ
ＭＲ(Giant Magneto Resistance)効果を使ったスピンバ
ルブを基にしたものであった。しかし、負荷のメモリセ
ル抵抗が１０Ω〜１００Ωと低いため、読み出し時のビ
ットあたりの消費電力が大きく大容量化が難しいという
欠点があった。
【０００７】一方ＴＭＲ（Tunnel Magneto Resistanc
e）効果はR.Meservey et al.,“Pysics Reports”Vol.2
38(1994),p.214-217で報告されているように抵抗変化率
が室温で１％〜２％しかなかったが、近年T.Miyazaki e
t al.,“J.Magnetism & Magnetic Material”Vol.139(1
995),L231で報告されているように抵抗変化率２０％近
く得られるようになり、ＴＭＲ効果を使ったＭＲＡＭに
注目が集まるようになってきている。
【０００８】ＭＲＡＭは、構造が単純であるため高集積
化が容易であり、また磁気モーメントの回転により記録
を行うために、書き換え回数が大であると予測されてい
る。またアクセス時間についても、非常に高速であるこ
とが予想され、既に１００ＭＨｚで動作可能であること
が、R.Scheuerlein et al.,“ISSCC Digest of Technic
al Papers”(Feb. 2000),p.128-129で報告されている。
【０００９】
【発明が解決しようとする課題】ＴＭＲ効果を用いたＭ
ＲＡＭは、強磁性体に挟まれた厚さが０．５ｎｍ〜５ｎ
ｍの酸化膜（トンネル酸化膜）のトンネル抵抗が上記強
磁性体の磁化の方向によって変わることを利用して記憶
を行っている。しかしながら、トンネル酸化膜の厚さに
対してトンネル抵抗は大きく変化するため、トンネル酸
化膜の厚さを精密に均一に作る必要がある。集積度やデ
バイスの性能にもよるがこのバラツキは３％〜５％程度
に抑える必要がある。
【００１０】これはトンネル酸化膜の形成時における膜
厚の均一性のみならず、後のレジストアッシング工程
（K.Tsuji et al.,“IEDM”(2001),p799）、層間絶縁膜
中に含まれる水素やフォーミングガスによるシンタ工程
での水素や酸素の拡散等によって、トンネル酸化膜が還
元される、強磁性体が酸化される等によって、強磁性体
間のトンネル酸化膜の膜厚がバラツキ、程度がひどい場
合は短絡にまで至るという問題があった。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた磁気メモリ装置およびその製造方
法である。
【００１２】本発明の磁気メモリ装置は、トンネル絶縁
層を強磁性体で挟んでなるトンネル磁気抵抗素子を備
え、前記強磁性体のスピン方向が平行もしくは反平行に
よって抵抗値が変化することを利用して情報を記憶する
もので、前記トンネル磁気抵抗素子を間にして立体的に
交差するように配置される第１配線および第２配線を備
え、前記第１配線と前記トンネル磁気抵抗素子とは電気
的に絶縁され、前記第２配線と前記トンネル磁気抵抗素
子とは電気的に接続されている不揮発性の磁気メモリ装
置において、前記トンネル磁気抵抗素子の側面は不純物
を通さない側壁バリア層で被覆されているものである。
【００１３】上記磁気メモリ装置では、トンネル磁気抵
抗素子の側面は不純物を通さない側壁バリア層で被覆さ
れていることから、例えば還元性物質の水素イオンや酸
化性物質の水酸基イオンがトンネル磁気抵抗素子の側面
より侵入することが防止される。この結果、例えば層間
絶縁膜中に含まれる水素やフォーミングガスによるシン
タ工程での水素の拡散による還元作用によって、トンネ
ル磁気抵抗素子のトンネル絶縁層の膜厚が変化して膜厚
が薄くなり、還元反応が進みすぎた場合にトンネル絶縁
層を挟み強磁性体層同士が短絡するという問題が回避さ
れる。また、トンネル絶縁層を挟んで形成される強磁性
体層が酸化され、それによってトンネル絶縁層の膜厚が
厚くなるという問題も回避される。
【００１４】本発明の磁気メモリ装置の製造方法は、ト
ンネル絶縁層を強磁性体で挟んでなるトンネル磁気抵抗
素子が形成されるもので、前記強磁性体のスピン方向が
平行もしくは反平行によって抵抗値が変化することを利
用して情報を記憶する不揮発性の磁気メモリ装置の製造
方法において、前記トンネル磁気抵抗素子を形成した後
で前記トンネル磁気抵抗素子を被覆する絶縁膜を形成す
る前に、前記トンネル磁気抵抗素子の側面に不純物を通
さない側壁バリア層を形成する工程を備えている。
【００１５】上記磁気メモリ装置の製造方法では、トン
ネル磁気抵抗素子の側面に不純物イオンを通さない側壁
バリア層を形成することから、例えば還元性物質の水素
イオンや酸化性物質の水酸基イオンがトンネル磁気抵抗
素子の側面より侵入することが防止される。この結果、
例えば層間絶縁膜の形成工程において層間絶縁膜中より
発生する水素の拡散や、フォーミングガスによるシンタ
工程での水素の拡散による還元作用によって、トンネル
磁気抵抗素子のトンネル絶縁層の膜厚が変化して膜厚が
薄くなり、還元反応が進みすぎた場合にトンネル絶縁層
を挟み強磁性体層同士が短絡するという問題が回避され
る。また、トンネル絶縁層を挟んで形成される強磁性体
層が酸化され、それによってトンネル絶縁層の膜厚が厚
くなるという問題も回避される。
【００１６】
【発明の実施の形態】本発明の磁気メモリ装置に係る実
施の形態を、図１の概略構成断面図および図２の概略構
成斜視図によって説明する。
【００１７】図１に示すように、半導体基板（例えばｐ
型半導体基板）２１の表面側にはｐ型ウエル領域２２が
形成されている。このｐ型ウエル領域２２には、トラン
ジスタ形成領域を分離する素子分離領域２３が、いわゆ
るＳＴＩ（Shallow Trench Isolation）で形成されてい
る。上記ｐ型ウエル領域２２上には、ゲート絶縁膜２５
を介してゲート電極（ワード線）２６が形成され、ゲー
ト電極２６の両側におけるｐ型ウエル領域２２には拡散
層領域（例えばＮ+ 拡散層領域）２７、２８が形成さ
れ、選択用の電界効果型トランジスタ２４が構成されて
いる。
【００１８】上記電界効果トランジスタ２４は読み出し
のためのスイッチング素子として機能する。これは、ｎ
型またはｐ型電界効果トランジスタの他に、ダイオー
ド、バイポーラトランジスタ等の各種スイッチング素子
を用いることも可能である。
【００１９】上記電界効果型トランジスタ２４を覆う状
態に第１絶縁膜４１が形成されている。この第１絶縁膜
４１には上記拡散層領域２７、２８に接続するコンタク
ト（例えばタングステンプラグ）２９、３０が形成され
ている。さらに第１絶縁膜４１上にはコンタクト２９に
接続するセンス線１５、コンタクト３０に接続する第１
ランディングパッド３１等が形成されている。
【００２０】上記第１絶縁膜４１上には、上記センス線
１５、第１ランディングパッド３１等を覆う第２絶縁膜
４２が形成されている。この第２絶縁膜４２には上記第
１ランディングパッド３１に接続するコンタクト（例え
ばタングステンプラグ）３３が形成されている。さらに
上記第２絶縁膜４２上には、コンタクト３３に接続する
第２ランディングパッド３５、書き込みワード線１１等
が形成されている。
【００２１】上記第２絶縁膜４２上には、上記書き込み
ワード線１１、第２ランディングパッド３５等を覆う第
３絶縁膜４３が形成されている。この第３絶縁膜４３に
は、上記第２ランディングパッド３５に接続するコンタ
クト（例えばタングステンプラグ）３７が形成されてい
る。さらに上記第３絶縁膜４３上には、上記書き込みワ
ード線１１上方より上記コンタクト３７の上端部に接続
する下地導電層３１２が導電性材料により形成されてい
る。この下地導電層３１２は反強磁性体層と同様の材料
で形成されるものであってもよい。
【００２２】さらに、上記下地導電層３１２上には上記
反強磁性体層３０５が形成され、この反強磁性体層３０
５上でかつ上記書き込みワード線１１の上方には、トン
ネル絶縁層３０３を強磁性体層からなる磁化固定層３０
２と記憶層３０４で挟む構成を有する情報記憶素子（以
下、ＴＭＲ素子という）１３が形成されている。このＴ
ＭＲ素子１３については、後に詳述する。
【００２３】上記ＴＭＲ素子１３の側壁には、水素（水
素イオンも含む）や水酸基イオン、酸素等に対するバリ
ア性が高い窒化シリコン（例えばプラズマ−窒化シリコ
ンシリコン）もしくは酸化アルミニウムからなるもので
サイドウォール状の側壁バリア層６１が形成されてい
る。なお、この側壁バリア層６１は、ＴＭＲ素子１３の
トンネル絶縁層３０３の側壁、およびトンネル絶縁層３
０３と記憶層３０４との界面近傍の側壁を被覆するよう
に形成されていれば、必ずしもＴＭＲ素子１３の側壁全
面を被覆する必要はない。
【００２４】上記第３の絶縁膜４３上には上記反強磁性
体層３０５、ＴＭＲ素子１３等を覆う第４の絶縁膜４４
が形成されている。この第４の絶縁膜４４は表面が平坦
化され、上記ＴＭＲ素子１３の最上層が露出されてい
る。上記第４の絶縁膜４４上には、上記ＴＭＲ素子１３
の上面に接続するものでかつ上記書き込みワード線１１
と上記ＴＭＲ素子１３を間にして立体的に交差（例えば
直交）する第２配線のビット線１２が形成されている。
【００２５】次に、上記ＴＭＲ素子１３の一例を、図２
の概略構成斜視図によって説明する。図２に示すよう
に、上記反強磁性体層３０５上に、第１の磁化固定層３
０６と磁性層が反強磁性的に結合するような導電体層３
０７と第２の磁化固定層３０８とを順に積層してなる磁
化固定層３０２、トンネル絶縁層３０３、記憶層３０
４、さらにキャップ層３１３を順に積層して構成されて
いる。ここでは磁化固定層３０２を積層構造としたが、
強磁性体層の単層構造であってもよく、もしくは３層以
上の強磁性体層を、導電体層を挟んで積層させた構造で
あってもよい。
【００２６】上記記憶層３０４、上記第１の磁化固定層
３０６、３０８は、例えば、ニッケル、鉄もしくはコバ
ルト、またはニッケル、鉄およびコバルトのうちの少な
くとも２種からなる合金のような、強磁性体からなる。
【００２７】上記導電体層３０７は、例えば、ルテニウ
ム、銅、クロム、金、銀等で形成されている。
【００２８】上記第１の磁化固定層３０６は、反強磁性
体層３０５と接する状態に形成されていて、これらの層
間に働く交換相互作用によって、第１の磁化固定層３０
６は、強い一方向の磁気異方性を有している。
【００２９】上記反強磁性体層３０５は、例えば、鉄・
マンガン合金、ニッケル・マンガン合金、白金マンガン
合金、イリジウム・マンガン合金、ロジウム・マンガン
合金、コバルト酸化物およびニッケル酸化物のうちの１
種を用いることができる。
【００３０】上記トンネル絶縁層３０３は、例えば、酸
化アルミニウム、酸化マグネシウム、酸化シリコン、窒
化アルミニウム、窒化マグネシウム、窒化シリコン、酸
化窒化アルミニウム、酸化窒化マグネシウムもしくは酸
化窒化シリコンからなる。
【００３１】上記トンネル絶縁層３０３は、上記記憶層
３０４と上記磁化固定層３０２との磁気的結合を切ると
ともに、トンネル電流を流すための機能を有する。これ
らの磁性膜および導電体膜は、主に、スパッタリング法
によって形成される。トンネル絶縁層は、スパッタリン
グ法によって形成された金属膜を酸化、窒化もしくは酸
化窒化させることにより得ることができる。
【００３２】さらに最上層にはキャップ層３１３が形成
されている。このキャップ層３１３は、ＴＭＲ素子１３
と別のＴＭＲ素子１３とを接続する配線との相互拡散防
止、接触抵抗低減および記憶層３０４の酸化防止という
機能を有する。通常、銅、窒化タンタル、タンタル、窒
化チタン等の材料により形成されている。上記反強磁性
体層３０５は、ＴＭＲ素子と直列に接続されるスイッチ
ング素子との接続に用いられる下地導電層３１２（図１
参照）を兼ねることも可能である。
【００３３】次に上記磁気メモリ装置１の動作を説明す
る。上記ＴＭＲ素子１３では、磁気抵抗効果によるトン
ネル電流変化を検出して情報を読み出すが、その効果は
記憶層３０４と第１、第２の磁化固定層３０６、３０８
との相対磁化方向に依存する。
【００３４】また上記ＴＭＲ素子１３では、ビット線１
２および書き込みワード線１１に電流を流し、その合成
磁界で記憶層３０４の磁化の方向を変えて「１」または
「０」を記録する。読み出しは磁気抵抗効果によるトン
ネル電流変化を検出して行う。記憶層３０４と磁化固定
層３０５の磁化方向が等しい場合を低抵抗(これを例え
ば「０」とする)とし、記憶層３０４と磁化固定層３０
５の磁化方向が反平行の場合を高抵抗(これを例えば
「１」とする)とする。
【００３５】本発明の磁気メモリ装置１では、ＴＭＲ素
子１３の側面、特にトンネル絶縁層３０３の側面とこの
トンネル絶縁層３０３を挟む磁化固定層３０２および記
憶層３０４との界面付近の側面は、水素（水素イオンも
含む）、水酸基、酸素等に対してバリア性が高い窒化シ
リコンまたは酸化アルミニウムからなる側壁バリア層６
１で覆われている構成が採用されていることから、第４
絶縁膜４４の形成開始時における酸化性雰囲気や層間絶
縁膜中に含まれる水素（水素イオンも含む）や水酸基イ
オンの侵入を防御することができる。このため、ＴＭＲ
素子１３の特性の劣化やトンネル絶縁層３０３の膜厚バ
ラツキを生じることが抑えられる。
【００３６】一方、本発明の磁気メモリ装置１の比較例
として、ＴＭＲ素子１３の側面に側壁バリア層６１が形
成されていない磁気メモリ装置では、ＴＭＲ素子１３を
被覆するＰ−ＴＥＯＳ（Plasma Tetra-EthoxySilane）
やＨＤＰ（High Density Plasma CVD）等の通常使用さ
れる酸化シリコン系絶縁膜が形成された際に、ＴＭＲ素
子のトンネル絶縁層は、酸化シリコン系絶縁膜中に含ま
れる水素（水素イオン（Ｈ+ ）も含む）や水酸基イオン
（ＯＨ- ）によって還元され、最悪の場合にはトンネル
絶縁層としての機能が消滅する。また上記酸化シリコン
系絶縁膜の成膜工程を開始した直後の酸化性雰囲気でＴ
ＭＲ素子の特に金属（もしくは金属化合物）膜が酸化さ
れ、トンネル絶縁層の膜厚にばらつきを生じさせる。
【００３７】次に、本発明の磁気メモリ装置の製造方法
に係る実施の形態を、図３の製造工程断面図によって説
明する。
【００３８】まず、図示はしないが、半導体基板に、読
み出しトランジスタを備えた読み出し回路、それを覆う
第１絶縁膜等を形成する。さらに図３の（１）に示すよ
うに、第１絶縁膜４１に、図示はしていない読み出しト
ランジスタの拡散層に接続されるコンタクト２９、３０
等を形成する。さらに上記第１絶縁膜４１上にコンタク
ト２９に接続するセンス線１５、コンタクト３０に接続
する第１ランディングパッド３１等を形成する。次いで
上記この第１絶縁膜４１上に、例えばテトラエトキシシ
ランを原料に用いたプラズマＣＶＤ法により、上記第１
ランディングパッド３１、センス線１５等を覆う酸化シ
リコン（Ｐ−ＴＥＯＳ）膜（図示せず）を例えば１００
ｎｍの厚さに成膜し、次いで高密度プラズマＣＶＤ法に
より、酸化シリコン（ＨＤＰ）膜４２１を例えば８００
ｎｍの厚さに成膜し、さらに酸化シリコン（Ｐ−ＴＥＯ
Ｓ）膜４２２を例えば１２００ｎｍに厚さに成膜して、
第２絶縁膜４２を形成する。その後、例えば化学的機械
研磨によって、上記第１ランディングパッド３１上に例
えば７００ｎｍの厚さの膜厚を残すように、上記第２絶
縁膜４２を研磨する。
【００３９】次に、上記平坦化された上記第２絶縁膜４
２上に、例えばプラズマＣＶＤ法により、エッチングス
トッパ層（図示せず）を、例えば窒化シリコン（Ｐ−Ｓ
ｉＮ）膜を例えば２０ｎｍの厚さに成膜して形成する。
その後、レジスト塗布工程、リソグラフィー工程、エッ
チング工程を経て、上記エッチングストッパ層４７にビ
アホールパターンを開口する。
【００４０】次いで、上記ビアホールパターンを埋め込
むように上記エッチングストッパ層上にＰ−ＴＥＯＳ膜
を例えば３００ｎｍの厚さに成膜して、第３絶縁膜４３
（４３１）を形成する。その後、レジスト塗布工程、リ
ソグラフィー工程、エッチング工程を経て、第３絶縁膜
４３１に配線溝４９を形成するとともに上記第１ランデ
ィングパッド３１に達するビアホール４８を再び開口す
る。このエッチング工程は、窒化シリコンに対して酸化
シリコンが選択的にエッチングされる条件で行う。
【００４１】次いで、ＰＶＤ（Physical Vapor Deposit
ion）法によって、上記ビアホール４８および上記配線
溝４９の各内面にバリアメタル層（図示せず）を、例え
ば窒化タンタル膜またはタンタル膜を２０ｎｍの厚さに
堆積した後チタン膜を５ｎｍの厚さに堆積して形成す
る。次いで、スパッタリングによって、銅を８０ｎｍの
厚さに堆積した後、電解めっき法によって、上記ビアホ
ール４８および上記配線溝４９を埋め込むように、銅を
堆積する。その後、化学的機械研磨によって、第３絶縁
膜４３１上に堆積した余剰のタングステンとバリアメタ
ル層とを除去して、上記配線溝４９内にバリアメタル層
を介して銅より成る書き込みワード線１１、第２ランデ
ィングパッド３５を形成するとともに、上記ビアホール
４８内にバリアメタル層を介して銅より成るプラグ５０
を形成する
【００４２】その後、上記第３絶縁膜４３１上に上記書
き込みワード線１１、第２ランディングパッド３５等を
覆う上層部分の第３絶縁膜４３（４３２）を、例えばＰ
−ＴＥＯＳ膜を例えば１００ｎｍの厚さに堆積して形成
する。このように、書き込みワード線１１、第２ランデ
ィングパッド３５等を覆う第３絶縁膜４３がＰ−ＴＥＯ
Ｓ膜で形成される。
【００４３】上記プロセスは一例であって、例えば、セ
ンス線１５、第１ランディングパッド３１等は溝配線技
術によって形成することも可能であり、書き込みワード
線１１、第２ランディングパッド３５等は通常の配線技
術によって形成することも可能である。
【００４４】次いで、レジスト塗布工程、リソグラフィ
ー工程により、上記第３の絶縁膜４３上にマスク（図示
せず）を形成した後、そのマスクを用いてエッチングに
より第２ランディングパッド３５に接続するビアホール
５１を形成する。
【００４５】続いて、ＰＶＤ(Physical Vapor Depositi
on)法によって、バリア層（図示せず）、反強磁性体層
３０５、強磁性体からなる磁化固定層３０２、トンネル
絶縁層３０３、強磁性体からなる記憶層３０４、キャッ
プ層３１３を順次成膜する。
【００４６】上記バリア層には、例えば、窒化チタン、
タンタルもしくは窒化タンタルを用いることができる。
上記反強磁性体層３０５には、例えば、鉄・マンガン、
ニッケル・マンガン、白金・マンガン、イリジウム・マ
ンガン等のマンガン合金を用いることができる。
【００４７】強磁性体からなる上記磁化固定層３０２に
は、例えば、ニッケル・鉄、コバルト・鉄、コバルト合
金等の強磁性を有する合金材料を用いることができる。
この磁化固定層３０２は反強磁性体層３０５との交換結
合によって、磁化の方向がピニング（pinning）され
る。なお、上記磁化固定層３０２は前記図２によって説
明したように、導電体層を挟む強磁性体層の積層構造と
してもよい。
【００４８】上記トンネル絶縁層３０３には、例えば、
酸化アルミニウムが用いられる。このトンネル絶縁層３
０３は、通常、０．５ｎｍ〜５ｎｍ程度の非常に薄い膜
で形成される必要があるため、例えば、ＡＬＤ（Atomic
Layer Deposition）法、もしくはスパッタリングによ
る成膜後にプラズマ酸化して形成する。
【００４９】強磁性体からなる上記記憶層３０４には、
例えば、ニッケル・鉄、コバルト・鉄等の強磁性を有す
る合金材料を用いることができる。この記憶層３０４
は、ＴＭＲ素子１３の外部印加磁場によって、磁化の方
向が磁化固定層３０２に対して平行もしくは反平行に変
えることができる。
【００５０】上記キャップ層３１３は、例えば、タング
ステン、タンタル、窒化チタン等で形成することができ
る。
【００５１】次いで、図３の（２）に示すように、レジ
スト塗布工程、リソグラフィー工程により、上記キャッ
プ層３１３上にマスクを形成した後、そのマスクを用い
てエッチング（例えば反応性イオンエッチング）により
上記キャップ層３１３をエッチングする。その後レジス
トのマスクを例えばアッシングにより除去した後、上記
キャップ層３１３をマスクにしてＴＭＲ素子を形成する
ための上記積層膜（例えば記憶層３０４〜反強磁性体層
３０５）を加工して、ＴＭＲ素子１３を形成する。図面
では記憶層３０４から磁化固定層３０２上までを加工し
ている。エッチングの終点は、トンネル絶縁層３０３か
ら最下層の反強磁性体層３０５の途中で終わるように設
定する。図面では磁化固定層３０２上でエッチングが終
了している。このエッチングには、エッチングガスとし
て例えば塩素（Ｃｌ）を含んだハロゲンガスもしくは一
酸化炭素（ＣＯ）にアンモニア（ＮＨ3 ）を添加したガ
ス系を用いる。
【００５２】次に、側壁バリア層を形成するために、上
記ＴＭＲ素子１３を被覆するように例えば窒化シリコン
（例えばプラズマ−窒化シリコンシリコン）膜を例えば
化学的気相成長法によって堆積する。次いで、窒化シリ
コン膜を全面エッチバックして、ＴＭＲ素子１３の側面
にＰ−窒化シリコン膜をサイドウォール状に残すことで
側壁バリア層６１を形成する。この側壁バリア層６１
は、少なくともＴＭＲ素子１３のトンネル絶縁層３０３
側面およびトンネル絶縁層３０３と記憶層３０４との界
面を覆うように形成される必要がある。また側壁バリア
層６１は、水素（水素イオンも含む）や水酸基イオン、
酸素等に対するバリア性が高い絶縁膜であればよく、窒
化シリコン膜の他に例えば酸化アルミニウム膜で形成す
ることができる。なお、成膜方法は、ＴＭＲ素子１３の
側面に膜付けできる成膜方法であればいかなる成膜方法
であってもよく、例えばスパッタリングによる成膜もで
きる。
【００５３】次いで、レジスト塗布技術とリソグラフィ
ー技術とによって、レジストマスクを形成し、それを用
いた反応性イオンエッチングにより、残りのＴＭＲ材料
を加工して、ＴＭＲ素子１３と第２ランディングパッド
３５とを接続するバイパス線３１７をＴＭＲ積層膜の一
部を用いて形成する。ここでは、主として磁化固定層３
０２と反強磁性体層３０５とバリア層とで形成する。
【００５４】次に、図３の（３）に示すように、ＣＶＤ
法もしくはＰＶＤ法によって、ＴＭＲ素子１３を覆うよ
うに全面に酸化シリコンもしくは酸化アルミニウム等か
らなる第４絶縁膜４４を堆積する。このときＴＭＲ素子
１３の側面は、窒化シリコンまたは酸化アルミニウムか
らなる側壁バリア層６１によって覆われているため、第
４絶縁膜４４の堆積開始時に酸化性雰囲気にさらされる
ことは無い。その後、化学的機械研磨によって、その堆
積した第４の絶縁膜４４表面を平坦化するとともに、Ｔ
ＭＲ素子１３の最上層のキャップ層３１３を露出させ
る。
【００５５】次いで、標準的な配線形成技術によって、
書き込みワード線１１にＴＭＲ素子１３を間にして立体
的に交差しかつＴＭＲ素子１３に接続するビット線１
２、周辺回路の配線（図示せず）、ボンディングパッド
領域（図示せず）等を形成する。さらに全面にプラズマ
窒化シリコン膜からなる第５絶縁膜（図示せず）を形成
した後、上記ボンディングパッド部分（図示せず）を開
口して、ＬＳＩのウエハプロセス工程を完了させる。
【００５６】上記磁気メモリ装置の製造方法では、ＴＭ
Ｒ素子１３の側面に不純物イオンを通さない側壁バリア
層６１を形成することから、例えば還元性物質の水素イ
オンや酸化性物質の水酸基イオンがＴＭＲ素子１３の側
面より侵入することが防止される。この結果、例えば第
４絶縁膜４４の形成工程において第４絶縁膜４４中より
発生する水素の拡散や、フォーミングガスによるシンタ
工程での水素の拡散による還元作用によって、ＴＭＲ素
子１３のトンネル絶縁層３０３の膜厚が変化して膜厚が
薄くなり、還元反応が進みすぎた場合にトンネル絶縁層
３０３を挟み磁化固定層３０２と記憶層３０４とが短絡
するという問題が回避される。また、トンネル絶縁層３
０３を挟んで形成される磁化固定層３０２や記憶層３０
４が酸化され、それによってトンネル絶縁層３０３の膜
厚が厚くなるという問題も回避される。
【００５７】なお、上記実施の形態で説明した絶縁膜の
構成は一例であって、素子間、配線間等の電気的絶縁が
達成される構成であれば、いかなる絶縁膜構成であって
もよい。また上記実施の形態で示した各種膜の膜厚等の
数値は一例であって、適宜各数値は設定される。
【００５８】
【発明の効果】以上、説明したように本発明の磁気メモ
リ装置によれば、ＴＭＲ素子側面に水素（水素イオンも
含む）や水酸基イオン、酸素等に対してバリア性が高い
側壁バリア層が備えられているので、ＴＭＲ素子を覆う
絶縁膜を形成する際の成膜開始直後の酸化性雰囲気でＴ
ＭＲ素子が酸化されることがなく、また絶縁膜中に含ま
れる水素（水素イオンも含む）や水酸基イオンによって
酸化や還元を受けることがなく、ＴＭＲ特性の劣化やト
ンネル抵抗バラツキの増加が抑えることができる。よっ
て、特性劣化がなく信頼性の高いＴＭＲ素子を搭載した
磁気メモリ装置を提供することができる。
【００５９】本発明の磁気メモリ装置の製造方法によれ
ば、ＴＭＲ素子側面に水素（水素イオンも含む）や水酸
基イオン、酸素等に対してバリア性が高い側壁バリア層
を形成するので、ＴＭＲ素子を覆う絶縁膜を形成する際
の成膜開始直後の酸化性雰囲気でＴＭＲ素子が酸化され
ることや、絶縁膜中に含まれる水素（水素イオンも含
む）や水酸基イオンによって、酸化や還元を受けること
がない。このため、ＴＭＲ特性の劣化やトンネル抵抗バ
ラツキの増加を抑えることができる。よって、特性劣化
がなく信頼性の高いＴＭＲ素子を搭載した磁気メモリ装
置を製造することができる。
【図面の簡単な説明】
【図１】本発明の磁気メモリ装置に係る実施の形態を示
す概略構成断面図である。
【図２】ＴＭＲ素子の一例を示す概略構成斜視図であ
る。
【図３】本発明の磁気メモリ装置の製造方法に係る実施
の形態を示す製造工程断面図である。
【符号の説明】
１…磁気メモリ装置、１１…書き込みワード線、１２…
ビット線、１３…ＴＭＲ素子、６１…側壁バリア層、３
０３…トンネル絶縁層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 トンネル絶縁層を強磁性体で挟んでなる
    トンネル磁気抵抗素子を備え、前記強磁性体のスピン方
    向が平行もしくは反平行によって抵抗値が変化すること
    を利用して情報を記憶するもので、 前記トンネル磁気抵抗素子を間にして立体的に交差する
    ように配置される第１配線および第２配線を備え、 前記第１配線と前記トンネル磁気抵抗素子とは電気的に
    絶縁され、 前記第２配線と前記トンネル磁気抵抗素子とは電気的に
    接続されている不揮発性の磁気メモリ装置において、 前記トンネル磁気抵抗素子の側面は不純物を通さない側
    壁バリア層で被覆されていることを特徴とする磁気メモ
    リ装置。
  2. 【請求項２】 前記側壁バリア層は、酸化アルミニウム
    もしくは窒化シリコンからなることを特徴とする請求項
    １記載の磁気メモリ装置。
  3. 【請求項３】 トンネル絶縁層を強磁性体で挟んでなる
    トンネル磁気抵抗素子が形成されるもので、前記強磁性
    体のスピン方向が平行もしくは反平行によって抵抗値が
    変化することを利用して情報を記憶する不揮発性の磁気
    メモリ装置の製造方法において、 前記トンネル磁気抵抗素子を形成した後で前記トンネル
    磁気抵抗素子を被覆する絶縁膜を形成する前に、前記ト
    ンネル磁気抵抗素子の側面に不純物を通さない側壁バリ
    ア層を形成する工程を備えたことを特徴とする磁気メモ
    リ装置の製造方法。
  4. 【請求項４】 前記側壁バリア層を酸化アルミニウムも
    しくは窒化シリコンで形成することを特徴とする請求項
    ３記載の磁気メモリ装置の製造方法。
JP2002039468A 2002-02-18 2002-02-18 磁気メモリ装置およびその製造方法 Withdrawn JP2003243630A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002039468A JP2003243630A (ja) 2002-02-18 2002-02-18 磁気メモリ装置およびその製造方法
PCT/JP2003/000191 WO2003069674A1 (fr) 2002-02-18 2003-01-14 Dispositif a memoire magnetique et procede de fabrication associe
KR1020037013604A KR100934314B1 (ko) 2002-02-18 2003-01-14 자기 메모리 장치 및 그 제조 방법
US10/475,459 US6998665B2 (en) 2002-02-18 2003-01-14 Magnetic memory device and manufacturing method therefor
EP03700549A EP1478027B1 (en) 2002-02-18 2003-01-14 Magnetic memory device and its production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002039468A JP2003243630A (ja) 2002-02-18 2002-02-18 磁気メモリ装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003243630A true JP2003243630A (ja) 2003-08-29

Family

ID=27678250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002039468A Withdrawn JP2003243630A (ja) 2002-02-18 2002-02-18 磁気メモリ装置およびその製造方法

Country Status (5)

Country Link
US (1) US6998665B2 (ja)
EP (1) EP1478027B1 (ja)
JP (1) JP2003243630A (ja)
KR (1) KR100934314B1 (ja)
WO (1) WO2003069674A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032237A1 (ja) * 2002-10-02 2004-04-15 Nec Corporation 磁性メモリ及びその製造方法
JP2005175375A (ja) * 2003-12-15 2005-06-30 Sony Corp 磁気メモリ装置及びその製造方法
JP2006086322A (ja) * 2004-09-16 2006-03-30 Renesas Technology Corp 磁気抵抗記憶素子およびその製造方法
JP2006253303A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2007110121A (ja) * 2005-10-12 2007-04-26 Magic Technologies Inc 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造
JP2007242663A (ja) * 2006-03-06 2007-09-20 Fujitsu Ltd 磁気抵抗効果素子を含む半導体装置及びその製造方法
US7372118B2 (en) 2004-09-14 2008-05-13 Kabushiki Kaisha Toshiba Magnetic random access memory and method of manufacturing the same
JP2008141210A (ja) * 2007-12-20 2008-06-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法
JP2008251763A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法
JP2008309566A (ja) * 2007-06-13 2008-12-25 Yamaha Corp 磁気センサ及びその製造方法
JP2009224477A (ja) * 2008-03-14 2009-10-01 Fujitsu Ltd 半導体記憶装置及びその製造方法
US7605420B2 (en) 2005-11-14 2009-10-20 Renesas Technology Corp. Semiconductor tunneling magneto resistance device and method of manufacturing the same
JP2009266939A (ja) * 2008-04-23 2009-11-12 Renesas Technology Corp 半導体装置の製造方法
JP2010040928A (ja) * 2008-08-07 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法
US8081505B2 (en) 2008-10-23 2011-12-20 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
JP2013131781A (ja) * 2005-09-07 2013-07-04 Magic Technologies Inc 磁気メモリセル
WO2022131115A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504054B2 (en) * 2002-09-10 2013-08-06 Qualcomm Incorporated System and method for multilevel scheduling
GB2404274B (en) 2003-07-24 2007-07-04 Pelikon Ltd Control of electroluminescent displays
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US9368716B2 (en) * 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8227896B2 (en) * 2009-12-11 2012-07-24 International Business Machines Corporation Resistive switching in nitrogen-doped MgO
US8518734B2 (en) 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
US9082956B2 (en) 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US8809976B2 (en) * 2011-09-24 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a MRAM device with a bilayer passivation
US9335386B2 (en) 2011-09-29 2016-05-10 Voltafield Technology Corp. Magnatoresistive component and magnatoresistive device
TWI409488B (zh) 2011-09-29 2013-09-21 Voltafield Technology Corp 磁阻感測元件與磁阻感測裝置
KR101232851B1 (ko) 2011-12-28 2013-02-13 고려대학교 산학협력단 자계 효과 트랜지스터
KR20150015920A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR102084726B1 (ko) 2013-11-05 2020-03-04 삼성전자주식회사 반도체 소자
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
CN106062945B (zh) 2014-03-11 2019-07-26 东芝存储器株式会社 磁存储器和制造磁存储器的方法
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
US20220189840A1 (en) * 2020-12-16 2022-06-16 Stmicroelectronics Pte Ltd Passivation layer for an integrated circuit device that provides a moisture and proton barrier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
US5729410A (en) 1996-11-27 1998-03-17 International Business Machines Corporation Magnetic tunnel junction device with longitudinal biasing
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6153443A (en) 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6165803A (en) 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP3446720B2 (ja) * 1999-05-31 2003-09-16 日本電気株式会社 磁気抵抗効果素子、その製造方法、及びそれを用いた磁気記録装置
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
JP3877490B2 (ja) 2000-03-28 2007-02-07 株式会社東芝 磁気素子およびその製造方法
JP2002124717A (ja) * 2000-10-18 2002-04-26 Canon Inc 磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリ
US6734477B2 (en) * 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
US6485989B1 (en) * 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
US6627913B2 (en) * 2001-09-10 2003-09-30 Micron Technology, Inc. Insulation of an MRAM device through a self-aligned spacer

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032237A1 (ja) * 2002-10-02 2004-04-15 Nec Corporation 磁性メモリ及びその製造方法
JP2005175375A (ja) * 2003-12-15 2005-06-30 Sony Corp 磁気メモリ装置及びその製造方法
JP4590862B2 (ja) * 2003-12-15 2010-12-01 ソニー株式会社 磁気メモリ装置及びその製造方法
US7372118B2 (en) 2004-09-14 2008-05-13 Kabushiki Kaisha Toshiba Magnetic random access memory and method of manufacturing the same
US7767469B2 (en) 2004-09-14 2010-08-03 Kabushiki Kaisha Toshiba Magnetic random access memory and method of manufacturing the same
JP2006086322A (ja) * 2004-09-16 2006-03-30 Renesas Technology Corp 磁気抵抗記憶素子およびその製造方法
JP2006253303A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2013131781A (ja) * 2005-09-07 2013-07-04 Magic Technologies Inc 磁気メモリセル
JP2007110121A (ja) * 2005-10-12 2007-04-26 Magic Technologies Inc 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造
US7605420B2 (en) 2005-11-14 2009-10-20 Renesas Technology Corp. Semiconductor tunneling magneto resistance device and method of manufacturing the same
US7973376B2 (en) 2005-11-14 2011-07-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2007242663A (ja) * 2006-03-06 2007-09-20 Fujitsu Ltd 磁気抵抗効果素子を含む半導体装置及びその製造方法
JP2008251763A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法
JP2008309566A (ja) * 2007-06-13 2008-12-25 Yamaha Corp 磁気センサ及びその製造方法
US8207587B2 (en) 2007-06-13 2012-06-26 Yamaha Corporation Magnetic sensor and manufacturing method therefor
JP4719208B2 (ja) * 2007-12-20 2011-07-06 株式会社東芝 磁気ランダムアクセスメモリの製造方法
JP2008141210A (ja) * 2007-12-20 2008-06-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法
JP2009224477A (ja) * 2008-03-14 2009-10-01 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2009266939A (ja) * 2008-04-23 2009-11-12 Renesas Technology Corp 半導体装置の製造方法
JP2010040928A (ja) * 2008-08-07 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法
US8441083B2 (en) 2008-08-07 2013-05-14 Renesas Electronics Corporation Semiconductor device including a magnetic tunnel junction and method of manufacturing the same
US8081505B2 (en) 2008-10-23 2011-12-20 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
WO2022131115A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
EP1478027B1 (en) 2011-09-28
EP1478027A4 (en) 2008-08-13
EP1478027A1 (en) 2004-11-17
KR20040080331A (ko) 2004-09-18
KR100934314B1 (ko) 2009-12-29
US6998665B2 (en) 2006-02-14
US20040137681A1 (en) 2004-07-15
WO2003069674A1 (fr) 2003-08-21

Similar Documents

Publication Publication Date Title
KR100934314B1 (ko) 자기 메모리 장치 및 그 제조 방법
US7271010B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
JP5007509B2 (ja) 磁気記憶装置の製造方法
JP2010103303A (ja) 磁気抵抗素子及びその製造方法
US6855563B2 (en) Method of manufacturing a tunnel magneto-resistance based magnetic memory device
JP2012059805A (ja) 半導体記憶装置およびその製造方法
JP2004040006A (ja) 磁気メモリ装置およびその製造方法
JP4329414B2 (ja) 磁気記憶装置の製造方法
JP2007053315A (ja) 磁気メモリ装置およびその製造方法
US6958503B2 (en) Nonvolatile magnetic memory device
JP2008282940A (ja) 磁気記憶装置の製造方法
JP4341355B2 (ja) 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法
JP4590862B2 (ja) 磁気メモリ装置及びその製造方法
JP2003282837A (ja) 磁気メモリ装置およびその製造方法
JP2003218324A (ja) 磁気記憶装置およびその製造方法
JP2003133527A (ja) 磁気メモリ装置、その書き込み方法およびその製造方法
JP2009224477A (ja) 半導体記憶装置及びその製造方法
JP2008021816A (ja) 不揮発性磁気記憶装置の製造方法
JP2003282836A (ja) 磁気メモリ装置およびその製造方法
JP2005243764A (ja) 磁気記憶装置の製造方法
US20150069549A1 (en) Magnetic element and method of manufacturing the same
JP2003332650A (ja) トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法
JP4899377B2 (ja) 不揮発性磁気記憶装置の製造方法
CN111816763B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
JP2005175374A (ja) 磁気メモリ装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060922