JP2007110121A - 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造 - Google Patents
磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造 Download PDFInfo
- Publication number
- JP2007110121A JP2007110121A JP2006277396A JP2006277396A JP2007110121A JP 2007110121 A JP2007110121 A JP 2007110121A JP 2006277396 A JP2006277396 A JP 2006277396A JP 2006277396 A JP2006277396 A JP 2006277396A JP 2007110121 A JP2007110121 A JP 2007110121A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- encapsulating
- forming
- magnetic
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】
反強磁性層12、ピンド層13、絶縁トンネル層14、フリー層15およびキャップ層16を順次積層したのち、素子領域以外の領域をイオンミリング等によって選択エッチングし、MTJ積層構造を得る。次に、無酸素雰囲気中で第1の封入層31を成膜したのち、酸素雰囲気中で第2の封入層32を成膜する。追加埋込酸素を含まない封入層31と酸素リッチな第2の封入層とを二重に積層してMTJ積層構造を封じ込めることにより、外部からMTJ接合を確実に絶縁分離できると共に、後工程で熱処理プロセスに曝されてもトンネル抵抗値の安定性が確保される。
【選択図】 図1
Description
磁気記録ヘッドに適用する場合のMTJ構造の一般的形成プロセスは以下の通りである。まず、シード層、反強磁性層、ピンド層、絶縁トンネル層、フリー層およびキャップ層を順次積層して磁気トンネル積層膜を形成したのち、この磁気トンネル積層膜を、フォトマスクを用いたイオンミリングにより選択的にエッチングしてパターニングを行い、磁気トラック幅を画定する。次に、接合部ドメインを安定化させるためのハードバイアス層を形成する。次に、上記と同様にイオンミリングを用いて、ストライプハイト(エアベアリング面と直交する方向の素子サイズ)を画定するための選択的エッチングを行う。さらに、こうしてパターニングされたMTJ積層構造の上に上部導電リード層を形成する。
図1は本発明の一実施の形態に係る磁気デバイスの形成方法により作製されたMRAM記憶素子の概略断面構造を表すものである。なお、本実施の形態に係る磁気トンネル接合構造および磁気トンネル接合の封入方法は、本実施の形態に係る磁気デバイスの形成方法によって具現化されるので、以下、併せて説明する。
これらの2つの封入層を構成する誘電体材料は、同じでもよいが、異なっていてもよい。誘電体材料としては、例えば、酸化アルミニウム(Al2O3)、二酸化シリコン(SiO2)、窒化アルミニウム(AlNX)および窒化シリコン(SiNX)等が利用可能であるが、これらには限定されない。
図2は本発明の一実施の形態に係る磁気デバイスの形成方法により作製された磁気再生ヘッドの概略断面構造を表すものである。この図では、図1に示した構成要素と同等のものには同一の符号を付し、適宜説明を省略する。この磁気再生ヘッドは、スロープ状の側面が3方向(図2における左右と、紙背側)にのみ形成されていて図2の紙面に含まれる面は平坦なエアベアリング面となっている点、および、MTJ積層構造のトラック幅方向の両側の第1および第2の封入層31,32の上にハードバイアス層18が設けられている点を除き、上記第1の実施の形態(図1)の構造とほぼ同様の構造を有する。
Claims (22)
- ピンド層と、フリー層と、これらの間に設けられた絶縁トンネル層とを含むと共に、側壁面を有する積層体を用意し、
無酸素雰囲気中において、前記側壁面に第1の封入層(a first encapsulating layer)を形成し、
13.3mPa以上の酸素分圧下において、前記第1の封入層の上に第2の封入層を形成する
ことを特徴とする磁気トンネル接合の封入方法。 - 前記第1の封入層を、5nmないし40nmの厚さをもつように形成する
ことを特徴とする請求項1に記載の磁気トンネル接合の封入方法。 - 前記第2の封入層を、5nmないし40nmの厚さをもつように形成する
ことを特徴とする請求項1に記載の磁気トンネル接合の封入方法。 - 前記第1の封入層と同じ材料を用いて前記第2の封入層を形成する
ことを特徴とする請求項1に記載の磁気トンネル接合の封入方法。 - 前記第1の封入層の材料として、酸化アルミニウム(Al2O3)、二酸化シリコン(SiO2)、窒化アルミニウム(AlNX)および窒化シリコン(SiNX)からなる群から選ばれる材料を用いる
ことを特徴とする請求項4に記載の磁気トンネル接合の封入方法。 - 基板上にシード層を形成する工程と、
前記シード層の上に反強磁性層を形成する工程と、
前記反強磁性層の上にピンド層を形成する工程と、
前記ピンド層の上に絶縁トンネル層を形成する工程と、
前記絶縁トンネル層の上にフリー層を形成する工程と、
前記フリー層の上にキャップ層を形成する工程と、
前記の一連の工程により形成された積層膜を基板に達するまで選択的にイオンミリングすることにより、側壁面を有する積層体を形成する工程と、
無酸素雰囲気中において、前記側壁面に第1の封入層を形成する工程と、
13.3mPa以上の酸素分圧下において、前記第1の封入層の上に第2の封入層を形成する工程と
を含み、その後に続く熱処理工程中の前記絶縁トンネル層の酸化を防止する
ことを特徴とする磁気デバイスの形成方法。 - 前記第1の封入層を、5nmないし40nmの厚さをもつように形成する
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 前記第2の封入層を、5nmないし40nmの厚さをもつように形成する
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 前記第1の封入層と同じ材料を用いて前記第2の封入層を形成する
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 前記第1の封入層の材料として、酸化アルミニウム(Al2O3)、二酸化シリコン(SiO2)、窒化アルミニウム(AlNX)および窒化シリコン(SiNX)からなる群から選ばれる材料を用いる
ことを特徴とする請求項9に記載の磁気デバイスの形成方法。 - 前記積層体は、傾斜した3つの側壁面と1つの平坦なエアベアリング面とを有する再生ヘッドである
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 前記積層体は、磁気メモリ素子である
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 前記絶縁トンネル層は0.4nm〜1.0nmの膜厚を有し、その耐圧は2ボルト以下である
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 250°Cで300分にわたる熱処理を行ったときの前記絶縁トンネル層の抵抗値増加が1%未満である
ことを特徴とする請求項6に記載の磁気デバイスの形成方法。 - 基板上に順に、シード層、反強磁性層、ピンド層、絶縁トンネル層、フリー層およびキャップ層を含むと共に、側壁面を有する積層体と、
酸素を捕獲可能な材料を用いて前記側壁面に形成された第1の封入層と、
前記第1の封入層の上に形成され、酸素を含有する第2の封入層と
を含み、熱処理工程中の前記絶縁トンネル層の酸化が防止されている
ことを特徴とする磁気トンネル接合構造。 - 前記積層体は、傾斜した3つの側壁面と1つの平坦なエアベアリング面とを有する再生ヘッドである
ことを特徴とする請求項15に記載の磁気トンネル接合構造。 - 前記積層体は、磁気メモリ素子である
ことを特徴とする請求項15に記載の磁気トンネル接合構造。 - 前記第1の封入層は、5nmないし40nmの厚さをもつ
ことを特徴とする請求項15に記載の磁気トンネル接合構造。 - 前記第2の封入層は、5nmないし40nmの厚さをもつ
ことを特徴とする請求項15に記載の磁気トンネル接合構造。 - 前記第1の封入層は、酸化アルミニウム(Al2O3)、二酸化シリコン(SiO2)、窒化アルミニウム(AlNX)および窒化シリコン(SiNX)からなる群から選ばれる材料で構成されている
ことを特徴とする請求項15に記載の磁気トンネル接合構造。 - 前記絶縁トンネル層は0.4nm〜1.0nmの膜厚を有し、その耐圧は2ボルト以下である
ことを特徴とする請求項15に記載の磁気トンネル接合構造。 - 250°Cで300分にわたる熱処理を行ったときの前記絶縁トンネル層の抵抗値増加が1%未満である
ことを特徴とする請求項15に記載の磁気トンネル接合構造。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/248,965 US20070080381A1 (en) | 2005-10-12 | 2005-10-12 | Robust protective layer for MTJ devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110121A true JP2007110121A (ja) | 2007-04-26 |
Family
ID=37910375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277396A Pending JP2007110121A (ja) | 2005-10-12 | 2006-10-11 | 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070080381A1 (ja) |
JP (1) | JP2007110121A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060918A (ja) * | 2009-09-08 | 2011-03-24 | Nippon Hoso Kyokai <Nhk> | スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法 |
US8586390B2 (en) | 2011-03-23 | 2013-11-19 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8518717B2 (en) | 2010-12-27 | 2013-08-27 | HGST Netherlands B.V. | Method for junction isolation to reduce junction damage for a TMR sensor |
KR101663958B1 (ko) | 2014-12-08 | 2016-10-12 | 삼성전자주식회사 | 자기 메모리 소자의 제조방법 |
KR102465539B1 (ko) | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
US9601693B1 (en) | 2015-09-24 | 2017-03-21 | Lam Research Corporation | Method for encapsulating a chalcogenide material |
US9853210B2 (en) * | 2015-11-17 | 2017-12-26 | International Business Machines Corporation | Reduced process degradation of spin torque magnetoresistive random access memory |
US9647200B1 (en) | 2015-12-07 | 2017-05-09 | International Business Machines Corporation | Encapsulation of magnetic tunnel junction structures in organic photopatternable dielectric material |
US9515252B1 (en) | 2015-12-29 | 2016-12-06 | International Business Machines Corporation | Low degradation MRAM encapsulation process using silicon-rich silicon nitride film |
US20170323785A1 (en) | 2016-05-06 | 2017-11-09 | Lam Research Corporation | Method to deposit conformal and low wet etch rate encapsulation layer using pecvd |
US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
US11239420B2 (en) | 2018-08-24 | 2022-02-01 | Lam Research Corporation | Conformal damage-free encapsulation of chalcogenide materials |
US10937945B2 (en) | 2019-01-22 | 2021-03-02 | International Business Machines Corporation | Structured pedestal for MTJ containing devices |
CN112951982A (zh) * | 2019-12-11 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223904A (ja) * | 1997-02-03 | 1998-08-21 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JP2003243630A (ja) * | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP2005259346A (ja) * | 2005-05-26 | 2005-09-22 | Tdk Corp | 磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542342B1 (en) * | 1998-11-30 | 2003-04-01 | Nec Corporation | Magnetoresistive effect transducer having longitudinal bias layer directly connected to free layer |
KR100378414B1 (ko) * | 1999-05-31 | 2003-03-29 | 닛뽕덴끼 가부시끼가이샤 | 자기저항효과소자, 그 제조방법, 및 그것을 사용한 자기기억장치 |
US6458416B1 (en) * | 2000-07-19 | 2002-10-01 | Micron Technology, Inc. | Deposition methods |
US6544801B1 (en) * | 2000-08-21 | 2003-04-08 | Motorola, Inc. | Method of fabricating thermally stable MTJ cell and apparatus |
JP3565163B2 (ja) * | 2000-12-20 | 2004-09-15 | ヤマハ株式会社 | 酸化膜形成法と磁気トンネル接合素子の製法 |
US6518588B1 (en) * | 2001-10-17 | 2003-02-11 | International Business Machines Corporation | Magnetic random access memory with thermally stable magnetic tunnel junction cells |
US6884630B2 (en) * | 2002-10-30 | 2005-04-26 | Infineon Technologies Ag | Two-step magnetic tunnel junction stack deposition |
US6784091B1 (en) * | 2003-06-05 | 2004-08-31 | International Business Machines Corporation | Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices |
JP4074281B2 (ja) * | 2004-09-14 | 2008-04-09 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US7608549B2 (en) * | 2005-03-15 | 2009-10-27 | Asm America, Inc. | Method of forming non-conformal layers |
US7241632B2 (en) * | 2005-04-14 | 2007-07-10 | Headway Technologies, Inc. | MTJ read head with sidewall spacers |
-
2005
- 2005-10-12 US US11/248,965 patent/US20070080381A1/en not_active Abandoned
-
2006
- 2006-10-11 JP JP2006277396A patent/JP2007110121A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223904A (ja) * | 1997-02-03 | 1998-08-21 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JP2003243630A (ja) * | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP2005259346A (ja) * | 2005-05-26 | 2005-09-22 | Tdk Corp | 磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060918A (ja) * | 2009-09-08 | 2011-03-24 | Nippon Hoso Kyokai <Nhk> | スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法 |
US8586390B2 (en) | 2011-03-23 | 2013-11-19 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20070080381A1 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007110121A (ja) | 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造 | |
US20230403943A1 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
CN102272964B (zh) | 具有放射状阻挡体的磁存储器单元 | |
CN111566832B (zh) | 用于垂直磁化的磁性穿隧结的低电阻MgO盖层 | |
JP6200471B2 (ja) | 磁気メモリ | |
JP5305584B2 (ja) | Mtjmram素子およびその製造方法、並びにmtjmramアレイ | |
US7855085B2 (en) | System and method for reducing shorting in memory cells | |
JP5271488B2 (ja) | 磁気メモリセルの製造方法 | |
US9006849B2 (en) | Hybrid method of patterning MTJ stack | |
US7602032B2 (en) | Memory having cap structure for magnetoresistive junction and method for structuring the same | |
US20040235201A1 (en) | Methos for providing a sub .15 micron magnetic memory structure | |
WO2018186971A1 (en) | Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy | |
US10790442B2 (en) | Magnetic memory device | |
JP5019344B2 (ja) | 均一な厚さのトンネル膜を有するmtj層を含む磁気抵抗メモリ及びその製造方法 | |
US20140295579A1 (en) | Method of patterning mtj stack | |
JP4812310B2 (ja) | 磁気メモリ装置及びその製造方法 | |
JP2007324269A (ja) | 磁気記憶装置とその製造方法 | |
US20150364676A1 (en) | Three-terminal spin transistor magnetic random access memory and the method to make the same | |
JP2004319725A (ja) | 磁気ランダムアクセスメモリ装置 | |
JP2009224477A (ja) | 半導体記憶装置及びその製造方法 | |
KR20040040364A (ko) | 자기 기억 장치 및 그 제조 방법 | |
JP2005109201A (ja) | 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド | |
KR20130034260A (ko) | 반도체 장치의 제조방법 | |
CN113838968A (zh) | 具有缓冲层的磁性隧道结存储器单元及其形成方法 | |
KR20100081835A (ko) | 자기 메모리 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110922 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120119 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121204 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130422 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130425 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130520 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130524 |