JPH10223904A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPH10223904A
JPH10223904A JP9020676A JP2067697A JPH10223904A JP H10223904 A JPH10223904 A JP H10223904A JP 9020676 A JP9020676 A JP 9020676A JP 2067697 A JP2067697 A JP 2067697A JP H10223904 A JPH10223904 A JP H10223904A
Authority
JP
Japan
Prior art keywords
film
thin film
film transistor
silicon
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9020676A
Other languages
English (en)
Other versions
JP3460170B2 (ja
Inventor
Naoki Makita
直樹 牧田
Muneyuki Motohashi
宗之 本橋
Hidehiko Yamashita
英彦 山下
Hideo Izawa
秀雄 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP02067697A priority Critical patent/JP3460170B2/ja
Priority to US09/016,337 priority patent/US5936291A/en
Priority to KR1019980002969A priority patent/KR100303964B1/ko
Publication of JPH10223904A publication Critical patent/JPH10223904A/ja
Application granted granted Critical
Publication of JP3460170B2 publication Critical patent/JP3460170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

(57)【要約】 【課題】 高性能で且つ信頼性の高い、特に閾値電圧が
安定した、低消費電力の薄膜トランジスタを実現する。 【解決手段】 基板上に形成され、活性層９と、この活
性層９を上下に挟む第１の絶縁膜２及び第２の絶縁膜１
０を有する薄膜トランジスタにおいて、第１の絶縁膜２
中に含まれる固定電荷の全体的な極性が、第２の絶縁膜
１０中に含まれる固定電荷の全体的な極性と逆になって
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁膜に挟まれた
活性領域を有する薄膜トランジスタ及びその製造方法に
関し、特に、液晶表示装置用のアクティブマトリクス基
板や薄膜集積回路一般、イメージセンサなどを構成する
ＭＯＳ型の薄膜トランジスタに関する。
【０００２】
【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバ回路を同一基板上に形成
したモノリシック型の液晶表示装置、高速で高解像度の
密着型イメージセンサ、三次元ＩＣなどへの実現に向け
て、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導
体素子を形成する試みがなされている。これらの装置に
用いられる半導体素子としては、薄膜状のケイ素半導体
を活性領域とするＭＯＳ型の薄膜トランジスタが一般的
に用いられている。
【０００３】代表的なＭＯＳ型の薄膜トランジスタの構
造としては、図６に示すようなコプレーナ型が挙げられ
る。絶縁性を有する基板１上に、活性層９となるケイ素
薄膜が形成される。この活性層９は、Ｎ型又はＰ型不純
物がドーピングされてなるソース領域１４及びドレイン
領域１５と、実際にトランジスタの能動領域であるチャ
ネル領域１３とに分けられる。活性層９を覆うようにゲ
ート絶縁膜１０が形成され、ゲート電極１１がチャネル
領域１３上に形成される。さらに層間絶縁膜１７上にソ
ース電極１８とドレイン電極１９が配置される。以上
が、コプレーナ型トランジスタの主な構成である。
【０００４】一般的に、ＩＣプロセスでは、Ｓｉ単結晶
基板を用い、その表面を高温酸化することによりゲート
絶縁膜を形成する。したがって、ゲート絶縁膜となる酸
化ケイ素膜は非常に高品質な膜であり、活性層（Ｓｉ基
板）とゲート絶縁膜の界面もクリーンな状態に保たれ、
界面特性も優れるものである。
【０００５】これに対して、上記の薄膜トランジスタの
プロセスでは、ゲート絶縁膜１０の形成をデポジション
により行う必要がある。よって、ＩＣプロセスでの熱酸
化膜のように高品質な酸化ケイ素膜を得ることは根本的
に難しい。また、図６からもわかるように、事前に活性
層のパターニング工程が必要であり、活性層９から連続
して形成することはできない。したがって、活性層９と
ゲート絶縁膜１０の界面特性も、ＩＣプロセスのように
良好な特性が得られにくい。その結果として、薄膜トラ
ンジスタでは、閾値電圧が不安定となる。
【０００６】Ｓｉ単結晶基板を用いたＳＯＩプロセスに
てＣＭＯＳ−ＦＥＴを作製するブロセスが、特開平５−
１２１６８１号公報で提案されている。この公報に開示
された技術は、ＳＯＩプロセスにて作製するＣＭＯＳ−
ＦＥＴに限ったものである。目的としては短チャネル効
果を低減するためのものであり、Ｓｉ基板上の下地酸化
膜の固定電荷に注目し、Ｎチャネル型ＦＥＴには負電荷
をイオン注入し、Ｐチャネル型ＦＥＴには正電荷をイオ
ン注入するという方法が採られている。
【０００７】
【発明が解決しようとする課題】ところで、ＭＯＳ型の
薄膜トランジスタでは、その閾値電圧を支配する要素の
一つとして、ゲート絶縁膜中の固定電荷が挙げられる。
しかしながら、デポジションにより形成される酸化ケイ
素膜は、その膜質が不安定であり、膜中に多くの固定電
荷を有する。一般的にＣＶＤ法により形成される膜は、
ＳｉＯＨ基を多く含み、Ｓｉの不対結合手は、正電荷と
して作用する。その結果、ゲート絶縁膜と接する半導体
層は、その影響を受けてＮ型化され、薄膜トランジスタ
の閾値電圧はマイナス方向にシフトし、デプレッション
型の特性を示すようになる。
【０００８】薄膜トランジスタによってＣＭＯＳ構成の
インバータ回路などの薄膜集積回路や、液晶表示装置用
のアクティブマトリクス基板や、そのドライバ回路を構
成する場合には、デプレッション型ではなく、少なくと
もエンハンスメント型の素子特性が望まれる。しかしな
がら、エンハンスメント型の素子特性であればいいので
はなく、駆動電圧をより小さく抑えるために、閾値電圧
としては絶対値をより小さくすることが望ましい。
【０００９】したがって、一般的な薄膜トランジスタの
閾値電圧制御としては、トランジスタのチャネル領域に
直接Ｎ型不純物又はＰ型不純物を導入し、閾値電圧をコ
ントロールする方法が行われる。しかしながら、チャネ
ル中に注入された不純物は、ＭＯＳ型トランジスタ動作
時において、サブスレッシュ領域でのドレイン電流の立
ち上がりを鈍くすると共に、オフ動作時のリーク電流を
増大させる。即ち、閾値電圧を制御する代償として、ト
ランジスタそのものの駆動能力を低下させることにな
る。
【００１０】トランジスタの閾値電圧制御という目的と
は若干異なるが、特開平５−１２１６８１号公報に開示
された技術を利用し、Ｎチャネル型ＦＥＴには負電荷を
イオン注入し、Ｐチャネル型ＦＥＴには正電荷をイオン
注入するような方法を薄膜トランジスタに応用すること
も考えられる。しかし、この方法では、Ｎチャネル型薄
膜トランジスタとＰチャネル型薄膜トランジスタがばら
ばらに制御されるため、Ｎ型とＰ型との閾値電圧の差を
絶対値として安定させることは難しい。また、２度にわ
たるイオン注入工程が必要であり、プロセスが複雑化
し、高コスト化を招く結果となる。
【００１１】本発明は、上述のような問題点に鑑みて案
出されたものであり、絶縁表面を有する基板上に、高い
特性安定性を有し、高性能で低消費電力化を図ることが
できる薄膜トランジスタ及びその製造方法を提供するこ
とを目的とするものである。
【００１２】また、より大型でより高解像度のアクティ
ブマトリクス液晶表示装置や、同一基板上に駆動用のド
ライバを作り込むドライバモノリシック型アクティブマ
トリクス液晶表示装置、薄膜集積回路などを実現するた
めに、薄膜トランジスタにおいて見られる上述のような
閾値電圧の変動を、低コスト化が図れる簡便なプロセス
にて制御し最適化できる薄膜トランジスタの製造方法を
提供することを目的とするものである。
【００１３】
【課題を解決するための手段】本発明の薄膜トランジス
タは、活性層と該活性層を上下に挟む第１の絶縁膜及び
第２の絶縁膜を有する薄膜トランジスタにおいて、該第
１の絶縁膜中に含まれる固定電荷の全体的な極性が、該
第２の絶縁膜中に含まれる固定電荷の全体的な極性と逆
になっており、そのことにより上記目的が達成される。
【００１４】好ましくは、該薄膜トランジスタはＭＯＳ
型の電界効果トランジスタであり、前記第２の絶縁膜は
該電界効果トランジスタのゲート絶縁膜を構成する。
【００１５】また、好ましくは、前記第１の絶縁膜及び
前記第２の絶縁膜にそれぞれ含まれる固定電荷の極性及
びその量により閾値電圧が制御されるように構成する。
【００１６】また、好ましくは、前記基板はガラス基板
であり、前記第１の絶縁膜は該ガラス基板からの不純物
拡散を防止するための下地膜で構成する。
【００１７】また、好ましくは、前記第１の絶縁膜と前
記第２の絶縁膜の少なくとも一方は、酸化ケイ素を主成
分とするものであり、前記活性層は結晶性を有するケイ
素薄膜により構成する。
【００１８】また、好ましくは、前記活性層の厚さが薄
膜トランジスタの動作時に拡がる空乏層の厚さ以下で構
成する。
【００１９】また、好ましくは、前記第１の絶縁膜又は
前記第２の絶縁膜における正の固定電荷を主にシリコン
の不対結合手を有するシリコンイオンにより構成する。
【００２０】また、好ましくは、前記第１の絶縁膜又は
前記第２の絶縁膜における負の固定電荷を主に不結合酸
素の酸素イオンにより構成する。
【００２１】また、本発明の薄膜トランジスタの製造方
法は、基板上に下地膜となる第１の酸化ケイ素膜を形成
する工程と、該第１の酸化ケイ素膜上に活性層となる結
晶性を有するケイ素膜を形成する工程と、該ケイ素膜上
に該第１の酸化ケイ素膜とは逆の極性の固定電荷を有す
る第２の酸化ケイ素膜をゲート絶縁膜として形成する工
程とを包含しており、そのことにより上記目的が達成さ
れる。
【００２２】好ましくは、前記第１の酸化ケイ素膜の形
成工程をスパッタリング法により行い、前記第２の酸化
ケイ素膜の形成工程をＣＶＤ法により行うように構成す
る。
【００２３】また、好ましくは、前記第１の酸化ケイ素
膜の形成を、石英をターゲットとして、少なくとも酸素
を含む雰囲気中でのスパッタリングにて行うように構成
する。
【００２４】また、好ましくは、前記第２の酸化ケイ素
膜の形成工程を、シラン系ガスを材料としたＣＶＤ法に
て行うように構成する。
【００２５】また、好ましくは、前記第２の酸化ケイ素
膜をＣＶＤ法にて形成した後、５５０℃以上の熱処理工
程を行うように構成する。
【００２６】また、好ましくは、前記第１の酸化ケイ素
膜の形成工程において、スパッタリング雰囲気中の酸素
分圧をコントロールすることにより閾値電圧の制御を行
うように構成する。
【００２７】また、好ましくは、前記第１の酸化ケイ素
膜の形成工程におけるスパッタリング雰囲気中の酸素比
が０．０４〜０．４の範囲内で構成する。
【００２８】また、好ましくは、前記第１の酸化ケイ素
膜を形成した後、該酸化ケイ素膜に膜中で負の固定電荷
となるイオンをドーピングする工程を構成する。
【００２９】また、好ましくは、前記ドーピング工程に
おいて、イオン注入量をコントロールすることにより閾
値電圧の制御を行うように構成する。
【００３０】また、好ましくは、前記ドービング工程に
おける注入イオンを酸素イオンで構成する。
【００３１】また、好ましくは、前記ドービング工程に
おける注入イオンをアルミニウムイオンで構成する。
【００３２】また、好ましくは、前記活性層を約６０ｎ
ｍ以下の厚さにて構成する。
【００３３】また、好ましくは、活性層となる前記ケイ
素膜の形成工程は、非晶質ケイ素膜にレーザ光を照射
し、溶融固化過程において結晶化させて行うように構成
する。
【００３４】また、好ましくは、前記非晶質ケイ素膜を
結晶化するためのレーザ光として、波長４００ｎｍ以下
のエキシマレーザ光を用いるように構成する。
【００３５】また、好ましくは、活性層となる前記ケイ
素膜の形成工程は、非晶質ケイ素膜にその結晶化を助長
する触媒元素を導入した後、加熱処理を施し、固相状態
にて結晶化させて行うように構成する。
【００３６】また、好ましくは、活性層となる前記ケイ
素膜の形成工程は、非晶質ケイ素膜にその結晶化を助長
する触媒元素を選択的に導入し、加熱処理により、該触
媒元素が選択的に導入された領域から、その周辺部へと
横方向に結晶成長させて行うように構成する。
【００３７】また、好ましくは、前記触媒元素として少
なくともＮｉ元素を用いて構成する。
【００３８】以下に本発明の概要及びその作用を図１及
び図２に基づいて説明する。
【００３９】本発明の主旨は、基板上に形成され、活性
層と、この活性層を上下に挟む第１の絶縁膜及び第２の
絶縁膜を有する薄膜トランジスタにおいて、第１の絶縁
膜中に含まれる固定電荷の全体的な極性が、第２の絶縁
膜中に含まれる固定電荷の全体的な極性と逆になるよう
に構成することである。
【００４０】即ち、図１を用いて本発明の概要を説明す
ると、本発明の薄膜トランジスタは、ガラスなどの基板
１上に、活性層９と、この活性層９を上下に挟む第１の
絶縁膜２と第２の絶縁膜１０の層構成を有する。この活
性層９はＮ型又はＰ型のコンタクト層１４、１５の領域
を有し、第２の絶縁膜１０の上には電極１１が設けられ
ている。そこで、図１（ａ）に示すように第１の絶縁膜
２が正の固定電荷Ｅ１を有する場合には、第２の絶縁膜
１０として負の固定電荷Ｅ２を有するものを用い、図１
（ｂ）に示すように第１の絶縁膜２が負の固定電荷Ｅ２
を有する場合には、第２の絶縁膜１０として正の固定電
荷Ｅ１を有するものを用いる。このように構成すると、
第１の絶縁膜２が活性層９に及ぼす影響と、第２の絶縁
膜１０が活性層９に及ぼす影響とが、互いに相殺され、
活性層９としてはイントリンシックに近い状態が得られ
る。
【００４１】本発明による効果を最も享受できる薄膜ト
ランジスタ構造としては、ＭＯＳ型の電界効果トランジ
スタが挙げられる。その際、第２の絶縁膜１０は、その
ゲート絶縁膜を構成するものであることが望ましい。Ｍ
ＯＳ型トランジスタでは、ゲート絶縁膜の固定電荷の影
響で、その閾値電圧が変動する。したがって、本発明を
用いることで、薄膜トランジスタの閾値電圧が安定し、
低消費電力駆動が可能な薄膜集積回路などが得られる。
【００４２】さらに、ＭＯＳ型の薄膜トランジスタにお
いては、第１の絶縁膜２及び第２の絶縁膜１０にそれぞ
れ含まれる固定電荷Ｅ１，Ｅ２の極性及びその量によ
り、その閾値電圧を制御することが可能となる。この場
合には、従来行われている不純物イオンを薄膜トランジ
スタのチャネル領域に直接ドーピングして閾値電圧を制
御する方法に比べて、直接的に活性層９（チャネル領
域）にアクセスするのではないため、悪影響が全く生じ
ない。即ち、本発明では、従来のＭＯＳ型薄膜トランジ
スタの閾値電圧制御法に見られるような薄膜トランジス
タ素子特性におけるサブスレッシュ領域でのドレイン電
流の立ち上がりの鈍化や、オフ動作時のリーク電流の増
大などの現象を生じることなく、閾値電圧の制御が行え
る。
【００４３】さらに、本発明の薄膜トランジスタが構成
される基板１としてはガラス基板を用い、第１の絶縁膜
２は、ガラス基板からの不純物拡散を防止するための下
地膜として用いることが有効である。この場合には、本
発明による優れた効果が得られる上に、安価なガラス基
板を使用するため、低コスト化が図れ、その際問題とな
るガラス中のアルカリ金属類などの不純物の活性層９へ
の拡散を同時に防止することができる。即ち、第１の絶
縁膜２に薄膜トランジスタの閾値電圧制御と、ガラスか
らの不純物拡散防止の２つの役割を持たせることで、プ
ロセスを増やすことなく、有効に本発明を活用できる。
【００４４】第１の絶縁膜２と第２の絶縁膜１０の少な
くとも一方は、酸化ケイ素を主成分とするものであり、
活性層９は、結晶性を有するケイ素薄膜であることが望
ましい。酸化ケイ素膜は、ケイ素膜との相性が良く、そ
の界面準位を小さくすることができると共に、膜中にお
けるキャリアなどチャージのトラップ準位密度が低い。
これらの要素が大きな絶縁膜であると、見かけ上の膜中
の固定電荷Ｅ１、Ｅ２が変動し、例えば薄膜トランジス
タ素子に印加されるゲートバイアスなどの外的な影響も
受けることになる。したがって、酸化ケイ素膜以外の膜
では本発明の効果を十分に得ることは難しく、本発明に
用いる絶縁膜としては酸化ケイ素膜が最適である。ま
た、活性層９としては、前述のように酸化ケイ素膜との
相性が良いケイ素膜を用いるのが最も望ましく、本発明
の目的とするより高性能な薄膜トランジスタを実現する
ためにも十分なキャリア移動度を持つ結晶性ケイ素膜が
最適である。実際に、非晶質ケイ素膜に比べ、結晶性ケ
イ素膜を活性層９とした薄膜トランジスタの方が、その
閾値電圧が激しく変動するため、微妙な制御が求められ
る。よって、本発明の効果をより一層享受することがで
きる。
【００４５】本発明における重要なポイントの一つとし
て、活性層９の厚さが挙げられる。本発明では、第１の
絶縁膜２と第２の絶縁膜１０の間に活性層９が配置され
る。ここで第１の絶縁膜２及び第２の絶縁膜１０のそれ
ぞれの固定電荷Ｅ１及びＥ２の極性が異なっていれば、
活性層９の中で電荷が移動し、第１の絶縁膜２と活性層
９との界面及び活性層９と第２の絶縁膜１０との界面と
に逆の電荷が誘起されて安定する。即ち、薄膜トランジ
スタにおいては、チャネル上側ではＮ型化していても、
下側では逆にＰ型となる、所謂バックチャネル状態とな
る。このような状態になってしまえば、上記のような本
発明の効果を得ることは難しい。しかし、活性層９があ
る程度以下の厚さであれば、第１の絶縁膜２及び第２の
絶縁膜１０の固定電荷Ｅ１及びＥ２の影響が活性層９全
体に及び、それぞれの界面よりもむしろ活性層９全体と
してＮ型化又はＰ型化する。これが本発明の効果が最も
得られる状態であり、このときの活性層の厚さとして
は、薄膜トランジスタの動作時に拡がる空乏層の厚さ以
下、即ち、活性層９全体が空乏化する範囲の厚さとし
て、定義できる。
【００４６】第１の絶縁膜２又は第２の絶縁膜１０の膜
中における固定電荷Ｅ１又はＥ２を形成する元素として
は、様々なものが考えられるが、半導体素子にできるだ
け悪影響を及ぼさないものが最も望ましい。したがっ
て、正の固定電荷Ｅ１を形成する元素としては、シリコ
ンの不対結合手を有するシリコンイオンを用い、負の固
定電荷Ｅ２を形成する元素としては、不結合酸素の酸素
イオンを用いるのが最もよい。これらの元素は、絶縁膜
である酸化ケイ素膜にもともと組成として含まれている
元素であるため、活性層９のケイ素膜に対しても悪影響
を及ぼさない。
【００４７】さて、本発明による薄膜トランジスタの製
造方法としては、基板１上に下地膜となる第１の酸化ケ
イ素膜を形成し、その上に活性層９となる結晶性を有す
るケイ素膜を形成した後、このケイ素膜上に、ゲート絶
縁膜となる第１の酸化ケイ素膜とは逆の極性の固定電荷
Ｅ１又はＥ２を有する第２の酸化ケイ素膜を形成すれば
よい。このときのそれぞれの絶縁膜の形成方法として
は、第１の酸化ケイ素膜をスパッタリング法により形成
し、第２の酸化ケイ素膜をＣＶＤ法により形成すること
が望ましい。
【００４８】なぜなら、第２の絶縁膜１０はゲート絶縁
膜として機能するため、薄膜トランジスタのチャネル面
は、活性層９と第２の絶縁膜１０の界面により構成され
る。したがって、第２の絶縁膜１０の成膜方法として
は、下層の活性層９表面（チャネル面）に如何にダメー
ジを与えることなく、高品質な絶縁膜が成膜できるかが
ポイントとなる。また、島状にパターニングされた活性
層９をカバーする必要があるため、良好な段差被覆性が
要求される。この点で、ＣＶＤ法は最も望ましい。ダメ
ージに関しては全くプラズマを用いない熱ＣＶＤが最も
よいが、プラズマＣＶＤでも特に高いＲＦパワーを加え
なければ特に問題はない。
【００４９】しかしながら、ＣＶＤ法で作製した酸化ケ
イ素膜は、Ｓｉの結合欠陥による正の固定電荷Ｅ１を有
する。したがって、下地膜となる第１の酸化ケイ素膜と
しては、これとは逆の負の固定電荷Ｅ２を有する膜を用
いることになるが、成膜条件のみで負の固定電荷Ｅ２を
有する酸化ケイ素膜を作製する方法としては、スパッタ
リング法以外の方法は難しい。スパッタリング法は、Ｃ
ＶＤ法に比べてより緻密な酸化ケイ素膜が作製できると
いう利点はあるが、成膜時の下層に対するダメージが大
きく、段差被覆性が劣悪である。
【００５０】したがって、下地膜という観点からは、基
板１からの不純物の拡散を防止するためのバリア膜とし
て有効であり、活性層９の形成方法としてレーザ照射に
よる溶融固化による結晶化法を用いた場合の下地膜の溶
融現象及び下地膜から活性層９への不純物（酸素を含
む）の混入が少なくてすむという利点がある。その反
面、活性層９上のゲート絶縁膜として用いるのは非常に
難しい。したがって、それぞれの成膜方法の利点を十分
に生かし、本発明の十分な効果を得るためには、第１の
酸化ケイ素膜をスパッタリング法により形成し、第２の
酸化ケイ素膜をＣＶＤ法により形成することが最も望ま
しい。
【００５１】下地膜となる第１の酸化ケイ素膜の具体的
な形成方法としては、石英を夕ーゲットとして用い、少
なくとも酸素を含む雰囲気中でのスパッタリングにて行
うことが望ましい。ターゲットとして単結晶シリコンを
用いた反応性スパッタリングを用いても特に問題はない
が、条件出しが不十分であればシリコンリッチとなり、
正の固定電荷Ｅ１をもつ場合が多い。石英ターゲットを
用い、少なくとも酸素を含む雰囲気中で行うことで、シ
リコンリッチ化を防ぎ、より組成として安定した酸化ケ
イ素膜が得られる。
【００５２】ゲート絶縁膜となる第２の酸化ケイ素膜の
具体的な形成方法としては、シラン系（有機シラン系も
含む）ガスを材料としたＣＶＤ法にて行うことが望まし
い。シラン系ガスを用いたＣＶＤ法で成膜した酸化ケイ
素膜はＳｉＯＨ結合を多数有するが、その他の不純物濃
度は低い。
【００５３】また、シラン系ガスは低エネルギーにて分
解・生成するため、プラズマＣＶＤ方法を用いても下層
の活性層９へのプラズマダメージをほとんど与えること
なく酸化ケイ素膜を形成できる。
【００５４】さらに、第２の酸化ケイ素膜をＣＶＤ法に
て形成後、さらに、その後５５０℃以上の熱処理を行う
ことが望ましい。なぜなら、ＳｉＯＨ結合基は不安定で
あり、膜として安定させる意味からもＯＨ基を取り去っ
てしまい、Ｓｉの不対結合手という形で、正の固定電荷
Ｅ１として作用させる方がより良い。このとき、理論上
はＳｉとＯＨの結合エネルギー以上のエネルギーを与え
る必要がある。本発明者らが実験したところ、理論値と
は若干異なるが、５５０℃以上の熱処理にてＯＨ濃度が
激減することがわかった。また、このときの熱処理は膜
の緻密化の上からも有効であり、薄膜トランジスタのゲ
ート絶縁膜として要求される耐圧特性をさらに向上でき
る。
【００５５】上記構成の薄膜トランジスタにおいては、
下地膜である第１の酸化ケイ素膜の形成において、スパ
ッタリング雰囲気中の酸素分圧をコントロールすること
により、その閾値電圧の制御を行うことが可能となる。
即ち、スパッタリング中の酸素分圧により第１の酸化ケ
イ素膜に含まれる過飽和酸素イオン、即ち負の固定電荷
Ｅ２の量が制御され、その固定電荷Ｅ２によって活性層
９が影響を受け、結果として薄膜トランジスタの閾値電
圧が制御できる。このような方法では、薄膜トランジス
タの閾値電圧の制御のためのイオンドーピング工程など
余分な工程を行うことなく、成膜と閾値電圧の制御とを
同時に一括して行えるため、工程簡略化の上で非常に有
効である。
【００５６】このときの第１の酸化ケイ素膜の形成にお
ける、スパッタリング雰囲気中の酸素比としては、０．
０４〜０．４の範囲内であることが望ましい。図２に、
石英ターゲットを用いスパッタリング方法で作製した酸
化ケイ膜におけるフラットバンド電圧（以下、Ｖｆｂ
という。）の酸素流量比に対する変化を示す。Ｖｆｂは
Ａｌ電極を用い、酸化ケイ素膜をＰ型Ｓｉウェハ（Ｎａ
＝２×１０15ｃｍ-3）上に成膜してＭＯＳキャパシタを
作製し、測定周波数１ＭＨzでのＣ−Ｖ特性から算出し
た。Ｖｆｂから膜中の固定電荷密度及び極性が見積もれ
る。図２から、酸素流量比が０．０４〜０．４の範囲で
Ｖｆｂが−０．９以上の値を示すことがわかる。この構
造のＭＯＳキャパシタにおいては、ケイ素膜とＡｌ電極
間の仕事関数から、固定電荷Ｅ１又はＥ２が０である酸
化ケイ素膜のＶｆｂは−０．９Ｖ程度を示すため、Ｖｆ
ｂがこの値以上であれば負の固定電荷Ｅ２を持ち、この
値以下であれば正の固定電荷Ｅ１を持つことになる。
【００５７】即ち、酸素流量比が上記範囲にあるとき
に、酸化ケイ素膜の膜全体としては、負の固定電荷Ｅ２
が顕在化する。これ以外の範囲であるときは酸素欠損の
Ｓｉ（正の固定電荷）も多く、結果として相殺し合って
しまい、膜全体として本発明に用いるのに十分な負の固
定電荷Ｅ２が得られにくく、薄膜トランジスタの閾値電
圧の制御を行うことが難しい。
【００５８】本発明における上記以外の有効な製造方法
としては、下地膜となる第１の酸化ケイ素膜を形成後、
この酸化ケイ素膜に膜中で負の固定電荷Ｅ２となるイオ
ンを強制的にドーピングする方法がある。この場合には
工程は増えるが、下地膜の成膜方法が限定されないた
め、目的とする薄膜トランジスタに合った最適の成膜方
法を選ぶことができる。
【００５９】即ち、下地膜の下に何らかのパターンを有
する場合など、スパッタリング膜は段差被覆性の面から
使用することが難しいが、ＣＶＤ法を用いることもでき
る。さらに、ドーピング工程において、その際のイオン
注入量をコントロールすることにより、より正確に膜中
の固定電荷密度を制御でき、薄膜トランジスタの閾値電
圧の制御が行える。即ち、上記のスパッタリング法によ
る酸素比での制御に比べ、より精度よく薄膜トランジス
タの閾値電圧を制御できる。
【００６０】ドーピング工程における下地膜への注入イ
オンとしては、酸素イオンであることが望ましい。酸化
ケイ素膜に酸素イオンを注入すると、膜中の酸素は過飽
和状態となるため、過飽和の酸素イオンが出現し、これ
が負の固定電荷Ｅ２として働く。また、酸素イオンであ
れば、組成中に元々含まれる元素であり、薄膜トランジ
スタ素子特性に悪影響を及ぼすことは無い。その他、酸
素以外の注入イオン種としては、アルミニウムイオンが
有効である。アルミニウムイオンは、酸化ケイ素膜中に
おいて酸素イオンよりもさらに効率的に負の固定電荷Ｅ
２として作用する。
【００６１】さて、本発明による薄膜トランジスタの製
造方法において、活性層９の厚さとしては、具体的に約
６０ｎｍ以下であることが望ましい。本発明において
は、活性層９の厚さが重要なポイントの一つであり、十
分な効果を得るためには、薄膜トランジスタの動作時に
拡がる空乏層の厚さ以下、即ち、活性層９全体が空乏化
する範囲の厚さとする必要があることは上述した。その
具体的な値として、約６０ｎｍ以下となる厚さに設定す
れば、活性層９全体が空乏化し、即ちバックチャネル効
果が生じず、活性層９全体が下地膜及びゲート絶縁膜の
固定電荷Ｅ１又はＥ２の影響を受けるようになる。この
状態が、本発明に最も適した状態であり、活性層９の厚
さを６０ｎｍ以下となるように形成することで得られ
る。
【００６２】活性層９となるケイ素膜は、上述のように
６０ｎｍ以下の薄膜化が必要ではあるが、一般的に結晶
性を有する薄膜ケイ素膜においては、膜厚が薄くなれば
なるほどその膜質（結晶性）が悪化する。本発明は高性
能な薄膜トランジスタを実現することが目的であるた
め、本発明における活性層９の形成方法としては、活性
層９の厚さが上記範囲内であっても高品質な結晶性を有
するケイ素薄膜が得られる方法が望まれる。ＩＣプロセ
スなどで一般的に行われているような結晶性ケイ素膜を
ＣＶＤ法などにより直接成膜する方法では、成膜工程と
同時に結晶化が進行するので、大粒径の結晶性ケイ素を
得ることが難しく、それにはケイ素膜の厚膜化が不可欠
となる。
【００６３】また、非晶質ケイ素膜をまず成膜し、その
後加熱処理により固相状態で結晶化するような方法で
も、その膜厚により結晶化工程が作用され、１００ｎｍ
以下の薄膜化状態では、この方法のセールスポイントで
ある大粒径の結晶性ケイ素膜が得られない。また、これ
らの結晶性ケイ素膜では、成長した結晶粒同士がぶつか
り合って粒界が形成されるため、その粒界はキャリアに
対するトラップ準位として働くと共に、それぞれの結晶
粒は双晶構造を示し、一つの結晶粒内においても所謂双
晶欠陥と呼ばれる結晶欠陥が多量に存在する。したがっ
て、このような方法で活性層９を形成しても、本発明に
おける活性層薄膜状態において高性能な薄膜トランジス
タを得ることはできず、本発明による効果を十分に発揮
することはできない。
【００６４】上記目的を満たす薄膜ケイ素の形成方法の
一つとしては、非晶質ケイ素膜にレーザ光を照射し、溶
融固化過程において結晶化させる方法が有効である。こ
の方法では、ケイ素膜に与えられる実効レーザエネルギ
ーにより、その結晶性がほぼ決定される。したがって、
ケイ素膜が薄いほどその熱容量は小さくなるため、ケイ
素膜の単位体積当たりに与えられる実効レーザエネルギ
ーが大きくなり、良質な結晶性を有するケイ素膜が得ら
れる。即ち、上記方法は、ケイ素膜が薄膜化された場合
に、その結晶性が悪くなるよりもむしろ良くなるような
方法であり、本発明において最適の方法であると言え
る。また、この方法では溶融固化過程を利用し結晶化す
るので、個々の結晶粒内の結晶性は非常に良好となる。
また、照射光の波長を選ぶことで、アニールの対象であ
るケイ素膜のみを効率的に加熱し、下層のガラス基板へ
の熱的損傷を防ぐことができる。
【００６５】結晶性ケイ素膜形成方法におけるケイ素膜
を結晶化するためのレーザ光としては、波長４００ｎｍ
以下のエキシマレーザ光を用いることが望ましい。波長
が４００ｎｍ以下であれば、ケイ素膜がその波長域に対
して大きな吸収係数を持つため、そのエネルギーを効率
的にケイ素膜に与えられ、良好な結晶性ケイ素膜が得ら
れるとともに、下層のガラス基板などへの熱的ダメージ
も比較的小さくて済む。さらに、エキシマレーザ光であ
れば、発振出力が高く、安定性が高いため、そのビーム
サイズをある程度拡げることができ、大面積基板のケイ
素膜のアニール手段としては最も適している。
【００６６】本発明において有効なもう一つの薄膜ケイ
素の形成方法としては、非晶質ケイ素膜にその結晶化を
助長する触媒元素を導入した後、加熱処理を施し、固相
状態にて結晶化させる方法がある。この方法は、触媒元
素を用いない従来の固相結晶成長法とは全く成長過程が
異なり、ケイ素膜の厚さが３０ｎｍ〜５０ｎｍの場合に
最も良好な結晶性を有する結晶性ケイ素膜が得られる。
即ち、本発明における活性層薄膜化に際して、非常に有
効な方法である。
【００６７】この理由はその結晶構造にある。つまり、
通常の固相成長法で結晶化した結晶性ケイ素膜の一つの
粒内が双晶構造であるのに対して、この方法により作製
した結晶性ケイ素膜はその粒内は何本もの柱状結晶ネッ
トワークで構成されており、それぞれの柱状結晶内部は
ほぼ単結晶状態となっている。この柱状結晶はストレス
フリーの状態で約８０ｎｍ□の断面を有するが、この値
よりケイ素膜の膜厚が薄くなると平面方向に幅が拡が
り、膜厚４０ｎｍ程度では幅が２００ｎｍ程度にもな
る。即ち、１本の柱状結晶の平面上での幅が太くなる
分、結晶性が向上する訳である。さらに、その他のメリ
ットとして、加熱温度の低温化及び処理時間の短縮など
も図れる。
【００６８】上記方法を利用して、非晶質ケイ素膜の一
部に選択的に触媒元素を導入し加熱することで、まず選
択的に触媒元素が導入された領域のみを結晶化させ、そ
の後、その導入領域から横方向（基板と平行な方向）に
結晶成長を行わせることもできる。この横方向結晶成長
領域の内部では、成長方向がほぼ一方向に揃った柱状結
晶がひしめき合っており、触媒元素が直接導入されラン
ダムに結晶核の発生が起こった領域に比べて、結晶性が
良好な領域となっている。よって、この横方向結晶成長
領域の結晶性ケイ素膜を、薄膜トランジスタのチャネル
領域など半導体素子の能動領域に用いることにより、よ
り半導体装置の高性能化が行える。さらに、高品質な結
晶性ケイ素膜が要求される場合などは、触媒元素により
結晶化された結晶性ケイ素膜に、さらにレーザ光を照射
して再結晶化する方法や、さらに高温での熱処理を加え
る方法なども利用できる。
【００６９】本発明に利用できる触媒元素の種類として
は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、Ｓｂを利用することができるが、それ
らの中でも、特にＮｉを用いた場合に最も顕著な効果を
得ることができる。この理由については、次のようなモ
デルを考えている。触媒元素は単独では作用せず、ケイ
素膜と結合しシリサイド化することで結晶成長に作用す
る。そのときの結晶構造が、非晶質ケイ素膜結晶化時に
一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を
促すといったモデルである。Ｎｉは２つのＳｉとＮｉＳ
ｉ2のシリサイドを形成する。ＮｉＳｉ2は螢石型の結晶
構造を示し、その結晶構造は、単結晶ケイ素のダイヤモ
ンド構造と非常に類似したものである。しかも、ＮｉＳ
ｉ2はその格子定数が０．５４０６ｎｍであり、結晶シ
リコンのダイヤモンド構造での格子定数０．５４３０ｎ
ｍに非常に近い値をもつ。よって、ＮｉＳｉ2は、非晶
質ケイ素膜を結晶化させるための鋳型としては最適のも
のであり、本発明における触媒元素としては、特にＮｉ
を用いるのが最も望ましい。
【００７０】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づいて具体的に説明する。
【００７１】（実施形態１）図３は、本発明のＮチャネ
ル型薄膜トランジスタの実施形態１を示す。以下に、そ
の構造と作製工程を図３の（ａ）→（ｅ）の工程の進行
順に説明する。尚、図３（ｅ）に示すのが、本実施形態
１のＮチャネル型薄膜トランジスタ２１の完成図であ
る。
【００７２】まず、図３（ａ）に示すように、ガラス基
板１上に、例えばスパッタリング法によって厚さ３００
ｎｍ程度の酸化ケイ素からなる下地膜２を形成する。こ
のときの酸化ケイ素膜のスパッタリング条件としては、
石英夕ーゲットを用い、基板温度２００℃にてＡｒとＯ
2の混合ガス中にて行った。このときのガス圧としては
０．２〜１．０Ｔｏｒｒ、例えば０．６Ｔｏｒｒとし、
酸素流量比（Ｏ2／Ａｒ＋Ｏ2）としては０．０４〜０．
４、例えば０．１に設定した。このときの酸素流量比に
より、後に形成される薄膜トランジスタの閾値電圧（Ｖ
TH）がコントロールできる。即ち、後に形成されるゲー
ト絶縁膜中の固定電荷密度を予め考えて、適切な値に設
定すればよい。本実施形態１にて作製した酸化ケイ素膜
２は負の固定電荷を有し、その固定電荷密度としては、
約２×１０11ｃｍ-2程度の値を示した。
【００７３】次に、減圧ＣＶＤ法やブラズマＣＶＤ法な
どによって、厚さ２０〜６０ｎｍ、例えば３０ｎｍの非
晶質ケイ素（ａ−Ｓｉ）膜４を成膜する。プラズマＣＶ
Ｄ法により前記ａ−Ｓｉ膜４を成膜した場合には、その
膜中に多量の水素を含有し、後のレーザ照射時の膜剥が
れの原因となるため、ここで４５０℃程度の温度で数時
間熱処理を行い、膜中の水素を放出しておく必要があ
る。
【００７４】その後、図３（ｂ）に示すように、レーザ
光Ｌ１を照射し、ａ−Ｓｉ膜４を結晶化する。このとき
のレーザ光としては、ＸｅＣｌエキシマレーザ（波長３
０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザ光
Ｌ１の照射条件は、照射時に基板を２００〜５００℃、
例えば４００℃に加熱し、エネルギー密度２５０〜４０
０ｍＪ／ｃｍ2、例えば３００ｍＪ／ｃｍ2とした。この
ときの順次走査に伴うビームのオーバーラップ量は、９
０％と設定したため、ａ−Ｓｉ膜４の任意の一点に対し
て、それぞれ１０回レーザ照射されることになる。この
工程により、ａ−Ｓｉ膜４はその融点以上に加熱され、
溶融し固化することで良好な結晶性を有する結晶性ケイ
素膜４ａとなる。
【００７５】次に、結晶性ケイ素膜４ａの不要な部分を
除去することで、図３（ｃ）に示すような素子間分離を
行って、後に薄膜トランジスタの活性領域（ソース領
域、ドレイン領域及びチャネル領域）を構成する島状の
結晶性ケイ素膜９を形成する。
【００７６】引き続いて、図３（ｄ）に示すように、上
記の活性領域となる結晶性ケイ素膜９を覆うように厚さ
２０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜
をゲート絶縁膜１０として成膜する。酸化ケイ素膜の形
成には、ここではＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ
Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料とし、酸素と
ともに基板温度１５０〜６００℃、好ましくは３００〜
４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。
又はＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶ
Ｄ法もしくは常圧ＣＶＤ法によって、基板温度を３５０
〜６００℃、好ましくは４００〜５５０℃として形成し
てもよい。成膜後、ゲート絶縁膜１０自身のバルク特性
及び結晶性ケイ素膜９とゲート絶縁膜１０との界面特性
を向上するために、不活性ガス雰囲気下で５５０〜６０
０℃で数時間のアニールを行った。この結果得られるゲ
ート絶縁膜１０は正の固定電荷を有し、その固定電荷密
度は１×１０11ｃｍ-2程度となる。
【００７７】引き続いて、スパッタリング法によって、
厚さ３００〜６００ｎｍ、例えば４００ｎｍのＡｌを成
膜する。そして、Ａｌ膜をパターニングして、ゲート電
極１１を形成する。さらに、このＡｌの電極の表面を陽
極酸化して、表面に酸化物層１２を形成する。この状態
が図３（ｄ）に相当する。陽極酸化は、酒石酸が１〜５
％含まれたエチレングリコール溶液中で行い、最初一定
電流で２２０Ｖまで電圧を上げ、その状態で１時間保持
して終了させる。得られた酸化物層１２の厚さは２００
ｎｍである。なお、この酸化物層１２は、後のイオンド
ーピング工程において、オフセットゲート領域を形成す
る厚さとなるので、オフセットゲート領域の長さを上記
陽極酸化工程で決めることができる。
【００７８】次に、イオンドーピング法によって、ゲー
ト電極１１とその周囲の酸化物層１２をマスクとして活
性領域に不純物（リン）を注入する。ドーピングガスと
して、フォスフィン（ＰＨ3）を用い、加速電圧を６０
〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜
８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とする。こ
の工程により、不純物が注入された領域１４と１５は後
に薄膜トランジスタのソース領域とドレイン領域とな
り、ゲート電極１１及びその周囲の酸化層１２にマスク
され不純物が注入されない領域１３は、後に薄膜トラン
ジスタのチャネル領域となる。
【００７９】その後、図３（ｄ）に示すように、レーザ
光Ｌ２の照射によってアニールを行い、イオン注入した
不純物の活性化を行うと同時に、上記の不純物導入工程
で結晶性が劣化した部分の結晶性を改善させる。この
際、使用するレーザとしてはＸｅＣｌエキシマレーザ
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エ
ネルギー密度１５０〜４００ｍＪ／ｃｍ2、好ましくは
２００〜２５０ｍＪ／ｃｍ2で照射を行った。こうして
形成されたＮ型不純物（リン）領域１４、１５のシート
抵抗は、２００〜８００Ω／□であった。
【００８０】そして、図３（ｅ）に示すように、厚さ６
００ｎｍ程度の酸化ケイ素膜を層間絶縁膜１７として形
成する。この酸化ケイ素膜は、ＴＥＯＳを原料として、
これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの
減圧ＣＶＤ法又は常圧ＣＶＤ法によって形成すれば、段
差被覆性に優れた良好な層間絶縁膜が得られる。
【００８１】次に、層間絶縁膜１７にコンタクトホール
を形成して、ソース電極１８及びドレイン電極１９を形
成する。ソース電極１８及びドレイン電極１９は、金属
材料、例えば、窒化チタンとＡｌの二層膜によって形成
する。窒化チタン膜は、Ａｌが半導体層に拡散するのを
防止する目的のバリア膜として設けられる。また、本薄
膜トランジスタ２１を液晶表示装置用アクティブマトリ
クス基板における画素スイッチング素子として用いる場
合には、電極１９はＩＴＯなど透明導電膜により形成さ
れ、ソース電極１８より映像信号が入力される。また、
本薄膜トランジスタ２１を薄膜集積回路の一素子として
用いる場合には、ゲート電極１１上にもコンタクトホー
ルを開口し、必要となる配線を施せばよい。
【００８２】そして最後に、水素雰囲気で３５０℃にて
１時間程度のアニールを行い、図３（ｅ）に示すＮ型薄
膜トランジスタ２１を完成させる。このアニール処理に
より、薄膜トランジスタ２１の活性領域とゲート絶縁膜
との界面へ水素原子を供給し、薄膜トランジスタ特性を
劣化させる不対結合手を低減する効果がある。なお、さ
らに薄膜トランジスタ２１を保護する目的で、必要な箇
所のみＳｉＨ4とＮＨ3を原料ガスとしたプラズマＣＶＤ
法により形成された窒化ケイ素膜でカバーしてもよい。
【００８３】以上の工程を経て作製した薄膜トランジス
タは、電界効果移動度で５０〜７０ｃｍ2／Ｖｓ、閾値
電圧２〜２．５Ｖ、ドレイン電流の立ち上がりの急峻性
を示すＳ値は０．４〜０．５Ｖ／桁という良好な特性を
示す。また、薄膜トランジスタのドレイン電流はゲート
電圧が０Ｖの点より立ち上がり、デプレッション型の特
性とはならずに、且つ閾値電圧を小さくすることができ
た。
【００８４】（実施形態２）図４及び図５は、本発明の
実施形態２を示す。本実施形態２は本発明の薄膜トラン
ジスタを複数配置して適用したＣＭＯＳ回路の例を示
す。以下に、その構造と作製工程を図５の（ａ）→
（ｆ）の工程の進行順に説明する。尚、図５（ｆ）に示
すのが、本実施形態２のＣＭＯＳ回路の完成図であり、
Ｎ型薄膜トランジスタ２１とＰ型薄膜トランジスタ２２
により構成される。
【００８５】図５は、アクティブマトリクス型の液晶表
示装置の周辺駆動回路や、一般の薄膜集積回路を形成す
るＮチャネル型薄膜トランジスタとＰチャネル型薄膜ト
ランジスタを相補型に構成したＣＭＯＳ構造の回路をガ
ラス基板上に作製する工程を示している。
【００８６】まず、図５（ａ）に示すように、ガラス基
板１上にプラズマＣＶＤ法によって厚さ３００ｎｍ程度
の酸化ケイ素膜からなる下地膜２を形成する。このとき
の成膜条件としては、材料ガスとしてＳｉＨ4、Ｎ2Ｏを
用い、０．５〜１．５Ｔｏｒｒ程度の減圧雰囲気、例え
ば０．８Ｔｏｒｒに設定し、基板温度３００〜３５０℃
にてＲＦプラズマにより分解堆積させた。このようにし
て得られた膜は、厳密には幾分かのＳｉＯＮの成分を有
していると共に、酸素欠損のＳｉやＳｉＯＨなどが正の
固定電荷を形成している。
【００８７】次に、下地膜２に対し、酸素イオン８をイ
オンドーピングにより導入する。このときの加速電圧と
しては５〜１５ｋＶ、例えば１０ｋＶに設定し、ドーズ
量を５×１０13〜１×１０15ｃｍ-2、例えば２×１０14
ｃｍ-2とした。このときのドーズ量により後の薄膜トラ
ンジスタにおけるＶTHがコントロールできる。下地膜２
にドーピングされた過飽和の酸素イオンは、負の固定電
荷として働くが、ドーズ量全てのイオンが寄与する訳で
はない。一部のイオンは酸素欠損のＳｉと結合し、ま
た、固定電荷としては不活性な状態で存在するものもあ
る。これらは、下地膜の膜質に大きく作用されるため、
実際に使用する下地膜を用いて予め条件出しを行ってお
く必要がある。そして、ドーピングされた酸素イオン８
の一部が、下地膜２中で活性な負の固定電荷を形成し、
下地膜中にもともと存在する正の固定電荷をキャンセル
して、下地膜２全体として負の固定電荷を有する膜とな
る。このようにして得られた下地膜２中の負の固定電荷
密度は、４×１０11ｃｍ-2程度であった。
【００８８】そして、図５（ｂ）に示すように、酸化ケ
イ素膜２上に、減圧ＣＶＤ法又はプラズマＣＶＤ法によ
って、厚さ２０〜６０ｎｍ、例えば５０ｎｍの真性（Ｉ
型）の非晶質ケイ素膜（以下、ａ−Ｓｉ膜 という。）
４を成膜する。
【００８９】次に、ａ−Ｓｉ膜４上に感光性樹脂（以
下、フォトレジスト という。）を塗布し、露光・現像
してマスク５とする。フォトレジストマスク５のスルー
ホールにより、領域７においてスリット状にａ−Ｓｉ膜
４が露呈される。即ち、図５（ｂ）の状態を上面から見
ると、図４のように領域７でａ−Ｓｉ膜４が露呈してお
り、他の部分はフォトレジストによりマスクされている
状態となっている。
【００９０】次に、図５（ｂ）に示すように、基板１表
面にＮｉを薄膜蒸着する。本実施形態２では、蒸着ソー
スと基板間の距離を通常より大きくして、蒸着レートを
低下させることで、Ｎｉ薄膜６の厚さが１〜２ｎｍ程度
となるように制御した。このときの基板１上におけるＮ
ｉ薄膜６の面密度を実際に測定すると、１×１０13ａｔ
ｏｍｓ／ｃｍ2程度であった。そして、フォトレジスト
マスク５を除去することで、マスク５上のＮｉ薄膜６が
リフトオフされ、領域７のａ−Ｓｉ膜４において、選択
的にＮｉの微量添加が行われたことになる。そして、こ
れを不活性雰囲気下、例えば加熱温度５５０℃で１６時
間アニールして結晶化させる。
【００９１】この際、領域７においては、ａ−Ｓｉ膜４
表面に添加されたＮｉを核として基板１に対して垂直方
向にケイ素膜４の結晶化が起こり、結晶性ケイ素膜４ｂ
が形成される。そして、領域７の周辺領域では、図４及
び図５（ｃ）において、矢印Ｈで示すように、領域７か
ら横方向（基板と平行な方向）に結晶成長が行われ、横
方向結晶成長した結晶性ケイ素膜４ｃが形成される。
【００９２】また、それ以外のａ−Ｓｉ膜４の領域は、
そのまま非晶質ケイ素膜領域４ｄとして残る。この横方
向結晶成長した結晶性ケイ素膜４ｃ中のＮｉ濃度は５×
１０16ａｔｏｍｓ／ｃｍ3程度であった。なお、上記結
晶成長に際し、矢印Ｈで示される基板１と平行な方向の
結晶成長の距離は、８０μｍ程度であった。横方向結晶
成長領域４ｃは、このままでも十分に高品質な結晶性を
有するが、さらにその結晶性を助長するために、その
後、レーザ光照射や、高温アニール処理などを施しても
よい。
【００９３】その後、図５（ｄ）に示すように、結晶性
ケイ素膜４ｃ領域が、後の薄膜トランジスタの活性領域
（素子領域）９ｎ、９ｐとなるように、それ以外の結晶
性ケイ素膜をエッチング除去して素子間分離を行う。
【００９４】次に、島状のケイ素膜９ｎ、９ｐを覆うよ
うに厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化
ケイ素膜をゲート絶縁膜１０として成膜する。酸化ケイ
素膜の形成には、ここでは材料ガスとしてＳｉＨ4、Ｎ2
Ｏを用い、下地膜２と同様の条件によるＲＦプラズマＣ
ＶＤ法にて行った。成膜後、ゲート絶縁膜１０自身のバ
ルク特性と、結晶性ケイ素膜９ｎとゲート絶縁膜１０と
の界面特性及び結晶性ケイ素膜９ｐとゲート絶縁膜１０
との界面特性を向上するために、不活性ガス雰囲気下で
５５０〜６００℃にて数時間のアニールを行った。
【００９５】次に、図５（ｅ）に示すように、スパッタ
リング法によって厚さ４００〜８００ｎｍ、例えば５０
０ｎｍのＡｌ（０．１〜２％のシリコンを含む）を成膜
し、Ａｌ膜をパターニングして、ゲート電極１１ｎ、１
１ｐを形成する。
【００９６】次に、イオンドーピング法によって、活性
領域９ｎ、９ｐにゲート電極１１ｎ、１１ｐをマスクと
して不純物（リン、又はホウ素）を注入する。ドーピン
グガスとして、フォスフィン（ＰＨ3）及びジボラン
（Ｂ2Ｈ6）を用い、前者の場合は、加速電圧を６０〜９
０ｋＶ、例えば８０ｋＶ、後者の場合は、４０ｋＶ〜８
０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜
８×１０15ｃｍ-2、例えばリンを２×１０15ｃｍ-2、ホ
ウ素を５×１０15ｃｍ-2とする。
【００９７】この工程により、ゲート電極１１ｎ、１１
ｐにマスクされ不純物が注入されない領域は後に薄膜ト
ランジスタのチャネル領域１３ｎ、１３ｐとなる。ドー
ピングに際しては、ドービングが不要な領域をフォトレ
ジストで覆うことによって、それぞれの元素を選択的に
ドーピングを行う。この結果、Ｎ型の不純物領域１４ｎ
と１５ｎ、Ｐ型の不純物領域１４ｐと１５ｐが形成さ
れ、図５（ｅ）及び（ｆ）に示すように、Ｎチャネル型
薄膜トランジスタ２１とＰチャネル型薄膜トランジスタ
２２とを形成することができる。この状態を基板上方よ
り見ると図４のようになっており、ここで活性領域９ｎ
及び９ｐにおいて、結晶成長方向Ｈとキャリアの移動方
向（ソース→ドレイン方向）は平行となるように配置し
てある。このような配置を採ることで、さらに高移動度
を有する薄膜トランジスタが得られる。
【００９８】その後、図５（ｅ）に示すように、レーザ
光Ｌ２の照射によってアニールを行い、イオン注入した
不純物の活性化を行う。レーザ光としては、ＸｅＣｌエ
キシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｃ）
を用い、レーザ光の照射条件としては、エネルギー密度
２５０ｍＪ／ｃｍ2で一か所につき４ショット照射し
た。
【００９９】続いて、図５（ｆ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜１７として、ＴＥ
ＯＳを原料としたプラズマＣＶＤ法によって形成し、こ
れにコンタクトホールを形成して、金属材料、例えば、
窒化チタンとＡｌの二層膜によって薄膜トランジスタの
電極・配線１８、１９及び２０を形成する。そして最後
に、水素雰囲気下で３５０℃にて１時間程度のアニール
を行い、Ｎ型薄膜トランジスタ２１とＰ型薄膜トランジ
スタ２２を完成させる。
【０１００】以上の工程を経て作製したＣＭＯＳ構造回
路において、それぞれの薄膜トランジスタの電界効果移
動度はＮ型薄膜トランジスタで１００〜１２０ｃｍ2／
Ｖｓ、Ｐ型薄膜トランジスタで８０〜９０ｃｍ2／Ｖｓ
と高く、閾値電圧はＮ型薄膜トランジスタで１．５〜２
Ｖ、Ｐ型薄膜トランジスタで−２〜−２．５Ｖと非常に
良好な特性を示す。また、ドレイン電流の立ち上がりの
急峻性を示すＳ値も、Ｎ型薄膜トランジスタで０．３〜
０．４Ｖ／桁、Ｐ型薄膜トランジスタで０．４〜０．５
Ｖ／桁という良好な値であった。
【０１０１】従来は、特にＰ型薄膜トランジスタにおい
て閾値電圧の絶対値が大きく、低消費電力駆動の妨げと
なる問題点があったが、本実施形態２により作製したＣ
ＭＯＳ回路は、Ｎ型薄膜トランジスタ及びＰ型薄膜トラ
ンジスタ共にドレイン電流が、ゲート電圧が０Ｖの点よ
り立ち上がるため、上記値のような良好な閾値電圧が実
現できた。
【０１０２】（その他の実施形態）本発明は上述の実施
形態１及び２に限定されるものではなく、本発明の技術
的思想に基づく各種の変形が可能である。
【０１０３】例えば、上記２つの実施形態では、下地膜
が負の固定電荷をもち、ゲート絶縁膜が正の固定電荷を
もつ場合の薄膜トランジスタの製造方法について説明を
行ったが、その逆の組み合わせでも本発明の効果は得ら
れる。また、正の固定電荷をもつ酸化ケイ素膜の作製方
法や、負の固定電荷をもつ酸化ケイ素膜の作製方法も上
記実施形態で説明した方法だけに限らず、その他の方法
を用いてもかまわない。例えば、上記実施形態２でイオ
ンドーピング法により負の固定電荷となる酸素イオンを
導入したが、その他の導入方法を用いて行ってもよい。
【０１０４】酸化ケイ素膜の形成方法としては、単結晶
シリコンを夕ーゲットに用い、酸素雰囲気中でおこなう
反応性スパッタリング法や熱ＣＶＤ法などを用いてもよ
い。また、下地膜へのドーピングイオンとしては、上記
実施形態２で用いた酸素イオンの他にも下地膜中で負の
固定電荷が形成されるイオン種であれば本発明による効
果は得られる。その中でも、酸素イオン以外に本発明に
最適なイオン種としてはアルミニウムイオンがあり、酸
化ケイ素膜中において効率よく負の固定電荷を形成す
る。
【０１０５】ａ−Ｓｉ膜の結晶化に際しては、ＸｅＣｌ
エキシマレーザを用いたが、それ以外の様々なエネルギ
ービーム照射により結晶化された場合にも勿論、同様の
効果があり、波長２４８ｎｍのＫｒＦエキシマレーザ
や、波長４８８ｎｍの連続発振Ａｒレーザなども同様に
用いることができる。
【０１０６】また、上記実施形態２では、固相結晶成長
法としては、触媒元素を選択的に導入し、結晶化する方
法を用いたが、触媒元素をａ−Ｓｉ膜全面に導入する方
法もプロセス簡略化の面で有効である。上記実施形態２
では、触媒元素であるＮｉを微量導入する方法として、
ａ−Ｓｉ膜表面に蒸着法によりＮｉ薄膜を形成する方法
を採用したが、その他にも様々な手法を用いることがで
きる。例えば、ａ−Ｓｉ膜表面にＮｉ塩を溶かせた水溶
液を塗布する方法や、スパッタリング法やメッキ法によ
り薄膜形成する方法、イオンドーピング法により直接導
入する方法なども利用できる。さらに、結晶化を助長す
る不純物金属元素としては、Ｎｉ以外に、Ｃｏ、Ｐｄ、
Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂを用
いても効果が得られる。
【０１０７】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサ、ドライバ内蔵型のサーマルヘッド及
び有機系ＥＬ等を発光素子としたドライバ内蔵型の光書
き込み素子や表示素子、三次元ＩＣ等が考えられる。本
発明を用いることで、これらの素子の高速、高解像度化
等の高性能化が実現される。さらに本発明は、上述の実
施形態で説明したＭＯＳ型トランジスタに限らず、結晶
性半導体を素子材としたバイポーラトランジスタや静電
誘導トランジスタをはじめとして幅広く半導体プロセス
全般に応用することができる。
【０１０８】
【発明の効果】以上の本発明によれば、高性能で且つ信
頼性の高い、特に閾値電圧が安定した、低消費電力の薄
膜トランジスタを実現することができる。本発明による
薄膜トランジスタを用いることにより、液晶表示装置に
おいては、大面積化、高精彩化が図れる上に、同一基板
上にアクティブマトリクス部と周辺駆動回路部を構成す
るフルドライバモノリシック型のアクティブマトリクス
基板を簡便な製造プロセスにて実現でき、モジュールの
コンパクト化、高性能化、低コスト化が図れる。また、
薄膜集積回路を構成する薄膜トランジスタに本発明を適
用することで、要求される高性能で且つ高信頼性を満足
し、特にＮ型薄膜トランジスタとＰ型薄膜トランジスタ
を有するＣＭＯＳ回路では、ＶTHの絶対値をほぼ同程度
にできるため、従来必要であったチャネルドープなどの
ＶTHコントロールプロセスを行う必要がなくなる。
【０１０９】また、特に、請求項３記載の薄膜トランジ
スタによれば、従来のＭＯＳ型薄膜トランジスタの閾値
電圧制御法に見られるような薄膜トランジスタ素子特性
におけるサブスレッシュ領域でのドレイン電流の立ち上
がりの鈍化や、オフ動作時のリーク電流の増大などの現
象を生じることなく、閾値電圧の制御が行えるという効
果を奏する。
【０１１０】また、特に、請求項４記載の薄膜トランジ
スタによれば、第１の絶縁膜に薄膜トランジスタの閾値
電圧制御と、ガラスからの不純物拡散防止の２つの役割
を持たせることができるので、プロセスを増やすことな
く、有効な効果を奏する。
【０１１１】また、特に、請求項５記載の薄膜トランジ
スタによれば、酸化ケイ素膜の膜中におけるキャリアな
どチャージのトラップ準位密度が低いことから、膜中の
固定電荷が変動せず、例えば薄膜トランジスタ素子に印
加されるゲートバイアスなどの外的な影響も受けないと
いう効果を奏する。
【０１１２】また、特に、請求項６記載の薄膜トランジ
スタによれば、所謂バックチャネル状態となることがな
く、第１及び第２の絶縁膜の固定電荷の影響が活性層全
体に及び、それぞれの界面よりもむしろ活性層全体とし
てＮ型化又はＰ型化するので、有効な効果を奏する。
【０１１３】また、特に、請求項１０記載の薄膜トラン
ジスタの製造方法によれば、下層の活性層表面（チャネ
ル面）にダメージを与えることなく、高品質な絶縁膜が
成膜できると共に、良好な段差被覆性が得られるという
効果を奏する。
【０１１４】また、特に、請求項１１記載の薄膜トラン
ジスタの製造方法によれば、シリコンリッチ化を防ぎ、
より組成として安定した酸化ケイ素膜が得られるという
効果を奏する。
【０１１５】また、特に、請求項１２記載の薄膜トラン
ジスタの製造方法によれば、プラズマＣＶＤ方法を用い
ても下層の活性層へのプラズマダメージをほとんど与え
ることなく酸化ケイ素膜を形成できるという効果を奏す
る。
【０１１６】また、特に、請求項１３記載の薄膜トラン
ジスタの製造方法によれば、ゲート絶縁膜を緻密にで
き、耐圧特性をさらに向上できるという効果を奏する。
【０１１７】また、特に、請求項１４記載の薄膜トラン
ジスタの製造方法によれば、薄膜トランジスタの閾値電
圧の制御のためのイオンドーピング工程など余分な工程
を行うことなく、成膜と閾値電圧の制御とを同時に一括
して行えるため、工程を簡略化できるという効果を奏す
る。
【０１１８】また、特に、請求項１６記載の薄膜トラン
ジスタの製造方法によれば、下地膜の成膜方法が限定さ
れないため、目的とする薄膜トランジスタに合った最適
の成膜方法を選ぶことができるという効果を奏する。
【０１１９】また、特に、請求項１７記載の薄膜トラン
ジスタの製造方法によれば、ドーピング工程におけるイ
オン注入量をコントロールすることで、より正確に膜中
の固定電荷密度を制御できるので、より精度よく薄膜ト
ランジスタの閾値電圧の制御が行えるという効果を奏す
る。
【０１２０】また、特に、請求項２０記載の薄膜トラン
ジスタの製造方法によれば、バックチャネル効果が生じ
ず、活性層全体が下地膜及びゲート絶縁膜の固定電荷の
影響を受けるようになり、膜厚が薄くても高品質な大粒
径の結晶性ケイ素薄膜が得られるという効果を奏する。
【０１２１】また、特に、請求項２１記載の薄膜トラン
ジスタの製造方法によれば、ケイ素膜が薄いので、ケイ
素膜の単位体積当たりに与えられる実効レーザエネルギ
ーが大きくなり、溶融固化過程を利用し結晶化するの
で、良質な結晶性を有するケイ素膜が得られるという効
果を奏する。
【０１２２】また、特に、請求項２２記載の薄膜トラン
ジスタの製造方法によれば、ケイ素膜がその波長域に対
して大きな吸収係数を持つため、そのエネルギーを効率
的にケイ素膜に与えられ、良好な結晶性ケイ素膜が得ら
れると共に、下層のガラス基板などへの熱的ダメージも
比較的小さくて済むという効果を奏する。
【０１２３】また、特に、請求項２３記載の薄膜トラン
ジスタの製造方法によれば、結晶性ケイ素膜はその粒内
は何本もの柱状結晶ネットワークで構成されるので、そ
れぞれの柱状結晶内部はほぼ単結晶状態となって、結晶
性が向上する。さらに、加熱温度の低温化及び処理時間
の短縮なども図れるという効果を奏する。
【０１２４】また、特に、請求項２４記載の薄膜トラン
ジスタの製造方法によれば、横方向結晶成長領域の内部
では、成長方向がほぼ一方向に揃った柱状結晶がひしめ
き合っており、結晶性が良好な領域となっているので、
より半導体装置の高性能化が行えるという効果を奏す
る。
【０１２５】また、特に、請求項２５記載の薄膜トラン
ジスタの製造方法によれば、ＮｉＳｉ2が螢石型の結晶
構造を示し、その結晶構造が単結晶ケイ素のダイヤモン
ド構造と非常に類似したもので格子定数も非常に近い値
をもつことから、非晶質ケイ素膜結晶化時に一種の鋳型
のように作用し、非晶質ケイ素膜の結晶化を促すという
効果を奏する。
【図面の簡単な説明】
【図１】本発明の概要を示す図である。
【図２】本発明のスパッタリングＳｉＯ2膜におけるＯ2
流量比とフラットバンド電圧との関係を示すグラフであ
る。
【図３】本発明の実施形態１の作製工程を示す断面図で
ある。
【図４】本発明の実施形態２の作製工程を示す平面図で
ある。
【図５】本発明の実施形態２の作製工程を示す断面図で
ある。
【図６】従来例の薄膜トランジスタ構造を示す断面図で
ある。
【符号の説明】
１ 基板 ２ 第１の絶縁膜、下地膜 ４ 非晶質ケイ素膜 ５ マスク ６ Ｎｉ薄膜 ８ 酸素イオン ９ 活性層、活性領域 １０ 第２の絶縁膜、ゲート絶縁膜 １１ ゲート電極 １２ 酸化物層 １３ チャネル領域 １４ ソース領域 １５ ドレイン領域 １７ 層間絶縁膜 １８、１９、２０ 電極・配線 ２１ Ｎチャネル型薄膜トランジスタ ２２ Ｐチャネル型薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｇ (72)発明者 井澤 秀雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成され、活性層と該活性層を
    上下に挟む第１の絶縁膜及び第２の絶縁膜を有する薄膜
    トランジスタにおいて、 該第１の絶縁膜中に含まれる固定電荷の全体的な極性
    が、該第２の絶縁膜中に含まれる固定電荷の全体的な極
    性と逆になっている薄膜トランジスタ。
  2. 【請求項２】 前記薄膜トランジスタはＭＯＳ型の電界
    効果トランジスタであり、前記第２の絶縁膜は該電界効
    果トランジスタのゲート絶縁膜を構成する請求項１記載
    の薄膜トランジスタ。
  3. 【請求項３】 前記第１の絶縁膜及び前記第２の絶縁膜
    にそれぞれ含まれる固定電荷の極性及びその量により閾
    値電圧が制御される請求項１又は請求項２記載の薄膜ト
    ランジスタ。
  4. 【請求項４】 前記基板はガラス基板であり、前記第１
    の絶縁膜は該ガラス基板からの不純物拡散を防止するた
    めの下地膜である請求項１〜請求項３のいずれかに記載
    の薄膜トランジスタ。
  5. 【請求項５】 前記第１の絶縁膜と前記第２の絶縁膜の
    少なくとも一方は、酸化ケイ素を主成分とするものであ
    り、前記活性層は結晶性を有するケイ素薄膜により構成
    されている請求項１〜請求項４のいずれかに記載の薄膜
    トランジスタ。
  6. 【請求項６】 前記活性層の厚さが薄膜トランジスタの
    動作時に拡がる空乏層の厚さ以下である請求項１〜請求
    項５のいずれかに記載の薄膜トランジスタ。
  7. 【請求項７】 前記第１の絶縁膜又は前記第２の絶縁膜
    における正の固定電荷が主にシリコンの不対結合手を有
    するシリコンイオンにより形成されている請求項１〜請
    求項６のいずれかに記載の薄膜トランジスタ。
  8. 【請求項８】 前記第１の絶縁膜又は前記第２の絶縁膜
    における負の固定電荷が主に不結合酸素の酸素イオンに
    より形成されている請求項１〜請求項６のいずれかに記
    載の薄膜トランジスタ。
  9. 【請求項９】 基板上に下地膜となる第１の酸化ケイ素
    膜を形成する工程と、 該第１の酸化ケイ素膜上に活性層となる結晶性を有する
    ケイ素膜を形成する工程と、 該ケイ素膜上に該第１の酸化ケイ素膜とは逆の極性の固
    定電荷を有する第２の酸化ケイ素膜をゲート絶縁膜とし
    て形成する工程とを包含する薄膜トランジスタの製造方
    法。
  10. 【請求項１０】 前記第１の酸化ケイ素膜の形成工程を
    スパッタリング法により行い、前記第２の酸化ケイ素膜
    の形成工程をＣＶＤ法により行う請求項９記載の薄膜ト
    ランジスタの製造方法。
  11. 【請求項１１】 前記第１の酸化ケイ素膜の形成工程
    を、石英をターゲットとして、少なくとも酸素を含む雰
    囲気中でのスパッタリングにて行う請求項９又は請求項
    １０記載の薄膜トランジスタの製造方法。
  12. 【請求項１２】 前記第２の酸化ケイ素膜の形成工程
    を、シラン系ガスを材料としたＣＶＤ法にて行う請求項
    ９又は請求項１０記載の薄膜トランジスタの製造方法。
  13. 【請求項１３】 前記第２の酸化ケイ素膜をＣＶＤ法に
    て形成した後、５５０℃以上の熱処理工程を行う請求項
    ９〜請求項１２のいずれかに記載の薄膜トランジスタの
    製造方法。
  14. 【請求項１４】 前記第１の酸化ケイ素膜の形成工程に
    おいて、スパッタリング雰囲気中の酸素分圧をコントロ
    ールすることにより閾値電圧の制御を行う請求項９〜請
    求項１３のいずれかに記載の薄膜トランジスタの製造方
    法。
  15. 【請求項１５】 前記第１の酸化ケイ素膜の形成工程に
    おけるスパッタリング雰囲気中の酸素比が０．０４〜
    ０．４の範囲内である請求項９〜請求項１４のいずれか
    に記載の薄膜トランジスタの製造方法。
  16. 【請求項１６】 前記第１の酸化ケイ素膜を形成した
    後、該酸化ケイ素膜に膜中で負の固定電荷となるイオン
    をドーピングする工程を有する請求項９〜請求項１５の
    いずれかに記載の薄膜トランジスタの製造方法。
  17. 【請求項１７】 前記ドーピング工程において、イオン
    注入量をコントロールすることにより閾値電圧の制御を
    行う請求項１６記載の薄膜トランジスタの製造方法。
  18. 【請求項１８】 前記ドービング工程における注入イオ
    ンが酸素イオンである請求項１６又は請求項１７記載の
    薄膜トランジスタの製造方法。
  19. 【請求項１９】 前記ドービング工程における注入イオ
    ンがアルミニウムイオンである請求項１６又は請求項１
    ７記載の薄膜トランジスタの製造方法。
  20. 【請求項２０】 前記活性層を約６０ｎｍ以下の厚さに
    て形成する請求項９〜請求項１９のいずれかに記載の薄
    膜トランジスタの製造方法。
  21. 【請求項２１】 活性層となる前記ケイ素膜の形成工程
    は、非晶質ケイ素膜にレーザ光を照射し、溶融固化過程
    において結晶化させて行う請求項９〜請求項２０のいず
    れかに記載の薄膜トランジスタの製造方法。
  22. 【請求項２２】 前記非晶質ケイ素膜を結晶化するため
    のレーザ光として、波長４００ｎｍ以下のエキシマレー
    ザ光を用いる請求項２１記載の薄膜トランジスタの製造
    方法。
  23. 【請求項２３】 活性層となる前記ケイ素膜の形成工程
    は、非晶質ケイ素膜にその結晶化を助長する触媒元素を
    導入した後、加熱処理を施し、固相状態にて結晶化させ
    て行う請求項９〜請求項２２のいずれかに記載の薄膜ト
    ランジスタの製造方法。
  24. 【請求項２４】 活性層となる前記ケイ素膜の形成工程
    は、非晶質ケイ素膜にその結晶化を助長する触媒元素を
    選択的に導入し、加熱処理により、該触媒元素が選択的
    に導入された領域から、その周辺部へと横方向に結晶成
    長させて行う請求項９〜請求項２２のいずれかに記載の
    薄膜トランジスタの製造方法。
  25. 【請求項２５】 前記触媒元素としてＮｉ元素を少なく
    とも用いる請求項２３又は請求項２４記載の薄膜トラン
    ジスタの製造方法。
JP02067697A 1997-02-03 1997-02-03 薄膜トランジスタ及びその製造方法 Expired - Fee Related JP3460170B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02067697A JP3460170B2 (ja) 1997-02-03 1997-02-03 薄膜トランジスタ及びその製造方法
US09/016,337 US5936291A (en) 1997-02-03 1998-01-30 Thin film transistor and method for fabricating the same
KR1019980002969A KR100303964B1 (ko) 1997-02-03 1998-02-03 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02067697A JP3460170B2 (ja) 1997-02-03 1997-02-03 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10223904A true JPH10223904A (ja) 1998-08-21
JP3460170B2 JP3460170B2 (ja) 2003-10-27

Family

ID=12033799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02067697A Expired - Fee Related JP3460170B2 (ja) 1997-02-03 1997-02-03 薄膜トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US5936291A (ja)
JP (1) JP3460170B2 (ja)
KR (1) KR100303964B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327649A (ja) * 2003-04-24 2004-11-18 Nec Corp 半導体装置、薄膜トランジスタおよび半導体装置の製造方法
JP2007110121A (ja) * 2005-10-12 2007-04-26 Magic Technologies Inc 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造
JP2011124576A (ja) * 2009-12-09 2011-06-23 Infineon Technologies Austria Ag オン抵抗値が改善された半導体デバイス
KR101286704B1 (ko) * 2011-09-15 2013-07-16 서강대학교산학협력단 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법
US8841664B2 (en) 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3769120B2 (ja) * 1998-05-08 2006-04-19 株式会社東芝 半導体素子
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
KR100542304B1 (ko) * 1998-10-27 2006-04-06 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치-박막 트랜지스터의 제조방법
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
KR100284808B1 (ko) * 1999-03-31 2001-03-15 구본준 레이저 어닐링을 이용한 반도체 층 결정화 및 활성화 방법
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
GB2364823A (en) * 2000-07-12 2002-02-06 Seiko Epson Corp TFT memory device having gate insulator with charge-trapping granules
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
TW461118B (en) * 2000-12-15 2001-10-21 Ind Tech Res Inst Thin film transistor with increased device reliability and production process thereof
US7687256B2 (en) * 2002-04-11 2010-03-30 Spire Corporation Surface activated biochip
JP3964811B2 (ja) * 2002-07-09 2007-08-22 株式会社東芝 半導体装置及びその製造方法
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP2004193155A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 帯電量評価装置、その製造方法および帯電量の評価方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI277214B (en) * 2004-12-10 2007-03-21 Innolux Display Corp The method for manufacturing thin film transister
JP4509868B2 (ja) * 2005-06-07 2010-07-21 株式会社東芝 半導体装置の製造方法
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
CN101765908A (zh) * 2007-08-01 2010-06-30 夏普株式会社 半导体装置的制造方法、半导体装置以及曝光装置
JP5336232B2 (ja) * 2009-03-18 2013-11-06 住友電工デバイス・イノベーション株式会社 スイッチング回路及びその試験方法
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
US9093104B2 (en) * 2011-01-04 2015-07-28 Varian Semiconductor Equipment Associates, Inc. Technique for manufacturing bit patterned media
KR102303957B1 (ko) * 2014-09-30 2021-09-27 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
US9324739B1 (en) * 2014-11-03 2016-04-26 Ishiang Shih Thin film transistors with metal oxynitride active channels for electronic displays
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3945031A (en) * 1973-12-10 1976-03-16 Bell Telephone Laboratories, Incorporated Charge effects in doped silicon dioxide
FR2650109B1 (fr) * 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
US5172204A (en) * 1991-03-27 1992-12-15 International Business Machines Corp. Artificial ionic synapse
JPH05121681A (ja) * 1991-10-25 1993-05-18 Nec Corp Ｃｍｏｓ回路素子及びｓｏｉｍｏｓｆｅｔの製造方法
US5309009A (en) * 1992-09-14 1994-05-03 Chao Robert L Integrated electrically adjustable analog transistor device
DE4333661C1 (de) * 1993-10-01 1995-02-16 Daimler Benz Ag Halbleiterbauelement mit hoher Durchbruchsspannung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327649A (ja) * 2003-04-24 2004-11-18 Nec Corp 半導体装置、薄膜トランジスタおよび半導体装置の製造方法
JP2007110121A (ja) * 2005-10-12 2007-04-26 Magic Technologies Inc 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造
JP2011124576A (ja) * 2009-12-09 2011-06-23 Infineon Technologies Austria Ag オン抵抗値が改善された半導体デバイス
US8502315B2 (en) 2009-12-09 2013-08-06 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8741736B2 (en) 2009-12-09 2014-06-03 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8841664B2 (en) 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101286704B1 (ko) * 2011-09-15 2013-07-16 서강대학교산학협력단 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR100303964B1 (ko) 2001-09-29
KR19980071032A (ko) 1998-10-26
JP3460170B2 (ja) 2003-10-27
US5936291A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
JP3460170B2 (ja) 薄膜トランジスタ及びその製造方法
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
JP3312083B2 (ja) 表示装置
US6627487B2 (en) Semiconductor device and manufacturing method thereof
US6727124B2 (en) Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3359689B2 (ja) 半導体回路およびその作製方法
JPH10106951A (ja) 半導体薄膜、半導体装置および半導体薄膜の製造方法
KR100577795B1 (ko) 다결정 실리콘막 형성방법
JP2000077665A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP3031789B2 (ja) 薄膜状半導体装置およびその作製方法
JP3319963B2 (ja) 半導体装置の製造方法
JPH10173196A (ja) 半導体装置およびその製造方法
JP3266861B2 (ja) アクティブマトリクス装置
JP2776820B2 (ja) 半導体装置の製造方法
US6346462B1 (en) Method of fabricating a thin film transistor
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP2734359B2 (ja) 薄膜トランジスタ及びその製造方法
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法
JP2001156295A (ja) 半導体装置の作製方法
JP3195584B2 (ja) アクティブマトリクス回路
JP3403927B2 (ja) 半導体装置の製造方法
JP3386713B2 (ja) アクテイブマトリクス型表示装置の作製方法
JPH04305939A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees