JP3319963B2

JP3319963B2 - 半導体装置の製造方法

Info

Publication number: JP3319963B2
Application number: JP29354796A
Authority: JP
Inventors: 直樹牧田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-11-06
Filing date: 1996-11-06
Publication date: 2002-09-03
Anticipated expiration: 2016-11-06
Also published as: JPH10144923A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。特に、本発明は、絶縁表面を有する基板
上に設けられたＭＯＳ型、その他構造の薄膜トランジス
タ（以下、ＴＦＴという）を用いた半導体装置に有効で
あり、アクティブマトリクス型の液晶表示装置、密着型
イメージセンサー、三次元ＩＣなどに利用できる。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、ケイ素
半導体薄膜を用いるのが一般的である。ケイ素半導体薄
膜としては、非晶質ケイ素半導体（ａ−Ｓｉ）からなる
ものと結晶性を有するケイ素半導体からなるものの２つ
に大別される。

【０００３】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、導電性等の物性
が結晶性を有するケイ素半導体に比べて劣るため、今後
より高速特性を得るためには、結晶性を有するケイ素半
導体からなる半導体装置の作製方法の確立が強く求めら
れていた。尚、結晶性を有するケイ素半導体としては、
多結晶ケイ素、微結晶ケイ素等が知られている。

【０００４】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、次の方法がある。

【０００５】（１）成膜時に結晶性を有する膜を直接成
膜する。

【０００６】（２）非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。

【０００７】（３）非晶質の半導体膜を成膜しておき、
レーザー光など強光のエネルギーにより結晶性を有せし
める。

【０００８】しかしながら、上記（１）の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
ケイ素を得ることが難しく、それにはケイ素膜の厚膜化
が不可欠となる。しかも、厚膜化したからといっても基
本的には膜厚と同程度の結晶粒径しか得られず、この方
法により良好な結晶性を有するケイ素膜を作製すること
は原理的にまず不可能である。

【０００９】上記（２）の方法は、結晶化に際し６００
℃以上の高温にて数十時間にわたる加熱処理が必要であ
るため、生産性に非常に乏しい。また、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μｍ
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、ＴＦＴの移動度
を低下させる大きな原因となっている。さらに、それぞ
れの結晶粒は双晶構造を示し、一つの結晶粒内において
も所謂双晶欠陥と呼ばれる結晶欠陥が多量に存在してい
る。

【００１０】このため、現在は上記（３）の方法が主流
となっている。上記（３）の方法では溶融固化過程を利
用し結晶化するので個々の結晶粒内の結晶性は非常に良
好である。また、照射光の波長を選ぶことで、アニール
の対象であるケイ素膜のみを効率的に加熱し、下層のガ
ラス基板への熱的損傷を防ぐことができると共に、上記
（２）のような長時間にわたる処理が必要でない。装置
面でも高出力のエキシマレーザーアニール装置などが開
発され、大面積基板に対しても対応可能になりつつあ
る。この方法を利用して結晶性ケイ素薄膜を形成する方
法が、特開平７―１３５１７３号公報に示されている。
該公報では、非晶質ケイ素膜にシリコンイオンを注入し
た後、エキシマレーザーなどのパルスレーザーを照射
し、該非晶質ケイ素膜を結晶化している。また、特開平
６―１６３５８８号公報では、上記（３）の方法により
結晶化されたと思われる結晶性ケイ素膜に対して、研磨
剤を用いてその表面研磨を行い、結晶性ケイ素膜表面の
凹凸を低減している。

【００１１】

【発明が解決しようとする課題】現在の技術において、
高性能な半導体装置を実現するためには、その活性領域
を構成するケイ素半導体薄膜の作製において、少なくと
も上記（３）の方法を用いるのが最良である。ところ
が、上記（３）の方法で得られる結晶性ケイ素膜では、
その表面ラフネスの大きさが大きな問題点となる。すな
わち、上記（３）の方法では、非晶質ケイ素膜は、強光
のエネルギーにより、その融点１４１４℃以上まで瞬時
に加熱され、数十ｎｓｅｃ．程度の冷却時間にて室温付
近まで冷却され固化される。この際、あまりにも固化速
度が速いので、ケイ素膜は過冷却状態となり、一瞬にし
て固化される結果、一般的に結晶粒径は１００〜２００
ｎｍ程度と非常に小さくなると共に、結晶粒がぶつかり
合った点、すなわち結晶粒界は山状に盛り上がる。この
現象は、特に３つの結晶粒がぶつかり合った三極点で顕
著となる。この結晶成長に起因する山状に盛り上がった
部分を以後「リッジ」と呼ぶ。

【００１２】上記の現象は、強光照射のスタート膜が非
晶質ケイ素膜の場合においてだけでなく、結晶性ケイ素
膜の場合においても同様に起こる。結晶性ケイ素膜の場
合は、強光照射により溶融した状態でも、幾分かの微結
晶成分は保持され、その成分が核となり、元の結晶の情
報を幾分か残した形で再結晶化される。したがって、上
述の非晶質ケイ素膜から結晶化した場合に比べ、結晶粒
径が大きくなると共に、個々のリッジの大きさも大きく
なり、リッジの発生密度は逆に減少する。

【００１３】図６に、実際に強光照射により結晶化され
た結晶性ケイ素膜の表面状態の原子間力顕微鏡（ＡＦ
Ｍ）像を下にスケッチした図を示す。図６において、Ｘ
―Ｙ方向のフルスケールは１μｍであり、Ｚ方向のフル
スケールは１００ｎｍである。このような結晶性ケイ素
膜により、ＭＯＳ型薄膜トランジスタなど半導体装置の
活性領域を作製すると、結晶性ケイ素膜表面のリッジに
電界集中が起こる。すなわち、この結晶性ケイ素膜の上
に形成される絶縁膜の耐圧低下につながり、リーク電流
発生の原因となる。したがって、半導体装置としての信
頼性が大きく低下し、実用に耐える半導体装置を得るこ
とは非常に困難である。

【００１４】さらに上記のケイ素膜のリッジは、ＭＯＳ
型薄膜トランジスタにおいては、そのチャネル面となる
（結晶性ケイ素膜＼ゲート酸化膜）の界面に存在するこ
とになり、ゲート酸化膜中及び界面の固定電荷を発生さ
せる要因ともなり、界面特性を悪化させる。また、キャ
リアに対する散乱中心となり、トランジスタの電界効果
移動度を低下させる。

【００１５】また、液晶表示装置などのアクティブマト
リクス基板においては、一般的に液晶容量と並列に補助
容量が設けられている。画素ＴＦＴのチャネル部と共に
その補助容量成分の電極として、上記結晶性ケイ素膜を
用いた場合、リッジによる表面積率の変化のため、容量
は設計値からずれることになり、表示むらやフリッカー
などの表示不良を引き起こす原因となる。

【００１６】上記の特開平６―１６３５８８号公報およ
び特開平７―１３５１７３号公報は、上記問題点に対し
ての一つの解決策として提案されているが、実際にはこ
れらの技術を用いても上記問題点の解決にはならない。
なぜなら、特開平６―１６３５８８号公報は、研磨剤に
より結晶性ケイ素膜の表面凹凸を化学的、機械的に研磨
するものであるが、結晶性ケイ素膜は半導体装置の活性
領域となる部分であり、ＭＯＳ型薄膜トランジスタにお
いてはその表面はチャネル面を構成する訳であり、この
面に対してダメージを与えることは、好ましくない。上
記研磨工程においては、結晶性ケイ素膜表面はかなりの
研磨ダメージを受け、このようなケイ素膜を活性領域に
用い半導体装置を製造したとしても本発明の目的とする
高信頼性および高性能な半導体装置は全く得られない。
また、特開平７―１３５１７３号公報は、シリコン薄膜
にシリコンを注入してレーザー照射による結晶化を行う
ものであるが、この技術を用いても、上記メカニズムに
よりリッジが発生する以上、若干その大きさが低減され
る程度の効果しか無く、抜本的な解決策とはならない。
したがって、特開平７―１３５１７３号公報による方法
を用いて半導体薄膜を形成し、半導体装置を作製したと
しても、本発明の目的とする高信頼性を有する高性能な
装置を得ることはできない。

【００１７】さて、ＭＯＳ型薄膜トランジスタの高性能
化および信頼性の向上においては、上記の結晶性ケイ素
膜の結晶性および表面状態の改善に加えて、そのチャネ
ル面となる（結晶性ケイ素膜＼ゲート絶縁膜）の界面特
性の向上が大きなポイントとなる。この界面特性は、結
晶性ケイ素膜表面における上記リッジも大きな影響を与
える―方、この界面でのサブオキサイド（低級酸化層）
やカーボンなどの不純物による影響も非常に大きい。し
たがって、（結晶性ケイ素膜＼ゲート絶縁膜）の界面
は、できる限りクリーンな状態に保つことが必要であ
り、大気に曝すことなく連続的に形成することが最も望
ましい。

【００１８】しかしながら、一般のトップゲート型薄膜
トランジスタでは、ゲート絶縁膜成膜前に下層の結晶性
ケイ素膜を素子間分離のためのパターニング工程を行う
必要があり、根本的に上記の連続形成は非常に難しい。
また、実際には結晶性ケイ素膜の結晶化工程もあるた
め、非晶質ケイ素膜の成膜、強光照射による結晶化、ゲ
ート絶縁膜の成膜を大気に曝すことなく連続的に行う必
要があり、装置面でも未開発の技術で、実現できたとし
ても非常に高価な装置となる。一般的には、ＴＦＴの活
性領域となる結晶性ケイ素膜を成膜後、感光性樹脂（フ
ォトレジスト）を塗布し、露光・現像した後、不要な領
域をエッチングにより除去し、フォトレジストを剥離し
てから、ゲート絶縁膜が成膜される。したがって、結晶
性ケイ素を成膜後、ＴＦＴにとって最も大切な活性領域
表面、すなわちチャネル面が大気に曝され汚染されるだ
けでなく、このチャネル面に直接フォトレジストが接触
することからフォトレジストに起因する汚染や、パター
ニング工程に伴う剥離液やエッチングなどから来る汚染
も加わり、界面特性をさらに悪化・不安定化させること
になる。

【００１９】本発明は、ＴＦＴなどの半導体装置に使用
される半導体薄膜において、上述の問題点を全て解決
し、高信頼性を有する高性能半導体装置や高表示品位の
液晶表示装置などを実現するものである。

【００２０】

【課題を解決するための手段】本発明は、より大型でよ
り高解像度のアクティブマトリクス液晶表示装置や、同
一基板上に液晶駆動用のドライバを作り込むドライバモ
ノリシック型アクティブマトリクス液晶表示装置、高速
で高解像度の密着型イメージセンサー、三次元ＩＣなど
を実現するために、高信頼性を有する高性能半導体素子
を供給することを目的とする。すなわち、本発明は、上
述のようにレーザー光などの強光照射により得られる高
品質な結晶性ケイ素膜における従来の問題点、およびＭ
ＯＳ型薄膜トランジスタにおける（結晶性ケイ素膜＼ゲ
ート絶縁膜）界面の問題点を同時に解決するものであ
る。

【００２１】本発明者らは、何とか上述の問題点を解決
し、高表示品位の液晶表示装置や薄膜集積回路などに応
用可能な、結晶性ケイ素膜を活性領域とした高信頼性で
高性能なＭＯＳ型ＴＦＴ素子を実現できないかと、日夜
研究に明け暮れた。その結果、ついに、下記特徴を有す
る本発明を用いることにより、上記問題点が解決でき、
目的が連成できることがわかった。

【００２２】具体的には、本発明は以下の特徴を有す
る。

【００２３】（１）絶縁表面を有する基板上に形成され
た結晶性を有するケイ素膜を用い、該ケイ素膜に活性領
域が構成されたＭＯＳ型半導体装置であって、前記活性
領域は、ケイ素膜の最表面が薄膜エッチングされた後、
大気中に曝すことなく、上層の絶縁膜でカバーされ形成
されたことを特徴とする。

【００２４】（２）前記絶縁膜は、ＭＯＳ型薄膜トラン
ジスタのゲート絶縁膜を構成し、前記活性領域の表面
は、ＭＯＳ型薄膜トランジスタのチャネル面であること
を特徴とする。

【００２５】（３）絶縁表面を有する基板上に複数の画
素電極を駆動するＭＯＳ型薄膜トランジスタを有し、該
各薄膜トランジスタには画素電極による液晶容量と並列
に補助容量成分が接続されてなる半導体装置において、
前記各薄膜トランジスタの活性領域と前記補助容量成分
の下部電極は、同一層の結晶性ケイ素膜により構成さ
れ、かつ前記薄膜トランジスタのゲート絶縁膜と補助容
量成分の絶縁膜は同一層の絶縁膜により構成されてお
り、前記結晶性ケイ素膜は、その最表面が薄膜エッチン
グされた後、大気中に曝すことなく、前記絶縁膜により
カバーされ形成されたことを特徴とする。

【００２６】（４）前記（１）（３）において、活性領
域を構成するケイ素膜は、非晶質ケイ素膜にエキシマレ
ーザーなどの強光を照射し、その熔融固化過程において
結晶化させてなるものであることを特徴とする。

【００２７】（５）前記（１）（３）において、活性領
域を構成するケイ素膜は、非晶質ケイ素膜にその結晶化
を助長する触媒元素を導入し、加熱処理による固相結晶
成長工程にて結晶化させた結晶性ケイ素膜に対し、さら
にエキシマレーザーなどの強光を照射し、再結晶化させ
たものであることを特徴とする。

【００２８】ここで、前記固相結晶成長工程にて結晶化
された結晶性ケイ素膜は、非晶質ケイ素膜に、その結晶
化を助長する触媒元素を選択的に導入し、加熱処理によ
り、該触媒元素が選択的に導入された領域から、その周
辺部へと横方向に結晶成長させたものであることが好ま
しい。

【００２９】前記非晶質ケイ素膜を結晶化する、あるい
は前記固相結晶成長工程にて結晶化された結晶性ケイ素
膜を再結晶化する場合に使用される強光として、波長５
００ｎｍ以下のレーザー光を用いることが好ましく、特
に波長３０８ｎｍのＸｅＣｌエキシマレーザー光を用い
ることが好ましい。

【００３０】また、非晶質ケイ素膜の結晶化を助長する
触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａ
ｇ、Ａｕ、ｌｎ、Ｓｎ、Ａ１、Ｓｂから選ばれた一種ま
たは複数種類の元素を用いることが好ましく、特にＮｉ
元素を少なくとも用いることが好ましい。

【００３１】（６）前記薄膜エッチング後の結晶性ケイ
素膜表面の平均面租さＲａが、５ｎｍ以下であることを
特徴とする。

【００３２】（７）前記薄膜エッチング前の結晶性ケイ
素膜の表面の平均面粗さＲａに対して、該結晶性ケイ素
膜のエッチングされるべき膜厚Ｔが、Ｔ＞Ｒａの関係に
あることを特徴とする。

【００３３】（８）前記平均面粗さＲａは、原子間力顕
微鏡（ＡＦＭ）にて、１０μｍ□以下の測定エリアに対
して測定された値であることを特徴とする。

【００３４】（９）前記薄膜エツチングを行う工程は、
ＣＦ₄やＮＦ₃などのフッ化ガスを用いた反応性のドライ
エッチングにより行われることを特徴とする。

【００３５】（１０）前記結晶性ケイ素膜表面を薄膜エ
ッチングする工程と、前記結晶性ケイ素膜表面に絶縁膜
を成膜しカバーする工程とは、同一の減圧装置内にて行
われることを特徴とする。

【００３６】（１１）前記結晶性ケイ素膜の最表面を薄
膜エッチングした後、新たに露出した結晶性ケイ素膜表
面を少なくとも酸素あるいは水素を含むプラズマ雰囲気
中に曝した後、前記絶縁膜を成膜し結晶性ケイ素膜表面
をカバーする工程を有することを特徴とする。

【００３７】本発明の特徴は以上の通りで、本発明の大
まかな主旨としては、絶縁表面を有する基板上に形成さ
れた結晶性を有するケイ素膜を用い、該ケイ素膜に活性
領域が構成されたＭＯＳ型半導体装置において、活性領
域のを結晶性ケイ素膜の最表面を薄膜エッチングした
後、大気中に曝すことなく、上層の絶縁膜にてカバーす
ることである。ここで、本発明のポイントは２つあり、
活性領域、すなわち、結晶性ケイ素膜の最表面を薄膜エ
ッチングする点と、その後、大気中に曝すことなく、上
層の絶縁膜にて活性領域をカバーする点である。前者は
主に結晶性ケイ素膜表面のリッジなどラフネスの低減に
効果があると共に、製造工程内で汚染された結晶性ケイ
素膜の最表面を除去し、新しくクリーンな表面を出すこ
とを目的とする。後者は、前記エッチング工程にて得ら
れた結晶性ケイ素膜のクリーンな表面が新たに汚染され
る前にすかさず絶縁膜で保護することで、クリーンな状
態を保つことを目的としている。

【００３８】特に、本発明はＭＯＳ型薄膜トランジスタ
に対して有効であり、上記絶縁膜をＴＦＴのゲート絶縁
膜としてそのまま用いることで、前記のクリーンな活性
領域表面が、そのチャネル面となる。すなわち、ＴＦＴ
の電気特性を司る活性領域（結晶性ケイ素膜＼ゲート絶
縁膜）の界面は、大気に全く曝されない状態であり、界
面特性を悪化させる結晶性ケイ素膜表面の自然酸化膜
（サブオキサイド）や不純物などの汚染が全く無いた
め、連続形成した状態とほぼ同様の界面状態が、簡便な
プロセスにて得られることになる。したがって、ＴＦＴ
の電流駆動能力（電界効果移動度や立上り係数など）が
向上すると共に、信頼性も大きく向上する。

【００３９】前記ＴＦＴの電流駆動能力や信頼性の向上
においては、結晶性ケイ素膜の表面ラフネスの低減も大
きく寄与している。前述のように、ＴＦＴチャネル面と
なる結晶性ケイ素膜表面のラフネスが大きい場合、キャ
リアに対する散乱中心となるだけでなく、電界集中が起
こり易くリーク源ともなり、またゲート絶縁膜の固定電
荷密度を増やし界面特性を悪化させるなど、多くのデメ
リットをもたらすからである。したがって、ＴＦＴのチ
ャネル面となる結晶性ケイ素膜表面のラフネスの低減効
果と上記界面のクリーン化との相乗効果により、ＴＦＴ
の電流駆動能力およびその信頼性は飛躍的に向上するの
である。

【００４０】その点で、本発明は、非晶質ケイ素膜にレ
ーザー光などの強光を照射し、その溶融固化過程におい
て結晶化させた高品質結晶性ケイ素膜に対して特に有効
である。上述のように、強光照射による結晶化時には、
ケイ素膜は、強光のエネルギーにより、その融点１４１
４℃以上まで瞬時に加熱され、数十ｎｓｅｃ．程度の冷
却時間にて室温付近まで冷却され固化される。その液相
から固相への変化の際、結晶粒がぶつかり合い、そのぶ
つかり合った点が山状に盛り上がるのである。すなわ
ち、該結晶性ケイ素膜の結晶粒界部において、リッジは
発生する。この現象は、結晶粒界の中でも、特に３つの
結晶粒がぶつかり合った三極点で顕著となる。本発明
の概要を図１を用いて説明する。図１は、本発明の結晶
性ケイ素半導体薄膜の製造工程を示す断面図であり、
（Ａ）→（Ｄ）の順に製造工程が進行する。図１（Ａ）
において、ガラス等の基板１０１の上に、酸化ケイ素膜
などの絶縁性の下地膜１０２が形成され、さらにその上
に非晶質ケイ素（ａ−Ｓｉ）膜１０３が形成されてい
る。この非晶質ケイ素（ａ−Ｓｉ）膜１０３に対して、
図１（Ｂ）に示すようにレーザーなどの強光１０４を照
射し、溶融固化過程において結晶化する。その結果、非
晶質ケイ素（ａ−Ｓｉ）膜１０３は結晶性ケイ素膜１０
５となる。結晶性ケイ素膜１０５は結晶粒１０６により
構成され、その結晶粒界１０７において表面が山状に盛
り上がる。すなわち、リッジ１０８が出現する。

【００４１】次に、本発明のポイントである薄膜エッチ
ング工程を行う訳であるが、このときのエッチング手段
として、化学反応による反応性エッチングを用いること
が望ましい。この反応性エッチングでは、Ｓｉ原子の結
合状態が特に劣悪となる結晶粒界部において特に進行す
る性質がある。すなわち、結晶性ケイ素膜１０５に対し
て反応性エッチングを施すと、図１（Ｃ）のようにケイ
素膜１０５の表面が全体的に薄膜化されると共に、リッ
ジ１０８が存在する結晶粒界１０７の部分において特に
エッチングが進行し、相対的に見れば、リッジ１０８が
選択的にエッチングされ、削られたような状態となる。
ここで、露呈している結晶性ケイ素膜１０９の表面は、
表層の汚染領域が剥ぎ取られ、表面凹凸が低減されると
同時に非常にクリーンな状態となっている。そして、図
１（Ｄ）に示すように、すかさず絶縁膜として酸化膜１
１０で結晶性ケイ素膜１０９を覆うことで、（結晶性ケ
イ素膜１０９＼酸化膜１１０）の界面１１１として、非
常にクリーンで良好な状態が得られる訳である。

【００４２】前記工程において、すかさず絶縁膜として
酸化膜１１０で結晶性ケイ素膜１０９を覆うというの
は、理想的には大気に曝さず真空中で連続処理されるこ
とが最も望ましい。該結晶性ケイ素膜が一旦大気中に出
されると、表面は酸化され、一般に自然コンタミと呼ば
れるようにカーボンなどの汚染が生じるからである。し
たがって、前記結晶性ケイ素膜の表面を薄膜エッチング
する工程と、前記酸化膜を成膜し結晶性ケイ素膜表面を
カバーする工程とは、同一の減圧装置内にて行われるこ
とが望ましい。すなわち、このときのエッチング方法と
しては、減圧雰囲気下でのプラズマエッチング処理が最
も望ましく、ＣＦ₄やＮＦ₃などのフツ化ガスを用いた反
応性のドライエッチングが最も望ましい。

【００４３】また、プラズマエッチング処理の際の結晶
性ケイ素膜表面への再汚染（ガス中に含まれるＣ、Ｎ、
Ｆ）や、エッチング時のダメージなどを低減するするた
め、エッチング処理後に少なくとも酸素あるいは水素を
含むプラズマ中に新たに露出した結晶性ケイ素膜表面を
曝し、その後、絶縁膜として酸化膜を成膜し、結晶性ケ
イ素膜の表面をカバーすることがより望ましい。酸素は
Ｃ系の除去に特に効果がある一方、界面準位低減の効果
がある。また、水素はＮ、Ｆの除去などクリーニング効
果が高い。

【００４４】さて、本発明におけるリッジによるケイ素
膜の表面粗さは、平均面粗さＲａによって定義される。
平均面粗さＲａとは、基準面（指定面の高さの平均値と
なるフラット面）から指定面までの偏差の絶対値を平均
した値であり、次式で表される。

【００４５】Ｒａ＝ｌ／Ｓ₀∬｜Ｆ（Ｘ、Ｙ）―Ｚ₀｜ｄＸｄＹここで、Ｓ₀は基準面の面積、Ｚ₀は基準面の高さ、Ｆ
（Ｘ、Ｙ）は座標（Ｘ、Ｙ）における指定面の高さを表
す。本発明は、リッジによるケイ素膜表面の凹凸をエッ
チング工程により低減することが一つの目的であるか
ら、少なくとも表面粗さの平均値を表す上記平均面粗さ
Ｒａ以上の膜厚にわたり、ケイ素膜をエッチングするこ
とが必要となる。エッチングされるケイ素膜の厚さＴが
平均面粗さＲａよりも少ないと、リッジの大きさは若干
は小さくなるものの、その形状としては変化しないた
め、電界集中に対してのウィークポイントという点で
は、大きな効果はない。したがって、本発明において
は、強光照射後におけるケイ素膜表面の平均面粗さＲａ
に対して、結晶性ケイ素膜のエッチングされるべき膜厚
Ｔが、少なくともＴ＞Ｒａの関係にあることが必要であ
る。

【００４６】そして、最終的に得られる薄膜エッチング
後の結晶性ケイ素膜表面の平均面粗さＲａを、５ｎｍ以
下にすることが望ましい。勿論、この値は小さければ小
さいほど良いのであるが、少なくとも５ｎｍ以下であれ
ば、上層の絶縁膜に及ぼす耐圧低下や界面特性の悪化、
容量の変動などを、素子に対してほぼ影響のないレベル
にまで抑えることができる。

【００４７】前記の平均面粗さＲａは、原子間力顕微鏡
（ＡＦＭ）にて、１０μｍ□以下の測定エリアに対して
測定された値であれば、サブｎｍオーダーまでの測定信
頼性があり、本発明の主旨を損なうことはない。
図１においては、非晶質ケイ素
膜１０３を強光照射する結晶化前の出発膜として用いた
が、出発膜として、固相結晶成長工程により得られた結
晶性ケイ素膜を用いることで、基板全面にわたってさら
に均一な結晶性ケイ素膜が得られる。なぜなら、上記強
光照射による結晶化時の問題点として、光源であるレー
ザー等の安定性が十分でなく、基板全面にわたって均一
な膜質の結晶性ケイ素膜を得るのは難しいといった点が
ある。強光照射前の出発膜を固相成長結晶性ケイ素膜と
することで、初期の均一な結晶性の情報をある程度は残
したまま再結晶化されるため、非晶質ケイ素膜に比べ
て、強光照射工程がダイレクトに及ぼす影響が薄れ、よ
り均一な結晶性ケイ素膜が得られ易い。但し、固相成長
工程のみで結晶化された結晶性ケイ素膜自体は、強光照
射により結晶化されたものと比較して結晶性が劣悪であ
り、強光照射工程を加えることにより初めて、高性能半
導体装置に使用可能な高品質結晶性ケイ素膜となる。

【００４８】さらに強光照射前の出発膜として、非晶質
ケイ素膜の結晶化を助長する触媒元素を用い固相結晶化
された結晶性ケイ素膜を用いると、均一性の面に加え
て、さらに結晶性が向上し、高品質な結晶性ケイ素膜、
そして電流駆動能力に優れる高性能半導体装置が実現で
きる。なぜなら、上記触媒元素を用いた結晶性ケイ素膜
では、上述のように柱状結晶のネットワーク構造により
構成される。結晶粒界部には、触媒元素が極在し、劣悪
な結晶状態となっているが、個々の柱状結晶内の結晶性
は良好で、ほぼ単結晶状態を示す。この結晶性ケイ素膜
に強光を照射し、溶融固化過程において再結晶化する
と、結合状態の強い個々の柱状結晶の一部が溶融されず
に残り、それを種結晶として結晶化が進行する。その結
果、得られる結晶性ケイ素膜は、非常に高品質な結晶性
ケイ素膜となるのである。すなわち、上記触媒元素によ
り固相結晶化された結晶性ケイ素膜は、従来の触媒元素
を用いないで固相結晶化された結晶性ケイ素膜と比較し
て、強光照射による再結晶化工程との相性が非常によ
い。

【００４９】さらに強光照射前の出発膜として、非晶質
ケイ素膜の結晶化を助長する触媒元素により横方向に一
次元的に固相結晶化されたケイ素膜を用いると、さらに
結晶性が向上し、現状では最高のものであると思われる
高品質な結晶性ケイ素膜が得られ、電流駆動能力に非常
に優れる高性能半導体装置が実現できる。すなわち、該
ケイ素膜では柱状結晶がほぼ一方向に沿って整然と並ん
でおり、この領域では結晶粒界は原理上存在しない。こ
の領域に強光照射を行うと、個々の柱状結晶はそれぞれ
結合し、広い領域にわたって単結晶状態に近い非常に良
好な結晶性の結晶性ケイ素領域が得られる。

【００５０】また、本発明に利用できる上記触媒元素の
種類としては、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、
Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂを利用することができ
る。これらから選ばれた一種または複数種類の元素であ
れば、微量で結晶化助長の効果があり、半導体装置へ及
ぼす影響を小さく抑えることができる。

【００５１】さらに、それらの中でも、特にＮｉを用い
た場合に最も顕著な効果を得ることかできる。この理由
については、未だよくわかっていないが、一応次のよう
なモデルを考えている。触媒元素は単独では作用せず、
ケイ素膜と結合しシリサイド化することで結晶成長に作
用する。そのときの結晶構造が、非晶質ケイ素膜の結晶
化時に一種の鋳型のように作用し、非晶質ケイ素膜の結
晶化を促すといったモデルである。Ｎｉは２つのＳｉと
ＮｉＳｉ₂のシリサイドを形成する。ＮｉＳｉ₂は螢石型
の結晶構造を示し、その結晶構造は、単結晶ケイ素のダ
イヤモンド構造と非常に類似したものである。しかも、
ＮｉＳｉ₂はその格子定数が５．４０６Åであり、結晶
シリコンのダイヤモンド構造での格子定数５．４３０Å
に非常に近い値をもつ。よって、ＮｉＳｉ₂は、非晶質
ケイ素膜を結晶化させるための鋳型としては最高のもの
であり、本発明における触媒元素としては、特にＮｉを
用いるのが最も望ましい。

【００５２】さて、本発明の高品質結晶性ケイ素半導体
薄膜は、半導体装置全般において、その活性領域に利用
できる一方、液晶表示用のアクティブマトリクス基板に
おいては、画素用ＴＦＴのチャネル領域に加えて、液晶
画素容量と並列に接続された補助容量（Ｃｓ）の一方の
電極部を構成することが望ましい。液晶表示装置用のア
クティブマトリクス基板では、ゲートパルス信号がオフ
された際に発生する画素電極部での電圧降下現象を緩和
するため、液晶画素容量と並列に補助容量（Ｃｓ）を設
けている。この補助容量（Ｃｓ）は大きいほど上記電圧
降下を小さくできるため、また、製造プロセス簡略の面
からも、ＴＦＴのゲート絶縁膜と同一層により構成する
のが最も望ましい。しかしながら、補助容量（Ｃｓ）の
画面内でのばらつきは、画面上にフリッカーなどの表示
むらを引き起こす原因となる。従来の強光照射により得
られる結晶性ケイ素膜を用い補助容量（Ｃｓ）の電極を
作製した場合には、リッジによる表面ラフネスのため補
助容量（Ｃｓ）がばらつき、良好な表示品位の液晶表示
装置を得ることは難しかった。それに対して、本発明に
よる結晶性ケイ素膜を用いた場合には、表面ラフネスが
大きく低減されるため、補助容量（Ｃｓ）のばらつきを
抑えることができ、表示むらの無い高表示品位の液晶表
示装置が得られる。

【００５３】さて、本発明において用いられる強光とし
ては、波長５００ｎｍ以下のレーザー光を用いることが
望ましい。なぜなら、強光照射によるケイ素膜の結晶化
あるいは再結晶化において、波長５００ｎｍ以下の強光
にて行えば、ケイ素膜に対する吸収係数が極めて高いた
め、ガラス基板に熱的ダメージを与えることなく、ケイ
素膜のみを瞬時に加熱することができる。また、レーザ
ー光を用いることで、ケイ素膜を瞬時に、融点１４１４
℃に加熱するだけの高出力化が可能となる。その中で
も、特に波長３０８ｎｍのＸｅＣｌエキシマレーザー光
は、出力が大きいため、基板照射時のビームサイズを大
きくでき、大面積基板に対応しやすく、また出力も比較
的安定しており、量産装置に適用する上で最も望まし
い。

【００５４】

【発明の実施の形態】

（実施例１）本発明を用いた第１の実施例について以下
に説明する。本実施例では、本発明を利用し、ガラス基
板上に液晶表示装置用のアクティブマトリクス基板を作
製する際の工程について、説明を行う。このアクティプ
マトリクス基板においては、各面素をスイッチングする
ための素子としてＮチャネル型ＴＦＴが形成され、その
ドレイン領域側には画素液晶容量と並列に補助容量（Ｃ
ｓ）が設けられている。

【００５５】以下において、図２に示すのが、本実施例
の作製工程の概要を示す断面図であり、（Ａ）→（Ｅ）
の順にしたがって作製工程が順次進行する。図２（Ｅ）
が本実施例にて作製した画素ＴＦＴおよびその補助容量
（Ｃｓ）部の完成図であり、Ｎチャネル型ＴＦＴ部２２
４と補助容量（Ｃｓ）領域２２６を示す。

【００５６】まず、図２（Ａ）に示すように、ガラス基
板２０１上に例えばスパッタリング法によって厚さ３０
０ｎｍ程度の酸化ケイ素からなる下地膜２０２を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧ＣＶＤ法やプラ
ズマＣＶＤ法などによって、厚さ２０〜１００ｎｍ、例
えば５０ｎｍの真性（ｉ型）の非晶質ケイ素（ａ−Ｓ
ｉ）膜２０３を成膜する。プラズマＣＶＤ法により前記
ａ−Ｓｉ膜２０３を成膜した場合には、その膜中に多量
の水素を含有し、後のレーザー照射時の膜剥がれの原因
となるため、ここで４５０℃程度の温度で数時間熱処理
を行い、膜中の水素を放出しておく必要がある。

【００５７】その後、図２（Ａ）に示すように、レーザ
ー光２０７を照射し、ａ−Ｓｉ膜２０３を結晶化する。
このときのレーザー光としては、ＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ．）を用
いた。レーザー光２０７の照射条件は、照射時に基板を
２００〜５００℃、例えば４００℃に加熱し、エネルギ
ー密度２００〜３５０ｍＪ／ｃｍ²、例えば３００ｍＪ
／ｃｍ²とした。レーザー光２０７は、基板面に対して
順次走査され、ａ−Ｓｉ膜２０３の任意の一点に対し
て、それぞれ１０回レーザー照射されるように走査ピッ
チを設定した。この工程により、ａ―Ｓｉ膜２０３はそ
の融点以上に加熱され、溶融し固化することで良好な結
晶性を有する結晶性ケイ素膜となる。ここで、原子間力
顕微鏡（ＡＦＭ）により、該結晶性ケイ素膜表面の平均
面粗さＲａを測定すると、６〜７ｎｍ程度の値であっ
た。

【００５８】次に、前記結晶性ケイ素膜の不要な部分を
パターニングにより除去することで、図２（Ｂ）に示す
ような素子間分離を行って、後にＴＦＴの活性領域（ソ
ース領域、ドレイン領域、チャネル領域）および補助容
量（Ｃｓ）の下部電極を構成する島状の結晶性ケイ素膜
２０８を形成する。

【００５９】次に、図２（Ｃ）に示すように、上記島状
の結晶性ケイ素膜２０８上にフォトレジストを塗布し、
露光・現像してマスク２０９を形成する。すなわち、マ
スク２０９により、後にＴＦＴのチャネル領域となる部
分のみが覆われた状態となっている。そして、イオンド
ーピング法によって、フォトレジストのマスク２０９を
マスクとして不純物（リン）２１０を注入する。ドーピ
ングガスとして、フォスフィン（ＰＨ₃）を用い、加速
電圧を５〜３０ｋＶ、例えば１５ｋＶ、ドーズ量を１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０¹⁵ｃｍ^-2と
する。この工程により、不純物が注入された領域は後の
Ｎチャネル型ＴＦＴ部２２４のソース領域２１７とな
り、またＮチャネル型ＴＦＴ部２２４のドレイン領域と
補助容量（Ｃｓ）の下部電極領域２１８を形成する。フ
ォトレジストのマスク２０９にマスクされ不純物２１０
が注入されない領域は、上述のように後にＮチャネル型
ＴＦＴ部２２４のチャネル領域２１６となる。その後、
フォトレジストのマスク２０９を除去する。

【００６０】そして、この状態でＣＶＤ装置内にガラス
基板２０１を導入する。ＣＶＤ装置内で、まず結晶性ケ
イ素膜表面のライトエッチングを行う。このライトエッ
チング工程は、例えばＣＦ₄、Ｏ₂をエッチングガスとし
て、０．１Ｔｏｒｒ程度の減圧雰囲気下、ＲＦプラズマ
によるプラズマエッチングにより行った。本実施例にて
行った前記プラズマエッチングでのエッチングレートは
３０ｎｍ／ｍｉｎ程度であり、エッチング時間を２０ｓ
ｅｃ．と設定することで、結晶性ケイ素膜２０８を最表
面より約１０ｎｍエッチングした。これにより結晶性ケ
イ素膜２０８の膜厚は４０ｎｍとなった。このときの結
晶性ケイ素膜２０８（特にチャネル領域２１６）の表面
を原子間力顕微鏡（ＡＦＭ）により測定した結果、平均
面粗さＲａは２〜３ｎｍ程度と、初期値に比べ大きく低
減された。

【００６１】引き続き、ＣＶＤ同一チャンバー内にて、
ＣＦ₄ガスの残留濃度低減および（結晶性ケイ素膜＼ゲ
ート絶縁膜）の界面特性向上のため、酸素によるプラズ
マ処理を行った後、島状の結晶性ケイ素膜２０８を覆う
ように厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸
化ケイ素膜をゲート絶縁膜２１１として成膜する。酸化
ケイ素膜の形成には、ここではＴＥＯＳ（Ｔｅｔｒａ
ＥｔｈｏｘｙＯｒｔｈｏＳｉｌｉｃａｔｅ）を原料
とし、酸素とともに基板温度１５０〜６００℃、好まし
くは３００〜４００℃で、ＲＦプラズマＣＶＤ法で分解
・堆積した。あるいはＴＥＯＳを原料としてオゾンガス
とともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、
基板温度を３５０〜６００℃、好ましくは４００〜５５
０℃として形成してもよい。成膜後、ゲート絶縁膜２１
１自身のバルク特性および（結晶性ケイ素膜＼ゲート絶
縁膜）の界面特性をより向上するために、不活性ガス雰
囲気下で５００〜６００℃で数時間のアニールを行っ
た。同時に、このアニール処理により、ソース領域２１
７およびドレイン領域と下部電極領域２１８にドーピン
グされた不純物２１０が活性化され、ソース領域２１７
およびドレイン領域と下部電極領域２１８が低抵抗化さ
れる。その結果、ソース領域２１７およびドレイン領域
と下部電極領域２１８のシート抵抗は８００〜１０００
Ω／□となった。

【００６２】引き続いて、図２（Ｄ）に示すように、ス
パッタリング法によって、厚さ３００〜５００ｎｍ、例
えば４００ｎｍのアルミニウムを成膜する。そして、ア
ルミニウム膜をパターニングして、ゲート電極２１２と
補助容量（Ｃｓ）領域２２６の上部電極２１３を形成す
る。ここで、ゲート電極２１２は平面的に見れば第ｎ番
目のゲートバスラインの一部であり、補助容量（Ｃｓ）
の上部電極２１３は第ｎ＋１番目のゲートバスラインの
一部として形成されている。

【００６３】そして、図２（Ｅ）に示すように、厚さ５
００ｎｍ程度の酸化ケイ素膜を層間絶縁膜２１９として
形成する。この酸化ケイ素膜は、ＴＥＯＳを原料とし
て、これと酸素とのプラズマＣＶＤ法、もしくはオゾン
との減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。次に、層間絶縁膜２１９にコンタクトホールを形
成して、ソース電極２２０と画素電極２２３を形成す
る。ソース電極２２０は、金属材料、例えば、窒化チタ
ンとアルミニウムの二層膜によって形成する。窒化チタ
ン膜は、アルミニウムが半導体層に拡散するのを防止す
る目的のバリア膜として設けられる。画素電極２２３は
ＩＴＯなど透明導電膜により形成される。

【００６４】そして最後に、１気圧の水素雰囲気で３５
０℃、１時間程度のアニールを行い、図２（Ｅ）に示す
Ｎチャネル型ＴＦＴ部２２４および補助容量（Ｃｓ）領
域２２６を完成させる。このアニール処理により、Ｎチ
ャネル型ＴＦＴ部２２４の（活性領域／ゲート絶縁膜）
の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不
対結合手を低減する効果がある。なお、さらにＮチャネ
ル型ＴＦＴ２２４を保護する目的で、必要な箇所のみプ
ラズマＣＶＤ法により形成された窒化ケイ素膜でカバー
してもよい。

【００６５】以上の実施例にしたがって作製したＴＦＴ
は、電界効果移動度で５０〜８０ｃｍ²／Ｖｓ、閾値電
圧２〜３Ｖという良好な特性を示した。また、Ｎチャネ
ル型ＴＦＴ部２２４のチャネル領域２１６とドレイン領
域と下部電極領域２１８においては、その表面平均粗さ
Ｒａが共に２〜３ｎｍ程度に低減されているため、ゲー
ト絶縁膜２１１を介したリーク電流はほとんど無く、そ
れぞれの容量の不均一性も小さく抑えられる。その結
果、本実施例にて作製したアクティブマトリクス基板を
用い、液晶表示パネルを作製し、全面表示を行った結
果、信頼性が高く、表示むらの無い高表示品位の液晶表
示装置が実現できた。

【００６６】（実施例２）本発明を用いた第２の実施例
について説明する。本実施例では、ガラス基板上にＮチ
ャネル型ＴＦＴを作製する際の工程について、本発明を
利用した場合の説明を行う。本実施例のＮチャネル型Ｔ
ＦＴはアクティブマトリクス型の液晶表示装置のドライ
バー回路や画素部分は勿論、同一基板上にＣＰＵや制御
回路、信号発生回路等を構成する素子としても用いるこ
とができる。なお、ＴＦＴの応用範囲としては、液晶表
示装置のみではなく、一般に言われる薄膜集積回路に利
用できることは言うまでもない。

【００６７】以下において、図３に示すのが、本実施例
で説明するＴＦＴの作製工程の概要を示す断面図であ
り、（Ａ）→（Ｅ）の順にしたがって作製工程が順次進
行する。まず、図３（Ａ）に示すように、ガラス基板
３０１上に例えばスパッタリング法によって、厚さ３０
０ｎｍ程度の酸化ケイ素からなる下地膜３０２を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。

【００６８】次に減圧ＣＶＤ法によって、厚さ２０〜１
００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非晶質ケイ
素膜（ａ−Ｓｉ膜）３０３を成膜する。

【００６９】次に図３（Ａ）に示すように、ａ−Ｓｉ膜
３０３の表面にニッケルを溶かせた水溶液３０５が接す
るようにガラス基板３０１を保持する。本実施例では、
溶質としては酢酸ニッケルを用い、水溶液中のニッケル
濃度は１０ｐｐｍとなるようにした。その後、スピナー
により水溶液３０５をガラス基板３０１上に均一に延ば
し乾燥させる。

【００７０】そして、これを水素還元雰囲気下または不
活性雰囲気下、加熱温度５２０〜６００℃で数時間から
十数時間、例えば５５０℃で４時間アニールして結晶化
させる。この際、表面に塗布されたニッケルが核とな
り、ガラス基板３０１に対して垂直方向に非晶質ケイ素
膜３０３の結晶化が起こり、図３（Ｂ）に示すように結
晶性ケイ素膜３０３ａが形成される。表面に塗布された
ニッケルは、結晶性ケイ素膜３０３ａ全体に拡散してお
り、このときの結晶性ケイ素膜３０３ａ中のニッケル濃
度は、１×１０¹⁸ａｔｏｍｓ／ｃｍ³程度であった。こ
のときの個々の結晶粒は、１００〜２００ｎｍ幅の柱状
結晶のネットワークにより構成されており、２０〜３０
μｍ程度の結晶粒径であった。

【００７１】その後、図３（Ｂ）に示すように、レーザ
ー光３０７を照射し、結晶性ケイ素膜３０３ａの再結晶
化を行う。このときのレーザー光としては、ＸｅＣｌエ
キシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅ
ｃ．）を用いた。レーザー光３０７の照射条件は、照射
時に基板を２００〜５００℃、例えば４００℃に加熱
し、エネルギー密度２００〜３５０ｍＪ／ｃｍ²、例え
ば３００ｍＪ／ｃｍ²とした。レーザー光３０７は、基
板面に対して順次走査され、結晶性ケイ素膜３０３ａの
任意の一点に対して、それぞれ１０回レーザー照射され
るように走査ピッチを設定した。この工程により、結晶
性ケイ素膜３０３ａはその融点以上に加熱され、溶融し
固化することで、一部を種結晶として再結合し、さらに
良好な結晶性となる。ここで、原子間力顕微鏡（ＡＦ
Ｍ）により、結晶性ケイ素膜３０３ａの表面の平均面粗
さＲａを測定すると、７〜８ｎｍ程度の値であった。前
記第１実施例と比較して平均面粗さＲａが大きいのは、
レーザー照射における出発膜が結晶性ケイ素膜であるた
め、上記のように、その一部を種結晶として再結晶化
し、結晶粒径が大きく成長するからであり、その分リッ
ジも大きくなるからである。

【００７２】次に、図３（Ｃ）に示すように、不要な部
分の結晶性ケイ素膜３０３ａをパターニングにより除去
して素子間分離を行い、後にＴＦＴの活性領域（ソース
領域、ドレイン領域、チャネル領域）となる島状の結晶
性ケイ素膜３０８を形成する。

【００７３】そして、この状態でＣＶＤ装置内にガラス
基板３０１を導入し、まず島状の結晶性ケイ素膜３０８
の表面をライトエッチングする。このライトエツチング
工程は、例えばＮＦ₃、Ａｒをエッチングガスとして、
ＲＦプラズマによるプラズマエッチングにより行った。
本実施例にて行った前記プラズマエッチングでのエッチ
ングレートは６０ｎｍ／ｍｉｎ程度であり、エッチング
時間を２０ｓｅｃ．と設定することで、島状の結晶性ケ
イ素膜３０８を最表面より約２０ｎｍエッチングした。
これにより島状の結晶性ケイ素膜３０８の膜厚は３０ｎ
ｍとなった。このときの島状の結晶性ケイ素膜３０８の
表面を原子間力顕微鏡（ＡＦＭ）により測定した結果、
平均面粗さＲａは２〜３ｎｍ程度と、初期値に比べ大き
く低減された。

【００７４】引き続き、ＣＶＤ装置の同一チャンバー内
にて、ＮＦ₃ガスの残留濃度の低減および島状の結晶性
ケイ素膜３０８の表面クリーニングのため、水素による
プラズマ処理を行った後、連続して、島状の結晶性ケイ
素膜３０８を覆うように厚さ２０〜１５０ｎｍ、ここで
は１００ｎｍの酸化ケイ素膜をゲート絶縁膜３１１とし
て成膜する。酸化ケイ素膜の形成には、ここではＴＥＯ
Ｓ（ＴｅｔｒａＥｔｈｏｘｙＯｒｔｈｏＳｉｌｉ
ｃａｔｅ）を原料とし、酸素とともに基板温度１５０〜
６００℃、好ましくは３００〜４００℃で、ＲＦプラズ
マＣＶＤ法で分解・堆積した。成膜後、ゲート絶縁膜３
１１自身のバルク特性および（島状の結晶性ケイ素膜３
０８＼ゲート絶縁膜３１１）の界面特性を向上するため
に、不活性ガス雰囲気下で５００〜６００℃で数時間の
アニールを行った。

【００７５】引き続いて、スパッタリング法によって、
厚さ３００〜８００ｎｍ、例えば５００ｎｍのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極３１２を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層３１４を形成する。この状態が図３（Ｄ）に相当す
る。陽極酸化は、酒石酸が１〜５％含まれたエチレング
リコール溶液中で行い、最初一定電流で２２０Ｖまで電
圧を上げ、その状態で１時間保持して終了させる。得ら
れた酸化物層３１４の厚さは２００ｎｍである。なお、
この酸化物層３１４は、後のイオンドーピング工程にお
いて、オフセットゲート領域を形成する厚さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。

【００７６】次に、イオンドーピング法によって、ゲー
ト電極３１２とその周囲の酸化物層３１４をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ₃）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０¹⁵ｃｍ^-2とす
る。この工程により、不純物が注入された領域は後にＴ
ＦＴのソース領域３１７とドレイン領域３１８となり、
ゲート電極３１２およびその周囲の酸化物層３１４にマ
スクされ不純物が注入されない領域は、後にＴＦＴのチ
ャネル領域３１６となる。

【００７７】その後、図３（Ｄ）に示すように、レーザ
ー光３１５の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ、パルス幅４０ｓｅｃ．）を用
い、エネルギー密度Ｉ５０〜４００ｍＪ／ｃｍ²、好ま
しくは２００〜２５０ｍＪ／ｃｍ²で、１カ所に付き４
ショット照射を行った。こうして形成されたＮ型不純物
（リン）を導入したソース領域３１７、ドレイン領域３
１８のシート抵抗は、２００〜３００Ω／□であった。

【００７８】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜を層間絶縁膜３１９として形成する。該酸化ケイ素膜
の形成には、ＴＥＯＳを原料として、これと酸素とのプ
ラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法ある
いは常圧ＣＶＤ法によって形成すれば、段差被覆性に優
れた良好な層間絶縁膜が得られる。

【００７９】次に、層間絶縁膜３１９にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの二層膜によってＴＦＴのソース電極・ソース配
線３２０、ドレイン電極・ドレイン配線３２１を形成す
る。上記窒化チクン膜は、アルミニウムが半導体層に拡
散するのを防止する目的のバリア膜として設けられる。
そして最後に、１気圧の水素雰囲気で３５０℃、１時間
程度のアニールを行い、図３（Ｅ）に示すＮチャネル型
ＴＦＴ部３２４を完成させる。

【００８０】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合にはソース電極・ソース配線３２
０またはドレイン電極・ドレイン配線３２１をＩＴＯな
ど透明導電膜からなる画素電極に接続し、もう一方の電
極より信号を入力する。また、本ＴＦＴを薄膜集積回路
に用いる場合には、ゲート電極３１２上にもコンタクト
ホールを形成し、必要とする配線を施せばよい。

【００８１】以上の実施例にしたがって作製したＮチャ
ネル型ＴＦＴは、電界効果移動度で１００〜１５０ｃｍ
²／Ｖｓ、閾値電圧１〜２Ｖという良好な特性を示し、
ＴＦＴオフ領域でのリーク電流も数ｐＡと小さく、特性
安定性、信頼性に優れるものであった。

【００８２】（実施例３）本発明を用いた第３の実施例
について説明する。本実施例では、アクティブマトリク
ス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積
回路を形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦ
Ｔを相補型に接続したＣＭＯＳ構造の回路をガラス基板
上に作製する工程について、説明を行う。

【００８３】図４は、本実施例で説明するＴＦＴの作製
工程の概要を示す平面図である。図５は、図４のＡ―
Ａ'で切った断面図であり、（Ａ）→（Ｅ）の順にした
がって工程が順次進行する。図５（Ｅ）に示すのが、本
実施例によるＣＭＯＳ回路の完成図であり、Ｎチャネル
型ＴＦＴ部４２４とＰチャネル型ＴＦＴ部４２５により
構成される。

【００８４】まず、図５（Ａ）に示すように、ガラス基
板４０１上に例えばスパッタリング法によって厚さ３０
０ｎｍ程度の酸化ケイ素からなる下地膜４０２を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧ＣＶＤ法あるい
はプラズマＣＶＤ法によって、厚さ２０〜１００ｎｍ、
例えば５０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−
Ｓｉ膜）４０３を成膜する。

【００８５】次に、ａ−Ｓｉ膜４０３上に感光性樹脂
（フォトレジスト）を塗布し、露光・現像してマスク４
０４とする。フォトレジストよりなるマスク４０４のス
ルーホールにより、領域４００においてスリット状にａ
−Ｓｉ膜４０３が露呈される。即ち、図５（Ａ）の状態
を上面から見ると、図４のように領域４００でａ−Ｓｉ
膜４０３が露呈しており、他の部分はフォトレジストに
よリマスクされている状態となっている。

【００８６】次に、図５（Ａ）に示すように、ガラス基
板４０１の表面にニッケルを薄膜４０５を蒸着する。本
実施例では、蒸着ソースと基板間の距離を通常より大き
くして、蒸着レートを低下させることで、ニッケルの薄
膜４０５の厚さが１〜２ｎｍ程度となるように制御し
た。このときの基板４０１上におけるニッケルの面密度
を実際に測定すると、１×１０¹³ａｔｏｍｓ／ｃｍ²程
度であった。そして、フォトレジストよりなるマスク４
０４を除去することで、マスク４０４上のニッケル薄膜
４０５がリフトオフされ、領域４００のａ−Ｓｉ膜４０
３において、選択的にニッケルの微量添加が行われたこ
とになる。そして、これを不活性雰囲気下、例えば加熱
温度５５０℃で１６時間アニールして結晶化させる。

【００８７】この際、領域４００においては、ａ−Ｓｉ
膜４０３の表面に添加されたニッケルを核としてガラス
基板４０１に対して垂直方向に非晶質ケイ素膜４０３の
結晶化が起こり、結晶性ケイ素膜４０３ａが形成され
る。そして、領域４００の周辺領域では、図５（Ｂ）に
おいて、結晶成長方向を矢印４０６で示すように、領域
４００から横方向（基板と平行な方向）に結晶成長が行
われ、横方向結晶成長した結晶性ケイ素膜４０３ｂが形
成される。また、それ以外の領域である非晶質ケイ素膜
４０３は、そのまま非晶質ケイ素膜領域４０３ｃとして
残る。この横方向に結晶成長した結晶性ケイ素膜４０３
ｂ中のニッケル濃度は１×１０¹⁷ａｔｏｍｓ／ｃｍ³程
度であった。なお、上記結晶成長に際し、矢印４０６で
示される基板と平行な方向の結晶成長の距離は、８０μ
ｍ程度であった。

【００８８】その後、図５（Ｂ）に示すように、レーザ
ー光４０７を照射し、結晶性ケイ素膜４０３ａ及び４０
３ｂの再結晶化を行う。このときのレーザー光として
は、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パル
ス幅４０ｎｓｅｃ．）を用いた。レーザー光４０７の照
射条件は、照射時に基板を２００〜５００℃、例えば４
００℃に加熱し、エネルギー密度２００〜３５０ｍＪ／
ｃｍ²、例えば３００ｍＪ／ｃｍ²とした。レーザー光４
０７は、基板面に対して順次走査され、結晶性ケイ素膜
４０３ａ、４０３ｂの任意の一点に対して、それぞれ１
０回レーザー照射されるように走査ピッチを設定した。
この工程により、結晶性ケイ素領域４０３ａおよび４０
３ｂはその融点以上に加熱され、溶融し固化すること
で、一部を種結晶として再結合し、さらに良好な結晶性
となる。また、ａ−Ｓｉ領域４０３ｃは、結晶化され結
晶性ケイ素膜４０３ｄとなる。ここで、原子間力顕微鏡
（ＡＦＭ）により、結晶性ケイ素膜４０３ｂ表面の平均
面粗さＲａを測定すると、７〜８ｎｍ程度の値であっ
た。

【００８９】その後、図５（Ｃ）に示すように、結晶性
ケイ素膜４０３ｂ領域が、後のＴＦＴの活性領域（素子
領域）となるように、それ以外の結晶性ケイ素膜をパタ
ーニングによりエッチング除去して素子間分離を行い、
島状の結晶性ケイ素膜４０８ｎ、４０８ｐを形成する。

【００９０】そして、この状態でＣＶＤ装置内にガラス
基板４０１を導入し、まず結晶性ケイ素膜４０８ｎ、４
０８ｐの表面のライトエッチングを行う。このライトエ
ッチング工程は、例えばＣＦ₄、Ｏ₂をエッチングガスと
して、ＲＦプラズマによるプラズマエッチングにより行
った。本実施例にて行った前記プラズマエッチングでの
エッチングレートは３０ｎｍ／ｍｉｎ程度であり、エッ
チング時間を４０ｓｅｃ．と設定することで、結晶性ケ
イ素膜４０８ｎ、４０８ｐを最表面より約２０ｎｍエッ
チングした。これにより島状の結晶性ケイ素膜４０８
ｎ、４０８ｐの膜厚は３０ｎｍとなった。このときの結
晶性ケイ素膜４０８表面を原子間力顕微鏡（ＡＦＭ）に
より測定した結果、平均面粗さＲａは２〜３ｎｍ程度
と、初期値に比べ大きく低減された。

【００９１】引き続き、ＣＶＤ装置の同一チャンバー内
にて、ＣＦ₄ガスの残留濃度の低減および（ケイ素膜＼
ゲート絶縁膜）の界面特性向上のため、酸素によるプラ
ズマ処理を行った後、連続して、島状の結晶性ケイ素膜
４０８ｎ、４０８ｐを覆うように厚さ２０〜１５０ｎ
ｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶縁膜
４１１として成膜する。酸化ケイ素膜の形成には、ここ
ではＴＥＯＳ（ＴｅｔｒａＥｔｈｏｘｙＯｒｔｈｏ
Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに基板温
度１５０〜６００℃、好ましくは３００〜４００℃で、
ＲＦプラズマＣＶＤ法で分解・堆積した。成膜後、ゲー
ト絶縁膜４１１自身のバルク特性および（結晶性ケイ素
膜４０８ｎ、４０８ｐ＼ゲート絶縁膜４１１）の界面特
性を向上するために、不活性ガス雰囲気下で５００〜６
００℃で数時間のアニールを行った。

【００９２】次に、図５（Ｄ）に示すように、スパッタ
リング法によって厚さ４００〜８００ｎｍ、例えば５０
０ｎｍのアルミニウム（０．１〜２％のシリコンを含
む）を成膜し、アルミニウム膜をパターニングして、ゲ
ート電極４１２ｎ、４１２ｐを形成する。

【００９３】次に、イオンドーピング法によって島状の
結晶性ケイ素膜４０８ｎ、４０８ｐにゲート電極４１２
ｎ、４１２ｐをマスクとして不純物（リン、およびホウ
素）を注入する。ドーピングガスとして、フォスフィン
（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を用い、前者の場
合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後
者の場合は、４０ｋＶ〜８０ｋＶ、例えば６５ｋＶと
し、ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば
リンを２×１０¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵ｃｍ^-2と
する。この工程により、ゲート電極４１２ｎ、４１２ｐ
にマスクされ不純物が注入されない領域は後にＴＦＴの
チャネル領域４１６ｎ、４１６ｐとなる。ドーピングに
際しては、ドーピングが不要な領域をフォトレジストで
覆うことによって、それぞれの元素を選択的にドーピン
グを行う。

【００９４】この結果、Ｎ型の不純物を注入したソース
領域４１７ｎとドレイン領域４１８ｎ、Ｐ型の不純物を
注入したソース領域４１７ｐとドレイン領域４１８ｐが
形成され、図５（Ｄ）および（Ｅ）に示すように、Ｎチ
ャネル型ＴＦＴ部４２４とＰチャネル型ＴＦＴ部４２５
とを形成することができる。この状態を基板上方より見
ると図４のようになっており、ここで島状の結晶性ケイ
素膜４０８ｎおよび４０８ｐにおいて、結晶成長方向を
示す矢印４０６とキャリアの移動方向（ソース→ドレイ
ン方向）は平行となるように配置してある。このような
配置を採ることで、さらに高移動度を有するＴＦＴが得
られる。

【００９５】その後、図５（Ｄ）に示すように、レーザ
ー光４１５の照射によってアニールを行い、イオン注入
した不純物の活性化を行う。レーザー光としては、Ｘｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０
ｓｅｃ．）を用い、レーザー光の照射条件としては、エ
ネルギー密度２５０ｍＪ／ｃｍ²で一か所につき４ショ
ット照射した。

【００９６】続いて、図５（Ｅ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜４１９として、Ｔ
ＥＯＳを原料としたプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの二層膜によってＴＦＴ
のソース電極・ソース配線４２０、ソース・ドレイン電
極４２１、ドレイン電極・ドレイン配線４２２を形成す
る。そして最後に、１気圧の水素雰囲気下で３５０℃、
１時間程度のアニールを行い、Ｎチャネル型ＴＦＴ部４
２４とＰチャネル型ＴＦＴ部４２５を完成させる。

【００９７】以上の実施例にしたがって作製したＣＭＯ
Ｓ構造回路において、それぞれのＴＦＴの電界効果移動
度はＮチャネル型ＴＦＴで１５０〜２００ｃｍ²／Ｖ
ｓ、Ｐチャネル型ＴＦＴで８０〜１２０ｃｍ²／Ｖｓと
高く、閾値電圧はＮチャネル型ＴＦＴで０〜１Ｖ、Ｐチ
ャネル型ＴＦＴで−２〜−３Ｖと非常に良好な特性を示
す。さらに、繰り返し測定に伴う特性劣化もほとんどな
く、信頼性の高いＣＭＯＳ構造回路が得られた。

【００９８】以上、本発明に基づく実施例３例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。

【００９９】例えば、前述の３例の実施例においては、
ＣＶＤ装置を用い、活性領域となるケイ素膜表面をプラ
ズマエッチングし、その後、連続してゲート絶縁膜をプ
ラズマＣＶＤ法により形成しているが、その他にスパッ
タリングなどのＰＶＤ法を用いても良い。スパッタリン
グ装置を用いた場合には、結晶性ケイ素膜の最表面を逆
スパッタリング工程にて物理的に削りとった後、ゲート
絶縁膜をスパッタリングにて形成すれば良い。また、ゲ
ート絶縁膜の形成前の処理としては、上述の酸素プラズ
マ処理と水素プラズマ処理を併用するとより効果が見ら
れる。

【０１００】ａ−Ｓｉ膜の結晶化に際しては、ＸｅＣｌ
エキシマレーザーを用いたが、それ以外の様々な強光照
射により結晶化された場合にも勿論、同様の効果があ
り、波長２４８ｎｍのＫｒＦエキシマレーザーや、波長
４８８ｎｍの連続発振Ａｒレーザーなどにおいても同様
である。

【０１０１】また、上記第２および第３実施例では、固
相結晶成長法としては、触媒元素を用い短時間で結晶化
する方法を用いたが、触媒元素を用いず通常の固相結晶
成長法を用いても同様の効果が得られる。また、上記第
２および第３実施例では、触媒元素であるニッケルを導
入する方法として、非晶質ケイ素膜表面をニッケル塩を
溶かせた水溶液を塗布する方法、あるいは蒸着法によリ
ニッケル薄膜を形成する方法により、ニッケルの微量添
加を行い、結晶成長を行わせる方法を採用した。しか
し、第１の非晶質ケイ素膜成膜前に、基板表面にニッケ
ルを導入し、非晶質ケイ素膜下層よりニッケルを拡散さ
せ結晶成長を行わせる方法でもよい。即ち、結晶成長は
非晶質ケイ素膜の上面側から行ってもよいし、下面側か
ら行ってもよい。また、ニッケルの導入方法としても、
その他、様々な手法を用いることができる。例えば、ニ
ッケル塩を溶かせる溶媒として、ＳＯＧ（スピンオング
ラス）材料を溶媒としてＳｉＯ₂膜より拡散させる方法
も有効であるし、スパッタリング法やメッキ法により薄
膜形成する方法や、イオンドーピング法により直接導入
する方法なども利用できる。さらに、結晶化を助長する
不純物金属元素としては、Ｎｉ以外にＣｏ、Ｐｄ、Ｐ
ｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂを用い
ても効果が得られる。

【０１０２】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元ＩＣ等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したＭＯＳ型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。

【０１０３】

【発明の効果】本発明を用いることにより、表面凹凸の
無い高品質結晶性ケイ素薄膜が得られると共に、ＭＯＳ
型トランジスタにおいて、その能動領域となる（結晶性
ケイ素膜＼ゲート絶縁膜）の界面において、非常に良好
な界面特性が得られる。その結果、非常に高性能で且つ
信頼性の高い薄膜半導体装置を実現することができる。
特に液晶表示装置においては、ケイ素膜表面凹凸に起因
する表示むらを無くし、画素ＴＦＴのスイッチング特性
の向上、周辺駆動回路部を構成するＴＦＴに要求される
高性能化・高集積化が図れ、同―基板上にアクティブマ
トリクス部と周辺駆動回路部を構成するフルドライバモ
ノリシック型のアクティブマトリクス基板を実現でき、
モジュールのコンパクト化、高性能化、低コスト化が図
れる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の概要を説明す
る図である。

【図２】第１の実施例の作製工程を工程順に示す図であ
る。

【図３】第２の実施例の作製工程を工程順に示す図であ
る。

【図４】第３の実施例の概要を示す図である。

【図５】第３の実施例の作製工程を工程順に示す図であ
る。

【図６】結晶性ケイ素膜表面の原子間力顕微鏡（ＡＦ
Ｍ）像を下にスケッチして示す図である。

【符号の説明】

１０１基板１０２下地膜１０３非晶質ケイ素膜１０４強光１０５結晶性ケイ素膜１０６結晶粒１０７結晶粒界１０８リッジ１０９結晶性ケイ素膜１１０酸化膜１１１界面２０１、３０１、４０１ガラス基板２０２、３０２、４０２下地膜２０３、３０３、４０３非晶質ケイ素（ａ−Ｓｉ）
膜４０４マスク３０５水溶液４０５ニッケル薄膜４０６矢印２０７、３０７、４０７レーザー光２０８、３０８、４０８島状の結晶性ケイ素膜２０９マスク２１０不純物２１１、３１１、４１１ゲート絶縁膜２１２、３１２、４１２ゲート電極２１３上部電極３１４酸化物層３１５、４１５レーザー光２１６、３１６、４１６チャネル領域２１７、３１７、４１７ソース領域２１８ドレイン領域と下部電極領
域３１８、４１８ドレイン領域２１９、３１９、４１９層間絶縁膜２２０ソース電極３２０、４２０ソース電極・ソース配線３２１、４２２ドレイン電極・ドレイン配線４２１ソース・ドレイン電極２２３画素電極２２４、３２４、４２４Ｎチャネル型ＴＦＴ部４２５Ｐチャネル型ＴＦＴ部２２６補助容量（Ｃｓ）領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 29/78 ６１８Ｚ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368

Claims

(57)【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に形成された結
晶性を有するケイ素膜を用い、該ケイ素膜に活性領域が
構成されたＭＯＳ型半導体装置であって、前記活性領域は、ケイ素膜の最表面が薄膜エッチングさ
れた後、大気中に曝すことなく、連続して上層の絶縁膜
でカバーすることにより形成されたことを特徴とする半
導体装置の製造方法。
【請求項２】前記絶縁膜は、ＭＯＳ型薄膜トランジス
タのゲート絶縁膜を構成し、前記活性領域の表面はＭＯ
Ｓ型薄膜トランジスタのチャネル面であることを特徴と
する前記請求項１記載の半導体装置の製造方法。
【請求項３】絶縁表面を有する基板上に複数の画素電
極を駆動するＭＯＳ型薄膜トランジスタを有し、該各薄
膜トランジスタには画素電極による液晶容量と並列に補
助容量成分が接続されてなる半導体装置において、前記各薄膜トランジスタの活性領域と前記補助容量成分
の下部電極は同一層の結晶性ケイ素膜により構成され、
かつ前記薄膜トランジスタのゲート絶縁膜と補助容量成
分の絶縁膜は同一層の絶縁膜により構成されており、前記結晶性ケイ素膜は、その最表面が薄膜エッチングさ
れた後、大気中に曝すことなく、連続して前記絶縁膜に
よりカバーすることにより形成されたことを特徴とする
半導体装置の製造方法。
【請求項４】前記活性領域を構成するケイ素膜は、非
晶質ケイ素膜にエキシマレーザーなどの強光を照射し、
その熔融固化過程において結晶化させてなるものである
ことを特徴とする前記請求項１あるいは３記載の半導体
装置の製造方法。
【請求項５】前記活性領域を構成するケイ素膜は、非
晶質ケイ素膜にその結晶化を助長する触媒元素を導入
し、加熱処理による固相結晶成長工程にて結晶化させた
結晶性ケイ素膜に対し、さらにエキシマレーザーなどの
強光を照射し、再結晶化させたものであることを特徴と
する前記請求項１あるいは３記載の半導体装置の製造方
法。
【請求項６】前記薄膜エッチング後の結晶性ケイ素膜
表面の平均面粗さＲａが、５ｎｍ以下であることを特徴
とする請求項１あるいは３記載の半導体装置の製造方
法。
【請求項７】前記薄膜エッチング前の結晶性ケイ素膜
表面の平均面粗さＲａに対して、該結晶性ケイ素膜のエ
ッチングされるべき膜厚Ｔが、Ｔ＞Ｒａの関係にあるこ
とを特徴とする請求項１あるいは３記載の半導体装置の
製造方法。
【請求項８】前記平均面粗さＲａは、原子間力顕微鏡
（ＡＦＭ）にて、１０μｍ□以下の測定エリアに対して
測定された値であることを特徴とする請求項６あるいは
７記載の半導体装置の製造方法。
【請求項９】前記薄膜エッチングを行う工程は、ＣＦ
4やＮＦ3などのフッ化ガスを用いた反応性のドライエッ
チングにより行われることを特徴とする請求項１あるい
は３記載の半導体装置の製造方法。
【請求項１０】前記結晶性ケイ素膜表面を薄膜エッチ
ングする工程と、前記結晶性ケイ素膜表面に絶縁膜を成
膜しカバーする工程とは、同一の減圧装置内にて行われ
ることを特徴とする請求項１あるいは３記載の半導体装
置の製造方法。
【請求項１１】前記結晶性ケイ素膜の最表面を薄膜エ
ッチングした後、新たに露出した結晶性ケイ素膜表面を
少なくとも酸素あるいは水素を含むプラズマ雰囲気中に
曝した後、前記絶縁膜を成膜し結晶性ケイ素膜表面をカ
バーする工程を有することを特徴とする請求項１あるい
は３記載の半導体装置の製造方法。