KR20130034260A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20130034260A
KR20130034260A KR1020110098170A KR20110098170A KR20130034260A KR 20130034260 A KR20130034260 A KR 20130034260A KR 1020110098170 A KR1020110098170 A KR 1020110098170A KR 20110098170 A KR20110098170 A KR 20110098170A KR 20130034260 A KR20130034260 A KR 20130034260A
Authority
KR
South Korea
Prior art keywords
film
pattern
metal
hard mask
semiconductor device
Prior art date
Application number
KR1020110098170A
Other languages
English (en)
Inventor
하가영
박기선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110098170A priority Critical patent/KR20130034260A/ko
Priority to US13/479,670 priority patent/US9029964B2/en
Publication of KR20130034260A publication Critical patent/KR20130034260A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 MTJ 소자의 공정 신뢰성을 향상시킨 반도체의 제조방법을 제공한다. 이를 위해, 본 발명은 MTJ 소자를 구성하기 위한 다수의 층을 형성하는 단계; 상기 다수의 층상에 도전막을 형성하는 단계; 상기 도전막 상에 상기 다수의 층을 패터닝하기 위한 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴에 의해 노출되지 않은 상기 도전막을 과산화시켜 휘발성 특성을 가지도록 형성하는 단계; 상기 다수의 층을 상기 하드마스크 패턴을 식각마스크로 패터닝하여 상기 MTJ 소자를 형성하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.

Description

반도체 장치의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관련된 것으로, 보다 자세하게는 MTJ(Magnetic Tunneling Junction) 소자를 구비한 반도체 장치의 제조방법에 관련된 것이다.
현재 널리 사용되고 있는 대표적인 반도체 메모리 소자인 디램(DRAM)의 경우, 고속 동작과 고집적이 가능하다는 장점이 있는 반면에, 휘발성 메모리로서 전원이 꺼지면 데이터를 잃게 될 뿐만 아니라 동작 중에도 계속하여 데이터의 리프레쉬(REFRESH)를 통해 재기록해야 하므로 전력 손실 측면에서 큰 단점이 있다. 한편, 비휘발성과 고집적을 특징으로 하는 플래쉬(FLASH) 메모리는 동작 속도가 느린 단점이 있다. 이에 대하여, 자기저항 차이를 이용하여 정보를 저장하는 자기저항 메모리는 비휘발성 및 고속 동작의 특성을 가지면서도 고집적이 가능하다는 장점이 있다.
자기저항 메모리는 강자성체 간의 자화(Magnetization) 방향에 따른 자기저항 변화를 이용하여 데이터를 저장하는 비휘발성 메모리 소자를 말한다. 자기저항소자는 두 자성층의 스핀 방향(즉, 자기모멘텀의 방향)이 같은 방향이면 저항이 작고 스핀 방향이 반대이면 저항이 큰 특징이 있다. 이와 같이 자기저항소자가 자성층의 자화 상태에 따라 셀의 저항이 달라지는 사실을 이용하여, 자기저항 메모리 는 데이터를 저장한다. 최근에 자기저항소자로는 MTJ(Magnetic Tunneling Junction) 소자가 널리 사용되고 있다.
MTJ 구조의 자기저항 메모리는 일반적으로 강자성층/절연층/강자성층 구조로 되어 있다. 첫번째 강자성체층을 지나가는 전자가 터널링 장벽(Tunneling Barrier)으로 사용된 절연층을 통과할 때 두번째 강자성체층의 자화 방향에 따라 터널링 확률이 달라진다. 즉, 두 강자성층의 자화방향이 평행일 경우 터널링 전류는 최대가 되고, 반평행할 경우 최소가 된다. 예를 들어, 터널링 전류에 딸 정해지는 저항값이 클 때 데이터 '1'(또는 '0')이, 그리고 저항값이 작을 때 데이터 '0'(또는 '1')이 기록된 것으로 간주할 수 있다. 여기서, 두 강자성층 중 한 층은 자화 방향이 고정된 고정자화층으로, 그리고 나머지 하나는 외부 자기장 또는 전류에 의해 자화 방향이 반전되는 자유자화층이라 일반적으로 칭한다.
MTJ 소자를 제조하는데 있어서, 몇가지 어려움이 있다. 첫번째로 MTJ 소자를 구성하는 강자성층/절연층/강자성층은 패터닝하기 쉽지 않다. 또한, MTJ 소자를 패터닝한 이후에 측면이 노출되면, 노출된 면에 공정 부산물이 부착되어 단락되는 현상도 자주 발생하고 있다.
본 발명은 MTJ 소자의 공정 신뢰성을 향상시킨 반도체의 제조방법을 제공한다.
본 발명은 MTJ 소자를 구성하기 위한 다수의 층을 형성하는 단계; 상기 다수의 층상에 도전막을 형성하는 단계; 상기 도전막 상에 상기 다수의 층을 패터닝하기 위한 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴에 의해 노출되지 않은 상기 도전막을 과산화시켜 휘발성 특성을 가지도록 형성하는 단계; 상기 다수의 층을 상기 하드마스크 패턴을 식각마스크로 패터닝하여 상기 MTJ 소자를 형성하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
또한, 본 발명은 고정막 패턴/터널절연막 패턴/도전막패턴/자유막 패턴으로 구성된 MTJ 소자를 위해, 고정막/터널절연막/도전막/자유막을 형성하는 단계; 상기 자유막 상에 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴을 식각마스크로 상기 자유막을 패터닝하는 단계; 상기 하드마스크 패턴의 하부영역에 있는 상기 도전막 이외의 나머지를 과산화 공정으로 휘발성 특성을 가지도록 하여 휘발시키는 단계; 및 상기 하드마스크 패턴을 식각마스크로 하여, 상기 고정막/터널절연막을 패터닝하여, MTJ를 형성하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
또한, 본 발명은 MTJ 소자; 상기 MTJ 소자 상부에 배치된 도전막 패턴; 상기 도전막 패턴상에 금속막 패턴; 및 상기 금속막 패턴의 측벽에 배치된 금속질화막을 구비하는 반도체 장치를 제공한다.
본 발명에 의해서 MTJ 소자의 측면이 도전성 부산물이 부착되는 경우가 제거되어, MTJ 소자의 신뢰성이 향상된다.
도1a은 본 발명을 설명하기 위한, 반도체 장치의 제조방법을 나타내는 공정단면도.
도2a 내지 도2d는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
자기저항 메모리 장치가 구비하는 자기터널접합 장치(MTJ)를 제조하기 위해서는 공정이 쉽지 않은 문제점이 있다. MTJ 소자를 구성하는 금속화합물은 식각과정에서 잘 휘발되지 않는 전도성부산물을 생성된다. 전도성 부산물은 MTJ 소자의 측벽에 재증착되어, MTJ 소자의 전기적인 특성을 열화시키는 문제점을 가지고 있다. 본 발명은 이러한 전도성부산물을 제거하는 효율적인 식각공정을 제시한다.
도1a은 본 발명을 설명하기 위한, 반도체 장치의 제조방법을 나타내는 공정단면도이다.
MTJ 소자를 제조하기 위한 가장 보편적인 방법은 MTJ 소자용 막들을 적층한 다음 식각공정으로 패터닝을 하는 것이다. MTJ 소자는 기본적으로 금속물질을 함유하고 있기 때문에, 식각공정시에 전도성 부산물이 발생한다. 전도성부산물이 MTJ 소자의 측벽에 부착되어 MTJ 소자의 전기적인 특성이 열화되는 문제점이 생기게 된다. MTJ 소자를 구성하게 되는 피닝막, 핀드막 및 자유막은 금속화합물로 되어 있다. 금속화합물의 금속화합물의 끓는점은 상대적으로 높기 때문에 후속 공정에서 휘발되지 않고, MTJ 소자의 측벽에 부착되는 경우는 빈번하게 생길 수 있다.
전도성 부산물은 핀드막과 자유막을 쇼트(short)시키게 되고, 그로 인해, MTJ 소자의 전기적 특성이 열화되고, 그 MTJ 소자를 구비한 반도체 장치의 신뢰성저하 및 제조 수율을 저하시키는 문제가 생긴다. 전도성 부산물을 줄이기 위해, MTJ 소자형성을 위한 식각공정에서, 공정때 사용하는 화학물질의 조건을 변경시켜, 금속을 산화시켜는 방법을 사용하기도 한다. 산화된 전도성 부산물은 도전성을 사라지게 된다. 그러나, 루테늄의 경우 산화된 RuO2도 전도성을 가지고 있어, 여전히 MTJ 소자가 단락되는 문제를 가지고 있을 수 있다.
도1<a>에는 MTJ 소자를 형성하기 위한 층(10)을 형성하고, 그 상부에 패터닝 된 루테늄막(12)와, 텅스텐막(13)이 도시되어 있다. 루테늄막(12)와 텅스텐막(13)을 패터닝할때에 생긴 공정 부산물(12)이 루테늄막(12)의 측벽에 부착되어 있다.
이 상태에서 산소처리를 하게 되면, 도1<b>와 같이, 루테늄산화막 조각(12A)이 생기게 된다. 전술한 바와 같이, 루테늄산화막 조각(12A)은 전도성을 상실하지 않기 때문에, MTJ 소자의 측벽에 부착되어 단락현상을 발생시킬 수 있다.
도2a 내지 도2d는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도이다.
도2a를 참조하여 살펴보면, 먼저 MTJ 소자를 구성하기 위한 층들(20)을 형성한다. 그 상부에 루테늄막(24)을 형성한다. 루테늄막(24)은 MTJ 소자와 접하는 막으로 전극막 역할을 하게 된다.
MTJ 소자를 구성하기 위한 층들(20)은 고정막(21)/터널절연막(22)/자유막(23)을 포함할 수 있으며, 다양한 형태의 막이 적층되어 구현될 수 있다. 고정막은 자화방향이 고정되는 막이며, 자유막은 자화방향이 저장되는 데이터에 따라 변경되는 막을 말한다. 고정막은 피닝막과 핀드막을 포함할 수 있다. 또한, 제1 실시예에서 MTJ 소자(11)는 전극막까지 포함한 상태를 말한다.
피닝막은 핀드막의 자화방향을 고정시키는 역할을 수행하는 것으로, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 반강자성을 갖는 물질로는 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 또는 NiO 등을 사용할 수 있다. 피닝막은 상술한 반강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다.
피닝막에 의하여 자화방향이 고정된 핀드막과, 자유막은 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 강자성을 갖는 물질로는 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 또는 Y3Fe5O12 등을 사용할 수 있다. 이때, 핀드막 및 자유막은 상술한 강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 이들이 적층된 적층막으로 형성할 수 있다.
또한, 핀드막 및 자유막은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 핀드막 및 자유막은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다. 터널절연막은 핀드막과 자유막 사이의 터널링장벽(tunneling barrier)으로 작용하며, 절연특성을 갖는 물질은 모두 사용할 수 있다. 예를 들어, 터널절연막은 마그네슘산화막(MgO)으로 형성할 수 있다.
계속해서 살펴보면, 텅스텐막(25,W)/탄탈륨막(26,Ta)/USG막(Undoped Silicate Glass, 27)을 형성한다. 여기서 텅스텐막과 탄탈륨막은 다른 금속을 이용할 수 있으며, USG막은 BSG(Borosilicate Glass), PSG(PhosphoSilicate Glass), BPSG(BoroPhosphoSilicate Glass), TEOS(TetraEthlyOrthoSilicate Glass), 또는 HDPCVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용할 수 있다.
또한, 루테늄막(24)은 텅스텐막(25,W)/탄탈륨막(26,Ta)/USG막을 형성하는 과정에서 MTJ 소자용 층들을 보호하기 위한 캡핑막 역할을 한다.
이어서, 도2b에 도시된 바와 같이, N2 플라즈마 처리를 하여 텅스텐질화막(28)과 탄탈륨질화막(29)을 형성한다. 이 공정은 후속 공정에서 진행되는 과산화시에 텅스텐막(25)/탄탈륨막(26)/USG막(27)이 산화되는 것을 방지되도록 하기 위한 것이다.
이어서 도2c에 도시된 바와 같이, O2 또는 O3 플라즈마 처리를 하여 루테늄막(24)을 과산화 처리한다. 이때 루테늄막은 RuO3 또는 RuO4가 되도록 한다. 이과정에서 텅스텐막 하단에 있는 루테늄은 과산화되지 않는다.
이어서, 도2d에 도시된 바와 같이, RuO3 또는 RuO4로 된 루테늄막(24A)을 제거한다.
이어서, 도2e에 도시된 바와 같이, 패터닝된 텅스텐막(25)/탄탈륨막(26)/USG막(27)/루테늄막(24)을 하드마스크로로 하여, MTJ 소자용 층들(20)을 식각하여 MTJ 소자(20)를 형성한다.
MTJ 소자의 이웃한 곳에 루테늄막이 존재할 경우, 후속공정에서 제거되지 않았던, 전도성 부산물, 예를 들면, Ru, RuO2등이 터널절연막(22)의 측벽에 부착되어, 자유막(23)과 핀드막(21)이 단락되는 현상이 일어날 수 있다. MTJ 소자가 정상적으로 동작하기 위해서는 자유막(23)과 핀드막(21)이 전기적으로 분리되어야 한다.
본 실시예에 따른 반도체 장치의 제조방법은 패터닝되어 제거되는 루테늄막을 과산화시켜, RuO3 또는 RuO4로 형성시킨 후 휘발시킨다. 따라서, RuO3 또는 RuO4로은 휘발되는 성질을 가지고 있다. 따라서, 과산화 방법으로는 다음중 두가지중 하나를 이용한다. 첫째로 O2 분위기에서 1000도~ 350도 범위에서 고온에서 열처리를 한다. 두번째로 O3, 또는 O2 분위기에서 500 ~ 350 범위에서 플라즈마 처리를 한다.
지금까지 과산화시켜 휘발성특성을 가지도록 하여 휘발시키는 도전막으로 루테늄막이 MTJ 소자의 캡핑막 역할을 할 때를 중심으로 설명하였다. 루테늄막은 MTJ 소자의 가운데에 배치되어 이웃한 막과 교환결합에 의해 자기모멘트를 고정하도록 하는 역할을 할 수 있다. 루테늄막이 MTJ 소자의 가운데에 배치되는 경우에는 전술한 과산화 공정을 이용하여 제거하는 방법을 적용할 수 있다.
이 경우에 대해 살펴보면, 먼저, 고정막 패턴/터널절연막 패턴/도전막패턴/자유막 패턴으로 구성된 MTJ 소자를 위해, 고정막/터널절연막/도전막/자유막을 형성한다. 이어서, 자유막 상에 하드마스크 패턴을 형성하고, 상기 하드마스크 패턴을 식각마스크로 자유막을 패터닝한다. 하드마스크 패턴의 하부영역에 있는 도전막 이외의 나머지를 과산화 공정으로 휘발성 특성을 가지도록 하여 휘발시킨다. 이어서, 하드마스크 패턴을 식각마스크로 하여, 상기 고정막/터널절연막을 패터닝하여, MTJ를 형성한다.
이와 같이, MTJ 소자를 이루는 각층중 루테늄막의 상부막까지 패터닝을 하고, 루테늄막은 과산화시켜서 휘발시키는 것으로 제거하게 되면, 루테늄막의 패터닝을 용이하게 할 수 있다. 또한, 루테늄막뿐만 아니라 과산화 공정으로 휘발성 특성을 가지는 모든 물질이 적용가능하다. 과산화 공정은 전술한 실시예에서 설명한 것과 같은 공정을 적용할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (16)

  1. MTJ 소자를 구성하기 위한 다수의 층을 형성하는 단계;
    상기 다수의 층상에 도전막을 형성하는 단계;
    상기 도전막 상에 상기 다수의 층을 패터닝하기 위한 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴에 의해 노출되지 않은 상기 도전막을 과산화공정으로 휘발성 특성을 가지도록 하여 휘발시키는 단계;
    상기 다수의 층을 상기 하드마스크 패턴을 식각마스크로 패터닝하여 상기 MTJ 소자를 형성하는 단계
    를 포함하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 하드 마스크 패턴은
    금속막 패턴/절연막 패턴을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 금속막 패턴을 질화시켜, 금속질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 도전막은 루테늄막이고, 휘발성이 생기는 루테늄막은 RuO3 또는 RuO4를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 3 항에 있어서,
    상기 금속막은 텅스텐막/탄탈륨막을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 과산화공정은
    O2 분위기에서 1000 ~ 350도 범위에서 열처리 공정을 이용하여 과산화처리하거나, O2 또는 O3 분위기에서 플라즈마 처리공정을 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 고정막 패턴/터널절연막 패턴/도전막패턴/자유막 패턴으로 구성된 MTJ 소자를 위해, 고정막/터널절연막/도전막/자유막을 형성하는 단계;
    상기 자유막 상에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 식각마스크로 상기 자유막을 패터닝하는 단계;
    상기 하드마스크 패턴의 하부영역에 있는 상기 도전막 이외의 나머지를 과산화 공정으로 휘발성 특성을 가지도록 하여 휘발시키는 단계; 및
    상기 하드마스크 패턴을 식각마스크로 하여, 상기 고정막/터널절연막을 패터닝하여, MTJ를 형성하는 단계
    를 포함하는 반도체 장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 하드 마스크 패턴은
    금속막 패턴/절연막 패턴을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 금속막 패턴을 질화시켜, 금속질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 도전막은 루테늄막이고, 휘발성이 생기는 도전막은 RuO3 또는 RuO4를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제 9 항에 있어서,
    상기 금속막은 텅스텐막/탄탈륨막을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 7 항에 있어서,
    상기 과산화공정은
    O2 분위기에서 1000 ~ 350도 범위에서 열처리 공정을 이용하여 과산화처리하거나, O2 또는 O3 분위기에서 플라즈마 처리공정을 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. MTJ 소자;
    상기 MTJ 소자 상부에 배치된 도전막 패턴;
    상기 도전막 패턴상에 금속막 패턴; 및
    상기 금속막 패턴의 측벽에 배치된 금속질화막
    을 구비하는 반도체 장치.
  14. 상기 금속막 패턴은 다층의 금속물질이 적층되며, 상기 금속질화막은 대응하는 금속물질을 포함하는 다수의 금속질화막인 것을 특징으로 하는 반도체 장치.
  15. 제 13 항에 있어서,
    상기 금속질화막은 상기 금속막과 같은 금속물질을 포함하는 것을 특징으로 하는 반도체 장치
  16. 제 13 항에 있어서,
    상기 도전막은 루테늄막을 포함하는 것을 특징으로 하는 반도체 장치.
KR1020110098170A 2011-09-28 2011-09-28 반도체 장치의 제조방법 KR20130034260A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110098170A KR20130034260A (ko) 2011-09-28 2011-09-28 반도체 장치의 제조방법
US13/479,670 US9029964B2 (en) 2011-09-28 2012-05-24 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098170A KR20130034260A (ko) 2011-09-28 2011-09-28 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20130034260A true KR20130034260A (ko) 2013-04-05

Family

ID=47910332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098170A KR20130034260A (ko) 2011-09-28 2011-09-28 반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US9029964B2 (ko)
KR (1) KR20130034260A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323252B1 (ko) 2015-10-07 2021-11-08 삼성전자주식회사 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822838B2 (en) * 2002-04-02 2004-11-23 International Business Machines Corporation Dual magnetic tunnel junction sensor with a longitudinal bias stack
US20040026369A1 (en) * 2002-08-12 2004-02-12 Chentsau Ying Method of etching magnetic materials
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6759263B2 (en) * 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
JP2004273969A (ja) * 2003-03-12 2004-09-30 Sony Corp 磁気記憶装置の製造方法
US7368299B2 (en) * 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7602032B2 (en) * 2005-04-29 2009-10-13 Altis Semiconductor Snc Memory having cap structure for magnetoresistive junction and method for structuring the same
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
EP1924525A1 (en) * 2005-09-15 2008-05-28 Battelle Memorial Institute Photolytic generation of hydrogen peroxide
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
AU2007227602A1 (en) * 2006-03-16 2007-09-27 Novartis Ag Heterocyclic organic compounds for the treatment of in particular melanoma
JP2008098515A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
KR100849067B1 (ko) * 2007-02-08 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US7683447B2 (en) * 2007-09-12 2010-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM device with continuous MTJ tunnel layers
US7696551B2 (en) * 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
US8119424B2 (en) * 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR101464691B1 (ko) * 2008-02-15 2014-11-21 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
KR20100053856A (ko) 2008-11-13 2010-05-24 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
KR20100076556A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
KR20100076557A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
US7863060B2 (en) * 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
JP2010278074A (ja) * 2009-05-26 2010-12-09 Fujitsu Semiconductor Ltd 電子装置およびその製造方法
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
KR101073132B1 (ko) 2009-07-02 2011-10-12 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8334148B2 (en) * 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
JP2012043854A (ja) * 2010-08-16 2012-03-01 Fujitsu Semiconductor Ltd 磁気トンネル接合素子及びその製造方法
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8947914B2 (en) * 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR101831931B1 (ko) * 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치

Also Published As

Publication number Publication date
US9029964B2 (en) 2015-05-12
US20130075841A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR101073132B1 (ko) 자기터널접합 장치 제조방법
KR101870873B1 (ko) 반도체 소자의 제조방법
KR100943860B1 (ko) 자기터널접합 셀 형성방법
US9893121B2 (en) Magnetic memory and method of manufacturing magnetic memory
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
KR20130069097A (ko) 반도체 장치의 제조방법
US8941195B2 (en) Semiconductor device having insulating layer formed through oxidization of electrode
KR100942984B1 (ko) 자기터널접합 셀 형성방법
JP5019344B2 (ja) 均一な厚さのトンネル膜を有するｍｔｊ層を含む磁気抵抗メモリ及びその製造方法
US7061034B2 (en) Magnetic random access memory including middle oxide layer and method of manufacturing the same
JP2007110121A (ja) 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造
JP2012069607A (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR20130008836A (ko) 자기터널 접합 소자 및 그 제조방법
KR20100076557A (ko) 자기터널접합 장치 제조방법
KR20120047356A (ko) 반도체 소자 및 그 제조 방법
KR20100076556A (ko) 자기터널접합 장치 제조방법
JP2005045197A (ja) マグネチックラムのｍｔｊセル形成方法
KR20100053856A (ko) 자기터널접합 장치 제조방법
JP6498968B2 (ja) 磁気抵抗素子および磁気メモリ
KR20130034261A (ko) 반도체 장치의 제조방법
US9018720B2 (en) Semiconductor device and method for fabricating the same
US8759233B2 (en) Method for fabricating semiconductor device
KR20130034260A (ko) 반도체 장치의 제조방법
KR20150112979A (ko) 자기저항 디바이스를 제조하는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid