JP2010040928A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010040928A JP2010040928A JP2008204442A JP2008204442A JP2010040928A JP 2010040928 A JP2010040928 A JP 2010040928A JP 2008204442 A JP2008204442 A JP 2008204442A JP 2008204442 A JP2008204442 A JP 2008204442A JP 2010040928 A JP2010040928 A JP 2010040928A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- film
- protective film
- mtj element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Abstract
【解決手段】この半導体装置90は、半導体基板100の上方に形成された下部電極EB1と、下部電極EB1上の一部に形成され、下部磁性膜6、絶縁膜7、上部磁性膜8および上部電極ET1の順に積層されてなるMTJ素子部と、前記MTJ素子部を被覆する様に下部電極EB1上に形成された保護膜33とを備え、下部電極EB1は、アモルファス化された窒化金属により形成され、保護膜33は、窒素を含有する絶縁膜により形成される。
【選択図】図2
Description
<構成>
この実施の形態に係る半導体装置90は、MTJ素子を用いた磁気記録装置(MRAM)であり、図1および図2に示すように、複数のビット線(Bit線)37と、複数のデジット線(Digit線)25dと、MTJ素子MD1を含むメモリセル部MCと、MTJ素子MD1に流れる電流をオンオフ制御するMOSトランジスタQ(図2)とを備えている。
図3〜図21は実施の形態1の半導体装置90の製造方法を示す断面図である。なお、図3〜図21は図1のII−II断面に相当する。以下、図3〜図21を参照して実施の形態1の半導体装置の製造方法を説明する。
図22は、半導体装置90の下部電極EB1と保護膜33との密着性が向上したかを検証した実験結果を示したものである。
この実施の形態に係る半導体装置90Bは、図23に示すように、実施の形態1において、下部電極EB1を複数(図23では2層)の導電層70a,70bにより構成し、その最上層導電層70aをアモルファス化された窒化金属(例えばTaN,WN)により形成し、その他の導電層70bを上記のアモルファス化された窒化金属よりも導電性の高い金属(即ち抵抗の低い金属)(例えばTa,W,Ti,Cu)により形成したものである。以下、実施の形態1と異なる点を中心に説明する。
Claims (7)
- 半導体基板の上方に形成された下部電極と、
前記下部電極上の一部に形成され、下部磁性膜、絶縁膜、上部磁性膜および上部電極の順に積層されてなるMTJ素子部と、
前記MTJ素子部を被覆する様に前記下部電極上に形成された保護膜と、
を備え、
前記下部電極は、アモルファス化された窒化金属により形成され、
前記保護膜は、窒素を含有する絶縁膜により形成されることを特徴とする半導体装置。 - 前記下部電極は、複数の導電層により構成され、
前記複数の導電層のうち、最上層の導電層は、前記アモルファス化された窒化金属により形成され、他の導電層は、前記アモルファス化された窒化金属よりも抵抗の低い金属により形成されることを特徴とする請求項1に記載の半導体装置。 - 前記アモルファス化された窒化金属は、アモルファス化された窒化タンタル(TaN)であることを特徴とする請求項1〜2の何れかに記載の半導体装置。
- 半導体基板の上方に形成された下部電極と、
前記下部電極上の一部に形成され、下部磁性膜、絶縁膜、上部磁性膜および上部電極の順に積層されてなるMTJ素子部と、
前記MTJ素子部を被覆する様に前記下部電極上に形成された保護膜と、
を備え、
前記下部電極は、窒化タンタル(TaN)により形成され、
前記保護膜は、窒素を含有する絶縁膜により形成されることを特徴とする半導体装置。 - (a)半導体基板の上方に下部電極を形成する工程と、
(b)前記下部電極上の一部に、下部磁性膜、絶縁膜、上部磁性膜および上部電極の順に積層されてなるMTJ素子部を形成する工程と、
(c)前記MTJ素子部を被覆する様に前記下部電極上に保護膜を形成する工程と、
を備え、
前記工程(a)では、前記下部電極は、アモルファス化された窒化金属により形成され、
前記工程(c)では、前記保護膜は、窒素を含有する絶縁膜により形成されることを特徴とする半導体装置の製造方法。 - 前記工程(a)では、
前記下部電極は、複数の導電層により構成され、
前記複数の導電層のうち、最上層の導電層は、前記アモルファス化された窒化金属により形成され、他の導電層は、前記アモルファス化された窒化金属よりも抵抗の低い金属により形成されることを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記アモルファス化された窒化金属は、アモルファス化された窒化タンタル(TaN)であることを特徴とする請求項5または6に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204442A JP5203844B2 (ja) | 2008-08-07 | 2008-08-07 | 半導体装置およびその製造方法 |
US12/474,974 US8264053B2 (en) | 2008-08-07 | 2009-05-29 | Semiconductor device including a magnetic tunnel junction and method of manufacturing the same |
US13/460,377 US8441083B2 (en) | 2008-08-07 | 2012-04-30 | Semiconductor device including a magnetic tunnel junction and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204442A JP5203844B2 (ja) | 2008-08-07 | 2008-08-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040928A true JP2010040928A (ja) | 2010-02-18 |
JP5203844B2 JP5203844B2 (ja) | 2013-06-05 |
Family
ID=41652117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008204442A Expired - Fee Related JP5203844B2 (ja) | 2008-08-07 | 2008-08-07 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8264053B2 (ja) |
JP (1) | JP5203844B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9000545B2 (en) | 2011-02-28 | 2015-04-07 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
JP2018515922A (ja) * | 2015-05-05 | 2018-06-14 | マイクロン テクノロジー, インク. | 磁気トンネル接合 |
US10374149B2 (en) | 2016-05-13 | 2019-08-06 | Micron Technology, Inc. | Magnetic tunnel junctions |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8557610B2 (en) | 2011-02-14 | 2013-10-15 | Qualcomm Incorporated | Methods of integrated shielding into MTJ device for MRAM |
JP2012204591A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 膜形成方法および不揮発性記憶装置 |
US8866242B2 (en) | 2011-11-10 | 2014-10-21 | Qualcomm Incorporated | MTJ structure and integration scheme |
CN103887422A (zh) * | 2012-12-20 | 2014-06-25 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器及其形成方法 |
CN104218150B (zh) * | 2013-06-05 | 2017-03-22 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器单元的形成方法 |
JP2015050339A (ja) * | 2013-09-02 | 2015-03-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
US9231193B2 (en) | 2013-09-06 | 2016-01-05 | Masayoshi IWAYAMA | Magnetic memory and manufacturing method thereof |
US9397289B2 (en) * | 2014-03-05 | 2016-07-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
US20150263267A1 (en) * | 2014-03-13 | 2015-09-17 | Hiroyuki Kanaya | Magnetic memory and method for manufacturing the same |
KR102192205B1 (ko) | 2014-04-28 | 2020-12-18 | 삼성전자주식회사 | 메모리 장치 |
KR102245834B1 (ko) | 2014-09-26 | 2021-04-30 | 삼성전자주식회사 | 자기기억 장치 |
US9583535B2 (en) | 2015-05-01 | 2017-02-28 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device and manufacturing method of the same |
US9780143B2 (en) * | 2015-08-25 | 2017-10-03 | Western Digital Technologies, Inc. | Implementing magnetic memory integration with CMOS driving circuits |
US9893271B2 (en) | 2015-10-15 | 2018-02-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
US10347825B2 (en) | 2017-02-17 | 2019-07-09 | International Business Machines Corporation | Selective deposition and nitridization of bottom electrode metal for MRAM applications |
US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
US10903417B2 (en) * | 2019-02-04 | 2021-01-26 | International Business Machines Corporation | MTJ containing device with replacement top electrode |
JP7441483B2 (ja) * | 2019-08-23 | 2024-03-01 | 国立大学法人東北大学 | 磁気メモリ素子及びその製造方法、並びに磁気メモリ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243630A (ja) * | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP2004165289A (ja) * | 2002-11-11 | 2004-06-10 | Sharp Corp | アクティブマトリクス基板、その製造方法および表示装置 |
JP2004319725A (ja) * | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
JP2006019743A (ja) * | 2004-06-30 | 2006-01-19 | Headway Technologies Inc | 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 |
WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6358756B1 (en) * | 2001-02-07 | 2002-03-19 | Micron Technology, Inc. | Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme |
JP5072012B2 (ja) | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-08-07 JP JP2008204442A patent/JP5203844B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-29 US US12/474,974 patent/US8264053B2/en not_active Expired - Fee Related
-
2012
- 2012-04-30 US US13/460,377 patent/US8441083B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243630A (ja) * | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP2004165289A (ja) * | 2002-11-11 | 2004-06-10 | Sharp Corp | アクティブマトリクス基板、その製造方法および表示装置 |
JP2004319725A (ja) * | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
JP2006019743A (ja) * | 2004-06-30 | 2006-01-19 | Headway Technologies Inc | 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 |
WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9000545B2 (en) | 2011-02-28 | 2015-04-07 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
JP2018515922A (ja) * | 2015-05-05 | 2018-06-14 | マイクロン テクノロジー, インク. | 磁気トンネル接合 |
US10374149B2 (en) | 2016-05-13 | 2019-08-06 | Micron Technology, Inc. | Magnetic tunnel junctions |
Also Published As
Publication number | Publication date |
---|---|
US20100032779A1 (en) | 2010-02-11 |
US8264053B2 (en) | 2012-09-11 |
JP5203844B2 (ja) | 2013-06-05 |
US20120211847A1 (en) | 2012-08-23 |
US8441083B2 (en) | 2013-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5203844B2 (ja) | 半導体装置およびその製造方法 | |
US20230072420A1 (en) | Magnetoresistive Random Access Memory Cell And Fabricating The Same | |
US10707413B1 (en) | Formation of embedded magnetic random-access memory devices | |
US10825499B2 (en) | Magnetic random access memory structure and manufacturing method of the same | |
JP5635666B2 (ja) | 半導体装置の製造方法 | |
US20170194557A1 (en) | Semiconductor structure and method of forming the same | |
JP5072012B2 (ja) | 半導体装置の製造方法 | |
JP2009290073A (ja) | 半導体装置及びその製造方法 | |
TWI702639B (zh) | 半導體結構、電極結構以及相關製造方法 | |
US8383427B2 (en) | Semiconductor device including a magnetic tunnel junction device including a laminated structure and manufacturing method therefor | |
JP5107128B2 (ja) | 半導体装置の製造方法 | |
US10833257B1 (en) | Formation of embedded magnetic random-access memory devices with multi-level bottom electrode via contacts | |
US11665970B2 (en) | Magnetoresistive random access memory (MRAM) device | |
US10468585B1 (en) | Dual function magnetic tunnel junction pillar encapsulation | |
TW201933545A (zh) | 在包括cmos基電晶體之積體電路產品上防護嵌入式mram陣列的方法 | |
TW201923762A (zh) | 半導體結構與製造方法 | |
US20230354715A1 (en) | Magnetoresistive random access memory device | |
JP2023552422A (ja) | 磁気抵抗ランダム・アクセス・メモリ | |
US10867808B1 (en) | Manufacturing method of connection structure | |
US20230125856A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5203844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |