JP7441483B2 - 磁気メモリ素子及びその製造方法、並びに磁気メモリ - Google Patents

磁気メモリ素子及びその製造方法、並びに磁気メモリ Download PDF

Info

Publication number
JP7441483B2
JP7441483B2 JP2019153233A JP2019153233A JP7441483B2 JP 7441483 B2 JP7441483 B2 JP 7441483B2 JP 2019153233 A JP2019153233 A JP 2019153233A JP 2019153233 A JP2019153233 A JP 2019153233A JP 7441483 B2 JP7441483 B2 JP 7441483B2
Authority
JP
Japan
Prior art keywords
layer
magnetic memory
memory element
columnar
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019153233A
Other languages
English (en)
Other versions
JP2021034567A (ja
Inventor
哲郎 遠藤
正昭 丹羽
弘明 本庄
英夫 佐藤
正二 池田
俊成 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2019153233A priority Critical patent/JP7441483B2/ja
Priority to US16/996,559 priority patent/US11258006B2/en
Publication of JP2021034567A publication Critical patent/JP2021034567A/ja
Application granted granted Critical
Publication of JP7441483B2 publication Critical patent/JP7441483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

特許法第３０条第２項適用 ｈｔｔｐｓ：／／ｉｅｅｅ－ｉｅｄｍ．ｏｒｇ／２０１８／ｐｒｏｇｒａｍ／平成３０年１０月１日 ｈｔｔｐｓ：／／ｉｅｅｅｘｐｌｏｒｅ．ｉｅｅｅ．ｏｒｇ／ｄｏｃｕｍｅｎｔ／８６１４６０６ 平成３０年１２月１日 ２０１８ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ（ＩＥＤＭ）Ｈｉｌｔｏｎ Ｓａｎ Ｆｒａｎｃｉｓｃｏ Ｕｎｉｏｎ Ｓｑｕａｒｅ（３３３ Ｏ’Ｆａｒｒｅｌｌ Ｓｔｒｅｅｔ Ｓａｎ Ｆｒａｎｃｉｓｃｏ， ＣＡ ９４１０２）平成３０年１２月５日（開催期間：平成３０年１２月１日～平成３０年１２月５日）
本発明は、磁気メモリ素子及びその製造方法、並びに磁気メモリに関する。
高速性及び高書き換え耐性が得られる次世代不揮発磁気メモリとして、磁気抵抗効果素子を記憶素子として用いたＭＲＡＭ（Magnetic Random Access Memory）の開発が進められている。ＭＲＡＭは、例えば選択トランジスタと磁気抵抗効果素子とが直列に電気的に接続された構造を有する磁気メモリセルを備える。
磁気抵抗効果素子は、２つの磁性層である参照層（固定層）と記録層（自由層）との間に障壁層（非磁性層）が挟まれた構造を有しており、磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有するトンネル磁気抵抗（Tunnel Magnetoresistance：ＴＭＲ）素子とも呼ばれる。参照層は、磁化方向が固定されている。記録層は、スピン注入トルク（ＳＴＴ：Spin Transfer Torque）等を利用して磁化方向を反転することができる。
磁気抵抗効果素子の抵抗値は、参照層及び記録層の磁化方向が平行配置の場合に小さくなり、反平行配置の場合に大きくなる。この２つの抵抗状態をビット情報「０」「１」に割り当てて、データを記録することができる。
特許文献１には、垂直磁気記録をする記録層を有する磁気抵抗効果素子及び磁気メモリが開示されている。
特許文献２には、磁気抵抗効果素子及び磁気メモリが開示されており、単位面積当たりの実効磁気異方性定数に関する記載がある。
国際公開第２０１３／１５３９４２号 国際公開第２０１８／１７９６６０号
しかしながら、上記の磁気メモリ素子では、磁性層を構成するＣｏＦｅＢや非磁性層を構成するＭｇＯにＮ（窒素）が混入すると保磁力特性の劣化を引き起こすことがある。また、柱状積層体及び保護膜の界面近傍ではリーク電流が発生して特性が劣化することがある。そのため、磁気メモリ素子では、保磁力特性の向上やリーク電流低減等、磁気メモリ素子の特性の向上が求められている。
そこで、本発明は、上記のような問題に鑑みてなされたものであり、保磁力特性の向上やリーク電流低減等の特性の向上ができる磁気メモリ素子及びその製造方法、並びに磁気メモリを提供することを目的とする。
本発明による磁気メモリ素子は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜とを備え、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下である。
本発明による磁気メモリは、上記の磁気メモリ素子と、前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部とを備える。
本発明による磁気メモリ素子の製造方法は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、前記積層体を柱状に加工して柱状積層体とする工程と、前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下となるように、前記絶縁膜を形成する。
本発明による磁気メモリ素子は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜とを備え、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上である。
本発明による磁気メモリは、上記の磁気メモリ素子と、前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部とを備える。
本発明による磁気メモリ素子の製造方法は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、前記積層体を柱状に加工して柱状積層体とする工程と、前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上となるように、前記絶縁膜を形成する。
本発明によれば、記録層及び障壁層の一方又は両方において柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下であるので、磁気メモリ素子の保磁力特性を向上でき、磁気メモリ素子の特性を向上できる。
また、本発明によれば、記録層及び障壁層の一方又は両方において柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上であるので、柱状積層体及び絶縁膜の界面近傍においてリーク電流を低減して、磁気メモリ素子の特性を向上できる。
図１（Ａ）は、本発明の第１実施形態の磁気メモリ素子の断面図であり、図１（Ｂ）は、図１（Ａ）の磁気メモリ素子を構成する柱状積層体の上面の概略図である。 図２（Ａ）は、図１（Ａ）に示す磁気メモリ素子の柱状積層体の断面図であり、図２（Ｂ）は、図２（Ａ）の一点差線における断面を示す概略図である。 図３は、図１（Ａ）に示す磁気メモリ素子の模式的な断面図である。 図４Ａは、積層体形成工程を説明する説明図である。 図４Ｂは、積層体の柱状加工工程を説明する説明図である。 図４Ｃは、第２絶縁膜形成工程を説明する説明図である。 図５は、ＥＥＬＳ（電子エネルギー損失分光）測定のための薄膜試料を作成する工程を説明する説明図である。 図６は、ＥＥＬＳ測定のための薄膜試料を説明する説明図である。 図７（Ａ）～（Ｆ）は、実施例１の磁気メモリ素子の断面のＥＥＬＳによる元素の空間分布を示すＴＥＭ画像であり、図７（Ｇ）は図７（Ａ）～（Ｆ）に対応する部分を示す模式的な断面図である。 図８（Ａ）は、窒素濃度測定における測定面を説明する説明図であり、図８（Ｂ）は図８（Ａ）に示した測定面の拡大図である。 図９（Ａ）～（Ｆ）は、実施例２の磁気メモリ素子の断面のＥＥＬＳによる元素の空間分布を示すＴＥＭ画像であり、図９（Ｇ）は図９（Ａ）～（Ｆ）に対応する部分を示す模式的な断面図である。 図１０Ａは、実施例１の磁気メモリ素子の断面のＥＥＬＳによる柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮ（窒素）強度分布を示すグラフである。 図１０Ｂは、実施例２の磁気メモリ素子の断面のＥＥＬＳによる柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮ（窒素）強度分布を示すグラフである。 図１１は、実施例１及び実施例２の磁気メモリ素子の接合距離Ｄ（Junction CD）に対する保磁力Ｈｃを示すグラフである。 図１２は、実施例１及び実施例２の磁気メモリ素子のＥＥＬＳによる柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮ（窒素）濃度を示すグラフである。 図１３は、本発明の第１実施形態の磁気メモリ素子を用いた磁気メモリ装置の構成を示すブロック図である。 図１４（Ａ）は、本発明の第２実施形態の磁気メモリ素子の断面図であり、図１４（Ｂ）は、図１４（Ａ）の磁気メモリ素子を構成する柱状積層体の上面の概略図である。 図１５は、図１４（Ａ）に示す磁気メモリ素子の模式的な断面図である。
（１）第１実施形態
（１－１）第１実施形態の磁気メモリ素子の全体構成
図１（Ａ）及び図１（Ｂ）を参照して、本発明の実施形態の磁気メモリ素子１について説明する。図１（Ａ）は、磁気メモリ素子１の断面図である。図１（Ｂ）は、図１（Ａ）の磁気メモリ素子を構成する柱状積層体の上面の概略図である。磁気メモリ素子１は、基板１０の主面（ＸＹ面と平行な面）において、Ｚ方向に積層した柱状積層体ＳＴを有する。
柱状積層体ＳＴは、基板１０側から、第１絶縁膜１１、第１導電層１２、第１強磁性層１３、第１非磁性層１４、第２強磁性層１５、非磁性結合層１６、第３強磁性層１７、第２非磁性層１８及び第２導電層１９がこの順に積層した構造を有する。また、柱状積層体ＳＴの側面を覆って保護膜である第２絶縁膜２０が設けられている。第２絶縁膜２０は、柱状積層体ＳＴの頂部及び柱状積層体ＳＴが設けられていない部分の基板１０に隣接して設けられている。なお、図１（Ｂ）では第２絶縁膜２０の表示は省略されている。
磁気メモリ素子１では、第１強磁性層１３によって参照層ＦＸが構成されている。第１非磁性層１４によってトンネル接合層である障壁層ＴＬが構成されている。また、第２強磁性層１５、非磁性結合層１６及び第３強磁性層１７の積層体によって記録層ＦＲが構成されている。磁気メモリ素子１は、参照層ＦＸ、障壁層ＴＬ、記録層ＦＲで構成された磁気トンネル接合（ＭＴＪ）を有する。参照層ＦＸの第１強磁性層１３の磁化方向Ｍ１３、記録層ＦＲの第２強磁性層１５の磁化方向Ｍ１５及び第３強磁性層１７の磁化方向Ｍ１７は、膜面に対して垂直方向（Ｚ方向）である。本実施形態の磁気メモリ素子１は、垂直磁化タイプの磁気メモリ素子である。柱状積層体ＳＴは、このようなＭＴＪを有する積層体であり、柱状積層体ＳＴをＭＴＪ（素子）と称する場合がある。
基板１０は、例えば、Ｓｉ（シリコン）基板あるいはＭｇＯ（酸化マグネシウム）基板等が用いられる。その他の材料の基板が用いられてもよい。具体的には、３００ｍｍφのＳｉ基板である。
第１絶縁膜１１は、例えば、ＳｉＯ２（酸化シリコン）等の絶縁体で形成されている。第１絶縁膜は、磁気メモリ素子１と基板１０との間を絶縁可能な膜厚であればよい。
第１導電層１２は、磁気メモリ素子１に接続する電極となる層である。第１導電層１２としては、表面粗さが小さく、第１強磁性層１３において膜面方向（Ｚ方向）に＜１００＞配向を実現できる材料が好ましい。例えば、Ｔａ（タンタル）、Ｔａ及びＲｕ（ルテニウム）の積層膜を用いることができる。
第１強磁性層１３は、磁化方向Ｍ１３が膜面に対して垂直方向（Ｚ方向）に固定されている。例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）のうちの少なくとも１つを含み、Ｂ（ホウ素）、Ｃ（炭素）、Ｎ、Ｏ（酸素）、Ｆ（フッ素）、Ｓｉ、Ａｌ（アルミニウム）、Ｐ（リン）、Ｓ（硫黄）のうちの少なくとも１つを含む強磁性体により形成されている。具体的には、ＣｏＦｅＢを好ましく用いることができる。また、第１強磁性層１３は、多層膜や合金膜であってもよく、Ｃｏ及びＰｔ（白金）又はＰｄ（パラジウム）の積層体、Ｎｉ及びＰｔ又はＰｄの積層体、Ｃｏ及びＲｕの積層体、ＦｅＰｔ合金、Ｔｂ（テルビウム）ＣｏＦｅ合金などの垂直磁気異方性材料を用いることができる。第１強磁性層１３は、例えば、第１導電層１２側から、Ｃｏ－Ｐｔ積層体／Ｃｏ／Ｒｕ／Ｃｏ－Ｐｔ積層体／Ｃｏ／Ｔａ又はＷ（タングステン）／ＣｏＦｅＢとすることができる。
第１非磁性層１４は、参照層ＦＸ及び記録層ＦＲに挟まれた障壁層ＴＬである。例えば、Ｎ、Ｏ、Ｃのうちの少なくとも１つを含む非磁性体により形成されている。具体的には、ＭｇＯ、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２等のＯ（酸素）を含む化合物からなる。第１非磁性層１４は、第１強磁性層１３及び第２強磁性層１５との組み合わせで磁気抵抗変化率が大きくなり、かつ界面磁気異方性が発現する材料が好ましい。
第２強磁性層１５は、磁化方向Ｍ１５が膜面に対して垂直方向（Ｚ方向）であり、スピン注入で磁化方向の反転が可能である。例えば、Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つを含み、Ｂ、Ｃ、Ｎ、Ｏ、Ｆ、Ｓｉ、Ａｌ、Ｐ、Ｓのうちの少なくとも１つを含む強磁性体により形成されている。具体的には、ＣｏＦｅＢを好ましく用いることができる。ＣｏＦｅＢの組成を（Ｃｏ１００－ＸＦｅＸ）１００－ＹＢＹとして表した場合には、Ｙは原子数比で１５≦Ｙ≦２５であることが好ましい。また、Ｘは原子数比で２０≦Ｘであることが好ましい。
非磁性結合層１６は、Ｔａ、Ｈｆ（ハフニウム）、Ｗ、Ｚｒ（ジルコニウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔｉ（チタン）のうちの少なくとも１つを含む金属材料で形成されている。特にＴａを含む金属材料であることが好ましく、この場合、熱処理を行うことで第２強磁性層１５及び第３強磁性層１７からＢやＣ等の添加材料を非磁性結合層１６が吸収し、第２強磁性層１５及び第３強磁性層１７の結晶化を促進できる。また、非磁性結合層１６が第２強磁性層１５及び第３強磁性層１７の垂直磁気異方性エネルギー密度を弱めることもない。非磁性結合層１６の膜厚は、０．２ｎｍ以上１．０ｎｍ以下であることが好ましい。特に、非磁性結合層１６の膜厚が０．２ｎｍ以上０．６ｎｍ以下であることが好ましい。非磁性結合層１６の膜厚が薄すぎると、第２強磁性層１５及び第３強磁性層１７からの添加元素の吸収効果が無くなり、第２強磁性層１５および第３強磁性層１７の磁化容易軸が垂直方向に向きにくくなる。一方、非磁性結合層１６の膜厚が厚すぎると、第２強磁性層１５及び第３強磁性層１７が独立に振る舞うようになり、熱安定性向上の効果が得られない。このようなことから非磁性結合層の膜厚の上限および下限が決定される。
第３強磁性層１７は、第２強磁性層１５と同様に、磁化方向Ｍ１７が膜面に対して垂直方向（Ｚ方向）であり、スピン注入による第２強磁性層１５の磁化方向Ｍ１５の反転に伴って磁化方向Ｍ１７が反転する。第３強磁性層１７は、第２強磁性層１５と同様の強磁性体により形成されている。具体的には、ＣｏＦｅＢを好ましく用いることができる。
上記のように、第２強磁性層１５、非磁性結合層１６及び第３強磁性層１７によって記録層ＦＲが構成されている。第１強磁性層１３の磁化方向Ｍ１３は膜面に対して垂直方向（図１では＋Ｚ方向）に固定されている。一方で、第２強磁性層１５の磁化方向Ｍ１５及び第３強磁性層１７の磁化方向Ｍ１７は、膜面に対して垂直方向であるが、磁化方向の反転が可能である。また、第２強磁性層１５の磁化方向Ｍ１５及び第３強磁性層１７の磁化方向Ｍ１７は同じ方向である。記録層ＦＲを上記の多層構造とすることで、垂直磁化を維持しながら、記録層ＦＲの膜厚を厚くすることが可能となり、磁気メモリ素子の熱安定指数を向上できる。本実施形態では、記録層ＦＲは第２強磁性層１５及び第３強磁性層１７の２層の強磁性層を含み、２層の強磁性層（第２強磁性層１５及び第３強磁性層１７）の間に非磁性結合層１６が設けられているが、このような層構成に限定されない。記録層ＦＲは、複数の強磁性層及び少なくとも１層の非磁性結合層を含み、強磁性層と非磁性結合層とが交互に積層した多層積層体であってもよい。
第２強磁性層１５及び第３強磁性層１７の合計膜厚は、０．８ｎｍ以上６０ｎｍ以下であることが好ましい。第２強磁性層１５及び第３強磁性層１７の合計膜厚の下限に関しては、第２強磁性層１５及び第３強磁性層１７において垂直方向が磁化容易軸となれば、どれだけ薄くてもよく、理論的には膜厚の下限は０に限りなく近づけられる。しかし、現実には膜厚が薄くなると第２強磁性層１５及び第３強磁性層１７は、徐々に常磁性的に振る舞うようになる。この強磁性から常磁性に遷移する膜厚は、薄膜の成膜やアニールのコンディションに強く依存するが、概ね０．４ｎｍ以上０．９ｎｍ以下程度である。このため、第２強磁性層１５及び第３強磁性層１７の合計膜厚は、０．８ｎｍ以上であることが好ましい。また、熱安定性、動作の安定性、および製造容易性を高めるには、これらの強磁性層の合計膜厚を厚くすることが好ましく、このため、第２強磁性層１５及び第３強磁性層１７の合計膜厚は、２ｎｍ以上であることが好ましい。
柱状積層体ＳＴは、記録層ＦＲの障壁層ＴＬとは反対側の面に設けられた保護層（第２非磁性層１８）を含む。保護層は、Ｏを含む非磁性体により形成された第２非磁性層１８で構成されている。第２非磁性層１８は、記録層ＦＲ中の第３強磁性層１７との界面に界面磁気異方性を生じさせ、第３強磁性層１７の磁化方向Ｍ１７を膜面に対して垂直方向にする。具体的には、ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２等のＯ（酸素）を含む化合物からなる。第２非磁性層１８の膜厚は、例えば０．５ｎｍ以上２ｎｍ以下であり、第１非磁性層１４の膜厚より薄いことが好ましい。本実施形態の磁気メモリ素子から情報を読み出す際には、磁気抵抗効果が用いられる。第１非磁性層１４は磁気抵抗効果の抵抗値に影響する。従って、第１非磁性層１４の膜厚は、良好な読み出し特性が得られる膜厚であることが好ましい。例えば、第１非磁性層１４にＭｇＯを用いた場合、そのトンネル抵抗はＭｇＯ膜の膜厚に対して指数関数的に変化する。良好な読み出し特性を得るためにはトンネル抵抗は概ね０．５ｋΩ以上１００ｋΩ以下に設計される。このようなトンネル抵抗が得られるＭｇＯ膜の膜厚は、素子のサイズにもよるが、概ね０．５ｎｍ以上２ｎｍ以下程度である。また、第２非磁性層１８は、第３強磁性層１７に垂直磁気異方性を付与できる膜厚を有していればよく、第２非磁性層１８としてＭｇＯを用いた場合には、０．５ｎｍ以上の膜厚で実現できる。
第２導電層１９は、磁気メモリ素子１に接続する電極となる層である。例えば、Ｔａ、Ｔａ及びＲｕの積層膜、Ｔｉ等を用いることができる。
第２絶縁膜２０は、柱状積層体ＳＴの側面を覆って柱状積層体ＳＴ及び基板１０上に全面に形成されている。第２絶縁膜２０は柱状積層体ＳＴを保護する保護膜である。第２絶縁膜２０は、窒素を含有する絶縁体により構成されており、例えば窒化シリコン（ＳｉＮ）が好ましく用いられる。第２絶縁膜２０の膜厚は、柱状積層体ＳＴを保護する効果を十分に得るために５ｎｍ以上であることが好ましい。第２絶縁膜２０の膜厚に上限は特にないが、例えば１００ｎｍである。
次に、実効磁気異方性定数について説明する。Ｘ軸及びＹ軸を平面内に、Ｚ軸をＸ－Ｙ平面と垂直な方向に取った座標において、実効磁気異方性エネルギーＫｅｆｆ及び記録層ＦＲの膜厚ｔの積Ｋｅｆｆｔ（以下、Ｋｅｆｆｔを実効磁気異方性定数という。）は、以下の式で表される。
Figure 0007441483000001
上記の式において、Ｋｉは界面磁気異方性エネルギー密度、ＮｚはＺ軸の反磁界係数、ＮｘはＸ軸の反磁界係数、Ｍｓは飽和磁化、μ０は真空の透磁率、Ｋｂは、バルク（結晶）磁気異方性や磁気弾性効果に由来するバルク磁気異方性エネルギー密度である。なお、Ｎｘは、Ｙ軸の反磁界係数Ｎｙと等しいものとする。単位面積当たりの実効磁気異方性定数Ｋｅｆｆｔが正の時は垂直磁気異方性を示し、負の時は面内磁気異方性を示す。即ち、Ｋｅｆｆｔが正の時は膜面に垂直なＺ方向が磁化容易軸となる。
上記の式において、磁気メモリ素子の磁気トンネル接合ＭＴＪの接合距離Ｄが小さくなると、式中の（Ｎｚ－Ｎｘ）が小さくなり、Ｋｅｆｆｔが大きくなる。それに伴って、保磁力Ｈｃも大きくなる。即ち、磁気トンネル接合ＭＴＪの接合距離Ｄ及び保磁力Ｈｃは大よそ反比例の関係となる。
図２（Ａ）は、図１（Ａ）に示す磁気メモリ素子の柱状積層体ＳＴの断面図であり、図２（Ｂ）は、図２（Ａ）の一点差線におけるＸ－Ｙ平面と平行な面での断面を示す概略図である。図２（Ａ）では、第２強磁性層１５、非磁性結合層１６及び第３強磁性層１７を合わせて記録層ＦＲとして示している。
柱状積層体ＳＴは円錐台形状であり、図２（Ａ）中の一点差線におけるＸ－Ｙ平面と平行な面での柱状積層体ＳＴの断面は円形となる。ここでは、記録層ＦＲの膜厚方向（Ｚ方向）の略中央の高さでのＸ－Ｙ平面と平行な面での断面を、上記の断面として示している。図２（Ｂ）に示すように、柱状積層体ＳＴの上記の断面の形状は、直径Ｄ０の円形である。円錐台形状の柱状積層体ＳＴは、側面がテーパー状の斜面を含む。本実施形態では、柱状積層体は円錐台形状を有するが、柱状積層体の形状はこれに限定されず、円柱状、楕円柱状、楕円錘台形状であってもよい。円柱状とは、上記のＸ－Ｙ平面と平行な面での断面が円形である柱状の形状である。楕円柱状とは、上記のＸ－Ｙ平面と平行な面での断面が楕円形である柱状の形状である。楕円錘台形状とは、上記のＸ－Ｙ平面と平行な面での断面が楕円形である楕円錘の台形状である。楕円錘台形状の柱状積層体は、側面がテーパー状の斜面を含む。
本実施形態の磁気メモリ素子１では、第２絶縁膜２０が窒素を含む絶縁膜であり、成膜時に窒素が柱状積層体ＳＴの内部に入り込む。図２（Ｂ）に示すように、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端からｄ１内側の位置での直径をＤ１とし、柱状積層体ＳＴの外周の端からｄ２内側の位置での直径をＤ２とする。本実施形態においては、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端からｄ１内側の位置で、窒素濃度が７×１０３０個／ｍ２以上である。ｄ１は、例えば２ｎｍである。また、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端からｄ２内側の位置で、窒素濃度が４×１０２９個／ｍ２以下である。ｄ２は、例えば１３ｎｍである。
本実施形態において、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から内側の所定の位置で窒素の検出の可否は次のように定義する。柱状積層体ＳＴの断面におけるＥＥＬＳ（Electron Energy Loss Spectroscopy）による元素の空間分布を測定したときに、窒素濃度として検出限界を上回る濃度が検出された場合、その位置で窒素検出可能とする。また、検出された窒素濃度が検出限界以下であった場合、その位置での窒素検出は不可能とする。ＥＥＬＳにおける窒素の検出限界の濃度は、４×１０２９個／ｍ２である。即ち、検出濃度が４×１０２９個／ｍ２程度以下であって検出限界濃度に対しての有意差が認められない部分は、ＥＥＬＳで窒素が検出できない部分である。検出濃度が４×１０２９個／ｍ２を超える濃度である部分は、検出限界に対して有意に窒素が検出可能な部分である。本実施形態では、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で窒素濃度が４×１０２９個／ｍ２以下である。即ち、柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で窒素を検出できない。
また、柱状積層体ＳＴの外周の端から１３ｎｍまでの各位置で窒素が検出可能である。即ち、柱状積層体ＳＴの外周の端から１３ｎｍまでの各位置で窒素濃度が４×１０２９個／ｍ２を超える。その中でも柱状積層体ＳＴの外周の端から２ｎｍ内側の位置は窒素濃度が７×１０３０個／ｍ２以上の高濃度に窒素が含まれた部分である。
本実施形態の磁気メモリ素子１では、第２絶縁膜２０が窒素を含む絶縁膜であり、成膜時に窒素が柱状積層体ＳＴの内部に入り込む。図３は、図１（Ａ）に示す本実施形態の磁気メモリ素子の模式的な断面図であり、窒素が柱状積層体ＳＴの内部に入り込む様子を模式的に示している。
第２絶縁膜２０は窒化シリコンで構成されており、第２絶縁膜２０中のシリコン原子２０ａ及び窒素原子２０ｂが含まれている。第２絶縁膜２０中には、シリコン原子２０ａ及び窒素原子２０ｂは組成比に応じて含有されている。ここで、例えば、第１非磁性層１４とその上下層との界面において、また、第２非磁性層１８とその上下層との界面において、窒素原子２０ｂは、柱状積層体ＳＴの外周の端から内側に入り込んでいる。本実施形態では、窒素原子２０ｂが柱状積層体ＳＴの内側に入り込んでいる距離は最大で１３ｎｍであり、また、柱状積層体ＳＴの外周の端から内側に２ｎｍの位置では、窒素原子２０ｂは高濃度に入り込んでいる。
（１－２）第１実施形態の磁気メモリ素子の製造方法
以下、図４Ａ～図４Ｃを参照して、本実施形態の磁気メモリ素子１の製造方法について説明する。まず、例えばＳｉからなる基板１０の表面に熱酸化法あるいは化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法により酸化シリコンの第１絶縁膜１１を形成する。続いて、例えば、スパッタリング法あるいは分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）等の物理蒸着（ＰＶＤ：Physical Vapor Deposition）法により、第１導電層１２、第１強磁性層１３、第１非磁性層１４、第２強磁性層１５、非磁性結合層１６、第３強磁性層１７、第２非磁性層１８及び第２導電層１９の各層を、それぞれ所定の材料を用いて所定の膜厚で積層する。このようにして、図４Ａに示すように積層膜が形成された状態とする。
次に、磁気メモリ素子として残す部分を保護するレジスト膜を成膜し、レジスト膜をマスクとしてＲＩＥ（反応性イオンエッチング）等のエッチング処理を行い、第１導電層１２～第２導電層１９の積層体を柱状積層体にパターン加工する。続いて、レジスト膜を除去する。このようにして、図４Ｂに示すように、積層体を加工して柱状積層体ＳＴが形成された状態とする。第１絶縁膜１１については、柱状積層体ＳＴに含まれるように加工してもよいが、柱状積層体ＳＴに含めないで第１絶縁膜１１の全部を残してもよく、第１絶縁膜１１の上方から一部のみが加工されるようにしてもよい。上記のエッチングとしては、形成される柱状積層体ＳＴの表面に導入されるダメージをできるだけ低減できるエッチング法を用いて行う。具体的には、エッチングガスとして窒素及び水素を用いないＲＩＥを行う。これにより、導入されるダメージを低減して柱状積層体ＳＴを形成できる。
次に、図４Ｃに示すように、例えばアンモニア等の窒素含有ガス及びシラン等のシリコン含有ガスを用いたプラズマＣＶＤ法により、柱状積層体ＳＴの表面を被覆して全面に窒化シリコンを形成し、第２絶縁膜２０を形成する。ここでは、成膜温度を２００℃以下としたプラズマＣＶＤにより、窒化シリコンを堆積する。成膜温度が２００℃以下であるプラズマＣＶＤ法によると、柱状積層体ＳＴの内部に窒素が入り込むのを抑制することができる。具体的には、成膜温度を２００℃以下とすることで、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で、窒素濃度を４×１０２９個／ｍ２以下とすることができる。
また、窒化シリコンを成膜する際に、柱状積層体ＳＴの表面から極浅の領域に高濃度の窒素含有領域を設けて、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から２ｎｍ内側の位置で、窒素濃度を７×１０３０個／ｍ２以上とすることが好ましい。具体的には、柱状積層体ＳＴの表面から極浅の領域に高濃度の窒素含有領域を設けるために、エッチング処理により得られた柱状積層体ＳＴの表面にプラズマ窒化処理を行う。プラズマ窒化処理は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のゲート絶縁膜としての酸窒化シリコン膜を形成するための窒化処理に適用されている。窒化処理により、ＭＯＳＦＥＴのゲート絶縁膜の誘電率を上げて電気的膜厚を薄膜化することができる。また、ｐ型のＭＯＳＦＥＴにおいてはポリシリコンからなるゲート電極にＢ（ホウ素）が導電性不純物として注入されるが、上記の窒化処理を行うことによりＢのゲート絶縁膜への拡散を抑制することができる。本実施形態においては、プラズマ窒化により、プラズマの電子温度の低温化（＜１．５ｅＶ）を図り、プラズマによって基板に照射されるイオンのエネルギーを低減し、柱状積層体ＳＴの表面に導入されるダメージを抑制することができる。このように柱状積層体ＳＴ（ＭＴＪ）の表面層中に局在した分布を制御できることは、平衡反応である熱処理とは異なり、プラズマ処理の特徴である。また、高濃度の窒化シリコン膜は高い耐酸化特性を有しており、後工程において酸化処理を行う再に、酸化による増膜を抑制することができる。
また、上記の窒化シリコンを成膜するプラズマＣＶＤにおいて、成膜の初期に窒素含有ガスのみを導入して、途中から窒素含有ガス及びシリコン含有ガスを導入すること、あるいは、成膜の初期に窒素含有ガスの流量を高め、途中から所定の流量の窒素含有ガス及びシリコン含有ガスを導入することで、初期に成膜される窒化シリコンにおける窒素濃度を高めるようにしてもよい。
（１－３）磁気メモリ素子の動作
以下、本実施形態の磁気メモリ素子１の動作について説明する。まず、書き込み動作について説明する。「１」の書き込み動作では、磁気メモリ素子１の第１導電層１２及び第２導電層１９の間に所定の書き込み電圧を印加することによって、磁気メモリ素子１に電流を流す。この時、記録層ＦＲを構成する第２強磁性層１５の磁化方向Ｍ１５及び第３強磁性層１７の磁化方向Ｍ１７が、参照層ＦＸを構成する第１強磁性層１３の磁化方向Ｍ１３が反平行状態となり、磁気メモリ素子１は高抵抗状態となり、例えば情報は「１」を記録する。一方、「０」の書き込み動作では、「１」の書き込み動作とは逆方向に電流を流し、記録層ＦＲにおいてスピン注入による磁化方向の反転を生じさせる。この時、記録層ＦＲを構成する第２強磁性層１５の磁化方向Ｍ１５及び第３強磁性層１７の磁化方向Ｍ１７が、参照層ＦＸを構成する第１強磁性層１３の磁化方向Ｍ１３が平行状態となり、磁気メモリ素子１は低抵抗状態となり、例えば情報「０」を記録する。
次に、読み出し動作について説明する。「１」又は「０」が書き込まれた磁気メモリ素子１の第１導電層１２及び第２導電層１９の間に所定の読み出し電圧を印加して読み出し電流を流す。読み出し電流をセンス増幅器で検出して、磁気メモリ素子１の抵抗変化による信号の違いを読み取る。これにより、例えば磁気メモリ素子１が高抵抗状態である時は情報「１」として読み出し、低抵抗状態である時は情報「０」として読み出す。
（１－４）磁気メモリ素子の作用・効果
記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で、窒素濃度を４×１０２９個／ｍ２以下とすることで、記録層ＦＲや障壁層ＴＬへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。また、記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から２ｎｍ内側の位置で、窒素濃度を７×１０３０個／ｍ２以上とすることで、柱状積層体及び保護膜の界面近傍で発生するリーク電流を抑制できる。このように、磁気メモリ素子において、保磁力特性の向上やリーク電流低減等、磁気メモリ素子の特性の向上が可能である。
（２）実施例
（２－１）実施例１の作成
シリコンからなる基板１０に熱酸化処理により第１絶縁膜１１（１００ｎｍ）を形成し、スパッタリング法により、Ｔａ及びＲｕの積層体からなる第１導電層１２（２６ｎｍ）、Ｃｏ及びＰｔの積層体からなる第１強磁性層１３（１２ｎｍ）、ＭｇＯからなる第１非磁性層１４（１．１ｎｍ）、ＣｏＦｅＢからなる第２強磁性層１５（１．２ｎｍ）、Ｔａからなる非磁性結合層１６（０．５ｎｍ）、ＣｏＦｅＢからなる第３強磁性層１７（１．０ｎｍ）、ＭｇＯからなる第２非磁性層１８（１．０ｎｍ）、Ｔａからなる第２導電層１９（７０ｎｍ）を積層した。次に、レジスト膜をマスクとしてＲＩＥ処理を行い、第１導電層１２～第２導電層１９の積層体を柱状積層体にパターン加工した。続いて、プラズマ窒化処理を行った後、処理温度が３００℃のプラズマＣＶＤにより柱状積層体ＳＴを覆って前面に窒化シリコンを堆積して第２絶縁膜２０を形成した。以上のようにして磁気メモリ素子を作成し、実施例１とした。
（２－２）実施例２の作成
実施例１に対して、第２絶縁膜２０（３０ｎｍ）を形成する際のプラズマＣＶＤの処理温度を２００℃とし、それ以外は実施例１と同様にして磁気メモリ素子を作成し、実施例２とした。
（２－３）ＥＥＬＳ測定用の薄膜試料の作成
上記のようにして得られた実施例１及び実施例２に係る磁気メモリ素子の柱状積層体を薄膜化して薄膜試料ＴＳを作成した。図５は、ＥＥＬＳ測定のための薄膜試料を作成する工程を説明する説明図である。具体的には、柱状積層体ＳＴの側面からＹ方向及び－Ｙ方向にＦＩＢ（Focused Ion Beam）法による薄膜化ＥＴを行った。図６は、ＥＥＬＳ測定のための薄膜試料を説明する説明図である。上記の薄膜化ＥＴにより、Ｙ方向に例えば５０ｎｍ程度の厚みａを有する薄膜試料ＴＳを作成した。なお、薄膜試料ＴＳの作成にあたっては、柱状積層体ＳＴの周囲にカーボンやタングステンあるいは樹脂等からなる埋め込み層を設けて柱状積層体ＳＴを保護するようにして形成した。薄膜試料ＴＳの厚み方向（Ｙ方向）は、ＥＥＬＳ測定時の電子ビームＥＢの照射方向となる。
（２－４）ＥＥＬＳ測定
上記のようにして得られた実施例１及び実施例２に係る磁気メモリ素子の柱状積層体における断面のＴＥＭ（Transmission Electron Microscope）画像を取得した。具体的には、上記のようにして得られた薄膜試料ＴＳの厚さ方向に沿って加速電圧２００ｋＶで電子を入射し、試料物質との相互作用によりエネルギーを失った非弾性散乱電子を分光する電子エネルギー損失分光（Electron Energy Loss Spectroscopy:ＥＥＬＳ）により、電子ビーム照射地点における元素分析を行い、得られたデータからマッピング処理を行ってその空間分布を画像化した。ＥＥＬＳ測定では、各照射地点でのＯのＫ殻、ＦｅのＬ殻、ＣｏのＬ殻、ＢのＫ殻、ＮのＫ殻及びＲｕのＭ殻の各内殻電子の遷移による吸収を測定することで、元素分析を行った。
（２－５）ＴＥＭ画像
図７（Ａ）～図７（Ｆ）は、実施例１の磁気メモリ素子の断面のＥＥＬＳによる元素の空間分布を示すＴＥＭ画像であり、図７（Ｇ）は図７（Ａ）～図７（Ｆ）に対応する部分を示す模式的な断面図である。
図７（Ａ）はＯのＫ殻の内殻電子の遷移による吸収からＯの空間分布を示したものである。図７（Ａ）から、第１非磁性層１４及び第２非磁性層１８にＯが含有されていることが確認された。
図７（Ｂ）はＦｅのＬ殻の内殻電子の遷移による吸収からＦｅの空間分布を示したものである。図７（Ｂ）から、主に記録層ＦＲにＦｅが含有されていることが確認された。
図７（Ｃ）はＣｏのＬ殻の内殻電子の遷移による吸収からＣｏの空間分布を示したものである。図７（Ｃ）から、第１強磁性層１３及び記録層ＦＲにＣｏが含有されていることが確認された。
図７（Ｄ）はＢのＫ殻の内殻電子の遷移による吸収からＢの空間分布を示したものである。図７（Ｄ）から、記録層ＦＲにＢが含有されていることが確認された。
図７（Ｅ）はＮのＫ殻の内殻電子の遷移による吸収からＮの空間分布を示したものである。図７（Ｅ）から、柱状積層体ＳＴを被覆するように窒化膜が形成されていることが確認された。
なお、図７（Ｅ）中の点線で囲んだ領域は、図７（Ｇ）の第１非磁性層１４、記録層ＦＲ及び第２非磁性層１８を囲むＮ濃度測定の対象領域ＡＲに対応する。対象領域ＡＲに分布するＮの濃度を、柱状積層体ＳＴの外周から内部へ（図７（Ｇ）中に矢印ＳＣで示した方向へ）計測することで、対象領域ＡＲにおける柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮの強度プロファイルを得ることが可能である。ここで、柱状積層体ＳＴの外周の端から所定の距離（例えば２ｎｍ、あるいは１３ｎｍ）の位置での窒素濃度とは、着目する層（記録層ＦＲ、第１非磁性層１４及び第２非磁性層１８を含む層）における柱状積層体ＳＴの外周の端から所定の距離の位置での窒素濃度とする。窒素濃度とは、具体的には、柱状積層体ＳＴの側面がテーパー状の斜面であるので、記録層ＦＲの中心線が柱状積層体ＳＴの外周と交差する点、すなわち記録層ＦＲの端を起点とし、ここからＬｎｍ内側の位置における対象領域ＡＲ内での平均窒素濃度を指す。ここで、上述の薄膜試料ＴＳにおいて窒素濃度を測定する際の測定面について説明する。図８（Ａ）は、窒素濃度測定における薄膜試料の測定面を説明する説明図であり、図８（Ｂ）は図８（Ａ）に示した測定面の拡大図である。薄膜試料ＴＳの測定面ＭＰは、薄膜試料ＴＳのＹ方向の厚さａ×対象領域ＡＲのＺ方向の幅ｂで定義され、Ｘ方向に垂直（ＹＺ平面に平行な面）である。電子ビームＥＢの照射方向は薄膜試料ＴＳの厚み方向（Ｙ方向）となる。各測定面で検出された窒素原子２０ｂを模式的に図中〇で示している。柱状積層体ＳＴの外周の端から各位置での窒素濃度とは、柱状積層体ＳＴの外周の端からの各位置における、測定面ＭＰの面積内で検出されたＮの個数に対応する。従ってＥＥＬＳマッピングから求められる窒素濃度はＮの面密度に対応するものであり、単位は「個／ｍ２」である。本実施例では、図７（Ｅ）の点線で囲んだ対象領域ＡＲにおいて膜面に垂直な方向（Ｚ方向）で平均した窒素濃度を柱状積層体ＳＴの外周から内部へ（矢印ＳＣで示した方向へ）測定し、Ｎの強度プロファイルを得た。
図７（Ｆ）はＲｕのＭ殻の内殻電子の遷移による吸収からＲｕの空間分布を示したものである。図７（Ｆ）から、第１強磁性層１３及び第２導電層１９にＲｕが含有されていることが確認された。
図９（Ａ）～図９（Ｆ）は、実施例２の磁気メモリ素子の断面のＥＥＬＳによる元素の空間分布を示すＴＥＭ画像であり、図９（Ｇ）は図９（Ａ）～図９（Ｆ）に対応する部分を示す模式的な断面図である。
図９（Ａ）はＯのＫ殻の内殻電子の遷移による吸収からＯの空間分布を示したものである。実施例１と同様に、図９（Ａ）から、第１非磁性層１４及び第２非磁性層１８にＯが含有されていることが確認された。
図９（Ｂ）はＦｅのＬ殻の内殻電子の遷移による吸収からＦｅの空間分布を示したものである。実施例１と同様に、図９（Ｂ）から、主に記録層ＦＲにＦｅが含有されていることが確認された。
図９（Ｃ）はＣｏのＬ殻の内殻電子の遷移による吸収からＣｏの空間分布を示したものである。実施例１と同様に、図９（Ｃ）から、第１強磁性層１３及び記録層ＦＲにＣｏが含有されていることが確認された。
図９（Ｄ）はＢのＫ殻の内殻電子の遷移による吸収からＢの空間分布を示したものである。実施例１と同様に、図９（Ｄ）から、記録層ＦＲにＢが含有されていることが確認された。
図９（Ｅ）はＮのＫ殻の内殻電子の遷移による吸収からＮの空間分布を示したものである。実施例１と同様に、図９（Ｅ）から、柱状積層体ＳＴを被覆するように窒化膜が形成されていることが確認された。なお、実施例１と同様に、対象領域ＡＲに分布するＮの数を、柱状積層体ＳＴの外周から内部へ（図９（Ｇ）中に矢印ＳＣで示した方向へ）計測することで、対象領域ＡＲにおける柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮの強度プロファイルを得ることが可能である。
図９（Ｆ）はＲｕのＭ殻の内殻電子の遷移による吸収からＲｕの空間分布を示したものである。実施例１と同様に、図９（Ｆ）から、第１強磁性層１３及び第２導電層１９にＲｕが含有されていることが確認された。
（２－６）Ｎの強度プロファイル
図１０Ａは、図７（Ｅ）に示したＮの空間分布から得られた、実施例１に係る柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮ強度（Ｎプロファイル）である。ＭＴＪ端からの距離が小さい（ＭＴＪ側面に近い）程Ｎ強度が強く、ＭＴＪ端からの距離が大きい（ＭＴＪ側面から遠い）程、Ｎ強度が弱くなっている。
図１０Ｂは、図９（Ｅ）に示したＮの空間分布から得られた、実施例２に係る柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮ強度（Ｎプロファイル）である。実施例１と同様に、ＭＴＪ端からの距離が小さい（ＭＴＪ側面に近い）程Ｎ強度が強く、ＭＴＪ端からの距離が大きい（ＭＴＪ側面から遠い）程、Ｎ強度が弱くなっている。
図１０Ｂの実施例２と図１０Ａの実施例１とを比べると、実施例２では、ＭＴＪ端から内部に向かうにつれてＮ強度がより急峻に弱くなっている。これは、実施例２では、Ｎが存在する領域が実施例１よりもＭＴＪの側面から浅い部分に留まっていることを示す。
図１１は、実施例１及び実施例２の磁気メモリ素子の接合距離Ｄ（Junction CD）に対する保磁力Ｈｃを示すグラフである。ＳｉＮの成膜温度が３００℃である実施例１に対しては■でプロットしており、ＳｉＮの成膜温度が２００℃である実施例２に対しては●でプロットしている。
図１１において、実施例２では磁気メモリ素子の接合距離Ｄ（Junction CD）が小さくなると保磁力Ｈｃが大きくなり、磁気トンネル接合ＭＴＪの接合距離Ｄ及び保磁力Ｈｃは大よそ反比例の関係となる。これは、Ｋｅｆｆｔについて説明する上記の式と整合する結果である。一方で、実施例１では、いずれの接合距離Ｄにおいても保磁力Ｈｃは実施例２より低くなっており、磁気トンネル接合ＭＴＪの接合距離Ｄ及び保磁力Ｈｃが反比例の関係となっていない。これは、ＭＴＪの外周の端から内側の深い領域までＮが存在することにより、接合距離Ｄに依存せずに抵抗値が高くなり、これに伴って保磁力が低くなったことによるものと考えられる。
図１２は、実施例１及び実施例２の磁気メモリ素子のＥＥＬＳによる柱状積層体ＳＴ（ＭＴＪ）の外周の端からの距離に対するＮ（窒素）濃度を示すグラフである。縦軸はＮ濃度であり、図１０Ａ及び図１０ＢのＮ強度プロファイルから得た数値である。横軸はＭＴＪ端からの距離であり、大きくなるほどＭＴＪの外周の端から内側に入った位置であることを示す。ＭＴＪからの距離が０の位置は、記録層ＦＲの中心線が柱状積層体ＳＴの外周と交差する点、すなわち記録層の端の位置であり、ＭＴＪ及びＳｉＮの界面に相当する。ＳｉＮの成膜温度が３００℃である実施例１に対しては■でプロットしており、ＳｉＮの成膜温度が２００℃である実施例２に対しては◆でプロットしている。
図１２を参照すると、実施例１では、ＭＴＪの表面から２０ｎｍ程度の深さまで、ＭＴＪの表面から深くなるほどＮ濃度が小さく、一様に変化している。また、実施例２では、ＭＴＪの表面から１３ｎｍの深さまでは、ＭＴＪの表面から深くなるほどＮ濃度が小さくなっており、線ａに沿って一様に変化している。１３ｎｍより内側では、Ｎ濃度の変化を最小二乗法で直線近似した線ｂを示すが、Ｎ濃度は不規則に変化しており、１３ｎｍより内側では安定したＮ濃度の値となっていない。この結果から、１３ｎｍより内側ではＮ濃度が検出限界以下に小さくなっているものと考えられる。検出限界は、４×１０２９個／ｍ２である。このように、実施例２では、記録層ＦＲを含む層において、柱状積層体ＳＴ（ＭＴＪ）の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下である。これにより、記録層ＦＲや障壁層ＴＬへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。
また、実施例１、実施例２とも記録層ＦＲを含む層において柱状積層体ＳＴの外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上となっている。これにより、柱状積層体及び保護膜の界面近傍で発生するリーク電流を抑制できる。
（３）適用例
次に、本発明の第１実施形態の磁気メモリ素子１０１を記憶素子とした磁気メモリ装置１４００（ＭＲＡＭ）について説明する。図１３は、第１実施形態の磁気メモリ素子を用いた磁気メモリ装置の構成を示すブロック図である。磁気メモリ素子１０１としては、第１実施形態で説明した磁気メモリ素子１を適用できる。図１３に示すように、磁気メモリ装置１４００のメモリアレイでは、メモリセル１００がアレイ状に並べられている。メモリセル１００は、磁気メモリ素子１０１と選択トランジスタ１０２とを具備している。メモリセル１００を行方向又は列方向に接続するように、互いに平行に配置された複数のソース線１０３と、ソース線１０３と平行に配置され、かつ互いに平行に配置されたビット線１０４と、ビット線１０４と垂直に配置され、かつ、互いに平行な複数のワード線１０５とを備えている。また、磁気メモリ装置１４００は、メモリセル１００内の磁気メモリ素子１０１の膜面垂直方向に電流を印加する回路と、周辺回路と、を備えている。
ビット線１０４は、磁気メモリ素子１０１を介して選択トランジスタ１０２のドレイン電極に電気的に接続されており、ソース線１０３は配線層を介して選択トランジスタ１０２のソース電極に電気的に接続されている。また、ワード線１０５は選択トランジスタ１０２のゲート電極に電気的に接続されている。ソース線１０３とビット線１０４の一端は、電圧印加のためのライトドライバ１４０３とセンス増幅器１４０２に電気的に接続されている。ワード線１０５の一端はワードドライバ１４０１に電気的に接続されている。
選択トランジスタ１０２及び周辺回路は、ＭＯＳＦＥＴにより構成することができる。これらの回路は、低消費電力化のためにＣＭＯＳＦＥＴ（相補型（Complementary）ＭＯＳＦＥＴ）で構成してもよい。
情報「１」の書き込み動作では、ライトドライバ１４０３からソース線１０３に電圧を印加するとともに、ワードドライバ１４０１からワード線１０５に電圧を印加することによって、ソース線１０３から磁気メモリ素子１０１を介してビット線１０４に電流を流す。この時、磁気メモリ素子１０１の磁化方向が可変である記録層の磁化と、磁化方向が固定された参照層の磁化配置とが反平行状態となり、磁気メモリ素子１０１は高抵抗状態となり、保持する情報は「１」となる。
一方、情報「０」の書き込み動作では、ライトドライバ１４０３からビット線１０４に電圧を印加するとともに、ワードドライバ１４０１からワード線１０５に電圧を印加することによって、ビット線１０４から磁気メモリ素子１０１を介してソース線１０３に電流を流す。つまり、情報「０」の書き込み動作では、情報「１」の書き込み動作とは逆方向に電流を流し、磁気メモリ素子１０１の記録層においてスピン注入磁化反転をさせる。この時、磁気メモリ素子１０１の磁化方向が可変である記録層の磁化と、磁化方向が固定された参照層の磁化配置とが平行状態となり、磁気メモリ素子１０１は低抵抗状態となり、保持する情報は「０」となる。
読み出し時は、センス増幅器１４０２を用いて、抵抗変化による信号の違いを読み取る。このような構成の磁気メモリ装置（ＭＲＡＭ）は、磁気抵抗変化率が大きく、読み込み電流が小さいメモリセルを用いたメモリ装置である。
（４）第２実施形態
図１４（Ａ）及び図１４（Ｂ）を参照して、本発明の第２実施形態の磁気メモリ素子１Ａについて説明する。図１４（Ａ）は、磁気メモリ素子１Ａの断面図である。図１４（Ｂ）は、図１４（Ａ）の磁気メモリ素子１Ａを構成する柱状積層体の上面の概略図である。磁気メモリ素子１Ａは、基板１０の主面（ＸＹ面と平行な面）において、Ｚ方向に積層した柱状積層体ＳＴを有する。
柱状積層体ＳＴは、基板３０側から、第１絶縁膜３１、第１導電層３２、第１強磁性層３３、第１非磁性層３４、第２強磁性層３５及び第２導電層３６がこの順に積層した構造を有する。また、柱状積層体ＳＴの側面を覆って保護膜である第２絶縁膜３７が設けられている。
磁気メモリ素子１Ａでは、第１強磁性層３３によって参照層ＦＸが構成されている。第１非磁性層３４によって障壁層ＴＬが構成されている。第２強磁性層３５によって記録層ＦＲが構成されている。参照層ＦＸの第１強磁性層３３の磁化方向Ｍ３３及び記録層ＦＲの第２強磁性層３５の磁化方向Ｍ３５は、膜面に対して垂直方向（Ｚ方向）である。本実施形態の磁気メモリ素子１Ａは、垂直磁化タイプの磁気メモリ素子である。柱状積層体ＳＴは、磁気トンネル接合（ＭＴＪ）を有する積層体である。
上記の本実施形態の磁気メモリ素子１Ａは、第１実施形態の磁気メモリ素子１に対して、非磁性結合層１６が省かれ、第２強磁性層１５及び第３強磁性層１７を１層の第２強磁性層３５とした構成となっている。また、第１実施形態の磁気メモリ素子１の第２非磁性層１８（保護層）は第２実施形態の磁気メモリ素子１Ａでは省かれている。上記を除いては、第１実施形態の磁気メモリ素子１と同様の構成である。即ち、基板３０は、第１実施形態の基板１０と同様の構成である。第１絶縁膜３１は、第１実施形態の第１絶縁膜１１と同様の構成である。第１導電層３２は、第１実施形態の第１導電層１２と同様の構成である。第１強磁性層３３は、第１実施形態の第１強磁性層１３と同様の構成である。第１非磁性層３４は、第１実施形態の第１非磁性層１４と同様の構成である。第２強磁性層３５は、第１実施形態の第２強磁性層１５あるいは第３強磁性層１７と同様の構成である。第２導電層３６は、第１実施形態の第２導電層１９と同様の構成である。第２絶縁膜３７は、第１実施形態の第２絶縁膜２０と同様の構成である。
本実施形態の磁気メモリ素子１Ａでは、第２絶縁膜３７が窒素を含む絶縁膜であり、成膜時に窒素が柱状積層体ＳＴの内部に入り込む。図１５は、図１４（Ａ）に示す本実施形態の磁気メモリ素子の模式的な断面図であり、窒素が柱状積層体ＳＴの内部に入り込む様子を模式的に示している。
第２絶縁膜３７は窒化シリコンで構成されており、第２絶縁膜３７中のシリコン原子３７ａ及び窒素原子３７ｂが含まれている。第２絶縁膜３７中には、シリコン原子３７ａ及び窒素原子３７ｂは組成比に応じて含有されている。ここで、例えば、第１非磁性層３４とその上下層との界面において、窒素原子３７ｂは、柱状積層体ＳＴの外周の端から内側に入り込んでいる。本実施形態では、窒素原子３７ｂが柱状積層体ＳＴの内側に入り込んでいる距離は最大で１３ｎｍであり、記録層ＦＲ及び障壁層ＴＬの一方又は両方において柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下となっている。また、柱状積層体ＳＴの外周の端から内側に２ｎｍの位置では、窒素原子３７ｂは高濃度に入り込んでおり、記録層ＦＲ及び障壁層ＴＬの一方又は両方において柱状積層体ＳＴの外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上となっている。
記録層ＦＲ及び障壁層ＴＬの一方又は両方において柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で、窒素濃度を４×１０２９個／ｍ２以下とすることで、記録層ＦＲや障壁層ＴＬへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。また、記録層ＦＲ及び障壁層ＴＬの一方又は両方において柱状積層体ＳＴの外周の端から２ｎｍ内側の位置で、窒素濃度を７×１０３０個／ｍ２以上とすることで、柱状積層体及び保護膜の界面近傍で発生するリーク電流を抑制できる。このように、磁気メモリ素子において、保磁力特性の向上やリーク電流低減等、磁気メモリ素子の特性の向上が可能である。
（５）変形例１
上記の第１実施形態及び実施例において、柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下である構成である層としては、記録層ＦＲを含む層として、障壁層ＴＬ（第１非磁性層１４）、記録層ＦＲ（第２強磁性層１５、非磁性結合層１６、第３強磁性層１７）及び第２非磁性層１８の全体であってよいが、これに限らず、例えば、記録層ＦＲ（第２強磁性層１５、非磁性結合層１６、第３強磁性層１７）において、柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で窒素濃度が４×１０２９個／ｍ２以下である構成であってよい。あるいは、記録層ＦＲ（第２強磁性層１５、非磁性結合層１６、第３強磁性層１７）と障壁層ＴＬ（第１非磁性層１４）の一方又は両方において、柱状積層体ＳＴの外周の端から１３ｎｍ内側の位置で窒素濃度が４×１０２９個／ｍ２以下である構成であってよい。
（６）変形例２
上記の第１実施形態、実施例及び第２実施形態において、柱状積層体の外周の端から２ｎｍ内側の領域について特に限定せずに、記録層及び障壁層の一方又は両方において柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下である構成でもよい。これにより、記録層ＦＲや障壁層ＴＬへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。
本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
１、１Ａ 磁気メモリ素子
１０、３０ 基板
１１、３１ 第１絶縁膜
１２、３２ 第１導電層
１３、３３ 第１強磁性層
１４、３４ 第１非磁性層
１５、３５ 第２強磁性層
１６ 非磁性結合層
１７ 第３強磁性層
１８ 第２非磁性層
１９、３６ 第２導電層
２０、３７ 第２絶縁膜
ＳＴ 柱状積層体
ＦＸ 参照層
ＴＬ 障壁層
ＦＲ 記録層
ＡＲ 対象領域
ＴＳ 薄膜試料
ＥＢ 電子ビーム
ＭＰ 測定面

Claims (16)

  1. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、
    前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜と
    を備え、
    前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下であり、
    前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０ ３０ 個／ｍ ２ 以上である
    磁気メモリ素子。
  2. 前記柱状積層体は、円錐台形状を有する
    請求項１に記載の磁気メモリ素子。
  3. 前記柱状積層体は、前記記録層の前記障壁層とは反対側の面に設けられた非磁性層を含む
    請求項１又は２に記載の磁気メモリ素子。
  4. 前記記録層、前記障壁層及び前記非磁性層において前記柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下である
    請求項３に記載の磁気メモリ素子。
  5. 前記記録層、前記障壁層及び前記非磁性層において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上である
    請求項３又は４に記載の磁気メモリ素子。
  6. 前記記録層は、複数の強磁性層及び少なくとも１層の非磁性結合層を含み、前記強磁性層と前記非磁性結合層とが交互に積層した多層積層体である
    請求項１～５のいずれか１項に記載の磁気メモリ素子。
  7. 前記記録層は、Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１種を含む
    請求項１～６のいずれか１項に記載の磁気メモリ素子。
  8. 前記障壁層は、Ｏ（酸素）を含む
    請求項１～７のいずれか１項に記載の磁気メモリ素子。
  9. 請求項１～８のいずれか１項に記載の磁気メモリ素子と、
    前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、
    前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部と
    を備える磁気メモリ。
  10. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、
    前記積層体を柱状に加工して柱状積層体とする工程と、
    前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程と
    を備え、
    前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０２９個／ｍ２以下となり、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０ ３０ 個／ｍ ２ 以上となるように、前記絶縁膜を形成する
    磁気メモリ素子の製造方法。
  11. 前記絶縁膜を形成する工程において、成膜温度が２００℃以下であるプラズマ化学気相成長法により前記絶縁膜を形成する
    請求項１０に記載の磁気メモリ素子の製造方法。
  12. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、
    前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜と
    を備え、
    前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上である
    磁気メモリ素子。
  13. 請求項１２に記載の磁気メモリ素子と、
    前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、
    前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部と
    を備える磁気メモリ。
  14. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、
    前記積層体を柱状に加工して柱状積層体とする工程と、
    前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程と
    を備え、
    前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から２ｎｍ内側の位置で、窒素濃度が７×１０３０個／ｍ２以上となるように、前記絶縁膜を形成する
    磁気メモリ素子の製造方法。
  15. 磁化方向が固定された参照層と、酸素を含む非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層され、前記記録層の前記障壁層とは反対側の面に設けられた非磁性層を含む柱状積層体と、
    前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜と
    を備え、
    前記窒素を含有する絶縁膜は、前記参照層、前記記録層、前記障壁層及び前記非磁性層における前記柱状積層体の外周に接して前記側面を覆い、
    前記非磁性層は、酸素を含む化合物から構成された保護層であり、
    前記記録層、前記障壁層及び前記非磁性層において前記柱状積層体の前記外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０ ２９ 個／ｍ ２ 以下である
    磁気メモリ素子。
  16. 磁化方向が固定された参照層と、酸素を含む非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層と、非磁性層とをこの順に積層して積層体を形成する工程と、
    前記積層体を柱状に加工して柱状積層体とする工程と、
    前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程と
    を備え、
    前記窒素を含有する絶縁膜は、前記参照層、前記記録層、前記障壁層及び前記非磁性層における前記柱状積層体の外周に接して前記側面を覆い、
    前記非磁性層は、酸素を含む化合物から構成された保護層であり、
    前記絶縁膜を形成する工程において、前記記録層、前記障壁層及び前記非磁性層において前記柱状積層体の外周の端から１３ｎｍ内側の位置で、窒素濃度が４×１０ ２９ 個／ｍ ２ 以下となるように、成膜温度が２００℃以下であるプラズマ化学気相成長法により、前記柱状積層体の前記側面に接するように前記絶縁膜を形成する
    磁気メモリ素子の製造方法。
JP2019153233A 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ Active JP7441483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019153233A JP7441483B2 (ja) 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ
US16/996,559 US11258006B2 (en) 2019-08-23 2020-08-18 Magnetic memory element, method for producing same, and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019153233A JP7441483B2 (ja) 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ

Publications (2)

Publication Number Publication Date
JP2021034567A JP2021034567A (ja) 2021-03-01
JP7441483B2 true JP7441483B2 (ja) 2024-03-01

Family

ID=74676112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019153233A Active JP7441483B2 (ja) 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ

Country Status (2)

Country Link
US (1) US11258006B2 (ja)
JP (1) JP7441483B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3382768B1 (en) 2015-11-27 2020-12-30 TDK Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
US11094360B2 (en) * 2017-10-13 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Storage device, electronic component, and electronic device
US11910723B2 (en) * 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
EP4075529A4 (en) * 2020-01-15 2023-05-10 Huawei Technologies Co., Ltd. MAGNETIC DIRECT ACCESS STORAGE AND ELECTRONIC DEVICE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305645A (ja) 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法
JP2012038815A (ja) 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2012064901A (ja) 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
US20190157344A1 (en) 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119424B2 (en) * 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US8472149B2 (en) * 2007-10-01 2013-06-25 Tdk Corporation CPP type magneto-resistive effect device and magnetic disk system
JP5361201B2 (ja) * 2008-01-30 2013-12-04 株式会社東芝 磁気抵抗効果素子の製造方法
JP5150284B2 (ja) * 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5203844B2 (ja) * 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5039006B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP6090800B2 (ja) 2012-04-09 2017-03-15 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
KR101934829B1 (ko) * 2012-10-23 2019-03-18 삼성전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11462253B2 (en) 2017-03-31 2022-10-04 Tohoku University Magnetoresistance effect element and magnetic memory
US10753990B2 (en) * 2017-11-10 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for measuring magnetic field strength

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305645A (ja) 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法
JP2012038815A (ja) 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2012064901A (ja) 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
US20190157344A1 (en) 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof

Also Published As

Publication number Publication date
JP2021034567A (ja) 2021-03-01
US11258006B2 (en) 2022-02-22
US20210091304A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7441483B2 (ja) 磁気メモリ素子及びその製造方法、並びに磁気メモリ
US11569441B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anistropy
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
CN108292703B (zh) 自旋流磁化反转元件、磁阻效应元件及磁存储器
CN106605311B (zh) 减少阻障层电阻面积(ra)的产品与磁性装置应用的垂直磁性各向异性(pma)的保护
JP5665707B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US11024798B2 (en) Protective passivation layer for magnetic tunnel junctions
US7285835B2 (en) Low power magnetoelectronic device structures utilizing enhanced permeability materials
JP5337817B2 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US7486486B2 (en) Magnetic device to reduce reversal current in current-driven magnetic reversal and magnetic memory using same
US8508979B2 (en) Magnetic recording element and nonvolatile memory device
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
US20070076471A1 (en) Storage element and memory
US20050110004A1 (en) Magnetic tunnel junction with improved tunneling magneto-resistance
US20190189910A1 (en) Low Resistance MgO Capping Layer for Perpendicularly Magnetized Magnetic Tunnel Junctions
JP2018022806A (ja) 磁気記憶装置及びその製造方法
CN101414657A (zh) 铁磁隧道结元件、磁记录装置以及磁存储器装置
CN102280136A (zh) 磁存储器元件和磁存储器器件
US10957851B2 (en) Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
WO2018134929A1 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP4772845B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2012129225A (ja) 記憶素子、メモリ装置
US20220199687A1 (en) Three-dimensional funnel-like spin transfer torque mram cell with a non-uniform thicknesses in each layer
US20120326251A1 (en) Semiconductor memory device
JP2022033026A (ja) 磁性膜、磁気抵抗効果素子及び磁気メモリ

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240209

R150 Certificate of patent or registration of utility model

Ref document number: 7441483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150