JP2021034567A - 磁気メモリ素子及びその製造方法、並びに磁気メモリ - Google Patents

磁気メモリ素子及びその製造方法、並びに磁気メモリ Download PDF

Info

Publication number
JP2021034567A
JP2021034567A JP2019153233A JP2019153233A JP2021034567A JP 2021034567 A JP2021034567 A JP 2021034567A JP 2019153233 A JP2019153233 A JP 2019153233A JP 2019153233 A JP2019153233 A JP 2019153233A JP 2021034567 A JP2021034567 A JP 2021034567A
Authority
JP
Japan
Prior art keywords
layer
magnetic memory
memory element
magnetic
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019153233A
Other languages
English (en)
Other versions
JP7441483B2 (ja
Inventor
哲郎 遠藤
Tetsuo Endo
哲郎 遠藤
正昭 丹羽
Masaaki Niwa
正昭 丹羽
本庄 弘明
Hiroaki Honjo
弘明 本庄
佐藤 英夫
Hideo Sato
英夫 佐藤
正二 池田
Shoji Ikeda
正二 池田
俊成 渡辺
Toshinari Watanabe
俊成 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2019153233A priority Critical patent/JP7441483B2/ja
Priority to US16/996,559 priority patent/US11258006B2/en
Publication of JP2021034567A publication Critical patent/JP2021034567A/ja
Application granted granted Critical
Publication of JP7441483B2 publication Critical patent/JP7441483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】保磁力特性の向上やリーク電流低減等の特性の向上ができる磁気メモリ素子及びその製造方法並びに磁気メモリを提供する。【解決手段】磁化方向が固定された参照層FXと、非磁性体で構成された障壁層TLと、磁化方向の反転が可能な記録層FRとがこの順に積層された柱状積層体STと、前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜(第2絶縁膜20)とを備え、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m2以上である。【選択図】図1

Description

本発明は、磁気メモリ素子及びその製造方法、並びに磁気メモリに関する。
高速性及び高書き換え耐性が得られる次世代不揮発磁気メモリとして、磁気抵抗効果素子を記憶素子として用いたMRAM(Magnetic Random Access Memory)の開発が進められている。MRAMは、例えば選択トランジスタと磁気抵抗効果素子とが直列に電気的に接続された構造を有する磁気メモリセルを備える。
磁気抵抗効果素子は、2つの磁性層である参照層(固定層)と記録層(自由層)との間に障壁層(非磁性層)が挟まれた構造を有しており、磁気トンネル接合(Magnetic Tunnel Junction:MTJ)を有するトンネル磁気抵抗(Tunnel Magnetoresistance:TMR)素子とも呼ばれる。参照層は、磁化方向が固定されている。記録層は、スピン注入トルク(STT:Spin Transfer Torque)等を利用して磁化方向を反転することができる。
磁気抵抗効果素子の抵抗値は、参照層及び記録層の磁化方向が平行配置の場合に小さくなり、反平行配置の場合に大きくなる。この2つの抵抗状態をビット情報「0」「1」に割り当てて、データを記録することができる。
特許文献1には、垂直磁気記録をする記録層を有する磁気抵抗効果素子及び磁気メモリが開示されている。
特許文献2には、磁気抵抗効果素子及び磁気メモリが開示されており、単位面積当たりの実効磁気異方性定数に関する記載がある。
国際公開第2013/153942号 国際公開第2018/179660号
しかしながら、上記の磁気メモリ素子では、磁性層を構成するCoFeBや非磁性層を構成するMgOにN(窒素)が混入すると保磁力特性の劣化を引き起こすことがある。また、柱状積層体及び保護膜の界面近傍ではリーク電流が発生して特性が劣化することがある。そのため、磁気メモリ素子では、保磁力特性の向上やリーク電流低減等、磁気メモリ素子の特性の向上が求められている。
そこで、本発明は、上記のような問題に鑑みてなされたものであり、保磁力特性の向上やリーク電流低減等の特性の向上ができる磁気メモリ素子及びその製造方法、並びに磁気メモリを提供することを目的とする。
本発明による磁気メモリ素子は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜とを備え、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下である。
本発明による磁気メモリは、上記の磁気メモリ素子と、前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部とを備える。
本発明による磁気メモリ素子の製造方法は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、前記積層体を柱状に加工して柱状積層体とする工程と、前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下となるように、前記絶縁膜を形成する。
本発明による磁気メモリ素子は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜とを備え、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上である。
本発明による磁気メモリは、上記の磁気メモリ素子と、前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部とを備える。
本発明による磁気メモリ素子の製造方法は、磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、前記積層体を柱状に加工して柱状積層体とする工程と、前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上となるように、前記絶縁膜を形成する。
本発明によれば、記録層及び障壁層の一方又は両方において柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下であるので、磁気メモリ素子の保磁力特性を向上でき、磁気メモリ素子の特性を向上できる。
また、本発明によれば、記録層及び障壁層の一方又は両方において柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上であるので、柱状積層体及び絶縁膜の界面近傍においてリーク電流を低減して、磁気メモリ素子の特性を向上できる。
図1(A)は、本発明の第1実施形態の磁気メモリ素子の断面図であり、図1(B)は、図1(A)の磁気メモリ素子を構成する柱状積層体の上面の概略図である。 図2(A)は、図1(A)に示す磁気メモリ素子の柱状積層体の断面図であり、図2(B)は、図2(A)の一点差線における断面を示す概略図である。 図3は、図1(A)に示す磁気メモリ素子の模式的な断面図である。 図4Aは、積層体形成工程を説明する説明図である。 図4Bは、積層体の柱状加工工程を説明する説明図である。 図4Cは、第2絶縁膜形成工程を説明する説明図である。 図5は、EELS(電子エネルギー損失分光)測定のための薄膜試料を作成する工程を説明する説明図である。 図6は、EELS測定のための薄膜試料を説明する説明図である。 図7(A)〜(F)は、実施例1の磁気メモリ素子の断面のEELSによる元素の空間分布を示すTEM画像であり、図7(G)は図7(A)〜(F)に対応する部分を示す模式的な断面図である。 図8(A)は、窒素濃度測定における測定面を説明する説明図であり、図8(B)は図8(A)に示した測定面の拡大図である。 図9(A)〜(F)は、実施例2の磁気メモリ素子の断面のEELSによる元素の空間分布を示すTEM画像であり、図9(G)は図9(A)〜(F)に対応する部分を示す模式的な断面図である。 図10Aは、実施例1の磁気メモリ素子の断面のEELSによる柱状積層体ST(MTJ)の外周の端からの距離に対するN(窒素)強度分布を示すグラフである。 図10Bは、実施例2の磁気メモリ素子の断面のEELSによる柱状積層体ST(MTJ)の外周の端からの距離に対するN(窒素)強度分布を示すグラフである。 図11は、実施例1及び実施例2の磁気メモリ素子の接合距離D(Junction CD)に対する保磁力Hcを示すグラフである。 図12は、実施例1及び実施例2の磁気メモリ素子のEELSによる柱状積層体ST(MTJ)の外周の端からの距離に対するN(窒素)濃度を示すグラフである。 図13は、本発明の第1実施形態の磁気メモリ素子を用いた磁気メモリ装置の構成を示すブロック図である。 図14(A)は、本発明の第2実施形態の磁気メモリ素子の断面図であり、図14(B)は、図14(A)の磁気メモリ素子を構成する柱状積層体の上面の概略図である。 図15は、図14(A)に示す磁気メモリ素子の模式的な断面図である。
(1)第1実施形態
(1−1)第1実施形態の磁気メモリ素子の全体構成
図1(A)及び図1(B)を参照して、本発明の実施形態の磁気メモリ素子1について説明する。図1(A)は、磁気メモリ素子1の断面図である。図1(B)は、図1(A)の磁気メモリ素子を構成する柱状積層体の上面の概略図である。磁気メモリ素子1は、基板10の主面(XY面と平行な面)において、Z方向に積層した柱状積層体STを有する。
柱状積層体STは、基板10側から、第1絶縁膜11、第1導電層12、第1強磁性層13、第1非磁性層14、第2強磁性層15、非磁性結合層16、第3強磁性層17、第2非磁性層18及び第2導電層19がこの順に積層した構造を有する。また、柱状積層体STの側面を覆って保護膜である第2絶縁膜20が設けられている。第2絶縁膜20は、柱状積層体STの頂部及び柱状積層体STが設けられていない部分の基板10に隣接して設けられている。なお、図1(B)では第2絶縁膜20の表示は省略されている。
磁気メモリ素子1では、第1強磁性層13によって参照層FXが構成されている。第1非磁性層14によってトンネル接合層である障壁層TLが構成されている。また、第2強磁性層15、非磁性結合層16及び第3強磁性層17の積層体によって記録層FRが構成されている。磁気メモリ素子1は、参照層FX、障壁層TL、記録層FRで構成された磁気トンネル接合(MTJ)を有する。参照層FXの第1強磁性層13の磁化方向M13、記録層FRの第2強磁性層15の磁化方向M15及び第3強磁性層17の磁化方向M17は、膜面に対して垂直方向(Z方向)である。本実施形態の磁気メモリ素子1は、垂直磁化タイプの磁気メモリ素子である。柱状積層体STは、このようなMTJを有する積層体であり、柱状積層体STをMTJ(素子)と称する場合がある。
基板10は、例えば、Si(シリコン)基板あるいはMgO(酸化マグネシウム)基板等が用いられる。その他の材料の基板が用いられてもよい。具体的には、300mmφのSi基板である。
第1絶縁膜11は、例えば、SiO(酸化シリコン)等の絶縁体で形成されている。第1絶縁膜は、磁気メモリ素子1と基板10との間を絶縁可能な膜厚であればよい。
第1導電層12は、磁気メモリ素子1に接続する電極となる層である。第1導電層12としては、表面粗さが小さく、第1強磁性層13において膜面方向(Z方向)に<100>配向を実現できる材料が好ましい。例えば、Ta(タンタル)、Ta及びRu(ルテニウム)の積層膜を用いることができる。
第1強磁性層13は、磁化方向M13が膜面に対して垂直方向(Z方向)に固定されている。例えば、Fe(鉄)、Co(コバルト)、Ni(ニッケル)のうちの少なくとも1つを含み、B(ホウ素)、C(炭素)、N、O(酸素)、F(フッ素)、Si、Al(アルミニウム)、P(リン)、S(硫黄)のうちの少なくとも1つを含む強磁性体により形成されている。具体的には、CoFeBを好ましく用いることができる。また、第1強磁性層13は、多層膜や合金膜であってもよく、Co及びPt(白金)又はPd(パラジウム)の積層体、Ni及びPt又はPdの積層体、Co及びRuの積層体、FePt合金、Tb(テルビウム)CoFe合金などの垂直磁気異方性材料を用いることができる。第1強磁性層13は、例えば、第1導電層12側から、Co−Pt積層体/Co/Ru/Co−Pt積層体/Co/Ta又はW(タングステン)/CoFeBとすることができる。
第1非磁性層14は、参照層FX及び記録層FRに挟まれた障壁層TLである。例えば、N、O、Cのうちの少なくとも1つを含む非磁性体により形成されている。具体的には、MgO、Al(酸化アルミニウム)、SiO等のO(酸素)を含む化合物からなる。第1非磁性層14は、第1強磁性層13及び第2強磁性層15との組み合わせで磁気抵抗変化率が大きくなり、かつ界面磁気異方性が発現する材料が好ましい。
第2強磁性層15は、磁化方向M15が膜面に対して垂直方向(Z方向)であり、スピン注入で磁化方向の反転が可能である。例えば、Fe、Co、Niのうちの少なくとも1つを含み、B、C、N、O、F、Si、Al、P、Sのうちの少なくとも1つを含む強磁性体により形成されている。具体的には、CoFeBを好ましく用いることができる。CoFeBの組成を(Co100−XFe100−Yとして表した場合には、Yは原子数比で15≦Y≦25であることが好ましい。また、Xは原子数比で20≦Xであることが好ましい。
非磁性結合層16は、Ta、Hf(ハフニウム)、W、Zr(ジルコニウム)、Nb(ニオブ)、Mo(モリブデン)、Ti(チタン)のうちの少なくとも1つを含む金属材料で形成されている。特にTaを含む金属材料であることが好ましく、この場合、熱処理を行うことで第2強磁性層15及び第3強磁性層17からBやC等の添加材料を非磁性結合層16が吸収し、第2強磁性層15及び第3強磁性層17の結晶化を促進できる。また、非磁性結合層16が第2強磁性層15及び第3強磁性層17の垂直磁気異方性エネルギー密度を弱めることもない。非磁性結合層16の膜厚は、0.2nm以上1.0nm以下であることが好ましい。特に、非磁性結合層16の膜厚が0.2nm以上0.6nm以下であることが好ましい。非磁性結合層16の膜厚が薄すぎると、第2強磁性層15及び第3強磁性層17からの添加元素の吸収効果が無くなり、第2強磁性層15および第3強磁性層17の磁化容易軸が垂直方向に向きにくくなる。一方、非磁性結合層16の膜厚が厚すぎると、第2強磁性層15及び第3強磁性層17が独立に振る舞うようになり、熱安定性向上の効果が得られない。このようなことから非磁性結合層の膜厚の上限および下限が決定される。
第3強磁性層17は、第2強磁性層15と同様に、磁化方向M17が膜面に対して垂直方向(Z方向)であり、スピン注入による第2強磁性層15の磁化方向M15の反転に伴って磁化方向M17が反転する。第3強磁性層17は、第2強磁性層15と同様の強磁性体により形成されている。具体的には、CoFeBを好ましく用いることができる。
上記のように、第2強磁性層15、非磁性結合層16及び第3強磁性層17によって記録層FRが構成されている。第1強磁性層13の磁化方向M13は膜面に対して垂直方向(図1では+Z方向)に固定されている。一方で、第2強磁性層15の磁化方向M15及び第3強磁性層17の磁化方向M17は、膜面に対して垂直方向であるが、磁化方向の反転が可能である。また、第2強磁性層15の磁化方向M15及び第3強磁性層17の磁化方向M17は同じ方向である。記録層FRを上記の多層構造とすることで、垂直磁化を維持しながら、記録層FRの膜厚を厚くすることが可能となり、磁気メモリ素子の熱安定指数を向上できる。本実施形態では、記録層FRは第2強磁性層15及び第3強磁性層17の2層の強磁性層を含み、2層の強磁性層(第2強磁性層15及び第3強磁性層17)の間に非磁性結合層16が設けられているが、このような層構成に限定されない。記録層FRは、複数の強磁性層及び少なくとも1層の非磁性結合層を含み、強磁性層と非磁性結合層とが交互に積層した多層積層体であってもよい。
第2強磁性層15及び第3強磁性層17の合計膜厚は、0.8nm以上60nm以下であることが好ましい。第2強磁性層15及び第3強磁性層17の合計膜厚の下限に関しては、第2強磁性層15及び第3強磁性層17において垂直方向が磁化容易軸となれば、どれだけ薄くてもよく、理論的には膜厚の下限は0に限りなく近づけられる。しかし、現実には膜厚が薄くなると第2強磁性層15及び第3強磁性層17は、徐々に常磁性的に振る舞うようになる。この強磁性から常磁性に遷移する膜厚は、薄膜の成膜やアニールのコンディションに強く依存するが、概ね0.4nm以上0.9nm以下程度である。このため、第2強磁性層15及び第3強磁性層17の合計膜厚は、0.8nm以上であることが好ましい。また、熱安定性、動作の安定性、および製造容易性を高めるには、これらの強磁性層の合計膜厚を厚くすることが好ましく、このため、第2強磁性層15及び第3強磁性層17の合計膜厚は、2nm以上であることが好ましい。
柱状積層体STは、記録層FRの障壁層TLとは反対側の面に設けられた保護層(第2非磁性層18)を含む。保護層は、Oを含む非磁性体により形成された第2非磁性層18で構成されている。第2非磁性層18は、記録層FR中の第3強磁性層17との界面に界面磁気異方性を生じさせ、第3強磁性層17の磁化方向M17を膜面に対して垂直方向にする。具体的には、MgO、Al、SiO等のO(酸素)を含む化合物からなる。第2非磁性層18の膜厚は、例えば0.5nm以上2nm以下であり、第1非磁性層14の膜厚より薄いことが好ましい。本実施形態の磁気メモリ素子から情報を読み出す際には、磁気抵抗効果が用いられる。第1非磁性層14は磁気抵抗効果の抵抗値に影響する。従って、第1非磁性層14の膜厚は、良好な読み出し特性が得られる膜厚であることが好ましい。例えば、第1非磁性層14にMgOを用いた場合、そのトンネル抵抗はMgO膜の膜厚に対して指数関数的に変化する。良好な読み出し特性を得るためにはトンネル抵抗は概ね0.5kΩ以上100kΩ以下に設計される。このようなトンネル抵抗が得られるMgO膜の膜厚は、素子のサイズにもよるが、概ね0.5nm以上2nm以下程度である。また、第2非磁性層18は、第3強磁性層17に垂直磁気異方性を付与できる膜厚を有していればよく、第2非磁性層18としてMgOを用いた場合には、0.5nm以上の膜厚で実現できる。
第2導電層19は、磁気メモリ素子1に接続する電極となる層である。例えば、Ta、Ta及びRuの積層膜、Ti等を用いることができる。
第2絶縁膜20は、柱状積層体STの側面を覆って柱状積層体ST及び基板10上に全面に形成されている。第2絶縁膜20は柱状積層体STを保護する保護膜である。第2絶縁膜20は、窒素を含有する絶縁体により構成されており、例えば窒化シリコン(SiN)が好ましく用いられる。第2絶縁膜20の膜厚は、柱状積層体STを保護する効果を十分に得るために5nm以上であることが好ましい。第2絶縁膜20の膜厚に上限は特にないが、例えば100nmである。
次に、実効磁気異方性定数について説明する。X軸及びY軸を平面内に、Z軸をX−Y平面と垂直な方向に取った座標において、実効磁気異方性エネルギーKeff及び記録層FRの膜厚tの積Kefft(以下、Kefftを実効磁気異方性定数という。)は、以下の式で表される。
Figure 2021034567
上記の式において、Kは界面磁気異方性エネルギー密度、NはZ軸の反磁界係数、NはX軸の反磁界係数、Mは飽和磁化、μは真空の透磁率、Kは、バルク(結晶)磁気異方性や磁気弾性効果に由来するバルク磁気異方性エネルギー密度である。なお、Nは、Y軸の反磁界係数Nと等しいものとする。単位面積当たりの実効磁気異方性定数Kefftが正の時は垂直磁気異方性を示し、負の時は面内磁気異方性を示す。即ち、Kefftが正の時は膜面に垂直なZ方向が磁化容易軸となる。
上記の式において、磁気メモリ素子の磁気トンネル接合MTJの接合距離Dが小さくなると、式中の(N−N)が小さくなり、Kefftが大きくなる。それに伴って、保磁力Hcも大きくなる。即ち、磁気トンネル接合MTJの接合距離D及び保磁力Hcは大よそ反比例の関係となる。
図2(A)は、図1(A)に示す磁気メモリ素子の柱状積層体STの断面図であり、図2(B)は、図2(A)の一点差線におけるX−Y平面と平行な面での断面を示す概略図である。図2(A)では、第2強磁性層15、非磁性結合層16及び第3強磁性層17を合わせて記録層FRとして示している。
柱状積層体STは円錐台形状であり、図2(A)中の一点差線におけるX−Y平面と平行な面での柱状積層体STの断面は円形となる。ここでは、記録層FRの膜厚方向(Z方向)の略中央の高さでのX−Y平面と平行な面での断面を、上記の断面として示している。図2(B)に示すように、柱状積層体STの上記の断面の形状は、直径Dの円形である。円錐台形状の柱状積層体STは、側面がテーパー状の斜面を含む。本実施形態では、柱状積層体は円錐台形状を有するが、柱状積層体の形状はこれに限定されず、円柱状、楕円柱状、楕円錘台形状であってもよい。円柱状とは、上記のX−Y平面と平行な面での断面が円形である柱状の形状である。楕円柱状とは、上記のX−Y平面と平行な面での断面が楕円形である柱状の形状である。楕円錘台形状とは、上記のX−Y平面と平行な面での断面が楕円形である楕円錘の台形状である。楕円錘台形状の柱状積層体は、側面がテーパー状の斜面を含む。
本実施形態の磁気メモリ素子1では、第2絶縁膜20が窒素を含む絶縁膜であり、成膜時に窒素が柱状積層体STの内部に入り込む。図2(B)に示すように、記録層FRを含む層において柱状積層体STの外周の端からd内側の位置での直径をDとし、柱状積層体STの外周の端からd内側の位置での直径をDとする。本実施形態においては、記録層FRを含む層において柱状積層体STの外周の端からd内側の位置で、窒素濃度が7×1030個/m以上である。dは、例えば2nmである。また、記録層FRを含む層において柱状積層体STの外周の端からd内側の位置で、窒素濃度が4×1029個/m以下である。dは、例えば13nmである。
本実施形態において、記録層FRを含む層において柱状積層体STの外周の端から内側の所定の位置で窒素の検出の可否は次のように定義する。柱状積層体STの断面におけるEELS(Electron Energy Loss Spectroscopy)による元素の空間分布を測定したときに、窒素濃度として検出限界を上回る濃度が検出された場合、その位置で窒素検出可能とする。また、検出された窒素濃度が検出限界以下であった場合、その位置での窒素検出は不可能とする。EELSにおける窒素の検出限界の濃度は、4×1029個/mである。即ち、検出濃度が4×1029個/m程度以下であって検出限界濃度に対しての有意差が認められない部分は、EELSで窒素が検出できない部分である。検出濃度が4×1029個/mを超える濃度である部分は、検出限界に対して有意に窒素が検出可能な部分である。本実施形態では、記録層FRを含む層において柱状積層体STの外周の端から13nm内側の位置で窒素濃度が4×1029個/m以下である。即ち、柱状積層体STの外周の端から13nm内側の位置で窒素を検出できない。
また、柱状積層体STの外周の端から13nmまでの各位置で窒素が検出可能である。即ち、柱状積層体STの外周の端から13nmまでの各位置で窒素濃度が4×1029個/mを超える。その中でも柱状積層体STの外周の端から2nm内側の位置は窒素濃度が7×1030個/m以上の高濃度に窒素が含まれた部分である。
本実施形態の磁気メモリ素子1では、第2絶縁膜20が窒素を含む絶縁膜であり、成膜時に窒素が柱状積層体STの内部に入り込む。図3は、図1(A)に示す本実施形態の磁気メモリ素子の模式的な断面図であり、窒素が柱状積層体STの内部に入り込む様子を模式的に示している。
第2絶縁膜20は窒化シリコンで構成されており、第2絶縁膜20中のシリコン原子20a及び窒素原子20bが含まれている。第2絶縁膜20中には、シリコン原子20a及び窒素原子20bは組成比に応じて含有されている。ここで、例えば、第1非磁性層14とその上下層との界面において、また、第2非磁性層18とその上下層との界面において、窒素原子20bは、柱状積層体STの外周の端から内側に入り込んでいる。本実施形態では、窒素原子20bが柱状積層体STの内側に入り込んでいる距離は最大で13nmであり、また、柱状積層体STの外周の端から内側に2nmの位置では、窒素原子20bは高濃度に入り込んでいる。
(1−2)第1実施形態の磁気メモリ素子の製造方法
以下、図4A〜図4Cを参照して、本実施形態の磁気メモリ素子1の製造方法について説明する。まず、例えばSiからなる基板10の表面に熱酸化法あるいは化学気相成長(CVD:Chemical Vapor Deposition)法により酸化シリコンの第1絶縁膜11を形成する。続いて、例えば、スパッタリング法あるいは分子線エピタキシャル成長法(MBE:Molecular Beam Epitaxy)等の物理蒸着(PVD:Physical Vapor Deposition)法により、第1導電層12、第1強磁性層13、第1非磁性層14、第2強磁性層15、非磁性結合層16、第3強磁性層17、第2非磁性層18及び第2導電層19の各層を、それぞれ所定の材料を用いて所定の膜厚で積層する。このようにして、図4Aに示すように積層膜が形成された状態とする。
次に、磁気メモリ素子として残す部分を保護するレジスト膜を成膜し、レジスト膜をマスクとしてRIE(反応性イオンエッチング)等のエッチング処理を行い、第1導電層12〜第2導電層19の積層体を柱状積層体にパターン加工する。続いて、レジスト膜を除去する。このようにして、図4Bに示すように、積層体を加工して柱状積層体STが形成された状態とする。第1絶縁膜11については、柱状積層体STに含まれるように加工してもよいが、柱状積層体STに含めないで第1絶縁膜11の全部を残してもよく、第1絶縁膜11の上方から一部のみが加工されるようにしてもよい。上記のエッチングとしては、形成される柱状積層体STの表面に導入されるダメージをできるだけ低減できるエッチング法を用いて行う。具体的には、エッチングガスとして窒素及び水素を用いないRIEを行う。これにより、導入されるダメージを低減して柱状積層体STを形成できる。
次に、図4Cに示すように、例えばアンモニア等の窒素含有ガス及びシラン等のシリコン含有ガスを用いたプラズマCVD法により、柱状積層体STの表面を被覆して全面に窒化シリコンを形成し、第2絶縁膜20を形成する。ここでは、成膜温度を200℃以下としたプラズマCVDにより、窒化シリコンを堆積する。成膜温度が200℃以下であるプラズマCVD法によると、柱状積層体STの内部に窒素が入り込むのを抑制することができる。具体的には、成膜温度を200℃以下とすることで、記録層FRを含む層において柱状積層体STの外周の端から13nm内側の位置で、窒素濃度を4×1029個/m以下とすることができる。
また、窒化シリコンを成膜する際に、柱状積層体STの表面から極浅の領域に高濃度の窒素含有領域を設けて、記録層FRを含む層において柱状積層体STの外周の端から2nm内側の位置で、窒素濃度を7×1030個/m以上とすることが好ましい。具体的には、柱状積層体STの表面から極浅の領域に高濃度の窒素含有領域を設けるために、エッチング処理により得られた柱状積層体STの表面にプラズマ窒化処理を行う。プラズマ窒化処理は、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)のゲート絶縁膜としての酸窒化シリコン膜を形成するための窒化処理に適用されている。窒化処理により、MOSFETのゲート絶縁膜の誘電率を上げて電気的膜厚を薄膜化することができる。また、p型のMOSFETにおいてはポリシリコンからなるゲート電極にB(ホウ素)が導電性不純物として注入されるが、上記の窒化処理を行うことによりBのゲート絶縁膜への拡散を抑制することができる。本実施形態においては、プラズマ窒化により、プラズマの電子温度の低温化(<1.5eV)を図り、プラズマによって基板に照射されるイオンのエネルギーを低減し、柱状積層体STの表面に導入されるダメージを抑制することができる。このように柱状積層体ST(MTJ)の表面層中に局在した分布を制御できることは、平衡反応である熱処理とは異なり、プラズマ処理の特徴である。また、高濃度の窒化シリコン膜は高い耐酸化特性を有しており、後工程において酸化処理を行う再に、酸化による増膜を抑制することができる。
また、上記の窒化シリコンを成膜するプラズマCVDにおいて、成膜の初期に窒素含有ガスのみを導入して、途中から窒素含有ガス及びシリコン含有ガスを導入すること、あるいは、成膜の初期に窒素含有ガスの流量を高め、途中から所定の流量の窒素含有ガス及びシリコン含有ガスを導入することで、初期に成膜される窒化シリコンにおける窒素濃度を高めるようにしてもよい。
(1−3)磁気メモリ素子の動作
以下、本実施形態の磁気メモリ素子1の動作について説明する。まず、書き込み動作について説明する。「1」の書き込み動作では、磁気メモリ素子1の第1導電層12及び第2導電層19の間に所定の書き込み電圧を印加することによって、磁気メモリ素子1に電流を流す。この時、記録層FRを構成する第2強磁性層15の磁化方向M15及び第3強磁性層17の磁化方向M17が、参照層FXを構成する第1強磁性層13の磁化方向M13が反平行状態となり、磁気メモリ素子1は高抵抗状態となり、例えば情報は「1」を記録する。一方、「0」の書き込み動作では、「1」の書き込み動作とは逆方向に電流を流し、記録層FRにおいてスピン注入による磁化方向の反転を生じさせる。この時、記録層FRを構成する第2強磁性層15の磁化方向M15及び第3強磁性層17の磁化方向M17が、参照層FXを構成する第1強磁性層13の磁化方向M13が平行状態となり、磁気メモリ素子1は低抵抗状態となり、例えば情報「0」を記録する。
次に、読み出し動作について説明する。「1」又は「0」が書き込まれた磁気メモリ素子1の第1導電層12及び第2導電層19の間に所定の読み出し電圧を印加して読み出し電流を流す。読み出し電流をセンス増幅器で検出して、磁気メモリ素子1の抵抗変化による信号の違いを読み取る。これにより、例えば磁気メモリ素子1が高抵抗状態である時は情報「1」として読み出し、低抵抗状態である時は情報「0」として読み出す。
(1−4)磁気メモリ素子の作用・効果
記録層FRを含む層において柱状積層体STの外周の端から13nm内側の位置で、窒素濃度を4×1029個/m以下とすることで、記録層FRや障壁層TLへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。また、記録層FRを含む層において柱状積層体STの外周の端から2nm内側の位置で、窒素濃度を7×1030個/m以上とすることで、柱状積層体及び保護膜の界面近傍で発生するリーク電流を抑制できる。このように、磁気メモリ素子において、保磁力特性の向上やリーク電流低減等、磁気メモリ素子の特性の向上が可能である。
(2)実施例
(2−1)実施例1の作成
シリコンからなる基板10に熱酸化処理により第1絶縁膜11(100nm)を形成し、スパッタリング法により、Ta及びRuの積層体からなる第1導電層12(26nm)、Co及びPtの積層体からなる第1強磁性層13(12nm)、MgOからなる第1非磁性層14(1.1nm)、CoFeBからなる第2強磁性層15(1.2nm)、Taからなる非磁性結合層16(0.5nm)、CoFeBからなる第3強磁性層17(1.0nm)、MgOからなる第2非磁性層18(1.0nm)、Taからなる第2導電層19(70nm)を積層した。次に、レジスト膜をマスクとしてRIE処理を行い、第1導電層12〜第2導電層19の積層体を柱状積層体にパターン加工した。続いて、プラズマ窒化処理を行った後、処理温度が300℃のプラズマCVDにより柱状積層体STを覆って前面に窒化シリコンを堆積して第2絶縁膜20を形成した。以上のようにして磁気メモリ素子を作成し、実施例1とした。
(2−2)実施例2の作成
実施例1に対して、第2絶縁膜20(30nm)を形成する際のプラズマCVDの処理温度を200℃とし、それ以外は実施例1と同様にして磁気メモリ素子を作成し、実施例2とした。
(2−3)EELS測定用の薄膜試料の作成
上記のようにして得られた実施例1及び実施例2に係る磁気メモリ素子の柱状積層体を薄膜化して薄膜試料TSを作成した。図5は、EELS測定のための薄膜試料を作成する工程を説明する説明図である。具体的には、柱状積層体STの側面からY方向及び−Y方向にFIB(Focused Ion Beam)法による薄膜化ETを行った。図6は、EELS測定のための薄膜試料を説明する説明図である。上記の薄膜化ETにより、Y方向に例えば50nm程度の厚みaを有する薄膜試料TSを作成した。なお、薄膜試料TSの作成にあたっては、柱状積層体STの周囲にカーボンやタングステンあるいは樹脂等からなる埋め込み層を設けて柱状積層体STを保護するようにして形成した。薄膜試料TSの厚み方向(Y方向)は、EELS測定時の電子ビームEBの照射方向となる。
(2−4)EELS測定
上記のようにして得られた実施例1及び実施例2に係る磁気メモリ素子の柱状積層体における断面のTEM(Transmission Electron Microscope)画像を取得した。具体的には、上記のようにして得られた薄膜試料TSの厚さ方向に沿って加速電圧200kVで電子を入射し、試料物質との相互作用によりエネルギーを失った非弾性散乱電子を分光する電子エネルギー損失分光(Electron Energy Loss Spectroscopy:EELS)により、電子ビーム照射地点における元素分析を行い、得られたデータからマッピング処理を行ってその空間分布を画像化した。EELS測定では、各照射地点でのOのK殻、FeのL殻、CoのL殻、BのK殻、NのK殻及びRuのM殻の各内殻電子の遷移による吸収を測定することで、元素分析を行った。
(2−5)TEM画像
図7(A)〜図7(F)は、実施例1の磁気メモリ素子の断面のEELSによる元素の空間分布を示すTEM画像であり、図7(G)は図7(A)〜図7(F)に対応する部分を示す模式的な断面図である。
図7(A)はOのK殻の内殻電子の遷移による吸収からOの空間分布を示したものである。図7(A)から、第1非磁性層14及び第2非磁性層18にOが含有されていることが確認された。
図7(B)はFeのL殻の内殻電子の遷移による吸収からFeの空間分布を示したものである。図7(B)から、主に記録層FRにFeが含有されていることが確認された。
図7(C)はCoのL殻の内殻電子の遷移による吸収からCoの空間分布を示したものである。図7(C)から、第1強磁性層13及び記録層FRにCoが含有されていることが確認された。
図7(D)はBのK殻の内殻電子の遷移による吸収からBの空間分布を示したものである。図7(D)から、記録層FRにBが含有されていることが確認された。
図7(E)はNのK殻の内殻電子の遷移による吸収からNの空間分布を示したものである。図7(E)から、柱状積層体STを被覆するように窒化膜が形成されていることが確認された。
なお、図7(E)中の点線で囲んだ領域は、図7(G)の第1非磁性層14、記録層FR及び第2非磁性層18を囲むN濃度測定の対象領域ARに対応する。対象領域ARに分布するNの濃度を、柱状積層体STの外周から内部へ(図7(G)中に矢印SCで示した方向へ)計測することで、対象領域ARにおける柱状積層体ST(MTJ)の外周の端からの距離に対するNの強度プロファイルを得ることが可能である。ここで、柱状積層体STの外周の端から所定の距離(例えば2nm、あるいは13nm)の位置での窒素濃度とは、着目する層(記録層FR、第1非磁性層14及び第2非磁性層18を含む層)における柱状積層体STの外周の端から所定の距離の位置での窒素濃度とする。窒素濃度とは、具体的には、柱状積層体STの側面がテーパー状の斜面であるので、記録層FRの中心線が柱状積層体STの外周と交差する点、すなわち記録層FRの端を起点とし、ここからLnm内側の位置における対象領域AR内での平均窒素濃度を指す。ここで、上述の薄膜試料TSにおいて窒素濃度を測定する際の測定面について説明する。図8(A)は、窒素濃度測定における薄膜試料の測定面を説明する説明図であり、図8(B)は図8(A)に示した測定面の拡大図である。薄膜試料TSの測定面MPは、薄膜試料TSのY方向の厚さa×対象領域ARのZ方向の幅bで定義され、X方向に垂直(YZ平面に平行な面)である。電子ビームEBの照射方向は薄膜試料TSの厚み方向(Y方向)となる。各測定面で検出された窒素原子20bを模式的に図中〇で示している。柱状積層体STの外周の端から各位置での窒素濃度とは、柱状積層体STの外周の端からの各位置における、測定面MPの面積内で検出されたNの個数に対応する。従ってEELSマッピングから求められる窒素濃度はNの面密度に対応するものであり、単位は「個/m」である。本実施例では、図7(E)の点線で囲んだ対象領域ARにおいて膜面に垂直な方向(Z方向)で平均した窒素濃度を柱状積層体STの外周から内部へ(矢印SCで示した方向へ)測定し、Nの強度プロファイルを得た。
図7(F)はRuのM殻の内殻電子の遷移による吸収からRuの空間分布を示したものである。図7(F)から、第1強磁性層13及び第2導電層19にRuが含有されていることが確認された。
図9(A)〜図9(F)は、実施例2の磁気メモリ素子の断面のEELSによる元素の空間分布を示すTEM画像であり、図9(G)は図9(A)〜図9(F)に対応する部分を示す模式的な断面図である。
図9(A)はOのK殻の内殻電子の遷移による吸収からOの空間分布を示したものである。実施例1と同様に、図9(A)から、第1非磁性層14及び第2非磁性層18にOが含有されていることが確認された。
図9(B)はFeのL殻の内殻電子の遷移による吸収からFeの空間分布を示したものである。実施例1と同様に、図9(B)から、主に記録層FRにFeが含有されていることが確認された。
図9(C)はCoのL殻の内殻電子の遷移による吸収からCoの空間分布を示したものである。実施例1と同様に、図9(C)から、第1強磁性層13及び記録層FRにCoが含有されていることが確認された。
図9(D)はBのK殻の内殻電子の遷移による吸収からBの空間分布を示したものである。実施例1と同様に、図9(D)から、記録層FRにBが含有されていることが確認された。
図9(E)はNのK殻の内殻電子の遷移による吸収からNの空間分布を示したものである。実施例1と同様に、図9(E)から、柱状積層体STを被覆するように窒化膜が形成されていることが確認された。なお、実施例1と同様に、対象領域ARに分布するNの数を、柱状積層体STの外周から内部へ(図9(G)中に矢印SCで示した方向へ)計測することで、対象領域ARにおける柱状積層体ST(MTJ)の外周の端からの距離に対するNの強度プロファイルを得ることが可能である。
図9(F)はRuのM殻の内殻電子の遷移による吸収からRuの空間分布を示したものである。実施例1と同様に、図9(F)から、第1強磁性層13及び第2導電層19にRuが含有されていることが確認された。
(2−6)Nの強度プロファイル
図10Aは、図7(E)に示したNの空間分布から得られた、実施例1に係る柱状積層体ST(MTJ)の外周の端からの距離に対するN強度(Nプロファイル)である。MTJ端からの距離が小さい(MTJ側面に近い)程N強度が強く、MTJ端からの距離が大きい(MTJ側面から遠い)程、N強度が弱くなっている。
図10Bは、図9(E)に示したNの空間分布から得られた、実施例2に係る柱状積層体ST(MTJ)の外周の端からの距離に対するN強度(Nプロファイル)である。実施例1と同様に、MTJ端からの距離が小さい(MTJ側面に近い)程N強度が強く、MTJ端からの距離が大きい(MTJ側面から遠い)程、N強度が弱くなっている。
図10Bの実施例2と図10Aの実施例1とを比べると、実施例2では、MTJ端から内部に向かうにつれてN強度がより急峻に弱くなっている。これは、実施例2では、Nが存在する領域が実施例1よりもMTJの側面から浅い部分に留まっていることを示す。
図11は、実施例1及び実施例2の磁気メモリ素子の接合距離D(Junction CD)に対する保磁力Hcを示すグラフである。SiNの成膜温度が300℃である実施例1に対しては■でプロットしており、SiNの成膜温度が200℃である実施例2に対しては●でプロットしている。
図11において、実施例2では磁気メモリ素子の接合距離D(Junction CD)が小さくなると保磁力Hcが大きくなり、磁気トンネル接合MTJの接合距離D及び保磁力Hcは大よそ反比例の関係となる。これは、Kefftについて説明する上記の式と整合する結果である。一方で、実施例1では、いずれの接合距離Dにおいても保磁力Hcは実施例2より低くなっており、磁気トンネル接合MTJの接合距離D及び保磁力Hcが反比例の関係となっていない。これは、MTJの外周の端から内側の深い領域までNが存在することにより、接合距離Dに依存せずに抵抗値が高くなり、これに伴って保磁力が低くなったことによるものと考えられる。
図12は、実施例1及び実施例2の磁気メモリ素子のEELSによる柱状積層体ST(MTJ)の外周の端からの距離に対するN(窒素)濃度を示すグラフである。縦軸はN濃度であり、図10A及び図10BのN強度プロファイルから得た数値である。横軸はMTJ端からの距離であり、大きくなるほどMTJの外周の端から内側に入った位置であることを示す。MTJからの距離が0の位置は、記録層FRの中心線が柱状積層体STの外周と交差する点、すなわち記録層の端の位置であり、MTJ及びSiNの界面に相当する。SiNの成膜温度が300℃である実施例1に対しては■でプロットしており、SiNの成膜温度が200℃である実施例2に対しては◆でプロットしている。
図12を参照すると、実施例1では、MTJの表面から20nm程度の深さまで、MTJの表面から深くなるほどN濃度が小さく、一様に変化している。また、実施例2では、MTJの表面から13nmの深さまでは、MTJの表面から深くなるほどN濃度が小さくなっており、線aに沿って一様に変化している。13nmより内側では、N濃度の変化を最小二乗法で直線近似した線bを示すが、N濃度は不規則に変化しており、13nmより内側では安定したN濃度の値となっていない。この結果から、13nmより内側ではN濃度が検出限界以下に小さくなっているものと考えられる。検出限界は、4×1029個/mである。このように、実施例2では、記録層FRを含む層において、柱状積層体ST(MTJ)の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下である。これにより、記録層FRや障壁層TLへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。
また、実施例1、実施例2とも記録層FRを含む層において柱状積層体STの外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上となっている。これにより、柱状積層体及び保護膜の界面近傍で発生するリーク電流を抑制できる。
(3)適用例
次に、本発明の第1実施形態の磁気メモリ素子101を記憶素子とした磁気メモリ装置1400(MRAM)について説明する。図13は、第1実施形態の磁気メモリ素子を用いた磁気メモリ装置の構成を示すブロック図である。磁気メモリ素子101としては、第1実施形態で説明した磁気メモリ素子1を適用できる。図13に示すように、磁気メモリ装置1400のメモリアレイでは、メモリセル100がアレイ状に並べられている。メモリセル100は、磁気メモリ素子101と選択トランジスタ102とを具備している。メモリセル100を行方向又は列方向に接続するように、互いに平行に配置された複数のソース線103と、ソース線103と平行に配置され、かつ互いに平行に配置されたビット線104と、ビット線104と垂直に配置され、かつ、互いに平行な複数のワード線105とを備えている。また、磁気メモリ装置1400は、メモリセル100内の磁気メモリ素子101の膜面垂直方向に電流を印加する回路と、周辺回路と、を備えている。
ビット線104は、磁気メモリ素子101を介して選択トランジスタ102のドレイン電極に電気的に接続されており、ソース線103は配線層を介して選択トランジスタ102のソース電極に電気的に接続されている。また、ワード線105は選択トランジスタ102のゲート電極に電気的に接続されている。ソース線103とビット線104の一端は、電圧印加のためのライトドライバ1403とセンス増幅器1402に電気的に接続されている。ワード線105の一端はワードドライバ1401に電気的に接続されている。
選択トランジスタ102及び周辺回路は、MOSFETにより構成することができる。これらの回路は、低消費電力化のためにCMOSFET(相補型(Complementary)MOSFET)で構成してもよい。
情報「1」の書き込み動作では、ライトドライバ1403からソース線103に電圧を印加するとともに、ワードドライバ1401からワード線105に電圧を印加することによって、ソース線103から磁気メモリ素子101を介してビット線104に電流を流す。この時、磁気メモリ素子101の磁化方向が可変である記録層の磁化と、磁化方向が固定された参照層の磁化配置とが反平行状態となり、磁気メモリ素子101は高抵抗状態となり、保持する情報は「1」となる。
一方、情報「0」の書き込み動作では、ライトドライバ1403からビット線104に電圧を印加するとともに、ワードドライバ1401からワード線105に電圧を印加することによって、ビット線104から磁気メモリ素子101を介してソース線103に電流を流す。つまり、情報「0」の書き込み動作では、情報「1」の書き込み動作とは逆方向に電流を流し、磁気メモリ素子101の記録層においてスピン注入磁化反転をさせる。この時、磁気メモリ素子101の磁化方向が可変である記録層の磁化と、磁化方向が固定された参照層の磁化配置とが平行状態となり、磁気メモリ素子101は低抵抗状態となり、保持する情報は「0」となる。
読み出し時は、センス増幅器1402を用いて、抵抗変化による信号の違いを読み取る。このような構成の磁気メモリ装置(MRAM)は、磁気抵抗変化率が大きく、読み込み電流が小さいメモリセルを用いたメモリ装置である。
(4)第2実施形態
図14(A)及び図14(B)を参照して、本発明の第2実施形態の磁気メモリ素子1Aについて説明する。図14(A)は、磁気メモリ素子1Aの断面図である。図14(B)は、図14(A)の磁気メモリ素子1Aを構成する柱状積層体の上面の概略図である。磁気メモリ素子1Aは、基板10の主面(XY面と平行な面)において、Z方向に積層した柱状積層体STを有する。
柱状積層体STは、基板30側から、第1絶縁膜31、第1導電層32、第1強磁性層33、第1非磁性層34、第2強磁性層35及び第2導電層36がこの順に積層した構造を有する。また、柱状積層体STの側面を覆って保護膜である第2絶縁膜37が設けられている。
磁気メモリ素子1Aでは、第1強磁性層33によって参照層FXが構成されている。第1非磁性層34によって障壁層TLが構成されている。第2強磁性層35によって記録層FRが構成されている。参照層FXの第1強磁性層33の磁化方向M33及び記録層FRの第2強磁性層35の磁化方向M35は、膜面に対して垂直方向(Z方向)である。本実施形態の磁気メモリ素子1Aは、垂直磁化タイプの磁気メモリ素子である。柱状積層体STは、磁気トンネル接合(MTJ)を有する積層体である。
上記の本実施形態の磁気メモリ素子1Aは、第1実施形態の磁気メモリ素子1に対して、非磁性結合層16が省かれ、第2強磁性層15及び第3強磁性層17を1層の第2強磁性層35とした構成となっている。また、第1実施形態の磁気メモリ素子1の第2非磁性層18(保護層)は第2実施形態の磁気メモリ素子1Aでは省かれている。上記を除いては、第1実施形態の磁気メモリ素子1と同様の構成である。即ち、基板30は、第1実施形態の基板10と同様の構成である。第1絶縁膜31は、第1実施形態の第1絶縁膜11と同様の構成である。第1導電層32は、第1実施形態の第1導電層12と同様の構成である。第1強磁性層33は、第1実施形態の第1強磁性層13と同様の構成である。第1非磁性層34は、第1実施形態の第1非磁性層14と同様の構成である。第2強磁性層35は、第1実施形態の第2強磁性層15あるいは第3強磁性層17と同様の構成である。第2導電層36は、第1実施形態の第2導電層19と同様の構成である。第2絶縁膜37は、第1実施形態の第2絶縁膜20と同様の構成である。
本実施形態の磁気メモリ素子1Aでは、第2絶縁膜37が窒素を含む絶縁膜であり、成膜時に窒素が柱状積層体STの内部に入り込む。図15は、図14(A)に示す本実施形態の磁気メモリ素子の模式的な断面図であり、窒素が柱状積層体STの内部に入り込む様子を模式的に示している。
第2絶縁膜37は窒化シリコンで構成されており、第2絶縁膜37中のシリコン原子37a及び窒素原子37bが含まれている。第2絶縁膜37中には、シリコン原子37a及び窒素原子37bは組成比に応じて含有されている。ここで、例えば、第1非磁性層34とその上下層との界面において、窒素原子37bは、柱状積層体STの外周の端から内側に入り込んでいる。本実施形態では、窒素原子37bが柱状積層体STの内側に入り込んでいる距離は最大で13nmであり、記録層FR及び障壁層TLの一方又は両方において柱状積層体STの外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下となっている。また、柱状積層体STの外周の端から内側に2nmの位置では、窒素原子37bは高濃度に入り込んでおり、記録層FR及び障壁層TLの一方又は両方において柱状積層体STの外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上となっている。
記録層FR及び障壁層TLの一方又は両方において柱状積層体STの外周の端から13nm内側の位置で、窒素濃度を4×1029個/m以下とすることで、記録層FRや障壁層TLへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。また、記録層FR及び障壁層TLの一方又は両方において柱状積層体STの外周の端から2nm内側の位置で、窒素濃度を7×1030個/m以上とすることで、柱状積層体及び保護膜の界面近傍で発生するリーク電流を抑制できる。このように、磁気メモリ素子において、保磁力特性の向上やリーク電流低減等、磁気メモリ素子の特性の向上が可能である。
(5)変形例1
上記の第1実施形態及び実施例において、柱状積層体STの外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下である構成である層としては、記録層FRを含む層として、障壁層TL(第1非磁性層14)、記録層FR(第2強磁性層15、非磁性結合層16、第3強磁性層17)及び第2非磁性層18の全体であってよいが、これに限らず、例えば、記録層FR(第2強磁性層15、非磁性結合層16、第3強磁性層17)において、柱状積層体STの外周の端から13nm内側の位置で窒素濃度が4×1029個/m以下である構成であってよい。あるいは、記録層FR(第2強磁性層15、非磁性結合層16、第3強磁性層17)と障壁層TL(第1非磁性層14)の一方又は両方において、柱状積層体STの外周の端から13nm内側の位置で窒素濃度が4×1029個/m以下である構成であってよい。
(6)変形例2
上記の第1実施形態、実施例及び第2実施形態において、柱状積層体の外周の端から2nm内側の領域について特に限定せずに、記録層及び障壁層の一方又は両方において柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下である構成でもよい。これにより、記録層FRや障壁層TLへの窒素の導入が抑制され、保磁力の低下を抑制して、保磁力特性を向上できる。
本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
1、1A 磁気メモリ素子
10、30 基板
11、31 第1絶縁膜
12、32 第1導電層
13、33 第1強磁性層
14、34 第1非磁性層
15、35 第2強磁性層
16 非磁性結合層
17 第3強磁性層
18 第2非磁性層
19、36 第2導電層
20、37 第2絶縁膜
ST 柱状積層体
FX 参照層
TL 障壁層
FR 記録層
AR 対象領域
TS 薄膜試料
EB 電子ビーム
MP 測定面

Claims (16)

  1. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、
    前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜と
    を備え、
    前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下である
    磁気メモリ素子。
  2. 前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上である
    請求項1に記載の磁気メモリ素子。
  3. 前記柱状積層体は、円錐台形状を有する
    請求項1又は2に記載の磁気メモリ素子。
  4. 前記柱状積層体は、前記記録層の前記障壁層とは反対側の面に設けられた非磁性層を含む
    請求項1〜3のいずれか1項に記載の磁気メモリ素子。
  5. 前記記録層、前記障壁層及び前記非磁性層において前記柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下である
    請求項4に記載の磁気メモリ素子。
  6. 前記記録層、前記障壁層及び前記非磁性層において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上である
    請求項4又は5に記載の磁気メモリ素子。
  7. 前記記録層は、複数の強磁性層及び少なくとも1層の非磁性結合層を含み、前記強磁性層と前記非磁性結合層とが交互に積層した多層積層体である
    請求項1〜6のいずれか1項に記載の磁気メモリ素子。
  8. 前記記録層は、Fe、Co、Niのうちの少なくとも1種を含む
    請求項1〜7のいずれか1項に記載の磁気メモリ素子。
  9. 前記障壁層は、O(酸素)を含む
    請求項1〜8のいずれか1項に記載の磁気メモリ素子。
  10. 請求項1〜9のいずれか1項に記載の磁気メモリ素子と、
    前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、
    前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部と
    を備える磁気メモリ。
  11. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、
    前記積層体を柱状に加工して柱状積層体とする工程と、
    前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程と
    を備え、
    前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から13nm内側の位置で、窒素濃度が4×1029個/m以下となるように、前記絶縁膜を形成する
    磁気メモリ素子の製造方法。
  12. 前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上となるように、前記絶縁膜を形成する
    請求項11に記載の磁気メモリ素子の製造方法。
  13. 前記絶縁膜を形成する工程において、成膜温度が200℃以下であるプラズマ化学気相成長法により前記絶縁膜を形成する
    請求項11又は12に記載の磁気メモリ素子の製造方法。
  14. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とがこの順に積層された柱状積層体と、
    前記柱状積層体の側面を覆って設けられた窒素を含有する絶縁膜と
    を備え、
    前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上である
    磁気メモリ素子。
  15. 請求項14に記載の磁気メモリ素子と、
    前記磁気メモリ素子に書き込み電流を流すことにより、前記磁気メモリ素子にデータを書き込む書き込み部と、
    前記障壁層を貫通する読み出し電流を流し、前記障壁層を貫通した前記読み出し電流を検出し、前記磁気メモリ素子に書き込まれているデータを読み出す読み出し部と
    を備える磁気メモリ。
  16. 磁化方向が固定された参照層と、非磁性体で構成された障壁層と、磁化方向の反転が可能な記録層とをこの順に積層して積層体を形成する工程と、
    前記積層体を柱状に加工して柱状積層体とする工程と、
    前記柱状積層体の側面を覆って窒素を含有する絶縁膜を形成する工程と
    を備え、
    前記絶縁膜を形成する工程において、前記記録層及び前記障壁層の一方又は両方において前記柱状積層体の外周の端から2nm内側の位置で、窒素濃度が7×1030個/m以上となるように、前記絶縁膜を形成する
    磁気メモリ素子の製造方法。

JP2019153233A 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ Active JP7441483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019153233A JP7441483B2 (ja) 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ
US16/996,559 US11258006B2 (en) 2019-08-23 2020-08-18 Magnetic memory element, method for producing same, and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019153233A JP7441483B2 (ja) 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ

Publications (2)

Publication Number Publication Date
JP2021034567A true JP2021034567A (ja) 2021-03-01
JP7441483B2 JP7441483B2 (ja) 2024-03-01

Family

ID=74676112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019153233A Active JP7441483B2 (ja) 2019-08-23 2019-08-23 磁気メモリ素子及びその製造方法、並びに磁気メモリ

Country Status (2)

Country Link
US (1) US11258006B2 (ja)
JP (1) JP7441483B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3382768B1 (en) 2015-11-27 2020-12-30 TDK Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
US11094360B2 (en) * 2017-10-13 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Storage device, electronic component, and electronic device
US11910723B2 (en) * 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
EP4075529A4 (en) * 2020-01-15 2023-05-10 Huawei Technologies Co., Ltd. MAGNETIC DIRECT ACCESS STORAGE AND ELECTRONIC DEVICE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305645A (ja) * 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2012064901A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
US20190157344A1 (en) * 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119424B2 (en) * 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US8472149B2 (en) * 2007-10-01 2013-06-25 Tdk Corporation CPP type magneto-resistive effect device and magnetic disk system
JP5361201B2 (ja) * 2008-01-30 2013-12-04 株式会社東芝 磁気抵抗効果素子の製造方法
JP5150284B2 (ja) * 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5203844B2 (ja) * 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5039006B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP6090800B2 (ja) 2012-04-09 2017-03-15 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
KR101934829B1 (ko) * 2012-10-23 2019-03-18 삼성전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11462253B2 (en) 2017-03-31 2022-10-04 Tohoku University Magnetoresistance effect element and magnetic memory
US10753990B2 (en) * 2017-11-10 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for measuring magnetic field strength

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305645A (ja) * 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2012064901A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気メモリ及びその製造方法
US20190157344A1 (en) * 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof

Also Published As

Publication number Publication date
US11258006B2 (en) 2022-02-22
US20210091304A1 (en) 2021-03-25
JP7441483B2 (ja) 2024-03-01

Similar Documents

Publication Publication Date Title
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US20200279995A1 (en) Maintaining Coercive Field after High Temperature Anneal for Magnetic Device Applications with Perpendicular Magnetic Anistropy
JP7441483B2 (ja) 磁気メモリ素子及びその製造方法、並びに磁気メモリ
CN106605311B (zh) 减少阻障层电阻面积(ra)的产品与磁性装置应用的垂直磁性各向异性(pma)的保护
JP6297104B2 (ja) 磁気記憶装置及びその製造方法
JP5867030B2 (ja) 記憶素子、記憶装置
JP5665707B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8072714B2 (en) Tunneling magnetoresistance (TMR) device, its manufacture method, magnetic head and magnetic memory using TMR device
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
US20070076471A1 (en) Storage element and memory
TW201805944A (zh) 磁性記憶體
US8884389B2 (en) Magnetoresistive element and method of manufacturing the same
US20060186495A1 (en) Low power magnetoelectronic device structures utilizing enhanced permeability materials
CN101414657A (zh) 铁磁隧道结元件、磁记录装置以及磁存储器装置
JP2011129933A (ja) 垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法
US20070263429A1 (en) Memory element and memory
CN102280136A (zh) 磁存储器元件和磁存储器器件
JPWO2008133107A1 (ja) 磁気抵抗素子、mram、及び磁気センサー
WO2018134929A1 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US11462253B2 (en) Magnetoresistance effect element and magnetic memory
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115400A (ja) 記憶素子、記憶装置
US20130240964A1 (en) Magnetic storage apparatus
US8945730B2 (en) Storage element and memory device
TW201222546A (en) Memory element and memory device

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240209

R150 Certificate of patent or registration of utility model

Ref document number: 7441483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150