CN104218150B - 磁性随机存储器单元的形成方法 - Google Patents

磁性随机存储器单元的形成方法 Download PDF

Info

Publication number
CN104218150B
CN104218150B CN201310224060.7A CN201310224060A CN104218150B CN 104218150 B CN104218150 B CN 104218150B CN 201310224060 A CN201310224060 A CN 201310224060A CN 104218150 B CN104218150 B CN 104218150B
Authority
CN
China
Prior art keywords
layer
material layer
conductive material
forming method
magnetic ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310224060.7A
Other languages
English (en)
Other versions
CN104218150A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310224060.7A priority Critical patent/CN104218150B/zh
Publication of CN104218150A publication Critical patent/CN104218150A/zh
Application granted granted Critical
Publication of CN104218150B publication Critical patent/CN104218150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁性随机存储器单元的形成方法,磁性随机存储器单元的形成方法包括:提供衬底,衬底表面具有介质层;在介质层内形成凹槽;依次形成位于凹槽内壁和介质层表面的底部导电材料层、隧道结材料层、顶部导电材料层,并且位于凹槽底部正上方的顶部导电材料层的表面低于所述介质层的表面;在所述顶部导电材料层表面形成盖帽层;以介质层为研磨停止层,进行平坦化处理,暴露出介质层的表面和沿凹槽侧壁方向的底部导电材料层、隧道结材料层、顶部导电材料层的部分表面;去除介质层,以所述剩余的盖帽层为掩膜,刻蚀顶部导电材料层、隧道结材料层和底部导电材料层,形成顶部导电层、隧道结层和底部导电层。所述方法可以提高磁性随机存储器单元的性能。

Description

磁性随机存储器单元的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种磁存储器单元的形成方法。
背景技术
近年来,由于磁性随机存储器(Magnetic Random Access Memory,MRAM)具有短的读写时间,非易失性和功耗低的特点,磁存储器作为适用于计算机或通讯机器等信息处理设备上的存储装置而备受关注。
现有技术的磁性随机存储器的存储单元包括:顶部导电层、磁性隧道结(Magnetictunnel junction,MTJ)、底部导电层,其中,磁隧道结由固定磁性层(PL)、隧道绝缘层和自由磁性层(FL)交替堆叠而成。
请参考图1至图2,为现有技术中上述磁性随机存储器的存储单元形成方法的示意图。
请参考图1,在衬底10表面依次形成底部导电材料层11、固定磁性材料层12、隧道绝缘材料层13、自由磁性材料层14和顶部导电材料层15。然后在所述顶部导电材料层15表面形成掩膜层16,所述掩膜层16的位置定义了磁性隧道结的位置和尺寸。
请参考图2,以所述掩膜层16为掩膜依次刻蚀所述顶部导电层15、自由磁性材料层14、隧道绝缘材料层13和固定磁性材料层12、底部导电材料层11,形成顶部导电层15a、自由磁性层14a、隧道绝缘层13a、固定磁性层12a和底部导电层11a,所述自由磁性14a、隧道绝缘层13a和固定磁性层12a构成磁性隧道结。
所述固定磁性层12a的磁化方向被固定,自由磁性层14a的磁化方向可以在与固定磁性层12a的磁化方向相同或相反的方向变化。在对磁性存取存储器进行写入操作时,自由磁性层14a的磁化方向与固定磁性层12a的磁化方向平行时(逻辑“0”状态),表现为低阻态;自由磁性层14a的磁化方向与固定磁性层12a的磁化方向相反时(逻辑“1”状态),表现为高阻态,从而实现两个存储状态。
随着工艺节点的进一步减小,现有技术形成的磁存储器的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种磁性随机存储器单元的形成方法,提高磁性随机存储器的性能。
为解决上述问题,本发明提供一种磁性随机存储器单元的形成方法,包括:提供衬底,所述衬底表面具有介质层;在所述介质层内形成凹槽,所述凹槽暴露出衬底的部分表面;依次形成位于凹槽内壁和介质层表面的底部导电材料层、位于底部导电材料层表面的隧道结材料层、位于隧道结材料层表面的顶部导电材料层,并且位于凹槽底部正上方的顶部导电材料层的表面低于所述介质层的表面;在所述顶部导电材料层表面形成盖帽层;以所述介质层为研磨停止层,进行平坦化处理,暴露出介质层的表面和沿凹槽侧壁方向的底部导电材料层、隧道结材料层、顶部导电材料层的部分表面;去除所述介质层;以所述剩余的盖帽层为掩膜,刻蚀所述顶部导电材料层、隧道结材料层和底部导电材料层,暴露出衬底的部分表面,形成顶部导电层、隧道结层和底部导电层。
可选的,采用化学气相沉积或物理气相沉积工艺形成所述底部导电材料层、隧道结材料层和顶部导电材料层。
可选的,采用溅射工艺形成所述底部导电材料层、隧道结材料层和顶部导电材料层。
可选的,与凹槽侧壁方向平行的底部导电材料层厚度小于与凹槽底部方向平行的底部导电材料层厚度的20%、与凹槽侧壁方向平行的隧道结材料层厚度小于与凹槽底部方向平行的隧道结材料层厚度的20%、与凹槽侧壁方向平行的顶部导电材料层厚度小于与凹槽底部方向平行的顶部导电材料层厚度的20%。
可选的,与凹槽底部方向平行的底部导电材料层厚度为
可选的,与凹槽底部方向平行的隧道结材料层厚度为
可选的,与凹槽底部方向平行的顶部导电材料层厚度为
可选的,采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述顶部导电材料层、隧道结材料层和底部导电材料层。
可选的,所述干法刻蚀工艺采用的刻蚀气体为CHClF2,流量为5sccm~50sccm,工作压强为1Pa~20Pa,功率为200W~500W。
可选的,还包括在所述顶部导电层、隧道结层和底部导电层侧壁表面形成侧墙。
可选的,所述隧道结材料层包括:位于底部导电层表面的固定磁性材料层、位于所述固定磁性材料层表面的隧道绝缘材料层和位于所述隧道绝缘材料层表面的自由磁性材料层。
可选的,所述固定磁性材料层的材料包括CoFe、CoFeB、Ru中的一种或多种。
可选的,所述隧道绝缘材料层的材料包括Al2O3、MgO中的一种或两种。
可选的,所述自由磁性材料层的材料包括CoFe、CoFeB、NiFe中的一种或多种。
可选的,所述盖帽层的材料为氧化硅或氮化硅。
可选的,所述介质层包括位于衬底表面的刻蚀阻挡层和位于所述刻蚀阻挡层表面的牺牲介质层。
可选的,所述刻蚀阻挡层的材料氮化硅或碳化硅。
可选的,所述牺牲介质层的材料为氧化硅、氮氧化硅或碳氧化硅。
可选的,所述底部导电材料层的材料包括Ti、TiN、Ta、TaN、Ru、Pt中的一种或多种;所述顶部导电材料层的材料包括Ti、TiN、Ta、TaN、Ru、Pt中的一种或多种。
可选的,采用溅射工艺形成所述材料为Ta的底部导电材料层和顶部导电材料层,溅射靶材选用Ta靶,溅射气体为氩气,溅射功率为200~500W,工作压强为2Pa~8Pa。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案在介质层中形成凹槽,在所述凹槽的内壁表面依次形成底部导电材料层、隧道结材料层和顶部导电材料层,及位于所述顶部导电材料层表面的盖帽层;去除所述介质层之后,暴露出所述底部导电材料层垂直于衬底部分的表面;以盖帽层为掩膜,刻蚀所述底部导电材料层、隧道结材料层和顶部导电材料层。由于刻蚀过程中,刻蚀离子之间存在散射作用,使部分等离子体的运动方向偏离主刻蚀方向,具有一定速率的横向刻蚀效果。由于所述底部导电材料层垂直于衬底部分的表面完全暴露,所以在刻蚀过程中,对底部导电材料层、隧道结材料层和顶部导电材料层的垂直于衬底方向的部分的横向刻蚀速率相同,从而可以形成侧壁垂直的磁性随机存储器单元,进而避免现有技术中形成侧壁倾斜的磁性随机存储器单元而可能导致的顶部宽度过小,容易使后续在顶部导电层表面形成的插塞位置发生偏移而使插塞与顶部导电层连接失效等问题。
进一步的,本发明的技术方案中,采用溅射工艺形成所述底部导电材料层、隧道结材料层和顶部导电材料层,使与凹槽侧壁方向平行的底部导电材料层厚度小于与凹槽底部方向平行的底部导电材料层厚度、与凹槽侧壁方向平行的隧道结材料层厚度小于与凹槽底部方向平行的隧道结材料层厚度、与凹槽侧壁方向平行的顶部导电材料层厚度小于与凹槽底部方向平行的顶部导电材料层厚度,使最终去除的部分底部导电材料层、隧道结材料层和顶部导电材料层的厚度较小,从而提高在凹槽内形成的磁性随机存储器单元的宽度。同时还可以降低相邻磁性随机存储器单元之间的间隔,提高衬底上形成的磁性随机存储器单元的集成度。
进一步的,本发明的技术方案中可以在所述顶部导电层、隧道结层和底部导电层侧壁表面形成侧墙。所述侧墙可以阻挡磁性随机存储器单元中的金属向外扩散,并且所述侧墙还可以作为隔离结构,防止在后续刻蚀位于顶部导电层表面的插塞时,由于插塞位置发生偏移而使得部分插塞与磁性随机存储器单元的侧壁连接导致磁性随机存储器单元失效。
附图说明
图1至图3是本发明的现有技术中形成磁性随机存储器单元的示意图;
图4至图15是本发明的实施例中形成所述磁性随机存储器单元的示意图。
具体实施方式
如背景技术中所述,现有技术形成的磁性随机存储器的性能有待进一步的提高。
发明人发现,现有技术在沉积所述磁性随机存储器单元的材料层之后直接通过光刻和干法刻蚀工艺形成所述磁性随机存储器单元。在干法刻蚀过程中,等离子体之间存在一定的散射作用,使部分等离子体的运动方向偏离主刻蚀方向,对磁性随机存储器单元的侧壁造成一定的刻蚀,造成对磁性随机存储器单元的部分横向刻蚀。请参考图3,由于靠近所述磁性随机存储器单元的顶部的侧壁暴露时间较长,所以使得所述磁性随机存储器单元的顶部宽度小于掩膜层16的宽度,形成上窄下宽的侧壁倾斜的磁性随机存储器单元。
发明人进一步发现,在工艺节点较小的情况下,现有技术形成侧壁倾斜的磁性随机存储器单元,会造成磁性随机存储器单元的顶部宽度过小,后续在所述磁性随机存储器单元表面形成插塞时,很容易使插塞的位置与所述顶部导电层15a的位置发生偏离,导致插塞与顶部导电层的连接失效;或者使插塞只有部分位于顶部导电层15a表面,使得插塞与述顶部导电层15a之间的连接电阻过大,从而影响磁性随机存储器的性能;或者插塞部分与顶部导电层15a表面连接,部分与磁性随机存储器单元的侧壁连接,导致所述磁性随机存储器单元失效。并且侧壁倾斜的磁性随机存储器单元两侧很难采用自对准工艺形成侧墙来作为磁性随机存储器单元与层间介质层之间的隔离结构。
本发明的技术方案提出一种磁性随机存储器单元的形成方法,可以形成侧壁垂直的磁性随机存储器单元。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图4,提供衬底100,所述衬底100表面具有介质层,所述介质层包括位于衬底100表面的刻蚀阻挡层201和位于所述刻蚀阻挡层201表面的牺牲介质层202。
所述衬底100为形成在半导体器件上方的层间介质层,所述层间介质层内形成有插塞等互连结构。后续形成的磁性随机存储器单元的底部导电层与所述衬底100内的插塞连接。
所述刻蚀阻挡层201的材料为氮化硅或碳化硅。所述刻蚀阻挡层,作为可续刻蚀介质层形成凹槽的阻挡层,避免过刻蚀。
所述牺牲介质层202的材料为氧化硅、氮氧化硅或碳氧化硅。本实施例中牺牲介质层202的材料为氧化硅。
可以采用化学气相沉积工艺形成所述刻蚀阻挡层201和牺牲介质层202。
请参考图5,在所述介质层内形成凹槽203,所述凹槽203暴露出衬底100的部分表面。
具体的,形成所述凹槽203的方法为:在所述牺牲介质层202表面形成具有开口的掩膜层(图中未示出),例如光刻胶层,沿所述开口刻蚀依次刻蚀牺牲介质层202和刻蚀阻挡层201,形成凹槽203,所述凹槽203暴露出衬底100的部分表面。所述凹槽底部位于衬底100内的金属插塞(图中未示出)表面。
所述凹槽203的位置。和尺寸定义了后续形成的磁性随机存储器单元的位置和尺寸。
本实施例中,采用干法刻蚀工艺形成所述凹槽203,具体的采用的气体CF4、CHF3、C2F6、CO、CHF、N2、C2F6和CO中的一种或多种。
本实施例中,以形成一个凹槽作为实施例;在本发明的其他实施例中,可以形成多个凹槽,后续分别在多个凹槽内形成磁性随机存储器单元。
请参考图6,形成位于凹槽203内壁和牺牲介质层202表面的底部导电材料层301。
所述底部导电材料层301用于形成磁性随机存储器单元的底部导电层,用于传递信号,所述底部导电材料层301的材料为导电性能好的材料,例如Ti、TiN、Ta、TaN、Ru或Pt中的一种或多种,所述底部导电材料层301可以是单层或者多层导电材料层。本实施例中,所述底部导电材料层301的材料为Ta。
所述底部导电材料层301的形成工艺为沉积工艺,例如物理气相沉积或化学气相沉积工艺,可以在所述凹槽203内壁和牺牲介质层202表面形成厚度均匀的底部导电材料层301。
本实施例中,采用溅射工艺在所述凹槽203内壁和牺牲介质层202表面形成所述底部导电材料层301。具体的,溅射靶材选用Ta靶,溅射气体为氩气,溅射功率为200~500W,工作压强为2Pa~8Pa。
被Ar等离子体溅射出来的Ta原子在所述凹槽203内壁和牺牲介质层202表面沉积形成底部导电材料层。由于溅射出来的Ta原子具有一定的方向性,所以,Ta原子在牺牲介质层202表面及凹槽203底部表面沉积的厚度较大,而在凹槽203侧壁表面沉积的厚度较低。本实施例中,位于凹槽203底部表面的部分底部导电材料层301的厚度范围为所述凹槽203侧壁表面的底部导电材料层的厚度小于位于凹槽203底部表面的底部导电材料层厚度的20%。
由于所述凹槽203侧壁表面的部分底部导电材料层的材料厚度较低,可以降低后续需要刻蚀去除的凹槽203侧壁表面的部分底部导电材料层的厚度,提高在凹槽内形成的磁性随机存储器单元的宽度。同时降低相邻磁性随机存储器单元之间的间隔,提高衬底上形成的磁性随机存储器单元的集成度。
请参考图7,在所述底部导电材料层301表面形成磁性隧道结材料层,所述磁性隧道结材料层包括位于所述底部导电材料层301表面的固定磁性材料层302、位于所述固定磁性材料层302表面的隧道绝缘材料层303和位于所述隧道绝缘材料层303表面的自由磁性材料层304。
所述固定磁性材料层302的材料为CoFe、CoFeB、Ru中的一种或多种。具体的,所述固定磁性材料层302可以是单层材料结构或多层结构。多层结构的固定磁性材料层可以是依次形成的CoFe层、Ru层和CoFeB层,或者是依次形成的CoFe层、Ru层和CoFe层。
所述隧道绝缘材料层303的材料为Al2O3或MgO。
所述自由磁性材料层304的材料为CoFe、CoFeB、NiFe中的一种或多种,具体的,所述自由磁性材料层302可以是单层材料结构或多层结构。多层结构的自由磁性材料层可以是依次形成的CoFe层和NiFe层。
可以采用物理气相沉积或化学气相沉积工艺,在所述底部导电材料层301表面依次形成厚度均匀的固定磁性材料层302、隧道绝缘材料层303和自由磁性材料层304,作为隧道结材料层。
本实施例中,采用溅射工艺形成所述隧道结材料层。可以采用Co靶和Fe靶共溅射,形成CoFe材料层;采用Ni靶和Fe靶共溅射形成NiFe材料层;采用Ru靶溅射形成Ru材料层;采用Co靶、Fe靶和B靶共溅射形成CoFeB材料层。
由于采用溅射工艺被溅射出来的原子在沉积过程中具有一定的方向性,所以,采用溅射工艺形成的磁性隧道结材料层在凹槽203侧壁方向上的厚度较低,而在所述凹槽203底部上方和牺牲介质层上方的沿衬底表面方向的磁性隧道结材料层的厚度较大,凹槽203侧壁方向上的部分磁性隧道结材料层的厚度小于沿衬底表面方向的部分磁性隧道结材料层厚度的20%,所述沿衬底表面方向的部分磁性隧道结材料层的厚度为
由于沿所述凹槽203侧壁方向磁性隧道厚度较低,可以降低后续需要刻蚀去除的沿凹槽203侧壁方向的部分底部导电材料层的厚度,从而提高在凹槽203内形成的磁性随机存储器单元的宽度。同时降低相邻磁性随机存储器单元之间的间隔,提高衬底上形成的磁性随机存储器单元的集成度。
请参考图8,在所述自由磁性材料层304表面形成顶部导电材料层305。
所述顶部导电材料层305用于形成磁性随机存储器单元的顶部导电层,用于传递信号,所述顶部导电材料层305的材料为导电性能好的材料,例如Ti、TiN、Ta、TaN、Ru或Pt中的一种或多种,所述顶部导电材料层305可以是单层或者多层导电材料层。本实施例中,所述顶部导电材料层305的材料为Ta。
所述顶部导电材料层305的形成工艺为沉积工艺,例如物理气相沉积或化学气相沉积工艺,可以在所述自由磁性材料层304表面形成厚度均匀的顶部导电材料层305。
本实施例中,采用溅射工艺形成所述顶部导电材料层305。具体方法可以参考本实施例中形成底部导电材料层301的方法。
所述沿衬底表面的方向上的顶部导电材料层305厚度范围为 并且所述凹槽203未被填满,位于凹槽内的沿凹槽底部方向的部分顶部导电材料层305的表面低于牺牲介质层202的表面。
请参考图9,在所述顶部导电材料层305表面形成盖帽层306。
所述盖帽层306的材料为氧化硅、氮化硅。本实施例中,所述盖帽层306的材料为氮化硅。
具体的,可以采用化学气相沉积工艺形成所述盖帽层306。所述盖帽层306的厚度为0.5nm~5nm。后续工艺中,部分所述盖帽层306作为形成所述磁性随机存储器单元的掩膜层。
请参考图10,以所述牺牲介质层202为研磨停止层,进行平坦化处理,去除掉位于牺牲介质层202上方的多余材料,暴露出牺牲介质层202的表面和位于凹槽203(请参考图8)侧壁表面的部分底部导电材料层301a、部分固定磁性材料层302a、部分隧道绝缘材料层303a、部分自由磁性材料层304a和部分顶部导电材料层305a的表面。
请参考图11,去除牺牲介质层202。
本实施例中,采用湿法刻蚀工艺去除所述牺牲材料层202,在本发明的其他实施例中,也可以采用干法刻蚀工艺去除所述牺牲材料层202,暴露出所述部分导电材料层301a
采用干法刻蚀或湿法刻蚀工艺去除所述牺牲介质层202(请参考图11),暴露出所述部分底部导电材料层301a的垂直于衬底100部分的表面。
请参考图12,以所述剩余的盖帽层306a为掩膜,刻蚀所述顶部导电材料层305a、自由磁性材料层304a、隧道绝缘材料层303a、固定磁性材料层302a和底部导电材料层301a(请参考图11),形成底部导电层301b、固定磁性层302b、隧道绝缘层303b、自由磁性层304b和顶部导电层305b。
具体的采用干法刻蚀工艺刻蚀所述顶部导电材料层305a、自由磁性材料层304a、隧道绝缘材料层303a、固定磁性材料层302a和底部导电材料层301a。所述刻蚀气体可以是含氯基的化合物。本实施例中,所述刻蚀气体为CHClF2,流量为5sccm~50sccm,工作压强为1Pa~20Pa,功率为200W~500W。
由于刻蚀气体的等离子体存在散射作用,部分等离子偏离垂直衬底的方向而具有水平方向的速度分量,从而对所述顶部导电材料层305a、自由磁性材料层304a、隧道绝缘材料层303a、固定磁性材料层302a和底部导电材料层301a会造成一定程度的水平方向上的刻蚀,但是由于所述底部导电材料层301a的垂直于衬底100部分的表面在刻蚀过程中完全暴露在刻蚀气体中,所以,所述水平方向上的刻蚀速率较均匀,从而形成的磁性随机存储器单元的侧壁仍然是垂直的。
在本发明的其他实施例中,也可以采用湿法刻蚀工艺对所述顶部导电材料层305a、自由磁性材料层304a、隧道绝缘材料层303a、固定磁性材料层302a和底部导电材料层301a进行刻蚀,由于所述底部导电材料层301a的垂直于衬底100部分的表面在刻蚀过程中完全暴露在刻蚀气体中,所以,所述水平方向上的刻蚀速率较均匀,从而形成的磁性随机存储器单元的侧壁仍然是垂直的。
请参考图13,在所述底部导电层301b、固定磁性层302b、隧道绝缘层303b、自由磁性层304b、顶部导电层305b和盖帽层306a的侧壁表面形成侧墙401。
所述侧墙401的材料为氮化硅或氧化硅。采用自对准工艺形成所述侧墙401,具体的包括:形成覆盖所述衬底100、刻蚀阻挡层201、磁性随机存储器单元侧壁及盖帽层306a的侧墙材料层(图中未示出),采用干法刻蚀工艺去除刻蚀阻挡层201和盖帽层306a表面的部分侧墙材料层,形成侧墙401。
所述侧墙401可以阻挡磁性随机存储器单元中的金属向后续在所述侧墙两侧形成的层间介质层内扩散,避免影响层间介质层的绝缘性质。并且所述侧墙还可以作为隔离结构,防止在后续刻蚀位于顶部导电层305b表面的插塞时,由于插塞位置发生偏移而使得部分插塞与磁性随机存储器单元的侧壁连接。
现有技术由于形成的磁性随机存储器单元的侧壁为倾斜的侧壁,无法通过自对准工艺形成覆盖磁性存储单元两侧的侧墙,从而容易使的磁性随机存储器单元内的金属向外扩散,影响后续形成的层间介质层的隔离效果。
在本发明的其他实施例中,也可以先去除所述盖帽层306a之后,在所述磁性随机存储器单元两侧形成侧壁。
请参考图14,形成覆盖所述刻蚀阻挡层201、侧墙401和掩膜306a的层间介质材料层402。
所述层间介质材料层402的材料为氧化硅或碳氧化硅等低K介质材料。
请参考图15,以所述顶部导电层305a为研磨停止层,对所述层间介质材料层402进行研磨去除部分层间介质材料层和盖帽层306a(请参考图14),形成层间介质层402a,暴露出顶部导电层305b的顶部表面。
后续还可以在所述层间介质层402a表面依次形成第二介质层以及位于所述第二介质层内的连接所述顶部导电层305b的互连结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种磁性随机存储器单元的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有介质层;
在所述介质层内形成凹槽,所述凹槽暴露出衬底的部分表面;
依次形成位于凹槽内壁和介质层表面的底部导电材料层、位于底部导电材料层表面的隧道结材料层、位于隧道结材料层表面的顶部导电材料层,并且位于凹槽底部正上方的顶部导电材料层的表面低于所述介质层的表面;
在所述顶部导电材料层表面形成盖帽层;
以所述介质层为研磨停止层,进行平坦化处理,暴露出介质层的上表面以及自凹槽侧壁向远离所述侧壁方向依次分布的底部导电材料层、隧道结材料层、顶部导电材料层的部分表面、剩余盖帽层的表面;
去除所述介质层;
以所述剩余的盖帽层为掩膜,刻蚀所述顶部导电材料层、隧道结材料层和底部导电材料层,暴露出衬底的部分表面,形成顶部导电层、隧道结层和底部导电层。
2.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,采用化学气相沉积或物理气相沉积工艺形成所述底部导电材料层、隧道结材料层和顶部导电材料层。
3.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,采用溅射工艺形成所述底部导电材料层、隧道结材料层和顶部导电材料层。
4.根据权利要求3所述的磁性随机存储器单元的形成方法,其特征在于,与凹槽侧壁方向平行的底部导电材料层厚度小于与凹槽底部方向平行的底部导电材料层厚度的20%、与凹槽侧壁方向平行的隧道结材料层厚度小于与凹槽底部方向平行的隧道结材料层厚度的20%、与凹槽侧壁方向平行的顶部导电材料层厚度小于与凹槽底部方向平行的顶部导电材料层厚度的20%。
5.根据权利要求4所述的磁性随机存储器单元的形成方法,其特征在于,与凹槽底部方向平行的底部导电材料层厚度为
6.根据权利要求4所述的磁性随机存储器单元的形成方法,其特征在于,与凹槽底部方向平行的隧道结材料层厚度为
7.根据权利要求4所述的磁性随机存储器单元的形成方法,其特征在于,与凹槽底部方向平行的顶部导电材料层厚度为
8.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述顶部导电材料层、隧道结材料层和底部导电材料层。
9.根据权利要求8所述的磁性随机存储器单元的形成方法,其特征在于,所述干法刻蚀工艺采用的刻蚀气体为CHClF2,流量为5sccm~50sccm,工作压强为1Pa~20Pa,功率为200W~500W。
10.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,还包括在所述顶部导电层、隧道结层和底部导电层侧壁表面形成侧墙。
11.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,所述隧道结材料层包括:位于底部导电层表面的固定磁性材料层、位于所述固定磁性材料层表面的隧道绝缘材料层和位于所述隧道绝缘材料层表面的自由磁性材料层。
12.根据权利要求11所述的磁性随机存储器单元的形成方法,其特征在于,所述固定磁性材料层的材料包括CoFe、CoFeB、Ru中的一种或多种。
13.根据权利要求11所述的磁性随机存储器单元的形成方法,其特征在于,所述隧道绝缘材料层的材料包括Al2O3、MgO中的一种或两种。
14.根据权利要求11所述的磁性随机存储器单元的形成方法,其特征在于,所述自由磁性材料层的材料包括CoFe、CoFeB、NiFe中的一种或多种。
15.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,所述盖帽层的材料为氧化硅或氮化硅。
16.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,所述介质层包括位于衬底表面的刻蚀阻挡层和位于所述刻蚀阻挡层表面的牺牲介质层。
17.根据权利要求16所述的磁性随机存储器单元的形成方法,其特征在于,所述刻蚀阻挡层的材料氮化硅或碳化硅。
18.根据权利要求16所述的磁性随机存储器单元的形成方法,其特征在于,所述牺牲介质层的材料为氧化硅、氮氧化硅或碳氧化硅。
19.根据权利要求1所述的磁性随机存储器单元的形成方法,其特征在于,所述底部导电材料层的材料包括Ti、TiN、Ta、TaN、Ru、Pt中的一种或多种;所述顶部导电材料层的材料包括Ti、TiN、Ta、TaN、Ru、Pt中的一种或多种。
20.根据权利要求19所述的磁性随机存储器单元的形成方法,其特征在于,采用溅射工艺形成所述材料为Ta的底部导电材料层和顶部导电材料层,溅射靶材选用Ta靶,溅射气体为氩气,溅射功率为200W~500W,工作压强为2Pa~8Pa。
CN201310224060.7A 2013-06-05 2013-06-05 磁性随机存储器单元的形成方法 Active CN104218150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310224060.7A CN104218150B (zh) 2013-06-05 2013-06-05 磁性随机存储器单元的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310224060.7A CN104218150B (zh) 2013-06-05 2013-06-05 磁性随机存储器单元的形成方法

Publications (2)

Publication Number Publication Date
CN104218150A CN104218150A (zh) 2014-12-17
CN104218150B true CN104218150B (zh) 2017-03-22

Family

ID=52099450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310224060.7A Active CN104218150B (zh) 2013-06-05 2013-06-05 磁性随机存储器单元的形成方法

Country Status (1)

Country Link
CN (1) CN104218150B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3440719A4 (en) * 2016-03-28 2019-11-13 INTEL Corporation CONNECTING CLOSURE METHOD FOR INTEGRATING MRAM DEVICES AND RESULTING STRUCTURES
CN109560102A (zh) * 2017-09-26 2019-04-02 中电海康集团有限公司 Mram与其制作方法
CN112736189A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 一种磁存储器底电极及其制造工艺和磁存储器
CN112864310B (zh) * 2019-11-26 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546807A (zh) * 2008-03-27 2009-09-30 株式会社东芝 磁阻元件和磁存储器
CN102347439A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087972B1 (en) * 2005-01-31 2006-08-08 Freescale Semiconductor, Inc. Magnetoelectronic devices utilizing protective capping layers and methods of fabricating the same
JP5203844B2 (ja) * 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546807A (zh) * 2008-03-27 2009-09-30 株式会社东芝 磁阻元件和磁存储器
CN102347439A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法

Also Published As

Publication number Publication date
CN104218150A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
JP7263517B2 (ja) スピン軌道トルクmramおよびその製造
US20230072420A1 (en) Magnetoresistive Random Access Memory Cell And Fabricating The Same
CN105845821B (zh) 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构
CN105977376B (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
CN106159086B (zh) Rram器件
JP5601181B2 (ja) 磁気抵抗効果素子及びその製造方法
KR102140048B1 (ko) 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
CN110140212A (zh) 三维存储器件的字线接触结构及其制作方法
US11665911B2 (en) Method of forming memory cell
US20240016064A1 (en) Magnetic tunnel junction devices
US10164173B2 (en) Magnetic random access memory devices and methods of manufacturing the same
US9419002B2 (en) Semiconductor device for reducing coupling capacitance
US9203015B2 (en) Magnetic storage device
JP5567087B2 (ja) 半導体装置の製造方法
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
WO2012176747A1 (ja) 機能素子の製造方法
CN104218150B (zh) 磁性随机存储器单元的形成方法
JP2014011230A (ja) 半導体記憶装置およびその製造方法
TW202013709A (zh) 磁性穿隧接面結構及其製造方法
KR20170130311A (ko) Stt mram 스택의 적층 형성을 위한 방법들
CN108155192A (zh) 半导体器件及其形成方法
JP2012204431A (ja) 磁気ランダムアクセスメモリ及びその製造方法
TW202017216A (zh) 磁通道接面結構與其製造方法
US11075334B2 (en) Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode
JP5644493B2 (ja) 磁気デバイスおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant