JP4341355B2 - 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 - Google Patents
磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4341355B2 JP4341355B2 JP2003330955A JP2003330955A JP4341355B2 JP 4341355 B2 JP4341355 B2 JP 4341355B2 JP 2003330955 A JP2003330955 A JP 2003330955A JP 2003330955 A JP2003330955 A JP 2003330955A JP 4341355 B2 JP4341355 B2 JP 4341355B2
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- magnetic tunnel
- magnetic
- memory
- junction element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 309
- 238000003860 storage Methods 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 230000015654 memory Effects 0.000 claims description 205
- 239000000463 material Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 9
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 206
- 239000010408 film Substances 0.000 description 102
- 230000005415 magnetization Effects 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 35
- 230000014759 maintenance of location Effects 0.000 description 24
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 22
- 238000000605 extraction Methods 0.000 description 16
- 239000002885 antiferromagnetic material Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 238000005240 physical vapour deposition Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 229910000914 Mn alloy Inorganic materials 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000005290 antiferromagnetic effect Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000003302 ferromagnetic material Substances 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910001313 Cobalt-iron alloy Inorganic materials 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000575 Ir alloy Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 2
- 229910000629 Rh alloy Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910000428 cobalt oxide Inorganic materials 0.000 description 2
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005292 diamagnetic effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- -1 magnesium nitride Chemical class 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Memory System (AREA)
Description
本発明は、磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法に関する。
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるため遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14で完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Magnetic Random Access Memory）とよばれる磁気メモリである。初期のＭＲＡＭには、ＡＭＲ(Anisotropic Magneto Resistive)効果（例えば、非特許文献１参照）や、ＧＭＲ(Giant Magneto Resistance)効果（例えば、非特許文献２参照）を使ったスピンバルブを基にしたものであった。しかし、負荷のメモリセル抵抗が１０Ω〜１００Ωと低いため、読み出し時のビットあたりの消費電力が大きく大容量化が難しいという欠点があった。
一方、ＴＭＲ（Tunnel Magneto Resistance）効果は抵抗変化率が室温で１％〜２％しかなかった（例えば、非特許文献３参照）が、近年抵抗変化率２０％近く得られる（例えば、非特許文献４参照）ようになり、ＴＭＲ効果を使ったＭＲＡＭに注目が集まるようになってきている。
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献５参照）。
J.M.Daughton,"Thin Solid Films"Vol.216(1992),p.162-168
D.D.Tang et al.,"IEDM Technical Digest"(1997),p.995-997
R.Meservey et al.,"Pysics Reports"Vol.238(1994),p.214-217
T.Miyazaki et al.,"J.Magnetism & Magnetic Material"Vol.139(1995),L231
R.Scheuerlein et al.,"ISSCC Digest of Technical Papers"(Feb. 2000),p.128-129
上述の通り、高速化・高集積化が容易という長所を有するＭＲＡＭではあるが、下記のような問題がある。従来型ＭＲＡＭは単一のＭＴＪ形状のセルアレイで構成されていた。ＭＲＡＭは記憶保持時間１０年を実現するためには熱安定性を大きく取るためには抗磁界が大きくなるようにＭＴＪ素子を設計する必要がある。比較的短時間の保持で高速に動作させる機能ブロック、アクセス回数は少ないが長時間メモリ保持する必要のある機能ブロックが混在する一つのＭＲＡＭメモリチップでも、少なくとも長時間保持が確保できるように、全ての機能ブロックでスイッチング磁界を高めに設定していたため、全体の書き込み消費電力が上がってしまうという問題があった。
本発明の磁気記憶装置は、第１磁気トンネル接合素子を備えた第１記憶素子群と、前記第１磁気トンネル接合素子よりも保磁力が高い第２磁気トンネル接合素子を備えた第２記憶素子群と、前記第１記憶素子群の第１磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する電源と、前記第２記憶素子群の第２磁気トンネル接続素子の保磁力に対応した書き込み電流を供給する第２電源とを備えたものである。
本発明の磁気記憶装置の書き込み方法は、第１磁気トンネル接合素子を備えた第１記憶素子群と、前記第１磁気トンネル接合素子よりも保磁力が高い第２磁気トンネル接合素子を備えた第２記憶素子群と、前記第１記憶素子群の第１磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する第１電源と、前記第２記憶素子群の第２磁気トンネル接続素子の保磁力に対応した書き込み電流を供給する第２電源とを備えた磁気記憶装置の前記第１磁気トンネル接合素子には、前記第１磁気トンネル接合素子の保磁力に対応した書き込み電流により情報を書き込み、前記第２磁気トンネル接合素子には、前記第２磁気トンネル接合素子の保磁力に対応した書き込み電流により情報を書き込む。
本発明の磁気記憶装置の製造方法は、第１磁気トンネル接合素子を備えた第１記憶素子群と、前記第１磁気トンネル接合素子よりも保磁力が高い第２磁気トンネル接合素子を備えた第２記憶素子群と、前記第１記憶素子群の第１磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する第１電源と、前記第２記憶素子群の第２磁気トンネル接続素子の保磁力に対応した書き込み電流を供給する第２電源とを備えた磁気記憶装置の前記第１磁気トンネル接合素子および前記第２磁気トンネル接合素子は、前記第１磁気トンネル接合素子および前記第２磁気トンネル接合素子を構成する薄膜層を形成した後、前記第１磁気トンネル接合素子を含む前記第１記憶素子群のパターンと、前記第２磁気トンネル接合素子を含む前記第２記憶素子群のパターンとが描画された一枚のマスクを用いて前記薄膜層を加工して前記第１記憶素子群と前記第２記憶素子群とを同時に形成する。
本発明の磁気記憶装置は、第１、第２磁気トンネル接合素子を備えた第１、第２記憶素子群と、各記憶素子群に電流を個々に供給する第１、第２電源とを備え、第１記憶素子群の第１磁気トンネル接合素子は第２記憶素子群の第２磁気トンネル接合素子とは保磁力が異なるため、頻繁にデータを書き換える第１記憶素子群には低保磁力の第１磁気トンネル接合素子を用いることで書き込み電力を下げることができる。一方、データを書き換える頻度が低い第２記憶素子群は高保磁力の第２磁気トンネル接合素子を用いることで熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようにチップ設計を行うことができるので、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現することができるという利点がある。すなわち、低消費電力でかつデータ保持特性に優れた磁気ランダムアクセスメモリ（以下、ＭＲＡＭという）装置の実現が可能となるという利点がある。
本発明の磁気記憶装置の書き込み方法は、第１、第２記憶素子群に対応した書き込み電流により情報を書き込むため、第１、第２記憶素子群に対応した最小の電流で情報を書き込むことができる。このため、頻繁にデータを書き換える第１記憶素子群には低保磁力の第１磁気トンネル接合素子を用いることで書き込み電力を下げることができる。一方、データを書き換える頻度が低い第２記憶素子は高保磁力の第２磁気トンネル接合素子を用いることで熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようにチップ設計を行うことができるので、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現することができるという利点がある。すなわち、磁気ランダムアクセスメモリ（以下、ＭＲＡＭという）装置において、低消費電力でかつデータ保持特性に優れた書き込みが可能となるという利点がある。
本発明の磁気記憶装置の製造方法は、第１、第２磁気トンネル接合素子を構成する薄膜層を形成した後、第１、第２磁気トンネル接合素子を含む第１、第２記憶素子群のパターンが描画された一枚のマスクを用いて薄膜層を加工して第１、第２記憶素子群を同時に形成することができるという利点がある。すなわち、従来のプロセスをほとんど変えることなく保磁力の異なる磁気トンネル接合素子を同一チップに作り分けることができる。例えば、頻繁にデータを書き換える第１記憶素子群には低保磁力の第１磁気トンネル接合素子を形成することで書き込み電力を下げることができる。一方、データを書き換える頻度が低い第２記憶素子群は高保磁力の第２磁気トンネル接合素子を形成することで熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようになるので、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現することができるという利点がある。すなわち、低消費電力でかつデータ保持特性に優れた磁気ランダムアクセスメモリ（以下、ＭＲＡＭという）装置の実現が可能となるという利点がある。
チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現するという目的を、磁気トンネル接合素子を備えた複数の記憶素子群と、各記憶素子群の磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する電源とを備え、各記憶素子群のうちの少なくとも一つの記憶素子群の磁気トンネル接合素子は他の記憶素子群の磁気トンネル接合素子とは保磁力が異なるようにしたことで、従来のプロセスをほとんど変えることなく実現した。
本発明の磁気記憶装置およびその書き込み方法に係る一実施例を、図１のブロック図によって説明する。
図１に示すように、磁気記憶装置１は、保磁力の異なる磁気トンネル接合素子を備えた複数の記憶素子群、図面では一例として、保磁力の低い複数の第１磁気トンネル接合素子からなるセルアレイで構成された第１記憶素子群２と、上記第１磁気トンネル接合素子よりも保磁力の高い複数の第２磁気トンネル接合素子からなるセルアレイで構成された第２記憶素子群３と、第１記憶素子群１に電流を供給する第１電源４と、第２記憶素子群２に電流を供給する第２電源５とを備え、上記第１記憶素子群２および第２記憶素子群３には、それらを制御するロジック回路６が接続されている。
上記磁気記憶装置１では、複数種（図面では２種）のスイッチング磁界を有する磁気トンネル接合素子が形成されることになる。したがって、例えば、第１記憶素子群２には書き換え頻度の大きい情報の一例として管理データ等を収容し、第２記憶素子群３には書き換え頻度が小さい一般情報や本体データを収容することができる。このように、書き換え頻度に応じて磁気トンネル接合素子の保磁力の異なる記憶素子群を使い分けることで、全体で書き込み消費電力を低くすることができ、かつ信頼性の高いメモリシステムを構成することができる。
次に、本発明の磁気記憶装置の書き込み方法を、前記図１によって説明する。この書き込み方法では、各記憶素子群に対応した書き込み電流により情報を書き込む。例えば、第１記憶素子群２は第２記憶素子群３よりも低保磁力の第１磁気トンネル接合素子で構成されているため、第２記憶素子群に情報を書き込むときよりも少ない電流で書き込みを行うことができる。例えば、頻繁にデータを書き換えるような場合には、低保磁力の第１磁気トンネル接合素子が用いられている第１記憶素子群２を用いることで書き込み電流を下げることができる。これにより、最小の電流で書き込みを行うことができるので、消費電力の低減が図れる。一方、データを書き換える頻度が低い場合には、高保磁力の第２磁気トンネル接合素子が用いられている第２記憶素子群３を用いることで、熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようになる。このようにして、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路が実現される。すなわち、磁気ランダムアクセスメモリ（以下、ＭＲＡＭという）装置において、低消費電力でかつデータ保持特性に優れた書き込みが可能となるという利点がある。
なお、上記磁気記憶装置１では、第１記憶素子群２に電流を供給する第１電源４と第２記憶素子群３に電流を供給する第２電源５とを設けたが、上記第１電源４および第２電極５を一つの電源とすることもできる。このように電源を一つとした構成では、各記憶素子群２、３の磁気トンネル接合素子に書き込みを行うのに必要最小限の電流を供給するように、上記一つの電源に、各記憶素子群に供給する電流を制御する機能を持たせる必要がある。
次に、セルレイアウトの一例を、図２のレイアウト図によって説明する。図２では、一例として、１選択素子（１トランジスタ）・１磁気トンネル接合素子（１ＴＭＲ素子）の１Ｔ１ＭＴＪ型のセルレイアウト構成を示す。
図２に示すように、書き込みワード線１１と、この書き込みワード線１１に立体的に交差（例えば図示したように直交）するビット線１２が配列されている。上記各書き込みワード線１１と上記各ビット線１２の各交差領域には磁気トンネル接合素子１３が配置されている。この磁気トンネル接合素子１３は例えばＴＭＲ素子からなる。また磁気トンネル接合素子の下層には反強磁性体層を使った引き出し電極１６が上記ビット線１２と平行に配置され、コンタクト（例えばプラグ）３２、図示しないランディングパッド、コンタクト等を介して選択素子（例えばトランジスタ、ダイオード等のスイッチング素子）に接続されている。
上記磁気トンネル接合素子１３は平面レイアウト的に見た場合、楕円もしくは長円形状を成している。今、その長径をＬ、短径をＷとして、そのアスペクト比をＬ／Ｗとする。次に、上記磁気トンネル接合素子の保磁力とアスペクト比との関係をシミュレーションによって求めた結果を、図３によって説明する。
図３に示すように、アスペクト比を小さくしていくと保磁力は下がる。特にアスペクト比が４以下で急激に小さくなることが分かる。磁気トンネル接合素子部はフォトレジストまたはフォトレジストをマスクに加工した無機材料をマスクにして形成されるため、ＬＳＩのチップ内の各機能ブロックにおいて磁気トンネル接合素子形成工程のマスクサイズを所望の保磁力になるようにアスペクト比を調整すればよい。アスペクト比の調整は、磁気トンネル接合素子部の短辺長、長辺長、もしくは短辺長と長辺長を変えることによって行える。例えば、保磁力の小さい磁気トンネル接合素子のアスペクト比を１．３〜１．５とすればその保磁力は０．３〜０．４であり、保磁力の大きい磁気トンネル接合素子のアスペクト比を２．０とすればその保磁力は０．５８であり、十分なる保磁力の差をつけることができる。なお、保磁力が２．４ｋＡ／ｍ（≒３０Ｏｅ）よりも低すぎると例えば書き込み特性の悪化を招き好ましくない。
次に、磁気トンネル接合（ＭＴＪ）素子の記憶層（自由層ともいう）の材料および組成をパラメータとした保磁力のＭＴＪ幅依存性を、図４によって説明する。図４では、縦軸に保磁力を示し、横軸にＭＴＪ幅を示す。ここでは、磁気トンネル接合素子のアスペクト比は２とした。
図４に示すように、このように記憶層の材料を変えることによっても、もしくはアスペクト比を一定にして磁気トンネル接合素子の短辺長ｗを変えることによっても、保磁力を制御できることがわかる。例えば、コバルト・鉄合金（Ｃｏ0.75Ｆｅ0.25）では、１／ｗ＝０．５のとき保磁力は２．５ｋＡ／ｍ（≒３１．５Ｏｅ）であり、１／ｗ＝１．２５のとき保磁力は３．４ｋＡ／ｍ（≒４２．３Ｏｅ）であり、１／ｗ＝１．７のとき保磁力は３．７ｋＡ／ｍ（≒４６．５Ｏｅ）であった。また、コバルト・鉄合金（Ｃｏ0.90Ｆｅ0.10）では、１／ｗ＝０．５のとき保磁力は1．５ｋＡ／ｍ（≒１８．９Ｏｅ）であり、１／ｗ＝１．２５のとき保磁力は２．０ｋＡ／ｍ（≒２５．５Ｏｅ）であり、１／ｗ＝１．７のとき保磁力は２．３ｋＡ／ｍ（≒２８．３Ｏｅ）であった。また、ニッケル・鉄合金（Ｎｉ0.785Ｆｅ0.215）では、１／ｗ＝０．５のとき保磁力は０．３ｋＡ／ｍ（≒４．３Ｏｅ）であり、１／ｗ＝１．２５のとき保磁力は０．６ｋＡ／ｍ（≒８．１Ｏｅ）であり、１／ｗ＝１．７のとき保磁力は０．７ｋＡ／ｍ（≒８．９Ｏｅ）であった。
例えば、比較的頻繁にデータを書き換える部分は、保磁力が低くなるようにＭＴＪ素子のアスペクト比を下げる、アスペクト比を一定にして素子サイズを大きくする、記憶層材料にニッケル鉄（ＮｉＦｅ）合金を使うことにより、２．４ｋＡ／ｍ〜４．８ｋＡ／ｍ（およそ３０Ｏｅ〜６０Ｏｅ）の比較的低い外部磁界によって書き込むようにし、データを書き換える頻度が低いブロックはＭＴＪ素子のアスペクト比を大きくする、アスペクト比を一定にして素子サイズを小さくする、記憶層にコバルト鉄で鉄（Ｆｅ）の含有率の比較的低いコバルト鉄（Ｃｏ0.90Ｆｅ0.10、Ｃｏ0.75Ｆｅ0.25等）を使うことにより、保磁力を大きくとり、熱安定性を大きく取るようなチップ設計をすれば、全体で低消費電力のＭＲＡＭ集積回路が実現できる。
次に、磁気記憶装置の１メモリセルの断面構造例を、図２の概略構成断面図によって説明する。図２では、１選択素子（例えば１トランジスタ）と１磁気トンネル接合素子（例えば１ＴＭＲ素子）のいわゆる１Ｔ１Ｊ型のＭＲＡＭ装置におけるメモリセル部の断面構造を示す。
図５に示すように、半導体基板（例えばｐ型半導体基板）２１には、トランジスタ形成領域を分離する素子分離領域２２が、いわゆるＳＴＩ（Shallow Trench Isolation）で形成されている。なお、上記半導体基板２１の表面側にｐ型ウエル領域（図示せず）が形成されていてもよい。上記半導体基板２１上には、ゲート絶縁膜２３を介してゲート電極（ワード線）２４が形成され、ゲート電極２４の両側における半導体基板２１には拡散層（例えばＮ+ 拡散層）２５、２６が形成され、選択用の電界効果型トランジスタ２０が構成されている。
上記電界効果トランジスタ２０は読み出しのためのスイッチング素子として機能する。これは、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
上記電界効果型トランジスタ２０を覆う状態に第１絶縁膜４１が形成されている。この第１絶縁膜４１には上記拡散層領域２５、２６に接続するコンタクト（例えばタングステンプラグ）２７、２８が形成されている。さらに第１絶縁膜４１上にはコンタクト２７に接続するセンス線１５、コンタクト２８に接続する第１ランディングパッド２９等が形成されている。
上記第１絶縁膜４１上には、上記センス線１５、第１ランディングパッド２９等を覆う第２絶縁膜４２が形成されている。この第２絶縁膜４２には上記第１ランディングパッド２９に接続するコンタクト（例えばタングステンプラグ）３０が形成されている。さらに上記第２絶縁膜４２上には、コンタクト３０に接続する第２ランディングパッド３１、書き込みワード線１１等が形成されている。
上記第２絶縁膜４２上には、上記書き込みワード線（第１配線）１１、第２ランディングパッド３１等を覆う第３絶縁膜４３が形成されている。この第３絶縁膜４３には、上記第２ランディングパッド３１に接続するコンタクト（例えばタングステンプラグ）３２形成されている。
さらに、上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記コンタクト３２に接続される引き出し電極１６が形成され、この引き出し電極１６上でかつ上記書き込みワード線１１の上方には反強磁性体層３０１が形成され、この反強磁性体層３０１上でかつ上記書き込みワード線１１の上方には、トンネル絶縁層３０３を挟んで強磁性体層からなる磁化固定層３０２と磁化が比較的容易に回転する記憶層３０４が形成され、さらにキャップ層３０９が形成されている。このように反強磁性体層３０１からキャップ層３０９によって磁気トンネル接合素子１３（例えばＴＭＲ素子）が構成されている。
上記第３の絶縁膜４３上には上記引き出し電極１６、磁気トンネル接合素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記磁気トンネル接合素子１３の最上層のキャップ層３１３表面が露出されている。上記第４の絶縁膜４４上には、上記磁気トンネル接合素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記磁気トンネル接合素子１３を間にして立体的に交差（例えば直交）するビット線（第２配線）１２が形成されている。
上記記憶層３０４、上記磁化固定層３０２は、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金を主成分とする強磁性体からなる。また、磁化固定層３０２は単層ではなく２層の強磁性体の間に金属層を挟んだ合成反磁性多層膜（Synthetic Antiferromagnets）でも良い（S. S. P. Parkin, et. al,Phys. Rev. Lett. ６４,２３０４(１９９０)参照）。上記磁化固定層間に設けられる金属層は、例えば、ルテニウム、銅、クロム、金、銀等で形成されている。そして、上記磁化固定層３０２は反強磁性体層３０１と接する状態に形成されていて、これらの層間に働く交換相互作用によって磁化固定層３０２は強い一方向の磁気異方性を有することになる。
上記反強磁性体層３０１は、例えば、鉄・マンガン合金、ニッケル・マンガン合金、白金マンガン合金、イリジウム・マンガン合金、ロジウム・マンガン合金、コバルト酸化物およびニッケル酸化物のうちの１種もしくは複数種を用いることができる。
上記引き出し電極１６は上記反強磁性体層３０１を兼ねても良い。すなわち、反強磁性体で形成することもできる。
上記トンネル絶縁層３０３は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンからなる。
上記トンネル絶縁層３０３は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネル絶縁層は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
さらに最上層にはキャップ層３０９が形成されている。このキャップ層３０９は、磁気トンネル接合素子と別の磁気トンネル接合素子とを接続する配線との相互拡散防止、接触抵抗低減および記憶層３０４の酸化防止という機能を有する。通常、銅、窒化タンタル、タンタル、窒化チタン等の１種もしくは複数種で形成されている。
上記各磁性膜および各導体膜は、主にスパッタリング法により形成することができるが、成膜原料があれば、化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）、蒸着法、ＡＬＤ（Atomic Layer Deposition）法等、種々の成膜方法を用いることもできる。また、各配線は、絶縁膜上に形成した配線材料層をエッチング加工して形成する通常の配線構造であってもよく、また絶縁膜に形成した溝中に配線材料を埋め込んで形成する溝配線構造であってもよい。
次に上記磁気メモリ装置１の動作を説明する。上記磁気トンネル接合素子１３では、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層３０４と磁化固定層３０２との相対磁化方向に依存する。
また上記磁気トンネル接合素子１３では、ビット線１２および書き込みワード線１１に電流を流し、その合成磁界で記憶層３０４の磁化の方向を変えて「１」または「０」を記録する。読み出しは磁気抵抗効果によるトンネル電流変化を検出して行う。記憶層３０４と磁化固定層３０２の磁化方向が等しい場合を低抵抗(これを例えば「０」とする)とし、記憶層３０４と磁化固定層３０２の磁化方向が反平行の場合を高抵抗(これを例えば「１」とする)とする。
図６に示すアステロイド曲線は、合成磁界ベクトル印加された容易軸方向磁界ＨEA および困難軸方向磁界ＨHA による記憶層磁化方向の反転しきい値を示している。アステロイド曲線外部に相当する合成磁界ベクトルが発生すると、磁界反転が生じ、データの書き込みができる。アステロイド曲線内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線およびビット線の交点以外のセルにおいても、ワード線もしくはビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK 以上の場合は、交点以外のセルの磁化方向も反転するので、合成磁界が斜線で示す部分４０１にある場合のみ、選択されたセルを選択書き込みが可能となる。
以上のように、ＭＲＡＭのアレイでは、ビット線および書き込みワード線からなる格子の交点にメモリセルが配置されている。ＭＲＡＭの場合、書き込みワード線とビット線との二本の配線に電流を流し、それによって発生する磁界を使うことで、アステロイド磁化反転特性を利用し、選択的に個々のメモリセルに書き込むことが一般的である。また、ビット線を流れる書き込み電流によって記憶層の容易軸方向の磁界（ＨEA）が作られ、書き込みワード線を流れる電流によって困難軸方向の磁界（ＨHA）が作られる。これはメモリセルの構成にもよって、ビット線を流れる書き込み電流によって困難軸方向の磁界（ＨHA）が、書き込みワード線を流れる電流によって記憶層の容易軸方向の磁界（ＨEA）が作られる場合もある。
次に、本発明の磁気記憶装置の製造方法に係る第１実施例を、図７、図８の製造工程断面図によって説明する。図面では、保磁力の異なる磁気トンネル接合素子を有するＭＲＡＭメモリセルの製造工程を示す。具体的には、保磁力の低い複数の第１磁気トンネル接合素子からなるセルアレイで構成された第１記憶素子群２と、上記第１磁気トンネル接合素子よりも保磁力の高い複数の第２磁気トンネル接合素子からなるセルアレイで構成された第２記憶素子群３とを形成するプロセスを主に説明する。なお、図７、図８では、図面左側に第１記憶素子群のメモリセル部を示し、図面右側に第２記憶素子群のメモリセル部を示す。
本発明の磁気記憶装置の製造方法における磁気トンネル接合素子形成前の製造工程は従来の製造方法と同様であるため、詳細な説明は省略する。
図７（１）に示すように、第１記憶素子群２および第２記憶素子群３の形成領域における半導体基板（例えばｐ型半導体基板）２１に、トランジスタ形成領域を分離する素子分離領域２２を、いわゆるＳＴＩ（Shallow Trench Isolation）で形成する。なお、上記半導体基板２１の表面側にｐ型ウエル領域（図示せず）を形成しておいてもよい。通常のゲート電極の製造プロセスによって、上記半導体基板２１上にゲート絶縁膜２３を介してゲート電極（ワード線）２４を形成する。さらに、ゲート電極２４の両側における半導体基板２１には拡散層（例えばＮ+ 拡散層）２５、２６を形成して、選択用の電界効果型トランジスタ２０を構成する。
次に、上記電界効果型トランジスタ２０を覆う状態に第１絶縁膜４１を形成する。この第１絶縁膜４１には上記拡散層領域２５、２６に接続するコンタクト（例えばタングステンプラグ）２７、２８を形成する。さらに第１絶縁膜４１上に、第２絶縁膜下層４２１を形成する。この第２絶縁膜下層４２１に、上記コンタクト２７に接続するセンス線１５、コンタクト２８に接続する第１ランディングパッド２９等を、例えば通常の溝配線の形成技術を用いて形成する。
次いで、上記第２絶縁膜下層４２１上に、上記センス線１５、第１ランディングパッド２９等を覆う第２絶縁膜上層４２２を形成して第２絶縁膜４２を形成する。この第２絶縁膜４２に、上記第１ランディングパッド２９に接続するコンタクト（例えばタングステンプラグ）３０を形成する。さらに上記第２絶縁膜４２上に、第３絶縁膜下層４３１を形成する。この第３絶縁膜下層４３１に、コンタクト３０に接続する第２ランディングパッド３１、書き込みワード線１１等を、例えば通常の溝配線の形成技術を用いて形成する。
上記第３絶縁膜下層４３１上に、上記書き込みワード線（第１配線）１１、第２ランディングパッド３１等を覆う第３絶縁膜上層４３２を形成して、第３絶縁膜４３を形成する。この第３絶縁膜４３に、上記第２ランディングパッド３１に接続するコンタクト（例えばタングステンプラグ）３２を形成する。上記センス線１５、書き込みワード線１１等は、通常の溝配線形成技術により形成したが、絶縁膜上に配線形成膜を形成した後にリソグラフィー技術およびエッチング技術等を用いて配線形成膜をパターニングして形成する通常の配線形成方法を用いることも可能である。なお、以下の説明で用いる図７（２）以降の図面では、コンタクト３１、書き込みワード線１１、第２ランディングパッド３１等よりも上部を示し、センス線１５、選択素子となる電界効果型トランジスタ２０、半導体基板２１等の図示は省略した。
さらに、図７（２）に示すように、上記第３絶縁膜４３上に、例えばＰＶＤ（Physical vapor deposition）法によって、引き出し電極１６、反強磁性体層３０１、磁化固定層３０２、トンネル絶縁層３０３、記憶層３０４、さらにキャップ層３０９を順に堆積して積層膜を形成する。
上記引き出し電極１６は、金属材料、多結晶シリコン等の導電性材料で形成される。
上記反強磁性体層３０１は、例えば、鉄・マンガン合金、ニッケル・マンガン合金、白金マンガン合金、イリジウム・マンガン合金、ロジウム・マンガン合金、コバルト酸化物およびニッケル酸化物のうちの１種もしくは複数種を用いることができる。
上記引き出し電極１６は上記反強磁性体層３０１を兼ねても良い。すなわち、反強磁性体で形成することもできる。
上記記憶層３０４、上記磁化固定層３０２は、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金を主成分とする強磁性体からなる。また、磁化固定層３０２は単層ではなく２層の強磁性体の間に金属層を挟んだ合成反磁性多層膜（Synthetic Antiferromagnets）でも良い（S. S. P. Parkin, et. al,Phys. Rev. Lett. ６４,２３０４(１９９０)参照）。上記磁化固定層間に設けられる金属層は、例えば、ルテニウム、銅、クロム、金、銀等で形成されている。そして、上記磁化固定層３０２は反強磁性体層３０１と接する状態に形成されていて、これらの層間に働く交換相互作用によって磁化固定層３０２は強い一方向の磁気異方性を有することになる。すなわち、下地の反強磁性体層３０１との交換結合によって磁化の方向がピニング(pinning)される。一方、記憶層３０４は、外部印加磁場によって磁化の方向が磁化固定層３０２に対して、平行または反平行に変えることができる。
上記トンネル絶縁層３０３は、通常酸化アルミニウム（Ａｌ2Ｏ3）が使われる。この成膜方法は、トンネル絶縁層３０３が０.５ｎｍ〜５ｎｍと非常に薄いため、ＡＬＤ（Atomic Layer Deposition）法、またはスパッタリングによってアルミニウム（Ａｌ）を堆積した後、プラズマ酸化といった方法で形成する。また、酸化アルミニウム以外に、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンで形成することもできる。
上記トンネル絶縁層３０３は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネル絶縁層は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
さらに最上層にはキャップ層３０９が形成されている。このキャップ層３０９は、磁気トンネル接合素子と別の磁気トンネル接合素子とを接続する配線との相互拡散防止、接触抵抗低減および記憶層３０４の酸化防止という機能を有する。通常、銅、窒化タンタル、タンタル、窒化チタン等の１種もしくは複数種で形成されている。
上記各磁性膜および各導体膜は、主にスパッタリング法により形成することができるが、成膜原料があれば、化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）、蒸着法、ＡＬＤ（Atomic Layer Deposition）法等、種々の成膜方法を用いることもできる。
次に、第１記憶素子群の第１磁気トンネル接合素子の保磁力と第２記憶素子群の第２磁気トンネル接合素子の保磁力とが異なるように形成する第１の製造方法を、以下に説明する。
まず、磁気トンネル接合素子の大きさを変えることにより、保磁力の異なる磁気トンネル接合素子を形成する方法を説明する。磁気トンネル接合素子の大きさを変える方法としては、磁気トンネル接合素子の短径の長さが異なるように形成する。もしくは、磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なるように形成する。もしくは、磁気トンネル接合素子の短径の長さとアスペクト比が異なるように形成する。
これらの場合は、図７（３）に示すように、まず、キャップ層３０９上にレジスト膜５１を形成する。その後、リソグラフィー技術により上記レジスト膜５１を第１磁気トンネル接合素子の形状と第２磁気トンネル接合素子の形状とにパターニングする。その際、同一マスクに、第１磁気トンネル接合素子を形成するマスクパターンと第２磁気トンネル接合素子を形成するマスクパターンとを、第１磁気トンネル接合素子の保磁力と第２磁気トンネル接合素子の保磁力とが異なるように、磁気トンネル接合素子の短径の長さが異なるようにマスクパターンを形成したマスクを用いて、もしくは、磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なるようにマスクパターンを形成したマスクを用いて、もしくは、磁気トンネル接合素子の短径の長さとアスペクト比が異なるようにマスクパターンを形成したマスクを用いて、上記レジスト膜５１をパターニングして、レジストマスク５２、５３を形成する。
その後、図８（４）に示すように、パターニングされたレジストマスク５２、５３をエッチングマスクに用いて、上記キャップ層３０９、記憶層３０４、トンネル絶縁層３０３までをエッチング加工する。上記エッチングの終点は酸化アルミニウムからなるトンネル絶縁層３０３、磁化固定層３０２もしくは反強磁性体層３０１の途中で終わるように設定する。したがって、磁化固定層３０２まで、もしくは反強磁性体層３０１までパターニングしてもよい。上記エッチングガスは塩素（Ｃｌ）を含んだハロゲンガスまたは一酸化炭素（ＣＯ）にアンモニア（ＮＨ3）を添加したガス系等を用いる。
次に、図８（５）に示すようにフォトレジストをマスクに反応性イオンエッチング技術を用いて、残りの積層膜をエッチング加工して、第１記憶素子群の磁気トンネル接合素子１３（第１磁気トンネル接合素子１３１）と下層配線を接続する引き出し電極１６（１６１）とを形成するとともに、第２記憶素子群の磁気トンネル接合素子１３（第２磁気トンネル接合素子１３２）と下層配線を接続する引き出し電極１６（１６２）とを形成する。上記引き出し電極１６は主として引き出し電極形成膜１６０で形成されるが、図示したように、反強磁性体層３０１、磁化固定層３０２、トンネル絶縁層３０３等を含めて形成されてもよい。
このようにして、上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記コンタクト３２に接続される引き出し電極１６が形成され、この引き出し電極１６上でかつ上記書き込みワード線１１の上方には反強磁性体層３０１が形成され、この反強磁性体層３０１上でかつ上記書き込みワード線１１の上方には、トンネル絶縁層３０３を挟んで強磁性体層からなる磁化固定層３０２と磁化が比較的容易に回転する記憶層３０４が形成され、さらにキャップ層３０９が形成されている。このように反強磁性体層３０１からキャップ層３０９によって磁気トンネル接合素子１３が構成される。
次に、図８（６）に示すように、ＣＶＤもしくはＰＶＤ法によって、第４絶縁膜４４を全面に堆積形成する。この第４絶縁膜４４は、例えば酸化シリコン（ＳｉＯ2）または酸化アルミニウム（Ａｌ2Ｏ3）等の絶縁膜により形成される。その後、例えば化学的機械研磨（ＣＭＰ）によって、第４絶縁膜４４表面を平坦化して、各磁気トンネル接合素子１３の最上層に形成されているキャップ層３０９の表面を露出させる。次に標準的な配線形成技術によって、第４絶縁膜４４上に、第１記憶素子群の上記磁気トンネル接合素子１３（１３１）の上面に接続するものでかつ上記書き込みワード線１１（１１１）と上記磁気トンネル接合素子１３（１３１）を間にして立体的に交差（例えば直交）するビット線１２（１２１）および第２記憶素子群の上記磁気トンネル接合素子１３（１３２）の上面に接続するものでかつ上記書き込みワード線１１（１１２）と上記磁気トンネル接合素子１３（１３２）を間にして立体的に交差（例えば直交）するビット線１２（１２２）を形成するとともに、周辺回路の配線（図示せず）、ボンディングパッド領域（図示せず）等を形成する。さらに全面に第５絶縁膜（図示せず）を、例えばプラズマシリコン窒素膜を堆積して形成し、ボンディングパッド部を開口してＬＳＩのウエハプロセス工程を完了させる。
上記製造方法では、保磁力の異なる磁気トンネル接合素子を形成するために、引き出し電極１６からキャップ層３０９までの積層膜の加工を、磁気トンネル接合素子の短径の長さが異なるようにマスクパターンを形成したマスクを用いて、もしくは、磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なるようにマスクパターンを形成したマスクを用いて、もしくは、磁気トンネル接合素子の短径の長さとアスペクト比が異なるようにマスクパターンを形成したマスクを用いて行う。このように、保磁力の異なる磁気トンネル接合素子を含む各記憶素子群のパターンが描画された一枚のマスクを用いて薄膜層を加工して各記憶素子群を同時に形成することができるという利点がある。すなわち、従来のプロセスをほとんど変えることなく保磁力の異なる磁気トンネル接合素子を同一チップに作り分けることができる。
例えば、頻繁にデータを書き換える記憶素子群には低保磁力の磁気トンネル接合素子を形成することで書き込み電力を下げることができる。一方、データを書き換える頻度が低い記憶素子群は高保磁力の磁気トンネル接合素子を形成することで熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようになるので、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現することができる。すなわち、低消費電力でかつデータ保持特性に優れたＭＲＡＭ装置の実現が可能となる。
次に、第１記憶素子群の第１磁気トンネル接合素子の保磁力と第２記憶素子群の第２磁気トンネル接合素子の保磁力とが異なるように形成する本発明の磁気記憶装置の製造方法に係る第２実施例を、以下に説明する。
第２実施例の製造方法は、第１磁気トンネル接合素子の記憶層と第２磁気トンネル接合素子の記憶層の厚さを異なる厚さに形成することで、保磁力の異なる第１磁気トンネル接合素子と第２磁気トンネル接合素子とを形成する方法である。したがって、磁気トンネル接合素子の形成方法以外は、上記第１の製造方法と同様な工程を行えばよいので、ここでは、磁気トンネル接合素子の形成方法のみを、図９によって説明する。なお、図９では、図面左側に第１記憶素子群のメモリセル部を示し、図面右側に第２記憶素子群のメモリセル部を示す。
図９（１）に示すように、第３絶縁膜４３上に、例えばＰＶＤ（Physical vapor deposition）法によって、引き出し電極１６、反強磁性体層３０１、磁化固定層３０２、トンネル絶縁層３０３、記憶層３０４を順に積層形成する。
次いで、図９（２）に示すように、第２記憶素子群の形成領域上のみにレジスト膜６１を、レジスト塗布技術とリソグラフィー技術によって形成する。
次に、図９（３）に示すように、このレジスト膜６１をエッチングマスクに用いて、第１記憶素子群の形成領域の記憶層３０４をエッチングにより薄膜化する。このエッチングには、反応性イオンエッチング技術またはドライエッチングを用いる。そして、堆積後は５ｎｍ〜１５ｎｍの膜厚があった記憶層３０４を２ｎｍ〜５ｎｍの厚さになるようにエッチング加工する。その後、上記レジスト膜６１を除去する。
次に、図９（４）に示すように、例えばＰＶＤ法によって、記憶層３０４側の全面にキャップ層３０９を形成する。このキャップ層３０９の厚さは、例えば１００ｎｍとする。その後、前記図７（３）によって説明したのと同様にして、キャップ層３０９上にレジスト膜５１を形成する。その後、リソグラフィー技術により上記レジスト膜５１を第１磁気トンネル接合素子の形状と第２磁気トンネル接合素子の形状とにパターニングする。以下、前記図８によって説明したのと同様なる工程を行えばよい。
上記第２実施例の製造方法では、第１記憶素子群の形成領域側の記憶層３０４をエッチングにより薄く形成したが、別の製造方法もある。すなわち、第１、第２記憶素子群の記憶層３０４を始めから、第１記憶素子群の記憶層の厚さに薄く形成する。その後、第１記憶素子群の形成領域にマスク層を形成する。そして、マスク層上も含めて全面に記憶層となる膜をさらに堆積形成する。この２度目の記憶層の膜堆積は、第２記憶素子群の記憶層となる膜厚まで行う。その後、上記マスク層とともに、マスク層上に堆積された記憶層も除去することで、第１記憶素子群の形成領域と第２記憶素子群の形成領域における記憶層の膜厚を異なる状態に形成することができる。なお、２度目の記憶層の堆積時には、最初に形成した記憶層表面を、例えば逆スパッタリング等により洗浄してもよい。
上記第２実施例の製造方法では、第１記憶素子群の形成領域と第２記憶素子群の形成領域とで、記憶層の膜厚を異ならせて形成することができる。これによって、膜厚を薄く形成した記憶層を有する磁気トンネル接合素子は膜厚を厚く形成した記憶層を有する磁気トンネル接合素子よりも保磁力を小さくすることができる。したがって、保磁力の異なる磁気トンネル接合素子を同一チップに作り分けることができる。
例えば、頻繁にデータを書き換える記憶素子群には低保磁力の磁気トンネル接合素子を形成することで書き込み電力を下げることができる。一方、データを書き換える頻度が低い記憶素子群は高保磁力の磁気トンネル接合素子を形成することで熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようになるので、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現することができる。すなわち、低消費電力でかつデータ保持特性に優れたＭＲＡＭ装置の実現が可能となる。
次に、第１記憶素子群の第１磁気トンネル接合素子の保磁力と第２記憶素子群の第２磁気トンネル接合素子の保磁力とが異なるように形成する、本発明の磁気記憶装置の製造方法に係る第３実施例を、図１０によって以下に説明する。なお、図１０、図１１では、図面左側に第１記憶素子群のメモリセル部を示し、図面右側に第２記憶素子群のメモリセル部を示す。
図１０（１）に示すように、第３絶縁膜４３上に、例えばＰＶＤ（Physical vapor deposition）法によって、引き出し電極１６、反強磁性体層３０１、磁化固定層３０２、トンネル絶縁層３０３、第１記憶層３０４１を順に積層形成する。
次いで、図１０（２）に示すように、第１記憶素子群の形成領域上のみにマスク膜６１を形成する。このマスク膜６１は、例えば、レジスト塗布技術とリソグラフィー技術によって形成する。または無機膜により形成することもできる。
次いで、図１０（３）に示すように、このマスク膜６１をエッチングマスクに用いて、第２記憶素子群の形成領域の第１記憶層３０４１をエッチングにより薄膜化する。このエッチングには、反応性イオンエッチング技術またはドライエッチングを用いる。そして、堆積後は５ｎｍ〜１５ｎｍの膜厚があった第１記憶層３０４１を２ｎｍ〜５ｎｍの厚さになるようにエッチング加工する。その後、上記マスク膜６１を除去する。
次に、図１１（４）に示すように、第１記憶素子群の形成領域上のみにマスク膜６２を形成する。このマスク膜６２は、例えば、レジスト塗布技術とリソグラフィー技術によって形成する。または無機膜により形成することもできる。なお、マスク膜６２を形成する代わりに上記マスク膜６１を除去せずにこのマスク膜６１を用いることもできる。
次に、図１１（５）に示すように、マスク膜６２が形成されている側の全面に上記第１記憶層３０４１とは保磁力の異なる第２記憶層３０４２を成膜する。したがって、第２記憶層３０４２は、第１記憶素子群の形成領域ではマスク膜６２上に形成され、第１記憶素子群の形成領域では第１記憶層３０４１上に形成される。なお、第２記憶層３０４２を形成する際に、例えば逆スパッタリング等により第１記憶層３０４１表面を洗浄してもよい。
その後、上記マスク膜６２を除去するとともに、上記マスク膜６２上の第２記憶層３０４２を除去する。すなわち、リフトオフ法により、第１記憶素子群の形成領域にある第２記憶層３０４２を除去して、図１１（６）に示すように、第２記憶素子群の形成領域のみに第２記憶層３０４２を残す。この結果、第１記憶素子群の形成領域には、第１記憶層３０４１が形成され、第２記憶素子群の形成領域には薄膜化した第１記憶層３０４１と、所定の厚さを有する第２記憶層３０４２が形成され、第１記憶素子群の形成領域と第２記憶素子群の形成領域とで異なる材質の記憶層を形成することができる。
上記第１記憶層３０４１の保磁力が小さく、第２記憶層３０４２の保磁力が大きくなるように形成するには、例えば上記第１記憶層３０４１にはニッケル鉄合金を用い、上記第２記憶層３０４２にはコバルト鉄合金を用いることができる。もしくは、コバルト鉄合金の組成比を変えて用いることもできる。例えば第１記憶層３０４１にはコバルト（９０％）鉄（１０％）合金を用い、第２記憶層３０４２にはコバルト（７５％）鉄（２５％）合金を用いる。このように、第１記憶層３０４１に保磁力の小さい強磁性体を用い、第２記憶層３０４２に保磁力の大きい強磁性体を用いればよい。
その後、図１１（７）に示すように、例えばＰＶＤ法によって、記憶層３０４（第１記憶層３０４１、第２記憶層３０４２）側の全面にキャップ層３０９を形成する。このキャップ層３０９の厚さは、例えば１００ｎｍとする。その後、前記図７（３）によって説明したのと同様にして、キャップ層３０９上にレジスト膜５１を形成する。その後、リソグラフィー技術により上記レジスト膜５１を第１磁気トンネル接合素子の形状と第２磁気トンネル接合素子の形状とにパターニングする。以下、前記図８によって説明したのと同様なる工程を行えばよい。
上記第３実施例の製造方法では、第２記憶素子群の形成領域側の第１記憶層３０４１をエッチングにより薄く形成したが、別の製造方法もある。すなわち、始めに、保磁力が大きい第２記憶層３０４２を全面に形成した後、第１記憶素子群側の第２記憶層３０４２を薄く形成する。その後、第２記憶素子群の形成領域にマスク層を形成する。そして、マスク層上も含めて全面に第２記憶層３０４２よりも保磁力の小さい第１記憶層３０４１を堆積形成する。そして、第１記憶層３０４１を所定の膜厚まで堆積した後、上記マスク層とともに、マスク層上に堆積された第１記憶層３０４１も除去する。これによって、第１記憶素子群の形成領域と第２記憶素子群の形成領域における記憶層の材質を異なる状態に形成することができる。なお、第１記憶層３０４１の堆積時には、最初に形成した第２記憶層３０４２表面を、例えば逆スパッタリング等により洗浄してもよい。
上記第３実施例の製造方法では、第１記憶素子群の形成領域と第２記憶素子群の形成領域とで、記憶層の材質を異ならせて形成することができる。これによって、保磁力の小さい材料で形成した第１記憶層３０４１を有する磁気トンネル接合素子は保磁力の大きい材料で形成した第２記憶層３０４２を有する磁気トンネル接合素子よりも保磁力を小さくすることができる。したがって、保磁力の異なる磁気トンネル接合素子を同一チップに作り分けることができる。
例えば、頻繁にデータを書き換える記憶素子群には低保磁力の磁気トンネル接合素子を形成することで書き込み電力を下げることができる。一方、データを書き換える頻度が低い記憶素子群は高保磁力の磁気トンネル接合素子を形成することで熱安定性を大きく取り、データ保持時間を十分に（例えば１２５℃で１０年間保持）ができるようになるので、チップ全体の消費電力を低くするとともにデータ保持特性の優れた磁気記憶装置の集積回路を実現することができる。すなわち、低消費電力でかつデータ保持特性に優れたＭＲＡＭ装置の実現が可能となる。
本発明の磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法は、特には、磁気ランダムアクセスメモリに適用することができる。
１…磁気記憶装置、２…第１記憶素子群、３…第２記憶素子群、４…第１電源、５…第２電源
Claims (15)
- 第１磁気トンネル接合素子を備えた第１記憶素子群と、
前記第１磁気トンネル接合素子よりも保磁力が高い第２磁気トンネル接合素子を備えた第２記憶素子群と、
前記第１記憶素子群の第１磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する第１電源と、
前記第２記憶素子群の第２磁気トンネル接続素子の保磁力に対応した書き込み電流を供給する第２電源とを備えた
磁気記憶装置。 - 前記第１磁気トンネル接合素子の短径の長さと前記第２磁気トンネル接合素子の短径の長さが異なる
請求項１記載の磁気記憶装置。 - 前記第１磁気トンネル接合素子の「長径／短径」で表されるアスペクト比と前記第２磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なる
請求項１記載の磁気記憶装置。 - 前記第１磁気トンネル接合素子の短径の長さと前記第２磁気トンネル接合素子の短径の長さが異なるとともに第１磁気トンネル接合素子の「長径／短径」で表されるアスペクト比と第２磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なる
請求項１記載の磁気記憶装置。 - 前記第１磁気トンネル接合素子の記憶層の厚さと前記第２磁気トンネル接合素子の記憶層の厚さが異なる
請求項１記載の磁気記憶装置。 - 前記第１磁気トンネル接合素子の記憶層の材質と前記第２磁気トンネル接合素子の記憶層の材質が異なる
請求項１記載の磁気記憶装置。 - 前記第１電源は、該第１電源に接続される前記第１記憶素子群の第１磁気トンネル接合素子の磁界を反転させるのに必要な電流量を供給するものからなり、
前記第２電源は、該第２電源に接続される前記第２記憶素子群の第２磁気トンネル接合素子の磁界を反転させるのに必要な電流量を供給するものからなる
請求項１記載の磁気記憶装置。 - 前記第１記憶素子群および前記第２記憶素子群が接続されたロジック回路
を備えた請求項１記載の磁気記憶装置。 - 第１磁気トンネル接合素子を備えた第１記憶素子群と、
前記磁気トンネル接合素子よりも保磁力が高い第２磁気トンネル接合素子を備えた第２記憶素子群と、
前記第１記憶素子群の第１磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する第１電源と、
前記第２記憶素子群の第２磁気トンネル接続素子の保磁力に対応した書き込み電流を供給する第２電源とを備えた磁気記憶装置の
前記第１磁気トンネル接合素子には、前記第１磁気トンネル接合素子の保磁力に対応した書き込み電流により情報を書き込み、
前記第２磁気トンネル接合素子には、前記第２磁気トンネル接合素子の保磁力に対応した書き込み電流により情報を書き込む
磁気記憶装置の書き込み方法 - 第１磁気トンネル接合素子を備えた第１記憶素子群と、
前記第１磁気トンネル接合素子よりも保磁力が高い第２磁気トンネル接合素子を備えた第２記憶素子群と、
前記第１記憶素子群の第１磁気トンネル接合素子の保磁力に対応した書き込み電流を供給する第１電源と、
前記第２記憶素子群の第２磁気トンネル接続素子の保磁力に対応した書き込み電流を供給する第２電源とを備えた磁気記憶装置の
前記第１磁気トンネル接合素子および前記第２磁気トンネル接合素子は、
前記第１磁気トンネル接合素子および前記第２磁気トンネル接合素子を構成する薄膜層を形成した後、
前記第１磁気トンネル接合素子を含む前記第１記憶素子群のパターンと、前記第２磁気トンネル接合素子を含む前記第２記憶素子群のパターンとが描画された一枚のマスクを用いて前記薄膜層を加工して前記第１記憶素子群と前記第２記憶素子群とを同時に形成する
磁気記憶装置の製造方法。 - 前記第１磁気トンネル接合素子の短径の長さと第２磁気トンネル接合素子の短径の長さが異なる
請求項１０記載の磁気記憶装置の製造方法。 - 前記第１磁気トンネル接合素子の「長径／短径」で表されるアスペクト比と前記第２磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なる
請求項１０記載の磁気記憶装置の製造方法。 - 前記第１磁気トンネル接合素子の短径の長さと前記第２磁気トンネル接合素子の短径の長さが異なるとともに第１磁気トンネル接合素子の「長径／短径」で表されるアスペクト比と第２磁気トンネル接合素子の「長径／短径」で表されるアスペクト比が異なる
請求項１０記載の磁気記憶装置の製造方法。 - 前記薄膜層のうち、前記第１磁気トンネル接合素子の記憶層と前記第２磁気トンネル接合素子の記憶層とは、記憶層の厚さが異なるように形成する
請求項１０記載の磁気記憶装置の製造方法。 - 前記薄膜層のうち、前記第１磁気トンネル接合素子の記憶層と前記第２磁気トンネル接合素子の記憶層とは、記憶層の材質が異なるように形成する
請求項１０記載の磁気記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003330955A JP4341355B2 (ja) | 2003-09-24 | 2003-09-24 | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 |
| US10/941,842 US7068532B2 (en) | 2003-09-24 | 2004-09-16 | Magnetic storage device, writing method for magnetic storage device and manufacturing method for magnetic storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003330955A JP4341355B2 (ja) | 2003-09-24 | 2003-09-24 | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101123A JP2005101123A (ja) | 2005-04-14 |
| JP4341355B2 true JP4341355B2 (ja) | 2009-10-07 |
Family
ID=34308923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003330955A Expired - Fee Related JP4341355B2 (ja) | 2003-09-24 | 2003-09-24 | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7068532B2 (ja) |
| JP (1) | JP4341355B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064075A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
| JP2008218649A (ja) * | 2007-03-02 | 2008-09-18 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに磁気メモリ素子 |
| US20090115405A1 (en) * | 2007-11-01 | 2009-05-07 | Magic Technologies, Inc. | Magnetic field angular sensor with a full angle detection |
| US8227896B2 (en) * | 2009-12-11 | 2012-07-24 | International Business Machines Corporation | Resistive switching in nitrogen-doped MgO |
| JP2012014787A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | 記憶装置 |
| US9244853B2 (en) * | 2012-08-10 | 2016-01-26 | Qualcomm Incorporated | Tunable multi-tiered STT-MRAM cache for multi-core processors |
| US9384810B2 (en) * | 2012-08-10 | 2016-07-05 | Qulacomm Incorporated | Monolithic multi-channel adaptable STT-MRAM |
| US20190066746A1 (en) * | 2017-08-28 | 2019-02-28 | Qualcomm Incorporated | VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS |
| JP7211273B2 (ja) * | 2019-06-17 | 2023-01-24 | 株式会社アイシン | 半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337666A (ja) * | 1991-05-14 | 1992-11-25 | Citizen Watch Co Ltd | 半導体不揮発性メモリとその書き込み方法 |
| US6911710B2 (en) * | 2000-03-09 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory cells |
| DE10058047A1 (de) * | 2000-11-23 | 2002-06-13 | Infineon Technologies Ag | Integrierter Speicher mit einer Anordnung von nicht-flüchtigen Speicherzellen und Verfahren zur Herstellung und zum Betrieb des integrierten Speichers |
| JP2004023062A (ja) * | 2002-06-20 | 2004-01-22 | Nec Electronics Corp | 半導体装置とその製造方法 |
| JP4208500B2 (ja) * | 2002-06-27 | 2009-01-14 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| JP4405162B2 (ja) * | 2003-02-14 | 2010-01-27 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
-
2003
- 2003-09-24 JP JP2003330955A patent/JP4341355B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-16 US US10/941,842 patent/US7068532B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050063221A1 (en) | 2005-03-24 |
| US7068532B2 (en) | 2006-06-27 |
| JP2005101123A (ja) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4952725B2 (ja) | 不揮発性磁気メモリ装置 | |
| JP2019114816A (ja) | 磁気抵抗ランダムアクセスメモリの製造方法 | |
| JP2007081280A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2004179183A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2004040006A (ja) | 磁気メモリ装置およびその製造方法 | |
| KR20060049394A (ko) | 자기 메모리 장치 및 제조 방법 | |
| US6841820B2 (en) | Information storage apparatus and manufacturing method therefor | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| KR100951068B1 (ko) | 자기 기억 장치 및 그 제조 방법 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| JP4341355B2 (ja) | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 | |
| JPWO2010113748A1 (ja) | 強磁性ランダムアクセスメモリ | |
| JP4415745B2 (ja) | 固体メモリ装置 | |
| JP4590862B2 (ja) | 磁気メモリ装置及びその製造方法 | |
| JP5277629B2 (ja) | 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置 | |
| JP3596536B2 (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2003218324A (ja) | 磁気記憶装置およびその製造方法 | |
| US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
| JP2003282837A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP4192075B2 (ja) | 磁気記憶装置の製造方法 | |
| JP2003133527A (ja) | 磁気メモリ装置、その書き込み方法およびその製造方法 | |
| JP5327293B2 (ja) | 不揮発性磁気メモリ装置 | |
| JP2005203701A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2005175374A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2003332650A (ja) | トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |