JP4192075B2 - 磁気記憶装置の製造方法 - Google Patents

磁気記憶装置の製造方法 Download PDF

Info

Publication number
JP4192075B2
JP4192075B2 JP2003381506A JP2003381506A JP4192075B2 JP 4192075 B2 JP4192075 B2 JP 4192075B2 JP 2003381506 A JP2003381506 A JP 2003381506A JP 2003381506 A JP2003381506 A JP 2003381506A JP 4192075 B2 JP4192075 B2 JP 4192075B2
Authority
JP
Japan
Prior art keywords
metal layer
mask layer
memory device
magnetic memory
lower metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003381506A
Other languages
English (en)
Other versions
JP2004193579A (ja
Inventor
健太郎 中島
啓司 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003381506A priority Critical patent/JP4192075B2/ja
Priority to US10/722,514 priority patent/US6914284B2/en
Publication of JP2004193579A publication Critical patent/JP2004193579A/ja
Priority to US11/135,337 priority patent/US7405087B2/en
Application granted granted Critical
Publication of JP4192075B2 publication Critical patent/JP4192075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、強磁性体を用いた情報再生技術に係わり、特に磁気抵抗効果素子を利用した磁気記憶装置製造方法に関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory:以下MRAMと略記)とは、情報の記録媒体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
MRAMのメモリセルは、通常、複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置を平行又は反平行にし、この平行又は反平行の状態を2進の情報“1”,“0”にそれぞれ対応させて行う。
記録情報の書き込みは、クロスストライプ状に配置された書き込み線に電流を流し、この電流によって生じる電流磁界により、各セルの強磁性体の磁化方向を反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。
一方、記録情報の読み出しは、セルを構成する強磁性体の磁化方向とセンス電流との相対角又は複数の強磁性層間の磁化の相対角によってメモリセルの電気抵抗が変化する現象、いわゆる磁気抵抗効果を利用して行う。
MRAMの機能と従来の誘電体を用いた半導体メモリの機能とを比較すると、(1)完全な不揮発性であり、また1015回以上の書き換えが可能であること、(2)非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること、(3)電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。MRAMの単位面積あたりの集積度、書き込み及び読み出し時間は、おおむねDRAMと同程度となりうることが予想される。従って、不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、LSI混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
現在、実用化の検討が進められているMRAMでは、メモリセルに強磁性トンネル効果(Tunnel Magneto-Resistance:以下TMR効果と略記)を示す素子を用いている(例えば、非特許文献1参照。)。このTMR効果を示す素子(以下MTJ(Magnetic Tunnel Junction)素子と略記)は、主として強磁性層/絶縁層/強磁性層からなる3層膜で構成され、絶縁層をトンネルして電流が流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばNiFe/Co/Al/Co/NiFeからなるトンネル接合では、50OeV以下の低磁界において25%を越える磁気抵抗変化率が見いだされている(例えば、非特許文献2参照。)。MTJ素子の構造としては、磁界感度の改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させた、いわゆるスピンバルブ構造のもの(例えば、非特許文献3参照。)、また磁気抵抗変化率のバイアス依存性を改善するために、2重のトンネルバリアを設けたもの(例えば、非特許文献4参照。)が、知られている。
Roy Scheuerlein, et al.,A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell,「2000 ISSCC Digest of Technical Papers」,(米国),2000年2月,p.128-129 M Sato, et al.,Spin-Valve-Like Properties and Annealing Effect in Ferromagnetic Tunnel Junctions,「IEEE Trans.Mag.」,(米国),1997年,第33巻,第5号,p.3553-3555 M Sato, et al.,Spin-Valve-Like Properties of Ferromagnetic Tunnel Junctions,「Jpn.J.Appl.Phys.」,1997年,第36巻,Part 2,p.200-201 K Inomata, et al.,Spin-dependent tunneling between a soft ferromagnetic layer and hard magnetic nano particles,「Jpn.J.Appl.Phys.」,1997年,第36巻,Part 2,p.1380-1383
以上のようなMTJ素子をMRAMに応用した場合、メモリセルは、例えば図57及び図58に示す平面構造となる。つまり、図57及び図58に示すように、MTJ素子19は、ワード線10及びビット線23間のワード線10及びビット線23の交点に配置されている。そして、MTJ素子19の下面には下部金属層13及びコンタクト12を介してMOSトランジスタ等のスイッチング素子(図示せず)が接続されている。
このような従来技術によるMRAMにおいて、下部金属層13は、MTJ素子19及びコンタクト12の側面よりも外側まで広げて形成され、MTJ素子19及びコンタクト12との合わせずれを考慮した余裕量が設けられている。一方、隣接セルを分離するために、下部金属層13間は最小ピッチA、Bで保たれている。従って、これらの状況から、ワード線10間のピッチX’,X”やビット線23間のピッチY’,Y”を所定の間隔以上縮小することは困難であった。そして、この問題は、セルの微細化が要求されるに伴って、さらに顕著となっていた。
本発明は上記課題を解決するためになされたものであり、その目的とするところは、セル面積を縮小することが可能な磁気記憶装置製造方法を提供することにある。
本発明は、前記目的を達成するために以下に示す手段を用いている。
本発明の第1の視点による磁気記憶装置の製造方法は、第1の絶縁膜上に、金属層、磁気抵抗効果膜、金属からなる第1のマスク層、及び第2のマスク層を順に形成する工程と、前記第2のマスク層を磁気抵抗効果素子の素子形状にパターニングする工程と、パターニングした前記第2のマスク層を用いて前記第1のマスク層を前記素子形状にパターニングする工程と、パターニングした前記第1のマスク層を用いて前記磁気抵抗効果膜を前記素子形状にパターニングし、前記磁気抵抗効果素子を形成する工程と、前記第1のマスク層及び前記金属層上にレジストを形成する工程と、前記レジストをセル毎に分離する分離形状にパターニングする工程と、パターニングした前記レジストを用いて前記金属層を前記分離形状にパターニングし、前記金属層の側面の一部を前記磁気抵抗効果素子の側面と一致させる工程とを具備する。
本発明の第2の視点による磁気記憶装置の製造方法は、第1の絶縁膜上に、金属層、磁気抵抗効果膜、金属からなる第1のマスク層、及び第2のマスク層を順に形成する工程と、前記第2のマスク層を磁気抵抗効果素子の素子形状にパターニングする工程と、パターニングした前記第2のマスク層を用いて前記第1のマスク層を前記素子形状にパターニングする工程と、パターニングした前記第1のマスク層を用いて前記磁気抵抗効果膜を前記素子形状にパターニングし、前記磁気抵抗効果素子を形成する工程と、前記第1のマスク層及び前記金属層上に第3のマスク層を形成する工程と、前記第3のマスク層上にレジストを形成する工程と、前記レジストをセル毎に分離する分離形状にパターニングする工程と、パターニングした前記レジストを用いて前記第3のマスク層を前記分離形状にパターニングする工程と、パターニングした前記第3のマスク層を用いて前記金属層を前記分離形状にパターニングし、前記金属層の側面の一部を前記磁気抵抗効果素子の側面と一致させる工程とを具備する。
以上説明したように本発明によれば、セル面積を縮小することが可能な磁気記憶装置及製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1の実施形態]
第1の実施形態は、下部金属層を磁気抵抗効果素子に対して余裕量を設けて形成せずに、下部金属層の側面の一部を磁気抵抗効果素子の側面と一致するように形成している。
図1は、本発明の第1の実施形態に係る磁気記憶装置の断面図を示す。図2は、本発明の第1の実施形態に係る下部金属層の平面図を示し、ここではビット線及びワード線を参考のために示す。図3は、図1のIII-III線に沿った磁気記憶装置の断面図を示す。図4は、本発明の第1の実施形態に係る磁気記憶装置の斜視図を示す。
図1乃至図4に示すように、第1の実施形態に係る磁気記憶装置は、下部金属層13が磁気抵抗効果素子19の周辺に余裕を設けて形成されずに、下部金属層13の側面の一部が磁気抵抗効果素子19の側面と一致している。このため、下部金属層13の一部が磁気抵抗効果素子19と同一の形状で形成されている。
また、磁気抵抗効果素子19は、ワード線10及びビット線23間のワード線10及びビット線23の交点に配置されている。この磁気抵抗効果素子19の上面には第2のコンタクト22を介してビット線23が接続され、磁気抵抗効果素子19の下面には下部金属層13及び第1のコンタクト12を介してMOSトランジスタ等のスイッチング素子(図示せず)が接続されている。そして、磁気抵抗効果素子19は、磁気抵抗効果素子19の磁化容易軸方向がビット線23の延在方向に向くように、配置されている。
ここで、第1のコンタクト12は、下部金属層13に覆われ、磁気抵抗効果素子19の長手方向(磁化容易軸方向)に配置されている。具体的には、第1のコンタクト12は、隣接するワード線10間で、かつ、ビット線23の下方に配置されている。そして、この第1のコンタクト12側の磁気抵抗効果素子19の側面と反対側の側面と下部金属層13の側面の一部とが一致するように、下部金属層13はパターニングされている。
第2のコンタクト22は、磁気抵抗効果素子19のパターニング時のマスクとして使用した後、そのまま残存させてコンタクトとして使用する。このため、第2のコンタクト22の平面形状は磁気抵抗効果素子19と同一の形状をしている。そして、第2のコンタクト22の上面の一部はビット線23に接しておらず、段差部15aが形成されている。
尚、磁気抵抗効果素子19は、例えば、磁化の向きが固定された磁化固着層(磁性層)と、トンネル接合層(非磁性層)と、磁化の向きが反転する磁気記録層(磁性層)とからなるMTJ(Magnetic Tunnel Junction)素子である。また、MTJ素子は、上記のような1層のトンネル接合層からなる1重トンネル接合構造であってもよいし、2層のトンネル接合層からなる2重トンネル接合構造であってもよい。さらに、磁化固着層及び磁気記録層の少なくとも一方は、強磁性層と非磁性層と強磁性層とからなる3層構造であってもよい。尚、MTJ素子の代わりに、例えば、2つの磁性層とこれら磁性層に挟まれた導体層とからなるGMR(Giant Magneto Resistive)素子を用いてもよい。
図5乃至図24は、本発明の第1の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第1の実施形態に係る磁気記憶装置の製造方法について説明する。尚、ここでは、第1の絶縁膜11内に、第1のコンタクト12やワード線(図示せず)が形成された後の工程から説明する。
まず、図5及び図6に示すように、第1の絶縁膜11及び第1のコンタクト12上に下部金属層13が形成され、この下部金属層13上に磁気抵抗効果膜14が形成される。そして、この磁気抵抗効果膜14上に2層の第1及び第2のハードマスク15,16が積層される。ここで、第1のハードマスク15は例えば導電性膜で形成され、第2のハードマスク16は非導電性膜(絶縁膜)で形成される。尚、第2のハードマスク16は、導電性膜で形成されてもよい。
次に、図7及び図8に示すように、第2のハードマスク16が選択的にエッチングされ、磁気抵抗効果素子19の形状が第2のハードマスク16に転写される。
続いて、図9及び図10に示すように、第2のハードマスク16を用いて、第1のハードマスク15がエッチングされ、磁気抵抗効果素子19の形状が第1のハードマスク15に転写される。
その後、図11及び図12に示すように、第2のハードマスク16が剥離される。
次に、図13及び図14に示すように、第1のハードマスク15を用いて磁気抵抗効果膜14がエッチングされ、磁気抵抗効果膜14が磁気抵抗効果素子19の形状にパターニングされる。
次に、図15及び図16に示すように、下部金属層13及び第1のハードマスク15上にフォトレジスト70が塗布され、所望の形状にパターニングされる。このフォトレジスト70の所望の形状は、第1のコンタクト12を覆い、かつ第1のハードマスク15の一部を覆うような形状である。つまり、第1のハードマスク15の一部は、フォトレジスト70で覆われずに露出している。
次に、図17及び図18に示すように、フォトレジスト70を用いて下部金属層13がエッチングされる。この際、第1のハードマスク15の露出した部分も一部除去され、段差部15aが形成される。その後、フォトレジスト70は除去される。
尚、フォトレジスト70は磁気抵抗効果膜14を完全に被覆していないが、磁気抵抗効果膜14上には第1のハードマスク15が存在するため、エッチングは磁気抵抗効果膜14まで進行しない。これを保証するためには、下部金属層13のエッチング時に第1のハードマスク15が完全にエッチングされないように、下部金属層13と第1のハードマスク15の材料、膜厚、またエッチング条件を最適化すればよい。つまり、第1のハードマスク15には、Mo,W,Taなどの高融点遷移金属が適しており、下部金属層13には、Mo,W,Taなどに比べてエッチングレートが早いPt,Ir,Ruなどの貴金属、又はTiN,TaNなどの導電性金属窒化物が適している。また、下部金属層13よりも第1のハードマスク15を厚くすればよい。
次に、図19及び図20に示すように、第1の絶縁膜11、下部金属層13及び第1のハードマスク15上に第2の絶縁膜21が形成される。
次に、図21及び図22に示すように、化学機械研磨法(Chemical Mechanical Polish;以下CMPと略記)や反応性イオンエッチング(Reactive Ion Etching;以下RIEと略記)を用いて、第1のハードマスク15に達するまで、第2の絶縁膜21の表面が平坦化される。これにより、第1のハードマスク15からなる第2のコンタクト22の表面が露出され、自己整合的にコンタクト開口がなされる。
尚、第1のハードマスク15の上面には段差部15aが存在するが、第1のハードマスク15の一部は第2の絶縁膜21から露出してコンタクト22として十分機能するため、特に問題になるものではない。
次に、図23及び図24に示すように、第2のコンタクト22及び第2の絶縁膜21上にビット線23が形成される。
上記第1の実施形態によれば、下部金属層13を磁気抵抗効果素子19の周辺に余裕を設けて形成せずに、下部金属層13の側面の一部を磁気抵抗効果素子19の側面と一致させている。このため、ビット線23の延在方向における隣接する下部金属層13間を最小ピッチAで保った場合、隣接するワード線10のピッチX1を、従来のピッチX’よりも縮小することができる(図1参照)。このように、第1の実施形態によれば、ビット線23の延在方向における下部金属層13の面積を縮小することができるため、セル面積を縮小することができる。
ここで、従来における図57のピッチAは、リソグラフィとエッチング技術や埋め込み技術などによって決まるミニマムフューチャーサイズであり、このミニマムフューチャーサイズよりも小さくすることは困難であった。これに対し、第1の実施形態における図1のピッチAは、下部金属層13及び磁気抵抗効果素子19の自己整合形成により決まるため、ミニマムフューチャーサイズよりも小さくすることができる。従って、第1の実施形態では、従来よりも飛躍的にセルサイズを縮小でき、セルの高密度化を実現できる。
また、従来のプロセスでは、第1のハードマスクを磁気抵抗効果素子の形状にパターニングする際に、すでに下部金属層がパターニングされており、この下部金属層下の第1の絶縁膜の表面の一部が露出している。このため、第1のハードマスクや磁気抵抗効果膜のパターニング時に、第1の絶縁膜がオーバーエッチングされてしまう。これに対し、第1の実施形態では、磁気抵抗効果素子19の加工を、下部金属層13の加工よりも先に行っているため、従来よりも第1の絶縁膜11のオーバーエッチングを低減することができる。
また、第1のハードマスク15を導電膜で形成することでコンタクト22として機能させているため、次のような効果も得られる。例えば、従来技術では、金属膜に対して物理的なエッチングを行うと、マスク材側面にフェンスが形成される場合が多い。そして、このようなフェンスは、ブラシスクラブ、ミスト噴射、超音波洗浄などの方式で除去しなければならない。これに対し、第1の実施形態では、マスク材(第1のハードマスク15)に導電膜を用い、このマスク材を剥離せずにそのまま残存させる。つまり、このマスク材にコンタクトプラグの機能を持たせることで、フェンスを除去する工程が不要となり、プロセスが容易となる。
また、磁気抵抗効果素子19の周囲からはみ出した下部金属層13の領域を減らすことで、磁気抵抗効果素子19の固定層又は記録層に起因した漏れ磁場による磁気特性のシフトを低減することができ、より安定した特性の磁気抵抗効果素子19を形成することが可能である。特に、磁気抵抗効果素子19の磁化容易軸方向における端部において、下部金属層13のはみ出し領域を減少させることによって、上記効果をより発揮させることができる。
尚、第1の実施形態において、図25に示すように、磁気抵抗効果素子19は、磁気抵抗効果素子19の磁化困難軸方向がビット線23の延在方向に向くように配置してもよい。この場合、ビット線23の延在方向におけるピッチAを縮小できるだけでなく、ワード線10の延在方向におけるピッチBも縮小できる。
[第2の実施形態]
第2の実施形態は、第1の実施形態における下部金属層の形状を変形させたものであり、磁気抵抗効果素子の磁化容易軸方向に、下部金属層が磁気抵抗効果素子を跨ぐ形状になっている。
図26は、本発明の第2の実施形態に係る磁気記憶装置の断面図を示す。図27は、本発明の第2の実施形態に係る下部金属層の平面図を示し、ここではビット線及びワード線を参考のために示す。図28は、図26のXXVIII-XXVIII線に沿った磁気記憶装置の断面図を示す。図29は、本発明の第2の実施形態に係る磁気記憶装置の斜視図を示す。
図26乃至図29に示すように、第2の実施形態に係る磁気記憶装置は、第1の実施形態と下部金属層13の形状が異なるため、下部金属層13の側面と磁気抵抗効果素子19の側面とが一致している箇所も異なる。つまり、第2の実施形態では、ワード線10を跨ぐように下部金属層13を形成し、この下部金属層13の中央の側面を磁気抵抗効果素子19の側面と一致させている。このため、下部金属層13のワード線10の上方における側面が、磁気抵抗効果素子19と同一の形状になっている。そして、磁気抵抗効果素子19は、磁気抵抗効果素子19の磁化容易軸方向がビット線23の延在方向に向くように、配置されている。
尚、第2の実施形態に係る磁気記憶装置は、図30及び図31に示すレジスト70を用いて下部金属膜13のパターニングが行われ、その他は第1の実施形態と同様の方法で形成される。
上記第2の実施形態によれば、下部金属層13を磁気抵抗効果素子19の周辺に余裕を設けて形成せずに、下部金属層13の側面の一部を磁気抵抗効果素子19の側面と一致させている。このため、ワード線10の延在方向における隣接する下部金属層13間を最小ピッチBで保った場合、ビット線23のピッチY2を、従来のピッチY”よりも縮小することができる(図26参照)。このように、第2の実施形態によれば、ワード線10の延在方向における下部金属層13の面積を縮小することができるため、セル面積を縮小することができる。
また、第1の実施形態と同様、オーバーエッチングの低減や、プロセスが容易になるといった効果も得ることができる。
尚、第2の実施形態において、図32に示すように、磁気抵抗効果素子19は、磁気抵抗効果素子19の磁化困難軸方向がビット線23の延在方向に向くように配置してもよい。この場合、ビット線23の延在方向におけるピッチAを縮小することができる。
また、図33に示すように、ワード線10の延在方向において隣り合う下部金属層13A,13Bをペアとして考えた場合、一方の下部金属層13Aにおける他方の下部金属層13Bと反対側の側面を磁気抵抗効果素子19の側面と一致させ、他方の下部金属層13Bにおける一方の下部金属層13B側の側面を磁気抵抗効果素子19の側面と一致させてもよい。この場合、図26の構造よりもピッチBを縮小できる。
また、図34に示すように、図33の構造をもとに、磁気抵抗効果素子19を、磁気抵抗効果素子19の磁化困難軸方向がビット線23の延在方向に向くように配置してもよい。この場合、ビット線23の延在方向におけるピッチAを縮小することができる。
[第3の実施形態]
第3の実施形態は、第2の実施形態の変形例である。第2の実施形態では、下部金属層の側面を磁気抵抗効果素子の3側面と一致させるのに対し、第3の実施形態では、下部金属層の側面を磁気抵抗効果素子の4側面と一致させる。
図35は、本発明の第3の実施形態に係る磁気記憶装置の断面図を示す。図36は、本発明の第3の実施形態に係る下部金属層の平面図を示し、書き込み配線を参考のために示す。図37は、図35のXXXVII-XXXVII線に沿った磁気記憶装置の断面図を示す。図38は、本発明の第3の実施形態に係る磁気記憶装置の斜視図を示す。
図35乃至図38に示すように、第3の実施形態に係る磁気記憶装置において、上記第2の実施形態と異なる点は、下部金属層13の側面を磁気抵抗効果素子19の4側面と一致させる点である。ここで、磁気抵抗効果素子19の2側面は全てが下部金属層13の側面と一致し、残りの2側面は一部が下部金属層13の側面と一致している。また、第1及び第2の実施形態と同様、下部金属層13の側面の一部が磁気抵抗効果素子19の側面と一致しているため、下部金属層13の一部が磁気抵抗効果素子19と同一の形状で形成されている。
尚、第3の実施形態に係る磁気記憶装置は、図39及び図40に示すレジスト70を用いて下部金属膜13のパターニングが行われ、その他は第1の実施形態と同様の方法で形成される。
上記第3の実施形態によれば、下部金属層13を磁気抵抗効果素子19の周辺に余裕を設けて形成せずに、下部金属層13の側面の一部を磁気抵抗効果素子19の側面と一致させている。このため、ワード線10の延在方向における隣接する下部金属層13間を最小ピッチB,Cで保った場合、ビット線23のピッチY3を、従来のピッチY”よりも縮小することができる(図35参照)。このように、第3の実施形態によれば、ワード線10の延在方向における下部金属層13の面積を縮小することができるため、セル面積を縮小することができる。
また、第1の実施形態と同様、オーバーエッチングの低減や、プロセスが容易になるといった効果も得ることができる。
尚、第3の実施形態において、図41に示すように、磁気抵抗効果素子19は、磁気抵抗効果素子19の磁化困難軸方向がビット線23の延在方向に向くように配置してもよい。この場合、ビット線23の延在方向におけるピッチAを縮小することができる。
また、図42に示すように、ワード線10の延在方向において隣り合う下部金属層13A,13Bをペアとして考えた場合、一方の下部金属層13Aにおけるコンタクト12を他方の下部金属層13Bに近づけて配置し、他方の下部金属層13Bにおけるコンタクト12を一方の下部金属層13Aに遠ざけて配置してもよい。この場合、図35の構造よりもピッチBを縮小できる。
また、図43に示すように、図42の構造をもとに、磁気抵抗効果素子19を、磁気抵抗効果素子19の磁化困難軸方向がビット線23の延在方向に向くように配置してもよい。この場合、ビット線23の延在方向におけるピッチAを縮小することができる。
[第4の実施形態]
第4の実施形態は、第3の実施形態と同様の構造であるが、第3の実施形態と製造方法が異なる。
図44乃至図49は、本発明の第4の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第4の実施形態に係る磁気記憶装置の製造方法について説明する。尚、上記第1の実施形態と同様の工程は省略又は簡略化する。
まず、図5乃至図14に示すように、第1の実施形態と同様に、磁気抵抗効果素子19が形成される。
次に、図44及び図45に示すように、磁気抵抗効果素子19を覆うように絶縁性の第3のハードマスク71が形成され、この第3のハードマスク71上にフォトレジスト70が形成される。その後、フォトレジスト70が下部金属層13の形状にパターニングされる。
次に、図46及び図47に示すように、フォトレジスト70をマスクとして第3のハードマスク71がパターニングされ、第3のハードマスク71に下部金属層13の形状が転写される。
次に、図48及び図49に示すように、第3のハードマスク71をマスクとして下部金属層13がエッチングされる。この際、第1のハードマスク15の露出した部分も一部除去され、段差部15aが形成される。その後は、第1の実施形態と同様であるため、説明は省略する。
上記第4の実施形態によれば、第3の実施形態と同様の効果を得ることができる。
さらに、第4の実施形態では、下部金属層13の加工時において、第3のハードマスク71に下部金属層13の形状を一旦転写し、このハードマスク71を用いて下部金属層13の加工を行っている。従って、レジスト70が磁気抵抗効果膜14に直接接触しないため、レジスト70中の強酸等によって磁気抵抗効果膜14が腐食することを防止できる。
[第5の実施形態]
第5の実施形態では、上記各実施形態において、磁気抵抗効果素子の側面に絶縁保護膜を設ける例である。
図50乃至図53は、本発明の第5の実施形態に係る磁気記憶装置の製造工程の断面図を示す。ここでは、第1の実施形態に第5の実施形態を適用した場合を例にあげて説明する。
まず、第1の実施形態と同様に、図5乃至図10に示すように、第2のハードマスク16を用いて、第1のハードマスク15がパターニングされる。ここで、第1のハードマスク15は導電性膜で形成され、第2のハードマスク16は例えばSiOxからなる絶縁膜で形成される。
次に、図50に示すように、第1及び第2のハードマスク15,16を用いて磁気抵抗効果膜14がパターニングされ、磁気抵抗効果素子19が形成される。
次に、図51に示すように、第1及び第2のハードマスク15,16及び磁気抵抗効果素子19の側面に、絶縁保護膜80が形成される。この絶縁保護膜80の材料としては、例えば、酸化シリコン膜、窒化シリコン膜、アルミナなどがあげられる。
次に、図52に示すように、下部金属層13、第2のハードマスク16及び絶縁保護膜80上にフォトレジスト70が塗布され、このフォトレジスト70が下部金属層13の所望の形状にパターニングされる。次に、フォトレジスト70を用いて下部金属層13がエッチングされる。その後、フォトレジスト70は除去される。
次に、図53に示すように、第1の絶縁膜11、下部金属層13、第2のハードマスク16及び絶縁保護膜80上に第2の絶縁膜21が形成される。次に、CMP又はRIEを用いて、第1のハードマスク15に達するまで、第2の絶縁膜21の表面が平坦化される。これにより、第1のハードマスク15からなる第2のコンタクト22の表面が露出され、自己整合的にコンタクト開口がなされる。次に、第2のコンタクト22、第2の絶縁膜21及び絶縁保護膜80上にビット線23が形成される。
上記第5の実施形態によれば、下部金属層13の加工時に、磁気抵抗効果素子19の側面に絶縁保護膜80が形成してあるため、下部金属層13の導電性の堆積物が磁気抵抗効果素子19の側面に付着することを防止できる。従って、磁気抵抗効果素子19の接合部に下部金属層13の導電性の堆積物が付着することでショート等の問題が生じてしまうこと防止できるため、信頼性の高い接合を実現できる。
[第6の実施形態]
第6の実施形態は、上記各実施形態に、読み出し用スイッチング素子を用いない構造を適用した例である。
図54及び図55は、本発明の第6の実施形態に係る磁気記憶装置の斜視図を示す。図54及び図55に示すように、ワード線が書き込み配線と読み出し配線とに分かれており、書き込み時にはビット線23及び書き込みワード線10が用いられ、読み出し時にはビット線23及び読み出しワード線30が用いられる。
図54の構造では、下部金属層13がコンタクト12を介して読み出しワード線30に接続されている。この読み出しワード線30は、書き込みワード線10と同一面上に配置され、書き込みワード線10と平行して延在している。
図55の構造では、磁気抵抗効果素子19に読み出しワード線30が直接接続されている。この読み出しワード線30は書き込みワード線10と平行して延在し、読み出しワード線30の側面の一部が磁気抵抗効果素子19の側面と一致している。
尚、図54及び図55において、磁気抵抗効果素子19は、磁気抵抗効果素子19の磁化容易軸方向をビット線23の延在方向に向けているが、磁気抵抗効果素子19の磁化困難軸方向をビット線23の延在方向に向けてもよい。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、図56に示すように、下部金属層13と磁気抵抗効果素子19との接続部分において、下部金属層13を磁気抵抗効果素子19よりも小さくすることも可能である。この場合、磁気抵抗効果素子19の磁化容易軸方向における端部において、下部金属層13のはみ出し領域を全てなくすことができるので、第1の実施形態で述べた漏れ磁場による磁気特性のシフトを特に低減することができる。
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の第1の実施形態に係る磁気記憶装置を示す平面図。 本発明の第1の実施形態に係る下部金属層を示す平面図。 図1のIII-III線に沿った磁気記憶装置を示す断面図。 本発明の第1の実施形態に係る磁気記憶装置を示す斜視図。 本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図5のVI-VI線に沿った磁気記憶装置の断面図。 図5に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図7のVIII-VIII線に沿った磁気記憶装置の断面図。 図7に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図9のX-X線に沿った磁気記憶装置の断面図。 図9に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図11のXII-XII線に沿った磁気記憶装置の断面図。 図11に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図13のXIV-XIV線に沿った磁気記憶装置の断面図。 図13に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図15のXVI-XVI線に沿った磁気記憶装置の断面図。 図15に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図17のXVIII-XVIII線に沿った磁気記憶装置の断面図。 図17に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図19のXX-XX線に沿った磁気記憶装置の断面図。 図19に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図21のXXII-XXII線に沿った磁気記憶装置の断面図。 図21に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図23のXXIV-XXIV線に沿った磁気記憶装置の断面図。 本発明の第1の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第2の実施形態に係る磁気記憶装置を示す平面図。 本発明の第2の実施形態に係る下部金属層を示す平面図。 図26のXXVIII-XXVIII線に沿った磁気記憶装置を示す断面図。 本発明の第2の実施形態に係る磁気記憶装置を示す斜視図。 本発明の第2の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図30のXXXI-XXXI線に沿った磁気記憶装置の断面図。 本発明の第2の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第2の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第2の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第3の実施形態に係る磁気記憶装置を示す平面図。 本発明の第3の実施形態に係る下部金属層を示す平面図。 図35のXXXVII-XXXVII線に沿った磁気記憶装置を示す断面図。 本発明の第3の実施形態に係る磁気記憶装置を示す斜視図。 本発明の第3の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図39のXL-XL線に沿った磁気記憶装置の断面図。 本発明の第3の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第3の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第3の実施形態に係る他の磁気記憶装置を示す平面図。 本発明の第4の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図44のXLV-XLV線に沿った磁気記憶装置の断面図。 図44に続く、本発明の第4の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図46のXLVII-XLVII線に沿った磁気記憶装置の断面図。 図本発明の第4の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図48のXLIX-XLIX線に沿った磁気記憶装置の断面図。 本発明の第5の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図50に続く、本発明の第5の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図51に続く、本発明の第5の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 図52に続く、本発明の第5の実施形態に係わる磁気記憶装置の製造工程を示す平面図。 本発明の第6の実施形態に係わる磁気記憶装置を示す斜視図。 本発明の第6の実施形態に係わる磁気記憶装置を示す斜視図。 本発明の各実施形態に係わる他の磁気記憶装置を示す平面図。 第1の従来技術による磁気記憶装置を示す平面図。 第2の従来技術による磁気記憶装置を示す平面図。
符号の説明
10…第1の書き込み配線、11…第1の絶縁膜、12…第1のコンタクト、13…下部金属層、14…磁気抵抗効果膜、15…第1のハードマスク、15a…段差部、16…第2のハードマスク、19…磁気抵抗効果素子、21…第2の絶縁膜、22…第2のコンタクト、23…第2の書き込み配線、30…読み出しワード線、70…フォトレジスト、71…第3のハードマスク、80…絶縁保護膜。

Claims (7)

  1. 第1の絶縁膜上に、金属層、磁気抵抗効果膜、金属からなる第1のマスク層、及び第2のマスク層を順に形成する工程と、
    前記第2のマスク層を磁気抵抗効果素子の素子形状にパターニングする工程と、
    パターニングした前記第2のマスク層を用いて前記第1のマスク層を前記素子形状にパターニングする工程と、
    パターニングした前記第1のマスク層を用いて前記磁気抵抗効果膜を前記素子形状にパターニングし、前記磁気抵抗効果素子を形成する工程と、
    前記第1のマスク層及び前記金属層上にレジストを形成する工程と、
    前記レジストをセル毎に分離する分離形状にパターニングする工程と、
    パターニングした前記レジストを用いて前記金属層を前記分離形状にパターニングし、前記金属層の側面の一部を前記磁気抵抗効果素子の側面と一致させる工程と
    を具備することを特徴とする磁気記憶装置の製造方法。
  2. 前記金属層を前記分離形状にパターニングする際、前記第1のマスク層の一部を露出する前記分離形状の前記レジストを用いて前記第1のマスク層の前記一部を除去し、前記第1のマスク層に段差部を形成することを特徴とする請求項1に記載の磁気記憶装置の製造方法。
  3. 前記第1のマスク層を前記素子形状にパターニングした後に、前記第2のマスク層を除去する工程と、
    前記金属層を前記分離形状にパターニングした後に、前記第1の絶縁膜、前記第1のマスク層及び前記金属層上に第2の絶縁膜を形成する工程と、
    前記第1のマスク層の表面が露出するまで前記第2の絶縁膜を除去することで、前記第1のマスク層からなるコンタクトを自己整合的に形成する工程と
    をさらに具備することを特徴とする請求項1に記載の磁気記憶装置の製造方法。
  4. 前記第2の絶縁膜は、CMPを用いて除去することを特徴とする請求項3に記載の磁気記憶装置の製造方法。
  5. 前記第2のマスク層は、絶縁層で形成されることを特徴とする請求項1に記載の磁気記憶装置の製造方法。
  6. 第1の絶縁膜上に、金属層、磁気抵抗効果膜、金属からなる第1のマスク層、及び第2のマスク層を順に形成する工程と、
    前記第2のマスク層を磁気抵抗効果素子の素子形状にパターニングする工程と、
    パターニングした前記第2のマスク層を用いて前記第1のマスク層を前記素子形状にパターニングする工程と、
    パターニングした前記第1のマスク層を用いて前記磁気抵抗効果膜を前記素子形状にパターニングし、前記磁気抵抗効果素子を形成する工程と、
    前記第1のマスク層及び前記金属層上に第3のマスク層を形成する工程と、
    前記第3のマスク層上にレジストを形成する工程と、
    前記レジストをセル毎に分離する分離形状にパターニングする工程と、
    パターニングした前記レジストを用いて前記第3のマスク層を前記分離形状にパターニングする工程と、
    パターニングした前記第3のマスク層を用いて前記金属層を前記分離形状にパターニングし、前記金属層の側面の一部を前記磁気抵抗効果素子の側面と一致させる工程と
    を具備することを特徴とする磁気記憶装置の製造方法。
  7. 前記第3のマスク層は、絶縁層で形成されることを特徴とする請求項6に記載の磁気記憶装置の製造方法。
JP2003381506A 2002-11-28 2003-11-11 磁気記憶装置の製造方法 Expired - Fee Related JP4192075B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003381506A JP4192075B2 (ja) 2002-11-28 2003-11-11 磁気記憶装置の製造方法
US10/722,514 US6914284B2 (en) 2002-11-28 2003-11-28 Magnetic memory device and method of manufacturing the same
US11/135,337 US7405087B2 (en) 2002-11-28 2005-05-24 Magnetic memory device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002346036 2002-11-28
JP2003381506A JP4192075B2 (ja) 2002-11-28 2003-11-11 磁気記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004193579A JP2004193579A (ja) 2004-07-08
JP4192075B2 true JP4192075B2 (ja) 2008-12-03

Family

ID=32774864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003381506A Expired - Fee Related JP4192075B2 (ja) 2002-11-28 2003-11-11 磁気記憶装置の製造方法

Country Status (2)

Country Link
US (2) US6914284B2 (ja)
JP (1) JP4192075B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192075B2 (ja) * 2002-11-28 2008-12-03 株式会社東芝 磁気記憶装置の製造方法
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP2006114762A (ja) * 2004-10-15 2006-04-27 Toshiba Corp 磁気ランダムアクセスメモリ
JP4516004B2 (ja) * 2005-11-24 2010-08-04 株式会社東芝 磁気記憶装置の製造方法
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US9023219B2 (en) * 2012-04-26 2015-05-05 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
JP5641026B2 (ja) * 2012-08-10 2014-12-17 ソニー株式会社 メモリ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165803A (en) 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP2002299584A (ja) 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP2003124445A (ja) * 2001-10-17 2003-04-25 Nec Corp 磁性記憶装置とその製造方法
JP2004111437A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 磁気記憶装置
JP2004146687A (ja) * 2002-10-25 2004-05-20 Toshiba Corp 磁気記憶装置及びその製造方法
JP4192075B2 (ja) * 2002-11-28 2008-12-03 株式会社東芝 磁気記憶装置の製造方法
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法

Also Published As

Publication number Publication date
US20040173828A1 (en) 2004-09-09
US7405087B2 (en) 2008-07-29
JP2004193579A (ja) 2004-07-08
US20050208682A1 (en) 2005-09-22
US6914284B2 (en) 2005-07-05

Similar Documents

Publication Publication Date Title
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5460606B2 (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
US7247506B2 (en) Method for producing magnetic memory device
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2002319664A (ja) 半導体記憶装置及びその製造方法
JP2008227499A (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP2009252878A (ja) 磁気記憶装置
JP2005064075A (ja) 磁気記憶装置及びその製造方法
JP5504704B2 (ja) 記憶素子及びメモリ
US7405087B2 (en) Magnetic memory device and method of manufacturing the same
JP2003324187A (ja) 磁気メモリ装置の製造方法および磁気メモリ装置
JP3923914B2 (ja) 磁気記憶装置及びその製造方法
JP2003133529A (ja) 情報記憶装置およびその製造方法
JP2006278645A (ja) 磁気メモリ装置
JP2003218326A (ja) 磁気記憶装置およびその製造方法
JPWO2010113748A1 (ja) 強磁性ランダムアクセスメモリ
JP2009081390A (ja) 磁壁移動型mram及びその製造方法
KR100518703B1 (ko) 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법
CN111226312A (zh) 隧道磁阻效应元件、磁存储器及内置型存储器
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
JP4341355B2 (ja) 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法
JP2007103692A (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
JP5163638B2 (ja) 磁性体装置及び磁気記憶装置
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees