JP2007103692A - 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法 - Google Patents
磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法 Download PDFInfo
- Publication number
- JP2007103692A JP2007103692A JP2005291946A JP2005291946A JP2007103692A JP 2007103692 A JP2007103692 A JP 2007103692A JP 2005291946 A JP2005291946 A JP 2005291946A JP 2005291946 A JP2005291946 A JP 2005291946A JP 2007103692 A JP2007103692 A JP 2007103692A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- memory cell
- layer
- magnetic body
- cylindrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】本発明に係る磁気メモリセル1は、磁化の向きが固定されたピン層3と、磁化の向きが反転可能な磁気記録層10と、ピン層3と磁気記録層10に挟まれたバリア層4とを備える。磁気記録層10は、バリア層4上に形成された磁性体14と、非磁性体13を介して磁性体14上に形成された筒状磁性体11とを有する。筒状磁性体11は、第1方向に沿った軸の周りを取り囲む筒状の構造を有する。
【選択図】図8
Description
1−1.第1の実施の形態
図6は、第1の実施の形態に係る磁気メモリセル(TMR素子)1の構造を示す全体図である。反強磁性体層2上にピン層3が形成されており、ピン層3上には、バリア層4を介して磁気記録層10が形成されている。ピン層3は磁性体を含んでおり、その自発磁化の向きは、反強磁性体層2によって所定の方向に固定されている。一方、磁気記録層10は、フリー層の役割を果たし、その自発磁化の向きは、外部磁場によって反転可能である。バリア層4は、薄いトンネル絶縁膜であり、ピン層3と磁気記録層10に挟まれている。これらピン層3、バリア層4、及び磁気記録層10によって、磁気トンネル接合(MTJ)が形成されている。
第1の実施の形態においては、内部非磁性体12は筒状磁性体11の外部に露出していたが、その露出部分が薄い磁性体膜で覆われていてもよい。図10は、第2の実施の形態に係る磁気メモリセル1の構造を示す全体図である。本実施の形態においては、内部非磁性体12は筒状磁性体11で完全に覆われている。
既出の実施の形態においては、筒状磁性体11は完全な筒状構造を有していたが、製造プロセスの都合上、筒状磁性体11の筒状構造の一部が不連続になっていてもよい。図12A〜図12Cは、第3の実施の形態に係る磁気記録層10の構造を示す側面図である。図12A〜図12Cに示されるように、YZ面において内部非磁性体12の周囲のほとんどが筒状磁性体11で覆われているが、一部は覆われていない。本実施の形態に係る筒状磁性体11は、第1部分11Aと第2部分11Bに分離されている。第1部分11Aと第2部分11Bは磁気的にカップリングしている。
既出の実施の形態において、バリア層4に接触する磁性体14は、平面状の構造を有していたが、バリア層4に接触する磁性体も筒状の構造を有していてもよい。図13は、第4の実施の形態に係る磁気メモリセル1の構造を示す全体図である。本実施の形態において、磁気記録層10は、第1内部非磁性体22の外周面上に形成された第1筒状磁性体21と、第2内部非磁性体25の外周面上に形成された第2筒状磁性体24を有している。第1筒状磁性体21と第2筒状磁性体24の間には非磁性体層23が挟まれており、それら第1筒状磁性体21と第2筒状磁性体24は、非磁性体層23を介して磁気的にカップリングしている。
次に、上述の磁気メモリセル1の製造方法について説明する。まず、筒状磁性体11の製造方法だけを取り出して説明する。図15A〜図15Fは、筒状磁性体11の製造プロセスの一例を示している。図15A〜図15Fには、上面図(XY面)及び側面図(XZ面、YZ面)が示されている。
上述の磁気メモリセル1に対するデータの読み書きを実行する周辺回路は、当業者によって適宜設計され得る。図17には、周辺回路を含むMRAMの1つの回路構成例が示されている。図17において、MRAMは、Y方向に延在する複数のワード線W1〜W3と、X方向に延在する複数のビット線B1〜B3を備えている。複数のワード線W1〜W3と複数のビット線B1〜B3は複数の交点で交差しており、その複数の交点のそれぞれに複数の磁気メモリセル1がアレイ状に配置されている。磁気メモリセル1の上部電極と下部電極のそれぞれは、いずれかのビット線といずれかのワード線に電気的に接続されている。各磁気メモリセル1に対して選択トランジスタが配置されていてもよい。
本発明に係る磁気メモリセル1の磁気記録層10は、非磁性体を介して磁気的に結合した複数の磁性体を有する。その複数の磁性体のうち少なくとも1つは筒形状を有しており、その筒状磁性体11の磁気異方性は、平面形状ではなく3次元形状によって決定される。従って、筒状磁性体11の平面形状が正方形に近づいたとしても、筒の周に沿って磁化容易軸が形成されるので、充分な磁気異方性と擾乱耐性を得ることが可能となる。言い換えれば、本発明によれば、充分な磁気異方性と擾乱耐性を保ったまま、磁気抵抗素子1の縦横比を小さくし、セル面積を縮小することが可能となる。すなわち、MRAMの大容量化と信頼性の向上の両立が実現される。
2 反強磁性体層
3 ピン層
4 バリア層
10 磁気記録層
11 筒状磁性体
12 内部非磁性体
13 非磁性体層
14 磁性体層
21 第1筒状磁性体
22 第1内部非磁性体
23 非磁性体層
24 第2筒状磁性体
25 第2内部非磁性体
31 ワード線デコーダ
32 ワード線終端回路
33 ビット線デコーダ
34 ビット線終端回路
35 ワード線書き込み電流源
36 ビット線書き込み電流源
37 読み出し電流源
38 データ判別器
39 アンプ
40 制御回路
Claims (28)
- 磁化の向きが固定されたピン層と、
磁化の向きが反転可能な磁気記録層と、
前記ピン層と前記磁気記録層に挟まれたバリア層と
を具備し、
前記磁気記録層は、
前記バリア層上に形成された磁性体と、
非磁性体を介して前記磁性体と磁気的に結合した筒状磁性体と
を有し、
前記筒状磁性体は、第1方向に沿った第1軸の周りを一方向に回るように分布する回転磁化を有し、
前記磁性体の磁化の向きは、前記回転磁化の向きによって変わる
磁気メモリセル。 - 請求項1に記載の磁気メモリセルであって、
前記筒状磁性体は、前記第1軸の周りを取り囲む筒状の構造を有する
磁気メモリセル。 - 請求項2に記載の磁気メモリセルであって、
前記回転磁化は、前記筒状磁性体中で前記第1軸の周りを一回転するように分布する
磁気メモリセル。 - 請求項2又は3に記載の磁気メモリセルであって、
前記筒状磁性体は、
前記非磁性体を介して前記磁性体上に形成された第1部分と、
前記第1部分に対向して形成された第2部分と、
前記第1部分と前記第2部分との間をつなぐ第3部分と
を有する
磁気メモリセル。 - 請求項4に記載の磁気メモリセルであって、
前記第1部分と前記磁性体は、互いに平行に形成された
磁気メモリセル。 - 請求項4又は5に記載の磁気メモリセルであって、
前記磁性体と前記第1部分は反強磁性的に結合し、
前記磁性体の磁化の向きは、前記第1部分の前記回転磁化の向きの逆である
磁気メモリセル。 - 請求項1乃至3のいずれかに記載の磁気メモリセルであって、
前記筒状磁性体は、前記非磁性体を介して前記磁性体と反強磁性的に結合した結合領域を有し、
前記磁性体の磁化の向きは、前記結合領域における前記回転磁化の向きの逆である
磁気メモリセル。 - 請求項1乃至7のいずれかに記載の磁気メモリセルであって、
前記筒状磁性体は、前記第1軸に沿う内部非磁性体の外周面上に形成された
磁気メモリセル。 - 請求項8に記載の磁気メモリセルであって、
前記内部非磁性体は、前記筒状磁性体の外部に露出している
磁気メモリセル。 - 請求項8に記載の磁気メモリセルであって、
前記内部非磁性体は、前記筒状磁性体で完全に覆われており、
前記筒状磁性体は、
前記第1軸に平行な第1側面と、
前記第1軸と交差する第2側面と
を有し、
前記第2側面における前記筒状磁性体の厚さは、前記第1側面における前記筒状磁性体の厚さより小さい
磁気メモリセル。 - 請求項1乃至10のいずれかに記載の磁気メモリセルであって、
前記筒状磁性体は、
前記第1軸に平行な第1側面と、
前記第1軸と交差する第2側面と
を有し、
前記第1側面の傾斜と前記第2側面の傾斜は異なる
磁気メモリセル。 - 請求項11に記載の磁気メモリセルであって、
前記第2側面の傾斜は、前記第1側面の傾斜より小さい
磁気メモリセル。 - 請求項1乃至12のいずれかに記載の磁気メモリセルであって、
前記磁性体は、前記第1軸と平行な平面状の構造を有する
磁気メモリセル。 - 請求項1乃至3のいずれかに記載の磁気メモリセルであって、
前記磁性体は、前記第1方向に沿った第2軸の周りを取り囲む筒状の構造を有する
磁気メモリセル。 - 請求項14に記載の磁気メモリセルであって、
前記磁性体は、前記第2軸の周りを一方向に回るように分布する第2回転磁化を有する
磁気メモリセル。 - 請求項15に記載の磁気メモリセルであって、
前記第2回転磁化の向きは、前記回転磁化の向きと同じである
磁気メモリセル。 - 請求項1乃至16のいずれかに記載の磁気メモリセルであって、
前記回転磁化の向きは、外部磁場によって反転可能である
磁気メモリセル。 - 磁化の向きが固定されたピン層と、
磁化の向きが反転可能な磁気記録層と、
前記ピン層と前記磁気記録層に挟まれたバリア層と
を具備し、
前記磁気記録層は、
前記バリア層上に形成された磁性体と、
非磁性体を介して前記磁性体上に形成された筒状磁性体と
を有し、
前記筒状磁性体は、第1方向に沿った軸の周りを取り囲む筒状の構造を有する
磁気メモリセル。 - 請求項18に記載の磁気メモリセルであって、
前記磁性体は、前記軸と平行な平面状の構造を有する
磁気メモリセル。 - 請求項1乃至19のいずれかに記載の磁気メモリセルであって、
該磁気メモリセルが搭載される面に平行な面において、前記磁気記録層の形状は正方形である
磁気メモリセル。 - 請求項1乃至20のいずれかに記載の磁気メモリセルを有する
磁気ランダムアクセスメモリ。 - 請求項1乃至20のいずれかに記載の磁気メモリセルと、
第1電流が流れるワード線と、
前記ワード線に交差するように形成され、第2電流が流れるビット線と
を具備し、
前記磁気メモリセルは、前記ワード線と前記ビット線との間に配置され、
前記筒状磁性体の前記回転磁化の向きは、前記第1電流により発生する第1磁場と前記第2電流により発生する第2磁場との合成磁場により反転する
磁気ランダムアクセスメモリ。 - (A)下地層の上にピン層を形成する工程と、
(B)前記ピン層の上にバリア層を形成する工程と、
(C)前記バリア層の上に磁気記録層を形成する工程と
を有し、
前記(C)工程は、
(a)第1磁性体膜上に第1非磁性体膜を形成する工程と、
(b)前記第1非磁性体膜の上に第2磁性体膜を形成する工程と、
(c)前記第2磁性体膜上にマスク層を形成する工程と、
(d)前記マスク層をパターニングすることによりマスクを形成する工程と、
(e)前記マスクを用いて前記第2磁性体膜及び前記第1非磁性体膜をエッチングする工程と、
(f)全面に第3磁性体膜を形成する工程と、
(g)前記第3磁性体膜をエッチバックする工程と
を含む
磁気メモリセルの製造方法。 - 請求項23に記載の磁気メモリセルの製造方法であって、
前記マスクは、第1側面と、前記第1側面と交差する第2側面を有し、
前記(d)工程において、前記マスクは、前記第1側面の傾斜と前記第2側面の傾斜が異なるように形成される
磁気メモリセルの製造方法。 - 請求項23に記載の磁気メモリセルの製造方法であって、
前記(d)工程は、
(d1)第1方向に平行な第1レジストマスクを用いて前記マスク層をパターニングすることにより、前記マスクの第1側面を形成する工程と、
(d2)前記第1方向に交差する第2レジストマスクを用いて前記マスク層をパターニングすることにより、前記マスクの第2側面を形成する工程と
を含み、
前記第1側面の傾斜と前記第2側面の傾斜は異なる
磁気メモリセルの製造方法。 - 請求項23乃至25のいずれかに記載の磁気メモリセルの製造方法であって、
前記(C)工程は、
(x)前記バリア層上に磁性体層を形成する工程と、
(y)前記磁性体層上に非磁性体層を形成する工程と、
(z)前記非磁性体層上に前記第1磁性体膜を形成する工程と
を更に含む
磁気メモリセルの製造方法。 - 第1の方向に延在する複数のマスク材料を用いた第1の加工手順と、前記第1の方向とは異なる第2の方向に延在する複数のマスク材料を用いた第2の加工手順とにより、アレイ状に配置した複数のパターンを形成することを特徴とするパターン形成方法。
- 前記第1の加工手順の条件と前記第2の加工手順の条件を異ならせることにより、前記第1の加工手順で形成されるパターン側面の傾斜と、前記第2の加工手順で形成されるパターン側面の傾斜とを異ならせることを特徴とする請求項27記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291946A JP4900647B2 (ja) | 2005-10-05 | 2005-10-05 | 磁気ランダムアクセスメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291946A JP4900647B2 (ja) | 2005-10-05 | 2005-10-05 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103692A true JP2007103692A (ja) | 2007-04-19 |
JP4900647B2 JP4900647B2 (ja) | 2012-03-21 |
Family
ID=38030329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005291946A Active JP4900647B2 (ja) | 2005-10-05 | 2005-10-05 | 磁気ランダムアクセスメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4900647B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009011216A1 (ja) * | 2007-07-19 | 2009-01-22 | Sony Corporation | 記憶素子及びメモリ |
US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
US8692342B2 (en) | 2010-07-26 | 2014-04-08 | Samsung Electronics Co., Ltd. | Magnetic memory devices having a uniform perpendicular nonmagnetic metal rich anisotropy enhanced pattern |
JP2015532013A (ja) * | 2012-09-13 | 2015-11-05 | マイクロン テクノロジー, インク. | メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 |
WO2017052491A1 (en) * | 2015-09-21 | 2017-03-30 | Intel Corporation | Aspect ratio modification via angled implantation |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004071881A (ja) * | 2002-08-07 | 2004-03-04 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2004111887A (ja) * | 2002-09-13 | 2004-04-08 | Tdk Corp | 磁気抵抗効果素子および磁気メモリデバイスならびにそれらの製造方法 |
-
2005
- 2005-10-05 JP JP2005291946A patent/JP4900647B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004071881A (ja) * | 2002-08-07 | 2004-03-04 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2004111887A (ja) * | 2002-09-13 | 2004-04-08 | Tdk Corp | 磁気抵抗効果素子および磁気メモリデバイスならびにそれらの製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
WO2009011216A1 (ja) * | 2007-07-19 | 2009-01-22 | Sony Corporation | 記憶素子及びメモリ |
JP2009026944A (ja) * | 2007-07-19 | 2009-02-05 | Sony Corp | 記憶素子及びメモリ |
US8339840B2 (en) | 2007-07-19 | 2012-12-25 | Sony Corporation | Storage element and memory |
TWI397069B (zh) * | 2007-07-19 | 2013-05-21 | Sony Corp | Memory components and memory |
US8692342B2 (en) | 2010-07-26 | 2014-04-08 | Samsung Electronics Co., Ltd. | Magnetic memory devices having a uniform perpendicular nonmagnetic metal rich anisotropy enhanced pattern |
US8987850B2 (en) | 2010-07-26 | 2015-03-24 | Samsung Electronics Co., Ltd. | Magnetic memory devices having a uniform perpendicular nonmagnetic rich antisotropy enhanced pattern |
US9318695B2 (en) | 2010-07-26 | 2016-04-19 | Samsung Electronics Co., Ltd. | Magnetic memory devices having a uniform perpendicular nonmagnetic rich antisotropy enhanced pattern |
JP2015532013A (ja) * | 2012-09-13 | 2015-11-05 | マイクロン テクノロジー, インク. | メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 |
US9373775B2 (en) | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
US10164168B2 (en) | 2012-09-13 | 2018-12-25 | Micron Technology, Inc. | Magnetic memory cell structures, arrays, and semiconductor devices |
WO2017052491A1 (en) * | 2015-09-21 | 2017-03-30 | Intel Corporation | Aspect ratio modification via angled implantation |
Also Published As
Publication number | Publication date |
---|---|
JP4900647B2 (ja) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3942930B2 (ja) | トンネル接合メモリセル | |
JP3942931B2 (ja) | 磁気メモリセル | |
US7173848B2 (en) | Magnetic random access memory with memory cell stacks having more than two magnetic states | |
JP5002193B2 (ja) | 積層されたトグルメモリセルが反対に方向付けられた容易軸バイアスを有する磁気ランダムアクセスメモリ | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
JP4658102B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 | |
US7002839B2 (en) | Magnetic ring unit and magnetic memory device | |
JP5537791B2 (ja) | Mtj素子の製造方法 | |
JP5014618B2 (ja) | 積層トグルメモリセルを有する磁気ランダムアクセスメモリおよび選択されたセルを書き込むための方法 | |
JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
US7572646B2 (en) | Magnetic random access memory with selective toggle memory cells | |
US8198660B2 (en) | Multi-bit STRAM memory cells | |
JP2004128430A (ja) | 磁気記憶装置及びその製造方法 | |
JP4128418B2 (ja) | 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子 | |
JP2005064075A (ja) | 磁気記憶装置及びその製造方法 | |
US20050258469A1 (en) | Magnetic memory with self-aligned magnetic keeper structure | |
US8482970B2 (en) | Multi-bit STRAM memory cells | |
JP4900647B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2006332527A (ja) | 磁気記憶素子 | |
JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
JP5163638B2 (ja) | 磁性体装置及び磁気記憶装置 | |
JP2008198875A (ja) | スピン注入磁化反転素子および磁気ランダムアクセスメモリ装置 | |
US20050101079A1 (en) | Bit end design for pseudo spin valve (PSV) devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4900647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |