JP5002193B2 - 積層されたトグルメモリセルが反対に方向付けられた容易軸バイアスを有する磁気ランダムアクセスメモリ - Google Patents

Description

発明の分野

[0001]本発明は、一般的には磁気ランダムアクセスメモリ（ＭＲＡＭ）に関し、特に、「トグル」メモリセルを有するＭＲＡＭに関する。

関連技術の説明

[0002]磁気トンネル接合（ＭＴＪ）メモリセルを有するＭＲＡＭは、Ｒｅｏｈｒらによる米国特許５，６４０，３４３号、“Ｍｅｍｏｒｉｅｓ ｏｆ Ｔｏｍｏｒｒｏｗ”、ＩＥＥＥ ＣＩＲＣＵＩＴＳ ＆ ＤＥＶＩＣＥＳ ＭＡＧＡＺＩＮＥ、２００２年９月、１７〜２７頁に記載されているように、不揮発性メモリのために提案されたものである。これらのデバイスにおいて、ＭＴＪは、半導体基板上に単一層状の配列（Ｘ−Ｙ平面）として設けられている。１Ｔ１ＭＴＪ ＭＲＡＭ（１つのトランジスタ及び１つのＭＴＪ）と呼ばれる１つのタイプの構造において、各ＭＴＪは、ビット線とトランジスタとの間に配置されており、ワード線がＭＴＪの下側に配置されている。クロスポイント（ＸＰＣ）ＭＲＡＭと呼ばれる他のタイプの構造においては、ＭＴＪがビット線とワード線との間に直接に配置されている。

[0003]両方のＭＲＡＭ構造においては、選択されたＭＴＪセルがプログラムされ或いは「書き込まれる」。すなわち、選択されたＭＴＪの上下に配置されたビット線及びワード線を通じてＸ方向及びＹ方向に流れる書き込み電流により、ＭＴＪセルの磁性状態又は＋／−Ｘ磁化方向が切り換えられる。書き込み電流は、選択されたＭＴＪの磁化方向を切り換える直交磁場をＸ方向及びＹ方向に形成する。一般的な書き込み方式は、ビット線及びワード線のそれぞれが、選択されたＭＴＪセルを切り換えるために必要な書き込み磁場の半分を形成する「半選択（ハーフセレクト）」方式である。しかしながら、給電されたワード線及びビット線は、他のセルの磁気逆エネルギバリアをそれらの対応するワード線及びビット線に沿って減少する。これにより、これらの「半選択された」セルは、選択されたセルが書き込まれる際にその磁性状態が更に切り換えられ易くなる。

[0004]ＭＴＪセル構造と従来のＭＲＡＭの半選択問題を伴わないスイッチング機構とを有するＭＲＡＭが、Ｍｏｔｏｒｏｌａによって提案されている。その亡くなった発明者の名にちなんで名付けられたこの“Ｓａｖｔｃｈｅｎｋｏ”セル構造及びスイッチング機構は、Ｍ．Ｄｕｒｌａｍらによる米国特許６，５４５，９０６Ｂ１号、“Ａ ０．１８μｍ ４Ｍｂ Ｔｏｇｇｌｉｎｇ ＭＲＡＭ”、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ２００３、セッション３４、論文＃６に記載されている。このタイプのＭＲＡＭにおいて、ＭＴＪセルの強磁性フリー層は、合成反強磁性体（ＳＡＦ）、すなわち、略同一な磁気モーメントを有する２つの強磁性副層から成る多層構造体であって、上記２つの副層のモーメントの逆平行なアライメントを維持する反強磁性結合層によって上記副層同士が分離された多層構造体である。スピンバルブ磁気抵抗センサにおけるＳＡＦフリー層が米国特許５，４０８，３７７に記載されており、また、ＳＡＦフリー層及びピン層（ピン層）を有するＭＴＪメモリセルが米国特許５，９６６，０１２に記載されている。ＳａｖｔｃｈｅｎｋｏタイプのＭＲＡＭは、２つの直交する書き込み線又はプログラミング線を使用するが、ＭＴＪセルの軸が各線に対して４５度を成している。ＳＡＦフリー層は、従来の単一の強磁性フリー層とは異なって印加磁場に応答する。書き込みは「トグル」書き込みと呼ばれるプロセスによって生じる。「トグル」書き込みにおいては、２相プログラミングパルスシーケンスがＳＡＦフリー層モーメントすなわち磁化方向を１８０度漸進的に回転させるため、ＭＲＡＭが時として「トグル方式」ＭＲＡＭと呼ばれ、メモリセルが「トグル」セルと呼ばれる。セルがプログラミング線に対して４５度の角度を成しているため、また、セルの磁場応答により、１つのプログラミング線からの磁場は、半選択されたセルの磁化を切り換えることができず、その結果、セル選択性が高いＭＲＡＭが得られる。

[0005]３つ以上の磁性状態を形成するために書き込み線同士の間に位置された２つのトグルメモリセルを有するトグル方式ＭＲＡＭが米国特許第２００５００４７１９８Ａ１号に提案されている。このデバイスにおいて、２つのセルは異なるスイッチング磁場を有しており、２つのセルのピン層の正味モーメント（ネットモーメント）は平行である。書き込みは、２つのレベルの書き込み電流を同じＸ−Ｙ象限に印加することにより生じる。この場合、低い方の書き込み電流は一方のセルだけをトグル書き込みし、高い方の書き込み電流は両方のセルを同時にトグル書き込みする。

[0006]必要なものは、垂直に、すなわち、基板からＺ方向に積み重ねられた複数のトグルメモリセルを有するが、低いスイッチング磁場、したがって低い電力を必要とするトグル方式ＭＲＡＭである。

発明の概要

[0007]本発明は、ＭＲＡＭ基板上のＸ−Ｙ平面内に配置されたメモリスタックを有するトグル方式ＭＲＡＭであって、各メモリスタックがＺ軸に沿って積層された複数のトグルメモリセルを有するトグル方式ＭＲＡＭである。各スタックは、２つの直交する書き込み線同士の間の交差領域に位置されている。セルは対を成して積層され、各対のセルは、その磁化容易軸が互いに対して略平行に位置合わせされるとともにＸ軸及びＹ軸と非平行である。各対のセルは、そのフリー層が反対方向でバイアスされる。一実施形態において、バイアス磁場はフリー層の関連するピン層によって印加され、別の実施形態においてはスタックの外側に位置されたハードマグネットによって印加される。１つの対の各セルのフリー層は、他のセルのフリー層のバイアス方向と反対の方向でバイアスがかけられるため、１つの対の１つのセルを、当該対の他のセルをトルグ切り換えすることなく、トグル切り換えすることができる。１つの対の各セルは、非磁気分離層により当該対の他のセルから磁気的に分離され、また、積層された対も非磁気分離層により互いから磁気的に分離される。１つのスタック中にＮ個（Ｎは２以上）の対が存在する場合、Ｎ個の対におけるフリー層の磁化の略平行な容易軸は、Ｚ軸と平行な軸の周りで略等しい角度間隔をもって離間される。スタック中の任意のセルは、当該スタック中の他の任意のセルをトグル書き込みすることなく、トグル書き込みすることができる。バイアス磁場は、１つのセルをトルグ切り換えするために必要な書き込み磁場を減少させ、したがって、それにより、電力消費量が少ないトグル方式ＭＲＡＭが得られる。

[0008]本発明の性質及び利点を十分に理解するため、添付図面と共に以下の詳細な説明を参照する。

発明の詳細な説明

（従来技術）
[0021]図１は、その磁化方向がトグル書き込みにより切り換えられるＳＡＦフリー層を有する１つのＳａｖｔｃｈｅｎｋｏＭＴＪメモリセルを示す従来技術のＭＲＡＭの一部の斜視図である。ＭＴＪセルは、第２の書き込み線（ＷＬ２）（Ｙ軸に沿って一直線に延びる）と第１の書き込み線（ＷＬ１）（Ｘ軸に沿って一直線に延びる）との間の交差領域に配置されている。これらの書き込み線は、トグル書き込みを行なうために一連の電流パルスを供給する書き込み回路に接続されている。図１には、１つのＭＴＪセル及び交差領域だけが描かれているが、ＭＲＡＭにおいては、複数の略平行な第２の書き込み線と、第２の書き込み線と直交し且つ重なり合って複数の交差領域を形成する複数の略平行な第１の書き込み線とが存在する。各交差領域は１つのＭＴＪセルを含んでいる。各ＭＴＪセルは、ＭＲＡＭ基板（図示せず）上に形成されるトランジスタに対して電気的に接続されている。図１の実施形態において、各ＭＴＪセルは、トランジスタ及び抵抗検出回路又は抵抗読み取り回路への接続を行なう上部電極及び下部電極に対して電気的に接続されている。トランジスタをＯＮにし且つセンス電流Ｉ_ＳがＭＴＪセルを通じて流れる際に読み取り回路を用いて抵抗を測定することにより、ＭＴＪセルの磁性状態が読み取られ、すなわち、ピン層の磁化方向に対するＳＡＦフリー層の磁化方向が検出される。

[0022]図２は、ＭＴＪセルを形成する層を示す概略断面図である。ＳＡＦフリー層とＳＡＦピン層は、一般にアルミナ（Ａｌ_２Ｏ_３）から成るトンネルバリアによって分離されている。ＳＡＦピン層は、ピン強磁性副層と、一般にルテニウム（Ｒｕ）である反強磁性結合層（ＡＦＣ）によって離間された固定強磁性副層とから成る三重層である。ピン副層及び固定副層の磁気モーメントは略等しいが逆平行であり、そのため、これに伴うＳＡＦピン層の正味（ネット）磁気モーメントは略ゼロである。ＳＡＦピン層のピン副層は、一般に例えばＦｅＭｎ又はＰｔＭｎ等のＭｎ合金である反強磁性（ＡＦ）ピン層に対して反強磁性的に結合されることにより固定される。ＭＴＪセルのピン層は、１つのＳＡＦピン層であることが好ましいが、ＡＦピン層に対して固定された従来の単一の強磁性層であってもよい。ＳＡＦフリー層は、一般にルテニウム（Ｒｕ）であるＡＦＣ結合層によって離間された第１及び第２の強磁性副層から成る三重層である。この場合、２つの強磁性副層の磁気モーメントは殆ど釣り合っている。

[0023]図３Ａ及び図３Ｂに示されるように、ＳＡＦの磁場応答は単純な強磁性体のそれとは全く異なっている。単純な強磁性体は、図３Ａに示されるように、その磁化方向すなわちその磁気モーメントが印加磁場Ｈと平行に合わせられる。しかしながら、略釣り合わされたＳＡＦは、図３Ｂに示されるように、２つの副層の両方のモーメントを印加磁場方向に向かって僅かに傾けた状態で印加磁場Ｈに対して略垂直に方向付けるスピンフロップ現象によって最低エネルギに達する。スピンフロップ現象は、２つの強磁性副層の磁気モーメントが印加磁場方向に対して名目上直交するが依然として大部分が互いに逆平行となるように２つの強磁性副層の磁気モーメントを回転させることにより印加磁場内の全体の磁気エネルギを下げる。回転又はフロップと、印加磁場の方向での各強磁性体の磁気モーメントの僅かな偏りとが組み合わされると、磁気エネルギ全体の減少を招く。

[0024]図４は、ＳＡＦフリー層を有するＭＴＪセルにおけるトグル書き込み方式を示している。ＳＡＦフリー層は、その容易磁化軸が２つの書き込み線のそれぞれから４５度の方向に向けられた一軸磁気異方性を有する。ＳＡＦピン層は、その磁化方向がＳＡＦフリー層の容易軸と一直線に合わされた状態で固定されている。印加磁場が存在しない２つの安定した磁性状態は、ＳＡＦフリー層の磁化方向（実線の矢印で示されている）がＳＡＦピン層の磁化方向に対して平行或いは逆平行となり、それにより、抵抗が低くなっている或いは高くなっている状態である。

[0025]図４に示されるように、時間ｔ_１においては、ＷＬ１上における＋Ｘ方向のプラス電流Ｉ_１がＹ方向の印加磁場Ｈ_１を形成し、それにより、両方の副層のモーメントが時計周り方向に約４５度回転する。時間ｔ_２においては、ＷＬ２上における＋Ｙ方向のプラス電流Ｉ_２がＸ方向の印加磁場Ｈ_２を形成し、これがＨ_１と一緒になることにより、＋Ｘ軸と＋Ｙ軸とに対して４５度を成す正味印加磁場が形成され、これにより、両方の副層のモーメントが時計周り方向に更に約４５度回転する。時間ｔ_３においては、プラス電流Ｉ_１が遮断され、それにより、磁場Ｈ_２だけが＋Ｘ方向に印加され、その結果、両方の副層のモーメントが時計周り方向に更に約４５度回転する。この時点で、両方の副層のモーメントは、一般に、それらの困難軸不安定点を通り過ぎて回転してしまっている。時間ｔ_４においては、プラス電流Ｉ_２も遮断されることにより、磁場の印加がなくなり、その結果、両方の副層のモーメントが時計周り方向に更に約４５度回転し、容易軸と一直線を成す安定状態となる。しかしながら、この状態は、初期状態から１８０度回転した状態である。したがって、ＷＬ１電流及びＷＬ２電流を連続してＯＮ及びＯＦＦに切り換えることにより、２つの副層のモーメントは、ＳＡＦフリー層の磁化方向が１８０度回転するまで約４５度ずつトグルされる（切り換えられる）。また、時間ｔ_１，ｔ_２において印加された＋Ｘ磁場及び時間ｔ_２，ｔ_３において印加された＋Ｙ磁場を用いてトグル切り換えを行なうこともできる。

[0026]図４に示されるように、両方の電流がＯＮされると、副層のモーメントは、書き込み線に対して４５度の角度を成して略直交して一直線に合わせられ、磁化の困難軸に沿うようになる。しかしながら、一方の電流だけがＯＮされると、磁場により、副層のモーメントが書き込み線と略平行に位置合わせされる。このトグル書き込み方式においては、Ｘ軸又はＹ軸に沿う１つの印加磁場だけが半選択されたセルに存在する。半選択されたセルにおけるＳＡＦフリー層の副層のモーメントをそれらの困難軸不安定点を越えて切り換えるためには、この１つの磁場だけでは不十分であるため、１つの選択されたセルに対してトグル書き込みを行なう際に半選択されたセルの磁性状態が誤って切り換えられてしまう可能性はない。

（本発明）
[0027]本発明は、前述した従来技術のＭＲＡＭに類似するがトグルメモリセルから成るマルチビットメモリスタックを各交差領域に有するＭＲＡＭ、少ない書き込み電流を用いてスタック内の選択された１つのセルを選択的に書き込むためのトグル書き込み方式、複数のメモリセルのための読み取り方式である。セルは対を成して積み重ねられ、ＭＲＡＭは各交差領域に少なくとも１つの対を有する。各対におけるＳＡＦフリー層は、平行に位置合わせされたそれらの磁化容易軸を有するとともに、それらの容易軸に沿って反対方向にバイアスがかけられる。単一のトグルメモリセル内のＳＡＦフリー層のバイアスは米国特許第６，６３３，４９８ Ｂ１号に記載されている。

[0028]本発明では、まず最初に、２つの積み重ねられたメモリセルから成る１つの対を各交差領域に有するＭＲＡＭに関して説明する。図５は、１つの交差領域におけるマルチビットメモリスタックであって、２つのＭＴＪセル１，２から成る対を有し且つセル１がセル２の上に描かれたマルチビットメモリスタックの平面図である。セル２は、セル１の真下に配置されており、単に説明を目的としてセル１から僅かにずれた外形破線で示されている。各セルは略楕円形状を成すように描かれている。これは、長軸が容易軸であり且つ短軸（長軸と直交する軸）が困難軸である形状異方性をセルのＳＡＦフリー層が有することを表わそうとしたものである。角度θは約４５度であるため、２つのセルの磁化の容易軸は、書き込み線ＷＬ１，ＷＬ２のそれぞれに対応するＸ軸とＹ軸との間で４５度の角度に向けられる。セルの形状によって引き起こされる一軸異方性を与えるためには、楕円形状以外の他の多くの形状も考えられる。

[0029]図６は、対を成す２つのＭＴＪセルを形成する複数の層を示すセルの長軸に沿う概略断面図である。各セルは図２に関して説明したものと略同様であるが、セル１がセル２の上に積み重ねられており、これらの２つのセル間に非磁気分離層が設けられている。各ＳＡＦピン層は、略釣り合わされたＳＡＦではないが、所定の正味磁気モーメントを有するＳＡＦである。各ＳＡＦピン層では固定副層のモーメントがピン副層からの略等しいモーメントによって相殺されないため、各ＳＡＦピン層は「非相殺的」ＳＡＦピン層である。

[0030]ＭＴＪメモリセルでの使用においては、比較的幅広い材料及び厚さが既知であるが、代表的な例は、各ＳＡＦ層の強磁性副層においては１〜４ｎｍのＣｏＦｅ又はＣｏＦｅ／ＮｉＦｅ二重層であり、各ＳＡＦ層の反強磁性結合層においては０．６〜３．０ｎｍのＲｕであり、ＡＦピン層においては５〜１５ｎｍのＩｒＭｎであり、トンネルバリアにおいては０．５〜３．０ｎｍのアルミナ（Ａｌ_２Ｏ_３）である。図６には描かれていないが、ＡＦピニング層の下にシード層が配置され、上部電極の下にキャッピング層が配置されていてもよい。非磁気分離層は、厚さが約１〜３００ｎｍのＣｕやＮｉＣｕ等の材料であってもよい。非磁気分離層は、セル２のＳＡＦフリー層をセル１のＡＦピニング層から分離しつつ、２つのセル間の電気的な接続を行なう。

[0031]セル１のＳＡＦフリー層は、−Ｘ，−Ｙ軸及び＋Ｘ，＋Ｙ軸に対してそれぞれ４５度を成す方向に対応する２つの逆平行方向のうちの一方（−１，−１）又は（１，１）をとり得る正味磁気モーメント１１０又は磁化方向を有する。この実施例において、セル１の非相殺的ＳＡＦピン層は、その固定副層が、そのピン副層よりも厚く、したがって当該ピン副層のモーメント１２２よりも高いモーメント１２０を有するため、（−１，−１）方向に向けられた正味磁気モーメントを有する。これにより、セル１の固定副層は、破線で描かれているように、セル１の第１のフリー副層と静磁気結合される。したがって、セル１の固定副層からのモーメントは、セル１のＳＡＦフリー層に（１，１）方向で作用する有効なバイアス磁場Ｈ_Ｂ１を形成する。

[0032]同様に、セル２のＳＡＦフリー層は、２つの逆平行方向のうちの一方（−１，−１）又は（１，１）をとり得る正味磁気モーメント２１０を有する。この実施例において、セル２の非相殺的ＳＡＦピン層は、そのピン副層が、その固定副層よりも厚く、したがって当該固定副層のモーメント２２２よりも高いモーメント２２０を有するため、（１，１）方向に向けられた正味磁気モーメントを有する。これにより、セル２のピン副層は、破線で示されるように、セル２の第１のフリー副層と静磁気結合される。したがって、セル２のピン副層からのモーメントは、セルのＳＡＦフリー層に（−１，−１）方向で作用する有効なバイアス磁場Ｈ_Ｂ２を形成する。この実施例において、Ｈ_Ｂ１及びＨ_Ｂ２は等しくなるように選択される。そのため、対を成す２つのセルの各ＳＡＦフリー層は、バイアス磁場Ｈ_Ｂにより容易軸バイアスがかけられるが、反対方向でバイアスがかけられる。Ｈ_Ｂの値は、各ＳＡＦピン層の強磁性固定副層及び強磁性ピン副層の厚さ及び／又は材料組成を適切に選ぶことにより選択することができる。

[0033]強磁性層の一軸磁気異方性は、基本的に、最も低いエネルギ状態の容易軸と称される同一の軸に沿って全ての磁区が一列に並ぶ傾向があることを意味している。一軸磁気異方性を有する強磁性層の異方性磁場Ｈ_Ｋは、磁化方向を切り換えるために容易軸に沿って印加される必要がある磁場である。バイアス磁場を何ら伴うことなくＳＡＦフリー層を切り換えるための最小書き込み磁場は、Ｈ_ＳＷであり、以下によって与えられる。
Ｈ_ＳＷ＝［２Ｈ_Ｋ＊（２Ａ／Ｍ_６）］^１／２
ここで、Ａは表面層間反強磁性交換定数（ｓｕｒｆａｃｅ ｉｎｔｅｒｌａｙｅｒ ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ ｅｘｃｈａｎｇｅ ｃｏｎｓｔａｎｔ）であり、Ｍ_６は２つの相殺副層のそれぞれの磁化である。

[0034]図７は、トグルメモリセルの対のための対応する書き込み電流ウインドウを示している。書き込み磁場Ｈ_Ｗにおいては、（Ｈ_ＳＷ−Ｈ_Ｂ）＜Ｈ_Ｗ＜（Ｈ_ＳＷ＋Ｈ_Ｂ）となるように、選択トグル書き込みウインドウが第１象限Ｑ１内に存在している。ここで、Ｈ_ＳＷは、バイアスを何ら伴わないセル１及びセル２のスイッチング磁場である。Ｑ１におけるセル１の切換閾値はＨ_ＳＷ−Ｈ_Ｂまで減少され、一方、第３象限Ｑ３におけるセル１の切換閾値はＨ_ＳＷ＋Ｈ_Ｂまで増大される。同様に、Ｑ３におけるセル２の切換閾値はＨ_ＳＷ−Ｈ_Ｂまで減少され、一方、Ｑ１におけるセル２の切換閾値はＨ_ＳＷ＋Ｈ_Ｂまで増大される。したがって、領域１３０内にＨ_Ｗを形成できる十分な大きさを有し且つ図４に示されるようなトグル書き込みパルスシーケンスにしたがって印加される書き込み電流＋Ｉ_ＷＬ１及び＋Ｉ_ＷＬ２は、セル１をトグル書き込みするが、セル２をトグル書き込みしない。同じ書き込み磁場Ｈ_Ｗにおいては、選択トグル書き込みウインドウが第３象限Ｑ３内に存在する。したがって、領域２３０内にＨ_Ｗを形成できる十分な大きさを有し且つ図４に示されるようなトグル書き込みパルスシーケンスにしたがって印加される書き込み電流−Ｉ_ＷＬ１及び−Ｉ_ＷＬ２は、セル２をトグル書き込みするが、セル１をトグル書き込みしない。

[0035]Ｑ１の領域１４０は、書き込み電流＋Ｉ_ＷＬ１及び＋Ｉ_ＷＬ２が（Ｈ_ＳＷ＋Ｈ_Ｂ）よりも大きい書き込み磁場を形成できる程度に十分高かった場合にセル１及びセル２の両方がトグル書き込みされる書き込み磁場の領域を表わしている。Ｑ３の領域２４０は、書き込み電流−Ｉ_ＷＬ１及び−Ｉ_ＷＬ２が（Ｈ_ＳＷ＋Ｈ_Ｂ）よりも大きい書き込み磁場を形成できる程度に十分高かった場合にセル１及びセル２の両方がトグル書き込みされる書き込み磁場の領域を表わしている。

[0036]相殺的ＳＡＦフリー層に作用するバイアス磁場Ｈ_Ｂの効果は、垂直異方性磁場に似ているが、その大きさがＨ_Ｋよりも小さいため、静磁化は、Ｈ_Ｂ＜Ｈ_ＳＷである限り、Ｈ_Ｋ方向と平行を保つ。そのため、ＭＴＪのΔＲは容易軸バイアスによって影響されない。

[0037]図６のマルチビットメモリスタックの製造は、その上に既にＷＬ２及びベース電極（下部電極）が形成されているＭＲＡＭウエハから始まる。ベース電極層上に適当なシード層が堆積され、その後、セル２のＳＡＦピン層のＡＦピニング層、ピン副層、Ｒｕ ＡＦＣ層、固定副層が堆積される。その後、アルミニウム膜を堆積させた後に酸化してアルミナトンネルバリアを形成することにより、ＭＴＪセル２のトンネルバリアが形成される。その後、セル２のＳＡＦフリー層の第１のフリー副層、Ｒｕ ＡＦＣ層、第２のフリー副層、非磁気分離層がトンネルバリア上に堆積された後、非磁気分離層が堆積される。分離層上にＭＴＪセル１を形成するためのプロセスは基本的にＭＴＪセル２の場合と同じである。全ての層は、セル１及びセル２の容易軸に合わせられた磁場の存在下で堆積される。これにより、両方のセルのＡＦピニング層の磁化方向を含む両方のセルの磁化方向全体が画成される。図６に描かれている実施例において、全ての層の堆積中に印加される磁場は（１，１）方向である。これにより、両方のセルのピンＳＡＦ層のピン副層の磁化方向が平行になる。しかしながら、セル１においては固定副層がピン副層よりも厚く、一方、セル２においてはピン副層が固定副層よりも厚いため、２つのＳＡＦピン層の正味磁気モーメントは矢印１２０，２２０で表わされるように反対方向となる。その後、磁場が存在しない状態で、ウエハが約２００〜３００℃の温度でアニールされ、それにより、交換結合の温度依存性が高められる。次に、ウエハがリソグラフィックにパターニングされてエッチングされることによりセルの形状が画成され、その結果、セルの一軸形状異方性が形成される。パターニング、エッチング、レジスト除去後、エッチングによって除去された領域を再び満たすためにアルミナ等の絶縁材料が使用される。前述したプロセスにより、トンネルバリアの下にＳＡＦピン層が配置されたＭＴＪセルが得られるが、スタック内の一方又は両方のＭＴＪセルは、トンネルバリアの下にＳＡＦフリー層を配置した状態で形成することができる。

[0038]マルチビットメモリスタックのための代替の製造プロセスは、セルの形状異方性に依存しない。強磁性フリー層の一軸異方性が堆積中に印加される磁場を用いて画成できることは既知である。異方性の大きさは、ＣｏＦｅＢ及びＣｏＦｅＨｆらの特定の材料においては非常に高くなる可能性がある。また、イオンビーム蒸着又は蒸発システムで入射角度を制御することによりＮｉＦｅにおいて高い一軸異方性が得られることがＰｕｇｈらのＩＢＭ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ ＆ Ｄｅｖｅｌｏｐｍｅｎｔ，第４刊、Ｎｏ．２、１６３頁（１９６０）によって報告されている。ウエハを磁場方向及び／又は入射ビーム角度に対して向けることにより、リソグラフィックパターニングによってではなく蒸着によって異方性角度を画成することができる。角度入射等の材料堆積方式によってセルの一軸異方性が画成される場合、セルは、Ｚ方向に合わされる一致する周長及び同一形状を有することができる。１つの例は円形状のセルである。円形の幾何学的形状により、セルをＸ−Ｙ面内に互いに近接してまとめることができる。

[0039]図６では、各セルが非相殺的ＳＡＦピン層を有するが、ピン層は、ＡＦピニング層に対して交換結合される強磁性体から成る従来の単一の層であってもよい。このとき、単層のピン層からの磁気モーメントがバイアス磁場Ｈ_Ｂを形成する。しかしながら、この場合、セル１においては、ＡＦピニング層の磁化方向を反対方向に設定する必要がある。すなわち、セル１を形成する層の堆積中の印加磁場は（−１，−１）方向である必要がある。

[0040]図８は、スタックの外側に位置されたハードマグネットから成るバイアス層を使用して２つのセルの容易軸に反対方向でバイアスをかけるメモリユニットの実施形態を示している。この構造において、各ＳＡＦピン層は、その正味磁気モーメントが略ゼロであり且つそれがバイアス磁場を形成しないように略釣り合わされたピン層である。セル２のＳＡＦフリー層に関連するバイアス層ＢＬ２は、スタックの両側に配置された２つのセグメントを備えており、各セグメントは、セル２のフリー副層１と略同じ平面内にあるとともに、適切なシード層上に形成された容易軸バイアス（ＥＡＢ）材料から成っている。２つのＢＬ２セグメントにおけるＥＡＢ２ａ及びＥＡＢ２ｂは、（−１，−１）方向で容易軸バイアス磁場Ｈ_Ｂを形成するために、セル２のフリー副層１の容易軸と平行な（−１，−１）方向に向けられた磁化方向２７２を有する。同様に、セル１のＳＡＦフリー層に関連するバイアス層ＢＬ１は、スタックの両側に配置された２つのセグメントを備えており、各セグメントは、セル１のフリー副層１と略同じ平面内にあるとともに、適切なシード層上に形成されたＥＡＢ材料から成っている。２つのＢＬ１セグメントにおけるＥＡＢ１ａ及びＥＡＢ１ｂは、（１，１）方向で容易軸バイアス磁場Ｈ_Ｂを形成するために、セル１のフリー副層１の容易軸と平行な（１，１）方向に向けられた磁化方向１７２を有する。したがって、対を成す２つのセルのＳＡＦフリー層のそれぞれは、バイアス磁場Ｈ_Ｂにより容易軸バイアスがかけられるが、反対方向でバイアスがかけられる。

[0041]図８に示される構造では、メモリセルを形成する層が形成された後、これらの層がエッチングによりパターニングされ、それにより、スタックが形成される。エッチング後、アルミナ等の絶縁誘電体が基板上に再び満たされた後、ＣｒやＴｉＷ等のシード層材料及びＣｏＰｔＣｒ等の永久磁石材料がパターニングされ、それにより、２つのセグメントＢＬ２が形成される。更なる絶縁誘電体がＢＬ２上にわたって再び充填されるとともに、第２のシード層のための材料及び永久磁石が堆積されてパターニングされ、それによりＢＬ１が形成される。磁化方向２７２，１７２を反対方向に設定できるように、ＢＬ２及びＢＬ１における２つの永久磁石は、異なる保磁力、すなわちＨｃ−高及びＨｃ−低を有する。Ｈｃ−高よりも大きい第１の印加磁場が使用されることにより、高い保磁力の永久磁石が所望の方向に設定される。Ｈｃ−低よりも大きいがＨｃ−高よりも小さい第２の磁場が反対方向に印加されることにより、低い保磁力の永久磁石が所望の方向に設定される。ＥＡＢ１及びＥＡＢ２の永久磁石からのバイアス磁場Ｈ_Ｂの強度は、永久磁石の組成及び／又は厚さを適切に選ぶことにより選択される。図８に示される実施形態において、各バイアス層ＢＬ１，ＢＬ２は、ハード（比較的高い保磁力）強磁性体又は永久強磁性体、例えばＣｏＰｔＣｒ合金のようなＣｏＰｔ合金から成る強磁性体によって形成されるＥＡＢセグメントを含んでいる。しかしながら、より多くのＢＬ１及びＢＬ２のうちの１つが、ＡＦピニング層に対して交換結合されることにより固定される強磁性層で形成されるそのＥＡＢセグメントを有していてもよい。

[0042]図６の実施形態及び図８のスタック外側実施形態では、両方のセル１，２において、ＳＡＦフリー層がＳＡＦピン層の上側に配置されている。しかしながら、セルの一方又は両方において、ピン層をフリー層の上側に配置させることができる。図６を参照すると、セル１において、ＳＡＦピン層はＳＡＦフリー層の上側に位置されてもよい。この構造は、２つのＳＡＦピン層を互いに更に遠くに離間させて配置し、それにより、各ＳＡＦピン層がその関連するＳＡＦフリー層に対してのみ静磁気結合を行なうようにさせる。

[0043]図６及び図８は、セルの真上及び真下に配置され且つＸ軸及びＹ軸と一直線に合わされた書き込み線を描いている。しかしながら、各書き込み線は、スタックの上下の近傍においてスタックの両側で離間する一対の書き込み線であってもよい。この場合、書き込み線の上下の対間の交差領域にメモリセルが配置される。つまり、書き込み線２は、ベース電極（図６及び図８）の両側で離間され且つＹ軸と平行に位置合わせされた一対の書き込み線であってもよく、また、書き込み線１は、上部電極の両側で離間され且つＸ軸と平行に位置合わせされた一対の書き込み線であってもよい。１つの対の両方の線に沿って方向付けられる書き込み電流は、スタック中のフリー層の略面内に磁場を形成する。

[0044]対における各ＭＴＪセルは「１」又は「０」となることができ、それにより、対においては４つの可能な磁性状態が存在する。これらの状態は、（セル１状態，セル２状態）により（１，１），（１，０），（０，１），（０，０）として表わされる。２つのセルが「１」状態と「０」状態との間に同じ抵抗差ΔＲを有する場合、従来の比較器は、必要な４つの抵抗レベルのうちの３つしか検出することができない。しかしながら、セルが異なるΔＲ値を有するように異なるＭＴＪ材料を用いてセル１，２を製造することにより、４つの区別できる抵抗レベルを検出することができる。例えば、セル１のΔＲがセル２のΔＲの少なくとも２倍である場合には、４つの正味抵抗レベルから４つの状態を決定することができる。この場合、最も高い抵抗が（１，１）であり、その次に、（１，０），（０，１），（０，０）が続く。公開された特許出願米国特許第２００２００３６３３１Ａ１号は、２つの積層された従来のＭＴＪセルから成るメモリセルを有するＭＲＡＭであって、セルが異なるΔＲ値を有するようにセル内の強磁性層が異なるサイズを有するＭＲＡＭについて記載している。この２ビットメモリセルの論理状態は、メモリセルの両端間に電圧を印加し且つメモリセルを通じて流れるセンス電流の大きさを決定することにより読み取られる。この場合、センス電流の大きさは、２つの直列に接続されたＭＴＪセルの全抵抗に比例する。また、トンネルバリアの厚さが異なるセルを製造することにより、２つのＭＴＪセルの異なるΔＲ値を得ることもできる。これは簡単に達成することができる。なぜなら、所定のバリア材料における大きさの２〜３桁に及ぶように磁気トンネル接合のための抵抗と面積との積（ＲＡ）を設定することができるからである。例えば、ＭＲＡＭにおける一般的なＭＴＪセルは略１ｋΩμｍ^２のＲＡを有するが、録音ヘッド用途における磁気抵抗センサのための一般的なＭＴＪセルは５Ωμｍ^２をはるかに下回るＲＡを有する。トンネルバリア厚さを変えることによりセルが異なるΔＲ値を有するようにする利点は、２つのＭＴＪセルにおけるＳＡＦフリー層の磁気特性を略同じにすることができるという点である。

[0045]容易軸バイアスが反対のトルグセルから成る１つの対をマルチビットメモリスタックが有する場合について本発明を説明してきたが、本発明はＮ個（Ｎは２以上）の積層された対に対しても適用できる。スタック中におけるＮ個の対のそれぞれは、その２つのＳＡＦフリー層に関して、独自に位置合わせされた一軸の異方性軸（容易軸）を有する。Ｎ個の対の異方性軸は、約２θの等しい角度間隔をもって離間されていることが好ましい。ここで、２θ＝１８０／Ｎであり、θは異方性軸間の角度の半分である。異方性軸が等しい角度間隔をもって離間されていない場合、角度θはβ／２以下となるように選択される。ここで、βは、マルチビットメモリスタック中の対における異方性軸の最小角度間隔を表わしている。半選択セル障害を最小限に抑えるため、いずれの容易軸も、書き込み線に対して、すなわち、一般的なクロスポイントＭＲＡＭ構造におけるＸ軸及びＹ軸に対して垂直に合わせられない。＋Ｘ軸に最も近い異方性軸が＋θ度にあると、最適なケースが達成される。

[0046]図９は、セルの２つ（Ｎ＝２）の対を有するマルチビットメモリスタックの平面図である。この場合、セル３，４は、セル１，２の上側に位置されるとともに、それらの容易軸が（−１，１）方向（第２象限Ｑ２の−Ｘ軸及び＋Ｙ軸に対して４５度を成す方向）に合わされている。セル３，４を形成する層の堆積前に、セル１の上側に非磁気分離層が形成される。セル３，４を形成する前に分離層上で化学機械研磨（ＣＭＰ）プロセスを行なうことができる。分離層上にセル３，４を形成するためのプロセスは、セル３，４の容易軸に合わされた磁場内で堆積が行なわれる点を除き、基本的にはセル１，２において説明したプロセスと同じである。

[0047]図１０は、反対の容易軸バイアスを伴うトグルセルの２つの対のための対応する書き込み電流ウインドウを示している。このように、Ｑ２の領域３３０内にＨ_Ｗを形成できる十分な大きさを有し且つ図４において説明したようなトグル書き込みパルスシーケンスにしたがって印加される書き込み電流−Ｉ_ＷＬ１及び＋Ｉ_ＷＬ２は、セル３をトグル書き込みするが、セル４をトグル書き込みしない。同様に、Ｑ４の領域４３０内にＨ_Ｗを形成できる十分な大きさを有し且つ図４において説明したようなトグル書き込みパルスシーケンスにしたがって印加される書き込み電流＋Ｉ_ＷＬ１及び−Ｉ_ＷＬ２は、セル４をトグル書き込みするが、セル３をトグル書き込みしない。Ｑ２の領域３４０及びＱ４の領域４４０は、書き込み電流が（Ｈ_ＳＷ＋Ｈ_Ｂ）よりも大きい書き込み磁場を形成できる程度に十分高かった場合にセル３及びセル４の両方がトグル書き込みされる書き込み磁場の領域を表わしている。

[0048]図１１は、セルの４つ（Ｎ＝４）の対を有するマルチビットメモリスタックの平面図である。第１の対の容易軸はＸ軸から角度θに合わせられており、Ｎ個の対の容易軸は２θの等しい角度間隔をもって離間されている。ここで、２θ＝１８０／Ｎである。Ｎ＝４の場合、セルのそれぞれの対における容易軸φ_ｊ（ｊ＝１〜４）は、セルの他の対の容易軸から４５度の角度間隔（θ＝２２．５度）で均等に離間されている。対の中では、２つのセルは、対応する異方性軸に沿うＨ_Ｂの磁場を用いて反対方向にバイアスがかけられる。

[0049]Ｎ−対セルスタックにおける選択された個々のセルの選択的な書き込みは、２つの書き込み線を使用して予め設定された３つの方向で書き込み磁場を形成することによって達成される。３つの電流の大きさ（Ｉ_ｋ、ｋ＝１，２，３）のそれぞれは十分に高いため、印加磁場に対して略垂直な方向にＳＡＦフリー層磁化を回転させる（すなわち、スピンフロップモード）ことができる十分な磁場が形成される。段階ｔ_１の間、印加磁場は、（φ_ｊ−θ）方向に設定され、或いは、選択されたセル（セルｊ）の容易軸φ_ｊから−θ（ｃｗ）の角度に設定される。段階ｔ_２の間、磁場は容易軸φ_ｊと平行に設定される。最後に、段階ｔ_３の間、磁場は、（φ_ｊ＋θ）方向に設定され、或いは、選択された容易軸φ_ｊから＋θ（ｃｃｗ）の角度に設定される。書き込み線２（磁場Ｈ_Ｘ）及び書き込み線１（磁場Ｈ_Ｙ）におけるｔ_１，ｔ_２，ｔ_３段階での相対的な予め設定された電流の大きさはそれぞれ以下の通りである。
［Ｉ_１Ｃｏｓ（φ_ｊ−θ），Ｉ_１Ｓｉｎ（φ_ｊ−θ）］
［Ｉ_２Ｃｏｓ（φ_ｊ），Ｉ_２Ｓｉｎ（φ_ｊ）］
［Ｉ_３Ｃｏｓ（φ_ｊ＋θ），Ｉ_３Ｓｉｎ（φ_ｊ＋θ）］

[0050]書き込みパルス中、選択されたセルのフリー層磁化は、書き込み段階ｔ_１，ｔ_２，ｔ_３の間、約（９０°−θ），θ，θの角度だけそれぞれｃｃｗ（反時計回り）に回転し、その結果、（９０°＋θ）度の正味ｃｃｗ回転が得られる。書き込みパルスの最後に、選択されたセルの磁化方向は、その困難軸を通り過ぎて約θ度だけ回転するとともに、その最初の方向から容易軸方向に１８０度回転し続ける。マルチビットメモリスタック中の他のセルのそれぞれにおいては、そのフリー層の磁化方向がその困難軸の近傍へと角度θだけ回転しないため、その磁化方向はその最初の磁化方向へと戻り、その磁性状態は切り換わらない。そのため、Ｎ−対セルスタック間での書き込みの選択性は、書き込み線を通じた電流パルスの３つの段階を用いて実現することができる。書き込み磁場Ｈ_Ｗにおいては、（Ｈ_ＳＷ−Ｈ_Ｂ）＜Ｈ_Ｗ＜（Ｈ_ＳＷ＋Ｈ_Ｂ）となるように、印加された電流の極性を選択することにより、対の特定のセルに対する選択的な書き込みが達成される。

[0051]図１２は、セルの４つの対を有する図１１に示されるマルチビットメモリスタック中の８個の個々のセルの選択的なトグル切り換えにおける概略８分割図である。セル１の選択的な書き込みは、例えば、０度、２２．５度、４５度方向で書き込み磁場を連続的に形成するための電流の３つの段階を用いて達成される。同様に、セル２の選択的な書き込みは、例えば、１８０度、２１２．５度、２２５度方向で書き込み磁場を形成するための電流の３つの段階を用いて達成される。８個のセルのそれぞれに対するトグル書き込みが矢印で示されている。
各交差領域に１つのメモリセルしか有さないＳａｖａｔｃｈｅｎｋｏ型ＭＲＡＭに関して従来技術で説明したトグル書き込みの場合、各書き込み線においては、たった１つの極性及び１つの大きさの書き込み電流で十分である。各交差領域に一対の積み重ねられたメモリセルから成るマルチビットメモリスタックを有する本発明に係るＭＲＡＭにおいては、書き込み回路が両方の書き込み線で双方向電流を供給できなければならない。４つの積み重ねられたメモリセルすなわち２つの対（Ｎ＝２）が存在する場合、スタック中の４つのセルのそれぞれの選択的な書き込みを行なうためには、書き込み回路は、各書き込み線で３つのレベルの電流の大きさを伴って双方向電流を供給できなければならない。しかしながら、本発明のマルチビットＭＲＡＭにおいては、各セルにおけるスイッチング磁場がＨ_Ｂだけ減少され、それにより、書き込み電流を少なくでき、低電力のトグル方式ＭＲＡＭが得られる。

[0052]マルチビットメモリスタック中の選択されたセルの選択的な読み取りは、セルスタック両端間の抵抗を測定し、読み取られるべき選択されたセルを（前述したように）選択的にトグル書き込みし、セルスタック両端間の抵抗を測定した後、選択されたセルを書き込んでその最初の状態に戻すことによって行なうことができる。２つの測定された抵抗の増大又は減少は、選択されたセルの状態を示している。公開された特許出願米国特許第２００４０１２５６４９Ａ１号は、各セルがそれ自体の書き込み線に関連付けられるが１つの層中の複数のセルが１つのトランジスタに対して直列に接続される単一メモリ層トグル方式ＭＲＡＭ中の選択されたセルを読み取りための方法について記載している。選択されたセルの読み取りは、選択されたセルをトグル書き込みする前後において直列に接続されたセルの抵抗を測定することにより起こる。

[0053]好ましい実施形態に関して本発明を特に図示して説明してきたが、当業者であれば分かるように、本発明の思想及び範囲から逸脱することなく、形態や内容に関して様々変更を行なうことができる。したがって、開示された発明は、単なる一例と見なされるべきであり、その範囲は添付の請求項に特定される範囲にのみ限定される。

１つのＳａｖｔｃｈｅｎｋｏＭＴＪメモリセル及び対応する書き込み・読み取り回路を示す従来技術のＭＲＡＭの一部の斜視図である。 図１の従来技術のＭＴＪメモリセルを形成する層を示す概略断面図である。 単純な強磁性体及び合成反強磁性体（ＳＡＦ）のそれぞれの磁場応答の比較を示している。 単純な強磁性体及び合成反強磁性体（ＳＡＦ）のそれぞれの磁場応答の比較を示している。 ＳＡＦフリー層を有する従来技術のＭＴＪメモリセルのためのトグル書き込み方式を示している。 ２つのＭＴＪセルを有する本発明に係るマルチビットメモリスタックの平面図であり、書き込み線に対するその磁化の容易軸の方向を示している。 ２つのセルの容易軸が反対方向でバイアスされる本発明に係るマルチビットメモリスタックにおける２つのＭＴＪセルを形成する層を示すセルの長軸に沿う断面図である。 図５及び図６に示される反対の容易軸バイアスを伴うトグルメモリセルの対における対応する書き込み電流ウインドウを示している。 ２つのセルの容易軸を反対方向でバイアスするためにハードマグネットバイアス層がスタックの外側に位置されて成る本発明に係るマルチビットメモリスタックの一実施形態における２つのＭＴＪセルを形成する層を示すセルの長軸に沿う断面図である。 セルの２つの対を有するマルチビットメモリスタックの平面図であり、一方の対の容易軸が＋Ｘ軸及び＋Ｙ軸に対して４５度を成し、第１の対の上に積層された他方の対の容易軸が−Ｘ軸及び＋Ｙ軸に対して４５度を成している平面図である。 図９に示される反対の容易軸バイアスを伴うトグルセルの２つの対の４つのセルにおける対応する書き込み電流ウインドウを示している。 セルの４つ（Ｎ＝４）の対を有するマルチビットメモリスタックの平面図であり、第１の対の容易軸が＋Ｘ軸からθの角度を成しており、Ｎ個の対の容易軸が２θの等しい角度間隔をもって離間されている（２θ＝１８０／Ｎ）平面図である。 セルの４つの対を有する図１１に示されるマルチビットメモリスタック中の８個の個々のセルの選択的なトグル切り換えにおける概略８分割図である。

Claims (33)

1. 磁気ランダムアクセスメモリであって、
   基板と、
   前記基板上の複数の第１及び第２の導電線であって、前記第２の線が前記基板と前記第１の線との間に配置され、前記第１の線が、前記第２の線と重なり合うとともに、前記基板から略垂直方向で前記第２の線から離間することにより、複数の交差領域を画成し、前記各交差領域における前記第１の線と前記第２の線とが略直交している、第１及び第２の導電線と、
   複数のメモリスタックであって、各メモリスタックが、１つの交差領域に配置されるとともに、（ａ）ピン強磁性層と、磁化の面内容易軸が前記第１及び第２の線の両方と非平行に位置合わせされた合成反強磁性（ＳＡＦ）フリー層と、前記ピン層と前記フリー層との間に設けられた非磁性結合層とを有するとともに、前記フリー層がその磁化容易軸と平行な第１の磁気バイアス磁場によってバイアスされる第１のメモリセルと、（ｂ）ピン強磁性層と、磁化の面内容易軸が前記第１のセルの前記フリー層の磁化の容易軸と平行に位置合わせされた合成反強磁性（ＳＡＦ）フリー層と、前記ピン層と前記フリー層との間に設けられた非磁性結合層とを有するとともに、前記フリー層がその磁化容易軸と平行で且つ前記第１のバイアス磁場と逆平行な第２の磁気バイアス磁場によってバイアスされる第２のメモリセルと、（ｃ）前記２つのメモリセル間に設けられた非磁気分離層とを備える、複数のメモリスタックと、
   を具備する磁気ランダムアクセスメモリ。
2. 前記第１の磁気バイアス磁場が、前記第１のセルの前記ピン層の正味磁気モーメントによって印加され、前記第２の磁気バイアス磁場が、前記第２のセルの前記ピン層の正味磁気モーメントによって印加される、請求項１に記載の磁気ランダムアクセスメモリ。
3. 前記第１及び第２のセルの前記ピン層のそれぞれがＳＡＦピン層である、請求項２に記載の磁気ランダムアクセスメモリ。
4. 前記第１のセルの前記フリー層と略同一の平面上にあり且つ一対のバイアス層セグメントを備える第１のバイアス層を更に備え、前記各セグメントが、前記スタックの外側において第１のセル層の前記フリー層の反対側に配置され、また、前記第２のセルの前記フリー層と略同一の平面上にあり且つ一対のバイアス層セグメントを備える第２のバイアス層を更に備え、前記各セグメントが、前記スタックの外側において第２のセル層の前記フリー層の反対側に位置されている、請求項１に記載の磁気ランダムアクセスメモリ。
5. 前記第１及び第２のバイアス層のそれぞれが、保磁力が比較的高い強磁性体から成る単一の層を備える、請求項４に記載の磁気ランダムアクセスメモリ。
6. 前記第１及び第２のバイアス層のそれぞれが、強磁性体から成る層と、この強磁性層と交換結合される反強磁性体から成る層とを備える、請求項４に記載の磁気ランダムアクセスメモリ。
7. 前記基板がＸ−Ｙ−Ｚ座標系のＸ−Ｙ平面と平行であり、前記基板に対して垂直な方向がＺ軸と平行であり、前記第１の線が互いに平行であるとともにＸ軸と平行であり、前記第２の線が互いに平行であるとともにＹ軸と平行であり、前記各メモリスタック中の前記メモリセルがＺ軸と平行に積層されている、請求項１に記載の磁気ランダムアクセスメモリ。
8. 前記各メモリセルが、そのフリー・ピン層の磁化方向の平行及び逆平行なアライメント間に電気抵抗差ΔＲを有し、前記第１のメモリセルのΔＲが、前記第２のメモリセルのΔＲと実質的に異なっている、請求項１に記載の磁気ランダムアクセスメモリ。
9. 各メモリセルが磁気トンネル接合（ＭＴＪ）セルであり、各非磁性結合層がトンネルバリアであり、第１のＭＴＪセルのトンネルバリアの厚さが、第２のＭＴＪセルのトンネルバリアの厚さと実質的に異なっている、請求項８に記載の磁気ランダムアクセスメモリ。
10. 前記第１及び第２のメモリセルがメモリセルの第１の対を構成し、また、メモリセルの第２の対を更に備え、前記第２の対が、そのフリー層の磁化の容易軸が、前記第１の対のフリー層の磁化の容易軸と略直交する方向に向けられている、請求項１に記載の磁気ランダムアクセスメモリ。
11. 前記第１及び第２のメモリセルが一対のメモリセルを構成し、また、各スタック中にメモリセルのＮ個の対を更に備え、Ｎが３以上であり、Ｎ個の全ての対の磁化の容易軸が略等しい角度間隔をもって離間している、請求項１に記載の磁気ランダムアクセスメモリ。
12. 前記メモリセルのそれぞれが磁気トンネル接合（ＭＴＪ）セルであり、各非磁性結合層がトンネルバリアである、請求項１に記載の磁気ランダムアクセスメモリ。
13. 前記各メモリスタック中の前記第１及び第２のセルの前記フリー層の磁化の容易軸が前記第１及び第２の線に対して略４５度を成している、請求項１に記載の磁気ランダムアクセスメモリ。
14. 各セルにおけるＳＡＦフリー層の磁化の容易軸が、セルの形状によって引き起こされる異方性の軸である、請求項１に記載の磁気ランダムアクセスメモリ。
15. 各セルにおけるＳＡＦフリー層の磁化の容易軸が、ＳＡＦフリー層の堆積中に引き起こされる異方性の軸であり、前記第１及び第２のセルが同じ形状及び一致する周長を有する、請求項１に記載の磁気ランダムアクセスメモリ。
16. 前記メモリセルが円形状を成している、請求項１５に記載の磁気ランダムアクセスメモリ。
17. 前記基板と前記第２の線との間に複数のトランジスタを更に備え、前記各メモリスタックが１つのトランジスタに対して電気的に接続されている、請求項１に記載の磁気ランダムアクセスメモリ。
18. 前記トランジスタに結合され且つ前記メモリスタック両端間の電気抵抗を検出するための回路を更に備える、請求項１７に記載の磁気ランダムアクセスメモリ。
19. 前記第１及び第２の線へと電流を方向付けるための書き込み回路を更に備える、請求項１に記載の磁気ランダムアクセスメモリ。
20. 前記書き込み回路が、交差領域に前記第１及び第２の線によって双方向電流を供給する、請求項１９に記載の磁気ランダムアクセスメモリ。
21. 前記書き込み回路が、前記第１及び第２の線のそれぞれによって３つのレベルの大きさの電流を供給することができる、請求項２０に記載の磁気ランダムアクセスメモリ。
22. 前記第１の線のそれぞれが、前記メモリスタックの両側で離間する一対の線を構成している、請求項１に記載の磁気ランダムアクセスメモリ。
23. 前記第２の線のそれぞれが、前記メモリスタックの両側で離間する一対の線を構成している、請求項１に記載の磁気ランダムアクセスメモリ。
24. 磁気ランダムアクセスメモリであって、
    Ｘ−Ｙ−Ｚ座標系のＸ−Ｙ平面と平行な基板と、
    前記基板上でＺ軸と平行に位置合わせされた複数のメモリスタックであって、各メモリスタックが、（ａ）磁化の容易軸がＸ−Ｙ平面内でＸ軸及びＹ軸に対して所定の角度を成して位置合わせされた合成反強磁性（ＳＡＦ）フリー層と、このフリー層の容易軸と略平行な方向で当該フリー層に対して磁気バイアス磁場を与える非相殺的ＳＡＦピン強磁性層と、前記ピン層と前記フリー層との間に設けられたトンネルバリアとを有する第１の磁気トンネル接合（ＭＴＪ）メモリセルと、（ｂ）磁化の容易軸が前記第１のセルの前記フリー層の磁化の容易軸と略平行に位置合わせされた合成反強磁性（ＳＡＦ）フリー層と、このフリー層の容易軸と略平行で且つ前記第１のセルの前記ピン層からのバイアス磁場と略逆平行な方向で当該フリー層に対して磁気バイアス磁場を与える非相殺的ＳＡＦピン強磁性層と、前記ピン層と前記フリー層との間に設けられたトンネルバリアとを有する第２のＭＴＪメモリセルと、（ｃ）前記２つのメモリセル間に設けられた非磁気分離層とを備える、複数のメモリスタックと、
    Ｘ軸と平行な複数の第１の導電書き込み線と、
    Ｙ軸と平行な複数の第２の導電書き込み線と、
    前記第１及び第２の書き込み線に対して結合され、前記第１及び第２の書き込み線に対して電流を方向付けるための書き込み回路と、
    を具備する磁気ランダムアクセスメモリ。
25. 前記各メモリスタック中の前記第１及び第２のセルの前記フリー層の磁化の略平行な容易軸が、Ｘ軸及びＹ軸に対して略４５度を成している、請求項２４に記載の磁気ランダムアクセスメモリ。
26. 前記各セルにおけるＳＡＦフリー層の磁化の容易軸が、セルの形状によって引き起こされる異方性の軸である、請求項２４に記載の磁気ランダムアクセスメモリ。
27. 前記各セルが略楕円形状を成しており、前記異方性の軸が前記楕円の長軸に合わせられている、請求項２６に記載の磁気ランダムアクセスメモリ。
28. 前記各スタック中の前記第１及び第２のメモリセルが一対のメモリセルを構成し、また、各スタック中にメモリセルのＮ個の対を更に備え、Ｎが２以上であり、各スタック中の隣り合う対間に非磁気分離層が設けられ、各スタック中のＮ個の対の磁化の略平行な容易軸がＺ軸と平行な軸周りに略等しい角度間隔をもって離間している、請求項２４に記載の磁気ランダムアクセスメモリ。
29. 前記各メモリセルが、そのフリー・ピン層の磁化方向の平行及び逆平行なアライメント間に電気抵抗差ΔＲを有し、前記第１のメモリセルのΔＲが、前記第２のメモリセルのΔＲと実質的に異なっている、請求項２４に記載の磁気ランダムアクセスメモリ。
30. 前記基板上に複数のトランジスタを更に備え、前記各メモリスタックが１つのトランジスタに対して電気的に接続され、前記トランジスタにが、前記メモリスタック両端間の電気抵抗を検出するための読み取り回路が結合されている、請求項２４に記載の磁気ランダムアクセスメモリ。
31. 前記書き込み回路が、前記第１及び第２の書き込み線によって双方向電流を供給する、請求項２４に記載の磁気ランダムアクセスメモリ。
32. 前記書き込み回路が、前記第１及び第２の線のそれぞれによって３つのレベルの大きさの電流を供給することができる、請求項２４に記載の磁気ランダムアクセスメモリ。
33. 請求項２４に記載の磁気ランダムアクセスメモリのメモリセルスタックのうちの１つにおける他方のメモリセル内のフリー層の磁化方向を切り換えることなく、一方のメモリセルのフリー層の磁化方向をトグル切り換えする方法であり、バイアス磁場の不存在下で前記各フリー層をその磁化容易軸と平行な書き込み磁場Ｈ_ＳＷによって切り換えることができ、各非相殺的ピン層がその関連するフリー層に対してバイアス磁場Ｈ_Ｂを与える方法であって、
    前記第１及び第２の書き込み線に沿って一連の電流パルスを印加して、＋Ｘ方向と＋Ｙ方向との間で書き込み磁場Ｈ_Ｗを形成するステップであって、（Ｈ_ＳＷ−Ｈ_Ｂ）＜Ｈ_Ｗ＜（Ｈ_ＳＷ＋Ｈ_Ｂ）とすることにより、他方のセルのフリー層の磁化方向を切り換えることなく第１のセルのフリー層の磁化方向をトグル切り換えするステップと、
    前記第１及び第２の書き込み線に沿って一連の電流パルスを印加して、−Ｘ方向と−Ｙ方向との間で書き込み磁場Ｈ_Ｗを形成するステップであって、（Ｈ_ＳＷ−Ｈ_Ｂ）＜Ｈ_Ｗ＜（Ｈ_ＳＷ＋Ｈ_Ｂ）とすることにより、前記第１のセルのフリー層の磁化方向を切り換えることなく前記他方のセルのフリー層の磁化方向をトグル切り換するステップと、
    を備える方法。
    

Images