KR20130016825A - 자기저항소자 및 이를 포함하는 자기저항 메모리 소자 - Google Patents

자기저항소자 및 이를 포함하는 자기저항 메모리 소자 Download PDF

Info

Publication number
KR20130016825A
KR20130016825A KR1020110078969A KR20110078969A KR20130016825A KR 20130016825 A KR20130016825 A KR 20130016825A KR 1020110078969 A KR1020110078969 A KR 1020110078969A KR 20110078969 A KR20110078969 A KR 20110078969A KR 20130016825 A KR20130016825 A KR 20130016825A
Authority
KR
South Korea
Prior art keywords
magnetization direction
layer
current
magnetization
level
Prior art date
Application number
KR1020110078969A
Other languages
English (en)
Inventor
이승현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110078969A priority Critical patent/KR20130016825A/ko
Priority to US13/336,102 priority patent/US8730714B2/en
Publication of KR20130016825A publication Critical patent/KR20130016825A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 각각이 서로 다른 전류레벨에서 자화방향이 가변하여 저항이 변화하고, 직렬로 연결된 복수의 단위소자를 포함하는 자기저항소자, 어드레스신호에 응답하여 상기 자기저항소자를 선택하고, 상기 자기저항소자의 일측과 연결되어 상기 전류를 상기 자기저항소자에 공급하는 스위치소자 및 상기 자기저항소자의 타측과 연결되어 상기 전류를 상기 자기저항소자에 공급하는 비트라인을 포함하는 자기저항 메모리 소자를 제공한다.

Description

자기저항소자 및 이를 포함하는 자기저항 메모리 소자{MAGNETIC TUNNEL JUNCTION AND SPIN TRANSFER TORQUE RANDOM ACCESS MEMORY HAVING THE SAME}
본 발명은 자기저항소자 및 이를 포함하는 자기저항 메모리 소자에 관한 것으로, 구체적으로 설명하면 복수 비트의 데이터를 저장하면서도 집적도가 우수한 자기저항소자 및 이를 포함하는 자기저항 메모리 소자에 관한 것이다.
현재 널리 사용되고 있는 대표적인 반도체 메모리 소자인 디램(DRAM)의 경우, 고속 동작과 고집적이 가능하다는 장점이 있는 반면에, 휘발성 메모리로서 전원이 꺼지면 데이터를 잃게 될 뿐만 아니라 동작 중에도 계속하여 데이터의 리프레쉬(REFRESH)를 통해 재기록해야 하므로 전력 손실 측면에서 큰 단점이 있다. 한편, 비휘발성과 고집적을 특징으로 하는 플래쉬(FLASH) 메모리는 동작 속도가 느린 단점이 있다. 이에 대하여, 자기저항 차이를 이용하여 정보를 저장하는 자기저항 메모리는 비휘발성 및 고속 동작의 특성을 가지면서도 고집적이 가능하다는 장점이 있다.
자기저항 메모리는 강자성체 간의 자화(Magnetization) 방향에 따른 자기저항 변화를 이용하여 데이터를 저장하는 비휘발성 메모리 소자를 말한다. 자기저항소자는 두 자성층의 스핀 방향(즉, 자기모멘텀의 방향)이 같은 방향이면 저항이 작고 스핀 방향이 반대이면 저항이 큰 특징이 있다. 이와 같이 자기저항소자가 자성층의 자화 상태에 따라 셀의 저항이 달라지는 사실을 이용하여, 자기저항 메모리 는 데이터를 저장한다. 최근에 자기저항소자로는 MTJ(Magnetic Tunneling Junction) 소자가 널리 사용되고 있다.
MTJ 구조의 자기저항 메모리는 일반적으로 강자성층/절연층/강자성층 구조로 되어 있다. 첫번째 강자성체층을 지나가는 전자가 터널링 장벽(Tunneling Barrier)으로 사용된 절연층을 통과할 때 두번째 강자성체층의 자화 방향에 따라 터널링 확률이 달라진다. 즉, 두 강자성층의 자화방향이 평행일 경우 터널링 전류는 최대가 되고, 반평행할 경우 최소가 된다. 예를 들어, 터널링 전류에 딸 정해지는 저항값이 클 때 데이터 '1'(또는 '0')이, 그리고 저항값이 작을 때 데이터 '0'(또는 '1')이 기록된 것으로 간주할 수 있다. 여기서, 두 강자성층 중 한 층은 자화 방향이 고정된 고정자화층으로, 그리고 나머지 하나는 외부 자기장 또는 전류에 의해 자화 방향이 반전되는 자유자화층이라 일반적으로 칭한다.
자기저항 메모리 소자는 1개의 트랜지스터와 1개의 저기저항소자로 이루어진 메모리셀을 포함한다. 1개의 메모리셀은 1bit의 데이터를 저장한다. 따라서, 자기저항 메모리 소자는 복수 비트의 데이터를 저장하기 위해, 무수히 많은 메모리셀을 포함한다. 그러나, 점차 고집적화되는 반도체 업계의 추세 속에서, 1개의 메모리셀, 즉 1개의 자기저항소자가 1bit의 데이터만을 저장한다는 것은 공간적 측면에서 매우 비효율적이다.
본 발명은 복수의 데이터를 저장할 수 있는 자기저항소자 및 이를 포함하는 자기저항 메모리 소자를 제공한다.
본 발명은 집적도가 향상된 자기저항소자 및 이를 포함하는 자기저항 메모리 소자를 제공한다.
본 발명은 자화방향이 제1 방향으로 고정된 제1 자화방향 고정층, 상기 제1 자화방향 고정층 상에 형성된 제1 터널절연층, 상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 자유층, 상기 제1 자화방향 자유층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 고정층, 상기 제2 자화방향 고정층 상에 형성된 제2 터널절연층 및 상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 자유층을 포함하는 자기저항소자를 포함한다.
본 발명은 각각이 서로 다른 전류레벨에서 자화방향이 가변하여 저항이 변화하고, 직렬로 연결된 복수의 단위소자를 포함하는 자기저항소자, 어드레스신호에 응답하여 상기 자기저항소자를 선택하고, 상기 자기저항소자의 일측과 연결되어 상기 전류를 상기 자기저항소자에 공급하는 스위치소자 및 상기 자기저항소자의 타측과 연결되어 상기 전류를 상기 자기저항소자에 공급하는 비트라인을 포함하는 자기저항 메모리 소자를 포함한다.
또한, 본 발명은 자화방향이 제1 방향으로 고정된 제1 자화방향 자유층; 상기 제1 자화방향 자유층 상에 형성된 제1 터널절연층; 상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 고정층; 상기 제1 자화방향 고정층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 고정층; 상기 제2 자화방향 고정층 상에 형성된 제2 터널절연층; 상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 자유층; 및 상기 제1 자화방향 고정층과 상기 제2 자화방향 고정층사이를 연결하기 위한 연결층을 포함하는 자기저항소자을 포함한다.
또한, 본 발명은 자화방향이 제1 방향으로 고정된 제1 자화방향 고정층; 상기 제1 자화방향 고정층 상에 형성된 제1 터널절연층; 상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 자유층; 상기 제1 자화방향 자유층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 자유층; 상기 제2 자화방향 자유층 상에 형성된 제2 터널절연층; 상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 고정층; 및 상기 제1 자화방향 자유층과 상기 제2 자화방향 자유층사이를 연결하기 위한 연결층을 포함하는 자기저항소자을 제공한다.
또한, 본 발명은 자화방향이 제1 방향으로 고정된 제1 자화방향 자유층; 상기 제1 자화방향 자유층 상에 형성된 제1 터널절연층; 상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 고정층; 상기 제1 자화방향 고정층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 자유층; 상기 제2 자화방향 자유층 상에 형성된 제2 터널절연층; 상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 고정층; 및 상기 제1 자화방향 고정층과 상기 제2 자화방향 자유층 사이를 연결하기 위한 연결층을 포함하는 자기저항소자을 제공한다.
본 발명의 자기저항 메모리 소자는 1개의 메모리셀로서 복수 bit의 데이터를 저장할 수 있는 1개의 자기저항소자와 1개의 스위칭소자를 포함한다. 종래에서 복수 bit의 데이터를 저장하기 위해서는 복수의 메모리셀이 필요하였다. 즉, 복수의 스위칭소자와 복수의 자기저항소자가 필요하였다. 그러나, 본 발명에서는 1개의 스위칭소자와 복수의 자기저항소자가 결합된 구조만으로 복수 bit의 데이터를 저장할 수 있다. 따라서, 동일하게 복수 bit의 데이터를 저장한다고 가정하였을 때, 본 발명은 (복수-1)개의 스위칭소자만큼의 영역을 감소시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 자기저항소자를 나타낸 구성도이다.
도 2a 내지 도 2d는 도 1과 같은 자기저항소자의 동작을 설명하기 위해 도시한 구성도이다.
도 3은 본 발명의 일실시예에 따른 자기저항 메모리 소자 내 1개의 메모리셀을 나타낸 구성도이다.
도 4a 내지 도 4c 각각은 본 발명의 다른 실시예에 따른 자기저항소자를 나타낸 구성도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 자기저항소자를 나타낸 구성도이다.
도 1에 도시된 바와 같이, 자기저항소자는 2bit의 데이터를 저장하기 위해, 2개의 단위소자(MTJ1, MTJ2)가 직렬로 연결된 구조로 제조된다.
제1 단위소자(MTJ1)는 자화방향 고정층(1), 터널절연층(2) 및 자화방향 자유층(3)을 포함한다. 자화방향 고정층(1)은 자화방향이 제1 방향(X)으로 고정된 층으로서, 피닝막(pinning layer)과 핀드막(pinned layer)을 포함한다. 피닝막은 핀드막의 자화방향을 고정시키는 역할을 한다. 이를 위해, 피닝막은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO 중 적어도 어느 하나의 박막으로 형성된다. 핀드막은 피닝막에 의하여 자화방향이 고정된다. 이를 위해 핀드막은 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다. 터널절연층(2)은 MgO막일 수 있다. 또는, 터널절연층(2)은 4족의 반도체막으로 형성되거나, 전기전도도를 조절하기 위해 반도체막에 B, P, As와 같은 3족 또는 5족 원소를 첨가하여 형성될 수도 있다. 자화방향 자유층(3)은 공급되는 전류의 공급 방향에 따라 자화방향이 가변하는 층으로서, Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다.
제2 단위소자(MTJ2)는 자화방향 고정층(4), 터널절연층(5) 및 자화방향 자유층(6)을 포함한다. 자화방향 고정층(4)은 자화방향이 제1 방향(X)으로 고정된 층으로서, 피닝막과 핀드막을 포함한다. 피닝막은 핀드막의 자화방향을 고정시키는 역할을 한다. 이를 위해, 피닝막은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO 중 적어도 어느 하나의 박막으로 형성된다. 핀드막은 피닝막에 의하여 자화방향이 고정된다. 이를 위해 핀드막은 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다. 터널절연층(2)은 MgO막일 수 있다. 또는, 터널절연층(5)은 4족의 반도체막으로 형성되거나, 전기전도도를 조절하기 위해 반도체막에 B, P, As와 같은 3족 또는 5족 원소를 첨가하여 형성될 수도 있다. 자화방향 자유층(6)은 공급되는 전류의 공급 방향에 따라 자화방향이 가변하는 층으로서, Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다.
제1 단위소자(MTJ1)의 자화방향 고정층(1)과 제2 단위소자(MTJ2)의 자화방향 자유층(6)은 전기적으로 연결되며, 이를 위해 콘택플러그(7)가 제1 및 제2 단위소자(MTJ1, MTJ2) 사이에 구비된다. 콘택플러그는 도전성물질로, 금속막 패턴으로 구현할 수 있다.
제1 단위소자(MTJ1)와 제2 단위소자(MTJ2)는 서로 다른 전기적, 자기적 특성으로 제조된다. 따라서, 직렬로 연결된 제1 단위소자(MTJ1)와 제2 단위소자(MTJ2)에 특정 레벨의 전류를 공급했을 때, 제1 단위소자(MTJ1) 내 자화방향 자유층(3)의 자화방향이 바뀌더라도 제2 단위소자(MTJ2) 내 자화방향 자유층(6)의 자화방향은 바뀌지 않을 수 있다. 이하, 도 1과 같은 자기저항소자의 동작을 설명하면 다음과 같다.
도 2a 내지 도 2d는 도 1과 같은 자기저항소자의 동작을 설명하기 위해 도시한 구성도이다. 이때, 제1 단위소자(MTJ1)와 제2 단위소자(MTJ2)의 특성은 [표 1]과 같다.
bit 0 (제1 방향) 1 (제2 방향) 1→0 0→1
저항값(kΩ) 자화방향 가변 전류값(μA)
MTJ1 2 10 40 50
MTJ2 1 5 80 100
[표 1]을 참조하면, 제1 단위소자(MTJ1)는 비트값이 0일 때 2Ω의 저항을 갖고, 비트값이 1일 때 10Ω의 저항을 갖는다. 제1 단위소자(MTJ1)가 1에서 0으로 비트값을 가변하기 위해서는 40μA의 전류가 필요하고, 0에서 1로 비트값을 가변하기 위해서는 50μA의 전류가 필요하다.
제2 단위소자(MTJ2)는 비트값이 0일 때 1Ω의 저항을 갖고, 비트값이 1일 때 5Ω의 저항을 갖는다. 제2 단위소자(MTJ2)가 1에서 0으로 비트값을 가변하기 위해서는 80μA의 전류가 필요하고, 0에서 1로 비트값을 가변하기 위해서는 100μA의 전류가 필요하다.
한편, 각 단위소자(MTJ1, MTJ2)가 0의 비트값을 갖는다는 것은 각 단위소자(MTJ1, MTJ2) 내 자화방향 자유층(3, 6)의 자화방향이 제1 방향(X)인 것을 의미하고, 각 단위소자(MTJ1, MTJ2)가 1의 비트값을 갖는다는 것은 각 단위소자(MTJ1, MTJ2) 내 자화방향 자유층(3, 6)의 자화방향이 제2 방향(Y)인 것을 의미한다. 이때, 자화방향 고정층(1, 4)의 자화방향은 제1 방향(X)으로 고정된 상태이다.
먼저, 도 2a에 도시된 바와 같이, 제1 자화방향 자유층(3)에서 제2 자화방향 고정층(4) 방향으로 80μA의 전류를 공급한다. [표 1]를 참조하면, 80μA의 전류는 각 자유방향 자유층(3, 6)의 자화방향을 제1 방향(X)으로 가변시킬 수 있는 전류량이기 때문에, 각 자유방향 자유층(3, 6)의 자화방향은 제1 방향(X)으로 고정된다. 즉, 각 단위소자(MTJ1, MTJ2)는 비트값이 0인 데이터를 저장하고, 자기저항소자의 총 저항값은 3kΩ이 된다. 자기저항 메모리 소자는 3kΩ인 자기저항소자의 저항값을 검출하여 자기저항소자가 데이터 (0,0)을 저장하고 있다고 판독한다.
도 2b에 도시된 바와 같이, 제2 자화방향 고정층(4)에서 제1 자화방향 자유층(3) 방향으로 100μA의 전류를 공급한다. [표 1]를 참조하면, 100μA의 전류는 각 자유방향 자유층(3, 6)의 자화방향을 제2 방향(Y)으로 가변시킬 수 있는 전류량이기 때문에, 각 자유방향 자유층(3, 6)의 자화방향은 제2 방향(Y)으로 고정된다. 이어서, 제1 자화방향 자유층(3)에서 제2 자화방향 고정층(4) 방향으로 40μA의 전류를 공급한다. [표 1]를 참조하면, 40μA의 전류는 제1 자유방향 자유층(3)의 자화방향만을 제1 방향(X)으로 가변시킬 수 있는 전류량이기 때문에, 제1 자유방향 자유층(3)의 자화방향만 제1 방향(X)으로 고정된다. 따라서, 제1 단위소자(MTJ1)는 비트값이 0인 데이터를 저장하고, 제2 단위소자(MTJ2)는 비트값이 1인 데이터를 저장하며, 자기저항소자의 총 저항값은 7kΩ이 된다. 자기저항 메모리 소자는 7kΩ인 자기저항소자의 저항값을 검출하여 자기저항소자가 데이터 (0,1)을 저장하고 있다고 판독한다.
도 2c에 도시된 바와 같이, 제1 자화방향 자유층(3)에서 제2 자화방향 고정층(4) 방향으로 80μA의 전류를 공급한다. [표 1]를 참조하면, 80μA의 전류는 각 자유방향 자유층(3, 6)의 자화방향을 제1 방향(X)으로 가변시킬 수 있는 전류량이기 때문에, 각 자유방향 자유층(3, 6)의 자화방향은 제1 방향(X)으로 고정된다. 이어서, 제2 자화방향 고정층(4)에서 제1 자화방향 자유층(3) 방향으로 50μA의 전류를 공급한다. [표 1]를 참조하면, 50μA의 전류는 제1 자유방향 자유층(3)의 자화방향만을 제2 방향(Y)으로 가변시킬 수 있는 전류량이기 때문에, 제1 자유방향 자유층(3)의 자화방향만 제2 방향(Y)으로 고정된다. 따라서, 제1 단위소자(MTJ1)는 비트값이 1인 데이터를 저장하고, 제2 단위소자(MTJ2)는 비트값이 0인 데이터를 저장하며, 자기저항소자의 총 저항값은 11kΩ이 된다. 자기저항 메모리 소자는 11kΩ인 자기저항소자의 저항값을 검출하여 자기저항소자가 데이터 (1,0)을 저장하고 있다고 판독한다.
도 2d에 도시된 바와 같이, 제2 자화방향 고정층(4)에서 제1 자화방향 자유층(3) 방향으로 100μA의 전류를 공급한다. [표 1]를 참조하면, 100μA의 전류는 각 자유방향 자유층(3, 6)의 자화방향을 제2 방향(Y)으로 가변시킬 수 있는 전류량이기 때문에, 각 자유방향 자유층(3, 6)의 자화방향은 제2 방향(Y)으로 고정된다. 즉, 각 단위소자(MTJ1, MTJ2)는 비트값이 1인 데이터를 저장하고, 자기저항소자의 총 저항값은 15kΩ이 된다. 자기저항 메모리 소자는 15kΩ인 자기저항소자의 저항값을 검출하여 자기저항소자가 데이터 (1,1)을 저장하고 있다고 판독한다.
정리해 보면, 전기적, 자기적 특성이 서로 다른 제1 및 제2 단위소자(MTJ1, MTJ2)를 직렬로 연결하고, 각 단위소자(MTJ1, MTJ2)의 자화방향을 가변시켜 총 4개 상태의 저항값을 갖는 자기저항소자를 통해, 자기저항 메모리 소자는 2bit의 데이터를 저장하고 판독한다.
도 3은 본 발명의 일실시예에 따른 자기저항 메모리 소자 내 1개의 메모리셀을 나타낸 구성도이다.
도 3에 도시된 바와 같이, 자기저항 메모리 소자 내 1개의 메모리셀은 1개의 자기저항소자(11), 1개의 스위치소자(12) 및 1개의 비트라인(13)을 포함한다.
자기저항소자(11)는 2bit의 데이터를 저장하기 위해서, 각각이 전류의 레벨과 공급방향에 따라 선택적으로 저항이 4가지 상태로 가변하고 직렬로 연결된 2개의 단위소자(MTJ1, MTJ2)를 포함한다. 앞서 예시한 도 1, 2a 내지 도 2d의 자기저항소자와 동일한 동작으로 2bit의 데이터를 저장한다.
스위치소자(12)는 외부에서 인가된 어드레스신호에 응답하여 자기저항소자(11)를 선택하고, 자기저항소자(11) 내 자화방향 자유막(3, 6)의 자화방향을 제2 방향(Y)으로 가변하기 위해 자기저항소자(11)에 전류를 공급하는 역할을 한다. 이를 위해, 스위치소자(12)는 트랜지스터를 포함하고, 트랜지스터의 일측 접합영역(S/D)은 콘택플러그(14)에 의해 제1 자화방향 고정층(4)과 전기적으로 연결된다.
비트라인(13)은 자기저항소자(11) 내 자화방향 자유막(3, 6)의 자화방향을 제1 방향(X)으로 가변하기 위해 자기저항소자(11)에 전류를 공급하는 역할을 한다. 이를 위해, 비트라인(13)은 전류공급 배선으로 구성되고, 콘택플러그(15)를 통해 제1 자화방항 자유층(3)과 전기적으로 연결된다.
이와 같은 1개의 메모리셀은 2bit의 데이터를 저장한다. 이는, 1개의 자기저항소자(11)가 2bit의 데이터를 저장하기 때문이다. 종래에는 2bit의 데이터를 저장하기 위해서는 2개의 메모리셀이 필요하였다. 즉, 2개의 스위칭소자와 2개의 자기저항소자가 필요하였다. 그러나, 본 실시예에서는 1개의 스위칭소자와 2개의 자기저항소자가 결합된 구조만으로 2bit의 데이터를 저장할 수 있다. 따라서, 동일하게 2bit의 데이터를 저장한다고 가정하였을 때, 본 실시에는 1개의 스위칭소자만큼의 영역을 감소시킬 수 있다.
도 4a 내지 도 4c 각각은 본 발명의 다른 실시예에 따른 자기저항소자를 나타낸 구성도이다.
도 4a 내지 도 4c를 참조하면, 자기저항소자가 자화방향이 수평으로 형성되는 단위소자(MTJ-I)와 자화방향이 수직으로 형성되는 단위소자(MTJ-P)를 선택적으로 포함하고 있는 것을 확인할 수 있다. 자화방향이 수직으로 형성되는 단위소자(MTJ-P)는 자화방향이 수평으로 형성되는 단위소자(MTJ-I)보다 평면적이 작다. 따라서, 자기저항소자가 자화방향이 수직으로 형성되는 단위소자(MTJ-P)를 포함할 경우, 자기저항소자의 평면적은 감소된다. 도 4a 내지 도 4c의 자기저항소자의 동작은 앞서 설명한 도 2a 내지 도 2d와 동일하므로, 설명은 생략한다.
정리해 보면, 본 발명의 실시예들에 따른 자기저항 메모리 소자는 1개의 메모리셀로서 2bit의 데이터를 저장할 수 있는 1개의 자기저항소자와 1개의 스위칭소자를 포함한다. 종래에는 2bit의 데이터를 저장하기 위해서는 2개의 메모리셀이 필요하였다. 즉, 2개의 스위칭소자와 2개의 자기저항소자가 필요하였다. 그러나, 본 실시예에서는 1개의 스위칭소자와 2개의 자기저항소자가 결합된 구조만으로 2bit의 데이터를 저장할 수 있다. 따라서, 동일하게 2bit의 데이터를 저장한다고 가정하였을 때, 본 실시에는 1개의 스위칭소자만큼의 영역을 감소시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다. 예컨대, 전술한 실시예에서는 1개의 메모리셀이 2bit의 데이터를 저장하는 것으로 예시하였으나, 1개의 메모리셀은 2bit 이상의 데이터를 저장할 수 있으며, 이를 위해 1개의 메모리셀 내에는 2개 이상의 단위소자를 포함하는 자기저항소자가 포함될 수 있다.
MTJ1: 제1 단위소자 MTJ2: 제2 단위소자
11: 자기저항소자 12: 스위치소자
13: 비트라인

Claims (18)

  1. 자화방향이 제1 방향으로 고정된 제1 자화방향 고정층;
    상기 제1 자화방향 고정층 상에 형성된 제1 터널절연층;
    상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 자유층;
    상기 제1 자화방향 자유층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 고정층;
    상기 제2 자화방향 고정층 상에 형성된 제2 터널절연층;
    상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 자유층; 및
    상기 제1 자화방향 자유층과 상기 제2 자화방향 고정층사이를 연결하기 위한 연결층
    을 포함하는 자기저항소자.
  2. 제 1 항에 있어서,
    상기 제1 레벨의 전류가 상기 제2 자화방향 자유층으로부터 공급되면, 상기 제1 및 제2 자화방향 자유층의 자화방향은 상기 제1 방향으로 가변되는 것을 특징으로 하는 자기저항소자.
  3. 제 2 항에 있어서,
    상기 제2 레벨의 전류가 상기 제2 자화방향 자유층으로부터 공급되면, 상기 제2 자화방향 자유층의 자화방향이 상기 제1 방향으로 가변되는 것을 특징으로 하는 자기저항소자.
  4. 제 3 항에 있어서,
    상기 제1 레벨의 전류가 상기 제1 자화방향 고정층으로부터 공급되면, 상기 제1 및 제2 자화방향 자유층의 자화방향은 상기 제1 방향의 반대방향인 제2 방향으로 가변되는 것을 특징으로 하는 자기저항소자.
  5. 제 4 항에 있어서,
    상기 제2 레벨의 전류가 상기 제1 자화방향 고정층으로부터 공급되면, 상기 제2 자화방향 자유층의 자화방향이 상기 제2 방향으로 가변되는 것을 특징으로 하는 자기저항소자.
  6. 제 5 항에 있어서,
    상기 제1 방향과 제2 방향은 수평 또는 수직으로 형성되는 것을 특징으로 하는 자기저항소자.
  7. 각각이 서로 다른 전류레벨에서 자화방향이 가변하여 저항이 변화하고, 직렬로 연결된 복수의 단위소자를 포함하는 자기저항소자;
    어드레스신호에 응답하여 상기 자기저항소자를 선택하고, 상기 자기저항소자의 일측과 연결되어 상기 전류를 상기 자기저항소자에 공급하는 스위치소자; 및
    상기 자기저항소자의 타측과 연결되어 상기 전류를 상기 자기저항소자에 공급하는 비트라인
    을 포함하는 자기저항 메모리 소자.
  8. 제 7 항에 있어서,
    상기 복수의 단위소자 중, 제1 전류레벨에서 자화방향이 가변하는 제1 단위소자의 자화방향을 가변하기 위해 상기 제1 전류레벨의 전류가 상기 자기저항소자에 공급되면, 상기 제1 전류레벨보다 낮은 전류레벨에서 자화방향이 가변하는 나머지 단위소자의 자화방향도 가변하는 것을 특징으로 하는 자기저항 메모리 소자.
  9. 제 7 항에 있어서,
    상기 복수의 단위소자 중, 제2 단위소자는
    자화방향이 제1 방향으로 고정된 제1 자화방향 고정층;
    상기 제1 자화방향 고정층 상에 형성된 제1 터널절연층;
    상기 제1 터널절연층 상에 형성되고, 자화방향이 가변되는 제1 자화방향 자유층을 포함하고,
    제3 단위소자는
    상기 제1 자화방향 자유층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 고정층;
    상기 제2 자화방향 고정층 상에 형성된 제2 터널절연층; 및
    상기 제2 터널절연층 상에 형성되고, 자화방향이 가변되는 제2 자화방향 자유층을 포함하는 것을 특징으로 하는 자기저항 메모리 소자.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 자화방향 자유층의 자화방향을 선택적으로 가변시키기 위해 설정된 기준레벨보다 높은 제1 전류가 상기 제2 자화방향 자유층으로부터 공급되면, 상기 제1 및 제2 자화방향 자유층의 자화방향은 상기 제1 방향으로 가변되는 것을 특징으로 하는 자기저항 메모리 소자.
  11. 제 10 항에 있어서,
    상기 기준레벨보다 낮은 제2 전류가 상기 제2 자화방향 자유층으로부터 공급되면, 상기 제1 및 제2 자화방향 자유층의 자화방향 중 어느 하나만 상기 제1 방향으로 가변되는 것을 특징으로 하는 자기저항 메모리 소자.
  12. 제 11 항에 있어서,
    상기 기준레벨보다 높은 제3 전류가 상기 제1 자화방향 고정층으로부터 공급되면, 상기 제1 및 제2 자화방향 자유층의 자화방향은 상기 제1 방향의 반대방향인 제2 방향으로 가변되는 것을 특징으로 하는 자기저항 메모리 소자.
  13. 제 12 항에 있어서,
    상기 기준레벨보다 낮은 제4 전류가 상기 제1 자화방향 고정층으로부터 공급되면, 상기 제1 및 제2 자화방향 자유층의 자화방향 중 어느 하나만 상기 제2 방향으로 가변되는 것을 특징으로 하는 자기저항 메모리 소자.
  14. 제 13 항에 있어서,
    상기 제1 방향과 제2 방향은 수평 또는 수직으로 형성되는 것을 특징으로 하는 자기저항 메모리 소자.
  15. 제 7 항에 있어서,
    상기 스위칭소자는 트랜지스터를 포함하고, 상기 트랜지스터의 일측 접합영역은 상기 제1 자화방향 고정층과 전기적으로 연결된 것을 특징으로 하는 자기저항 메모리 소자.
  16. 자화방향이 제1 방향으로 고정된 제1 자화방향 자유층;
    상기 제1 자화방향 자유층 상에 형성된 제1 터널절연층;
    상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 고정층;
    상기 제1 자화방향 고정층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 고정층;
    상기 제2 자화방향 고정층 상에 형성된 제2 터널절연층;
    상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 자유층; 및
    상기 제1 자화방향 고정층과 상기 제2 자화방향 고정층사이를 연결하기 위한 연결층
    을 포함하는 자기저항소자.
  17. 자화방향이 제1 방향으로 고정된 제1 자화방향 고정층;
    상기 제1 자화방향 고정층 상에 형성된 제1 터널절연층;
    상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 자유층;
    상기 제1 자화방향 자유층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 자유층;
    상기 제2 자화방향 자유층 상에 형성된 제2 터널절연층;
    상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 고정층; 및
    상기 제1 자화방향 자유층과 상기 제2 자화방향 자유층사이를 연결하기 위한 연결층
    을 포함하는 자기저항소자.
  18. 자화방향이 제1 방향으로 고정된 제1 자화방향 자유층;
    상기 제1 자화방향 자유층 상에 형성된 제1 터널절연층;
    상기 제1 터널절연층 상에 형성되고, 제1 레벨인 전류의 공급방향에 따라 자화방향이 가변하는 제1 자화방향 고정층;
    상기 제1 자화방향 고정층과 전기적으로 연결되고, 자화방향이 상기 제1 방향으로 고정된 제2 자화방향 자유층;
    상기 제2 자화방향 자유층 상에 형성된 제2 터널절연층;
    상기 제2 터널절연층 상에 형성되고, 상기 제1 레벨인 전류와 상기 제1 레벨보다 레벨이 낮은 제2 레벨의 전류의 공급방향에 따라 자화방향이 가변하는 제2 자화방향 고정층; 및
    상기 제1 자화방향 고정층과 상기 제2 자화방향 자유층 사이를 연결하기 위한 연결층
    을 포함하는 자기저항소자.

KR1020110078969A 2011-08-09 2011-08-09 자기저항소자 및 이를 포함하는 자기저항 메모리 소자 KR20130016825A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110078969A KR20130016825A (ko) 2011-08-09 2011-08-09 자기저항소자 및 이를 포함하는 자기저항 메모리 소자
US13/336,102 US8730714B2 (en) 2011-08-09 2011-12-23 Magnetic tunnel junction and spin transfer torque random access memory having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110078969A KR20130016825A (ko) 2011-08-09 2011-08-09 자기저항소자 및 이를 포함하는 자기저항 메모리 소자

Publications (1)

Publication Number Publication Date
KR20130016825A true KR20130016825A (ko) 2013-02-19

Family

ID=47677458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078969A KR20130016825A (ko) 2011-08-09 2011-08-09 자기저항소자 및 이를 포함하는 자기저항 메모리 소자

Country Status (2)

Country Link
US (1) US8730714B2 (ko)
KR (1) KR20130016825A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461094B2 (en) 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
JP2017059740A (ja) * 2015-09-18 2017-03-23 富士通株式会社 磁気トンネル接合素子及び半導体記憶装置
KR20200054389A (ko) * 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
US8406041B2 (en) * 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US8411494B2 (en) * 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing

Also Published As

Publication number Publication date
US20130039121A1 (en) 2013-02-14
US8730714B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
KR102543879B1 (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
US9508923B2 (en) Magnetic memory using spin orbit interaction
US9276040B1 (en) Majority- and minority-gate logic schemes based on magneto-electric devices
KR100924443B1 (ko) 스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리
US7606063B2 (en) Magnetic memory device
JP2017112359A (ja) 積層体内セレクタを有する上部固定ｓｏｔ−ｍｒａｍアーキテクチャ
JP2016225633A (ja) 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置
EP2447949B1 (en) Multi level magnetic element
JP2006140468A (ja) マグネチックｒａｍ
KR20140095792A (ko) 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
CN102007543A (zh) 磁存储器件的记录方法
US8848435B2 (en) Magnetic resistance memory apparatus having multi levels and method of driving the same
US20140246742A1 (en) Semiconductor device
US8592930B2 (en) Magnetic memory element, magnetic memory and initializing method
JP2015060970A (ja) 磁気抵抗素子および磁気メモリ
KR101049651B1 (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
KR20130016825A (ko) 자기저항소자 및 이를 포함하는 자기저항 메모리 소자
JP2013197518A (ja) 磁気トンネル接合素子および磁気メモリ
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
KR101474665B1 (ko) 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자
KR100927195B1 (ko) 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치
KR20150042025A (ko) 강자성 다층박막 및 이를 포함하는 mtj 구조
KR100958469B1 (ko) 이중 자기저항 메모리 셀
KR101311128B1 (ko) 스핀 전달 토크 자기 랜덤 억세스 메모리
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid