KR100958469B1 - 이중 자기저항 메모리 셀 - Google Patents

이중 자기저항 메모리 셀 Download PDF

Info

Publication number
KR100958469B1
KR100958469B1 KR1020080075921A KR20080075921A KR100958469B1 KR 100958469 B1 KR100958469 B1 KR 100958469B1 KR 1020080075921 A KR1020080075921 A KR 1020080075921A KR 20080075921 A KR20080075921 A KR 20080075921A KR 100958469 B1 KR100958469 B1 KR 100958469B1
Authority
KR
South Korea
Prior art keywords
layer
magnetization
magnetization layer
stator
common free
Prior art date
Application number
KR1020080075921A
Other languages
English (en)
Other versions
KR20100015039A (ko
Inventor
김현정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080075921A priority Critical patent/KR100958469B1/ko
Publication of KR20100015039A publication Critical patent/KR20100015039A/ko
Application granted granted Critical
Publication of KR100958469B1 publication Critical patent/KR100958469B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명에 따른 이중 자기저항 메모리 셀은, 자기장 또는 전류에 의해 자화 반전이 가능한 공통 자유자화층과, 공통 자유자화층의 상면 및 하면에 각각 형성된 제1 및 제2 비자성층과, 제1 및 제2 비자성층 각각의 일면에 형성되되 공통 자유자화층에 대향하여 형성된 제1 및 제2 고정자화층을 포함한다. 여기서, 제2 고정자화층은 공통 자유자화층이 자화 반전되는 자기장 또는 전류에 의해서는 자화 반전되지 않고 동시에 제1 고정자화층이 자화 반전되지 않는 자기장 또는 전류에 의해서 자화 반전이 가능하게 형성된다. 본 발명에 따르면 자기저항 메모리 셀이 멀티 비트를 구현하게 함으로써 메모리 셀의 사이즈를 줄이지 않고도 고집적화 및 고용량화를 실현할 수 있다.
메모리, MRAM

Description

이중 자기저항 메모리 셀{DUAL MAGNETO-RESISTANCE MEMORY CELL}
본 발명은 MRAM(Magnetic Random Access Memory)에 관한 것으로, 더 자세하게는 자기저항(Magneto-Resistance) 변화를 이용한 비휘발성 메모리 소자에 관한 것이다.
MRAM은 강자성체 간의 자화(Magnetization) 방향에 따른 자기저항 변화를 이용한 비휘발성 메모리 소자를 말한다. 현재 MRAM으로 가장 많이 채용되고 있는 셀(Cell) 구조로는, 거대자기저항(Giant Magneto-Resistance; GMR) 효과를 이용한 GMR 소자, 터널자기저항(Tunnel Magneto-Resistance: TMR) 효과를 이용한 자기투과정션(Magnetic Tunnel Junction; MTJ) 소자 등이 있으며, 이외에도 GMR 소자의 단점을 극복하기 위해 강자성층을 영구자석으로 보강하고 자유층을 연자성층으로 채용한 스핀 밸브(Spin-Valve) 소자 등이 있다. 특히, MTJ 소자는 빠른 속도, 저전력을 갖으며, 디램(DRAM)의 커패시터 대용으로 사용되어 저전력 및 고속 그래픽, 모바일 소자에 응용될 수 있다.
일반적으로, 자기저항 소자는 두 자성층의 스핀 방향이 같은 방향이면 저항이 작고 스핀 방향이 반대이면 저항이 크다. 이와 같이 자성층의 자화 상태에 따라 셀의 저항이 달라지는 사실을 이용하여 자기저항 메모리 소자에 비트 데이터를 기록할 수 있다. MTJ 구조의 자기저항 메모리를 예로 하여 설명하면, 강자성층/절연층/강자성층 구조의 MTJ 메모리 셀에서 첫번째 강자성체층을 지나가는 전자가 터널링 장벽(Tunneling Barrier)으로 사용된 절연층을 통과할 때 두번째 강자성체층의 자화 방향에 따라 터널링 확률이 달라진다. 즉, 두 강자성층의 자화방향이 평행일 경우 터널링 전류는 최대가 되고, 반평행할 경우 최소가 되므로, 예를 들면, 저항이 클 때를 '0'이, 그리고 저항이 작을 때를 '1'이 기록된 것으로 간주할 수 있다.
이와 같이 종래의 자기저항 메모리 소자는 단위 셀에 '0' 이나 '1'과 같은 하나의 비트 데이터만 기록할 수 있으므로, 자기저항 메모리 소자의 셀 집적도를 높이기 위해서는 셀을 포함하는 메모리 소자의 부피를 줄일 필요가 있다. 특히, MRAM이 기존 메모리의 대안으로서 사용되기 위해서는 MTJ 구조의 단위 메모리 셀을 소형화할 수 있어야 한다. 그러나, 자성층은 부피가 줄어듦에 따라 자성 고유의 성질을 잃어 버리고 상자성 물질의 특성을 띠게 되는 이른바 초상자성(Superparamagnetism) 현상을 보이기 때문에 MRAM의 고집적화를 위해 단위 셀을 크기를 줄이는 데에 한계가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 메모리 셀의 사이즈를 줄이지 않고도 하나의 단위 셀이 멀티 비트를 갖게 함으로써 고집적화 및 고용량화가 가능한 자기저항 메모리 셀 구조를 제공하는 것을 목적으로 한다.
본 발명에 따른 이중 자기저항 메모리 셀은, 자기장 또는 전류에 의해 자화 반전이 가능한 공통 자유자화층과, 공통 자유자화층의 상면 및 하면에 각각 형성된 제1 및 제2 비자성층과, 제1 및 제2 비자성층 각각의 일면에 형성되되 공통 자유자화층에 대향하여 형성된 제1 및 제2 고정자화층을 포함한다. 여기서, 제2 고정자화층은 공통 자유자화층이 자화 반전되는 자기장 또는 전류에 의해서는 자화 반전되지 않고 동시에 제1 고정자화층이 자화 반전되지 않는 자기장 또는 전류에 의해서 자화 반전이 가능하게 형성된다.
또한, 제1 비자성층과 대향하여 제1 고정자화층의 일면에 제1 반자성층을 더 형성할 수 있고, 제2 비자성층과 대향하여 제2 고정자화층의 일면에 제2 반자성층을 더 형성할 수 있으며, 제1 및 제2 고정자화층 각각의 일면에 제1 및 제2 반자성층을 형성할 수도 있다.
나아가, 공통 자유자화층, 제1 고정자화층 및 제2 고정자화층 중 적어도 하나는 두개의 자성층 사이에 Ru층 또는 Cr층이 개재된 합성형 자화층으로 형성될 수 있다. 아울러, 제1 고정자화층, 제1 비자성층 및 공통 자유자화층으로 구성되는 자기저항 메모리 셀을 제1 메모리부라 하고, 제2 고정자화층, 제2 비자성층 및 공 통 자유자화층으로 구성되는 자기저항 메모리 셀을 제2 메모리부라 할 때, 제1 및 제2 메모리부 각각은 자기터널정션 구조 또는 스핀 밸브 구조로 형성될 수 있다. 특히, 제2 고정자화층의 보자력은 공통 자유자화층의 보자력보다 크고 제1 고정자화층의 보자력보다 작게 형성되는 것이 바람직하다.
본 발명에 따르면 자기저항 메모리 셀이 멀티 비트를 구현하게 함으로써 메모리 셀의 사이즈를 줄이지 않고도 고집적화 및 고용량화가 가능한 이중 자기저항 메모리 소자를 실현할 수 있다. 즉, 셀의 소형화에 따른 자성체의 초상자성 현상을 극복할 수 있으며, 저전력, 고속 동작 및 비휘발성 메모리라는 우수한 성능의 MRAM의 고집적화 및 고용량화가 가능하므로, 본 발명에 따른 이중 자기저항 메모리 셀은 가까운 미래에 MRAM의 메모리 셀로서의 응용성이 더욱 커질 것으로 기대된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 바람직한 실시예에 따른 이중 자기저항 메모리 셀의 단면도이다. 도 1을 참조하여 설명하면, 자기저항 메모리 셀은 크게 제1 메모리부와 제2 메모리부로 구성된 두개의 메모리 셀이 중첩된 구조를 갖는다. 여기서, 제1 메모리부와 제2 메모리부 각각은 자유자화층(104)를 공통으로 하여 각각 MTJ 메모리 셀 구조로 형성된다. 즉, 제1 메모리부는 제1 고정자화층(101), 제1 비자성층(103) 및 공통 자유자화층(104)로 이루어진 MTJ 구조의 메모리 셀로 형성되고, 마찬가지로 제2 메모리부도 제2 고정자화층(106), 제2 비자성층(105) 및 공통 자유자화층(104)로 이루어진 MTJ 구조의 메모리 셀로 형성된다.
여기서, 비자성층(103, 105)을 사이에 둔 두 자성층(즉 102 및 104, 또는 106 및 104)의 스핀 방향에 따라 저항이 차이가 나며 이를 메모리에 이용한다. 특히 제2 고정자화층(106)은 공통 자유자화층(104)이 자화 반전되는 자기장 또는 전류에 의해 자화 반전이 불가능하고 제1 고정자화층(102)은 자화 반전되지 않는 자기장 또는 전류에 의해 자화 반전이 가능하게 형성된다. 다시말해서, 두개의 고정자화층(102 또는 106)의 보자력을 공통 자유자화층(104)의 보자력보다 크게 형성하되, 제1 고정자화층(102)의 보자력을 제2 고정자화층(106)의 보자력보다 크게 형성한다. 예컨대, 도 1에서와 같이, 제1 고정자화층(102)의 스핀 방향을 고정하는 반자성(Anti-ferromagnetic) 물질을 이용하여 제1 고정자화층(102)의 보자력을 제2 고정자화층(106)보다 크게 할 수 있다. 이를 통해, 제1 고정자화층(102)의 하부에 형성된 제1 반자성층(101)으로 인해 제1 고정자화층(102)의 자화 방향이 반전되지 않는 상태에서 제2 고정자화층(106)만을 자화 반전시킬 수 있다.
상술한 이중 자기저항 메모리 셀 구조에서, 제1 및 제2 고정자화층의 스핀 방향에 대하여 공통 자유자화층(104)의 스핀 방향을 조정함으로써 그 저항차를 읽는다. 이때 공통 자유자화층(104)과 제1 고정자화층(102) 또는 제2 고정자화층(106)의 스핀 방향이 동일하면 상대적으로 작은 저항값을 갖고 스핀 방향이 달라 지면 저항값이 커진다. 일반적으로 대비되는 두 자성층의 스핀 방향이 180도를 이룰 때 저항비가 가장 크게 된다.
예컨대, 도 1의 제1 MTJ에서 두 자성층(102 및 104)의 스핀 방향이 동일한 경우 저항을 R1이라 하고 스핀 방향이 달라 저항이 클 때를 R1+ΔR1 이라 하고, 마찬가지로 제2 MTJ의 경우에도 두 자성층(104 및 106)의 스핀 방향이 동일한 경우를 R2라 하고 스핀 방향이 다른 경우를 R2+ΔR2라 하자. 이 경우, ΔR1 및 ΔR2는 0보다 큰 값을 갖으며, 제 1 MTJ와 제 2 MTJ의 자성층, 비자성층의 두께, 성분 혹은 물질 등의 차이로 R1와 R2, 혹은 ΔR1와 ΔR2의 저항 값이 다를 수도 같을 수도 있다. 일반적으로 MTJ 구조에서는 비자성 물질의 두께에 따라 터널링(tunneling)되는 정도가 달라지며 이에 의해 저항값이 달라진다. 이하에서는 이와 같은 가정하에 각각의 자성층의 스핀 방향에 따라 멀티 비트 메모리 셀이 구현될 수 있음을 설명한다.
먼저, 도 2는 제1 고정자화층(102), 공통 자유자화층(104) 및 제2 고정자화층(106)의 자화 방향이 동일한 경우를 나타낸다. 도 2를 참조하여 설명하면, 제1 고정자화층(102) 및 공통 자유자화층(104) 사이의 저항은 R1이 되고, 공통 자유자화층(104) 및 제2 고정자화층(106)의 저항은 R2가 되므로, 전체 저항은 R1+R2로 가 장 작은 값을 보이게 된다.
다음으로, 도 3은 제1 및 2 고정자화층(102, 106)의 자화 방향은 서로 동일하고 공통 자유자화층(104)의 자화방향이 이와 다른 경우를 나타낸다. 이는, 도 2와 같은 자화방향을 갖는 메모리 셀에 수직한 방향으로 일정 크기의 전류를 흘려 공통 자유자화층(104)의 자화방향을 바꾸어 준 경우인데, 이 경우에는 전체 저항이 R1+R2+ΔR1+ΔR2 로 저항이 가장 크게 된다.
한편, 도 4는 제1 고정자화층(102)과 공통 자유자화층(104)의 자화방향이 동일하고 제2 고정자화층(106)의 자화방향이 이와 다른 경우를 나타낸다. 여기서, 제2 고정자화층(106)의 보자력도 제1 고정자화층(102)의 보자력보다 작다. 따라서, 예컨대 전류유도 스위칭 방식을 이용하는 경우 공통 자유자화층(104)의 자화반전 전류밀도(J1)보다는 크고 제1 고정자화층의 자화반전 전류밀도(J2)보다는 작은 전류를 흘림으로써 제2 고정자화층(106)의 자화 방향을 반전시킬 수 있다. 도 4에 도시된 바와 같이 각 자성층의 자화 방향이 설정된 경우, 제1 고정자화층(102) 및 공통 자유자화층(104) 사이의 저항은 R1이 되고, 공통 자유자화층(104) 및 제2 고정자화층(106) 사이의 저항은 R2+ΔR2이 되므로, 전체 저항은 R1+R2+ΔR2이 된다.
이와 유사하게, 도 5에서 보듯이, 제1 및 제2 고정자화층(102, 106)의 자화방향이 서로 다르고, 공통 자유자화층(104)의 자화방향이 제2 고정자화층(106)과 같은 경우는, 제1 MTJ의 저항이 크고 제2 MTJ 저항이 작은 경우로서 전체 저항이 R1+ΔR1+R2가 된다.
이와 같이, 제1 고정자화층(102)은 보자력을 가장 크게 하여 스핀 방향이 변 화하지 않게 하고, 제2 고정자화층(106)의 보자력은 공통 자유자화층(104)보다 크고 제1 고정자화층(102)보다 작게 함으로써, 제2 고정자화층(106)의 자화 방향을 제1 고정자화층(102)과 동일하거나 반대 방향으로 조절할 수 있다. 따라서, 가장 작은 보자력을 갖는 공통 자유자화층(104)만을 자화 반전시키거나, 혹은 제2 고정자화층(106)과 공통 자유자화층(104)의 자화 방향을 동시에 반전시킴으로써, 하나의 소자가 4가지 다른 저항 상태를 나타내는 멀티 비트의 구현이 가능하게 된다.
제1 고정자화층(102)을 자화 반전시키지 않으면서 제2 고정자화층(106)만을 선택적으로 자화 반전시키는 방법으로는, 각각의 고정자화층(102, 106)을 구성하는 자성층의 두께와 재질을 달리하여 보자력을 조절할 수도 있고, 도 1에서와 같이, 제1 고정자화층(102)의 스핀 방향을 고정하는 반자성체(101)를 배치하여 상대적으로 제1 고정자화층(102)의 보자력을 향상시킬 수도 있다.
한편, 도 6과 같이, 제2 고정자화층(106)에도 반자성층(107)을 두어 제2 고정자화층(106)의 스핀 방향을 피닝(pinning)할 수 있는데, 이러한 경우에는 제2 반자성층(107)과 제2 고정자화층(106)의 두께와 물성 등을 제어하여 보자력을 조절 할 수 있다. 다만, 이 경우에도 제1 및 제2 고정자화층(102, 106)의 보자력은 서로 다르게 조절해야 한다. 즉, 하나의 고정자화층은 다른 고정자화층이 자화 반전되는 전류 또는 자기장보다는 작은 전류 또는 자기장에 의해 자화 방향이 바뀌어야 한다.
본 발명에 따른 이중 자기저항 메모리 셀은 자기장 스위칭 방식 또는 전류유도 스위칭 방식 중 어느 방식을 채택하여도 무방하다. 예컨대, STT-MRAM(Spin Transfer Torque-MRAM)의 경우, 제2 고정자화층의 자화반전 전류밀도를 공통 자유자화층보다는 크고 제1 고정자화층보다는 작게 함으로써, 제2 고정자화층을 제1 고정자화층이 자화 반전되지 않는 상태에서 자화 반전시킬 수 있다. 따라서, 적절한 크기의 전류를 흘림으로써 제2 고정자화층의 자화 방향을 선택적으로 조절할 수 있다.
또한, 본 발명에 따른 이중 자기저항 메모리 셀에서는 고정자화층(102, 106)을 합성형 반자성 구조(Synthetic Anti-Ferromagnet; SAF)로 형성할 수 있다. SAF 구조는 두개의 자성체층 사이에 Ru 또는 Cr 층을 삽입한 구조를 하나의 자성체층으로 간주하여 사용하는 것을 말한다. 나아가, 공통 자유자화층(104)도 SAF 구조로 형성하는 것도 가능하다. 즉, 이와 같이 자유자화층(104), 고정자화층(102, 106)을 합성형 자화층으로 형성하면 메모리 셀의 열 안정성 등 물성을 향상시킬 수 있다.
한편, 본 발명에 따른 이중 자기저항 메모리 셀에서는 비자성층으로서 산화물을 쓸 수도 있고 전도성 물질을 쓸 수도 있다. 나아가, 지금까지 MTJ 구조의 메모리 셀 두개가 중첩되어 이중 자기저항 메모리 셀을 형성한 예에 기초하여 설명하였으나, 본 발명은 이에 제한되지 않으며 하나의 자유자화층을 공통으로 하는 중첩된 두개의 메모리 셀 각각을 자기터널정션(MTJ) 구조 또는 스핀 밸브 구조로 형성할 수 있다. 즉, 제1 메모리부를 MTJ 구조로 하고, 제2 메모리부를 스핀 밸브 구조로 형성할 수도 있으며, 이외에도 스핀 밸브 구조 및 스핀 밸브 구조의 결합도 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 이중 자기저항 메모리 셀의 단면도이고,
도 2 내지 도 5는 본 발명에 따른 이중 자기저항 메모리 셀의 제1 고정자화층, 공통 자유자화층 및 제2 고정자화층의 자화 방향에 따른 가능한 4가지 저항 상태를 설명하는 셀 단면도들이고,
도 6은 본 발명의 다른 실시예에 따른 이중 자기저항 메모리 셀의 단면도이다.
< 도면 주요 부분에 대한 부호의 설명 >
101: 제 1 반자성층 102: 제 1 고정자화층
103: 제 1 비자성층 104: 공통 자유자화층
105: 제 2 비자성층 106: 제 2 고정자화층
107: 제 2 반자성층

Claims (7)

  1. 자기장 또는 전류에 의해 자화 반전이 가능한 공통 자유자화층과,
    상기 공통 자유자화층의 상면 및 하면에 각각 형성된 제1 및 제2 비자성층과,
    상기 제1 및 제2 비자성층 각각의 일면에 형성되되 상기 공통 자유자화층에 대향하여 형성된 제1 및 제2 고정자화층을 포함하고,
    상기 제2 고정자화층은 상기 공통 자유자화층이 자화 반전되는 자기장 또는 전류에 의해서는 자화 반전되지 않고 동시에 상기 제1 고정자화층이 자화 반전되지 않는 자기장 또는 전류에 의해서 자화 반전이 가능하게 형성된 것을 특징으로 하는 이중 자기저항 메모리 셀.
  2. 제1항에 있어서,
    상기 제1 고정자화층의 일면에 형성되되 상기 제1 비자성층과 대향하여 형성된 제1 반자성층을 더 포함하는 것을 특징으로 하는 이중 자기저항 메모리 셀.
  3. 제1항에 있어서,
    상기 제2 고정자화층 상부에 형성되되 상기 제2 비자성층과 대향하여 형성된 제2 반자성층을 더 포함하는 것을 특징으로 하는 이중 자기저항 메모리 셀.
  4. 제1항에 있어서,
    상기 제1 및 제2 고정자화층 각각의 일면에 형성되되 상기 제1 및 제2 비자성층과 대향하여 형성된 제1 및 제2 반자성층을 더 포함하는 것을 특징으로 하는 이중 자기저항 메모리 셀.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 공통 자유자화층, 상기 제1 고정자화층 및 상기 제2 고정자화층 중 적어도 하나는 두개의 자성층 사이에 Ru층 또는 Cr층이 개재된 합성형 자화층인 것을 특징으로 하는 이중 자기저항 메모리 셀.
  6. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 제1 고정자화층, 상기 제1 비자성층 및 상기 공통 자유자화층으로 구성되는 자기저항 메모리 셀을 제1 메모리부라 하고, 상기 제2 고정자화층, 상기 제2 비자성층 및 상기 공통 자유자화층으로 구성되는 자기저항 메모리 셀을 제2 메모리부라 할 때, 상기 제1 및 제2 메모리부 각각은 자기터널정션 구조 또는 스핀 밸브 구조로 형성된 것을 특징으로 하는 이중 자기저항 메모리 셀.
  7. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 제2 고정자화층의 보자력은 상기 공통 자유자화층의 보자력보다 크고 상기 제1 고정자화층의 보자력보다 작은 것을 특징으로 하는 이중 자기저항 메모리 셀.
KR1020080075921A 2008-08-04 2008-08-04 이중 자기저항 메모리 셀 KR100958469B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080075921A KR100958469B1 (ko) 2008-08-04 2008-08-04 이중 자기저항 메모리 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075921A KR100958469B1 (ko) 2008-08-04 2008-08-04 이중 자기저항 메모리 셀

Publications (2)

Publication Number Publication Date
KR20100015039A KR20100015039A (ko) 2010-02-12
KR100958469B1 true KR100958469B1 (ko) 2010-05-17

Family

ID=42088230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075921A KR100958469B1 (ko) 2008-08-04 2008-08-04 이중 자기저항 메모리 셀

Country Status (1)

Country Link
KR (1) KR100958469B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8649214B2 (en) 2011-12-20 2014-02-11 Samsung Electronics Co., Ltd. Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084288A (ko) * 2002-12-13 2005-08-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
KR20060071955A (ko) * 2004-12-22 2006-06-27 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084288A (ko) * 2002-12-13 2005-08-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
KR20060071955A (ko) * 2004-12-22 2006-06-27 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법

Also Published As

Publication number Publication date
KR20100015039A (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
CN107689415B (zh) 垂直磁化自旋轨道磁性元件
US9793468B2 (en) Magnetoresistive MTJ stack having an unpinned, fixed synthetic anti-ferromagnetic structure
CN102224546B (zh) 具有补偿元件的stram
TWI398871B (zh) 減少功率之磁阻性隨機存取記憶體元件及用於製造一磁阻性記憶體元件之方法
CN102339638B (zh) 具有电子反射绝缘间隔层的stram
JP5788001B2 (ja) 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム
US7606063B2 (en) Magnetic memory device
US7773408B2 (en) Nonvolatile memory device
KR20070106701A (ko) 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치
JP2005191032A (ja) 磁気記憶装置及び磁気情報の書込み方法
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US20060138509A1 (en) Magnetic random access memory with lower switching field through indirect exchange coupling
US7208808B2 (en) Magnetic random access memory with lower switching field
KR20130015927A (ko) 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
KR20130018470A (ko) 반도체 장치
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
KR20070058364A (ko) 기억 소자 및 메모리
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP2008171862A (ja) 磁気抵抗効果素子及びｍｒａｍ
JP4766835B2 (ja) 静磁気結合を利用した磁性ランダムアクセスメモリセル
KR100958469B1 (ko) 이중 자기저항 메모리 셀
US7436700B2 (en) MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
JP2005174969A5 (ko)
JP3738165B2 (ja) 磁気メモリセル
JP2011091342A (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee