KR20050084288A - 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막 - Google Patents

스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막 Download PDF

Info

Publication number
KR20050084288A
KR20050084288A KR1020057010827A KR20057010827A KR20050084288A KR 20050084288 A KR20050084288 A KR 20050084288A KR 1020057010827 A KR1020057010827 A KR 1020057010827A KR 20057010827 A KR20057010827 A KR 20057010827A KR 20050084288 A KR20050084288 A KR 20050084288A
Authority
KR
South Korea
Prior art keywords
layer
spin
magnetic
ferromagnetic
thin film
Prior art date
Application number
KR1020057010827A
Other languages
English (en)
Other versions
KR100663857B1 (ko
Inventor
고이치로 이노마타
노부키 데즈카
Original Assignee
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003271628A external-priority patent/JP4061590B2/ja
Priority claimed from JP2003410966A external-priority patent/JP4873338B2/ja
Application filed by 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Publication of KR20050084288A publication Critical patent/KR20050084288A/ko
Application granted granted Critical
Publication of KR100663857B1 publication Critical patent/KR100663857B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/7368—Non-polymeric layer under the lowermost magnetic recording layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/7368—Non-polymeric layer under the lowermost magnetic recording layer
    • G11B5/7371—Non-magnetic single underlayer comprising nickel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/7368—Non-polymeric layer under the lowermost magnetic recording layer
    • G11B5/7373—Non-magnetic single underlayer comprising chromium
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/739—Magnetic recording media substrates
    • G11B5/73911—Inorganic substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/739—Magnetic recording media substrates
    • G11B5/73911—Inorganic substrates
    • G11B5/73917—Metallic substrates, i.e. elemental metal or metal alloy substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/739—Magnetic recording media substrates
    • G11B5/73911—Inorganic substrates
    • G11B5/73917—Metallic substrates, i.e. elemental metal or metal alloy substrates
    • G11B5/73919—Aluminium or titanium elemental or alloy substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
    • G11B5/739—Magnetic recording media substrates
    • G11B5/73911—Inorganic substrates
    • G11B5/73921—Glass or ceramic substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

작은 전류밀도로 스핀 주입 자화 반전시킬 수 있는 스핀 주입 디바이스 및 이를 사용한 자기 장치와, 이들에 사용되는 자성 박막으로, 강자성 고정층(26)을 포함하는 스핀 편극부(9)와 비자성층의 주입 접합부(7)로 이루어지는 스핀 주입부(1)와, 스핀 주입부(1)에 접해 설치되는 강자성 자유층(27)을 포함하는 스핀 주입 디바이스(14)에 있어서, 비자성층(7)이 절연체(12) 또는 도전체(25)로 이루어지고, 강자성 자유층(27)의 표면에 비자성층(28)이 설치되고, 스핀 주입 디바이스(14)의 막면 수직 방향으로 전류를 흘려, 강자성 자유층(27)의 자화를 반전시킨다. 기가 비트가 넘는 대용량·고속·불휘발의 MRAM을 비롯하여 각종 자기장치나 자기 메모리 장치에 이용 가능하다.

Description

스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고 이들에 사용되는 자성 박막 {SPIN INJECTION DEVICE, MAGNETIC DEVICE USING THE SAME, MAGNETIC THIN FILM USED IN THE SAME}
본 발명은 전자의 스핀을 제어한 기능 디바이스, 특히 기가 비트가 넘는 대용량·고속·불휘발성 자기 메모리에 이용하고, 보다 작은 전류 밀도로 스핀 주입 자화 반전을 가능하게 하기 위한 스핀 주입 디바이스와, 이를 사용한 스핀 주입 자기 장치 및 스핀 주입 자기 메모리 장치에 관한 것이다.
또, 본 발명은 스핀 분극율이 큰 자성 박막 및 그것을 사용한 자기저항 효과소자 및 자기 디바이스에 관한 것이다.
최근, 강자성층/비자성 금속층/강자성층으로 이루어지는 거대 자기 저항(GMR) 효과 소자 및 강자성층/절연체층/강자성층으로 이루어지는 강자성 스핀 터널 접합(MTJ) 소자가 개발되어, 새로운 자계 센서나 자기 메모리(MRAM)에의 응용이 기대되고 있다.
GMR은 외부 자장에 의해 2개의 강자성층의 자화를 서로 평행 또는 반평행(反平行)으로 제어함으로써, 계면(界面)에서의 스핀 의존 산란에 의해 저항이 서로 상이한 것에 기인하여 거대 자기 저항 효과를 얻을 수 있다. 한편, MTJ에서는 외부 자장에 의해 2개의 강자성층의 자화를 서로 평행 또는 반평행으로 제어함으로써, 막면(膜面) 수직 방향의 터널 전류의 크기가 서로 상이한, 이른바 터널 자기 저항(TMR) 효과를 얻을 수 있다(예를 들면, T. Miyazaki와 N.Tezuka, "Spin polarized tunneling in ferromagnet/insulator/ferromagnet junctions", (1995), J.Magn.Magn.Mater, L39, p.1231 참조).
터널 자기 저항율 TMR는 사용하는 강자성체와 절연체의 계면에서의 스핀 분극율 P에 의존하고, 두 개의 강자성체의 스핀 분극율을 각각 P1, P2라고 하면, 일반적으로 다음의 식 (1)로 주어지는 것이 알려져 있다.
여기서, 강자성체의 스핀 분극율 P는 0 < P ≤ 1의 값을 취한다. 현재, 알려져 있는 실온에서의 최대 터널 자기 저항율 TMR은 P ~ 0.5의 CoFe 합금을 사용한 경우의 약 50 퍼센트이다.
GMR 소자는 이미 하드 디스크용 자기 헤드에 실용화되어 있다. MTJ 소자는 현재, 하드 디스크용 자기 헤드 및 불휘발성 자기 메모리(MRAM)에의 응용이 기대되고 있다. MRAM에서는 MTJ 소자를 매트릭스형으로 배치하고, 별도로 설치한 배선에 전류를 흘려 자계를 인가함으로써, 각 MTJ 소자를 구성하는 두 개의 자성층을 서로 평행, 반평행으로 제어함으로써, "1", "0"을 기록시킨다. 판독은 TMR 효과를 이용하여 행한다. 그러나, MRAM에서는 대용량화를 위해 소자 사이즈를 작게 하면, 반(反)자계의 증대에 의해 자화 반전에 필요한 전류가 증가하고, 소비 전력이 증대한다는 해결해야 할과제를 안고 있다.
이와 같은 과제를 해결하는 방법으로서는, 비자성 금속층을 사이에 두고 두 개의 자성층이 서로 반평행으로 결합되어 있는 3층 구조(인공 반(反)강자성막, Synthetic Antiferromagnet, 이하 "SyAF"로 기재한다)가 제안되어 있다(예를 들면, 일본 특허공개공보 평9-251621호 참조). 이와 같은 SyAF 구조를 사용하면 반자계가 경감하기 때문에, 소자 사이즈를 작게 해도 자화 반전에 필요한 자장이 저감된다.
한편, 최근, J. C. Slonczewski, "Current-driven exitation of magnetic multilayers", (1996), J.Magn.Magn.Mater., 159, L1-L7에 개시되어 있는 바와 같이, 전류 자장을 이용하지 않는 새로운 스핀 반전법이 이론적으로 제안되어 실험적으로도 실현되어 있다(예를 들면, J. A. Katine, F. J. Albert, R. A. Rukman, E. B. Myers 및 D. C. Ralph, "Current-Driven Magnetization Reversal and Spin-Wave Exitations in Co/Cu/Co Pillars", (2000), Phy. Rev. Lett., 84, pp. 3149-3152 참조).
상기 스핀 반전법은 도 25에 그 원리를 나타낸 바와 같이, 제1 강자성층(101)/비자성 금속층(103)/제2 강자성층(105)으로 이루어지는 3층 구조에 있어서, 제2 강자성층(103)으로부터 제1 강자성층(101)에 전류를 흐르게 하면, 제1 강자성층(101)으로부터 비자성 금속층(103)을 통하여 제2 강자성층(105)에 스핀 편극(偏極) 전자가 주입되고, 제2 강자성층(105)의 스핀이 반전하는 것이며, 스핀 주입에 의한 자화 반전으로 불리고 있다.
이 스핀 주입 자화 반전은 3층 구조에 있어서, 제1 강자성층(101)의 스핀이 고정되어 있다고 하면, 제1 강자성층(101)으로부터 비자성 금속층(103)을 거쳐 스핀 주입하면, 주입한 상방향 스핀(다수 스핀)이 제2 강자성층(105)의 스핀에 토크(torque)를 부여하고, 그 스핀을 같은 방향으로 맞춘다. 따라서, 제1 강자성층(101)과 제2 강자성층(105)의 스핀이 평행하게 된다. 한편, 전류의 방향을 역으로 부여하고, 제2 강자성층(105)로부터 제1 강자성층(101)에 스핀 주입하면, 제1 강자성층(101)과 비자성 금속층(103)의 계면에서 하향 스핀(소수 스핀)이 반사하고, 반사한 스핀이 제2 강자성층(105)의 스핀에 토크를 부여하고, 그 스핀을 같은 방향, 즉 하방향으로 맞추려고한다. 그 결과, 제1 강자성층(101)과 제2 강자성층(105)의 스핀은 반평행으로 된다. 따라서, 이 3층 구조의 스핀 주입 자화 반전에서는 전류의 방향을 바꾸는 것에 의해 제1 강자성층과 제2 강자성층의 스핀을 평행으로 하거나 반평행으로 하거나 할 수 있다.
최근, 강자성층/비자성 금속층의 다층막으로 이루어지는 거대 자기저항(GMR) 효과소자, 및 강자성층/절연체층/강자성층으로 이루어지는 터널 자기저항 효과소자나 강자성 스핀 터널 접합(MTJ) 소자가 새로운 자계 센서나 불휘발성 랜덤 액세스 자기 메모리(MRAM) 소자로서 주목되고 있다.
거대 자기저항 효과소자에는, 막면 내에 전류를 흐르게 하는 타입의 CIP(Current In Plane) 구조의 거대 자기저항 효과소자와, 막면 수직 방향으로 전류를 흐르게 하는 타입의 CPP(Current Perpendicular to the Plane)구조의 거대 자기저항 효과소자가 알려져 있다. 거대 자기저항 효과소자의 원리는 자성층과 비자성층의 계면에서의 스핀 의존 산란에 있어, 일반적으로 CPP 구조의 거대 자기저항 효과소자 쪽이 CIP 구조의 거대 자기저항 효과소자보다 GMR이 크다.
이와 같은 거대 자기저항 효과소자는, 강자성층의 한쪽에 반 강자성층을 근접시켜 강자성층의 스핀을 고정시키는 스핀 밸브형이 이용되고 있다. CPP 구조의 스핀 밸브형 거대 자기저항 효과소자의 경우, 반강자성층의 전기 저항율이 200μΩ·cm정도로 GMR막에 비해 2자리수 정도 크기 때문에, GMR 효과를 엷게 할 수 있어 스핀 밸브형의 CPP 구조의 거대 자기저항 효과소자의 자기 저항의 값은 1% 이하로 작다. 그러므로, CIP 구조의 거대 자기저항 효과소자는 이미 하드 디스크의 재생 헤드에 실용화되어 있지만, CPP 구조의 거대 자기저항 효과소자는 아직 실용에 이르고 있지 않다.
한편, 터널 자기저항 효과소자나 MTJ에서는, 외부 자계에 의해 2개의 강자성층의 자화를 서로 평행 또는 반평행으로 제어함으로써, 막면 수직 방향의 터널 전류의 크기가 서로 상이한, 이른바 터널 자기 저항(TMR)효과가 실온에서 얻어지는(상기한 T. Miyazaki 및 N. Tezuka, "Spin polarized tunneling in ferromagnet/insulator/ferromagnet junctions", (1995), J. Magn. Magn. Mater, L39, p.1231을 참조).
TMR 소자는 현재, 하드 디스크용 자기 헤드 및 불휘발성 랜덤 액세스 자기 메모리(MRAM)에의 응용이 기대되고 있다. MRAM에서는 MTJ 소자를 매트릭스형으로 배치하고, 별도로 설치한 배선에 전류를 흘려 자계를 인가하여 각 MTJ 소자를 구성하는 두 개의 자성층을 서로 평행, 반평행으로 제어함으로써, "1", "0"을 기록시킨다. 판독은 TMR 효과를 이용하여 행한다. 그러나, MRAM에서는 고밀도화를 위해 소자 사이즈를 작게 하면 소자의 불균일에 수반하는 노이즈가 증대하고, TMR의 값이 현상태에서는 부족하다는 문제가 있다. 따라서, 보다 큰 TMR를 나타내는 소자의 개발이 필요하다. 상기 (1)식으로부터 알 수 있듯이, P = 1인 자성체를 사용하면 무한하게 큰 TMR가 기대된다. P = 1의 자성체는 하프 메탈(half metal, 반금속)이라고 한다.
지금까지, 밴드 구조 계산에 의하여, Fe3O4, CrO2, (La-Sr)MnO3, Th2MnO7, Sr2FeMoO6 등의 산화물, NiMnSb 등의 하프 호이슬러 합금(half Heusler al1oy), 및 Co2MnGe, Co2MnSi, Co2CrAl 등의 L21 구조를 가지는 호이슬러 합금 등이 하프 메탈로서 알려져 있다. 예를 들면, Co2MnGe 등의 종래의 L21 구조를 가지는 풀 호이슬러 합금은 기판을 200℃ 정도로 가열하고, 또한 그 막두께를 통상 25nm 이상으로 하여 제작할 수 있는 것이나, T. Ambrose, J. J. Crebs 및 G. A. Prinz, "Magnetic properties of single crystal Co2MnGe Heusler al1oy films", (2000), App l. Phys. Lett., Vol 1.87, p. 5463에 의해 보고되어 있다.
최근, 하프메탈의 Co2CrAl의 구성 원소인 Cr의 일부를 Fe로 치환한 Co2Fe0.4Cr0.6Al도 밴드 구조의 이론 계산에 의하면, L21형의 하프 메탈인 것이, T. Block, C. Felser, 과 J. Windeln, "Spin Polarized Tunneling at Room Temperature in a Heusler Compound-a non-oxide Materials with a Large Negative Magnetoresistance Effect in Low Magnetic Fields", Apri1 28, 2002, Intermag Digest, EEO1에 의해 보고되었다. 그러나, 그 박막 및 터널 접합은 제작되어 있지 않다. 따라서, 종래의 L21형 화합물과 마찬가지로, 이 박막이 하프 메탈 특성이나 큰 TMR 특성을 나타내는지 여부는 실험적으로는 전혀 모른다.
그러나, 이와 같은 스핀 주입법은 장래의 나노 구조 자성체의 스핀 반전법으로서 유망하지만, 스핀 주입에 의한 자화 반전에 필요한 전류 밀도가 107A/cm2 이상으로 매우 크고, 이것이 실용상의 해결해야 할 과제로 되어 있다.
그런데, 본 발명자들은 비자성 금속층을 사이에 두고 2개의 강자성층이 서로 반평행으로 결합되어 있는 3층 구조로, 별도로 설치한 비자성 금속층 또는 절연층을 통하여 강자성층으로부터 전류를 흐르게 하면, 보다 작은 전류 밀도로 스핀 주입에 의한 자화 반전을 일으킬 수 있는 것을 발견하였다.
또한, 상기 3층 구조 대신에 강자성 자유층 및 비자성층으로 이루어지는 2층 구조 및 강자성 자유층, 비자성층, 강자성층으로 이루어지는 3층 구조를 사용해도 상기와 동일한 작용 효과를 얻을 수 있는 것을 발견하였다.
또, 종래의 하드 디스크의 재생 헤드에 실용화되어 있는 CIP 구조의 거대 자기저항 효과소자에 있어서는 고기록 밀도를 향해 미세화가 진행되어 있지만, 소자의 미세화에 따라 신호 전압의 부족이 예측되고 있고, CIP 구조의 거대 자기저항 효과소자 대신에 CPP 구조의 거대 자기저항 효과소자의 고성능화가 요구되고 있지만, 아직도 실현되고 있지 않다.
상기의 하프 메탈의 Co2CrAl를 제외하고, 하프 메탈 박막이 제작되고 있지만, 기판을 300℃ 이상으로 가열하든지, 또는 실온에서 성막(막형성) 후 300℃ 이상의 온도로 열처리하는 것이 필요하다. 그러나, 지금까지 제작된 박막이 하프 메탈이었다는 보고는 없다. 그리고, 이들 하프 메탈을 사용한 터널 접합 소자의 제작도 일부 시도되고 있지만, 모두 실온의 TMR는 기대에 반하여 작고, Fe3O4를 사용한 경우의 고작 10%가 최대이었다. 이처럼 종래의 하프 메탈 박막은 그 구조를 얻기 위해 기판 가열이나 열처리를 필요로 하고 있고, 그에 따라 표면의 거칠기(roughness)가 증대하거나, 또는 산화하거나 하는 것도 큰 TMR를 얻을 수 없는 원인의 하나로 생각되고 있다. 한편, 박막에서는 벌크 재료와 달리, 표면에 있어서는 하프 메탈 특성을 나타내지 않을 가능성이 있는 것, 또 하프 메탈 특성은 조성이나 원자 배열의 규칙도에 민감하고, 특히 터널 접합에서는 그 계면에서 하프 메탈의 전자 상태를 얻는 것이 곤란하다 것도 큰 TMR를 얻을 수 없는 원인과 추정된다. 이상으로부터, 하프 메탈 박막의 제작이 실제로는 매우 곤란하고, 각종의 자기저항 효과소자에 사용할 수 있는 양호한 하프 메탈 박막을 얻지 못하고 있다는 과제가 있다.
밴드 구조의 이론 계산으로 하프 메탈인 것이 예측되고 있는 Co2CrAl나 Co2Fe0.4Cr0.6Al 박막 및 이 박막을 사용한 터널 접합은 제작되고 있지 않다. 일반적으로 자성 박막 재료에 있어서, 박막과 벌크 재료에서는 특히 표면에서 전자 상태가 상이하였다. 이 때문에, 벌크 재료에 있어서는 하프 메탈이더라도 박막에 있어서 하프 메탈이 된다는 보증은 없다. 하물며, 밴드 구조의 이론 계산으로 하프 메탈인 것이 나타나도, 실제로 박막으로 하프 메탈을 얻을 수 있는 보증은 없다. 그것은, 지금까지 이론적으로 나타낸 상기한 각종 하프 메탈이 실험적으로 얻지 못하고 있다는 것을 말하고 있다. 따라서, 종래의 풀 호이슬러 합금인 L21형 화합물과 마찬가지로, Co2CrAl 및 Co2Fe0.4Cr0.6Al 박막이 실험적으로 하프 메탈 특성이나 큰 TMR 특성을 나타내는지 여부는 전혀 알지 못한다.
종래, 이론적으로 하프 메탈인 것이 지적되고 있는 재료는 상기한 바와 같이 많이 있지만, 어느 것도 제작된 박막은 실온에서 하프 메탈 특성을 나타내고 있지 않다. 그러므로, 하프 메탈이라면 기대될 것 같은 실온에서의 CPP 구조의 거대 자기저항 효과소자에 의한 큰 GMR나 MTJ 소자로부터의 큰 TMR는 얻을 수 없다는 과제가 있다.
본 발명은 이하의 상세한 발명 및 본 발명의 몇 개의 실시예를 나타내는 첨부 도면을 참조하여, 더욱 잘 이해될 것이다. 그리고, 첨부 도면에 나타낸 각종 실시예는 본 발명을 특정 또는 한정하는 것을 의도하는 것이 아니고, 단지 본 발명의 설명 및 이해를 용이하게 하기 위한 것일뿐이다.
도면 중,
도 1은 본 발명의 제1 실시예의 스핀 주입 디바이스의 개념도이며, (a)는 SyAF의 스핀이 아래로 하방향인 상태, (b)는 스핀 주입에 의해 SyAF의 스핀이 상방향으로된 상태를 나타낸 개념도이다.
도 2는 주입 접합부가 비자성 절연층인 제1 실시예의 스핀 주입 디바이스의 개략도이다.
도 3은 본 발명의 스핀 주입 디바이스의 제2 실시예를 나타낸 개략도이다.
도 4는 본 발명의 스핀 주입 디바이스의 제3 실시예를 나타낸 개략도이다.
도 5는 제3 실시예의 스핀 주입 디바이스의 자화 반전을 설명하는 모식도이다.
도 6은 본 발명의 스핀 주입 디바이스의 제4 실시예를 나타낸 개략도이다.
도 7은 제4 실시예의 스핀 주입 디바이스의 자화 반전을 설명하는 모식도이다.
도 8은 본 발명의 스핀 주입 자기 장치의 개략도이다.
도 9는 본 발명에 사용할 수 있는 자성 박막의 단면도이다.
도 10은 본 발명에 사용할 수 있는 자성 박막의 변형예의 단면도이다.
도 11은 자성 박막에 사용하는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1)의 구조를 모식적으로 설명하는 도면이다.
도 12는 본 발명에 따른 제2 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 단면을 나타낸 도면이다.
도 13은 본 발명에 따른 제2 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 변형예의 단면을 나타낸 도면이다.
도 14는 본 발명에 따른 제2 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 변형예의 단면을 나타낸 도면이다.
도 15는 본 발명에 따른 제3 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 단면을 나타낸 도면이다.
도 16은 본 발명에 따른 제3 실시예에 의한 자성 박막을 사용한 자기 저항 효과소자의 변형예의 단면을 나타낸 도면이다.
도 17은 본 발명의 자성 박막을 사용한 자기저항 효과소자에 외부 자계를 인가한 때의 저항을 모식적으로 설명하는 도면이다.
도 18은 실온에 있어서의 실시예 1의 스핀 주입 디바이스의 스핀 주입 자화 반전을 나타낸 도면이다.
도 19는 실온에 있어서의 실시예 2의 스핀 주입 디바이스의 스핀 주입 자화 반전을 나타낸 도면이다.
도 20은 실온에 있어서의 비교예의 (a) 자기 저항 곡선과 (b)스핀 주입 자화 반전을 나타낸 도면이다.
도 21은 Co2Fe0.5Cr0.5Al 박막의 X선 회절을 측정한 결과를 나타낸 도면이다.
도 22는 Co2Fe0.5Cr0.5Al 박막의 실온에 있어서의 자화 특성을 나타낸 도면이다.
도 23은 도 13에 나타낸 터널 자기저항 효과소자의 저항의 자장 의존성을 나타낸 도면이다.
도 24는 도 12에 나타낸 터널 자기저항 효과소자의 저항의 자장 의존성을 나타낸 도면이다.
도 25는 종래의 스핀 자화 반전의 원리를 나타낸 개략도이다.
그래서, 본 발명은 보다 작은 전류 밀도로 스핀 주입 자화 반전을 할 수 있는 스핀 주입 디바이스와, 이 스핀 주입 디바이스를 사용한 자기 장치 및 자기 메모리 장치를 제공하는 것을 목적으로 하는 것이다.
또, 본 발명은 상기 과제를 감안하여, 스핀 분극율이 큰 자성 박막 및 그것을 사용한 자기저항 효과소자 및 자기 디바이스를 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위하여, 청구항 1에 기재된 스핀 주입 디바이스는, 스핀 편극부와 주입 접합부를 가지는 스핀 주입부와, 비자성층을 사이에 두고 자기적으로 반평행으로 결합한 자화의 크기가 상이한 제1 자성층 및 제2 자성층을 가지는 SyAF를 구비하고, SyAF와 주입 접합부가 접합되어 있고, 스핀 주입부로부터 스핀 편극 전자를 주입하고 제1 자성층 및 상기 제2 자성층의 자화가 반평행 상태를 유지한 채로 자화 반전하는 구성으로 하였다. 상기 구성에 더하여, 스핀 주입부의 주입 접합부를 비자성 도전층 및 비자성 절연층 중 어느 하나로 할 수 있다. 스핀 편극 전자를 스핀 주입부의 주입 접합부에 있어서 스핀 보존 전도 가능 또는 터널 접합 가능하게 할 수 있다. 또, 스핀 주입부의 스핀 편극부를 강자성층으로 해도 된다. 스핀 주입부의 스핀 편극부를 강자성층의 스핀을 고정하는 반강자성층을 접하여 설치해도 된다. 또한, 스핀 주입부의 주입 접합부와 접합한 SyAF의 제1의 자성층 및 제2 자성층의 가로세로비(aspect ratio)가 2 이하인 것이 바람직하다. 이와 같은 구성의 스핀 주입 디바이스에서는 스핀 편극부로부터 주입 접합부를 통하여 스핀 주입하면, SyAF의 스핀이 반평행 상태를 유지한 채로 자화 반전한다. 따라서, 본 발명의 스핀 주입 디바이스는 보다 작은 전류 밀도로 자화 반전을 일으킬 수 있다.
청구항 7에 기재된 스핀 주입 자기 장치는, 비자성층을 사이에 두고 자기적으로 반평행으로 결합한 자화의 크기가 상이한 제1 자성층 및 제2 자성층을 가지는 동시에, 제1 자성층과 제2 자성층의 자화가 반평행 상태를 유지한 채로 자화 반전 가능한 자유층(free layer)과 자유층과 절연층을 통하여 터널 접합한 강자성 고정층을 구비하고, 강자성 고정층과 자유층이 강자성 스핀 터널 접합한 구성으로 한 것이다. 상기 구성에 더하여, 자유층에 접합하는 주입 접합부와 스핀 편극부를 가지는 스핀 주입부를 구비해도 된다. 또, 스핀 주입부의 주입 접합부를 비자성 도전층과 비자성 절연층 중 어느 하나로 할 수 있다. 스핀 편극 전자를 스핀 주입부의 주입 접합부에 있어서, 스핀 보존 전도 가능 또는 터널 접합 가능하게 할 수도 있다. 또한, 스핀 주입부의 스핀 편극부를 강자성층으로 할 수 있다. 스핀 주입부의 스핀 편극부를 강자성층의 스핀을 고정하는 반 강자성층에 접하여 설치해도 된다. 스핀 주입부의 주입 접합부와 접합한 자유층의 제1 자성층 및 제2 자성층의 가로세로비를 2 이하로 할 수 있다. 스핀 주입부의 주입 접합부를 워드선으로 해도 된다. 이 구성의 스핀 주입 자기 장치에서는 스핀 주입하면 자유층의 자화 반전이 일어나 고정층의 자화와 평행 또는 반평행으로 되는 것에 의해 터널 자기 저항 효과가 출현한다. 따라서, 본 발명의 스핀 주입 자기 장치는 보다 작은 전류 밀도로 스핀 주입에 의한 자유층의 자화 반전을 일으킬 수 있다.
청구항 15에 기재된 스핀 주입 디바이스는, 강자성 고정층을 포함하는 스핀 편극부와 비자성층의 주입 접합부로 이루어지는 스핀 주입부와 스핀 주입부에 접하여 설치되는 강자성 자유층을 포함하는 스핀 주입 디바이스에 있어서, 비자성층이 절연체 또는 도전체로 이루어지고, 강자성 자유층의 표면에 비자성층이 설치되고, 스핀 주입 디바이스의 막면 수직 방향으로 전류를 흘려, 강자성 자유층의 자화를 반전시키는 것을 특징으로 한다. 여기서, 강자성 자유층은 Co 또는 Co합금이며, 강자성 자유층의 표면에 설치되는 비자성층은 Ru층이며, 그 막두께가 0.1 ∼ 20nm인 것이 바람직하다.
또, 청구항 17에 기재된 스핀 주입 디바이스는 강자성 고정층을 포함하는 스핀 편극부와 비자성층의 주입 접합부로 이루어지는 스핀 주입부와 스핀 주입부에 접해 설치되는 강자성 자유층을 포함하는 스핀 주입 디바이스에 있어서, 비자성층이 절연체 또는 도전체로 이루어지고, 강자성 자유층의 표면에 비자성층과 강자성층이 설치되고, 스핀 주입 디바이스의 막면 수직 방향으로 전류를 흘려, 강자성 자유층의 자화를 반전시키는 것을 특징으로 한다. 강자성 자유층 및 강자성층은 Co 또는 Co합금이며, 강자성 자유층의 표면에 설치되는 비자성층은 Ru층이며, 그 막두께가 2 ∼ 20nm이라도 된다. 이 구성의 스핀 주입 디바이스에서는 스핀 편극부로부터 주입 접합부를 통하여 스핀 주입하면 강자성 자유층이 자화 반전한다. 따라서, 본 발명의 스핀 주입 디바이스는 보다 작은 전류 밀도로 자화 반전을 일으킬 수 있다.
또, 청구항 19에 기재된 스핀 주입 자기 장치는, 청구항 15 ∼ 18 중 어느 하나에 기재된 스핀 주입 디바이스를 사용한 것이다. 이 구성의 스핀 주입 자기 장치에서는 스핀 주입하면 강자성 자유층의 자화 반전이 일어나 강자성 고정층의 자화와 평행 또는 반평행으로 되는 것에 의하여, 거대 자기 저항 효과 또는 터널 자기 저항 효과가 출현한다. 따라서, 본 발명의 스핀 주입 자기 장치는 보다 작은 전류 밀도로 스핀 주입에 의한 강자성 자유층의 자화 반전을 일으킬 수 있다.
또, 청구항 20에 기재된 스핀 주입 자기 메모리 장치는, 청구항 15 ∼ 18 중 어느 하나에 기재된 스핀 주입 디바이스를 사용한 것이다. 이 구성의 스핀 주입 자기 메모리 장치에서는 스핀 주입하면 강자성 자유층의 자화 반전이 일어나 강자성 고정층의 자화와 평행 또는 반평행으로 되는 것에 의하여 거대 자기 저항 효과 또는 터널 자기 저항 효과가 출현한다. 따라서, 본 발명의 스핀 주입 자기 메모리 장치 장치는 보다 작은 전류 밀도로 스핀 주입에 의한 강자성 자유층의 자화 반전에 의한 메모리 장치를 제공할 수 있다.
또, 본 발명자들은, Co2FexCr1-xAl(0 ≤x ≤1) 박막을 제작한 결과, 이 막은 실온에서 강자성이고, 또한 기판을 가열 하지 않고 L21, B2, A2 구조 중 어느 하나의 구조를 제작할 수 있는 것을 발견하여 본 발명을 완성하기에 이르렀다.
상기 목적은 청구항 21에 기재된 자성 박막에 의하면, 기판 상에 형성되는 Co2FexCr1-xAl박막을 구비하고, Co2FexCr1-xAl박막은 L21, B2, A2구조의 어느 것인가 하나의 구조를 가지고, 또한 0 ≤x ≤1인 것에 의해 달성된다. 상기 구성에 있어서, Co2FexCr1-xAl 박막은 기판을 가열 하지 않고 성막 될 수 있다. 상기 기판은 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나이면 된다. 또, 기판과 Co2FexCr1-xAl 박막의 사이에 버퍼층이 설치되어 있어도 된다. 이 버퍼층으로서는 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나를 사용할 수 있다. 이 구성에 의하면, 실온에서 강자성이며, 스핀 분극율이 큰 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막을 얻을 수 있다.
또, 청구항 26에 기재된 터널 자기저항 효과소자는, 기판 상에 복수의 강자성층을 가지고, 적어도 한쪽의 강자성층이 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지는 것을 특징으로 한다. 상기 강자성층은 고정층과 자유층으로 이루어지고, 자유층은 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, O ≤x ≤1) 자성 박막으로 이루어지는 것이 바람직하다. 또, Co2FexCr1-xAl 박막은 기판을 가열하는 것에 의존하지 않고 성막할 수 있다. 이 경우, 기판은 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나이면 된다. 또, 기판과 Co2FexCr1-xAl 박막의 사이에 버퍼층이 설치되어 있어도 된다. 이 버퍼층은 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 구성될 수 있다. 상기 구성에 의하면 실온에 있어서 저(低) 외부자계에서 TMR이 큰 터널 자기저항 효과소자를 얻을 수 있다.
또한, 청구항 32에 기재된 거대 자기저항 효과소자는 기판 상에 복수의 강자성층을 가지고, 적어도 한쪽의 강자성층이 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지고, 막면 수직 방향으로 전류가 흐르는 구조로 한 것을 특징으로 한다. 상기 강자성층은 고정층과 자유층으로 이루어지고, 자유층은 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지는 것이 바람직하다. 상기 Co2FexCr1-xAl 박막은 기판의 가열없이 성막할 수 있다. 기판과 Co2FexCr1-xAl 박막의 사이에 버퍼층을 설치하도록 해도 된다. 기판으로는 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나이면 된다. 또, 버퍼층은 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 구성할 수 있다. 상기 구성에 의하면, 실온에 있어서 저 외부자계에서 GMR이 큰 거대 자기저항 효과소자를 얻을 수 있다.
또, 청구항 38에 기재된 자기 디바이스는 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막이 기판 상에 형성되어 이루어지는 것을 특징으로 한다. 이 경우, 자유층이 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막로 이루어지는 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용하면 된다. 바람직하게는, 터널 자기저항 효과소자 또는 거대 자기저항 효과소자가 기판을 가열하지 않고 제작되고 있다. 또, 기판과 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막 사이에 버퍼층이 설치된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용할 수 있다. 상기 기판이 열산화 Si, 유리, Mg0 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나로 한 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용할 수 있다. 버퍼층으로서, Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나를 사용한 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용하면 된다. 상기 구성에 의하면, 실온에 있어 저 외부자계에서 TMR이나 GMR인 큰 자기저항 효과소자를 사용한 자기 디바이스를 얻을 수 있다.
또한, 청구항 44에 기재된 자기 헤드 및 자기 기록 장치는, L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막이 기판 상에 형성되어 이루어지는 것을 특징으로 한다. 상기 구성에 있어서, 바람직하게는 자유층이 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막인 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한다. 기판을 가열하지 않고 제작된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용해도 된다. 또, 기판과 Co2FexCr1-xAl(여기서, 0 ≤x ≤1)박막 사이에 버퍼층이 설치된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용해도 된다. 또, 기판이, 열산화 Si, 유리, MgO 단결정, GaAs 단결정, L21 중 어느 하나인 터널 자기저항 효과소자 또는 거견 자기저항 효과소자를 사용할 수도 있다. 또한, 버퍼층이, Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 이루어지는 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용해도 된다. 상기 구성에 의하면, 실온에 있어서 저외부 자계에서 TMR이나 GMR이 큰 자기저항 효과소자를 사용함으로써, 대용량이면서 고속인 자기 헤드 및 자기 기록 장치를 얻을 수 있다.
이하, 도면에 나타낸 실시예에 따라서 본 발명을 상세하게 설명한다. 각 도면에 있어서 동일 또는 대응하는 부재에는 동일 부호를 사용한다.
도 1은 본 발명의 스핀 주입 디바이스의 개념도이며, (a)는 SyAF의 스핀이 하방향인 상태, (b)는 스핀 주입에 의해 SyAF의 스핀이 상방향으로 된 상태를 나타낸 개념도이다. 도 1에 나타낸 바와 같이, 본 발명의 스핀 주입 디바이스(10)는 스핀 편극부(9)와 주입 접합부(7)를 가지는 스핀 주입부(1)와, 반강자성 결합하는 비자성층(2)를 사이에 두고 제1 자성층(4)과 제2 자성층(6)이 3층 구조를 형성하는 SyAF3를 구비하고, 이들이 적층 구조를 형성한다.
먼저, 본 발명에 따른 SyAF3에 대하여 설명한다.
강자성체가 단층막의 자화 반전에 필요한 자장 Hsw는, 1축 자기 이방성 Ku, 포화 자화 Ms, 막두께 t, 폭 w를 사용하여 일반적으로 다음의 식 (2)로 부여된다.
여기서, 제1 항은 자기 이방성에 의한 항, 제2 항은 반자계에 의한 항이다.
한편, 마찬가지로 단자구 구조를 취하는 경우, 2개의 강자성층의 막두께 t1, t2, 포화 자화 M1, M2를 가지는 SyAF의 자화 반전 자장은 다음의 식 (3)으로 주어진다.
여기서, , w는 SyAF의 폭이다.
상기 식 (2) 및 식 (3)에 있어서, C(k)는 가로세로비 k에 의존하는 반자계 계수이며, k가 1에 가까워질수록 작아지고, k = 1에서는 C(k) = 0이다. 여기서, 가로세로비 k는 t/w이다. 따라서, 제1 자성층(4)의 경우에는 t1/w이며, 제2 자성층(6)의 경우에는, t2/w 이다[도 1 (a) 참조].
미소한 소자의 경우, 일반적으로 식 (2), 식 (3) 모두 제2 항쪽이 제1 항을 상회하므로, 또 ΔM < Ms이므로, w가 같을 때 SyAF쪽이 자화 반전자장이 작아진다. 한편, C(k)는 k = 1일 때 영(zero, 0)이 되므로, 자화 반전 자장은 식 (2), 식 (3)의 제1 항, 즉 자기 이방성에 의해 결정되고, 소자 사이즈에 의존하지 않게 된다. 그러나, 단층막의 경우에는 k가 적어도 2 이하에서는 다자구 구조가 되기 때문에, 자화 반전 자장은 식 (2)에서는 주어지지 않고, 그 값은 더욱 크게 됨과 동시에 소자 사이즈에 의존한다. 따라서, 단층막의 경우에는 k ≤2의 소자는 현실적이지 않다.
그런데 본 발명자들은 본 발명에 따른 SyAF의 경우에는 k ≤2, 특히 k = 1에서도 단자구 구조가 되는 것을 발견하였다. 그 결과, 본 발명에 따른 SyAF는 보다 작은 자화 반전 자장을 얻을 수 있고, 특히 k = 1의 소자에서는 자화 반전 자장은 소자 사이즈에 의존하지 않는다. 본 발명은 이 발견에 기초하고 있으며, SyAF에 스핀 편극 전자를 주입함으로써, 더욱 작은 전류 밀도로 자화 반전을 실현할 수 있다. 특히, k = 1의 경우에는 C(k)가 영이 되므로, 자화 반전 자장이 현저하게 작아진다.
이와 같은 본 발명에 따른 SyAF3는 도 1 (a) 및 (b)에 나타낸 바와 같이, 비자성층(2)을 사이에 두고 제1 자성층(4)과 제2 자성층(6)의 두 개의 자성층이 서로 반평행으로 자기 결합되어 있는 3층 구조이며, 각각의 막두께는 나노미터 사이즈로 형성되어 있다. 이 SyAF3에 스핀 주입부(1)의 비자성 금속층의 주입 접합부(7)를 통하여 강자성층의 스핀 편극부(9)로부터 스핀 주입함으로써, SyAF3의 자화 반전을 실현한다.
비자성층(2)는 이것을 통한 양자성층의 자화를 반강자성 결합시키는 물질이며, 이 반강비자성층으로서 루테니움(Ru), 이리듐(Ir), 로지움(Rh)이 이용 가능하다. 그리고, 도 1 (a) 중, 도면부호 (5) 및(8)은 전류를 흐르게 하기 위한 단자를 나타내고 있다. 강자성층 및 자성층은 도전체이므로 전극과 겸용할 수 있지만, 전극을 별도로 설치하여 전류를 흘려도 된다.
도 1 (b)에 나타낸 바와 같이, 본 발명에 따른 SyAF3에 있어서는, 제1 자성층(4)의 스핀과 제2 자성층(6)의 스핀이 반평행 상태를 유지한 채로 자기적으로 결합되어 있다. 즉, 제1 자성층(4)의 자화와 제2 자성층(6)의 자화는 크기가 상이한 반평행 상태의 자화, 즉 크기의 상이한 반평행 상태의 스핀을 가지고 있다. 제1 자성층(4)의 두께를 t1, 자화를 M1으로 하고, 제2 자성층(6)의 두께를 t2, 자화를 M2로 하면, 자화가 큰 쪽의 방향(t1M1 - t2M2)을 도 1 중의 강자성층(9)의 스핀을 나타낸 화살표에 대하여 SyAF의 스핀의 방향 ↑ 또는 ↓으로 할 수 있다. SyAF3의 자성층(4) 및 자성층(6)의 반평행 자화의 크기에 차이를 두려면, t1M1과 t2M2를 상이하도록 하면 된다.
스핀 주입부(1)는 강자성층으로 이루어지는 스핀 편극부(9)와 비자성 도전층으로 이루어지는 주입 접합부(7)을 적층한 구조이며, 비자성 도전층의 주입 접합부(7)는 나노미터 사이즈이다. 여기서, 나노미터 사이즈는 전자가 그 운동량과 스핀을 보존한채 전도 가능한 크기를 의미한다. 즉, 이 주입 접합부(7)은 스핀 보존 전도 가능한 크기이다. 주입 접합부(7)가 금속인 경우에는, 전자의 평균 자유 행정은 1㎛ 이하며, 이 1㎛ 이하의 사이즈의 소자에서는 주입된 스핀은 완화되지 않고 다른 쪽으로 흘러들 수가 있다. 스핀 주입부(1)의 주입 접합부(7)는 도 2에 나타낸 바와 같이 비자성 절연층(12)이라도 된다. 이 비자성 절연층(12)은 터널 전류가 흐르는 터널 접합 가능한 크기의 나노미터 사이즈이고, 수 nm이다.
강자성층으로 이루어지는 스핀 편극부(9)는 강자성체이지만, 전도를 담당하는 페르미면(Fermi surface)에서의 업(up) 스핀 전자와 다운(down) 스핀 전자의 수가 상이하며, 이 강자성층의 스핀 편극부(9)로부터 스핀 편극된 전자가 비자성 금속층의 주입 접합부(7)로 흘러들게 되어 있다.
이와 같은 본 발명에 따른 스핀 주입 디바이스에서는, 1 mA 이하의 매우 작은 전류를 흘려, 막면 내 수직 방향으로 강자성층의 스핀 편극부(9)로부터 비자성 금속층[또는 비자성 절연층(12)]의 주입 접합부(7)를 통하여 스핀 주입하면, SyAF3의 자성층(4)의 스핀과 자성층(6)의 스핀이 반평행 상태를 유지한 채로 자화 반전한다. 따라서, 본 발명의 스핀 주입 디바이스에서는, 보다 작은 전류 밀도로 스핀 주입에 의한 자화 반전이 가능하다. 이로써 전류를 흘려 자계를 인가하지 않고, 미소한 전류를 흐르게 하는 것만으로 스핀 주입 자화 반전이 가능하므로, 로직(logic), 메모리 및 스토리지(storage)를 구비한 스핀 주입 디바이스가 실현 가능해진다.
다음에, 제2 실시예를 설명한다. 도 3은 본 발명의 스핀 주입 디바이스에 관한 제2 실시예를 나타낸 개략도이다. 도 3을 참조하면, 이 실시예의 것은 스핀 편극부(9)가 반강자성층(21)과 강자성층(23)을 가지는 구조이며, 강자성층(23)에 반강자성층(21)을 근접시킴으로써 강자성층(23)의 스핀을 고정하고 있다. 또, 주입 접합부는 스핀 보존 전도 가능한 비자성 금속층(25)이지만, 이것 대신에 터널 접합 가능한 절연층을 사용해도 된다. 이와 같은 구성에서는 스핀 편극부의 스핀을 고정하여 스핀 주입하여, SyAF를 자화 반전할 수 있다.
다음에, 제3 실시예를 설명한다. 도 4는 제3 실시예의 스핀 주입 디바이스를 나타낸 개략도이다. 도 4를 참조하면, 이 스핀 주입 디바이스(14)는 반강자성층(21)과 강자성 고정층(26)으로 이루어지는 스핀 편극부(9)와, 강자성 고정층에 접해 설치되는 주입 접합부가 되는 비자성층(7)과, 비자성층(7) 상에 강자성 자유층(27) 및 비자성층(28)으로 이루어지는 2층 구조를 구비하고 있다.
스핀 주입부(1)는 스핀 편극부(9)와 주입 접합부(7)로 되어 있어, 스핀 편극부(9)에 있어서 강자성 고정층(26)에 반강자성층(21)을 근접시킴으로써 강자성 고정층(26)의 스핀을 고정하고 있다. 주입 접합부(7)는 스핀 보존 전도 가능한 Cu 등의 비자성 금속층(25)이지만, 이것 대신에 터널 접합 가능한 절연층(12)을 사용해도 된다.
제3 실시예의 스핀 주입 디바이스(14)가 도 3에 나타낸 스핀 주입 디바이스와 다른 것은, SyAF3 대신에 강자성 자유층(27) 및 비자성층(28)을 구비하고 있는 것이다. 비자성층(28)은 강자성 자유층(27)과의 계면에서 다수(majority) 스핀을 반사시켜 소수(minority) 스핀을 투과시키기 위해 설치하고 있다. 따라서, 비자성층(28)의 막두께는 소수 스핀이 스핀을 보존한채 움직일 수 있는 거리, 즉 스핀 확산길이 이내로 해두면 된다.
여기서, 강자성 자유층(27)으로서는 Co 또는 Co 합금을 사용할 수 있다. 비자성층(28)으로서는 Ru, Ir, Rh가 이용 가능하며, 특히 Ru를 사용하는 것이 매우 적합하다. 또, Ru의 스핀 확산길이는 14nm인 것이 알려져 있고, Ru의 막두께는 0.1nm ∼ 20nm로 하면 된다. 이하, 강자성 자유층(27)에 Co 또는 Co 합금을 사용하고, 비자성층(28)에 Ru를 사용하는 것으로 하여 설명한다.
도 5는 상기 제3 실시예의 스핀 주입 디바이스(14)의 자화 반전을 설명하는 모식도이다. 도 5에 있어서, 강자성 고정층(26)으로부터 강자성 자유층(27)에 전자가 주입되면, 다수 스핀 전자(17)가 강자성 자유층(27)의 자화를 강자성 고정층(26)의 자화에 맞추도록 토크(18)를 인가한다. 이 때, Co 또는 Co 합금(27)과 Ru(28)의 계면에서는 다수 스핀 전자가 강하게 산란(반사)되고, 소수 스핀 전자는 그다지 산란되지 않는(투과)것이 알려져 있다. 따라서, 도 5에 나타낸 바와 같이, Co 또는 Co 합금(27)과 Ru(28)의 계면에서 반사된 다수 스핀 전자(19)는 Co 또는 Co 합금(27)의 막두께가 스핀 전도가 보존되는 정도로 얇으면, 이 반사된 다수 스핀 전자(19)도 강자성 자유층(27)에 동일한 토크(18')를 부여한다. 이로써, 실질적으로 강자성 자유층(27)의 토크가 증대하고, 강자성 고정층(26)의 자화와 동일한 방향이 된다. 한편, 전류의 방향을 역으로 부여하고, Ru층(28)으로부터 Co 또는 Co 합금(27) 측에 전자를 주입하면, 다수 스핀 전자는 Co 또는 Co 합금(27)과 Ru(28)의 계면에서 반사되어 소수 스핀 전자만이 Co 또는 Co 합금으로 이루어지는 강자성 자유층(27)에 주입되고, 이 소수 스핀 전자가 강자성 자유층(27)의 스핀에 토크를 부여하고, 그 스핀을 같은 방향, 즉 하방향으로 정렬하려고한다. 이로써, 강자성 자유층(27)의 소수 스핀 전자에 의한 토크가 증대하고, 강자성 자유층(27)의 스핀은 강자성 고정층(26)의 자화와 반평행으로 된다. 이와 같이 본 발명의 스핀 주입 디바이스(14)에 의하면, 비자성층(28)의 삽입에 의하여 스핀 편극부(9)의 스핀을 고정하여 스핀 주입하고, 강자성 자유층(27)의 자화 반전을 종래의 스핀 주입 자화 반전보다 낮은 전류 밀도로 행할 수 있다.
또한, 제4 실시예의 스핀 주입 디바이스를 도 6을 참조하여 설명한다. 이 실시예의 스핀 주입 디바이스(16)가 도 4에 나타낸 스핀 주입 디바이스(14)와 다른 것은, 비자성층(28) 상에 강자성 고정층(29)를 더 구비하고 있는 점에 있다. 다른 구성은 도 4에 나타낸 스핀 주입 디바이스(14)와 같으므로 설명은 생략한다. 여기서, 강자성 자유층(27) 및 강자성 고정층(29)는, SyAF3와 같이 그들의 자화가 반평행이 되지 않게, 또한 스핀 보존 전도가 발생하도록 비자성층(28)의 막두께를 결정하면 된다. 따라서, 강자성 자유층(27) 및 강자성 고정층(29)으로서 Co 또는 Co 합금을, 비자성층(28)으로서 Ru를 사용한 경우에는, Ru의 두께는 SyAF3가 되지 않도록, 2 ∼ 20nm 정도로 하면 된다.
다음에, 제4 실시예의 스핀 주입 디바이스(16)의 동작에 대하여 설명한다. 도 6에 있어서, 강자성 고정층(26)으로부터 강자성 자유층(27)에 전자가 주입된 경우에는, 상기 제3 실시예의 스핀 주입 디바이스(14)와 마찬가지로 Co 또는 Co 합금으로 이루어지는 강자성 자유층(27)의 자화는 강자성 고정층(26)의 자화와 같은 방향이 된다.
이에 대하여, 전류의 방향을 역으로 부여하였을 경우를 도 7을 참조하여 설명한다. 도 7은 제4 실시예의 스핀 주입 디바이스(16)의 자화 반전을 설명하는 모식도이다. 강자성 고정층(29)으로부터 강자성 자유층(27)에 전자가 주입되면, 다수 스핀 전자(37)가 강자성 고정층(29)과 Ru층(28)의 계면에서 강하게 반사되어 강자성 자유층(27)에는 도달하지 않는다. 이 때, Co 또는 Co 합금(27)의 막두께가 스핀 전도가 보존될 정도로 얇으면, 소수 스핀 전자(39)는 산란을 받지 않으므로 강자성 자유층(27)에 도달하고, 강자성 자유층(27)의 스핀을 정렬하도록 토크(38)을 준다. 따라서, 강자성 자유층(27)의 자화는 강자성 고정층(26)과는 반평행이 된다. 이로써, Ru층(28)이 없는 경우보다도 다수 스핀 전자(37)가 강자성 자유층(27)에 도달하지 않게 되어, 보다 작은 전류 밀도로 자화 반전을 할 수 있다.
이와 같이, 본 실시예의 스핀 주입 디바이스(16)에 의하면, 스핀 편극부(9)의 스핀을 고정하여 스핀 주입하고, SyAF3 대신에 사용하는 강자성 자유층(27), 비자성층(28), 강자성 고정층(29)에 있어서, 강자성 자유층(27)의 자화 반전을 저전류밀도로 행할 수 있다.
상기 스핀 주입 디바이스에 있어서, 강자성 자유층(27)의 자화 반전이 일어날 때, 강자성 고정층(26)의 자화와 평행 또는 반평행이 되는 것에 의하여, 반강자성층(21)과 강자성 고정층(26)과 Cu 등의 비자성 금속층(25)으로 이루어지는 주입 접합부(7)와 강자성 자유층(27)을 포함하는 층 구조는, CPP형의 거대 자기저항 효과소자와 마찬가지로 거대 자기 저항 효과가 생긴다.
또, 비자성층(7)이 터널 접합 가능한 절연층(12)인 경우에 강자성 자유층(27)의 자화 반전이 일어나면, 반 강자성층(21)과 강자성 고정층(26)과 터널 접합 가능한 절연층(12)과 강자성 자유층(27)을 포함하는 층 구조는, CPP형의 터널 자기저항 효과소자와 마찬가지로 터널 자기 저항 효과가 생긴다.
다음에, 본 발명의 스핀 주입 자기 장치에 대하여 설명한다. 도 8은 본 발명의 스핀 주입 자기 장치의 개략도이다. 스핀 주입 자기 장치(30)는 자유층으로 한 SyAF3와, 강자성층(32) 및 반 강자성층(34)으로 이루어지는 고정층(31)이 절연층(33)으로 터널 접합한 강자성 스핀 터널 접합(MTJ)소자(36)이고, 이 MTJ 소자(36)에 강자성층인 자유층을 자화 반전시키기 위한 스핀 주입부(1)를 구비하고 있다. 스핀 주입부(1)는 주입 접합부를 터널 접합 가능한 절연층(12)로 한 것이다.
이와 같은 스핀 주입 자기 장치에서는 강자성층(23)으로부터 절연층(12)을 통하여 SyAF3에 스핀 주입하면, 이 SyAF3의 자화가 반전한다. 이 SyAF3인 자유층의 자화가 ↑또는 ↓로 반전하여 고정층(31)의 자화와 평행 또는 반평행이 되는 것에 의해, 터널 자기 저항(TMR)효과가 출현한다. 따라서, 이 스핀 주입 자기 장치(30)는 보다 작은 전류 밀도로 스핀 주입에 의한 자유층의 자화 반전을 일으킬 수 있다.
상기 스핀 주입 자기 장치에 있어서, SyAF3을 도 4에 나타낸 제3 실시예의 스핀 주입 디바이스(14)의 강자성 자유층(27) 및 강자성 자유층 상에 설치하는 비자성층(28)으로 이루어지는 2층 구조로 바꾼 구성으로 해도 된다. 또, 상기 스핀 주입 자기 장치에 있어서, SyAF3를 도 6에 나타낸 제4 실시예의 스핀 주입 디바이스(16)의 강자성 자유층(27), 비자성층(28), 비자성층 상에 설치하는 강자성층(29)으로 이루어지는 3층 구조로 바꾼 구성으로 해도 된다.
이와 같이 본 발명의 스핀 주입 자기 장치는 기가 비트가 넘는 대용량·고속·불휘발성 메모리에 이용 가능하게 된다.
이와 같은 스핀 주입 자기 장치에서는 자유층의 SyAF를 터널 접합 가능한 절연막으로 끼우거나 덮어, 이 SyAF에 대응하는 부분의 스핀 주입부에서 워드선으로서 결합하여 미세 가공하고, 고정층 측의 강자성층에 비트선을 연결하여 미세 가공함으로써, MRAM나 스핀 주입 자기 메모리 장치의 기본 구조로 할 수 있다. 여기서, 자유층은 SyAF 외에는, 강자성 자유층(27) 및 비자성층(28)으로 이루어지는 2층 구조 또는 강자성 자유층(27), 비자성층(28), 비자성층 상에 설치하는 강자성층(29)으로 이루어지는 3층 구조를 사용할 수 있다.
다음에, 본 발명의 스핀 주입 디바이스나 스핀 주입 자기 장치에 사용할 수 있고 자성 박막에 대하여 설명한다.
도 9는 본 발명에 사용할 수 있는 자성 박막의 단면도이다. 도 9에 나타낸 바와 같이, 자성 박막(41)은 기판(42) 상에, 실온에서 Co2FexCr1-xAl 박막(43)을 설치하고 있다. 여기서, 0 ≤x ≤1이다. Co2FexCr1-xAl 박막(43)은 실온에서 강자성이며, 전기 저항율이 190μΩ·cm정도이며, 또한 기판을 가열 하지 않고 L21, B2, A2 구조 중 어느 하나의 구조를 가지고 있다. 상기 Co2FexCr1-xAl 박막(43)을 설치한 기판을 가열함으로써, 스핀 분극율이 큰 L21 구조의 Co2FexCr1-xAl 박막(43)을 얻기 쉽다. 여기서, 기판(42) 상의 Co2FexCr1-xAl 박막(43)의 막두께는 1nm 이상 1㎛ 이하이면 된다.
도 10은 본 발명에 사용할 수 있는 자성 박막의 변형예의 단면도이다. 본 발명에 사용하는 자성 박막(45)은 도 9의 자성 박막(41)의 구조에 있어서, 추가로 기판(42)와 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43) 사이에 버퍼층(44)이 삽입되어 있다. 버퍼층(44)을 삽입함으로써, 기판(42) 상의 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)의 결정성을 더욱 양호하게 할 수 있다.
상기 자성 박막(41, 45)에 사용하는 기판(42)은 열산화 Si, 유리 등의 다결정, MgO, Al2O3, GaAs 등의 단결정을 사용할 수 있다. 또, 버퍼층(44)으로서는 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 등을 사용할 수 있다. 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)의 막두께는 1nm 이상이고 1㎛ 이하이면 된다. 이 막두께가 1nm 미만에서는 실질적으로 후술하는 L21, B2, A2 구조 중 어느 하나의 구조를 얻는 것이 곤란하게 되고, 이 막두께가 1㎛를 넘으면 스핀 주입 디바이스로서의 응용이 곤란하게 되어 바람직하지 않다.
다음에, 상기 구성의 자성 박막의 작용을 설명한다. 도 11은 자성 박막에 사용하는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1)의 구조를 모식적으로 설명하는 도면이다. 도면에 나타낸 구조는, bcc(체심 입방 격자)의 관용적 단위포의 8배(격자 정수로 2배)의 구조를 나타내고 있다. Co2FexCr1-xAl의 L21구조에 있어서는, 도 11의 I의 위치에 Fe와 Cr가 조성비로서 FexCr1-x(여기서, 0 ≤x ≤1)가 되도록 배치되고, II의 위치에 Al, III와 IV의 위치에 Co가 배치된다. 또, Co2FexCr1-xAl의 B2구조에 있어서는, 도 11의 I의 위치와 II의 위치에 Fe와 Cr와 Al이 불규칙하게 배열되는 구조가 된다. 이 때, Fe와 Cr의 조성비는 FexCr1-x(여기서, 0 ≤x ≤1)가 되도록 배치된다. 또한, Co2FexCr1-xAl의 A2구조에 있어서는, Co, Fe, Cr 및 Al이 불규칙하게 치환한 구조로 된다. 이 때, Fe와 Cr의 조성비는 FexCr1-x(여기서, 0 ≤x ≤1)가 되도록 배치된다.
다음에, 상기 구성의 자성 박막(41, 45)의 자기적 성질을 설명한다.
상기 구성의 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)은 실온에서 강자성이며, 또한 기판을 가열 하지 않고 L21, B2, A2 구조 중 어느 하나의 구조의 Co2FexCr1-xAl 박막을 얻을 수 있다. 또, 상기 구성의 Co2FexCr1-xAl 박막(43)(여기서, 0 ≤x ≤1)은 막두께가 수 nm정도의 매우 얇은 막에 있어서도 L21, B2, A2구조 중 어느 하나의 구조를 얻을 수 있다.
여기서, Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막의 B2구조는 종래 얻을 수 없는 특이한 물질이다. B2 구조는 L21 구조와 유사하지만, 상이한 것은 L21 구조에서는 Cr(Fe)와 Al 원자가 규칙적으로 배치하고 있는데 대하여, B2 구조는 불규칙하게 배열하고 있는 것이다. 또, A2 구조는 Co, Fe, Cr 및 Al가 불규칙하게 치환한 구조가 된다. 이들 차이는 X선 회절로 측정할 수 있다.
상기 Co2FexCr1-xAl 박막(43)의 조성 x에 있어서, 0 ≤x ≤0.8의 범위 내에서는, 특히 기판을 가열 하지 않고 L21, B2 중 어느 하나의 구조를 얻을 수 있다. 또, 0.8 ≤x ≤1.0에서는 A2 구조를 얻을 수 있다. 또, 조성 x에 있어서, 0 ≤x ≤1의 범위 내로 가열한 기판 상의 Co2FexCr1-xAl 박막의 성막이나, 기판을 가열 하지 않고 성막한 후의 열처리 등에 의하여 L21 또는 B2 구조를 얻을 수 있다.
상기 구성의 자성 박막(41, 45)이 하프 메탈인 것을 실험적으로 밝히는 것은 어렵지만, 정성적으로는 터널 접합을 가지는 터널 자기저항 효과소자를 제작하고, 그것이 100%를 초과하는 그러한 매우 큰 TMR를 나타낸 경우에는 하프 메탈 목표라고 생각할 수 있다. 절연막의 한쪽에 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)을 강자성층으로서 사용하고, 절연막의 다른 쪽의 강자성층에 스핀 분극율이 0.5인 CoFe 합금을 사용하여 터널 자기저항 효과소자를 제작한 결과, 100%를 초과하는 큰 TMR를 얻었다. 이것은 (1)식으로부터 생각하여, Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이, P = 0.7 이상의 스핀 분극율을 가지는 것을 나타내고 있다. 이와 같은 큰 TMR를 얻을 수 있었던 것은 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이 큰 스핀 분극율을 가지고 있는 것 외에, 실온에서 L21, B2, A2 구조 중 어느 하나의 구조를 얻을 수 있다는 발견에 근거한다.
이로써 자성 박막(41, 45)에 의하면, 기판을 가열할 필요가 없고, Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이 1nm 이상의 두께로 강자성 특성을 얻을 수 있다. 이것은 표면이 산화하거나 표면 거칠기가 증대하거나 하지 않고, 터널 접합의 계면을 깨끗하면서도 예리하게(sharp) 제작할 수 있었던 것에 의해, 큰 스핀 분극율과 터널 자기저항 효과소자에 있어서 큰 TMR를 얻을 수 있는 것으로 추측된다.
상기 자성 박막(41, 45)은 본 발명의 스핀 주입 디바이스에 사용하는 SyAF3의 제1 및 제2 자성층, 또는 스핀 주입부의 강자성층(9) 등에 사용할 수 있다. 또, 자성 박막(41, 45)은 본 발명의 스핀 주입 디바이스(14, 16)에 사용하는 반강자성층(21)과 강자성 고정층(26)과 Cu 등의 비자성 금속층(25)과, 강자성 자유층(28)으로 이루어지는 층 구조인 CPP형 거대 자기저항 효과소자 구조나, 반강자성층(21)과 강자성 고정층(26)과 터널 접합 가능한 절연층(12)과 강자성 자유층(27)으로 이루어지는 층 구조인 터널 자기저항 효과소자 구조에 사용할 수 있다. 또한, 본 발명의 스핀 주입 자기 장치에 사용하는 MTJ 소자 또는 터널 자기저항 효과소자의 강자성층에 사용할 수 있다.
다음에, 본 발명의 자성 박막을 사용한 자기저항 효과소자에 관한 제2 실시예를 나타낸다.
도 12는 본 발명에 따른 제2 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 단면을 나타낸 도면이다. 도 12는 터널 자기저항 효과소자의 경우를 나타내고 있다. 이 도면에 나타낸 바와 같이, 터널 자기저항 효과소자(50)는, 예를 들면 기판(42) 상에 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이 설치되고, 터널층이 되는 절연층(51), 강자성층(52), 반강자성층(53)이 차례로 적층된 구조를 가지고 있다.
여기서, 반 강자성층(53)은 강자성층(52)의 스핀을 고착시키는, 이른바 스핀 버블형의 구조를 위해 사용하고 있다. 이 구조에 있어서는, Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)을 자유층, 강자성층(52)를 핀층이라고 한다. 또, 강자성층(52)은 단층 구조와 복수의 층 구조 중 어느 것이라도 된다. 절연층(51)에는 Al2O3나 Al의 산화물인 AlOx를, 강자성층(54)에는 CoFe, NiFe, 또는 CoFe와 NiFe의 복합막 등을, 반강자성층(53)에는 IrMn 등을 사용할 수 있다. 또한, 본 발명의 터널 자기저항 효과소자(50)의 반 강자성층(53)의 상에는, 또한 보호막이 되는 비자성의 전극층(54)을 퇴적시키는 것이 바람직하다.
도 13은 본 발명에 따른 제2 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 변형예의 단면을 나타낸 도면이다. 본 발명의 자성 박막을 사용한 자기 저항 효과소자인 터널 자기저항 효과소자(55)는 기판(42) 상에 버퍼층(44)과 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이 설치되고, 터널층이 되는 절연층(51)과 자성 박막(52)과 반 강자성층(53)과 보호막이 되는 비자성의 전극층(54)이 차례로 적층된 구조를 가지고 있다. 도 13이 도 12의 구조와 다른 것은, 도 12의 구조에 추가로 버퍼층(44)이 설치된 점이다. 다른 구조는 도 12와 같다.
도 14는, 본 발명에 따른 제2 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 변형예의 단면을 나타낸 도면이다. 본 발명의 자성 박막을 사용한 자기저항 효과소자인 터널 자기저항 효과소자(60)는 기판(42) 상에 버퍼층(44)과 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이 설치되고, 터널층이 되는 절연층(51)과 Co2FexCr1-xAl(0 ≤x ≤1) 박막(56)과 반강자성층(53)과 보호막이 되는 비자성의 전극층(54)이 차례로 적층된 구조를 가지고 있다. 도 14가 도 13의 구조와 다른 것은 도 13의 핀층이 되는 강자성층(52)도, 본 발명의 자성 박막인 Co2FexCr1-xAl(0 ≤x ≤1) 박막(56)을 사용한 점이다. 다른 구조는 도 13과 같다.
터널 자기저항 효과소자(50, 55, 60)에 전압을 인가하는 경우는, Co2FexCr1-xAl(0 ≤x ≤1) 박막(43) 또는 버퍼층(44)과 전극층(54) 사이에 인가된다. 또, 외부 자계는 막면 내에 평행으로 인가된다. 버퍼층(44)으로부터 전극층(54)으로의 전류는 막면 수직 방향으로 전류를 흐르게 하는 CPP 구조에 의해 흐르게 할 수 있다.
여기서, 상기 터널 자기저항 효과소자(50, 55, 60)에 사용하는 기판(42)은 열산화 Si, 유리 등의 다결정, MgO, Al2O3, GaAs 등의 단결정이라도 된다. 또, 버퍼층(44)에는 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 등을 사용할 수 있다. 상기 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 막두께는 1nm 이상이고 1㎛ 이하이면 된다. 이 막두께가 1nm 미만에서는 실질적으로 L21, B2, A2 구조 중 어느 하나의 구조를 얻는 것이 곤란하게 되고, 또 이 막두께가 1㎛를 넘으면 터널 자기저항 효과소자로서의 응용이 곤란하게 되어 바람직하지 않다. 상기 구성의 본 발명의 터널 자기저항 효과소자(50, 55, 60)는 스퍼터법, 증착법, 레이저 어브레이션법, MBE법 등의 통상의 박막 성막법과 소정의 형상의 전극 등을 형성하기 위한 마스크 공정 등을 사용하여 제조할 수 있다.
다음에, 본 발명의 자성 박막을 사용한 자기저항 효과소자인 터널 자기저항 효과소자(50, 55)의 동작에 대하여 설명한다.
본 발명의 자성 박막을 사용한 자기저항 효과소자(50, 55)는 2개의 강자성층(43, 52)를 사용하고, 한쪽에는 반강자성층(53)이 근접하고, 근접한 강자성층(52)(핀층)의 스핀을 고착시키는 스핀 밸브형을 사용하고 있으므로, 외부 자계가 인가 되었을 때는 다른 쪽의 강자성층으로 자유층인 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 스핀만이 반전된다. 이에 따라, 스핀 밸브 효과에 의해 강자성층(52)의 자화는 반 강자성층(53)과의 교환 상호작용에 의해 스핀이 1방향으로 고정되므로, 자유층인 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 스핀의 평행, 반평행이 용이하게 얻어지고, 또, 강자성층이 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이기 때문에 스핀 분극율이 큰 것으로부터 본 발명의 터널 자기저항 효과소자(50, 55)의 TMR는 매우 커진다. 이 때, 자유층인 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 자화가 작기 때문에, 반자계가 작고 그만큼 작은 자계로 자화 반전을 일으킬 수 있다. 이로써, 본 발명의 터널 자기저항 효과소자(50, 55)는 MRAM 등 저전력에서의 자화 반전을 필요로 하는 자기 디바이스에 매우 적합하다.
다음에, 본 발명의 자성 박막을 사용한 자기저항 효과소자인 터널 자기저항 효과소자(60)의 동작에 대하여 설명한다.
터널 자기저항 효과소자(60)은, 또한 핀층의 강자성층(56)도 자유층인 강자성의 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)과 같은 Co2FexCr1-xAl(0 ≤x ≤1)를 사용하고 있으므로, 상기 (1)식의 분모가 더욱 작아지고, 또한 본 발명의 터널 자기저항 효과소자의 TMR은 커진다. 이로써, 본 발명의 터널 자기저항 효과소자(60)는 MRAM 등 저전력에서의 자화 반전을 필요로 하는 자기 디바이스에 매우 적합하다.
다음에, 본 발명의 자성 박막을 사용한 자기저항 효과소자에 관한 제3 실시예를 나타낸다. 도 15는 본 발명에 따른 제3 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 단면을 나타낸 도면이다. 본 발명의 자성 박막을 사용한 자기저항 효과소자는 거대 자기저항 효과소자의 경우를 나타내고 있다. 도면에 나타낸 바와 같이, 거대 자기저항 효과소자(70)는 기판(42) 상에, 버퍼층(44)과 강자성체가 되는 본 발명의 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)이 설치되고, 비자성 금속층(61)과 강자성층(62)과 보호막이 되는 비자성의 전극층(54)이 차례로 적층된 구조를 가지고 있다. 거대 자기저항 효과소자의 버퍼층(44)와 전극층(54) 사이에 전압이 인가된다. 또, 외부 자계는 막면 내에 평행하게 인가 된다. 버퍼층(44)으로부터 전극층(54)으로의 전류는 막면 수직 방향으로 전류를 흐르게 하는 타입인 CPP 구조에 의해 흐르게 할 수 있다.
도 16은 본 발명에 따른 제3 실시예에 의한 자성 박막을 사용한 자기저항 효과소자의 변형예의 단면을 나타낸 도면이다. 본 발명의 거대 자기저항 효과소자(75)가, 도 15의 거대 자기저항 효과소자(70)와 다른 것은, 강자성층(62)과 전극층(54) 사이에 반강자성층(53)을 설치하고, 스핀 밸브형의 거대 자기저항 효과소자로 한 점이다. 다른 구조는 도 15와 동일하므로 설명은 생략한다.
반강자성층(53)은 근접한 핀층이 되는 강자성층(62)의 스핀을 고착시키는 기능을 한다. 여기서, 거대 자기저항 효과소자(70, 75)의 버퍼층(44)로 전극층(54) 사이에 전압이 인가된다. 또, 외부 자계는 막면 내에 평행하게 인가 된다. 버퍼층(44)으로부터 전극층(54)으로의 전류는 막면 수직 방향으로 전류를 흐르게 하는 타입인 CPP 구조에 의해 흐르게 할 수 있다.
상기 거대 자기저항 효과소자(70, 75)의 기판(42)은 열산화 Si, 유리 등의 다결정, 또한 MgO, Al2O3, GaAs 등의 단결정을 사용할 수 있다. 또, 버퍼층(44)으로 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 등을 사용할 수 있다. 비자성 금속층(61)으로는 Cu, Al 등을 사용할 수 있다. 또, 강자성층(62)으로는 CoFe, NiFe, Co2FexCr1-xAl(0 ≤x ≤1) 박막 등 중 어느 하나든지, 또는 이들 재료로 이루어지는 복합막을 사용할 수 있다. 그리고, 반 강자성층(53)에는 IrMn 등을 사용할 수 있다. 상기 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 막두께는, 1nm 이상이고 1㎛ 이하이면 된다. 이 막두께가 1nm 미만에서는 실질적으로 L21, B2, A2 구조 중 어느 하나의 구조를 얻는 것이 곤란하게 되고, 또 이 막두께가 1㎛를 넘으면 거대 자기저항 효과소자로서의 응용이 곤란하게 되어 바람직하지 않다. 상기 구성의 본 발명의 거대 자기저항 효과소자(70, 75)는 스퍼터법, 증착법, 레이저 어브레이션법, MBE법 등의 통상의 박막 성막법과 소정의 형상의 전극 등을 형성하기 위한 마스크 공정 등을 사용하여 제조할 수 있다.
본 발명의 자성 박막을 사용한 자기저항 효과소자인 거대 자기저항 효과소자(70)는 강자성층인 Co2FexCr1-xAl(0 ≤x ≤ 0.6) 박막(43)의 스핀 분극율이 크기 때문에 스핀 의존 산란이 크고, 큰 자기 저항, 즉 GMR를 얻을 수 있다.
자성 박막을 사용한 자기저항 효과소자인 스핀 밸브형의 거대 자기저항 효과소자(75)의 경우에는 핀층인 강자성층(62)의 스핀은 반강자성층(53)에 의해 고정되어 있고, 외부 자계를 인가함으로써 자유층인 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 스핀이 외부 자계에 의해 평행과 반평행 상태가 된다. 상기 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)은 스핀 분극율이 크기 때문에 스핀 의존 산란이 크고, 또한 저항이 크기 때문에 반강자성층(53)에 의한 GMR의 저하를 억제할 수 있다.
다음에, 본 발명의 자성 박막에 의한 자기저항 효과소자를 사용한 자기 장치에 관한 제4 실시예를 나타낸다.
도 9 ∼ 도 16에 나타낸 바와 같이, 본 발명의 자성 박막을 사용한 각종의 자기저항 효과소자는 실온에 있어서, 저자계에서 TMR 또는 GMR이 매우 커진다.
도 17은 본 발명의 자성 박막을 사용한 자기저항 효과소자인 터널 자기저항 효과소자나 거대 자기저항 효과소자에 외부 자계를 인가한 때의 저항을 모식적으로 설명하는 도면이다. 도명의 가로축은 본 발명의 자성 박막을 사용한 자기저항 효과소자에 인가되는 외부 자계이고, 세로축이 저항이다. 여기서, 본 발명의 자성 박막을 사용한 자기저항 효과소자는 거대 자기 저항 효과나 터널 자기 저항 효과를 얻기 위한 필요한 전압이 충분히 인가되어 있다.
도시한 바와 같이, 본 발명의 자성 박막을 사용한 자기저항 효과소자의 저항은 외부 자계에 의해 큰 변화를 나타낸다. 외부 자계를 영역(I)로부터 인가하고, 외부 자계를 감소시켜 영으로하고, 나아가 외부 자계를 반전하여 증대시키면, 영역(II)으로부터 영역(III)에 있어서 최소의 저항으로부터 최대의 저항으로 변화한다. 여기서, 영역(II)의 외부 자계를 H1이라 한다. 더욱 외부 자계를 증가시키면, 영역(III)으로부터 영역(IV)을 거쳐 영역(V)까지의 저항 변화를 얻을 수 있다.
이에 따라, 본 발명의 자성 박막을 사용한 자기저항 효과소자는 영역(I)과 영역(V)의 외부 자계에 있어서, 강자성층(62)과 자유층인 Co2FexCr1-xAl(0 ≤x ≤1) 박막(43)의 스핀이 평행하게 되고, 영역(III)에서는 이들이 반평행의 상태가 된다.
여기서, 자기 저항 변화율은 외부 자계를 인가하였을 때,하기 식 (4)로 표현되고, 이 값이 클수록 자기 저항 변화율로서는 바람직하다.
자기 저항 변화율 = (최대의 저항 - 최소의 저항)/최소의 저항(%) (4)
이로써, 본 발명의 자성 박막을 사용한 자기저항 효과소자는 도 17에 나타낸 바와 같이, 자계가 영으로부터 H1보다 아주 조금 큰 자계, 즉 낮은 자계를 인가함으로써, 큰 자기 저항 변화율을 얻을 수 있다.
도 17에서 설명한 바와 같이, 본 발명의 자성 박막을 사용한 자기저항 효과소자는 실온에 있어서, 저자계에서 큰 TMR 또는 GMR를 나타내므로, 자기 저항 센서로서 이용하면 감도가 높은 자기 소자를 얻을 수 있다.
또, 본 발명의 자성 박막을 사용한 자기저항 효과소자는 실온에 있어서, 저자계에서 큰 TMR 또는 GMR를 나타내므로, 감도가 높은 판독용의 자기 헤드 및 이들 자기 헤드를 사용한 각종의 자기 기록 장치를 구성할 수 있다.
또, 본 발명의 자성 박막을 사용한 자기저항 효과소자이다, 예를 들면, MTJ 소자를 매트릭스형으로 배치하고, 별도로 설치한 배선에 전류를 흘려 외부 자계를 인가한다. 이 MTJ 소자를 구성하는 자유층의 강자성체의 자화를 외부 자계에 의해 서로 평행과 반평행으로 제어함으로써, "1", "0"을 기록시킨다. 또한, 판독은 TMR 효과를 이용하여 행하는 것 등에 의하여, MRAM 등의 자기 장치를 구성할 수 있다.
또, 본 발명의 자기저항 효과소자인 CPP 구조의 GMR 소자에 있어서는, GMR이 크기 때문에 하드 디스크 구동 장치(HDD)나 MRAM 등의 자기 장치의 대용량화가 가능하다.
실시예 1
다음에, 실시예 1에 대하여 설명한다. 실시예 1은 도 4에 나타낸 스핀 주입 디바이스(14)의 구조에 상당하는 것이다.
마그네트론 스퍼터법을 이용하여, 열산화 Si 기판 상에 Ta(2nm)/Cu(20nm)/ IrMn(10nm)/Co90Fe10(5nm)/Cu(6nm)/Co90Fe10(2.5nm)/Ru(0.45nm)/Cu(5nm)/Ta(2nm)를 차례로 스퍼터 하였다.
여기서, 열산화 Si 기판상 및 그 최상층의 Ta와 Cu으로 이루어지는 층은 전극이 되는 층이다. IrMn층 및 Co90Fe10층은 각각, 반강자성층(21) 및 강자성 고정층(26)으로 이루어지는 스핀 편극부(9)이다. Cu는 주입 접합부(7)이다. Co 합금인 Co90Fe10 및 Ru는 비자성층(7)의 Cu 상에 배치한 강자성 자유층(27) 및 비자성층(28)이다.
다음에, 이 막을 전자빔 리소그래피와 Ar 이온 밀링을 사용하여 미세 가공하고, 도 4에 나타낸 바와 같은 스핀 주입 디바이스(14)를 제작했다. 소자 사이즈는(30O ×10O)nm2이다.
도 18은 실온에 있어서의 실시예 1의 스핀 주입 디바이스(14)의 스핀 주입 자화 반전을 나타낸 도면이다. 도면에 있어서, 가로축은 강자성 자유층(27)으로부터 강자성 고정층(26)으로의 전류를 정방향으로 하였을 때의 스핀 주입 디바이스 전류(mA)를 나타내고, 세로축은 그 때의 저항(Ω)을 나타내고 있다. 최초에, 스핀 주입 디바이스(14)에 외부 자계(H)를 인가하여 반평행 상태, 즉 고저항의 초기 상태로 하였다. 이 때의 외부 자계(H)는 50Oe(엘스텟)이다(도 18의 A 참조).
도면으로부터 명백한 바와 같이, A에 나타낸 미소 전류의 고저항 상태로부터, 양(+)의 방향으로 B로 나타낸 약 5 mA까지 전류를 흘려 가면 저항이 급격하게 감소하고, 자화 반전하고 있는 것이 알 수 있다. 또한, 전류를 20 mA까지 증가시켜도 이 저저항 상태가 유지되어 있는 것을 알 수 있다(도 18의 B ∼ C 참조).
다음에, 전류를 감소시키고 또한 음(-)의 방향으로 인가하면, 약 17.5 mA까지는 저저항을 유지한다(도 18의 C ∼ D 참조). 그 이상의 음전류를 인가하면 다시 고저항 상태가 되어, 자화 반전하는 것이 알 수 있다(도 18의 E ∼ F 참조). 이 자화 반전에 필요한 전류 밀도는 2. 4 ×107 A/cm2이며, 후술하는 비교예에 비해 약 1/10이 되었다. 또, 자기 저항(MR)은 도시한 바와 같이 0.97%이고, 후술하는 비교예의 스핀 반전 구조에 있어서의 자기 저항과 같은 값을 얻을 수 있었다. 이로써, 실시예 1의 스핀 주입 디바이스(14)에 있어서는, 거기에 흐르게 하는 전류의 방향을 바꾸어, 강자성 자유층(27)의 자화 반전을 발현시킴으로써 그 저항을 변화시킬 수 있다.
실시예 2
다음에, 실시예 2에 대하여 설명한다. 실시예 2는 도 6에 나타낸 스핀 주입 디바이스(16)의 구조에 상당하는 것이다.
마그네트론 스퍼터법을 이용하여, 열산화 Si 기판 상에 Ta(2nm)/Cu(20nm)/ IrMn(10nm)/Co90Fe10(5nm)/Cu(6nm)/Co90Fe10(2.5nm)/Ru(6nm)/Co90Fe10(5nm)/Cu(5nm)/Ta(2nm)를 차례로 스퍼터 하였다.
여기서, 열산화 Si 기판상 및 그 최상층의 Ta와 Cu로 이루어지는 층은 전극이 되는 층이다. IrMn층 및 Co90Fe10층은 각각 반강자성층(21)과 강자성 고정층(26)으로 이루어지는 스핀 편극부(9)이다. Cu는 주입 접합부(7)이다. Co 합금인 Co90Fe10, Ru, Co90Fe10은 각각 비자성층(7)의 Cu 상에 설치한 강자성 자유층(27), 비자성층(28), 강자성층(29)이다.
실시예 2의 스핀 주입 디바이스(16)가 실시예 1의 스핀 주입 디바이스(14)와 다른 것은 Co90Fe10(27)상의 Ru(28)의 막두께를 0.45nm에서 6nm로 두껍게 한 것과 강자성층(29)으로서 막두께 5nm의 Co90Fe10층(29)을 설치한 것이다.
다음에, 실시예 1과 동일한 방법으로 소자 사이즈가 10O ×10Onm2의 스핀 주입 디바이스(16)를 제작하였다.
도 19는 실온에 있어서의 실시예 2의 스핀 주입 디바이스(16)의 스핀 주입 자화 반전을 나타낸 도면이다. 도면에 있어서, 가로축은 강자성 자유층(27)으로부터 강자성 고정층(26)으로의 전류를 양의 방향으로 했을 때의 스핀 주입 디바이스 전류(mA)를 나타내고, 세로축은 그 때의 저항(Ω)을 나타내고 있다. 고저항의 초기 상태로 하기 위해 인가한 외부 자계(H)는, 150Oe이다. 도면으로부터 명백한 바와 같이, 실시예 2의 스핀 주입 디바이스(16)는 실시예 1의 스핀 주입 디바이스(14)와 마찬가지로 전류가 ±약 0.2 mA에서 저항이 변화되고, 자화 반전이 발현하는 것이 알 수 있다. 이 자화 반전에 필요한 전류 밀도는 1 ×106 A/cm2이 되었다. 이 값은 실시예 1의 약 1/24가 되고, 후술하는 비교예의 약 1/200이다. 또, 자기 저항은 약 1%이며, 후술하는 비교예의 자기 저항(MR)과 같은 값을 얻을 수 있었다. 이와 같이, 비자성층(28)인 Ru의 막두께를 6nm로 함으로써, 자화 반전에 필요한 전류 밀도를 낮게 할 수 있었다.
실시예 3
다음에, 실시예 3에 대하여 설명한다. 실시예 3은 도 8에 상당하는 구조에 대한 것이다.
마그네트론 스퍼터법을 이용하여, 열산화 Si 기판 상에 Cu(10Onm)/NiFe(3nm)/IrMn(10nm)/Co90Fe10(3nm)를 먼저 제작했다. 다음에 이 막 위에 두께 3nm의 SiO2를 스퍼터하고, 또한 그 위에 Co90Fe10(1nm)/Ru(0.45nm)/Co90Fe10 (1.5nm)/SiO2(3nm)를 스퍼터 하였다. 다음에, 상부 자성층으로서 Co90Fe10(10nm)/IrMn(10nm)/Ta(5nm)를 성막 하였다.
이 막의 단면을 투과형 전자 현미경을 사용하여 조사한 결과, Co90Fe10(lnm)/Ru(0.45nm)/Co90Fe10(1.5nm)는 SiO2 중에 1층만 층형으로 분산한 입자형을 하고 있어, SiO2를 절연 매트릭스로 하는 이중 터널 구조인 것을 알 수 있었다. 이 구조에 대하여, 상하의 Cu와 Ta막 사이에 전압을 인가하여 전류를 흘리고, 그 때의 저항을, 전류를 변화시켜 실온에서 측정한 결과, 약 0.1 mA로 저항의 뜀을 관측하였다. 이것은 Co90Fe10(1nm)/Ru(0.45nm)/ Co90Fe10(1.5nm) SyAF의 자화 반전에 수반하는 TMR의 발현에 의한 것이며, 스핀 주입에 의해 자화 반전한 것을 의미하고 있다.
(비교예)
다음에, 비교예에 대하여 설명한다. 비교예는 도 25에 나타낸 종래의 스핀 반전법에 사용하는 3층 구조의 제1 강자성층(101) 상에 추가로 반강자성층을 설치한 구조이다. 즉, 실시예 1의 스핀 주입 디바이스(14)에 있어서 Ru층이 없는 구조로서, 열산화 Si 기판 상에 Ta(2nm)/Cu(20nm)/IrMn(10nm)/Co90Fe10(5nm)/Cu(6nm)/ Co90Fe10(2.5nm)/Cu(5nm)/Ta(2nm)를 차례로 스퍼터 하였다. 다음에, 실시예 1과 같은 방법으로 소자 사이즈를 3OO ×10Onm2로 하였다.
도 20은 실온에 있어서의 비교예의 (a) 자기 저항 곡선과 (b) 스핀 주입 자화 반전을 나타낸 도면이다. 도 20 (a)에 있어서, 가로축은 인가하는 자계(Oe)이며, 세로축은 저항(Ω)이다. 소자 전류는 1 mA이다. 자기 저항은, 외부 자계가 0[도 20 (a)의 G 참조]으로부터 스위프 하여 측정하였다. 도 20 (a)로부터 명백한 바와 같이, 비교예의 자기 저항(MR)은 1.1%로, 종래 보고된 값과 같은 값인 것을 알 수 있다.
또, 도 20 (b)에 있어서, 가로축은 제2 강자성층(103)으로부터 제1 강자성층(101)에 전류를 흘렸을 경우를 양의 방향으로 한 전류(mA)를 나타내고, 세로축은 그 때의 저항(Ω)을 나타내고 있다. 도 20 (b)으로부터 명백한 바와 같이, 전류가 거의 0에서부터 화살표 방향으로 전류를 양에서 음으로 함으로써, 실시예 1와 마찬가지로 자화 반전이 발현했다[도 20 (b)의 K ∼ L 참조). 자기 저항은 0.98%이고, 자화 반전에 필요한 전류 밀도는 2.4 ×108 A/cm2 였다.
다음에, 실시예 1 ∼ 3 및 비교예를 대비한다.
실시예에 있어서는, 자화 반전에 필요한 전류 밀도가 비교예보다도 저하되었다. 특히, 실시예 2와 같이 Ru층(28)의 막두께를 2 ∼ 20nm의 범위 내로하면, 자화 반전에 필요한 전류 밀도가 1 ×106 A/cm2가 되고, 종래예의 1/10 값으로 저감화할 수 있는 것을 알았다.
실시예 4
고주파 스퍼터 장치를 사용하여 열산화 Si기판(42) 상에 두께 100nm의 Co2FexCr1-xAl 박막(43)을 기판 온도를 바꾸어 제작했다.
도 21은 Co2Fe0.5Cr0.5Al 박막(43)의 X선 회절을 측정한 결과를 나타낸 도면이다. 도면의 가로축은 회절각 2θ(도)이며, 세로축은 회절 X선의 강도를 Log(대수)눈금으로 나타내고 있다. 그리고, 도면에 나타낸 하방향 화살표(↓)는 Co2Fe0.5Cr0.5Al 박막(43)의 결정의 각 면으로부터의 회절 강도를 나타내고 있다. 도 21에 나타낸 바와 같이, 기판을 가열하지 않는 상태에서 결정화하고 있고, 그 회절상의 해석으로부터 격자 정수 a = 5.72Å의 B2 구조인 것을 알 수 있었다. 또, 기판을 실온으로부터 550℃까지 가열해도 회절상은 그다지 변화하지 않고, 열적으로 안정한다는 것을 알았다.
한편, 기판(42)의 상에, Cr나 Fe 등의 적당한 버퍼층(44)을 사용하여 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)을 제작하거나, 또는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)의 Cr에 대한 Fe 치환량을 적게 하면, 2θ= 27도 근방에 (111)면의 회절 X선의 피크가 확인되었다. 이것은, Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)이 L21구조인 것을 나타내고 있다.
다음에, 도 21에 나타낸 Co2Fe0.5Cr0.5A1 박막(43)의 자기 특성을 설명한다. 도 22는 Co2Fe0.5Cr0.5A1 박막(43)의 실온에 있어서의 자화 특성을 나타낸 도면이다. 도면의 가로축은 자계 H(Oe)이며, 세로축은 자화(emu/cm3)이다. 도시한 바와 같이, Co2Fe0.5Cr0.5A1 박막(43)은 히스테리시스를 나타내는 강자성체이다. 도면으로부터, 포화 자화가 약 3OO emu/cm3와 보자력이 5 엘스텟(Oe)인 것을 알았다. 또, 동일한 Co2Fe0.5Cr0.5A1 박막(43)을 사용한 자성 박막(41, 45)을 기판(42)의 온도를 바꾸어 제작하였지만, 400 ℃까지 포화 자화 및 보자력은 거의 변하지 않았다.
이로부터, 실온에서 이미 결정성이 양호한 B2 구조의 Co2Fe0.5Cr0.5A1 박막(43)을 얻을 수 있음을 시사하고 있다. 또한, 실온에 있어서, Co2Fe0.5Cr0.5A1 박막(43)의 전기 저항율을 측정한 결과, 전기 저항율은 약 19μΩ·cm 였다. 이 값은 반강자성체 InMn의 200μΩ·cm와 동등하다.
동일하게 하여, Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막(43)에 있어서, x = 0, 0.4, 0.6, 1.0으로 한 조성의 Co2FexCr1-xAl 박막(43)을 실온에서 제작했다. 이렇게 제작한 Co2FexCr1-xAl 박막(43)을 X선 회절로 평가한 결과, 얻어진 막은 모두 L21, B2, A2 구조 중 어느 하나의 구조를 나타내었다. 또한, Co2FexCr1-xAl 박막(43)의 전기 저항율은 조성 x의 증대와 함께 감소하는 경향이 있고, x = 1.0일 때 약 10OμΩ·cm 였다.
실시예 5
도 13에 나타낸 스핀 밸브형의 터널 자기저항 효과소자(55)를 실온에서 제작하였다. 열산화 Si 기판(42) 상에, 고주파 스퍼터 장치와 메탈 마스크를 사용하여, Cr를 버퍼층(44)으로 하여, Cr(5nm)/Co2Fe0.4Cr0.6Al(10nm)/AlOx(1.2nm) /CoFe(5nm)/NiFe(5nm)/IrMn(10nm)/Cr(5nm)를 차례로 적층하여, 터널 자기저항 효과소자(55)를 제작했다. 괄호 내의 숫자는 각각의 막두께이다.
Cr는 버퍼층(44), Co2Fe0.4Cr0.6 Al박막(43)은 강자성의 자유층, AlOx는 터널 절연층(51), CoFe 및 NiFe는 강자성층(52)의 핀층으로 복합막으로 이루어지는 강자성체, IrMn는 반강자성층(53)이며, CoFe/NiFe의 강자성층(52)의 스핀을 고정하는 역할을 하고 있다. 그리고, 반강자성층(53)인 IrMn 상의 Cr는 보호막(54)이다. 그리고, 성막 시에 10O Oe의 자계를 인가하여 막면 내에 1축 이방성을 도입하였다.
이 터널 자기저항 효과소자(55)에 외부 자계를 인가하여, 실온에서 자기 저항을 측정하다. 도 23은 터널 자기저항 효과소자(55)의 저항의 자장 의존성을 나타낸 도면이다. 도면의 가로축은 외부 자계 H(Oe)이며, 세로축은 저항(Ω)이다. 이것으로부터 TMR는 107%로 구해졌다. 본 발명의 터널 자기저항 효과소자(55)에 의해 얻어진 TMR은 종래의 터널 자기저항 효과소자의 TMR이 최대 50% 정도인 것을 고려하면 매우 크고, Co2Fe0.4Cr0.6 Al 박막의 스핀 분극율이 약 0.7으로 높은 것을 알 수 있었다.
실시예 6
버퍼층(44)으로 20nm의 Fe를 사용하고, 또한 Co2Fe0.6Cr0.4 Al 박막(3)을 사용한 것 이외는, 실시예 5와 동일한 스핀 밸브형 터널 자기저항 효과소자(55)를 제작했다. 이 터널 자기저항 효과소자(55)에 외부 자계를 인가하여 실온에서 자기 저항을 측정하였다. 그 결과, 92%의 TMR를 얻을 수 있었다. 이것으로부터 Co2Fe0.4Cr0.6 Al 박막의 스핀 분극율이 높은것을 알 수 있었다.
실시예 7
버퍼층(44)를 사용하지 않고, 실시예 6과 동일하게 하여, 스핀 밸브형 터널 자기저항 효과소자(50)를 제작했다. 이 경우의 Co2Fe0.4Cr0.6 Al 자성 박막은 B2 구조였다. 이 터널 자기저항 효과소자(50)에 외부 자계를 인가하여, 실온에서 자기 저항을 측정하였다.
도 24는 터널 자기저항 효과소자(50)의 자기 저항의 자장 의존성을 나타낸 도면이다. 도면의 가로축은 외부 자계 H(Oe), 좌측 세로축은 저항(Ω), 우측 세로축은 측정한 저항으로부터 계산한 TMR(%)이다. 도면의 실선과 점선은 외부 자계를 스위프 시켰을 때의 저항값을 나타내고 있다. 이것으로부터, 실온에서 약 11%의 TMR을 얻을 수 있었다. 또한 77K의 온도에서는 32%의 TMR을 얻을 수 있었다. 이 경우의 Co2Fe0.4Cr0.6 Al 자성 박막(43)의 구조는 B2 구조이며, 또한 버퍼층(44)을 사용하고 있지 않음에도 불구하고, 이와 같은 비교적 큰 TMR이 실온에서 얻어진 것으로부터, Co2Fe0.4Cr0.6 Al 자성 박막이 B2 구조에 있어서도 큰 스핀 분극율을 가지고 있음을 알았다.
실시예 8
버퍼층(44)를 사용하지 않고, 실시예 6과 동일하게 하여, Co2FeAl 자성 박막(43)을 사용한 스핀 밸브형 터널 자기저항 효과소자(50)를 제작했다. 이 경우의 Co2FeAl 자성 박막(43)은 A2 구조였다. 이 터널 자기저항 효과소자(50)에 외부 자계를 인가하여, 실온 및 5K의 저온에서 자기 저항을 측정했다. 그 결과, 실온에서 8%, 저온에서 42%의 큰 TMR을 얻을 수 있었다. 이것은, A2 구조의 Co2FeAl 자성 박막에 있어서도 큰 스핀 분극율을 가지는 것을 시사하고 있다.
실시예 9
버퍼층(44)를 사용하지 않고, 열산화 Si 기판 상에 보자력차형의 터널 자기저항 효과소자인 Co2FeAl(10nm)/AlOx(1.4nm)/CoFe(3nm)/Ta(10nm)를 실온에서 제작했다. 여기서, 괄호 내의 숫자는 각각의 막두께이다. 상기 보자력차형의 터널 자기저항 효과소자는 강자성체인 Co2FeAl와 CoFe의 보자력의 차이를 이용한 터널 자기저항 효과소자이다. 이 보자력차형의 터널 자기저항 효과소자의 TMR은 스핀 밸브형의 터널 자기저항 효과소자와 마찬가지로, 자화가 서로 평행인가 또는 반평행 인가에 의해 자기 저항에 차이가 나타난다.
제작한 보자력차형의 터널 자기저항 효과소자에 의해 얻어진 TMR의 값은 실온에서 8%이며, 5K의 저온에서 42% 였다. 그리고, 이와 같이 기판을 가열하지 않고 열산화 Si 기판 상에 제작했을 때의 Co2FeAl 박막(43)의 결정 구조는 A2 구조였다.
다음에, 이 터널 자기저항 효과소자를 진공 중에 있어서 각종 온도로 열처리하고, 각각의 TMR 특성을 측정했다. 그 결과, 300 ℃로 1시간 열처리하였을 때의 TMR은 실온에서 28%이고, 5K의 저온에서 55%가 되며, 실온에서 제작하였을 때의 TMR보다 매우 증대했다. 이 때의 Co2FeAl 박막의 결정 구조를 X선 회절로 측정한 결과, 그 결정 구조는 L21 구조였다.
따라서, 상기 열처리에 의한 TMR의 향상은 Co2FeAl 박막의 결정 구조가 A2 구조로부터 L21 구조에 변화된 때문이며, L21 구조의 스핀 분극율이 A2 구조의 그것보다 큰 것을 시사하고 있다.
실시예 10
기판(44)으로 GaAs를 사용한 것 이외는, 실시예 5와 동일하게 하여 스핀 밸브형 터널 자기저항 효과소자(50)를 제작하였다. 이 경우의 Co2Fe0.4Cr0.6Al 자성 박막(43)은 L21구조였다. 이 터널 자기저항 효과소자(50)에 외부 자계를 인가하여, 실온에서 자기 저항을 측정하였다. 그 결과, 실온에서 125%의 큰 TMR을 얻었고, L21 구조의 Co2Fe0.4Cr0.6Al 자성 박막의 스핀 분극율은 매우 큰 것이 시사되었다.
실시예 11
도 16에 나타낸 스핀 밸브형의 거대 자기저항 효과소자(75)를 실온에서 제작하였다. 고주파 스퍼터 장치와 메탈 마스크를 사용하여, 열산화 Si기판(42) 상에, Al(100nm)/Co2Fe0.5Cr0.5Al(5nm)/Cu(6nm)/Co2Fe0.5Cr0.5Al(5nm)/NiFe(5nm)/IrMn(10nm)/Al(100nm)를 차례로 퇴적시켜, 스핀 밸브형의 거대 자기저항 효과소자의 다층막 구조를 제작하였다. 괄호 내의 숫자는 각각의 막두께이다.
여기서, Al는 버퍼층(44), Co2Fe0.5Cr0.5Al는 자유층이 되는 박막(43), Cu는 거대 자기 저항 효과를 발현하기 위한 비자성 금속층(61)이다. Co2Fe0.5Cr0.5Al(5nm) 및 NiFe(5nm)의 2층 구조는 핀층이 되는 강자성층(62)이다. IrMn는 반강자성층(53)이며 핀층이 되는 강자성층(62)의 스핀을 고정하는 역할을 하고 있다. 최상층의 Al층은 전극(54)이다. 그리고, 성막 시에 100O e의 자계를 인가하여 막면 내에 1축 이방성을 도입하였다. 이 퇴적한 다층막을 전자선 리소그래피와 Ar 이온 밀링 장치를 사용하여 미세 가공하고, 0.5㎛ ×1㎛의 거대 자기저항 효과소(75)를 제작하였다.
이 소자의 상하 전극(44, 54) 사이에 전압을 인가하여, 막면 수직 방향으로 전류를 흘리고, 외부 자계를 인가하여 실온에서 자기 저항을 측정하였다. 이로써, 약 8%의 자기 저항을 얻을 수 있었다. 이 값은 종래의 스핀 밸브형의 CPP 구조의 거대 자기저항 효과소자의 자기 저항이 1% 미만인데 대하여, 8배의 매우 큰 값이었다. 이로써, 본 발명의 CPP 구조의 거대 자기저항 효과소자의 GMR이 종래의 스핀 밸브형 CPP 구조의 거대 자기저항 효과소자의 GMR과 비교하여 매우 커지는 것은 Co2Fe0.5Cr0.5Al 박막(43)의 스핀 분극율이 높은 것에 기인하고 있음을 알았다.
또한, 이와 같이 큰 GMR을 얻을 수 있는 이유는 전술한 바와 같이, 핀층 및 자유층에 사용한 Co2Fe0.5Cr0.5Al 박막의 저항율이, IrMn를 사용한 반강자성층(53)의 저항율과 동등한 것도 기여하고 있음을 알았다.
본 발명은 이들 실시예에 한정되지 않고, 특허 청구의 범위에 기재한 발명의 범위 내에서 각종의 변형이 가능하며, 이들도 본 발명의 범위 내에 포함되는 것은 말할 필요도 없다.
본 발명의 스핀 주입 디바이스에 의하면, 작은 전류 밀도로 자화 반전을 일으킬 수 있다. 또 본 발명의 스핀 주입 자기 장치는 보다 작은 전류 밀도로 스핀 주입에 의한 MTJ의 자유층의 자화 반전을 일으킬 수 있다. 따라서, 기가 비트가 넘는 대용량·고속·불휘발성의 MRAM를 비롯하여 각종 자기 장치나 자기 메모리 장치에 이용 가능하게 된다.
또, 본 발명에 의하면, L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1)를 사용한 자성 박막은, 실온에서 가열하지 않고 제작할 수 있다. 또한, 강자성 특성을 나타내고, 스핀 분극율이 크다.
또, 본 발명의 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막을 사용한 거대 자기저항 효과소자에 의하면, 실온에 있어서, 저외부 자계에서 매우 큰 GMR을 얻을 수 있다. 또, 터널 자기저항 효과소자에 의해서도, 마찬가지로 매우 큰 TMR를 얻을 수 있다.
또한, 본 발명의 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막을 사용한 각종의 자기저항 효과소자를, 기가 비트가 넘는 대용량과 고속의 자기 헤드나 불휘발성으로 고속 동작하는 MRAM을 비롯하여 각종 자기 장치에 응용함으로써, 신규한 자기 장치를 실현할 수 있다. 이 경우, 포화 자화가 작으므로 스핀 주입에 의한 자화 반전 자장이 작아져, 저소비 전력으로 자화 반전을 실현할 수 있는 외에, 반도체로의 효율적인 스핀 주입이 가능하게 되어, 스핀 FET가 개발되고 가능성이 있는 등, 넓게 스핀 일렉트로닉스 분야를 개척하는 중요한(key) 재료로서 이용할 수 있다.

Claims (50)

  1. 스핀 편극부와 주입 접합부를 가지는 스핀 주입부, 및
    비자성층을 사이에 두고 자기적으로 반평행으로 결합한 자화의 크기가 상이한 제1 자성층 및 제2 자성층을 가지는 SyAF
    을 구비하고,
    상기 SyAF와 상기 주입 접합부가 접합되어 있고,
    상기 스핀 주입부로부터 스핀 편극 전자를 주입하고, 상기 제1 자성층 및 상기 제2 자성층의 자화가 반평행 상태를 유지한 채로 자화 반전하는
    것을 특징으로 하는 스핀 주입 디바이스.
  2. 제1항에 있어서,
    상기 스핀 주입부의 주입 접합부가 비자성 도전층 또는 비자성 절연층인 것을 특징으로 하는 스핀 주입 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 스핀 편극 전자가 상기 스핀 주입부의 주입 접합부에 있어서 스핀 보존 전도 가능 또는 터널 접합 가능한 것을 특징으로 하는 스핀 주입 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스핀 주입부의 스핀 편극부가 강자성층인 것을 특징으로 하는 핀 주입 디바이스.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스핀 주입부의 스핀 편극부가 강자성층의 스핀을 고정하는 반강자성층에 접해 설치되는 것을 특징으로 하는 스핀 주입 디바이스.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스핀 주입부의 주입 접합부와 접합한 SyAF의 제1 자성층 및 제2 자성층의 가로세로비가 2 이하인 것을 특징으로 하는 스핀 주입 디바이스.
  7. 비자성층을 사이에 두고 자기적으로 반평행으로 결합한 자화의 크기가 상이한 제1 자성층 및 제2 자성층을 가지는 동시에, 상기 제1 자성층 및 제2 자성층의 자화가 반평행 상태를 유지한 채로 자화 반전 가능한 자유층, 및
    상기 자유층과 절연층을 통하여 터널 접합한 강자성 고정층
    을 구비하고,
    상기 강자성 고정층과 상기 자유층이 강자성 스핀 터널 접합한 것을 특징으로 하는 스핀 주입 자기 장치.
  8. 제7항에 있어서,
    상기 구성에 더하여, 상기 자유층에 접합하는 주입 접합부와 스핀 편극부를 가지는 스핀 주입부를 구비한 것을 특징으로 하는스핀 주입 자기 장치.
  9. 제8항에 있어서,
    상기 스핀 주입부의 주입 접합부가 비자성 도전층 또는 비자성 절연층인 것을 특징으로 하는 스핀 주입 자기 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 스핀 편극 전자가 상기 스핀 주입부의 주입 접합부에 있어서 스핀 보존 전도 가능 또는 터널 접합 가능한 것을 특징으로 하는 스핀 주입 자기 장치.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 스핀 주입부의 스핀 편극부가 강자성층인 것을 특징으로 하는 핀 주입 자기 장치.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 스핀 주입부의 스핀 편극부가 강자성층의 스핀을 고정하는 반강자성층에 접해 설치되는 것을 특징으로 하는 스핀 주입 자기 장치.
  13. 제7항 내지 제12항 중 어느 한 항에 있어서,
    상기 스핀 주입부의 주입 접합부와 접합한 자유층의 제1 자성층 및 제2 자성층의 가로세로비가 2 이하인 것을 특징으로 하는 스핀 주입 자기 장치.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 스핀 주입부를 워드선으로 한 것을 특징으로 하는 스핀 주입 자기 장치.
  15. 강자성 고정층을 포함하는 스핀 편극부와 비자성층의 주입 접합부로 이루어지는 스핀 주입부와, 상기 스핀 주입부에 접해 설치되는 강자성 자유층을 포함하는 스핀 주입 디바이스에 있어서,
    상기 비자성층이 절연체 또는 도전체로 이루어지고,
    상기 강자성 자유층의 표면에 비자성층이 설치되며,
    상기 스핀 주입 디바이스의 막면 수직 방향으로 전류를 흘려, 상기 강자성 자유층의 자화를 반전시키는
    것을 특징으로 하는 스핀 주입 디바이스.
  16. 제15항에 있어서,
    상기 강자성 자유층은 Co 또는 Co 합금이며,
    상기 강자성 자유층의 표면에 설치되는 비자성층은 Ru층이며, 그 막두께가 0.1 ∼ 20nm인 것을 특징으로 하는 스핀 주입 디바이스.
  17. 강자성 고정층을 포함하는 스핀 편극부와 비자성층의 주입 접합부로 이루어지는 스핀 주입부와, 상기 스핀 주입부에 접해 설치되는 강자성 자유층을 포함하는 스핀 주입 디바이스에 있어서,
    상기 비자성층이 절연체 또는 도전체로 이루어지고,
    상기 강자성 자유층의 표면에 비자성층과 강자성층이 설치되며,
    상기 스핀 주입 디바이스의 막면 수직 방향으로 전류를 흘려, 상기 강자성 자유층의 자화를 반전시키는
    것을 특징으로 하는 스핀 주입 디바이스.
  18. 제17항에 있어서,
    상기 강자성 자유층 및 상기 강자성층은 Co 또는 Co 합금이고,
    상기 강자성 자유층의 표면에 설치되는 비자성층은 Ru층이며, 그 막두께가 2 ∼ 20nm인 것을 특징으로 하는 스핀 주입 디바이스.
  19. 제15항 내지 제18항 중 어느 한 항에 기재된 스핀 주입 디바이스를 사용한 것을 특징으로 하는 스핀 주입 자기 장치.
  20. 제15항 내지 제18항 중 어느 한 항에 기재된 스핀 주입 디바이스를 사용한 것을 특징으로 하는 스핀 주입 자기 메모리 장치.
  21. 기판과 상기 기판 상에 형성되는 Co2FexCr1-xAl 박막을 구비하고,
    상기 Co2FexCr1-xAl 박막은 L21, B2, A2 구조 중 어느 하나의 구조를 가지며, 또한 0 ≤x ≤1인
    것을 특징으로 하는 자성 박막.
  22. 제21항에 있어서,
    상기 기판을 가열하지 않고 상기 Co2FexCr1-xAl 박막이 성막되는 것을 특징으로 하는 자성 박막.
  23. 제21항 또는 제22항에 있어서,
    상기 기판이 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나인 것을 특징으로 하는 자성 박막.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서,
    상기 기판과 상기 Co2FexCr1-xAl 박막 사이에 버퍼층이 설치되어 있는 것을 특징으로 하는 자성 박막.
  25. 제21항 내지 제24항 중 어느 한 항에 있어서,
    상기 버퍼층이 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 이루어지는 것을 특징으로 하는 자성 박막.
  26. 기판 상에 복수의 강자성층을 가지는 터널 자기저항 효과소자에 있어서,
    적어도 한쪽의 강자성층이 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루지는 것을 특징으로 하는 터널 자기저항 효과소자.
  27. 제26항에 있어서,
    상기 강자성층이 고정층과 자유층으로 이루어지고,
    상기 자유층이 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지는 것을 특징으로 하는 터널 자기저항 효과소자.
  28. 제26항 또는 제27항에 있어서,
    상기 기판을 가열 하지 않고 상기 Co2FexCr1-xAl 박막이 성막되는 것을 특징으로 하는 터널 자기저항 효과소자.
  29. 제26항 내지 제28항 중 어느 한 항에 있어서,
    상기 기판과 상기 Co2FexCr1-xAl 박막(여기서, 0 ≤x ≤1) 사이에 버퍼층이 설치되어 있는 것을 특징으로 하는 터널 자기저항 효과소자.
  30. 제29항에 있어서,
    상기 기판이 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나인 것을 특징으로 하는 터널 자기저항 효과소자.
  31. 제29항에 있어서,
    상기 버퍼층이 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 이루어지는 것을 특징으로 하는 터널 자기저항 효과소자.
  32. 기판 상에 복수의 강자성층을 가지는 거대 자기저항 효과소자에 있어서,
    적어도 한쪽의 강자성층이 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지고, 막면 수직 방향으로 전류가 흐르는 구조로 한 것을 특징으로 하는 거대 자기저항 효과소자.
  33. 제32항에 있어서,
    상기 강자성층이 고정층과 자유층으로 이루어지고,
    상기 자유층이 L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지는 것을 특징으로 하는 거대 자기저항 효과소자.
  34. 제32항 또는 제33항에 있어서,
    상기 기판을 가열하지 않고 상기 Co2FexCr1-xAl 박막이 성막되는 것을 특징으로 하는 거대 자기저항 효과소자.
  35. 제32항 내지 제35항 중 어느 한 항에 있어서,
    상기 기판과 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막 사이에 버퍼층이 설치되어 있는 것을 특징으로 하는 거대 자기저항 효과소자.
  36. 제32항 내지 제35항 중 어느 한 항에 있어서,
    상기 기판이 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나인 것을 특징으로 하는 거대 자기저항 효과소자.
  37. 제35항에 있어서,
    상기 버퍼층이 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 이루어지는 것을 특징으로 하는 거대 자기저항 효과소자.
  38. L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤ x ≤1) 자성 박막이 기판 상에 형성되어 이루어지는 것을 특징으로 하는 자기 디바이스.
  39. 제38항에 있어서,
    자유층이 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지는 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 디바이스.
  40. 제38항 또는 제39항에 있어서,
    상기 기판을 가열하지 않고 제작된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 디바이스.
  41. 제38항 내지 제40항 중 어느 한 항에 있어서,
    상기 기판과 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막 사이에 버퍼층이 설치된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 디바이스.
  42. 제38항 내지 제41항 중 어느 한 항에 있어서,
    상기 기판이 열산화 Si, 유리, M9O 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나인 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 디바이스.
  43. 제41항에 있어서,
    상기 버퍼층이 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 이루어지는 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 디바이스.
  44. L21, B2, A2 구조 중 어느 하나의 구조를 가지는 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막이 기판 상에 형성되어 이루어지는 것을 특징으로 하는 자기 헤드.
  45. 제44항에 있어서,
    자유층이 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 자성 박막으로 이루어지는 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 헤드.
  46. 제44항 또는 제45항에 있어서,
    상기 기판을 가열하지 않고 제작된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 헤드.
  47. 제44항 또는 제46항 중 어느 한 항에 있어서,
    상기 기판과 상기 Co2FexCr1-xAl(여기서, 0 ≤x ≤1) 박막 사이에 버퍼층이 설치된 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 헤드.
  48. 제44항 내지 제47항 중 어느 한 항에 있어서,
    상기 기판이 열산화 Si, 유리, MgO 단결정, GaAs 단결정, Al2O3 단결정 중 어느 하나인 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 헤드.
  49. 제47항에 있어서,
    상기 버퍼층이 Al, Cu, Cr, Fe, Nb, Ni, Ta, NiFe 중 적어도 하나로 이루어지는 터널 자기저항 효과소자 또는 거대 자기저항 효과소자를 사용한 것을 특징으로 하는 자기 헤드
  50. 제44항 내지 제49항 중 어느 한 항에 기재된 자기 헤드를 사용한 것을 특징으로 하는 자기 기록 장치.
KR1020057010827A 2002-12-13 2003-12-11 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막 KR100663857B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2002363127 2002-12-13
JPJP-P-2002-00363127 2002-12-13
JPJP-P-2002-00378502 2002-12-26
JP2002378502 2002-12-26
JPJP-P-2003-00271628 2003-07-07
JP2003271628A JP4061590B2 (ja) 2002-12-26 2003-07-07 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス
JP2003410966A JP4873338B2 (ja) 2002-12-13 2003-12-09 スピン注入デバイス及びこれを用いた磁気装置
JPJP-P-2003-00410966 2003-12-09

Publications (2)

Publication Number Publication Date
KR20050084288A true KR20050084288A (ko) 2005-08-26
KR100663857B1 KR100663857B1 (ko) 2007-01-02

Family

ID=32601011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010827A KR100663857B1 (ko) 2002-12-13 2003-12-11 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막

Country Status (4)

Country Link
US (2) US7675129B2 (ko)
EP (3) EP2264725B1 (ko)
KR (1) KR100663857B1 (ko)
WO (1) WO2004055906A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958469B1 (ko) * 2008-08-04 2010-05-17 주식회사 하이닉스반도체 이중 자기저항 메모리 셀
KR101018502B1 (ko) * 2009-10-29 2011-03-03 인하대학교 산학협력단 스핀 토크 나노 진동 소자 및 초고주파 발진기
KR101361570B1 (ko) * 2009-07-10 2014-02-12 시게이트 테크놀로지 엘엘씨 저항 감지 엘리먼트 블록 소거 및 단방향 기록을 갖는 비휘발성 메모리 어레이
US9083279B2 (en) 2012-05-24 2015-07-14 Korea Institute Of Science And Technology Oscillator using spin transfer torque
WO2018080159A1 (ko) * 2016-10-25 2018-05-03 한양대학교 산학협력단 스핀 소자, 이의 동작방법 및 이의 제작 방법
WO2020111862A1 (ko) * 2018-11-30 2020-06-04 세종대학교 산학협력단 이상 홀 효과를 이용하는 자기 센서, 홀 센서 및 홀 센서의 제조방법
KR20200065678A (ko) * 2018-11-30 2020-06-09 세종대학교산학협력단 금속 다층 박막을 가지는 이상 홀 효과 자기 센서
KR20200065679A (ko) * 2018-11-30 2020-06-09 세종대학교산학협력단 이상 홀 효과를 이용하는 홀 센서 및 이의 제조방법

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624417B1 (ko) * 2004-01-31 2006-09-18 삼성전자주식회사 터널링 자기 저항 소자
JP2006073688A (ja) * 2004-09-01 2006-03-16 Alps Electric Co Ltd 磁気検出素子
US7522380B2 (en) * 2005-06-14 2009-04-21 Seagate Technology Llc Head to disc interface tunneling giant magnetoresistive sensor
JP4237171B2 (ja) 2005-09-14 2009-03-11 Ｔｄｋ株式会社 磁気抵抗効果素子および薄膜磁気ヘッド
JP2007273657A (ja) 2006-03-31 2007-10-18 Tdk Corp 磁気抵抗効果素子およびその製造方法、ならびに薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
US8125745B2 (en) * 2006-04-27 2012-02-28 Japan Science And Technology Agency Magnetic thin film, and magnetoresistance effect device and magnetic device using the same
JP4911640B2 (ja) * 2006-05-24 2012-04-04 独立行政法人科学技術振興機構 マルチフェロイック素子
JP4384137B2 (ja) * 2006-06-14 2009-12-16 Ｔｄｋ株式会社 Ｃｐｐ−ｇｍｒヘッド用の磁界検出素子の製造方法、ｃｐｐ−ｇｍｒヘッド用の磁界検出素子、積層体、ウエハ、ヘッドジンバルアセンブリ、およびハードディスク装置
US9300251B2 (en) * 2007-03-16 2016-03-29 The Regents Of The University Of California Frequency mixer having ferromagnetic film
JP2008277586A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 磁気素子、磁気記録ヘッド及び磁気記録装置
US7957106B2 (en) * 2007-04-30 2011-06-07 Hitachi Global Storage Technologies Netherlands, B.V. Chemically disordered material used to form a free layer or a pinned layer of a magnetoresistance (MR) read element
JP5104090B2 (ja) * 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
US8994587B2 (en) 2010-05-14 2015-03-31 Qualcomm Incorporated Compressed sensing for navigation data
JP4358279B2 (ja) * 2007-08-22 2009-11-04 株式会社東芝 磁気記録ヘッド及び磁気記録装置
JP2009070439A (ja) * 2007-09-11 2009-04-02 Toshiba Corp 磁気記録ヘッド及び磁気記録装置
JP5445133B2 (ja) * 2007-09-19 2014-03-19 日本電気株式会社 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP4929108B2 (ja) * 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
JP2009080875A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッド及び磁気記録装置
JP2009164182A (ja) * 2007-12-28 2009-07-23 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置
US7999336B2 (en) * 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
JP5377893B2 (ja) * 2008-06-19 2013-12-25 株式会社東芝 磁気ヘッドアセンブリおよび磁気記録再生装置
JP5361259B2 (ja) * 2008-06-19 2013-12-04 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2010040060A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 高周波アシスト記録用磁気ヘッドおよびそれを用いた磁気記録装置
JP2010040126A (ja) 2008-08-06 2010-02-18 Toshiba Corp 磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US7885097B2 (en) * 2008-10-10 2011-02-08 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
JP5173750B2 (ja) * 2008-11-06 2013-04-03 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP5558698B2 (ja) 2008-11-28 2014-07-23 株式会社東芝 磁気記録ヘッド、磁気ヘッドアセンブリ、磁気記録装置及び磁気記録方法
US8325450B2 (en) * 2008-12-10 2012-12-04 Hitachi Global Storage Technologies Netherlands B.V. Low resistance tunnel magnetoresistance (TMR) structure
JP5527669B2 (ja) * 2009-05-22 2014-06-18 独立行政法人物質・材料研究機構 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子
JP5504704B2 (ja) * 2009-06-16 2014-05-28 ソニー株式会社 記憶素子及びメモリ
JPWO2011027396A1 (ja) * 2009-09-03 2013-01-31 株式会社東芝 磁気記録再生装置
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
JP2012059906A (ja) 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP5724256B2 (ja) * 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
JP5228015B2 (ja) * 2010-09-14 2013-07-03 株式会社東芝 スピン波装置
US8274811B2 (en) * 2010-11-22 2012-09-25 Headway Technologies, Inc. Assisting FGL oscillations with perpendicular anisotropy for MAMR
KR20120124226A (ko) * 2011-05-03 2012-11-13 삼성전자주식회사 메모리 소자 및 그 제조 방법
JP5768494B2 (ja) * 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
US8462461B2 (en) * 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5606482B2 (ja) 2012-03-26 2014-10-15 株式会社東芝 磁気ヘッド、磁気ヘッドアセンブリ、磁気記録再生装置及び磁気ヘッドの製造方法
US8717715B1 (en) * 2012-12-13 2014-05-06 HGST Netherlands B.V. Spin accumulation magnetic read sensor
CN103022345B (zh) * 2012-12-27 2014-09-17 河北工业大学 一种隧穿磁电阻多层膜材料
CN103077965A (zh) * 2013-01-11 2013-05-01 南京邮电大学 一种双栅自旋场效应晶体管
GB2514829A (en) * 2013-06-06 2014-12-10 Ibm Current-perpendicular-to-plane magnetoresistive read sensor
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
WO2015064663A1 (ja) * 2013-10-31 2015-05-07 独立行政法人科学技術振興機構 スピン制御機構及びスピンデバイス
US9064508B1 (en) * 2014-03-17 2015-06-23 HGST Netherlands B.V. Pile spin-torque oscillator with AF-mode oscillation for generating high AC-field in microwave-assisted magnetic recording
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
JP6754108B2 (ja) * 2015-12-04 2020-09-09 国立研究開発法人物質・材料研究機構 単結晶磁気抵抗素子、その製造方法及びその使用方法
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10396123B2 (en) * 2017-07-26 2019-08-27 International Business Machines Corporation Templating layers for perpendicularly magnetized Heusler films
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
WO2019163203A1 (ja) * 2018-02-22 2019-08-29 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
JP6806199B1 (ja) * 2019-08-08 2021-01-06 Tdk株式会社 磁気抵抗効果素子およびホイスラー合金
CN113036032A (zh) * 2019-12-24 2021-06-25 Tdk株式会社 磁阻效应元件
US11910721B2 (en) * 2021-07-12 2024-02-20 Yimin Guo Perpendicular MTJ element having a cube-textured reference layer and methods of making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691898B2 (ja) 1996-03-18 2005-09-07 株式会社東芝 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2002092824A (ja) * 2000-09-08 2002-03-29 Hitachi Ltd 磁気抵抗比のバイアス依存性の小さい強磁性トンネル型磁気抵抗効果ヘッド
US6905780B2 (en) * 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
JP3807254B2 (ja) * 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
US20030002230A1 (en) * 2001-06-29 2003-01-02 Storage Technology Corporation Apparatus and method of making a reduced sensitivity spin valve sensor apparatus in which a basic magnetic sensitivity is reduced
US6765770B2 (en) * 2001-10-11 2004-07-20 Storage Technology Corporation Apparatus and method of making a stabilized MR/GMR spin valve read element using longitudinal ferromagnetic exchange interactions

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958469B1 (ko) * 2008-08-04 2010-05-17 주식회사 하이닉스반도체 이중 자기저항 메모리 셀
KR101361570B1 (ko) * 2009-07-10 2014-02-12 시게이트 테크놀로지 엘엘씨 저항 감지 엘리먼트 블록 소거 및 단방향 기록을 갖는 비휘발성 메모리 어레이
KR101018502B1 (ko) * 2009-10-29 2011-03-03 인하대학교 산학협력단 스핀 토크 나노 진동 소자 및 초고주파 발진기
US9083279B2 (en) 2012-05-24 2015-07-14 Korea Institute Of Science And Technology Oscillator using spin transfer torque
WO2018080159A1 (ko) * 2016-10-25 2018-05-03 한양대학교 산학협력단 스핀 소자, 이의 동작방법 및 이의 제작 방법
US10885960B2 (en) 2016-10-25 2021-01-05 Industry-University Cooperation Foundation Hanyang University Spin device, and operating method therefor and manufacturing method therefor
WO2020111862A1 (ko) * 2018-11-30 2020-06-04 세종대학교 산학협력단 이상 홀 효과를 이용하는 자기 센서, 홀 센서 및 홀 센서의 제조방법
KR20200065678A (ko) * 2018-11-30 2020-06-09 세종대학교산학협력단 금속 다층 박막을 가지는 이상 홀 효과 자기 센서
KR20200065679A (ko) * 2018-11-30 2020-06-09 세종대학교산학협력단 이상 홀 효과를 이용하는 홀 센서 및 이의 제조방법
CN113167841A (zh) * 2018-11-30 2021-07-23 世宗大学校产学协力团 利用反常霍尔效应的磁传感器和霍尔传感器以及霍尔传感器的制造方法
US11815569B2 (en) 2018-11-30 2023-11-14 Industry Academy Cooperation Foundation Of Sejong University Magnetic sensor and hall sensor, each using anomalous hall effect, and method for manufacturing hall sensor

Also Published As

Publication number Publication date
EP2264725B1 (en) 2016-11-23
WO2004055906A1 (ja) 2004-07-01
EP2264725A1 (en) 2010-12-22
US20060044703A1 (en) 2006-03-02
US7989223B2 (en) 2011-08-02
EP1571713A1 (en) 2005-09-07
US7675129B2 (en) 2010-03-09
EP1571713A4 (en) 2009-07-01
US20090180308A1 (en) 2009-07-16
KR100663857B1 (ko) 2007-01-02
EP2249356A1 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
KR100663857B1 (ko) 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
JP4873338B2 (ja) スピン注入デバイス及びこれを用いた磁気装置
US7443639B2 (en) Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
EP2673807B1 (en) Magnetic element with improved out-of-plane anisotropy for spintronic applications
US11183227B1 (en) Electric field switchable magnetic devices
US7351483B2 (en) Magnetic tunnel junctions using amorphous materials as reference and free layers
US7120049B2 (en) Magnetic cell and magnetic memory
US7300711B2 (en) Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
JP4231506B2 (ja) 磁性スイッチ素子とそれを用いた磁気メモリ
US7848137B2 (en) MRAM and data read/write method for MRAM
KR20000023047A (ko) 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및자기 저장 시스템
EP1714289A2 (en) Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
WO2007119748A1 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP3593472B2 (ja) 磁気素子とそれを用いた磁気メモリおよび磁気センサ
WO2009110119A1 (ja) 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
US11631804B2 (en) Magnetoresistive effect element and magnetic memory
JP3697369B2 (ja) 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP4061590B2 (ja) 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス
JP2005228998A (ja) 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス
JPH11238923A (ja) 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置
JP3520192B2 (ja) 磁気素子とそれを用いた磁気部品および電子部品
JP5424178B2 (ja) スピン注入デバイス及びこれを用いた磁気装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091027

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee