JP3593472B2 - 磁気素子とそれを用いた磁気メモリおよび磁気センサ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、強磁性トンネル接合を用いた磁気素子と、それを用いた磁気メモリ、磁気センサ、磁気ヘッドに関する。
【０００２】
【従来の技術】
薄い絶縁体層（誘電体層）で隔てられた ２つの強磁性層からなる強磁性トンネル接合においては、強磁性層を電極としてバイアス電圧を印加するとトンネル電流が流れる。このときのトンネル抵抗は、 ２つの強磁性層の磁化の成す相対角度に依存して変化する。具体的には、 ２つの強磁性層の磁化が反平行のときにトンネル抵抗は最大値をとり、平行のときに最小値をとる。このようなトンネル抵抗の変化によって、いわゆる磁気抵抗効果（ＭＲ）が得られる。従って、 ２つの強磁性層に例えば保磁力の異なる強磁性体を用いれば、外部磁場の変化を抵抗変化として検出することができる。
【０００３】
これによく似た現象が金属人工格子膜においても発見されており、磁気ヘッドとして実用化されつつある。例えば、強磁性層と非磁性金属層とを数ｎｍの周期で積層した積層膜が、スピンの方向に依存して巨大磁気抵抗効果（ＧＭＲ）を示す材料として見出されている。このようなＧＭＲを示す金属人工格子膜としては、Ｆｅ／Ｃｒ人工格子膜（Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．６１， ２４７２（１９８８））、Ｃｏ／Ｃｕ人工格子膜（Ｊ．Ｍａｇ． Ｍａｇ． Ｍａｔｅｒ．９４， Ｌ１（１９９１））などの強磁性層間の相互作用を反強磁性結合させたものが知られている。しかし、強磁性層間の反強磁性結合を利用した金属人工格子膜は反強磁性交換結合定数が大きいため、飽和磁界が大きく、またヒステリシスも非常に大きいという問題を有している。
【０００４】
飽和磁界を小さくする目的で、強磁性層／非磁性層／強磁性層のサンドイッチ積層膜の一方の強磁性層に交換バイアスを及ぼして磁化を固定し、他方の強磁性層を外部磁界により磁化反転させることによって、 ２つの強磁性層の磁化方向の相対角度を変化させる磁性積層膜、いわゆるスピンバルブ膜が開発されている。しかし、スピンバルブ膜は金属人工格子膜に比べて抵抗変化率（磁気抵抗比）が小さく、磁気ヘッドやメモリ素子などに適用した際に、より一層の高性能化を図ることが困難視されている。
【０００５】
一方、上述した強磁性トンネル接合においては、例えばスピンバルブ膜のようなＧＭＲ材料に比べて大きな磁気抵抗比が得られることが最近明らかになった。また、強磁性トンネル接合はスピンバルブ膜などに比べて積層膜として大きな抵抗をもつため、相対的に大きな出力電圧を得ることができる。これらの性質に基づいて、強磁性トンネル接合は新たなＧＭＲ材料として期待されている。さらに、強磁性体の磁化はヒステリシスを示すことから、不揮発性メモリを構成するメモリ素子への応用も検討されている。
【０００６】
【発明が解決しようとする課題】
上述したように、強磁性トンネル接合では大きな磁気抵抗比が得られるものの、この磁気抵抗比は接合に印加されるバイアス電圧に大きく依存する。すなわち、印加されるバイアス電圧が増加すると、接合を流れるトンネル電流が急激に増加すると共に、抵抗変化の大きさが小さくなり、その結果として接合の磁気抵抗比が減少する。この性質は強磁性トンネル接合をＭＲ素子に応用する際に、大きな制限を加えるものである。
【０００７】
このような欠点を避けるためには、次のような方法が考えられる。第１に、磁気抵抗比があまり減少しないような小さなバイアス電圧で素子を動作させる。しかし、この場合には出力も小さくなり、強磁性トンネル接合をＭＲ素子として実用化する上で問題となる。
【０００８】
第２に、絶縁体層のつくる障壁ポテンシャルが高い接合を用いる。このような接合ではもともと大きな磁気抵抗比が得られるため、バイアス電圧により磁気抵抗比が減少しても、利用可能な範囲に止まらせることができる。しかし、この場合には抵抗値自体が大きくなり、デバイススピードの低下やサーマルノイズの増大などを招くことから、そのままでは応用が難しい。そこで絶縁体層を薄くすることが考えられるが、この場合には素子の製造自体が困難になる。
【０００９】
上述したように、強磁性トンネル接合は磁気抵抗比がバイアス電圧に依存し、バイアス電圧の増加と共に磁気抵抗比が減少することが課題とされている。また、強磁性トンネル接合では磁気抵抗比の電圧依存性と同様に、磁気抵抗比の温度依存性も課題とされている。すなわち、強磁性トンネル接合では温度の上昇に伴って磁気抵抗比が減少する。これら磁気抵抗比の電圧依存性および温度依存性は、いずれもマグノン波の励起によるものと考えられる。実際に、強磁性トンネル接合を使用する環境温度は室温以上となるため、温度の上昇と共に磁気抵抗比が減少することは実用上大きな問題となる。
【００１０】
本発明はこのような課題に対処するためになされたもので、大きな磁気抵抗比を得ることができ、かつ大きな抵抗をもつために相対的に大きな出力電圧が得られる強磁性トンネル接合のバイアス電圧に対する磁気抵抗比の依存性、また温度に対する磁気抵抗比の依存性を改善することによって、実用性を高めた磁気素子を提供することを目的としており、さらにはそのような磁気素子を用いることによって、特性および実用性の向上を図った磁気メモリおよび磁気センサを提供することを目的としている。
【００１１】
【課題を解決するための手段】
本発明の磁気素子は、少なくとも2層の強磁性層と、前記強磁性層間に介在されたトンネル障壁層との積層膜からなる強磁性トンネル接合を有し、前記強磁性層間にトンネル電流を流す磁気素子において、前記トンネル障壁層は 1eV より小さいポテンシャル障壁をもつ絶縁体または半導体からなると共に、前記トンネル障壁層の最も膜厚の薄い箇所の厚さが 1.0nm より厚く、かつ少なくとも 0.1 〜 0.27V の範囲内のバイアス電圧の増加に対して正の傾きをもって増加する磁気抵抗比を有することを特徴としている。
【００１３】
さらに、本発明の磁気素子は、少なくとも2層の強磁性層と、前記強磁性層間に介在されたトンネル障壁層との積層膜からなる強磁性トンネル接合を有し、前記強磁性層間にトンネル電流を流す磁気素子において、前記トンネル障壁層のトンネルバリア高さをΦ［単位：eV］、前記トンネル障壁層の膜厚をＳ［単位：オングストローム］としたとき、Ｓ／（Φ）^1/2の値が10≦Ｓ／（Φ）^1/2を満足し、かつ前記 2 層の強磁性層のスピン配置が反平行状態のときのコンダクタンスＧ AP と平行状態のときのコンダクタンスＧ P との差ΔＧ（＝Ｇ P −Ｇ AP ）が温度の上昇に対して略一定もしくは増加することを特徴としている。
【００１４】
本発明の磁気メモリは、上述した本発明の磁気素子をメモリセルとして具備することを特徴としている。また、本発明の磁気センサは、上述した本発明の磁気素子を具備することを特徴としている。
【００１５】
本発明の磁気素子においては、トンネル障壁層に磁気抵抗比が最小値をとるポテンシャル障壁の値より小さいポテンシャル障壁をもつ絶縁体や半導体、具体的にはポテンシャル障壁が1eV より小さい絶縁体や半導体を用い、かつこのようなトンネル障壁層の厚さを厚くすることによって、バイアス電圧の増加に対して磁気抵抗比が正の傾きをもって増加する強磁性トンネル接合を実現している。このような強磁性トンネル接合によれば、広い範囲のバイアス電圧に対して良好な磁気抵抗比を得ることが可能となる。
【００１６】
本発明の磁気素子におけるトンネル障壁層は、より具体的にはトンネルバリア高さをΦ［単位：eV］、トンネル障壁層の膜厚（トンネルバリア幅）をＳ［単位：オングストローム］としたとき、Ｓ／（Φ）^1/2の値が10≦Ｓ／（Φ）^1/2を満足するものである。このようなトンネル障壁層を適用することによって、バイアス電圧の増加に対して磁気抵抗比をより確実に増加させることができ、さらには温度の上昇に対する磁気抵抗比の減少を抑制することができる。
【００１７】
すなわち、Ｓ／（Φ）^1/2の値が10≦Ｓ／（Φ）^1/2を満足するトンネル障壁層を用いることによって、2層の強磁性層のスピン配置が反平行状態のときのコンダクタンスＧ APと平行状態のときのコンダクタンスＧ P との差ΔＧ（＝Ｇ P −Ｇ AP ）が温度の上昇に対して実質的に減少しない、具体的には略一定もしくは増加する強磁性トンネル接合となる。このような強磁性トンネル接合によれば、温度の上昇に伴う磁気抵抗比の減少を大幅に抑制することができる。
【００１８】
上述したような強磁性トンネル接合を有する磁気素子によれば、 ２層の強磁性層の磁化の相対角度により変化するトンネル抵抗に基づく磁気抵抗効果を利用した各種素子の実用性を大幅に向上させることができる。
【００１９】
【発明の実施の形態】
以下、本発明を実施するための形態について説明する。
【００２０】
図１は本発明の磁気素子の一実施形態の概略構造を示す断面図である。同図において、１は第１の強磁性層２／トンネル障壁層３／第２の強磁性層４の ３層積層構造を有する強磁性トンネル接合である。第１および第２の強磁性層２、４には、それぞれリード電極５、６が接続されている。図中符合７は基板、８は絶縁層である。
【００２１】
強磁性トンネル接合１は、第１の強磁性層２と第２の強磁性層４との間に、絶縁体などからなるトンネル障壁層３を介してトンネル電流が流れるように構成されている。そして、第１の強磁性層２と第２の強磁性層４との保磁力差などを利用して、例えば一方の強磁性層の磁化を外部磁場により反転させ、 ２つの強磁性層２、４の磁化の相対角度により変化するトンネル抵抗（トンネル電流）によって、磁気抵抗効果（ＭＲ）を得るものである。
【００２２】
すなわち、第１の強磁性層２と第２の強磁性層４の磁化が同じ方向を向いている状態において、強磁性トンネル接合１のトンネル抵抗は最小となる。この状態から例えば保磁力が小さい一方の強磁性層の磁化のみを外部磁場により反転させることによって、強磁性トンネル接合１のトンネル抵抗は最大となる。この際、他方の強磁性層の磁化は、一方の強磁性層の磁化を反転させる外部磁場に対して実質的に固定されているようにする。このようにして磁気抵抗効果が得られる。磁気抵抗比は、これらトンネル抵抗の比（トンネル抵抗変化率）により定義されるものである。
【００２３】
第１および第２の強磁性層２、４の構成材料は特に限定されるものではなく、パーマロイに代表されるＮｉ−Ｆｅ合金、強磁性を示すＦｅ、Ｃｏ、Ｎｉおよびそれらを含む合金、ＮｉＭｎＳｂ、ＰｔＭｎＳｂのようなホイスラー合金などのハーフメタル、ＣｒＯ_２ 、マグネタイト、Ｍｎペロブスカイトなどの酸化物系のハーフメタル、アモルファス合金などの種々の軟磁性材料から、Ｃｏ−Ｐｔ合金、Ｆｅ−Ｐｔ合金、遷移金属−希士類合金などの硬磁性材料まで、種々の強磁性材料を使用することができる。第１および第２の強磁性層２、４のうち、一方の磁化方向（スピン方向）のみを変化させるためには、上述したように強磁性体の保磁力の差を利用することができる。
【００２４】
さらに、一方の強磁性層を反強磁性膜と積層し、これらの交換結合により強磁性層の磁化を固定するようにしてもよい。図２は反強磁性膜を使用した強磁性トンネル接合１の一構成例を示す図である。図２において、トンネル障壁層３を介して配置された第１および第２の強磁性層２、４のうち、第２の強磁性層４上には反強磁性膜９が積層されている。第２の強磁性層４には反強磁性膜９から交換バイアスが付与されており、この交換バイアスにより第２の強磁性層４の磁化が固定されている。反強磁性膜９と接した強磁性層４は、例えば本発明の磁気素子を磁気記憶素子などに適用する際に、何回もの印加磁界（配線による電流磁界）や信号読み出しの下でも磁化反転を阻止することができ、安定した信号強度を得ることができる。
【００２５】
この際の反強磁性膜９には、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎなどの反強磁性合金やＮｉＯ、Ｆｅ_２ Ｏ_３ などの反強磁性材料、さらにはＣｏ／Ｒｕ／Ｃｏ、Ｃｏ／Ｉｒ／Ｃｏなどの反強磁性交換結合膜を用いることができる。さらに、一方の強磁性層の両端部に一対の硬磁性膜などを隣接配置し、この硬磁性膜から強磁性層にバイアス磁界を印加して磁化を固定するようにしてもよい。
【００２６】
本発明の磁気素子は、第１の強磁性層／トンネル障壁層／第２の強磁性層の積層構造を有する強磁性一重トンネル接合に限らず、第１の強磁性層／第１のトンネル障壁層／第２の強磁性層／第２のトンネル障壁層／第３の強磁性層の積層構造を有する強磁性二重トンネル接合、さらには三重以上の強磁性多重トンネル接合に対しても適用可能である。
【００２７】
図３は強磁性二重トンネル接合の具体的な構成例を示す図である。図３に示す強磁性二重トンネル接合１０は、第１の強磁性層１１／第１のトンネル障壁層１２／第２の強磁性層１３／第２のトンネル障壁層１４／第３の強磁性層１５の積層膜を有しており、さらに第１の強磁性層１１および第３の強磁性層１５はそれぞれ反強磁性膜１６、１７と積層されている。第１および第３の強磁性層１１、１５にはそれぞれ反強磁性膜１６、１７から交換バイアスが付与されており、これらの交換バイアスにより第１および第３の強磁性層１１、１５の磁化が固定されている。
【００２８】
また、強磁性二重トンネル接合１０においては、中間に位置する強磁性層（図３では第２の強磁性層１３）として、強磁性体−誘電体混合層を用いることもできる。図４はこのような強磁性二重トンネル接合の構成例を示しており、この強磁性二重トンネル接合１０は反強磁性膜１６／第１の強磁性層１１／第１のトンネル障壁層１２／強磁性体−誘電体混合層１８／第２のトンネル障壁層１４／第３の強磁性層１５／反強磁性膜１７の積層構造を有している。このような強磁性二重トンネル接合１０によっても、図３に示した強磁性二重トンネル接合と同様な効果が得られる。
【００２９】
なお、上述した種々の強磁性トンネル接合（一重もしくは二重）の下地層としては、各種の材料を使用することができるが、Ｔａ、Ｔｉ、Ｐｔ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｄ、Ｔａ／Ｐｔ、Ｔａ／Ｐｄ、Ａｌ_２ Ｏ_３ 、アモルファス合金などを下地層として用いることによって、上部積層構造を平坦化することができ、結晶成長が変わるために反強磁性膜／強磁性層界面の交換バイアスが強くなるなどの利点が得られる。
【００３０】
トンネル障壁層３、１２、１４は、強磁性層間にトンネル電流を流し得るものであればよく、各種の絶縁体や半導体を使用することができるが、トンネル障壁層３、１２、１４により形成されるポテンシャル障壁として、トンネル障壁層のある厚さにおける磁気抵抗比が最小値をとるポテンシャル障壁の値より小さいポテンシャル障壁をもつ絶縁体や半導体を使用する。
【００３１】
このように、本発明においてはトンネル障壁層３、１２、１４にポテンシャル障壁の低い材料が要求される。ここで、ポテンシャル障壁の制御は、基本的にはトンネル障壁層の構成材料に依存する。このようなことから、トンネル障壁層３、１２、１４の構成材料としては、ギャップの小さい絶縁体や半導体が適しており、特にギャップが1eVより小さい絶縁体や半導体を使用するものとする。
【００３２】
具体的なトンネル障壁層３、１２、１４の構成材料には、Ａｌ_２ Ｏ_３ 、ＡｌＯ_ｘ 、ＳｉＯ_２ 、ＳｉＯ_ｘ 、ＡｌＮ、ＮｉＯ、ＣｏＯ、ＭｇＯ、ＨｆＯ_２ などの絶縁体（誘電体）や、ＦｅＳｉ、ＧｅＳｂ、ＰｂＳｅ、ＰｂＴｅなどの狭ギャップ半導体などを用いることができる。これらのうち、上述したような絶縁体からなる薄膜は、その作製条件などによりポテンシャル障壁が変化する。例えば、Ａｌ膜を酸化させて形成したＡｌ_２ Ｏ_３ （ＡｌＯ_ｘ ）膜の場合、Ａｌ膜の酸化の程度によって、ポテンシャル障壁が ０〜 ３ｅＶ程度の範囲で変化する。従って、Ａｌ膜の酸化程度などを制御することにより、上述した条件を満足するポテンシャル障壁を有する絶縁体膜（誘電体膜）を得ることができる。狭ギャップ半導体の場合には、元々ポテンシャル障壁が小さいため、トンネル障壁層３、１２、１４として良好な機能が得られるように成膜条件などを制御することが好ましい。
【００３３】
トンネル障壁層３、１２、１４は後述するように、バイアス電圧に対してトンネル電流が大きく変化するような厚さを有することが重要であり、具体的には最も薄い部分に電流が流れやすいことを考慮すれば、最も薄い部分の膜厚が １．０ｎｍを超えることが好ましい。このような膜厚の測定方法としては、公知のＩ−Ｖ特性より測定する方法、拡大電子写真により得られる画像から測定する方法などを用いることができる。トンネル障壁層の全体的な設定膜厚としては １．２ｎｍ以上とすることが好ましい。
【００３４】
トンネル障壁層の厚さがあまり薄いと、後に詳述するようにバイアス電圧を小さくした場合おいても、ある程度のトンネル電流が流れ、バイアス電圧に対する磁気抵抗比の変化を制御することができない。温度に対する磁気抵抗比の変化についても同様である。ただし、あまりトンネル障壁層の厚さが厚すぎると、トンネル電流を流すことができなくなるため、トンネル障壁層の厚さは１０ｎｍ以下とすることが好ましい。
【００３５】
上述したようなトンネル障壁層３、１２、１４を有する強磁性トンネル接合１、１０は、バイアス電圧の増加に対して正の傾きをもって増加する磁気抵抗比を有している。この点について、Ｆｅ／Ａｌ_２ Ｏ_３ ／Ｆｅの場合を例にとり、自由電子モデルに基づく計算結果を引用して説明する。
【００３６】
ここで用いるポテンシャル障壁はｘ方向に １次元的であるとし、バイアス電圧の効果を取り入れて、 ０＜ｘ＜ｘ_０ に対してＵ（ｘ，ｙ，ｚ）＝Ｕ_０ −ｅＶ／２、その他でゼロという形をもっている。ただし、ｘ_０ は絶縁体層の厚さ、Ｕ_０ はポテンシャル障壁の高さ、Ｖはバイアス電圧、ｅは電子の電荷である。強磁性体Ｆｅに対しては、Ｔ_２ｇ対称性をもつバンドに属する電子が主にトンネルするとし、上向きスピン電子のフェルミエネルギーを ２．２ｅＶ、下向きスピンのフェルミエネルギーを ０．３ｅＶ、従って交換分裂は １．９ｅＶにとっている。
【００３７】
まず、磁気抵抗比のポテンシャル障壁の高さ依存性について述べる。絶縁体層の厚さを ２．０ｎｍとした接合に対する計算結果を示した図５から分かるように、磁気抵抗比は約 ０．６ｅＶにおいて最小値をもつ曲線を描く。このような曲線は、トンネル電流のスピン偏極率がポテンシャル障壁の高さにより変調をうけて変化することにより得られる。
【００３８】
すなわち、トンネル電流のスピン偏極率は、ポテンシャル障壁が高いところでは強磁性体のもつスピン偏極率に等しく、障壁高さが低くなるに伴って小さくなり、さらに低くなると符号が逆転し、絶対値は大きくなっていく。従って、トンネル電流のスピン偏極率がゼロになる障壁高さに対しては、トンネル電流は明らかに強磁性体の磁化の相対角度に依存しないので、磁気抵抗比としてみると最小値となる。なお、絶縁体層の厚さにより最小値をとる障壁高さの値は異なるが、例えば １．０〜 ５．０ｎｍの範囲では概ね ０．３〜 ０．７ｅＶ付近に最小値をもつ。
【００３９】
さて、障壁高さが上記した最小値より小さい絶縁体層を用いた強磁性トンネル接合について考える。ポテンシャル障壁の高さを ０．１ｅＶとしたときの接合に対する磁気抵抗比のバイアス電圧依存性について、絶縁体層の厚さが ２．０ｎｍの場合と １．０ｎｍの場合とを例とした計算結果を図６に示す。この図から、絶縁体層の厚さが ２．０ｎｍの場合には、バイアス電圧が約 ０．３ｅＶ程度までの境域において、バイアス電圧の増加に対して磁気抵抗比が正の傾きをもって増加することが分かる。
【００４０】
この性質は以下の理由によると考えられる。トンネル接合は一般に非線形な電流−電圧特性を示すが、特にポテンシャル障壁を超えるようなバイアス電圧が印加されるとき、接合を流れる電流が急激に増加する。ポテンシャル障壁が ０．１ｅＶで絶縁体層の厚さが ２．０ｎｍの場合と １．０ｎｍの場合において、磁化が平行にあるときの電流−電圧特性の計算結果を図７に示す。ここではモデルの特性により０．２Ｖの電圧印加のときに、ポテンシャル障壁の高さがちょうどゼロとなる。これに対応して０．２Ｖより大きなバイアス電圧が印加されるとき、電流の急激な増加がみられる。
【００４１】
また、図８には強磁性トンネル接合において、強磁性層の磁化が平行のときのトンネル抵抗Ｒ_ｐ 、反平行にあるときのトンネル抵抗Ｒ_ａｐ、そしてこれらの抵抗の差△Ｒ（＝Ｒ_ａｐ−Ｒ_ｐ ）を示した。この図から、Ｒ_ｐ およびＲ_ａｐはそれぞれ非線形性を示していることが分かる。一方、これらの抵抗の差△Ｒは、抵抗値自体の変化と比べてゆるやかになる。そして、これらトンネル抵抗Ｒ_ｐ とトンネル抵抗Ｒ_ａｐとの比で定義される磁気抵抗比は、バイアス電圧の小さい領域では正の傾きをもって増加し、ポテンシャル障壁を超えたある点でピークをもち、高バイアス領域では減少に転ずることになる。
【００４２】
このような磁気抵抗比の特性は、絶縁体層の厚さが十分に薄い接合に対しては見られない。実際、図６には絶縁体層の厚さが １．０ｎｍの場合を併せて示してあるが、この絶縁体層の厚さが １．０ｎｍの場合には、バイアス電圧の増加に対して磁気抵抗比は単調に減少している。このような厚さによる違いが現れるのは、次の理由による。
【００４３】
図７に示したように、絶縁体層が十分に薄い場合には、電子のトンネル確率がかなり大きくなり、バイアス電圧が小さいときにおいてもある程度トンネル電流が流れる。バイアス電圧を増加してポテンシャル障壁の高さを超える値になると電流はさらに増加するが、増加率としてはそれほど大きくない。
【００４４】
一方、電子のトンネル確率は絶縁体層の厚さに対して指数関数的に減少する依存性を示すので、絶縁体層が厚くなるとトンネル電流は大幅に小さくなる。しかし、バイアス電圧がポテンシャル障壁を超えれば、厚さにほどんど影響されずに大きな電流が流れるようになる。従って、絶縁体層が厚い場合には、バイアス電圧が小さい領域で流れる電流が小さく、バイアス電圧がポテンシャル障壁を超える値をもつようになると電流が急激に増加し、しかもこの増加率は大きな値となる。このようなバイアス電圧の増加によるトンネル電流の増加率の違いによって、上記した厚さによる違いが表われる。
【００４５】
本発明では、上述したバイアス電圧と絶縁体層（トンネル障壁層）のポテンシャル障壁との関係、および絶縁体層（トンネル障壁層）の厚さに基づくトンネル電流の変化を利用することによって、バイアス電圧の増加に対して正の傾きをもって増加する磁気抵抗比を実現している。このような傾向を示す磁気抵抗比を有する強磁性トンネル接合によれば、広い範囲のバイアス電圧に対して良好な磁気抵抗比を得ることができ、この強磁性トンネル接合を用いた磁気メモリや磁気センサの特性および実用性を高めることが可能となる。
【００４６】
なお、本発明との比較のために、磁気抵抗比が最小値をとるポテンシャル障壁の値より高い障壁をもつ絶縁体層の場合を考える。この場合にはバイアス電圧の印加に対して磁気抵抗比は単調に減少する。この様子をポテンシャル障壁を ３．０ｅＶとした場合を例として図９に示す。図９は絶縁体層の厚さを ２．０ｎｍおよび １．０ｎｍとしたものである。
【００４７】
図９にはバイアス電圧がゼロから０．６Ｖの範囲が示されているが、この範囲では明かにバイアス電圧はポテンシャル障壁の高さより小さい。従って、トンネル接合の電流−電圧特性は非線形ではあるが、トンネル電流にはそれほど急激な変化が見られない。これを磁気抵抗比でみると単調に減少することになる。ポテンシャル障壁が高い場合には、ここで考えている絶縁体層の厚さの範囲、例えば １．０ｎｍから１０ｎｍ程度の範囲ではこの性質は厚さに依存しない。
【００４８】
本発明の磁気素子は、トンネル障壁層３、１２、１４にポテンシャル障壁が低い絶縁体や半導体を用い、かつトンネル障壁層３、１２、１４の厚さをより厚くすることを特徴としている。このことは、例えばメモリ素子に応用した際に接合素子の抵抗値が適正な値となることを容易にする。また、トンネル障壁層３、１２、１４が厚くてよいため、製造プロセスにおいても形成がより容易になるという利点も併せもつ。
【００４９】
本発明の磁気素子におけるトンネル障壁層３、１２、１４の具体的な条件としては、トンネル障壁層のトンネルバリア高さをΦ［単位：eV］、トンネル障壁層の膜厚（トンネルバリア幅）をＳ［単位：オングストローム］としたとき、物理量Ｓ／（Φ）^1/2が10≦Ｓ／（Φ）^1/2を満足することである。このような条件を満足させたトンネル障壁層３、１２、１４を用いることによって、バイアス電圧の増加に対して正の傾きをもって増加する磁気抵抗比を有する強磁性トンネル接合１、１０をより確実に実現することができる。
【００５０】
さらに、上記した条件を満足するトンネル障壁層３、１２、１４を用いることにより、温度の上昇に伴う磁気抵抗比（磁気抵抗変化率）の減少を抑制した強磁性トンネル接合１、１０を実現することができる。すなわち、トンネルバリア幅Ｓが １．０〜 ５．０ｎｍ（１０〜５０オングストローム）で、バリア高さが ０．３〜 １．０ｅＶのとき、Ｓ／（Φ）^１／２ の値は１０≦Ｓ／（Φ）^１／２ ≦９１［オングストローム／（ｅＶ）^１／２ ］の範囲に対応する。Ｓ／（Φ）^１／２ の値がこのような範囲内にあれば、磁気抵抗変化率が温度の上昇と共に減少することを防ぐことができる。磁気メモリなどに適用することを想定した場合、ある程度の電圧を印加することを考慮して、Ｓ／（Φ）^１／２ の値は１０≦Ｓ／（Φ）^１／２ ≦４０［オングストローム／（ｅＶ）^１／２ ］の範囲であることがより好ましい。
【００５１】
なお、Ｓ／（Φ）^１／２ の値が上記した範囲内であれば、トンネル障壁層のトンネルバリア高さは ０．３〜 １．０ｅＶの範囲外であってもよく、例えばバリア幅Ｓを厚くすればバリア高さが １．０ｅＶを超えても上述した効果を得ることができる。バイアス電圧に対して磁気抵抗比を正の傾きをもって増加させる効果、さらに温度の上昇に対して磁気抵抗比の減少を抑制する効果を得る上で、Ｓ／（Φ）^１／２ の値が上記した範囲内に存在することが重要である。
【００５２】
強磁性トンネル接合のＳ／（Φ）^１／２ の値が上記した範囲内であることは、例えば図１０に示すように、強磁性トンネル接合の電流−電圧特性を測定し、これから Ｓｉｍｍｏｎｓの式を用いて求めるか、あるいはトンネル障壁層を介して隣り合う ２つの強磁性層のスピンが反平行状態のときのコンダクタンスＧ_ＡＰと平行状態のときのコンダクタンスＧ_Ｐ の差△Ｇ（＝Ｇ_Ｐ −Ｇ_ＡＰ）の温度依存性を測定することで容易に判定することできる。図１１は△Ｇの温度依存性を示している。図１１から明らかなように、Ｓ／（Φ）^１／２ の値が１０以上であると△Ｇは温度の上昇に対して略一定もしくは増加するのに対し、Ｓ／（Φ）^１／２ の値が１０未満であると△Ｇは温度の上昇と共に減少する。
【００５３】
強磁性二重トンネル接合についても、同様に△Ｇの温度依存性を測定することで判定することができる。また、電流−電圧特性を測定し、一層当たりに印加されている電圧が半分であると仮定し、 Ｓｉｍｍｏｎｓの式を用いてＳ、Φを求め、それらの値を用いてＳ／（Φ）^１／２ を計算することによっても、磁気抵抗比の温度依存性とＳ／（Φ）^１／２ の関係を判定することができる。Ｓ／（Φ）^１／２ の範囲を判定する場合、どちらの方法を用いても同様の値が得られる。
【００５４】
このように、物理量Ｓ／（Φ）^１／２ が１０≦Ｓ／（Φ）^１／２ の範囲、特に１０≦Ｓ／（Φ）^１／２ ≦４０の範囲にあるトンネル障壁層を用いた強磁性トンネル接合によれば、温度の上昇に伴う磁気抵抗比の減少を大幅にかつ確実に抑制することができる。同様に、バイアス電圧の増加に対して正の傾きをもって増加する磁気抵抗比についても再現性よく得ることができる。
【００５５】
上述したような本発明の強磁性トンネル接合は、各種スパッタ法、蒸着法、ＭＢＥ法などで容易に作製することができる。トンネル障壁層としての絶縁体層（誘電体層）の形成方法としては、例えばＡｌ、Ｓｉ、Ｍｇ、希土類元素、これらの合金などを成膜した後、酸素または酸素とＡｒなどの希ガスとの混合ガスを導入して酸化する方法、あるいはこれらのガス中でプラズマ酸化を行う方法、また誘電体を直接スパッタする方法、さらに誘電体を直接スパッタした後にプラズマ酸化する方法など、種々の方法を適用して容易に作製することができる。
【００５６】
上述した実施形態の磁気素子は、磁気抵抗効果型磁気ヘッドのよう磁界センサ、あるいは磁気メモリなどに適用することができる。
【００５７】
本発明の磁気素子を用いた磁気抵抗効果型磁気ヘッドは、従来の磁気抵抗効果ヘッドと同様に構成することができる。すなわち、第１および第２の強磁性層２、４のうち、保磁力が小さい強磁性層を感磁層として利用する。例えば、図２に示した構造では、第１の強磁性層２を感磁層とする。また、図３に示した構造では第２の強磁性層１３を、図４に示した構造では強磁性体−誘電体混合層１８を感磁層とする。これら感磁層の磁化方向を例えば信号磁界に応じて変化させる。そして、この際の強磁性トンネル接合１、１０の抵抗を測定することによって、信号磁界を検出することができる。これは磁気記録装置の再生ヘッドとして有効である。また、各種の磁界センサとしても使用可能である。
【００５８】
次に、本発明の磁気素子を磁気メモリに適用する場合について述べる。この場合、第１および第２の強磁性層２、４のうち、保磁力が小さい強磁性層を記憶層とし、他方を磁化固定層とする。例えば、図２に示した構造では第１の強磁性層２を記憶層とし、図３に示した構造では第２の強磁性層１３を、図４に示した構造では強磁性体−誘電体混合層１８を記憶層とする。これら記憶層の保磁力は、電流磁界での消費エネルギーを小さくすることを考慮すると １００Ｏｅ 以下であることが好ましい。そして、記憶層としての強磁性層の磁化を反転させ、他方の強磁性層の磁化と平行あるいは反平行に対応して“１”、“０”を指定する。
【００５９】
再生は、強磁性トンネル接合の電圧を直接測定すれば、磁気抵抗効果のために“１”または“０”によって再生電圧が異なるので、それを識別することができる。記憶層への“１”または“０”の記録は、例えば記憶層としての強磁性層に近接させてワード線を設け、それにパルス電流を流し、その向きをスイッチすることによって行う。このような動作において、他の強磁性層の磁化はその相対的に大きな保磁力、もしくは反強磁性膜による交換バイアスに基づいて向きを変えることがない。
【００６０】
磁気メモリ（ＭＲＡＭ）の具体的な形態としては、例えば図１２および図１３に示すように、ＣＭＯＳトランジスタ２１上に本発明の磁気素子、すなわち強磁性トンネル接合素子２２を作製した構造が挙げられる。これらの図において、２３、２４はワードライン、２５はビットラインである。また、図１４および図１５に示すように、強磁性トンネル接合素子２２の下部または上部にダイオード２６を接触させて配置し、これらを交差させたワードライン２３とビットライン２５との各交点位置に配置した構造を採用することもできる。
【００６１】
【実施例】
次に、本発明の磁気素子の具体的な実施例について述べる。
【００６２】
実施例１
実施例１では、図１の強磁性層２、４としてＦｅ、トンネル障壁層３としてＡｌＯ_ｘ を用いた場合の強磁性トンネル接合を例として示す。
【００６３】
この強磁性トンネル接合は、以下のようにして作製することができる。まず、第１の強磁性層２を基板上にイオンビームスパッタ法を用いて １００ｎｍの厚さに形成する。続いて、同様の方法によりＡｌを １ｎｍから１０ｎｍの厚さで成膜する。その後、自然酸化またはプラズマ酸化によりＡｌＯ_ｘ を形成する。
【００６４】
このとき、酸化過程は自然酸化では １時間を超えないことが好ましい。また、プラズマ酸化ではＡｌ膜を成膜したあとにチャンバー内に酸素を導入し、ＲＦ逆スパッタを行うが、酸化時間は６０秒程度を超えないことが好ましい。これは、長時間の酸化により障壁高さが高くなりすぎることを防ぎ、さらにＡｌ膜の下にあるＦｅ層の酸化を防ぐためである。続いて、上部電極としてＦｅ層を同様の厚さ １００ｎｍに成膜する。
【００６５】
ここで、絶縁体層の厚さが ２．０ｎｍで、接合面積が ４× ４μｍ ^２ の強磁性トンネル接合の特性を調ベると、電流−電圧特性からポテンシャル障壁の高さは約 ０．３ｅＶであることが推定される。
【００６６】
そこで、ポテンシャル障壁を ０．３ｅＶとした接合に対し、バイアス電圧依存性を評価すると、０．１Ｖのバイアス電圧に対して磁気抵抗比は約７％であり、０．７Ｖにおいて磁気抵抗比は約 ２４％にまで増加する。さらに大きなバイアス電圧に対しても、バイアス電圧が１．０Ｖまで １０％以上の磁気抵抗比が得られる。この強磁性トンネル接合を例えばメモリセルとして用いる場合には、 ０．６５Ｖから Ｏ．７５Ｖでは ２０％以上の磁気抵抗比があり、１．０Ｖでも磁気抵抗比が約 １０％となり、素子として安定な動作が期待できる。
【００６７】
実施例２
実施例２では、図１の強磁性層２、４としてＦｅ、トンネル障壁層３としてＳｉＯ_ｘ を用いた場合の強磁性トンネル接合を例として示す。
【００６８】
ガラス基板上にイオンビーム法により １００ｎｍの厚さの第１のＦｅ層を形成する。続いて、ＳｉＯ_２ ターゲットを用いて、ＳｉＯ_２ 膜を ２．０ｎｍの厚さに成膜する。さらに、第２のＦｅ層を １００ｎｍの厚さに作成する。これらのプロセスは、続けて１０^−６Ｔｏｒｒ程度の真空チャンバ内で実施することができる。
【００６９】
この接合における電流−電圧特性からポテンシャル障壁の高さは約 ０．１ｅＶであることが推定される。磁気抵抗比のバイアス電圧依存性を評価すると、０．１Ｖのバイアス電圧を印加したとき ２６％であり、バイアス電圧が約 ０．２７Ｖまで磁気抵抗比は増大し、最大値 ３４％をとる。さらに、０．８Ｖまで １０％以上の値をとる。従って、例えばメモリセルとして動作させる場合に、０．３Ｖ付近では ３０％以上の大きな磁気抵抗比が得られ、また０．８Ｖまで １０％以上の磁気抵抗比を示し、素子応用に好適である。
【００７０】
実施例３
実施例３では、Ｓｉ／ＳｉＯ_２ 基板もしくはＳｉＯ_２ 基板上に、スパッタ装置を用いて図２に示した構造、すなわちＴａ下地層／ＮｉＦｅ／ＣｏＦｅ／Ａｌ_２ Ｏ_３ ／ＣｏＦｅ／ＩｒＭｎ／Ｔａ保護層の積層構造を有する強磁性トンネル接合を作製した例を示す。
【００７１】
まず、初期真空度 ２×１０^−７Ｔｏｒｒにおいて、通常のフォトリソグラフィ技術とイオンミリング技術を用いて、上記した積層膜を５０μｍ 幅の下部配線形状に形成した。その際、設計膜厚はＴａ５ｎｍ ／ＮｉＦｅ１５ｎｍ／ＣｏＦｅ５ｎｍ ／Ａｌ_２ Ｏ_３ １．８ｎｍ ／ＣｏＦｅ４ｎｍ ／Ｉｒ_２２Ｍｎ_７８１４ｎｍ／Ｔａ５ｎｍ とした。
【００７２】
Ａｌ_２ Ｏ_３ からなるトンネル障壁層は、まず純Ａｒガスを導入し、Ａｌ_２ Ｏ_３ ターゲットを用いて真空中で強磁性層（ＮｉＦｅ１５ｎｍ／ＣｏＦｅ５ｎｍ）上にＡｌＯ_ｘ 膜を連続成膜し、その後真空を破ることなく酸素を導入し、誘電体層の酸素欠陥をプラズマ酸素に曝すことによって、酸素欠陥のない薄いトンネルバリア層をＡｌＯ_ｘ 表面上に作製した。酸化時間および出力を変えることによって、Ｓ／（Φ）^１／２ が異なるいくつかのトンネルバリア層を作製した。
【００７３】
次に、酸素を排気した後に上部のＣｏＦｅ４ｎｍ を作製し、さらにＩｒ_２２Ｍｎ_７８１４ｎｍおよびＴａ５ｎｍ を純Ａｒガス中でスパッタ成膜した。これら成膜時のＡｒ分圧は １×１０^−３Ｔｏｒｒとした。この後、通常のフォトリソグラフィ技術とイオンミリング技術を用いて、ＣｏＦｅ４ｎｍ ／Ｉｒ_２２Ｍｎ_７８１４ｎｍ／Ｔａ５ｎｍ の上に接合寸法を規定するためのレジストパターンを形成し、上部のＣｏＦｅまでイオンミリングした。このレジストを残したまま ３００ｎｍ厚のＳｉＯ_２ 膜からなる層間絶縁膜をスパッタした後、レジストをリフトオフした。さらに、上部配線を形成するためのレジストパターンを形成し、試料表面を逆スパッタしてクリーニングした後、Ａｌ電極配線を形成した。その後、磁場中熱処理炉に導入して、磁化固定層に一方向異方性を導入した。
【００７４】
これら試料の磁気抵抗変化率の温度依存性を測定した。その結果を図１６に示した。図１６はＳ／（Φ）^１／２ が３４［オングストローム／（ｅＶ）^１／２ ］の試料と ８［オングストローム／（ｅＶ）^１／２ ］の試料の温度依存性を示している。Ｓ／（Φ）^１／２ が３４の試料は、Ｓ／（Φ）^１／２ が ８の試料に比べて磁気抵抗変化率の温度依存性が小さく、室温以上においても磁気抵抗の減少が小さく、大きな磁気抵抗変化率が得られることが分かる。
【００７５】
また、上記した膜構造においてトンネルバリア膜の酸化時間および出力を様々に変えた強磁性トンネル接合の２８０Ｋと３８０Ｋでの磁気抵抗変化率の比（ＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ））のＳ／（Φ）^１／２ 依存性の測定結果を図１７に示す。Ｓ／（Φ）^１／２ が１０以上であるときは、ＭＲ変化率の温度上昇に伴う減少が少なく、磁気抵抗効果ヘッドや磁気センサ、また磁気記憶素子として用いた場合に有効であることが分かる。Ｓ／（Φ）^１／２ が４０［オングストローム／（ｅＶ）^１／２ ］を超えると、０．５Ｖの電圧を印加した際に素子特性がばらつくことから、例えば磁気記憶素子を想定した場合には１０≦Ｓ／（Φ）^１／２ ≦４０［オングストローム／（ｅＶ）^１／２ ］の範囲の強磁性トンネル接合素子を用いることが好ましいことが分かる。
【００７６】
なお、トンネルバリア層としての誘電体層にＳｉＯ_２ 、ＡｌＮ、ＭｇＯを用いた場合にも同様の傾向を示した。
【００７７】
実施例４
実施例４では、Ｓｉ／ＳｉＯ_２ 基板もしくはＳｉＯ_２ 基板上に、スパッタ装置を用いて図３に示した構造、すなわちＴａ下地層／Ｆｅ−Ｍｎ／ＮｉＦｅ／ＣｏＦｅ／Ａｌ_２ Ｏ_３ ／ＣｏＦｅ／Ａｌ_２ Ｏ_３ ／ＣｏＦｅ／ＮｉＦｅ／Ｆｅ−Ｍｎ／Ｔａ保護層の積層構造を有する強磁性二重トンネル接合を作製した例を示す。
【００７８】
まず、初期真空度 ２×１０^−７Ｔｏｒｒにおいて、通常のフォトリソグラフィ技術とイオンミリング技術を用いて、上記積層膜を １ｍｍ幅の下部配線形状に成膜した。その際、膜厚はＴａ５ｎｍ ／Ｆｅ−Ｍｎ１８ｎｍ／ＮｉＦｅ４ｎｍ ／ＣｏＦｅ２ｎｍ ／Ａｌ_２ Ｏ_３ １．８ｎｍ ／ＣｏＦｅ３．５ｎｍ ／Ａｌ_２ Ｏ_３ ２．５ｎｍ ／ＣｏＦｅ２ｎｍ ／ＮｉＦｅ４ｎｍ ／Ｆｅ−Ｍｎ１８ｎｍ／Ｔａ５ｎｍ とした。
【００７９】
Ａｌ_２ Ｏ_３ バリア層は、実施例３と同様にして作製した。この際の酸化時間や出力を変えることによって、Ｓ／（Φ）^１／２ が異なるいくつかの強磁性二重トンネル接合を作製した。
【００８０】
次に、通常のフォトリソグラフィ技術とイオンミリング技術を用いて、ＣｏＦｅ２ｎｍ ／ＮｉＦｅ４ｎｍ ／Ｆｅ−Ｍｎ１８ｎｍ／Ｔａ５ｎｍ の上に接合寸法に規定するためのレジストパターンを形成し、上部のＣｏＦｅ層までイオンミリングした。このレジストを残したまま ３００ｎｍ厚のＡｌ_２ Ｏ_３ 膜からなる層間絶縁膜を電子ビーム蒸着した後、レジストのリフトオフを行った。次いで、上部配線を形成するためのレジストパターンを形成し、試料表面を逆スパッタしてクリーニングした後、Ａｌ電極配線を形成した。その後、磁場中熱処理炉に導入して、磁化固定層に一方向異方性を導入した。
【００８１】
これら各試料の磁気抵抗変化率の温度依存性を測定した。測定結果を図１８に示す。Ｓ／（Φ）^１／２ が２５［オングストローム／（ｅＶ）^１／２ ］の試料は、Ｓ／（Φ）^１／２ が ９［オングストローム／（ｅＶ）^１／２ ］の試料に比べて磁気抵抗変化率の温度依存性が小さく、室温以上においても磁気抵抗変化率の減少が小さく、大きな磁気抵抗変化率が得られることが分かる。
【００８２】
また、上記した膜構造においてトンネルバリア層の酸化時間および出力を様々に変えた強磁性トンネル接合の２８０Ｋと３８０ＫでのＭＲ変化率の比（ＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ））のＳ／（Φ）^１／２ 依存性の測定結果を図１９に示す。Ｓ／（Φ）^１／２ が１０以上の範囲にあるときは、ＭＲ変化率の温度上昇に伴う減少が少なく、磁気抵抗効果ヘッドや磁気センサ、また磁気記憶素子として用いた場合に有効であることが分かる。Ｓ／（Φ）^１／２ が４０［オングストローム／（ｅＶ）^１／２ ］を超えると０．５Ｖの電圧を印加したときに素子特性がばらつくことから、例えば磁気記憶素子を想定した場合には１０≦Ｓ／（Φ）^１／２ ≦４０［オングストローム／（ｅＶ）^１／２ ］の範囲の強磁性トンネル接合素子を用いることが好ましいことが分かる。
【００８３】
なお、トンネルバリア層としての誘電体層にＳｉＯ_２ 、ＡｌＮ、ＭｇＯを用いた場合にも同様の傾向を示した。
【００８４】
実施例５
実施例５では、Ｓｉ／ＳｉＯ_２ 基板もしくはＳｉＯ_２ 基板上に、スパッタ装置を用いて図３に示した構造、すなわちＴａ下地層／Ｆｅ−Ｍｎ／ＮｉＦｅ／ＣｏＦｅ／Ａｌ_２ Ｏ_３ ／ＣｏＦｅ−Ａｌ_２ Ｏ_３ 混合層／Ａｌ_２ Ｏ_３ ／ＣｏＦｅ／ＮｉＦｅ／Ｆｅ−Ｍｎ／Ｔａ層の積層構造を有する強磁性二重トンネル接合を作製した例を示す。
【００８５】
まず、初期真空度 ２×１０^−７Ｔｏｒｒにおいて、メタルマスクを用いて １ｍｍ幅の下部配線形状に上記した積層膜を成膜した。その際、膜厚はＴａ５ｎｍ ／Ｆｅ−Ｍｎ１６ｎｍ／ＮｉＦｅ５ｎｍ ／ＣｏＦｅ３ｎｍ ／Ａｌ_２ Ｏ_３ １．７ｎｍ ／ＣｏＦｅ−Ａｌ_２ Ｏ_３ 混合層３．５ｎｍ ／Ａｌ_２ Ｏ_３ ２．３ｎｍ ／ＣｏＦｅ３ｎｍ ／ＮｉＦｅ５ｎｍ ／Ｆｅ−Ｍｎ１６ｎｍ／Ｔａ５ｎｍ とした。
【００８６】
Ａｌ_２ Ｏ_３ バリア層は、純Ａｒガスを導入し、Ａｌターゲットを用いてＡｌ膜を真空中で成膜し、その後真空を破ることなく酸素を導入して誘電体層の酸素欠陥をプラズマ酸素に曝すことによって作製した。この際の酸化時間や出力を変えることによって、Ｓ／（Φ）^１／２ が異なるいくつかの強磁性二重トンネル接合を作製した。
【００８７】
次に、通常のフォトリソグラフィ技術とイオンミリング技術を用いて、ＣｏＦｅ３ｎｍ ／ＮｉＦｅ５ｎｍ ／Ｆｅ−Ｍｎ１６ｎｍ／Ｔａ５ｎｍ の上に接合寸法に規定するためのレジストパターンを形成し、上部のＣｏＦｅ層までイオンミリングした。このレジストを残したまま ３００ｎｍ厚のＡｌ_２ Ｏ_３ 膜からなる層間絶縁膜を電子ビーム蒸着した後、レジストへのリフトオフを行った。次いで、上部配線を形成するためのレジストパターンを形成し、試料表面を逆スパッタしてクリーニングした後、Ａｌ電極配線を形成した。その後、磁場中熱処理炉に導入し、磁化固定層に一方向異方性を導入した。
【００８８】
これら各試料の磁気抵抗変化率の温度依存性を測定した。測定結果を図２０に示す。Ｓ／（Φ）^１／２ が１５［オングストローム／（ｅＶ）^１／２ ］の試料は、Ｓ／（Φ）^１／２ が ９．８［オングストローム／（ｅＶ）^１／２ ］の試料に比べて磁気抵抗変化率の温度依存性が小さく、室温以上においても磁気抵抗変化率の減少が小さく、大きな磁気抵抗変化率が得られることが分かる。
【００８９】
また、上記した膜構造においてトンネルバリア層の酸化時間および出力を様々に変えた強磁性トンネル接合の２８０Ｋと３８０ＫでのＭＲ変化率の比（ＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ））のＳ／（Φ）^１／２ 依存性の測定結果を図２１に示す。Ｓ／（Φ）^１／２ が１０以上の範囲にあるときは、ＭＲ変化率の温度上昇に伴う減少が少なく、磁気抵抗効果ヘッドや磁気センサ、また磁気記憶素子として用いた場合に有効であることが分かる。Ｓ／（Φ）^１／２ が４０［オングストローム／（ｅＶ）^１／２ ］を超えると０．５Ｖの電圧を印加したときに素子特性がばらつくことから、例えば磁気記憶素子を想定した場合には１０≦Ｓ／（Φ）^１／２ ≦４０［オングストローム／（ｅＶ）^１／２ ］の範囲の強磁性トンネル接合素子を用いることが好ましいことが分かる。
【００９０】
なお、トンネルバリア層としての誘電体層にＳｉＯ_２ 、ＡｌＮ、ＭｇＯを用いた場合にも同様の傾向を示した。
【００９１】
実施例６
スパッタ装置を用いて、熱酸化Ｓｉ基板上に２０×２０μｍ 角の強磁性トンネル接合（一重または二重）を作製した。表１に強磁性トンネル接合の構成を示す。なお、下地層および保護層には、Ｔａ、Ｔｉ、Ｐｔ、Ｔｉ／Ｐｔ、Ｔｉ／Ｐｄ、Ｔａ／Ｐｔ、Ｔａ／Ｐｄ、Ａｌ_２ Ｏ_３ のいずれかを使用した。強磁性トンネル接合の作製は実施例３〜５と同様とした。
【００９２】
トンネルバリア層を形成する際の酸化時間や出力を変えることによって、Ｓ／（Φ）^１／２ が異なるいくつかの強磁性トンネル接合を作製した。これらの試料の２８０Ｋと３８０ＫでのＭＲ変化率の比（ＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ））を測定した。これらの結果を表１に併せて示す。Ｓ／（Φ）^１／２ が１０以上の範囲にあるときは、ＭＲ変化率の温度上昇に伴う減少が少なく、磁気抵抗効果型ヘッドや磁気センサ、また磁気記憶素子として用いた場合に有効であることが分かる。
【００９３】
【表１】

【００９４】
【発明の効果】
以上説明したように、本発明の磁気素子によれば、従来の強磁性トンネル接合で問題とされていたバイアス電圧もしくは温度に対する磁気抵抗比の大きな依存性を低減することができる。これにより、バイアス電圧の広い範囲で、また広範囲な温度下で、良好な磁気抵抗比を得ることが可能となる。従って、磁気メモリや磁気センサなどに応用する際に、実用性に優れた磁気素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の磁気素子の一実施形態の概略構造を示す断面図である。
【図２】本発明の磁気素子に使用される強磁性一重トンネル接合の一構成例を示す断面図である。
【図３】本発明の磁気素子に使用される強磁性二重トンネル接合の一構成例を示す断面図である。
【図４】本発明の磁気素子に使用される強磁性二重トンネル接合の他の構成例を示す断面図である。
【図５】強磁性トンネル接合における絶縁体層のつくるポテンシャル障壁の大きさに対する磁気抵抗比の依存性の一例を示す図である。
【図６】強磁性トンネル接合の磁気抵抗比のバイアス電圧依存性をポテンシャル障壁が ０．１ｅＶのときにトンネル障壁層の厚さが ２．０ｎｍの場合と １．０ｎｍの場合で示す図である。
【図７】厚さが異なるトンネル障壁層の電流−電圧特性を示す図である。
【図８】強磁性トンネル接合の抵抗とその差のバイアス電圧依存性を示す図である。
【図９】ポテンシャル障壁が ３．０ｅＶの場合の強磁性トンネル接合の磁気抵抗比のバイアス電圧依存性を示す図である。
【図１０】強磁性トンネル接合の電流−電圧特性を測定例を示す図である。
【図１１】強磁性トンネル接合の隣り合った強磁性層のスピンが反平行状態のときのコンダクタンスと平行状態のときのコンダクタンスの差△Ｇの温度依存性を示す図である。
【図１２】本発明の磁気素子を用いた磁気メモリの一構成例を示す回路図である。
【図１３】図１２に示す磁気メモリの構造例を示す図である。
【図１４】本発明の磁気素子を用いた磁気メモリの他の構成例を示す回路図である。
【図１５】図１４に示す磁気メモリの構造例を示す図である。
【図１６】本発明の実施例３における強磁性トンネル接合の磁気抵抗変化率の温度依存性を示す図である。
【図１７】本発明の実施例３における強磁性トンネル接合のＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ）比のＳ／（Φ）^１／２ 依存性を示す図である。
【図１８】本発明の実施例４における強磁性トンネル接合の磁気抵抗変化率の温度依存性を示す図である。
【図１９】本発明の実施例４における強磁性トンネル接合のＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ）比のＳ／（Φ）^１／２ 依存性を示す図である。
【図２０】本発明の実施例５における強磁性トンネル接合の磁気抵抗変化率の温度依存性を示す図である。
【図２１】本発明の実施例５における強磁性トンネル接合のＭＲ（３８０Ｋ）／ＭＲ（２８０Ｋ）比のＳ／（Φ）^１／２ 依存性を示す図である。
【符号の説明】
１……強磁性一重トンネル接合
２、４、１１、１３、１５……強磁性層
３、１２、１４……トンネル障壁層
９、１６、１７……反強磁性膜
１０……強磁性二重トンネル接合
１３……強磁性体−誘電体混合層
２２……強磁性トンネル接合素子

Claims (6)

1. 少なくとも2層の強磁性層と、前記強磁性層間に介在されたトンネル障壁層との積層膜からなる強磁性トンネル接合を有し、前記強磁性層間にトンネル電流を流す磁気素子において、
   前記トンネル障壁層は 1eV より小さいポテンシャル障壁をもつ絶縁体または半導体からなると共に、前記トンネル障壁層の最も膜厚の薄い箇所の厚さが 1.0nm より厚く、かつ少なくとも 0.1 〜 0.27V の範囲内のバイアス電圧の増加に対して正の傾きをもって増加する磁気抵抗比を有することを特徴とする磁気素子。
2. 少なくとも2層の強磁性層と、前記強磁性層間に介在されたトンネル障壁層との積層膜からなる強磁性トンネル接合を有し、前記強磁性層間にトンネル電流を流す磁気素子において、
   前記トンネル障壁層のトンネルバリア高さをΦ［単位：eV］、前記トンネル障壁層の膜厚をＳ［単位：オングストローム］としたとき、Ｓ／（Φ）^1/2の値が10≦Ｓ／（Φ）^1/2を満足し、かつ前記 2 層の強磁性層のスピン配置が反平行状態のときのコンダクタンスＧ AP と平行状態のときのコンダクタンスＧ P との差ΔＧ（＝Ｇ P −Ｇ AP ）が温度の上昇に対して略一定もしくは増加することを特徴とする磁気素子。
3. 請求項２記載の磁気素子において、
   前記Ｓ／（Φ）^1/2の値が10≦Ｓ／（Φ）^1/2≦40を満足することを特徴とする磁気素子。
4. 請求項１または請求項２記載の磁気素子において、
   前記2層の強磁性層のうち、一方の強磁性層に交換バイアスを付与する反強磁性膜が近接配置されていることを特徴とする磁気素子。
5. 請求項１ないし請求項４のいずれか１項記載の磁気素子をメモリセルとして具備することを特徴とする磁気メモリ。
6. 請求項１ないし請求項４のいずれか１項記載の磁気素子を具備することを特徴とする磁気センサ。

Images