KR19990072763A - 회전의존전도장치 - Google Patents

회전의존전도장치 Download PDF

Info

Publication number
KR19990072763A
KR19990072763A KR1019990005511A KR19990005511A KR19990072763A KR 19990072763 A KR19990072763 A KR 19990072763A KR 1019990005511 A KR1019990005511 A KR 1019990005511A KR 19990005511 A KR19990005511 A KR 19990005511A KR 19990072763 A KR19990072763 A KR 19990072763A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
layers
ferromagnetic layer
tunnel
Prior art date
Application number
KR1019990005511A
Other languages
English (en)
Other versions
KR100320008B1 (ko
Inventor
이노마타고이치로
사이토요시아키
기시다츠야
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03934498A external-priority patent/JP3520192B2/ja
Priority claimed from JP03934398A external-priority patent/JP3556457B2/ja
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990072763A publication Critical patent/KR19990072763A/ko
Application granted granted Critical
Publication of KR100320008B1 publication Critical patent/KR100320008B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/332—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using thin films
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 회전 의존 전도장치에 관한 것으로서, 자기 장치의 강자성층 내에 불연속 에너지 준위가 안내되고, 다수의 터널 접합을 통해 터널 전류가 흐르며, 이 터널 접합은 제1 및 제2 전극 사이에 배치되며 상기 제1 강자성층은 상기 두 터널 접합 사이에 배치되고, 상기 터널 전류의 변동은 상기 강자성층 및 다른 강자성층의 자화 방향간의 관계에 따라 달라지며, 터널 전류는 평행한 관계 및 평행하지 않은 관계사이에서 변화하는 것을 특징으로 한다.

Description

회전 의존 전도 장치{A SPIN DEPENDENT CONDUCTION DEVICE}
본 발명은 회전 의존 전도장치에 관한 것으로, 특히 다수의 강자성 터널접합이 있고 이 강자성 터널 접합간의 강자성층의 불연속 에너지준위를 사용하는 회전 의존 전도장치에 관한 것이다.
자기저항 효과(MR)는 NiFe 합금과 같은 강자성 물질의 저항이 인가된 자기장의 세기에 따라 변화하는 현상이다. MR 소자는 그러한 현상을 사용하며 자기 센서(magnetic sensor) 또는 자기 헤드(magnetic head)로 사용된다. NiFe 합금의 MR 향은 약 2 내지 3% 이지만, 더 높은 밀도의 자기 기록을 얻기 위해서는 더 큰 양이 요구된다.
큰 자기저항 효과(GMR)를 나타내는 금속 인공 격자막이 61 Phys.Lett., 2472(1998), 94 J.Mag.Mater., L1(1991), 및 66 Phys.Rev.Lett., 2152(1991) 에 보고되었다. 이 막에는 다수의 강자성층이 있고 각 각의 이 강자성층 사이에 미자기층이 끼여있다. 이 막의 전자 산란 특성은 막의 강장성층의 회전방향에 따라 다르다. 이 막은 약 10 내지 20%의 MR량을 가진다. 높은 MR량을 얻기위해서는 많은 층이 필요하고, 포화 자화(saturation magnetization)는 수 테슬라(T)에 이른다. 이러한 특성은 이 막을 마그네틱 헤드에 적용하는데는 적절하지 않다.
다른 메카니즘은 결합되지 않은 두 개의 강자성 층 사이의 저항이 이 두 층의 자`화간의 각도의 코사인처럼 변화하며 전류흐름 방향에는 상관없음이 관찰된 것이다. 이것은 미국 특허 제5,206,590호에서는 회전값(SV) 자기저항이라 부른다. 이 메카니즘의 MR량은 약 4 내지 8% 이며, 특정 저항값은 cm당 수십 마이크로 옴이다. 그러므로, 적은량의 인가된 자기장을 인식하기 위해서는 많은량의 전류가 필요하다.
66 Phys.Rev.Lett., 3060(1991)에는 인공 격자 다중층의 막 표면의 수직 방향에서 전류가 흐르면 수직의 자기저항 효과가 얻어진다는 사실도 보고되어 있다. 이 막의 저항은 금속 다중층의 짧은 전류 경로 및 사용으로 인해 매우 작다. 또한, 실온에서 이 효과를 얻기 위해서는, 막이 서브미크론 패턴(submicron pattern)을 가지는 형태일 필요가 있다.
GNR 은 입상 강자성 막을 사용하여 얻어질 수 있다고 보고되어 있다. 이 막은 Phys.Rev.Lett., 3745(1992)에 보고된 바와 같이 비자기 금속 다중층내에 분산된 자기 미세-입자로 구성되어 있다.
상기 미세-입자의 회전은 서로 불규칙한 방향을 하고 있으며, 이 막은 어떠한 장이 인가되지 않은 상태에서 높은 저항을 나타낸다. 자기장이 가해지면, 이 막의 저항은 감소한다. 상기 미세-입자는 자기화가 매우 크며 상당한 포화 자기화 장을 가지고 있다.
GMR 의 더 다른 메카니즘은 회전 의존 산란과는 다르다. 이 메카니즘은 강자성층/절연층/강자성층을 포함하는 구조로 얻어진다. 하나의 강자성층의 보자력 (coercive force)은 다른 층보다도 크며, 특정 전압에서 터널 전류(tunnel current)가 얻어진다. 두 개의 강자성층 모두의 회전방향이 나란한지 나란하지 않은지에 따라 저항값이 변화한다. 작은 보자력 층의 회전 방향은 인자된 자기장에 의해 제어된다. 막 구조 및 메카니즘은 매우 간단하며 실온에서 약 20% MR 량을 나타낸다. 그러나, 절연층의 막 두께는 수 나노미터 이하이고, 안정적인 얇은 절연층을 형성하는 것이 어렵다. 또한, 수 제곱의 마이크로미터 영역의 저항값은 메가옴이 되고, 저속의 수행능력을 가지게 되며 잡음이 증가하여 높은 저항값의 절연층이 사용되는 경우 문제가 된다(74 Phys.Rev.Lett., 3273(1995) 참조).
이론적인 계산으로는 Fe/Ge/Fe/Ge 강자성 금속의 더블 터널 접합이 기대되는데 이것은 회전 극성 공진 터널 효과에 기인한 큰 MR 량이 나타나기도 한다(B56 Phys.Rev., 5484(1997) 참조). 그러나, 이 MR 량은 8。K의 온도에서 계산된 것이고, 장치는 그 시간에서 실제로 형성되지 않았다.
R56 Phys.Rev., R5747(1997) 에는 Al2O3/입자층/Al2O3인 다른 터널 접합도 보고되어 있다. 상기 입자층은 Al2O3물질내에 형성된 Co 입자를 포함하고 있다. 상기 Co 입자 각 각의 지름은 수 나노미터이며, 균일하지 않은 방향을 가지고 있고 120。K에서 강자성을 나타낸다. 따라서, 상기 입자층은 0.5 테슬라 이상의 큰 자기장이 있는 경우에도 낮은 온도에서는 회전 스위치가 되지 못하고, 이 장치는 회전 공진 터널 효과를 나타내지 못한다.
강자성 금속층, 비자성 금속층, 및 다른 강자성 금속층으로 구성되는 회전 트랜지스터와 같은 3-단말 장치도 보고되어 있다. 상기 강자성 금속층과 비자성 금속층사이에 전압이 인가되면 상기 층 중 어느 한 층사이에 출력 전압이 얻어지고, 이 출력 전압의 양/음 특성은 상기 두 개의 강자성 금속층의 회전 방향이 나란한지 나란하지 않은지에 따라 달라진다는 것이 79 J. Appl. Phys 4724(1996)에 보고되어 있다. 그러나, 이 트랜지스터의 상기 금속층은 나노볼트 이상의 출력은 되지 않으며 이득전류를 얻을 수 없다.
66 J. Phys. Soc. Jpn., 1261(1997)에는 MR 을 나타내기 위한 쿨롬 봉쇄 효과(Coulomb Blocade effect)도 보고되어 있다. 상기 표현, 즉 쿨롬 봉쇄는 작은 캐패시터(C)에서 전자가 터널되면 약 Ec=e2/2C 로 에너지가 증가하는 현상을 설명한다. 작은 캐패시터에서는, Ec의 증가는 전자의 터널링을 막는다. 그러나, 높은 수의 터널 전류(공진 터널 전류)가 흐르고, 두 개의 터널 접합 저항이 만들어지는 것에 비례하는 상기 장치의 저항값은 증가한다. 따라서, MR 량이 늘어난다.
강자성층/비자성층/강자성층으로 적층된 하나의 강자성층을 기록을 위해 사용하고 다른 강자성층은 재생층을 위해 사되는 자기 랜덤 액세스 메모리(MRAM)도 보고되었다. 이 장치에는 기록 및 재생 모두에서 상기 장치로 자기장을 제공하는 전류원이 필요하다.
종래의 반도체 장치는 전자 또는 홀의 전기 전하를 사용하고 이 전자의 회전은 사용하지 않았다.
종래의 반도체 장치 및 공진 터널 장치는 상기 전자 또는 홀의 전기 전하를 사용하고 이 전자의 회전을 사용하지 않았다.
자기 회전을 사용하는 종래의 회전 의존 전도장치는 회전값(SV) 소자, 및 강전 터널 접합 장치이다. 이러한 회전 전도 장치의 MR 량은 20% 이하이다. 그 결과, 재생 감도 및 출력 전압이 작다. MRAM 에는 자기장을 제공하는 전류원이 장착되어야 한다.
종래의 회전 트랜지스터는 출력 전압이 작았고 전류 이득이 불충분했다.
본 발명의 목적은 종래 기술의 상기 문제점들을 해결하고 MR량이 큰 회전 의존 전도를 가지는 전도장치를 제공하는 것이다. 본 발명의 더 다른 목적은 전류 이득 특성을 가지는 자기 장치를 제공하는 것이다. 본 발명의 세번째 목적은 자기헤드, 회전 트랜지스터, 자기 메모리 장치 등의 자기 장치, 및 회전 의존 전도 특성을 가지는 집적된 메모리 장치를 제공하는 것이다.
도 1 및 도 2는 본 발명을 사용하는 회전 전도 메카니즘을 설명하기 위한 회전 방향의 기본적인 구성 및 개략적인 다이어그램의 두 개의 강자성 터널 접합에서의 개략적 밴드 다이어그램,
도 3은 본 발명의 제1 실시예에 따른 자기 장치를 보여주는 개략적 단면도,
도 4는 본 발명의 제2 실시예에 따른 입상층이 있는 자기 장치를 보여주는 개락적 단면도,
도 5는 본 발명의 제2 실시예에 따른 다중 입상층 구조를 가지는 자기 장치를 보여주는 개략적 단면도,
도 6은 본 발명의 제2 실시예에 따른 다중 입상층이 있는 다른 자기 장치를 보여주는 개락적 단면도,
도 7은 본 발명의 제3 실시예에 따른 자기 재생 헤드를 보여주는 개략적 단면도,
도 8은 본 발명의 제3 실시예에 따른 수정된 자기 재생 헤드를 보여주는 개략적 단면도,
도 9는 본 발명의 제3 실시예에 따른 더 다른 수정된 재생 헤드를 보여주는 개략적 단면도,
도 10은 본 발명의 제4 실시예에 따른 자기 메모리 장치를 보여주는 개략적 단면도,
도 11은 본 발명의 제4 실시예에 따른 제1 수정된 자기 메모리 장치를 보여주는 개략적 단면도,
도 12는 본 발명의 제4 실시예에 따른 제2 수정된 자기 메모리 장치를 보여주는 개략적 단면도,
도 13은 본 발명의 제4 실시예에 따른 제3 수정된 자기 메모리 장치를 보여주는 개략적 단면도,
도 14는 본 발명의 제4 실시예에 따른 제4 수정된 자기 메모리 장치를 보여주는 개략적 단면도,
도 15는 본 발명의 제4 실시예에 따른 다수의 자기 메모리 장치를 구비하는 집적된 자기 메모리 장치를 보여주는 회로 다이어그램,
도 16은 본 발명의 제5 실시예에 따른 자기 장치의 전압-전류 특성 및 전압-자기저항(MR) 특성의 실험적 데이터를 설명하는 그래프,
도 17은 본 발명의 제5 실시예에 따른 도 16의 자기 장치의 자기장-자기저항 특성의 실험적 데이터를 설명하는 그래프,
도 18은 본 발명의 제6 실시예에 따른 자기 장치의 전압-전류 특성 및 전압-자기저항 특성의 실험적 데이터를 설명하는 그래프,
도 19는 본 발명의 제6 실시예에 따른 도 18의 자기 장치의 저항 특성의 전압-변화 및 전압 특성의 전압-변화의 실험적 데이터를 설명하는 그래프,
도 20은 본 발명의 제6 실시예에 따른 도 18의 자기 장치의 자기장-저항 특성의 심험적 데이터를 설명하는 그래프,
도 21은 본 발명의 제7 실시예에 따른 자기 장치의 전압-전류 특성 및 전압-자기저항 특성의 실험적 데이터를 설명하는 그래프,
도 22는 본 발명의 제7 실시예에 따른 도 21의 자기 장치의 자기장-자기저항 특성의 실험적 데이터를 설명하는 그래프,
도 23은 본 발명의 제8 실시에에 따른 자기 장치의 전압-전류 특성 및 전압-자기저항 특성의 실험적 데이터를 설명하는 그래프,
도 24는 본 발명의 제8 실시예에 따른 도 23의 자기 장치의 자기장-자기저항 효과 특성의 실험적 데이터를 설명하는 그래프,
도 25a는 본 발명의 제10 실시예에 따른 회전 의존 전도 자기 장치를 보여주는 개략적 단면도,
도 25b는 본 발명의 제10 실시예에 따른 도 25a의 자기 장치의 회전 방향을 보여주는 도 및 두 개의 강자성 터널 접합에서의 개략적 밴드 다이어그램,
도 26은 본 발명의 제11 실시예에 따른 자기 장치를 보여주는 개략적 단면도,
도 27은 본 발명의 제11 실시예에 따른 수정된 자기 장치를 보여주는 개략적 단면도,
도 28a는 본 발명의 제12 실시예에 다른 자기 장치를 보여주는 개략적 단면도,
도 28b는 본 발명의 제12 실시예에 따른 도 28a의 자기 장치의 회전 방향을 보여주는 도 및 자기 장치의 두 개의 강자성 터널 접합에서의 개략적 에너지 밴드 다이어그램,
도 29는 본 발명의 제12 실시예에 따른 수정된 자기 장치를 보여주는 개략적 단면도,
도 30은 본 발명의 제12 실시예에 따른 수정된 더 다른 자기 장치를 보여주는 개략적 단면도,
도 31은 본 발명의 제13 실시예에 따른 3-단말 자기 장치를 보여주는 개략적 단면도,
도 32는 본 발명의 제14 실시예에 따른 3-단말 자기 장치를 보여주는 개략적 단면도,
도 33은 본 발명의 제13 실시예에 따른 도 31의 자기 장치의 게이트 전압-콜렉터 전류의 실험적 데이터를 설명하는 그래프,
도 34는 본 발명의 제13 실시예에 따른 도 31의 자기 장치의 자기장-자기저항의 실험적 데이터를 설명하는 그래프이고,
도 35는 본 발명의 한 실시예에 따른 하드 디스크 드라이브의 개략도이다.
* 도면의 주요 부분의 부호에 대한 설명
1,21 : 제1 강자성층 2,12 : 제1 절연층
3,13,22 : 제2 강자성층 4,14 : 제2 절연층
5,23 : 제3 강자성층 11 : 제1 금속층
15 : 제2 금속층 16 : 입상층
18 : 강자성 입자 19 : 전압원
20 : 전류 검출기 24 : 절연층
25 : 강자성층 26 : 반강자성층
제1 측면에서, 본 발명은 제1 및 제2 터널 배리어층, 상기 제1 및 제2 터널 배리어층 사이에 배치되어 있고 불연속 에너지 준위를 가지는 제1 강자성층, 상기 제1 및 제2 터널 배리어층의 어느 하나에 인접해 있어서 상기 제1 및 제2 터널 배리어층 중 하나가 제1 및 제2 강자성층 사이에 있도록 하는 제2 강자성층, 및 상기 한 쌍의 터널 배리어층 중 하나와 상기 제2 강자성층 각 각과 서로 결합된 제1 및 제2 전극으로 구성된 자기장치를 제공한다.
본 발명에서, 상기 자기 장치는 터널 전류내의 변동을 검출하는 전류 검출기를 더 구비하기도 한다. 상기 터널 전류는 불연속 에너지 준위를 통해 흐르고, 터널 전류내의 변동은 상기 제1 강자성층 및 상기 제2 강자성층의 자화 방향의 변화에 따른다.
본 발명에서, 상기 제1 강자성층은 비자성 물질내의 하나 또는 그 이상의 입자를 가지기도 한다.
본 발명에서, 상기 자기 장치는 회전 극성 터널 효과를 가지기도 한다.
본 발명에서, 상기 제2 강자성층은 상기 제2 전극의 하나와 통합되기도 한다. 본 발명에서, 상기 한 쌍의 터널 배리어층은 절연물질 또는 반도체 물질로 만들어지기도 한다.
본 발명에서, 상기 자기 장치는 회전 의존 공진 터널 효과를 가지기도 한다.
본 발명에서, 상기 제1 및 제2 강자성층 중 하나의 자화 방향은 고정되기도 하며, 상기 제1 및 제2 강자성층의 다른 하나의 자화는 충분히 회전가능하기도 하다.
본 발명에서, 상기 자기 장치는 제3 터널 배리어층, 및 상기 제3 터널링 배리어층에 인접하여 배치되어서 상기 제3 터널 캐리어층과 상기 제1 강자성층을 샌트위치시키는 제3 강자성층을 더 구비하기도 한다.
본 발명에서, 상기 자기 장치는 상기 제1 강자성층과 결합한 제3 전극을 더 구비하기도 한다. 본 발명에서, 상기 제3 전극은 상기 불연속 에너지 준위를 제어하기도 한다. 본 발명에서, 상기 자기 장치는 전류 이득 함수를 가지기도 한다.
본 발명에서, 상기 자기 장치는 실온에서 30% 또는 그 이상의 MR 량을 가지기도 하며, 상기 자기저항량은 ΔR/Rs로 정의되고, 여기서 ΔR은 장치의 저항 변화량이고 Rs 은 포화 자화장에서의 장치 저항값이다.
제2 측면에서, 본 발명은 다수의 워드 라인, 다수의 데이터 라인, 및 다수의 메모리 셀을 구비하는 집적화된 메모리 장치를 제공한다. 상기 메모리 셀 각 각은 다수의 워드 라인 및 데이터 라인 중 해당하는 하나와 결합된다. 상기 메모리 셀 각 각에는 제1 및 제2 터널 배리어층 및 상기 제1,제2 터널 배리어층 사이에 배치되어 있고 불연속 에너지 준위를 가지는 제1 강자성층이 있다. 메로리 셀 각 각에는 상기 제1 및 제2 터널 배리어층 중 하나에 인접하게 배치되어 상기 제1 및 제2 터널 배리어층의 하나가 제1 및 제2 강자성층 사이에 있게하는 제2 강자성층도 있다. 메모리 셀 각 각에는 상기 제1 및 제2 터널 배리어층의 하나 및 상기 제2 강자성층과 각 각 결합되는 제1 및 제2 전극이 더 있다. 상기 다수의 데이터 라인 각 각은 메모리 셀의 해당 부분의 제1 및 제2 전극의 하나와 연결되어 상기 제1 강자성층내의 불연속 에너지 준위를 통해 흐르는 터널 전류내의 변화를 검출하는 전류 검출기와 연결된다. 터널 전류의 변화는 상기 제1 및 제2 강자성층 중 하나의 자화 방향의 변화에 따라 달라진다.
본 발명에서, 상기 집적화된 메모리 장치는 절연층을 통해 상기 제1 및 제2 강자성층 중 하나에 인접하는 전도층을 더 구비하여 상기 제1 및 제2 강자성층 중 하나로 전류 자기장을 제공한다.
본 발명에서, 상기 제2 강자성층은 상기 제1 및 제2 전극의 하나와 통합되기도 한다.
제3 측면에서, 본 발명은 제1 및 제2 터널 배링층, 상기 제1 및 제2 터널 배리어층 사이에 배치되고 불연속 에너지 준위를 가지는 제1 강자성층을 구비하는 자기 센서를 제공한다. 제2 및 제3 강자성층이 상기 제1 및 제2 터널 배리어층에 각 각 인접하여 배치되어서, 상기 제1 및 제2 터널 배리어층이 상기 제2 강자성층 및 제3 강장성층 사이에 각 각 있게된다. 한 쌍의 전극이 상기 제1 및 제2 터널 배리어층 및 상기 제2 강자성층, 그리고 터널 전류 흐름내의 변화를 검출하는 전류 검출기와 결합된다. 상기 터널 전류는 상기 제1 강자성층 내의 불연속 에너지 준위를 통해 흐른다.
본 발명에서, 상기 제2 강자성층은 상기 제1 및 제2 전극의 하나와 통합되기도 한다.
제4 측면에서, 본 발명은 제1 및 제2 터널 배리어층, 상기 제1 및 제2 터널 배리어층 사이에 배치되고 불연속 에너지 준위를 가지는 제1 강자성층을 구비하는 자기 헤드를 제공한다. 제2 및 제3 강자성층이 상기 제1 및 제2 배리어층에 인접하에 배치되어 한 쌍의 배리어층 중 하나가 상기 제1 및 제2 강자성층 사이에 있게한다. 반강자성층이 상기 제3 강자성층과 결합한다.
본 발명에서, 상기 자기헤드는 터널 전류 흐름내의 변화를 검출하는 전류 검출기를 더 구비하는데, 상기 터널 전류는 상기 제1 강자성층 내의 불연속 에너지 준위를 통해 흐른다. 상기 터널 전류내의 변화는 상기 제1 및 제2 강자성층 중 하나으 자화 방향의 변화에 따라 달라진다.
본 발명에서, 상기 제2 강자성층은 상기 제1 및 제2 전극의 하나와 통합되기도 한다.
제5 측면에서, 본 발명은 기록된 정보가 자기 헤드에의해 감지되는 자기 디스크를 구비하는 자기 디스크 시스템을 제공한다. 상기 자기 헤드는 제1 및 제2 터널 배리어층, 상기 제1 및 제2 터널 배리어층 사이에 배치되어 있고 불연속 에너지 준위를 가지는 제1 강자성층, 상기 터널 배리어층의 하나에 인접하게 배치되어 상기 제1 및 제2 터널 배리어층의 하나가 상기 제1 및 제2 강자성층 사이에 있게하는 제2 강자성층, 및 상기 제1 및 제2 터널 배리어층의 하나 및 상기 제2 강자성층과 서로 결합되는 제1 및 제2 전극을 구비하고 있다. 상기 자기 디스크 시스템은 터널 전류 흐름내의 변화를 검출하는 전류 검출기를 구비하는데, 이 터널 전류 흐름은 상기 제1 강자성층내의 불연속 에너지 준위를 통해 흐른다. 상기 터널 전류내의 변화는 상기 제1 및 제2 강자성층 중 하나의 자화 방향의 변화에 따라 달라진다.
본 발명에서, 상기 제2 강자성층은 제1 및 제2 전극의 하나와 통합되기도 한다.
본 발명에 따른 자기 장치는 전기 저항이 광범위하게 변하는 실온에서 30% MR 량을 얻을 수 있다. 이 장치의 MR량은 상기 구조에 인가되는 전류 또는 전압이 감소하는 경우에도 높은 값을 유지한다. 따라서, 상기 헤드가 있는 헤드 및 자기 디스크 시스템은 큰 출력 전압 및 출력 전류를 얻을 수 있다.
본 발명에 따른 자기 장치는 전류 이득 함수를 나타내기도 한다.
본 발명의 장치는 자기저항 효과 소자, 자기 디스크 시스템내의 자기 센서, 자기 메모리 장치 및 스핀 다이오드로 사용되기도 한다.
상기 스핀 다이오드는 본 발명의 자기 장치의 음 저항을 사용한다. 본 발명의 장치는 트랜지스터와 같은 반도체 장치와 조합되기도 하며, 반도체 집적된 메모리 장치내에 사용되기도 한다.
본 발명에 따른 장치 또는 헤드는 강자성층 또는 비자성층의 층아래에 제공되기도 하며 강자성층 또는 비자성층의 층위에 제공되기도 한다.
본 발명에 따른 장치 또는 헤드는 분자 빔 에픽텍시 방법, 스퍼터 방법, 증발 방법으로 형성되기도 한다.
본 발명에 따른 장치 또는 헤드는 유리, 세라믹, 금속, 단일 또는 폴리크리스탈 반도체 기판상에 또는 그 위에 제공되기도 한다. Si 기판으 적절하게 사용될 수 있으며 종래의 반도체 처리 기술과 사용될 수 있다.
첨부된 도면을 참고로 이하 상세한 설명을 통해 본 발명을 더욱 분명히 이해할 수 있을 것이며 동시에 그에따른 장점도 쉽게 이해할 수 있을 것이다.
다양한 측면에서, 본 발명은 강자성층내의 불연속 에너지 준위의 장점을 가지며, 전압을 인가함에 의해 이 불연속 에너지 준위를 제어하여 높은 MR 량을 가지는 회전 의존 전도를 보여주는 회전 의존 전도 장치에 관련되는 것이다.
도 1 및 도 2는 본 발명에서 사용되는 메카니즘을 설명하기 위해 이중 강자성 터널 접합 및 회전 방향을 보여주는 개략적 단면도이다.
도 1에 나타난 성분의 구조는 제1 강자성층(제1 금속층)(1), 제1 절연층(2), 제2 강자성층(3), 제2 절연층(4), 및 제3 강자성층(제2 금속층)(5)으로 구성되어 있다. 이 구조는 이중 강자성 터널 접합으로 되어있다.
도 2에 나타난 성분의 구조는 제1 강자성층(제1 금속층)(1), 제1 절연층(2), 제2 강자성층(3), 제2 절연층(4), 및 비자성 금속층(제2 금속층)(6)으로 구성되어 있으며, 이중 강자성 터널 접합도 구비하고 있다.
얇은 제2 강자성층(3)은 불연속 에너지 준위를 가지고 있다. 이 불연속 에너지 준위 각 각은, 도 1에 도시된 바와 같이, 양자효과에 의해 서로 떨어져 회전하고, 위쪽회전(↑) 및 아래쪽회전(↓) 각 각의 준위사이에 에너지갭(γ)이 있다. 제1 강자성층(1) 및 제2 강자성층(3)의 회전 방향 및 어느 값 이상의 전압이 상기 이중 접합에 더해지면, 상기 불연속 준위를 통한 전도가 나타나고 상기 접합의 저항값은 떨어진다. 이 전도는 회전 극성 터널 효과에 의한 것이다. 상기 강자성층(1,3)의 어느 하나의 회전 방향이 바뀌면, 전송 성분은 더 낮아지고, 장치의 저항값은 더 높아진다. 이 장치는 실온에서 약 30% MR량을 가진다.
인가된 전압이 어느 임계값 이상이면, 회전 의존 공면 터널 효과때문에 구성물의 저항값은 낮아진다. 이 터널 전류는 상기 제1 강자성층(1) 및 상기 제3 강자성층(5)사이에서 상기 인가된 전압에서 흐르기 시작한다. 상기 제2 강자성층(3)의 불연속 준위의 하나는 상기 임계값의 전압이 인가되는 때의 공명상태처럼 상기 제1 강자성층(1)의 전도 전자의 에너지 준위와 같게 된다. 제1 및 제2 금속층(1,5)의 전도 전자는 상기 절연층(2,4)에서 반사되지 않고 상기 제1 및 제2 금속층(1,5)의 어느 하나와 두 개의 접합을 통해 터널된다. 앞서 설명한 바와 같이, 회전 의존 공명 터널 효과에 기초한 높은 MR량은 상기 제2 강자성층(3)의 불연속 에너지 준위를 제어함으로서 얻어진다.
회전 극성 터널 효과에 기초하여 흐르는 터널 전류도 강자성 입상층내에 형성된 불연속 에너지 준위를 통해 얻어진다. 이 입상층은 비자성 물질내에 입자 또는 다수의 입자들이 있다. 이 입자의 크기는 그 자신 내의 불연속 에너지 준위와 떨어져 회전할 만큼 작다. 상기 회전 극성 터널 효과에 기초한 약 30% MR 또는 그 이상의 MR량은 실온에서 입상층을 사용하여 얻어진다.
본 발명의 제1 실시예를 도 3에 도시된 단면도를 참고하여 설명하도록 하겠다.
본 발명의 제1 실시예에 따른 자기 장치는, 도 3에 도시된 바와 같이, 제1 금속층(11), 제1 터널 배리어층(12), 제2 강자성층(13), 제2 터널 배리어층(14) 및 제2 금속층(15)으로 구성되어 있다. 잔압원(19)은 상기 제1 및 제2 금속층(11,15)와 각 각 결합되어 있어 자기 장치에 걸쳐 인가되는 전압과 연결된다. 전류 검출기(20)가 상기 제1 및 제2 금속층(11,15)과 각 각 결합되어 자기 장치를 통해 흐르는 전류를 검출한다. 상기 제1 및 제2 터널 배리어층(12,14)는 절연으로 형성되기도 하며, 이후 각 각 제1 및 제2 절연층(12,14)으로 언급하도록 한다. 상기 제1 금속층(11)은 제1 전극이며 강자성 특성을 가지고 있다. 상기 제2 금속층(15)은 제2 전극이며 강자성 또는 비자성 특성 중 한 특성을 가지고 있다. 강자성층(13)은 얇은 절연층(12,14) 사이에 끼여있다. 절연층(12)은 상기 강자성층(13) 및 상기 제1 금속층(11) 사이에 끼여있다. 절연층(14)는 상기 강자성층(13) 및 상기 제2 금속층(15) 사이에 끼여있다. 즉 제1 금속층(11), 제1 절연층(12) 및 제2 강자성층(13)에서의 제1 접합, 그리고 상기 제2 강자성층(13), 제2 절연층(14) 및 제2 금속층(15)에서의 제2 접합에 이어지는 터널 접합에서 터널 전류가 흐른다. 상기 강자성층(13)은 상기 강자성층(13)의 회전 방향 내에 있게되는 불연속 에너지 준위가 양자 효과에 의해 형성되도록 충분히 얇은 두께를 가지고 있다. 상기 불연속 에너지 준위(E)는 제어되며 상기 회전 극성 터널 효과는 상기 제1 금속층(11) 및 제2 금속층(15)에 걸쳐 전압(V)를 안가함으로서 증가한다.
상기 강자성층(13)은 닷의 강자성층 또는 다수의 강자성층 각 각의 사이에 끼여있는 절연층이 있는 다수의 강자성층 중 하나로 대체되어 3배 또는 그 이상의 터널 접합을 형성하기도 한다. 후자의 경우의 구조는 제1 강자성층(11), 제1 절연층(12), 강자성층(13) 세트의 번호(N) 및 절연층 및 제1 금속층(15)으로 구성되기도하며, 여기서 N은 일 또는 그 이상이다.
상기 강자성층(13) 및 상기 제1 금속층(11)의 강자성 물질은 Ni-Fe 합금(퍼멀로이 등), 강자성 물질(Fe, Co, Ni 및 그들의 합금 등), 반-금속 물질(허슬러 합금, 주로 NiMnSb 및 PtMnSb), 산화 페로브스키트(perovskite oxide) 반-금속(CrO, 마그네타이트, Mn 페로브스키드 등), 및 아몰퍼스 합금 등일 수 있다. 상기 언급한 소자 또는 합금은 소프트 마그네틱 물질처럼 그룹화 될 수도 있다. 단단하 강자성 물질(CoP 합금, FePt 합금, 및 전이금속 및 희토류 금속 등)은 강자성층(13)의 강자성 물질처럼 유도되기도 한다.
제1 금속층(11) 및 강자성층(13) 그룹의 하나의 회전 방향(자화 방향)은 상기 강자성층의 보자력 사이의 차이를 이용하여 또는 상기 강자성층의 하나의 자화방향이 결합력 또는 스트레이 장의 변경에 의해 고정되도록 상기 강자성층의 하나상에 바이어스층(반강자성층 또는 단단한 자성층 등)을 디포지트 함으로서 바뀌기도 한다. 상기 강자성층(13)의 막 두께는 그 막내의 불연속 에너지 준위를 가질 만큼 얇다. 이 두께는 10nm 또는 그 이하일 수 있고, 더욱 적절하게는, 5nm 또는 그 이하 및 0.1nm 이상이다. 상기 제1 및 제2 금속층(11,15)의 막 두께는 제한되지는 않으나, 0.1nm 내지 100nm 범위가 적절하다.
도 4는 본 발명의 제2 실시예에 따른 입상층이 있는 자기 장치의 개략적 단면도를 보여주고 있다.
이 자기 장치는 제1 금속층(11), 제1 절연층(12), 입상층(16), 제2 절연층 (14) 및 제2 금속층(15)으로 구성되어 있다. 제1 금속층(11)은 강자성 물질로 만들어질 수 있다. 제2 금속층(15)은 강자성 물질 또는 비자성 물질로 만들어질 수 있다. 입상층(16)은 절연 물질(17)내에 산란된 다수의 강자성 입자(18)를 구비하고 있다. 간단하게 하기 위해, 도 4에는 단지 두 개의 강자성 입자(18)만을 도시하였다. 선택적으로, 이 입상층(16)은 하나의 강자성 입자(18)를 가지기도 한다. 상기 강자성 입자(18)는 초-상자성(super-paramagnetism) 및 유한의 보자력을 가지는 것은 아니다.
상기 강자성 입자(18)의 입자 크기는 서로 다를 수 있다. 적절하게는 이 입자들은 절연층(12,14)에 의해 나뉘며 입자 크기는 작다.
터널 전류는 두 개의 전극(11.15) 사이의 장치의 두 터널 접합에서 흐른다. 이 접합 중 하나는 제1 금속층(11), 제1 절연층(12), 및 층(16)내의 강자성 입자(18)로 형성된다. 다른 접합은 강자성 입자(18), 제2 절연층(14), 및 제2 금속층(15)으로 형성된다.
상기 강자성 입자(18)의 입자 지름은 충분히 작아서 강자성 입자(18)의 에너지 준위가 양자화 되고 분산되며 떨어져서 회전한다. 회전 극성 터널 효과는 불연속 에너지 준위를 제어함으로서 얻어진다. 그리고 상기 불연속 에너지 준위는, 앞서 제1 실시예에서 설명한 바와 같이, 제1 금속층(11)과 제2 금속층(15) 사이에 전압을 인가함으로서 제어될 수 있다. 실온에서 상기 강자성층(11) 또는 다수의 강자성 입자(18) 중 어느 하나의 회전 방향을 바꿈으로서 약 30% 또는 그 이상의 MR 량이 얻어진다.
도 5는 본 발명의 제2 실시예에 따른 다중 입상층 구조를 가지는 자기 장치를 보여주는 개략적 단면도이다. 이 자기층(16)은, 도 5에 도시된 바와 같이, 다중 터널 접합을 형성하기 위해 자기층 사이에 끼여있는 다수의 강자성층 (16a,16b,16c) 및 다수의 절연층(14a,14b,14c)으로 대체되기도 한다. 상기 강자성층(16a,16b,16c) 각 각은, 도 5에 도시된 바와 같이, 절연 물질(17)내에 산란된 강자성 입자(18)를 구비한다.
도 6은 본 발명의 제2 실시예의 수정에 따른 다중 입상층 구조를 가지는 더 다른 자기 장치의 개략적 단면도를 보여주고 있다.
이 수정된 장치는 지지판상에 형성된 평평한 구조를 가지고 있으며, 도 6에 도시된 바와 같이, 다수의 절연층(14a,14b,14c), 다수의 강자성층(16a,16b,16c) 및 다수의 전극(11,15)을 구비하고 있다. 상기 전극(11,15)중 하나는 강자성 물질로 구성되고, 다른 하나는 강자성 또는 비자성 금속으로 구성된다. 이 평면 자기 장치는 정밀한 패턴 리소그래피(fine pattern lithography)로 형성되기도 한다. 상기 강자성층(16a,16b,16c) 각 각은 비자성 물질(17)내에 산란된 강자성 입자(18)를 구비하고 있다.
상기 강자성 입자(18)는 CoPt 합금, Co, FePt 합금, 및 전이금속 또는 희토류 금속을 구비한 합금 등의 큰 자성 이방성을 가지는 자성 물질 중 하나로 구성되어 큰 이방성 특성을 지녀 상기 강자성층(16)이 단축 자화(uinaxial magnetization)를 가지게 한다. 이 입자들은 약한 자기 특성을 나타내기 위해 다음 중 하나를 구비하기도 한다: Fe, Co, Ni, 이들의 합금, 마그네타이트, 산화 자화 물질, 또는 허슬러 합금. 상기 산화 자화 물질은 CrO2, RXMn3-y(R은 희토류 금속, X는 Ba,Ca 및 Sr로 구성된 그룹에서 선택한 최소 하나의 금속, 및 Y는 수 값이 거의 0임)로 구성되는 그룹 중 하나일 수 있다. 상기 허슬러 합금은 NiMnSb 또는 PtMnSb 중 어느 하나일 수 있다.
반강자성층은 FeMn, PtMn, IrMn, PtCrMn, NiMn, 및 NiO 등의 물질로 구성되어 상기 강자성층(16)의 자화 방향을 고정시키는데 사용되기도 한다. 반면에, 상기 반강자성층 도는 단단한 자기층이 상기 강저성층에 인접하여 배치되는 경우에는 상기 층(16)을 위한 다양한 강자성 물질이 선택될 수 있다. 상기 자화 방향은 단단한 강자성층을 상기 강자성층(16)에 배치 또는 인접하여 비채하여 발생된 바이어스 자기장에 의해 무방향으로 고정되기도 한다.
상기 절연층(17)은 Al2O3, SiO2, MgO, AlN, Bi2O3, MgF2, 및 CaF2를 구비하기도 한다. 산화, 플루오르화, 및 니트로화는 본질적인 소자 단점을 가지고 있다; 그러나, 이 단점은 장치 기능에 문제를 일으키지는 않는다.
상기 강자성층(11)은 작은 크기내에 Ag, Cu, Au, Ta, B, C, Pd, Pt, Zr, Ir, W, Mo, 또는 Nb 등의 비자성 물질을 구비하여 이 층(11)이 그의 강자성 특성을 일어버리지 않게 한다.
제1 및 제2 금속층(11,15)는 같은 물질로 구성될 필요는 없다. 이 강자성층은 그들사이에 끼여있는 비자성층이 있는 다수의 강자성층으로 구성되기도 하며, 서로 인접한 이 강자성층 각 각은 결합되기도 하여 스트레이 자기장을 가지지 않고 자기 반평행 관계를 가지기도 한다.
다수의 강자성층 및 이 강자성층 사이에 끼여있는 다수의 반도체층으로 구성된 적층된 막이 상기 제1 금속층(11)으로 사용되기도 한다. 이 적층된 막의 회전 방향은 자기장을 인가하지 않고 열 어닐링 또는 빛을 인가함으로서 바뀌기도 한다.
강자성층(11,16)은 적절하게는 상기 막 표면내에 단층 자성 이방성을 가져서 자기 상태의 즉각적인 반대 및 retention 을 가지게 한다.
강자성층(16), 제1 금속층(11) 및 제2 금속층(15)의 막 두께는 0.1 내지 200nm 범위가 적절하다. 상기 강자성층(16)의 막 두께는 가능한 한 얇은 것이 적절한데, 예를들어 10nm 또는 그 이하이다. 상기 절연층(12,14)의 막 두께는 장치 특성을 결정하기 위해서 1nm 내지 수 nm 범위가 적절한데 생산율을 위해서는 10nm 또는 그 이하가 적절하다.
상기 막 구조는 분자 빔 에픽택시(MBE), 스퍼터링 및 진공 증발과 같은 공지된 박막 제조 방법으로 형성될 수 있다. 상기 지지대는 크리스탈 또는 아몰퍼스 상일 수 있다. 이 지지대는 자성 또는 비자성 특성을 구비하기도 한다. 이 지지대는 Si, SiO2, Al2O3, 스피넬, MgO, 또는 AlN 으로 형성되기도 한다.
도 7은 본 발명의 제3 실시예에 따른 자기 헤드의 개략적 단면도이다.
이 헤드는, 도 7에 도시되어 있는 바와 같이, 제1 강자성층(21), 제2 강자성층(제1 금속층)(22), 제3 강자성층(제2 금속층)(23) 절연층(24) 및 다수의 반강자성층(26)으로 구성되어 있다. 상기 제1 강자성층(21)은 충분히 균일한 조성을 가지며, 인접한 강자성층 사이에 끼여있는 비자성층이 있는 다수의 강자성층, 또는 비자성 물질내에 흩어져 있는 강자성 입자가 있다.
상기 반강자성층(26)은 FeMn, PtMn, IrMn, PtCrMn, NiMn, NiO 및 Fe2O3로 구성되며 상기 제2 강자성층(21) 및 제3 강자성층(23)상에 분포되어 있어서, 도 7에 도시되어 있는 바와 같이, 응답 강자성층(21,23) 각 각으로 변경 바이어스 장을 제공한다. 선택적으로, 상기 강자성층(21)은 약한 강자성 물질로 구성되기도 하며 상기 제2 및 제3 강자성층(22,23)은 강한 자성 물질로 형성되기도 한다.
도 8은 본 발명의 제3 실시예의 수정된 자기 헤드의 개략적 단면도이다.
강자성층(22)은 약간 자성 물질로 구성되어 도 8에 도시된 바와 같이 강자성층(23)과는 다른 강제력을 가지게 한다. 도 7의 자기 헤드와 달리, 도 8의 자기 헤드는 제1 자기층(22)상에 분포된 반강자성층(26)이 없다. 강자성층(21,23)은 강한 자기 물질로 구성되기도 하며 강한 자기 특성을 가진다.
도 9는 본 발명의 제3 실시예의 수정된 더 다른 헤드의 개략적 단면도를 보여주고 있다.
강자성층(22)은 약한 강자성 특성을 가진다. 강자성층(25)은 다수의 강자성층(도시하지 않음) 및 다수의 절연층(터널 배리어층)(도시하지 않음)으로 구성되어 있다. 각 절연층은 다수의 강자성층 사이에 끼여있어 인접하는 강자성층이 분리되게 한다. 강자성층(25)은 강한 자기 특성을 가진다.
도 7 내지 도 9에 도시된 자기 헤드의 인접한 강자성층 각 각의 회전 방향은 충분히 수직이 되어 자기 기록 매체에 선형 응답을 얻게 한다. 서로 인접하는 강자성층의 회전 방향은 자기장 및/또는 자기장내의 재위치내의 열 어닐링에 의해 제공된다.
도 10 내지 도 14는 본 발명의 제4 실시예에 따른 자기 메모리 장치를 보여주는 단면도이다.
도 10 및 도 11은 파괴성 판독(destructive read out)의 자기 메모리 장치를 보여주고 있다. 도 10 및 도 11에 도시되어 있듯이, 반강자성층(26)이 강자성층 (23,25)상에 분포되어 있고, 앞서 언급한 본 발명의 제3 실시예의 물질로 구성되어 있다. 강자성층(25)은 다수의 강자성층을 구비하고 있는데 각 각은, 도 11에 도시된 바와 같이, 비자성층에 의해 인접한 강자성층과 서로 떨어져 있다. 반강자성층은 강자성층(21,22)으로 인가되어 고정된 자화를 제공하기도 한다.
도 10의 강자성층(22)은 약한 자기 특성을 지니고 있다. 도 10의 상기 강자성층(21) 및 강자성층(23)은 강한 자기 특성을 지니고 있다.
도 11의 강자성층(22)은 약한 자기 특성을 지니고 있다. 도 11의 다중층(25)은 강한 자기 특성을 지니고 있다.
도 12 및 도 13은 비파괴성 판독(nondestructive read our)의 자기 메모리 장치를 보여주고 있다. 이 장치는 약한 자기층을 구비하여 자기 정보를 레코드하고 강한 자기층을 구비하여 정보를 기록한다. 약한 자기층에 기록된 정보는 이 기록된 자기 정보의 파괴 없이 약한 자기층의 자화 방향을 바꿈으로서 판독된다.
도 11의 강자성층(22)은 약한 자기 특성을 가지고 있고 도 11의 강자성층(21,23)은 강한 자기 특성을 가지고 있다. 상기 강자성층(21)은 강한 자기 특성을 가지며 제2 금속층(27)은 비자성 금속을 구비하고 있다.
적층된 막은, 도 14에 도시된 바와 같이, 강자성층(21,22)으로 사용되는 자기층(28), 비자기층(29) 및 자기층(30)으로 구성되어 있다. 반도체층을 비자기층으로 사용할 수 있고, 자기층에 빛을 인가함으로서 회전 스위치(회전 방향을 바꿈으로서)를 수행하게 하기도 한다.
도 15는 본 발명의 제4 실시예에 따른 집적된 메모리 장치의 자기 메모리 셀 매트릭스를 보여주고 있다. 이 집적된 메모리 장치는 다수의 메모리 장치(31), 다수의 트랜지스터(32), 다수의 데이터라인(33), 다수의 비트라인(34) 및 다수의 워드라인(35)로 구성되어 있다. 다수의 메모리 장치(31) 각 각은 상기 설명한 자기 메모리 장치의 하나를 구비하고 있다. 상기 다수의 메모리 장치는 메모리 셀 매트릭스내에 배열되어 있다. 다수의 메모리 장치(31) 각 각은 다수의 트랜지스터(32)의 해당하는 하나와 결합되어 있고 다수의 비트라인(34) 중 해당하는 하나와 결합되어 있다. 다수의 워드라인(35) 각 각은 트랜지스터(32)와 행으로 결합되어 있다. 메모리 장치(31), 다수의 트랜지스터(32), 다수의 워드라인(WL)(35), 다수의 데이터라인(DL)(33), 및 다수의 비트라인(BL)(34)가 기판상에 정밀하게 패턴된 리소그라프로 형성된다.
도 16은 본 발명의 제5 실시예에 따른 자기 장치의 전압(mV)-전류(I)(mA) 특성 및 전압(mV)-자기저항(MR)(%) 특성을 측정 결과를 보여주는 그래프이다.
이 제5 실시예의 자기 헤드는, 도 3에 도시된 바와 같이, 제1 금속층(제1 Au층, Fe 층, 제1 CoFePt 층을 포함하고 있음), 제1 터널 배리어층(12)(제1 Al2O3층을 포함하고 있음), 제2 강자성층(13)(제2 CoFePt 층을 포함하고 있음), 제2 터널 배리어층(14)(제2 Al2O3층을 포함하고 있음), 및 제2 금속층(15)(Co9Fe 층 및 제2 Au 층을 포함하고 있음)으로 구성된 적층된 막을 가지고 있다. 이 적층된 막은 다음과 같은 단계로 형성된다.
제1 Au 층은 두께 200nm, Fe 층은 두께 50nm, 그리고 제1 CoFePt 층은 두께 0.5nm 를 가지도록 Si 기판 주표면상에 전극으로 형성되며 상기 기판은 자기장내에서 상기 제1 Al2O3층으로 덮여있어서 상기 Fe 및 제1 CoFePt 층으로 단축 이방성을 제공한다. 이 층들은 트리 타겟(tree target)을 사용하는 스퍼터링 장치에서 형성된다. 각 각의 Fe 층, CoFePt 층 및 Al 층을 형성하기 위한 각 각의 스퍼터 타겟은 Fe, Co5Fe3Pt2및 Al 을 구비하며 1x10-3Torr 의 Ar 가스압력에서 사용된다. 상기 전극 형성을 위해 금속 마스크가 사용되며 상기 전극상에 형성되는 1nm의 Al 층의 표면은 진공에서 상기 금속 마스크를 변경한 다음 플라즈마 oxidized 된다.
상기 제2 CoFePt 층은 2nm 두께를 가지며 제1 Al2O3층상에 형성되고, 상기 제2 Al2O3층은 상기 제2 CoFePt 층상에 Al 층을 디포지트 함으로서 상기 CoFePt 층상에 형성되고 상기 Al 층 표면을 플라즈마 산화 한다.
두께가 40nm인 상기 Co9Fe 층, 및 두께가 200nm인 제2 Au 층으로 구성되는 다른 전극은 층간 절연체로서 음 저항층을 사용하여 상기 제2 Al2O3층상에 형성된다.
상기 제1 CoFePt 층/제1 Al2O3층/제2 CoFePt 층 및 상기 제2 CoFePt 층/제2 Al2O3층/Co9Fe 층으로 구성되는 인터페이스에서 두 개의 터널 접합이 제공된다.
상기 적층된 막 특정 결과의 키르 효과(Kerr effect)는 상대적으로 큰 강제력의 CoFePt 와 상대적으로 작은 강제력의 Fe/CoFePt 더하기 Co9Fe 사이의 강제력 차이내의 두 단계의 자기 히스테리시스 원점을 보여준다.
인가된 전압이 증가하고 어느 임계 전압 이상이 되면 이 장치의 저항값은 감소하고 MR 량은 증가한다. 이러한 양태는 회전 의존 터널 효과내에서 발생한다. 이 터널 전도는 CoFePt 층내에 형성된 양자 효과 불연속 에너지 준위를 통해서 이다.
도 17은 본 발명의 제5 실시예에 따른 도 16의 자기 장치의 자기장-자기저항 특성의 실험적 데이터을 설명하는 그래프이다. 도 17에 도시된 MR 량 특성은 Fe 및 Co9Fe 의 량이 단계적으로 변함을 보여주며, 자기저항 효과 헤드, 자기 센서 및 자기 메모리 장치로서의 적절한 특성을 나타내고 있다.
도 18은 본 발명의 제6 실시예에 따른 자기 장치의 전류(I)(mA)-전압(mV) 특성 및 자기저항(MR)(%)-전압(mV) 특성을 보여주는 그래프이다. 인가된 전압이 임계 전압 이상으로 증가하면, 이 장치의 저항값 및 MR 량은 회전 의존 터널 효과에 의해 증가한다. 도 19는 ΔR을 보여주고 있는데, 이것은 두 개의 회전 방향이 평행한지 아닌지의 두 상태 사이의 저항차이가 인가된 전압(Vs)가 증가함에 따라 증가한다. 이 결과는, 도 20에 도시된 바와 같이, 큰 MR 량 및 낮은 저항값의 자기 장치를 얻는데 사용될 수 있고, 자기장{H(G)}-저항값{R(Ω)}의 다이어그램이다.
본 실시예의 자기 장치는 제1 금속층(11)(제1 Au 층/Fe 층/제1 Co8Pt2층을 포함함), 제1 절연층(12)(제1 SiO2층을 포함함), 입상층(16)(제2 Co8Pt2층/그 층내에 Co8Pt2입자가 있는 SiO2물질층을 포함함), 제2 절연층(14)(제2 SiO2층을 포함함), 및 제2 금속층(15)(제3 Co8Pt2층/Co9Fe 층/제2 Au 층을 포함함)로 구성되어 있고, 도 4에 도시된 바와 같은 두 개의 터널 접합이 포함되어 있으며, 100x100 제곱 미크론 영역을 가진다. 이 구조는 다음 단계로 형성된다.
제1 Au 층(두께가 200nm 이면 적절함), 제1 Fe 층(두께가 40nm 이면 적절함), 및 제2 Co8Pt2층(두께가 10nm 이면 적절함)을 스퍼터링 장치내의 금속 마스크를 사용하여 열 산화된 Si 기판의 주 표면상에 형성한다. 이 층들은 1x10-3Torr As 가스 분위기에서 형성되며 단축 이방성을 나타내기 위해 자기장내에서 형성된다. 상기 제2 Co8Pt2층 및 SiO2층은 선택적으로 Co8Pt2및 SiO2타겟을 사용하여 스퍼터링 함으로서 형성되어 상기 Co8Pt2및 SiO2의 동일한 량을 얻도록 하고 상기 SiO2물질내에 Co8Pt2입자가 형성되게 한다. 이러한 단계가 진행되는 동안, 기판에는 400W의 바이어스 전력이 제공된다.
1nm 의 SiO2층이 상기 적층된 막에 형성되고 다음으로 금속 마스크가 변화 된다. 제3 Co8Pt2층(적절한 두께는 20.5nm), Co9Fe 층(적절한 두께는 40nm), 및 제2 Au 층(적절한 두께는 200nm)이 이 순서로 형성된다.
도 21은 제7 실시예의 자기 장치의 전압(mV)-전류(mV) 및 전압(mV)-자기저항 (MR)(%) 특성을 보여주고 있다. 도 21에 도시되어 있듯이, 정치에 전압을 인가함으로서 회전 의존 전도 효과가 나타난다. 이 실시예의 장치는 도 6에 도시된 구조를 가지고 있으며 평평하게 적층된 구조를 나타내기 위해 금속 마스크 및 리프트-오프(lift-off)를 사용하여 형성된다. 이 장치는 제1 절연층(14a)(제1 SiO2층 포함), 제1 강자성층(16a)(Co8Pt2강자성 입자(18) 및 SiO 물질(17)을 포함), 제2 절연층(14b)(제2 SiO2층 포함), 제2 강자성층(16b)(SiO2물질(17)내에 Co8Pt2강자성 입자(18)를 포함), 제3 절연층(14c)(제3 SiO2층 포함), 및 전극(11,15)(Co8Fe2층 및 Ni8Fe2층 포함)을 구비하고 있다. 이 구조는 SiO2/두 개의 강자성층/SiO2이고 다음의 단계로 형성된다.
SiO2물질내에 Co8Pt2입자를 구비하는 강자성층은 Co8Pt2및 SiO2타겟을 사용하여 스퍼터링 함으로서 열 산화된 Si 기판의 주 표면상에 형성되고 상기 강자성층은 Co8Pt2및 SiO2모두 동일한 량을 얻는 방식으로 형성된다. 이 층이 형성되는 동안 Ar 가스 압력은 1x10-3Torr 이다.
리프트-오프를 위해 사용된 저항을 Cr 마스크 노출 장치에 의해 형성하고 Co8Fe2층 및 Ni8Fe2층이 상기 강자성층상에 형성된다. 이것을 형성한 다음, 상기 적층된 구조를 200℃에서 자기장내에서 어닐하여 단축 자기 이방성을 인가한다.
이 장치의 MR 량은 도 22에 도시된 바와 같이 6(Oe)의 자기장(H)에서 단계 변화를 보여주고 있다.
도 23은 본 발명의 제8 실시예에 따른 자기 장치의 전압(V)(mV)-전류(I)(mA) 및 전압(mV)-자기저항(%) 특성을 보여주고 있다. 이 장치는 3개의 터널 접합을 가지고 있으며 도 8에 도시된 바와 같은 동일한 막 구조를 가지고 있다. 반강자성층(26)은 제1 Au 층 및 IrMn 층으로 구성되어 있다. 제3 강자성층(23)은 제1 Co9Fe 층 및 다수의 Co8Pd2입자가 있는 제1 Al2O3층으로 구성되어 있다. 절연층(24)은 제2 Al2O3층으로 구성되어 있다. 제2 절연층(24)는 Al2O3층으로 구성되어 있다. 제1 강자성층(21)은 Co8Pd2층으로 구성되어 있다. 제2 절연층(24)은 제3 Al2O3층으로 구성되어 있다. 제1 금속층(22)는 제3 Co8Pd2층, 제2 Co9Fe 층, NiFe 층, 및 제2 Au 층으로 구성되어 있다. 본 실시예의 구조는 다음의 단계로 형성된다.
제1 Au층(200nm 두께가 적절함), Ir-Mn 층(15nm 두께가 적절함), 및 제1 Co9Fe 층(20nm 두께가 적절함)이 금속 마스크를 사용하여 스퍼터링에 의해 열 산화된 Si 기판의 주 표면상에 이 순서대로 형성된다. 강자성층은 Co8Pd2입자로 구성되고 Al2O3물질은 1x10-3Torr Ar 가스 압력하의 Co8Pd2및 1x10 Torr O2가스 압력의 Al2O3타겟을 사용하여 형성된다. 이것이 형서되는 동안 기판에는 300W 바이어스 전력이 인가된다. 제3 Al2O3층(1nm 두께가 적절함)이 캡층(cap layer)(층간 절연체)로서 형성되고 제3 Co8Pd2층(0.8nm 두께가 적절함), Co9Fe 층(10nm 두께가 적절함),NiFe 층(30nm 두께가 적절함), 및 제2 Au 층(200nm 두께가 적절함)이 이 순서로 형성된다. 적층된 구조는 300℃의 자기장내에서 어닐되어 단축 자기 이방성을 나타내도록 한다.
도 24는 본 발명의 제8 실시예에 따른 도 23의 자기 장치의 자기장 H(Oe)-자기저항(MR)(%)의 실험적 데이터를 설명하는 그래프이다. 이 제8 실시예 장치의 MR 향은 도 24에 도시된 바와 같이 5 Oe에서 단계 변화를 보여주고 있다.
표 1은 본 발명의 제9 실시예에 따른 9가지 샘플을 보여주고 있다. 이 실시예의 적층된 구조는 200nm Au 전극의 쌍과 결합되어 있다.
상기 샘플 각 각은 다음의 막 구조를 갖는다.
샘플 1은 20nm NiFe 층, 10nm Co8Pt2층, 1nm AlN 층, (강자성층은 AlN 물질 및 AlN 층내의 Fe8Pt2입자를 포함함)2, 및 40nm Co9Fe 층이 이 순서대로 연속적으로 형성되어 있다.
샘플 2는 30nm NiMn 층, 1nm SiO2층, SiO2물질내에 Co7Pd3입자로 구성되는 강자성층, 5nm Co9Fe 층, 및 20nm NiFe 층이 이 순서대로 연속적으로 형성되어 있다.
샘플 3은 30nm Co 층, 1nm Al2O3층, Al2O3물질내에 Fe8Pt2입자로 구성되는 강자성층, Al2O3층, 및 40nm Co7Fe3층이 이 순서대로 연속적으로 형성되어 있다.
샘플 4는 30nm LaSrMnO3-y층, 1nm Co 층, 1nm SiO2층, (SiO2물질내에 Co8Pt3입자로 구성되는 강자성층)2, SiO2층, 5nm Co9Fe 층, 및 20nm NiFe 층이 이 순서대로 연속적으로 형성되어 있다.
샘플 5는 30nm Fe 층, 1nm CaF2층, (SiO2물질, SiO2층내에 Co8Pt2입자로 구성되는 강자성층)2, 5nm CoFe 층, 및 20nm NiFe 층이 이 순서대로 연속적으로 형성되어 있다.
샘플 6은 20nm NiFe 층, 10nm CoFe 층, 1nm AlN 층, (SiO2물질, SiO2층내에 Co8Pt2입자로 구성되는 강자성층)2, 10nm Co9Fe 층, 및 20nm NiFe 층이 이 순서대로 연속적으로 형성되어 있다.
샘플 7은 20nm PtMn 층, 10nm Co8Fe2층, 1nm AlN 층, (AlN 물질, AlN 층내에 Co8Pt2입자로 구성되는 강자성층)2, 20nm Co9Fe 층, 및 20nm NiFe 층이 이 순서대로 연속적으로 형성되어 있다.
샘플 8은 20nm FeMn 층, 20nm NiFe 층, 3nm Co8Fe2층, 1nm SiO2층, (SiO2물질, SiO2층내에 Co8Pt2입자로 구성되는 강자성층)2, 2nm Co9Fe 층, 및 30nm NiFe 층이 이 순서대로 형성되어 있다.
샘플 9는 20nm Fe 층, 20nm CoFe 층, 1nm SiO2층, Co8Pt2층, SiO2층, 2nm Co9Fe 층, 및 30nm NiFe 층이 있다.
MR 량은 장치가 가장 작은 저항값을 나타내는 전류에서 측정하였다.
[표 1]
샘플 번호 R(Ω) MR 량(%)
1 0.6 37
2 0.45 31
3 0.4 2
4 0.5 31
5 0.7 29
6 0.3 41
7 0.5 28
8 0.6 38
9 0.5 39
도 25a는 본 발명의 제10 실시예에 따른 회전 의존 전도 장치의 다이어그램을 보여주고 있다. 도 25b는 본 발명의 제10 실시예에 따른 도 25a의 장치의 회전 의존 전도를 보여주는 에너지 준위 다이어그램이다. 이하 설명에서는 터널 접합에서 절연층을 사용하는 장치로 언급된다. 상기 절연층은 다중-터널 접합 또는 반도체로 대체된다.
상기 회전 의존 전도 장치는 제1 강자성층(41), 제1 절연층(42), 제2 강자성층(43), 제2 절연층(44) 및 제3 강자성층(45)로 구성되어 있으며; 이러한 다섯 층은 도 25a에 도시된바와 같이 적층된다. 두 개의 터널 접합이 상기 제1 강자성층 (42)을 통해 상기 제1 및 제2 강자성층(41.42) 사이에 형성되고 상기 제2 강자성층 (44)을 통해 상기 제2 및 제3 강자성층(43,45) 사이에 형성된다.
상기 제1 강자성층(41) 및 제3 강자성층(45)은 모두 전극으로서의 기능을 한다. 전류가 제3 강자성층(45)으로 흐르면, 상기 제3 강자성층(45)은 비자성 금속층과 대체될 수 있다. 전극(46)에 의해 상기 제2 강자성층(43)으로 전압이 인가되면 그들을 결합된다.
상기 제2 강자성층(43)은 충분히 얇아서 양자 효과에 의해 상기 제2 강자성층(43)내에 불연속 에너지 준위가 형성된다. 이 불연속 에너지 준위는 이 에너지 준위의 양자 효과에 의해 떨어져서 회전하고, 결합 에너지(Υ)에 의해 이 불연속 에너지 준위는 위쪽회전(↑) 및 아래쪽회전(↓)을 한다.
제1 접합에서의 터널 전류 흐름은 제1 전압이 상기 두 개의 강자성층(41,43)사이에 인가되면 제1 절연층(42)을 통해 제1 및 제2 강자성층(41,43)을 구비하고 상기 제1 전압에 대한 카운터 사인의 제2 전압을 구비한다. 회전 의존 공명 터널 효과의 메카니즘은 다음과 같다. 제2 강자성층의 불연속 준위의 위쪽 회전(↑) 및 아래쪽 회전(↓) 중 하나는 상기 제1 강자성층의 전도 에너지와 공명하게 되어 전도 에너지 준위과 동일한 에너지 준위를 가지게 한다. 도 25b는 사익 제2 강자성층(43)의 위쪽 회전 에너지 준위가 예를들어 제1 강자성층(41)의 전도 에너지 준위가 같은 개략적 다이어그램을 보여주고 있다. 공명 에너지 준위와 동일한 에너지 준위를 가지는 터널 전자는 상기 제1 및 제3 강자성층(41,45)의 표면에서 반사되지 않아 100% 전송을 나타내게 된다. 다른 회전 방향을 가지는 전자들은 이 접합으로 터널되지 않는다.
상기 공명 에너지 준위를 통해 제1 강자성층(41)에서 제2 강자성층(43)으로 터널되는 전자의 수는 이 층들의 회전 방향이 평행한지 아닌지에 따라 달라지는데 그 이유는 페르미 준위(Fermi level) 근처의 에너지 준위를 가지는 전자들만이 이 전도에 기여를 하며 전자의 수는 회전 방향에 따라 달라지기 때문이다. 터널 전류는 제1 강자성층(41)의 자화 방향이 상기 제3 강자성층(45)의 고정된 자화 방향에 평행한지 아닌지에 그리고 큰 MR 량이 얻어지는지에 따라 달라진다. 제3 강자성층(45)은 전도 물질로 형성되기도 하며 비자성 금속층과 대체되기도 한다.
강자성층(41), 제2 강자성층(43), 및 제3 강자성층(45)는 주로 트랜지스터의 에미터, 베이스, 및 콜렉터가 된다. 베이스 전류(Ib)는 인가된 전압(Veb)에서 상기 에미터와 베이스 사이에서 흐른다. 콜렉터 전류(Ic)는 인가된 음의 전압(Vcb)에서 베이스와 콜렉터 사이에서 흐른다. 콜렉터 전류(Ic)는 베이스 전류(Ib)보다 더 크다(트랜지스터가 전류를 증폭시킴).
두 개의 강자성층(41,45)의 회전 방향이 상대 각도(θ)를 형성하는 경우에는 회전 의존 전도도 나타난다. 터널 전류는 코사인θ에 비례하고, 상기 상대 각도(θ)는 접합을 통해 흐르는 전류를 감지함으로서 측정된다. 이 회전 방향은 측정될 수 있으며 전류는 바이어스 전압(Vcb)을 제어함으로서 증폭된다.
도 26은 본 발명의 제11 실시예에 따른 트랜지스터의 다이어그램이다.
이 트랜지스터는 제1 강자성층(41), 제1 절연층(42), 제2 강자성층(43), 제2 절연층(44), 및 제3 강자성층(45)으로 구성되어 있다. 전압원은 상기 제1 및 제3 강자성층(41,45)에 각 각 결합되어 있다. 상기 제2 강자성층(43)은 제2 강자성층 (43)에 바이어스 전압을 인가하는 전극(47)과 결합되어 있다. 제1 강자성층(41)과 제3 강자성층(45) 사이에 전압을 인가함으로서 터널 전류가 흐르고, 또한 제2 강자성층(45)으로 바이어스 전압을 인가함으로써도 흐르게 되어 제2 강자성층 (43)의 불연속 에너지 준위를 제어(시프트)하게 된다.
도 27은 본 발명의 제11 실시예에 따른 수정된 트랜지스터의 개략적 단면도이다. 제2 강자성층(45)은 다수의 강자성층(43n)(n=a,b,...,n)으로 대체되기도 하며, 도 27에 도시되어 있듯이, 인접한 강자성층(49)의 각 각의 사이에 절연층이 끼여있다. 이러한 다중-층 구조는 다중-층 구조의 불연속 에너지 준위를 제어함으로서 회전 의존 공명 상태를 가지게 된다.
상기 제1, 제2, 및 제3 강자성층의 강자성 물질은 앞서 설명한 실시예의 물질로부터 선택될 수 있다.
상기 제1 강자성층(41)의 회전 방향은 상기 제1 및 제3 강자성층(41,43) 사이의 보자력을 인가함으로서 변할 수 있고 또는 반강자성층 및 상기 반강자성층에 인접하게 배치된 강자성층과의 자기결합에 의해 변화하기도 한다. 상기 제2 강자성층(43)의 막 두께는 5nm 또는 그 이하인 충분히 얇아서 불연속 에너지 준위를 가진다. 상기 제1 및 제3 강자성층의 막 두께는 제한되지는 않으며, 예를들어 0.1nm 내지 100nm 범위일 수 있다. 절연층(42,44)의 막 두께는, 예를들어, 0.5 내지 5nm 범위일 수 있다.
도 28a는 본 발명의 제12 실시예를 제공하는 자기 장치의 개략적 다이어그램이다. 도 28b는 자기 장치의 두 개의 강자성 터널 접합에서의 개략적인 에너지 밴드 다이어그램이고 본 발명의 제12 실시예에 따른 도 28a의 자기 장치의 회전 방향을 보여주고 있다. 이 장치는 실온에서 회전 의존 공명 효과를 갖는다. 이 장치는 제1 전극(51), 입상 강자성층(52), 비자성 제2 전극(53), 및 바이어스 전극(56)을 구비하고 있다. 제1 전극(51), 입상 강자성층(52) 및 제2 전극(53)은 도 28a에 도시된 바와 같이 적층되어 있다. 상기 입상 강자성층(52)은 비자성 물질(54)내에 흩어져 있는 다수의 강자성 입자(55)로 구성되어 있다. 상기 입상층(52)는 유한한 보자력을 가지며 상자성보다는 강자성을 가진다. 상기 입자(55) 및 상기 전극 (51,53) 사이에 상기 비자기 물질(54)의 부분을 통해 두 개의 터널 접합이 형성된다. 전극(51)은 적절하게는 강자성 물질로 형성되고, 상기 제2 전극(53)의 비자기 물질은 강자성 물질로 대체될 수 있다. 절연층은 충분히 얇아서 터널 전류 경로 그 자체가 상기 전극(51,53) 및 상기 입상 강자성층(52) 사이에 끼여있을 수 있다.
도 28a에 도시된 바와 같이, 양(음) 전압(Vbe)가 상기 제1 전극(51) 및 전극(56)을 통해 상기 입상 강자성층(52)에 인가되면, 그리고 음(양) 전압(Vcb)도 상기 전극(56) 및 제2 전극(13)을 통해서 인가되면, 불연속 에너지 준위가 상기 입자(55)내에 형성된다. 이 입자(55)는 크기가 충분히 작으며 도 28b에 도시된 바와 같이, 쿨롬 봉쇄 효과에 의해 나타난 정전기 에너지(Ec)의 효과에 의해 상기 비자기 물질(54)로 둘러쌓여 있다. 상기 에너지(Ec)는 e2/2C 로 표현되며, 여기서 e는 전자의 전하량이고 C는 입자의 용량이다. 이 방식에서, 공명 터널 준위가 얻어지고 자기저항은 작게된다. 상기 불연속 준위는 상기 전극(56)에 의헤 제어되어 공명상태로부터 제거되고, 상기 자기저항은 쿨롬 봉쇄 효과에 의해 커진다. 상기 층(52)의 고정된 자화 방향의 자화방향에 대해 평행/비평행한 강자성층(51)의 자화 방향을 바꿈으로서 큰 MR 량이 얻어진다.
상기 입자의 정전기 에너지가 공명상태가 오프되도록 제어되면 MR 량은 작아지고, 상기 자기저항 효과는 적어진다. 이 자기 장치는 전극(56)에 의해 그의 MR 효과를 제어하는 새로운 기능을 가지고 있다.
도 29는 본 발명의 제12 실시예에 따른 수정된 자기 장치를 보여주는 개략적 단면도이다. 제1 전극(51) 및 강자성 입상층(52) 사이의 상대적 각도는 상기 제11 실시예에서 설명된 바와 같이 측정된다. 본 실시예의 자기 장치는 도 29에 도시된 바와 같이 입상층(52)에 전압을 인가하기 위해 전극(57)을 포함하도록 수정될 수 있다. 전극(57)은 상기 입상층(52)에 게이트 전압(Vg)을 인가한다. 상기 제1 전극(51) 및 제2 전극(53) 사이에 전압을 인가함으로서 입상층(52)에 터널 전류가 흐른다. 입자(55)의 불연속 에너지 준위는 공명상태를 오프 또는 공명상태로 Vg 에 의해 제어될 수 있다. 참조번호 "58"은 기판이며 참조번호 "59"는 도 29의 비자기 절연층이다.
도 30은 본 발명의 제12 실시예에 따른 수정된 더 다른 자기 장치를 보여주는 개략도이다. 도 30에 도시된 바와 같이, 양자 도트가 물질(53)내의 단일 입자(55)로 형성되는 것이 적절하다.
본 실시예의 장치에는 다수의 입상층(52) 또는 입상층 및 강자성층 모두를 구비하는 적층된 막이 포함되기도 한다.
상기 입상층(52)은 유한한 보자력을 가지며 종래의 입상층보다 덜 포화 자화된다. 상기 입상층(52)의 전기 저항은 절연층(44)을 포함하는 접합의 전기 저항보다 더욱 작은 저항을 가지며 입상층(52)내의 입자 볼륨 패키지율, 입상층(52)내의 전류 경로, 입자 크기 또는 산란된 물질에 의해 적절히 제어될 수 있다.
전이 금속 및 희토류 금속을 구비하는 Co, CoPt 합금, FePt 합금, 또는 합금이 큰 자기 이방성을 위해 선택되어 입상층(52)이 유한한 보자력을 가지도록 한다. 입자(15)는 하나 또는 두 개의 층으로 적절히 배열되어 균일한 터널 배리어가 형성되게 한다.
자기장을 인가하기 위한 강한 자기층이 상대적으로 작은 보자력 입상층의 대향 끝에 인접하게 유도되기도 한다. 반강자성층이 상기 작은 보자력 입상층(52)의 자화 방향을 고정시키기 위해 유도되기도 한다.
입자의 크기는 1nm 또는 그 이상이 적절한데 초-상자성이 없도록 한다. 반면에, 긴 입자 간격을 제공하지 않기 위해서는 이 크기는 10nm 또는 그 이하가 적절하다.
Al2O3, SiO2, MgO, MgF2, Bi2O3, AlN, CaF2등과 같은 다양한 절연 물질들이 상기 물질(54)를 형성하기 위해 사용되기도 한다. 산화, 플루오르화, 및 니트로화 물질이 상기 막 표면내의 확실한 댕글링 본드(non-problematic dangling bond)를 가진다.
제1 전극(51)의 강자성 물질은 상기 입상층(52)간에 보자력 차이를 가지는 것이 적절하며 상기 실시예에서와 동일한 잘 알려진 강자성 물질에서 선택되기도 한다.
큰 MR 량을 얻기 위해서는 상기 제1 전극(51)을 위해 반 금속이 사용되는 것이 적절한데, 그 이유는 이 반 금속내에는 전도에 기여하는 특정 회전 방향의 전자만이 있기 때문이다.
제2 전극(53)용 강자성 물질은 상기 입상층(52)과는 다른 보자력을 가지도록 선택된다. 상기 제1 전극(51)은 강자성층 및 비자성층으로 구성된 적층된 막 구조로 대체되기도 하며, 각 각은 상기 강자성층 사이에 끼여있어서 강자성층이 강자성 결합 또는 상태 자성 결합의 효과에 의해 인접하는 강자성층에 대해 평행하지 않도록 한다. 상기 적층된 구조는 스트레이 장을 만들지 않도록 하는 것이 적절하다. 상기 제1 강자성층(51)은 강자성층 및 반도체층으로 구성된 더 다른 적층된 구조로 대체되기도 하는데, 각 각은 상기 강자성층 사이에 끼여 있다. 상기 제2 수정의 회전 방향은 막에 바이어스 자기장을 인가하지 않고 상기 적층된 막을 어닐링 또는 빛을 쬐임으로서 교대로 기록된다. 상기 반도체 물질은 B20 구조 FeSi 합금, β-FeSi2및 GaAs 로 구성되는 그룹에서 선택된다.
입상층(52) 및 제1 전극(51)은 그의 막 평면내에 비방향성 자기 이방성이 인가되어 자화 및 안정된 자화의 빠른 교대를 보이도록 한다. 상기 비방향성 자기 이방성은 자기 메모리 장치에 적합하다. 상기 입상층(52) 및 제1 전극(51)의 두께는 0.5 내지 100nm 범위이다. 상기 입상층(52)의 두께는 균일한 것이 적절하며 정밀한 터널 전도를 얻기 위해서 50nm 또는 그 이하가 적합하다.
도 31은 본 발명의 제13 실시예에 따른 3-단말 자기 장치의 개략적 단면도를 보여주고 있다.
전도층(62), 강자성층 쌍(63)(63a,63b), 입상층(64), 및 금속층(게이트 전극)(65)가 기판(21)상에 이 순서로 형성되어, 도 31에 도시된 바와 같이, 입상층(64)이 상기 강자성층(63a)와 게이트 전극(66) 사이에 끼여있게 된다. 상기 강자성층(64b)은 강자성층(63a)에 자기 바이어스 장을 인가하여 강자성층(63a)의 보자력이 충분히 작아지면 강자성층(63a)의 낮은 보자력을 없애도록 한다. 전도층(62)은 전류 흐름에 의해 강자성층(63)의 자화 방향을 바꾸는데 사용되곤 한다. 상기 입상층(64)은, 도 31에 도시된 바와 같이, 전압 바이어스를 받아들이고 두 쌍의 전극(66,67)과 결합하고 있으며 전극(66)을 통해 전류 흐름을 받아들인다. 절연층(68)은, 도 31에 도시된 바와 같이, 상기 전극(66) 및 강자성층(63a)을 절연하기 위해 끼여있다. 이 장치는, 도 31에 도시된 바와 같이, 절연 보호층(69)로 덮여있기도 한다. 상기 쌍(66,67) 중 하나는 생략될 수 있다.
상기 입상층(64)의 입자는 충분히 작으며 불연속 에너지 준위가 쿨롬 봉쇄 효과의 정전기 에너지에 의해 입상층(64) 내에서 형성된다. 상기 전극(66)의 쌍 중 하나와 전극(67)의 쌍 중 하나 사이에 전압을 인가하여 터널 전류가 흐르기 시작하고 입상층(64)의 에너지 준위는 게이트 전극(65)에 의해 제어된다.
상기 입상층(64)의 불연속 에너지 준위가 상기 강자성층(63)내의 전도 전자의 에너지 준위와 다르게 상기 게이트 전극(65)에 의헤 제어되면 큰 MR 량이 얻어진다. 반면에, 공명 터널링 효과에 의해 적은 자기 저항이 얻어지고, 이것은 상기 입상층의 불연속 에너지 준위가 상기 층(63)의 전도 전자의 에너지 준위와 충분히 같은 경우 나타난다. 따라서, 입상층(64)의 회전 방향은 외부 자기장을 인가하지 않고 바이어스 전압을 인가함으로서 감지된다. 강자성층(63)의 회전 방향은, 도 31에 도시된 바와 같이, 전도층(62)내의 전류 흐름에 의해 발생된 자기장을 인가함으로서 교대로 된다.
도 31에 도시된 장치는 다음 단계에 의해 형성된다.
기판(21)의 주 표면은 열 어닐링 방법에 의해 산화된다. 전도층(62)은 Cu 로 구성되어 있으며 상기 기판(21)의 주 표면상에 형성된다. 20nm Fe 층(강자성층(63b)), 10nm Co80Pt20(강자성층(63a))이 상기 Cu층(62) 위에 형성된다. 10nm 입상층(64)이 2m Torr Ar 가스 압력 및 400W 기판 바이어스에서 Co80Pt20합금 및 SiO2타겟을 동시에 사용하여 형성된다. 얻어진 입상층은 TEM (Transmittance Electron Microscopy)에 의해 관찰되며 SiO2물질내에 층형성된 Co80Pt20합금 입자를 가지고 있다. 이 층내의 입자의 총 량은 약 50% 이다. 입자의 크기는 대략 5nm이며 입자간의 간격은 약 1.5nm 이다. 이 입상층(62)의 보자력은 약 600 Oe 이고 초-상자성 없이 깨끗한 히스테리시스를 보여준다.
도 33은 본 발명의 제13 실시예의 회전 트랜지스터의 전압(Vg)(mV)-콜렉터 전류(Ic)(mA) 특성을 보여준다. 상기 콜렉터 전류(Ic)는 입상층(64)을 통해 전극(66,67) 및 게이트 전극(65)로의 바이어스 전압(Vg) 사이에 전압을 인가함으로서 강자성층으로 흐르는 터널 전류이다. 강자성층(63)의 회전 방향은 전도층(62)을 통해 흐르는 전류의 자기장에 의해 변화한다. 도 33은 평행한 회전 방향 상태를 보여주고 있으며 약 10mV 에서의 공명 터널 전류의 발생에 의한 빠른 Ic 의 증가를 보여주고 있다.
도 34는 저항 증폭으로서의 Ic의 변화를 보여주고 있다. Vg=0 일 때의 MR 량(ΔR/Rs, 여기서 Rs는 포화 자화 장하에서의 저항)은 45% 만큼 충분히 크다. 반면에, Vg=11 일 때의 MR 량은 15% 이다.
도 32는 본 발명의 제14 실시예에 따른 3-단말 자기 장치의 개략적 단면도를 보여주고 있다.
도 32에 도시된 바와 같이, 입상층(64)이 한 쌍의 전극(70a,70b) 사이에 끼여 있고 한 평면에 배열되어 있다. 이 입상층(64) 및 한 쌍의 전극(70a,70b)은, 도 32에 도시된 바와 같이, 이 전극 사이에 끼여있는 절연층(71)이 있는 기판(21)상에 분포하고 있다. 전극(70a)은 강자성층이다. 기판(21)과 그 자신 사이에 바이어스 전압을 인가하기 위한 전극(게이트 전극)(73)은, 도 32에 도시되어 있듯이, 그들 사이에 끼여있는 절연층(72)가 있는 입상층(64) 위헤 분포하고 있다. 이 장치의 게이트 전압 바이어싱 방법은 필드 효과 트랜지스터의 바이어싱 방법과 비슷하다.
입상층(64)의 불연속 에너지 준위는 전극(73)에서부터 바이어스 전압을 인가함으로서 상기 전극(70)의 전도 전자의 에너지 준위와는 다르게 되도록 시프트 되어 강자성층(70a) 및 입상층(64)의 회전 방향에 의존하는 큰 터널 전류가 흐른다. 다른 층보다 더 적은 보자력을 가지는 상기 강자성층(70a) 및 입상층(64) 중 하나의 회전 방향은 교대로 된다. 상기 강자성층(30a)의 회전 방향은 절연층(75)에 의해 상기 강자성층(30a)에서 적층되고 절연된 전도층(74)내의 전류 흐름에 의해 바뀌게 된다.
입상층(64)의 불연속 에너지 준위는 상기 게이트 전극(73)에 의한 전극의 전도 전자 에너지 준위와 충분히 같도록 제어된다.
절연층으로서 SiO2, AlN, MgO, Bi2O3, MgF2, 및 CaF2중 하나를 사용하는 자기 장치는 앞서 설명한 실시예들과 같은 특성을 보여준다.
200nm 두께의 Au 층은 상기 실시예에서는 하부층 및 캡 층으로 사용되어 접합 영역이 100x100 제곱 미크론과 같이 상대적으로 크기 때문에 전극 저항을 최소화 시킨다. 수 제곱 나노미터의 접합 영역이 제공되면, 이 Au 층은 필요없게 된다.
도 35는 본 발명에 따른 자기 디스크 시스템의 한 실시예로서 하드 디스크 드라이브(HDD)(90)의 개략도를 보여주고 있다.
자기 디스크(91)는 스핀들(92)로 설정되고 모터의 제어에 의해 회전한다. 헤드 슬라이더(93)가 서스펜션(94)의 끝에 부착되어 있다. 헤드 슬라이더(93)에는 앞서 설명한 자기 헤드가 있다. 서스펜션(94)은 액추에이터 암(95)의 한 끝에 연결되어 있고 상기 액추에이터(95)의 다른 끝은 보이스 코일 모터(96)과 함께 형성되어 있다. 상기 보이스 코일 모터(96)는 리니어 모터이다. 상기 액추에이터 암(95)은 고정된 축(97)의 윗면 및 아랫면에 형성된 볼 베어링(도시하지 않음)에 의해 지지되어 있고 상기 보이스 코일 모터(96)에 의해 회전할 수 있다.
지금까지 본 발명은 적절한 실시예를 참고하여 특정하여 도시하고 설명하였으나, 당 기술분야의 통상의 지식을 가진자에게는 본 발명의 정신 및 범위를 벗어나지 않고 다양한 변화가 있음은 명백한 것이다.
자기 장치의 강자성층 내에 불연속 에너지 준위가 안내되고, 다수의 터널 접합을 통해 터널 전류가 흐르며, 이 터널 접합은 제1 및 제2 전극 사이에 배치되며 상기 제1 강자성층은 상기 두 터널 접합 사이에 배치되고, 상기 터널 전류의 변동은 상기 강자성층 및 다른 강자성층의 자화 방향간의 관계에 따라 달라지며, 터널 전류는 평행한 관계 및 평행하지 않은 관계사이에서 변화됨으로서, MR량이 큰 회전 의존 전도를 가지는 전도장치를 제공할 수 있고, 전류 이득 특성을 가지는 자기 장치를 제공할 수 있으며, 자기헤드, 회전 트랜지스터, 자기 메모리 장치 등의 자기 장치, 및 회전 의존 전도 특성을 가지는 집적된 메모리 장치를 제공할 수 있다.

Claims (31)

  1. 제1 및 제2 터널 배리어층,
    상기 제1 및 제2 터널 배리어층 사이에 배치되어 있고 불연속 에너지 준위를 가지는 제1 강자성층,
    상기 제1 및 제2 터널 배리어층 중 하나에 인접하여 배치되어 상기 제1 및 제2 터널 배리어층 중 하나가 제1 및 제2 강자성층 사이에 있도록 하는 제2 강자성층, 및
    상기 제1 및 제2 터널 배리어층의 다른 하나 및 상기 제2 강자성층과 각 각 결합된 제1 및 제2 전극을 구비하는 것을 특징으로 하는 자기 장치.
  2. 제 1 항에 있어서,
    상기 불연속 에너지 준위를 통해 흐르는 터널 전류내의 변동을 검출하는 전류 검출기를 더 구비하고, 상기 터널 전류내의 변동은 상기 제1 강자성층 또는 제2 강자성층의 자화 방향의 변화에 기인한 것을 특징으로 하는 자기 장치.
  3. 제 1 항에 있어서,
    상기 제1 강자성층에는 비자성 물질내의 입자가 있는 것을 특징으로 하는 자기 장치.
  4. 제 1 항에 있어서,
    상기 제1 강자성층에는 비자성 물질내에 흩어져 있는 다수의 입자가 있는 것을 특징으로 하는 자기 장치.
  5. 제 1 항에 있어서,
    상기 자기 장치는 회전 극성 터널 효과를 가지는 것을 특징으로 하는 자기 장치.
  6. 제 1 항에 있어서,
    상기 제2 강자성층은 상기 제2 전극의 하나와 통합되는 것을 특징으로 하는 자기 장치.
  7. 제 1 항에 있어서,
    상기 터널 배리어층 쌍은 절연 물질 또는 반도체 물질로 형성되는 것을 특징으로 하는 자기 장치.
  8. 제 1 항에 있어서,
    상기 자기 장치는 회전 의존 공명 터널 효과를 가지는 것을 특징으로 하는 자기 장치.
  9. 제 1 항에 있어서,
    상기 제1 및 제2 강자성층 중 하나의 자화 방향은 고정되어 있으며 상기 제1 및 제2 강자성층의 다른 하나의 자화 방향은 충분히 회전가능한 것을 특징으로 하는 자기 장치.
  10. 제 1 항에 있어서,
    제3 터널 배리어층, 및 상기 제3 터널 배리어층에 인접하여 배치된 제3 강자성층을 더 구비하여 상기 제3 터널 캐리어층이 상기 제1 강자성층과 샌드위치되는 것을 특징으로 하는 자기 장치.
  11. 제 1 항에 있어서,
    상기 제3 전극은 상기 제3 터널 배리어층을 통해 상기 제1 강자성층과 떨어져 있는 것을 특징으로 하는 자기 장치.
  12. 제 11 항에 있어서,
    상기 제3 전극은 상기 제1 강자성층의 불연속 에너지 준위를 제어하는 것을 특징으로 하는 자기 장치.
  13. 제 11 항에 있어서,
    상기 자기 장치는 전류 이득 함수를 가지는 것을 특징으로 하는 자기 장치.
  14. 제 1 항에 있어서,
    상기 자기 장치는 실온에서 적어도 30% MR량을 가지며, 상기 자기효과 량은 ΔR/Rs로 정의되며, 여기서 ΔR 은 상기 장치의 저항 변화량이고 Rs 는 포화 자화 장에서의 장치 저항인 것을 특징으로 하는 자기 장치.
  15. 다수의 워드 라인,
    다수의 데이터 라인,
    다수의 메모리 셀을 구비하고, 상기 메모리 셀 각 각은 상기 다수의 워드 라인 중 해당하는 하나와 결합되어 있으며 상기 다수의 데이터 라인 중 해당하는 하나와 결합되어 있고,
    상기 메모리 셀 각 각은:
    제1 및 제2 터널 배리어층,
    상기 제1 및 제2 터널 배리어층 사이에 배치되어 있고 불연속 에너지 준위를 가지는 제1 강자성층,
    상기 제1 및 제2 터널 배리어층의 하나에 인접하여 배치되어 상기 제1 및 제2 터널 배리어층 중 하나가 제1 및 제2 강자성층 사이에 있게하는 제2 강자성층, 및
    상기 제1 및 제2 터널 배리어층 중 다른 하나 및 상기 제2 강자성층과 각 각 결합하는 제1 및 제2 전극을 구비하고,
    상기 다수의 데이터 라인 각 각은 상기 다수의 메모리 셀의 해당 부분의 제1 및 제2 전극 중 하나를 상기 제1 강자성층내의 불연속 에너지 준위를 통해 흐르는 터널 전류내의 변동을 검출하는 전류 검출기와 연결하고, 상기 터널 전류내의 변동은 상기 제1 및 제2 강자성층 중 하나의 자화 방향의 변화에 기인하는 것을 특징으로 하는 집적된 메모리 장치.
  16. 제 15 항에 있어서,
    상기 제2 강자성층은 상기 제1 및 제2 전극 중 하나와 통합되는 것을 특징으로 하는 집적된 메모리 장치.
  17. 제1 및 제2 터널 배리어층,
    상기 제1 및 제2 터널 배리어층 사이에 배치되어 있고 불연속 에너지 준위를 가지는 제1 강자성층,
    상기 제1 및 제2 터널 배리어층에 각 각 인접하여 배치되어 상기 제1 및 제2 터널 배리어층이 상기 제1 강자성층 및 각 각의 제2 및 제3 강자성층 사이에 있도록 하는 제2 및 제3 강자성층,
    상기 제1 및 제2 터널 배리어층 및 상기 제2 강자성층과 결합된 다수의 전극, 및
    상기 제1 강자성층내의 불연속 에너지 준위를 통해 흐르는 터널 전류 흐름의 변동을 검출하는 전류 검출기를 구비하고, 상기 터널 전류내의 변동은 상기 제1 및 제2 강자성층 중 하나의 자화 방향의 변화에 기인하는 것을 특징으로 하는 자기 센서.
  18. 제 17 항에 있어서,
    상기 제2 강자성층이 상기 전극 쌍 중 하나와 통합되는 것을 특징으로 하는 자기 센서.
  19. 터널 배리어층 쌍,
    제1 및 제2 터널 배리어층 사이에 배치되고 불연속 에너지 준위를 가지는 제1 강자성층,
    상기 터널 배리어층 쌍 중 하나와 인접하여 배치되어 상기 터널 배리어층 쌍 중 하나가 상기 제1 강자성층 및 제2 및 제3 강자성층의 해당하는 하나 사이에 있게되는 제2 및 제3 강자성층, 및
    상기 제3 강자성층과 결합된 반강자성층을 구비하는 것을 특징으로 하는 자기 헤드.
  20. 제 19 항에 있어서,
    상기제1 강자성층내의 불연속 에너지 준위를 통해 흐르는 터널 전류 흐름내의 변동을 검출하는 전류 검출기를 더 구비하고, 상기 터널 전류내의 변동은 상기 제1, 제2 및 제3 강자성층 중 하나의 자화 방향의 변화에 기인하는 것을 특징으로하는 자기 헤드.
  21. 제 19 항에 있어서,
    상기 제2 및 제3 강자성층의 다른 하나와 결합되는 더 다른 반강자성층을 구비하는 것을 특징으로 하는 자기 헤드.
  22. 자기 디스크, 상기 자기 디스크와 정보를 교환하는 자기 헤드를 구비하고,
    제1 및 제2 터널 배리어층,
    상기 제1 및 제2 터널 배리어층 사이에 배치되고 불연속 에너지 준위를 가지는 제1 강자성층,
    상기 제1 및 제2 터널 배리어층 중 하나에 인접하게 배치되어 상기 제1 및 제2 터널 배리어층 중 하나가 제1 및 제2 강자성층 사이에 있게하는 제2 강자성층,
    상기 제1 및 제2 터널 배리어층의 다른 하나 및 상기 제2 강자성층과 각 각 결합되는 제1 및 제2 전극,
    상기 제1 강자성층내의 불연속 에너지 준위를 통해 흐르는 터널 전류내의 변동을 검출하는 전류 검출기를 구비하고, 상기 터널 전류내의 변동은 상기 제1 및 제2 강자성층 중 하나의 자화 방향의 변화에 기인하는 것을 특징으로 하는 자기 디스크 시스템.
  23. 제 22 항에 있어서,
    상기 제2 강자성층이 상기 제1 및 제2 전극 중 하나와 통합되는 것을 특징으로 하는 자기 디스크 시스템.
  24. 불연속 에너지 준위를 가지는 제1 강자성층;
    상기 제1 강자성층에 인접하여 배치 및 반대편에 배치되는 제1 및 제2 절연층; 및
    상기 제1 및 제2 절연층에 각 각 인접하여 배치되는 제1 및 제2 전극을 구비하는 것을 특징으로 하는 자기 장치.
  25. 제 24 항에 있어서,
    제2 강자성층이 상기 제2 전극 및 제2 절연층 사이에 배치되는 것을 특징으로 하는 자기 장치.
  26. 제 25 항에 있어서,
    상기 제1 및 제2 강자성층 각 각은 회전 방향을 가지며, 이 회전 방향은 서로 충분히 수직인 것을 특징으로 하는 자기 장치.
  27. 제 24 항에 있어서,
    상기 제1 및 제2 강자성층 중 하나의 자화 방향은 고정되어 있고 상기 제1 및 제2 강자성층의 다른 하나의 자화 방향은 회전가능한 것을 특징으로 하는 자기 장치.
  28. 제 24 항에 있어서,
    상기 제1 강자성층에 결합한 제3 전극을 더 구비하여 상기 제1 강자성층의 불연속 에너지 준위를 제어하는 것을 특징으로 하는 자기 장치.
  29. 제 24 항에 있어서,
    상기 제1 강자성층은 약한 자기 물질로 형성되는 것을 특징으로 하는 자기 장치.
  30. 제 29 항에 있어서,
    상기 약한 자기 물질은 Ni-Fe 합금, 반-금속 물질, 산화 페로브스키트 반-금속, 및 아몰퍼스 합금의 그룹에서 선택되는 것을 특징으로 하는 자기 장치.
  31. 제 24 항에 있어서,
    상기 제1 절연층 및 제1 전극 그리고 상기 제2 절연층 및 제2 전극사이에 각 각 배치되는 제2 및 제3 강자성층을 더 구비하고, 상기 제1 및 제2 전극 중 적어도 하나에는 상기 제2 및 제3 강자성층 중 해당하는 하나에 인접하는 반강자성층이 포함되어 있는 것을 특징으로 하는 자기 장치.
KR1019990005511A 1998-02-20 1999-02-19 스핀 의존 전도 소자 KR100320008B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP03934498A JP3520192B2 (ja) 1998-02-20 1998-02-20 磁気素子とそれを用いた磁気部品および電子部品
JP03934398A JP3556457B2 (ja) 1998-02-20 1998-02-20 スピン依存伝導素子とそれを用いた電子部品および磁気部品
JP10-039344 1998-02-20
JP10-039343 1998-02-20

Publications (2)

Publication Number Publication Date
KR19990072763A true KR19990072763A (ko) 1999-09-27
KR100320008B1 KR100320008B1 (ko) 2002-01-10

Family

ID=26378701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005511A KR100320008B1 (ko) 1998-02-20 1999-02-19 스핀 의존 전도 소자

Country Status (2)

Country Link
US (1) US6069820A (ko)
KR (1) KR100320008B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737030B1 (ko) * 2003-03-31 2007-07-09 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 의존 전달 특성을 갖는 터널 트랜지스터 및 그것을이용한 불휘발성 메모리
CN111640865A (zh) * 2020-06-10 2020-09-08 中国科学技术大学 一种适用于神经形态计算的人工突触器件

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853905B2 (ja) * 1997-03-18 2006-12-06 株式会社東芝 量子効果装置とｂｌトンネル素子を用いた装置
US6777248B1 (en) * 1997-11-10 2004-08-17 Hitachi, Ltd. Dielectric element and manufacturing method therefor
US6365286B1 (en) * 1998-09-11 2002-04-02 Kabushiki Kaisha Toshiba Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system
US6215695B1 (en) * 1998-12-08 2001-04-10 Canon Kabushiki Kaisha Magnetoresistance element and magnetic memory device employing the same
KR100722334B1 (ko) * 1999-03-01 2007-05-28 후지쯔 가부시끼가이샤 자기 센서 및 강자성 터널 접합 소자
US6381171B1 (en) * 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
US6219274B1 (en) * 1999-06-08 2001-04-17 Tdk Corporation Ferromagnetic tunnel magnetoresistance effect element and method of producing the same
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6473336B2 (en) 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6272036B1 (en) * 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
JP2001217483A (ja) 2000-02-04 2001-08-10 Alps Electric Co Ltd トンネル型磁気抵抗効果型素子及びその製造方法
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
TW561607B (en) * 2000-04-04 2003-11-11 Nec Tokin Corp Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing said semiconductor device
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US6249453B1 (en) * 2000-04-18 2001-06-19 The University Of Chicago Voltage controlled spintronic devices for logic applications
JP3604617B2 (ja) * 2000-06-12 2004-12-22 富士通株式会社 磁気検出素子
US6452240B1 (en) * 2000-10-30 2002-09-17 International Business Machines Corporation Increased damping of magnetization in magnetic materials
US6587370B2 (en) * 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
JP2002150553A (ja) * 2000-11-09 2002-05-24 Fuji Electric Co Ltd 磁気記録媒体およびその製造方法
US6771473B2 (en) * 2001-01-22 2004-08-03 Matsushita Electric Industrial Co., Ltd. Magnetoresistive element and method for producing the same
JP2004022614A (ja) * 2002-06-13 2004-01-22 Alps Electric Co Ltd 磁気検出素子及びその製造方法
EP1382046B1 (de) * 2001-02-23 2011-11-02 International Business Machines Corporation Verbindungen mit riesenmagnetwiderstand und spinpolarisiertem tunneln, ihre herstellung und verwendung
US6657888B1 (en) 2001-05-11 2003-12-02 Board Of Regents Of The University Of Nebraska Application of high spin polarization materials in two terminal non-volatile bistable memory devices
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
DE10123820C2 (de) * 2001-05-16 2003-06-18 Infineon Technologies Ag Verfahren zur Herstellung eines TMR-Schichtsystems mit Diodencharakteristik und MRAM-Speicheranordnung
WO2003017282A1 (fr) * 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6473337B1 (en) * 2001-10-24 2002-10-29 Hewlett-Packard Company Memory device having memory cells with magnetic tunnel junction and tunnel junction in series
KR100469750B1 (ko) * 2002-02-23 2005-02-02 학교법인 성균관대학 다층산화물 인공격자를 갖는 소자
DE10209508B4 (de) * 2002-03-05 2009-01-15 Forschungszentrum Jülich GmbH Verfahren zur Speicherung von Daten in einem MRAM-Datenspeicher
US6593608B1 (en) * 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
US7161771B2 (en) * 2002-04-02 2007-01-09 Hitachi Global Storage Technologies Netherlands B.V. Dual spin valve sensor with a longitudinal bias stack
US6822838B2 (en) * 2002-04-02 2004-11-23 International Business Machines Corporation Dual magnetic tunnel junction sensor with a longitudinal bias stack
US6870717B2 (en) * 2002-05-16 2005-03-22 Hitachi Global Storage Technologies Netherlands B.V. Semiconductor slider with an integral spin valve transistor structure and method for making same without a bonding step
AU2003220258A1 (en) * 2002-06-05 2003-12-22 Seagate Technology, Llc. MAGNETIC READ USING (FePt)100-XCuX AS PERMANENT MAGNET MATERIAL
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
JP4477305B2 (ja) * 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP4146202B2 (ja) * 2002-09-24 2008-09-10 株式会社東芝 スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
KR100493161B1 (ko) * 2002-11-07 2005-06-02 삼성전자주식회사 Ｍｒａｍ과 그 제조 및 구동방법
FR2848727B1 (fr) * 2002-12-13 2005-02-18 Thales Sa Transistor a vanne de spin a haut rendement
KR100511077B1 (ko) * 2003-03-14 2005-08-30 한국과학기술연구원 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법
US7230804B2 (en) * 2003-05-02 2007-06-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing a magnetic tunnel transistor with a self-pinned emitter
US7916435B1 (en) 2003-05-02 2011-03-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor having a base structure that provides polarization of unpolarized electrons from an emitter based upon a magnetic orientation of a free layer and a self-pinned layer
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
JP2005086112A (ja) * 2003-09-10 2005-03-31 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、ヘッドサスペンションアッセンブリ、および磁気再生装置
US7236335B2 (en) * 2003-09-30 2007-06-26 Tdk Corporation Magnetoresistive head
US7423851B2 (en) * 2003-09-30 2008-09-09 Tdk Corporation Magneto-resistive element and device being provided with magneto-resistive element having magnetic nano-contact
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7268986B2 (en) * 2004-03-31 2007-09-11 Hitachi Global Storage Technologies Netherlands B.V. Double tunnel junction using self-pinned center ferromagnet
WO2006003639A1 (en) * 2004-07-01 2006-01-12 The Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin Magnetoresistance device
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7071010B1 (en) 2005-05-10 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Methods of making a three terminal magnetic sensor having a collector region electrically isolated from a carrier substrate body
US7719069B2 (en) * 2005-05-10 2010-05-18 Hitachi Global Storage Technologies Netherlands B.V. Three terminal magnetic sensor having a collector region electrically isolated from a carrier substrate body
US7453084B2 (en) * 2005-05-24 2008-11-18 Seagate Technology Llc Spin transistor with ultra-low energy base-collector barrier
US7626236B2 (en) * 2005-06-28 2009-12-01 Purdue Research Foundation Transistor including paramagnetic impurities and having anti-parallel ferromagnetic contacts
US20070064351A1 (en) * 2005-09-13 2007-03-22 Wang Shan X Spin filter junction and method of fabricating the same
WO2007038971A1 (en) * 2005-09-20 2007-04-12 Freescale Semiconductor, Inc. Spin-dependent tunnelling cell and method of formation thereof
JP2007150183A (ja) * 2005-11-30 2007-06-14 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、および前記磁気抵抗効果素子の製造方法
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
EP1830410A1 (en) * 2006-02-24 2007-09-05 Hitachi, Ltd. Single-charge tunnelling device
US7502206B2 (en) * 2006-07-24 2009-03-10 Hitachi Global Storage Technologies Netherlands B.V. Multiple extraordinary magnetoresistive (EMR) sensor utilizing both current leads
JP2008311373A (ja) * 2007-06-13 2008-12-25 Toshiba Corp 磁性多層膜通電素子
KR100938254B1 (ko) * 2007-12-13 2010-01-22 한국과학기술연구원 에피택셜 성장 강자성체-반도체 접합을 이용한 스핀트랜지스터
US7821808B2 (en) * 2009-01-30 2010-10-26 Seagate Technology Llc Multilayer ferroelectric data storage system with regenerative read
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
WO2020090914A1 (ja) 2018-10-30 2020-05-07 田中貴金属工業株式会社 面内磁化膜、面内磁化膜多層構造、ハードバイアス層、磁気抵抗効果素子、およびスパッタリングターゲット

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737030B1 (ko) * 2003-03-31 2007-07-09 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 의존 전달 특성을 갖는 터널 트랜지스터 및 그것을이용한 불휘발성 메모리
CN111640865A (zh) * 2020-06-10 2020-09-08 中国科学技术大学 一种适用于神经形态计算的人工突触器件
CN111640865B (zh) * 2020-06-10 2023-06-20 中国科学技术大学 一种适用于神经形态计算的人工突触器件

Also Published As

Publication number Publication date
US6069820A (en) 2000-05-30
KR100320008B1 (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
KR100320008B1 (ko) 스핀 의존 전도 소자
KR100344030B1 (ko) 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및 자기 저장 시스템.
JP3565268B2 (ja) 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4371781B2 (ja) 磁気セル及び磁気メモリ
EP0877398B1 (en) Magnetic element and magnetic head and magnetic memory device using thereof
KR100401777B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
US6917088B2 (en) Magneto-resistive devices
US6538297B2 (en) Magneto-resistive device and magneto-resistive effect type storage device
US20080026253A1 (en) Cpp type giant magneto-resistance element and magnetic sensor
US7005691B2 (en) Magnetoresistance element and magnetoresistance storage element and magnetic memory
US20090034131A1 (en) Magnetic reading head and magnetic recording apparatus
JP2001237472A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
JP4076197B2 (ja) 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置
JP2002237628A (ja) トンネル磁気抵抗効果素子およびその製造方法ならびにトンネル磁気抵抗効果型ヘッドおよびその製造方法
JPH11134620A (ja) 強磁性トンネル接合素子センサ及びその製造方法
JP3593472B2 (ja) 磁気素子とそれを用いた磁気メモリおよび磁気センサ
JP3697369B2 (ja) 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP3556457B2 (ja) スピン依存伝導素子とそれを用いた電子部品および磁気部品
JP3691898B2 (ja) 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子
JP3977576B2 (ja) 磁気メモリ装置
US6504197B2 (en) Magnetic memory element and magnetic memory using the same
JP4469570B2 (ja) 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
JP3547974B2 (ja) 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置
JP3520192B2 (ja) 磁気素子とそれを用いた磁気部品および電子部品
US8049998B2 (en) Magnetoresistance effect device and method for manufacturing same, magnetic memory, magnetic head, and magnetic recording apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee