KR100469750B1 - 다층산화물 인공격자를 갖는 소자 - Google Patents

다층산화물 인공격자를 갖는 소자 Download PDF

Info

Publication number
KR100469750B1
KR100469750B1 KR10-2002-0009767A KR20020009767A KR100469750B1 KR 100469750 B1 KR100469750 B1 KR 100469750B1 KR 20020009767 A KR20020009767 A KR 20020009767A KR 100469750 B1 KR100469750 B1 KR 100469750B1
Authority
KR
South Korea
Prior art keywords
sto
bto
lattice
thin film
artificial lattice
Prior art date
Application number
KR10-2002-0009767A
Other languages
English (en)
Other versions
KR20030070295A (ko
Inventor
이재찬
김주호
김이준
김용성
Original Assignee
학교법인 성균관대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 성균관대학 filed Critical 학교법인 성균관대학
Priority to KR10-2002-0009767A priority Critical patent/KR100469750B1/ko
Priority to US10/135,764 priority patent/US6747357B2/en
Priority to DE10219651A priority patent/DE10219651A1/de
Priority to JP2002137049A priority patent/JP3620838B2/ja
Publication of KR20030070295A publication Critical patent/KR20030070295A/ko
Application granted granted Critical
Publication of KR100469750B1 publication Critical patent/KR100469750B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

다층산화물 인공격자를 갖는 소자에 대해 개시한다. 본 발명은 기판과, 상기 기판 상에 도포되어 선택적으로 패터닝되는 유전체박막과, 상기 유전체박막 상에 적층 및 패터닝된 상부전극으로 이루어진 소자 혹은 기판과, 상기 기판 상에 적층되며 선택적으로 패터닝되는 하부전극과, 상기 하부전극 상부에 도포되어 선택적으로 패터닝되는 유전체박막과, 상기 유전체박막 상에 적층 및 패터닝된 상부전극으로 이루어진 소자에 적용되는데, 상기 유전체박막은 단위격자두께(∼0.4 ㎚)로 증착을 수행하는데, 서로 다른 유전상수를 갖는 적어도 2개 이상의 유전체물질을 단위격자두께(∼0.4 ㎚) 내지 20 ㎚ 범위 내에서 적어도 1회 이상 반복 적층하거나 응용 소자에 맞게끔 특정 배열로 적층하여서 이루어진 동일 방위성을 갖는 하나의 인공격자를 형성한 것을 특징으로 한다. 본 발명에 따르면, 단위격자두께의 유전체 계면에서의 응력을 이용하여 유전율 및 가변성을 향상시킴으로써 고속스위칭 반도체 소자, 고주파 응답 통신소자 등에 이용할 수 있다. 또한, 고유전율에 의한 콤팩트화 및 저전압 구동이 가능하다.

Description

다층산화물 인공격자를 갖는 소자{Dielectric Devices using multi layer oxide artificial superlattice}
본 발명은 다층산화물 인공격자를 갖는 소자에 관한 것으로, 특히 고주파 가변 전압 소자 등의 가변성 및 메모리 등의 유전율을 높이기 위해 특정배열을 갖는 원자단위층을 적층한 인공격자를 형성시킨 다층산화물 인공격자를 갖는 소자에 관한 것이다.
최근의 반도체 기술은 20세기 후반기의 대표적 기술로 과학기술의 급격한 발전의 상징적 의미로 여겨질 정도로 빠르게 발전해 왔다. 이러한 반도체 소자는 CPU와 Memory를 중심으로 고속화 및 대용량화가 빠른 속도로 이루어져 왔다. 반도체 메모리는 1 기가바이트(GB) 이상의 고밀도화가 이루어지고 있으며, 수 나노초(nano second) 정도의 빠른 데이터 입출력이 가능한 고속(high speed) DRAM이 등장하였다(Hitachi, Ltd., (TSE:6501) and Elpida Memory, Inc., Japan, september, 26, 2001./강태원, 물리학과 첨단세계 9 (7/8), 33 (2000).). 이러한 고속화와 대용량화는 현재와 같이 대용량의 정보가 교환되는 정보통신사회에서 요구되는 중요한 기술에 상응하여 새로운 반도체 공정 및 재료 등에 관한 연구가 진행되어 왔으며, 그 연구대상이 바로 금속산화물이다. 이 금속산화물은 다양한 결정구조로 인해 다양한 물리적 성질을 가지고 있어서 기존의 반도체 재료 및 절연체 재료에서 얻을 수 없는 매우 다양한 기능을 제공한다. 즉 고유전율을 통한 고집적 메모리, 비휘발성 메모리, 이동통신 부품 응용을 위한 고주파 유전체, 고온초전도체, 자기저항 효과를 이용한 센서, 전도성을 이용한 반도체/전자 소자의 전극 등 기존에 산화물이 절연체라는 기존의 개념을 넘어서 매우 광범위하게 응용되어 이를 최근에는 산화물 전자공학이라고 불리울 정도이다(P. A. Cox, Transition Metal Oxides (Clarendon, Oxford, 1992)).
이와 같은 다양한 성질중 고유전율을 갖는 산화물 재료의 개발은 고집적화의 핵심이라 할 수 있으며 이에 대한 연구 의욕은 어느때 보다 높다. 앞으로의 캐패시터에서는 유효등가두께가 1 ㎚ 급 이하의 차세대 재료가 요구되고 있으며 gate size 70 ㎚급 CMOS의 게이트 절연막 역시 1 ㎚ 이하가 요구되고 있다. 산화물 유전체중 강유전체 산화물은 여타의 유전체에 비해 매우 높은 유전율을 갖고있어 DRAM의 기가급 이상의 고밀도화를 실현하기 위한 가장 유력한 재료로 등장하여 국내외적으로 매우 활발히 연구되고 있다(R. A. Mckee et al., phys. Rev. Lett. 81, 3014 (1998)./D. E. kotech, Integr. Ferroelectrics, 16, 1 (1997).). 또한 반도체의 기본구조인 CMOS의 고밀도 및 고속화를 위해 CMOS의 게이트 절연막의 두께는 2 ㎚ 이하가 필요하게 되나 절연막의 두께가 매우 얇아짐에 따라 전자의 터널링등 양자효과가 발생되는 문제점이 있다. 이러한 문제점의 극복을 위해 유전율이 높은강유전체물질을 게이트 절연막으로 사용하려는 노력이 최근에 대단히 활발하게 이루어지고 있다. 고유전율 산화물중 가장 주목을 받는 재료는 페로브스카이트 구조를 갖는 산화물로서 페로브스카이트 산화물 재료는 다양한 물리적 성질을 갖고 있어 즉 고유전율, 강유전체 성질, 압전 성질, 전기광학 설질 등을 갖고 있어 비휘발성 반도체 메모리, 압전 소자, 광통신 소자, 초전도소자 등에 다양하게 이용되어 왔으며 소자 실현을 위한 연구가 광범위하게 진행되어왔다(M. Hong. et al. Science, 1897 (1999).). 페로브스카이트 산화물은 ABO3구조로 비교적 간단한 구조로 많은 경우 cubic 구조를 갖고 있어 물리적 성질의 이해가 비교적 용이하며 다양하게 이용되어 왔다. 대표적인 물질로는 BaTiO3, SrTiO3, (Ba,Sr)TiO3, (Pb,Zr)TiO3등이 있다. 그러나 강유전체를 사용하는 다양한 전자 혹은 광학소자는 자연계에 존재하는 위와 같은 물질을 채용하여 이루어져 왔다. 따라서 강유전체의 기본적인 한계인 임계현상을 극복하지 못하여 즉 소자의 고집적화, 고밀도화와 이에 따른 소재의 나노 스케일화에 한계에 부딪혀 고기능의 나노소자로의 접근 및 실현이 불가능하게 보였다. 이를 위해 기존의 물질로 접근하는 방법 이외에 유전체 인공물질을 통한 실현가능한 새로운 접근이 필요하다(K. Ueda, H. Tabata and T. Kawai, Science 280, 1064 (1998).). 산화물 인공격자의 제조는 최근에 연구되기 시작하여 이를 통해 자연계에서 얻을 수 없는 새로운 초전도 물질을 얻거나 강자성 스핀 정렬을 얻는 등 나노스케일의 박막성장기술과 재료설계로 새로운 개념의 신물질로서 등장하였다(H. Tabata and Tanaka and T. Kawai, Appl. Phys. Lett. 65, 1970(1994)./E. D. Specht et al., Phys. Rev. Lett. 80, 4317 (1998).).
한편, 최근의 통신소자, 예를 들어 이상기(Phase shifter), 튜너블 필터(Tunable filter), 스티어러블 안테나(Steerable antenna) 등과 같은 고주파 가변 전압 소자는 높은 가변성(tunability)이 요구되는데, 기존 가변 전압 소자의 경우에, 금속전극의 사이에 형성되는 절연체 박막으로서 (Ba,Sr)TiO3박막을 이용하여 금속-절연체-금속(metal-insulator-metal) 구조를 형성한 후, 상기 금속전극에 인가된 1 MV/cm의 전기장에서 74 ％의 가변성 정도를 얻을 수 있었다(“Composition-control of magnetron-sputter-deposited (BaxSr1-x)Ti1+yO3+z thin films for voltage tunable device”, J. Im et al. Appl. Phys. Lett. 76. 625). 또한, 금속전극의 사이에 형성되는 절연체 박막으로서 SrTiO3박막을 이용하여 금속-절연체-금속 구조를 형성한 후, 상기 금속전극에 인가된 0.3 MV/cm의 전기장에서 55 ％의 가변성만을 얻을 수 있었다(“Effects of strain on the dielectric properties of tunable dielectric SrTiO3 thin films”, S. Hyun and K. Char, Appl. Phys. Lett. 79, 254)
따라서 본 발명의 목적은, 인공 물질의 성장을 통해 위에서 언급한 자연계에 존재하는 물질의 한계를 극복하기 위해 원자단위두께의 산화물 인공격자의 적층공정을 진행하여 유전체 임계크기를 나노스케일화시켜 자연계에 존재하지 않은 나노스케일 유전체(준안정상이 될 수 있음)을 제조함으로써, 이에 따라 발생할 수 있는 유전체의 고유특성인 고유전율 특성을 테라급 이상의 반도체 메모리의 고유전율 캐패시터 혹은 게이트 절연막을 갖는 소자 등에 적용하는데 있다.
이를 실현하기 위해, 본 발명은 고주파 가변 전압 소자나 DRAM에 사용되는 산화물 박막을 인위적으로 BaTiO3와 SrTiO3등과 같은 유전체물질을 주기적으로 적층 성장시킨 인공격자로 대체하여, 고주파 가변 전압 소자나 DRAM의 크기를 컴팩트하게 제조할 수 있으며, 빠른 속도, 고주파 요구에 부응할 수 있도록 높은 가변성과 고유전율을 갖는 다층산화물 인공격자를 갖는 소자를 제공하는데 있다. 이는 인위적으로 BTO와 STO가 적층 성장되어 원자단위두께층의 인공격자를 형성할 경우 BTO와 STO의 계면에 가해지는 응력에 의해 높은 전압 가변성(voltage tunability = (Cmax-Cmin)/Cmin)과 고 유전상수를 나타내며, 박막의 두께가 감소하더라도 이들을 유지하는 산화물 인공격자의 특성을 이용한 고주파 가변 전압 소자(Microwave Votage Tunable Device)와 DRAM의 커패시터에 응용하기 위함이다.
상기한 본 발명의 목적을 달성하기 위한 본 발명은 기판과, 상기 기판 상에 도포되어 선택적으로 패터닝되는 유전체박막과, 상기 유전체박막 상에 적층 및 패터닝된 상부전극으로 이루어진 소자 혹은 기판과, 상기 기판 상에 적층되며 선택적으로 패터닝되는 하부전극과, 상기 하부전극 상부에 도포되어 선택적으로 패터닝되는 유전체박막과, 상기 유전체박막 상에 적층 및 패터닝된 상부전극으로 이루어진소자에 적용되는데, 상기 유전체박막은 단위격자두께(∼0.4 ㎚)로 증착을 수행하는데, 서로 다른 유전상수를 갖는 적어도 2개 이상의 유전체물질을 단위 격자의 두께 (∼0.4 ㎚) 내지 20 ㎚ 범위내에서 적어도 1회 이상 반복 적층하거나 응용 소자에 맞게끔 특정배열로 적층되어서 이루어진 동일 방위성을 갖는 하나의 인공격자를 형성한 것을 특징으로 한다.
이 때, 상기 유전체물질은 페로브스카이트, 텅스텐 브론즈, 파이로크로어 구조를 포함하는 원자단위층을 주기적으로 적층시킬 수 있는 유전체물질이면 모두 가능하다. 구체적으로 상기 유전체물질은 페로브스카이트 구조를 갖는 BaTiO3, SrTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, CaTiO3에서 선택된 어느 하나인 것이 바람직하며, 상기 유전체물질은 페로브스카이트 구조를 갖는 BaTiO3와 SrTiO3인 것이 더욱 바람직하다. 이 때, 상기 BaTiO3는 1.01≤c/a≤1.05 범위내에서 c-축으로 격자가 변형되고, SrTiO3는 0.98≤c/a≤1.0 범위내에서 a-축으로 격자가 변형되는 것이 좋다.
또한, 상기 기판과 유전체박막은 동일한 방위성을 갖는 결정 구조를 하며, 상기 인공격자는 DRAM의 커패시터로 이용되거나, 전압에 따라 유전율이 변화하는 마이크로웨이브 튜너블 디바이스의 커패시터로 이용될 수 있다.
한편, 본 발명의 목적을 달성하기 위한 본 발명의 다층산화물 인공격자를 갖는 소자의 제조방법에 있어서, 상기 유전체박막은 단위격자두께(∼0.4 ㎚)로 증착을 수행하는데, 서로 다른 유전상수를 갖는 적어도 2개 이상의 유전체물질을 페로브스카이트 단위격자층 두께, 격자정합, 또는 부분정합이 유지되는 임계두께 반복주기 범위 내에서 설정되어 적어도 1회 이상 반복 적층하거나 응용 소자에 맞게끔 특정 배열로 적층하여서 이루어진 동일 방위성을 갖는 하나의 인공격자를 형성한 것을 특징으로 한다.
이 때, 상기 유전체물질의 반복주기는 0.8 ㎚ 내지 20 ㎚ 범위내에서 설정되는 것이 바람직하며, 상기 유전체박막의 제조공정은, 펄스레이저증착법, 분자빔 에피택시법, 화학기상증착법, 물리기상증착법에서 선택된 어느 하나의 방법으로 이루어질 수 있다. 구체적으로 상기 펄스레이저증착법을 이용한 유전체박막의 제조공정은, 분당 10 ℃ 상승시켜 증착시의 증착온도를 600 ℃ 내지 700 ℃ 범위내에서 설정하고, 산소 분압은 1 mTorr 내지 300 mTorr 범위내에서 설정된 값으로 유지하여 공정분위기를 조성하는 단계; 8rpm 내지 12rpm 범위내에서 설정된 회전속도로 기판을 회전시키는 단계; 레이져 소스로 KrF가스를 사용하여 248 ㎚의 파장길이를 갖고 30㎱의 펄스를 갖는 레이져에 대해 8 ㎜ ×2 ㎜의 크기를 갖도록 포커싱하며, 상기 레이저의 파워강도를 2 J/cm2로 설정하여 순도 99.9 ％의 BaTiO3와 SrTiO3타겟을 기판에 입사시키는 단계; BaTiO3층은 9 (pulse/1 단위 격자) 내지 13 (pulse/1 단위 격자) 범위내에서 설정하며, SrTiO3층은 증착 속도를 각각 11 (pulse/1 단위 격자) 내지 15 (pulse/1 단위 격자) 범위내에서 설정하여 레이저를 초당 1 pulse로 타겟에 입사시켜 증착공정을 진행하는 단계; 및 BaTiO3와 SrTiO3에 의해 인공격자가 소정폭으로 형성되면, 챔버 내의 산소 분압은 400 Torr를 유지하면서 챔버 내에서 분당 8 ℃ 내지 12 ℃ 범위내에서 정해진 속도로 온도를 상온까지 하강시키는 단계로 이루어진다.
도 1은 본 발명의 다층산화물 인공격자를 형성하기 위해 사용한 PLD장비를 개략적으로 나타낸 도면,
도 2a 내지 도 2d는 본 발명의 일실시예에 따라 인공격자 형성을 위한 제조공정을 단계별로 나타낸 단면도,
도 3은 다수의 적층에 의해 인공격자가 형성된 소자의 단면도,
도 4는 (Ba,Sr)TiO3의 격자구조,
도 5는 본 발명에 의한 BaTiO3/SrTiO3인공격자의 구조,
도 6은 LSCO/MgO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 XRD 패턴결과를 나타낸 그래프,
도 7은 SrTiO3(100) 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 XRD 패턴결과를 나타낸 그래프,
도 8은 BTO/STO 인공격자의 증착두께 변화에 따른 out-of-plane(c-axis) 방향의 격자상수를 나타낸 그래프,
도 9는 BTO/STO 인공격자의 증착두께 변화에 따른 in-plane(a-축) 방향의 격자상수를 나타낸 그래프,
도 10은 LSCO/MgO 단결정 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 격자 뒤틀림(c/a ratio)을 나타낸 그래프,
도 11 내지 도 13은 BTO/STO 인공격자의 주기간격별 HRTEM 이미지,
도 14는 BTO/STO 인공격자의 10 ㎚ 주기에 대한 AES 분석결과를 나타낸 그래프,
도 15는 LSCO/MgO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 대한 C-V 특성을 나타낸 그래프,
도 16은 LSCO/MgO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 대한 유전율과 유전손실 결과를 나타낸 그래프,
도 17은 BTO/STO 인공격자 증착두께 변화에 따른 가변성(tunability)과의 관계를 나타낸 그래프,
도 18은 BTO/STO 인공격자, BTO, STO, BSTO 물질과의 C-V 특성을 비교한 그래프,
도 19는 BTO/STO 인공격자, BTO, STO와 BSTO 물질과 가변성(tunability) 특성을 비교한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 엑시머 레이저 2 : 감쇠기
3 : 포커싱렌즈 4 : 타겟 기판
5 : 히터 10 : MgO 기판
11 : 하부전극 12 : STO
13 : BTO 14 : 상부전극
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도 1은 본 발명의 다층산화물 인공격자를 형성하기 위해 사용한 PLD장비를 개략적으로 나타낸 도면이다. 도 1을 참조하면, 참조번호 1은 엑시머 레이저, 2는 감쇠기, 3은 포커싱렌즈, 4는 하부전극을 형성시킨 타겟 기판, 5는 히터를 각각 나타낸다. 레이져 소스(source)로는 KrF가스를 사용하여 248 ㎚의 파장길이를 갖고 30㎱의 펄스를 발생시키는 람다 피직스(Lambda Physics)사의 COMPEX 205 엑시머 레이져(1)를 사용하였다. 타겟으로는 순도 99.9 ％의 BaTiO3와 SrTiO3타겟을 사용하였다. 상기 감쇠기(2)는 레이져 에너지를 조절하기 위하여 실리카 글래스(silica glass)를 이용하였다. 이후, 진공 챔버에 입사된 레이져에 대해 타겟 기판에서 8 ㎜ ×2 ㎜의 크기를 갖도록 한 포커싱렌즈(3)를 조절하며, 레이저의 파워강도(power density)는 2 J/cm2로 설정하였다.
여기서, 펄스 레이저 증착(Pulsed laser deposition ; 이하, PLD라 함) 방법에 대해 간단히 살펴보자. 이 PLD 방법은 레이져에서 나오는 펄스를 광학렌즈로 집적(focusing)함으로써 상당히 큰 단위 면적 당의 에너지를 얻을 수 있음을 활용한일종의 열플라즈마(thermal plasma) 증착법이다. 진공 챔버(vacuum chamber)내로 입사된 집적된 레이져 펄스가 화학조성이 맞는 타겟에 가해지면 타겟을 이루는 물질이 레이져 빛을 흡수하여 순간적인 열적증발(thermal evaporation)이 이루어져 발생되는 플라즈마를 이용하여 박막을 증착하는 것이다. 발생되는 레이져의 펄스는 일반적으로 수십 나노초(㎱) 이내로 매우 짧은 시간의 펄스를 갖는다. 한 펄스 동안 타겟이 가열되고 냉각하는 열 순환을 거치게 되는데 이 열 순환 동안 타겟을 이루는 각 원소들이 증발함으로써 박막의 증착이 가능한 것이다. 펄스 레이져 증착법은 진공증착시 사용되는 가스가 반응성이냐 불활성이냐에 관계없이 막 증착이 가능하며 짧은 시간내에 많은 원자의 생성이 가능하다는 장점이 있다. 또한 타겟이 여러 가지 조성을 갖더라도 타겟의 조성과 같은 박막의 증착이 가능하고 녹는점이 높은 물질인 경우에도 물질 자체가 레이져를 강하게 흡수하면 증착이 가능하며 증착시 이온을 가해준다거나 물질을 가열하는 히터, 플라즈마 생성시 방전을 위한 장치 등이 없으므로 고압에서도 박막의 증착이 가능하다는 장점이 있다. 반면 증착시 타겟에서 다소 큰 입자가 발생하여 박막의 표면이 다소 거칠어질 수 있고, 증착시 균일도가 떨어져 균일한 증착면적이 다소 적은 단점이 있다. 박막의 증착시 영향을 미치는 인자들로는 기판의 온도, 레이져의 파워, 레이져의 파장, 레이져의 펄스 주기, 가스 분압 및 기판과 타겟과의 거리 등이 있다. 본 실시예에서는 펄스레이저증착법을 이용하여 유전체물질의 증착이 이루어지지만, 분자빔 에피택시법, 화학기상증착법, 물리기상증착법에서 선택된 어느의 방법을 이용할 수 있음은 주지의 사실이다.
도 2a 내지 도 2d는 본 발명의 인공격자 형성을 위한 제조공정을 단계별로 나타낸 단면도이다. 도 2a에 도시된 바와 같이, MgO 기판(10)을 아세톤, 메탄올, TCE로 각각 5분 동안 초음파 세척을 한 후에 질소로 말려 은(silver paster)으로 히터에 부착시켜 건조시킨 후, 펄스 레이져 증착법(PLD-248 ㎚ KrF excimer laser)을 이용하여 MgO(100), SrTiO3(100) 단결정 기판 위에 하부 전극(11) La(Sr,Co)O3(LSCO)을 형성한다. 이후, 도 2b 및 도 2c에 도시된 바와 같이 입사된 레이져를 회전하는 타겟에 가하여 박막의 증착이 이루어지는데, 두 개의 타겟을 동시에 장착하여 각각에서 임의의 두께(T1, T2)를 갖는 BTO층(12)과 STO층(13)을 증착한다. 이 때, 회전하는 타겟의 속도는 10rpm이다. 또한, 증착시의 증착온도는 650 ℃로 하고 분당 10 ℃ 상승시켰으며, 산소 분압은 100 mTorr을 유지한다. BTO 층과 STO 층의 증착 속도는 각각 11 pulse/1 단위 격자와 13 pulse/1 단위 격자이며 레이저는 초당 1 pulse로 타겟에 입사된다.
본 발명에서 실험의 일관성을 위해 BTO/STO 인공격자의 주기는 BTO1단위 격자/STO1단위 격자(BTO1/STO1, 1 단위 격자 ≒ 0.4 ㎚), BTO2/STO2, BTO5/STO5, BTO12/STO12, BTO25/STO25, BTO63/STO63까지 변화를 주었으며 전체 두께(T1＋T2)는 100 ㎚로 고정하였다. 즉, BTO1/STO1은 대략 0.4 ㎚ 두께로 BTO와 STO를 반복 증착한다. 여기에서 주기라 함은 BTO와 STO의 단위 격자를 더한 값으로써 자연계에는 존재하지 않는 새로운 인공격자의 격자 상수를 의미한다. 이 경우에 상기한 100 ㎚의 두께로 증착한다면 BTO와 STO를 각각 125회씩 각각 증착하게 된다. 이에 따라 250개의 층이 형성되게 된다. 그러므로 BTO125/STO125의 경우에는 두 개의 BTO층과 STO층이 형성되게 되며, 그 각각의 층은 125번 증착을 수행한 결과물이다.
이후, BTO와 STO 인공격자의 증착 후 증착 챔버 내에서 분당 10 ℃의 속도로 온도를 상온까지 내렸으며 이 때의 챔버 내의 산소 분압은 400 Torr를 유지하였다.
여기서, 인공격자의 증착두께 및 전체 두께를 실시예에 한정하는 것은 아니다. 한편, 도 2d에 도시된 바와같이 절연체 박막 상에 상부 전극(14)인 백금(Platium) 박막을 형성하여 금속-절연체-금속 구조의 소자를 제작한다.
도 3은 다수의 적층에 의해 인공격자가 형성된 소자의 단면도이다. 도 3을 참조하면, MgO 기판(10)상에 하부 전극(11), 적어도 2회이상을 반복하여 증착한 BTO와 STO(12', 13'), 상부 전극(14)을 연속적으로 증착하고 있음을 알 수 있다. 이 때, 본 발명의 특징부로서 상기 BTO와 STO(12', 13')는 BTO(12')와 STO(13')를 주기적으로 반복하여 적층시켜 완성한 하나의 인공격자(I)를 형성시키고 있음을 알 수 있다. 상기 유전체물질은 페로브스카이트 구조를 갖는 BaTiO3, SrTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, CaTiO3에서 선택된 어느 하나이며, 페로브스카이트 구조 이외의 다른 구조를 갖는 유전체를 사용할 수도 있다. 즉, 텅스텐 브론즈, 파이로크로어 구조를 포함하는 여러 형태의 원자의 주기를 규칙적으로 쌓을 수 있는 구조이면 모두 가능하다. 또한, 주기적인 적층에 의한 반복주기(P)가 형성되게 된다.
본 실시예에서는 서로 다른 유전상수를 갖는 BTO와 STO를 이용하여 반복 적층하고 있으나, 하나의 유전체 즉, BTO와 STO중에서 선택된 어느 하나의 유전체를 이용하여 동일하게 적층시킴으로써 본 발명이 이루고자 하는 고유전율 및 가변성을 얻을 수 있다. 또한, 다른 유전체를 다양하게 조합시킨 인공격자를 형성시켜 각종 반도체 및 통신 소자 등에 적용시킬 수 있다.
상기한 과정에 의해 형성된 인공격자를 기존 (Ba,Sr)TiO3과 비교하면 차이점을 쉽게 이해할 수 있을 것이다.
도 4는 (Ba,Sr)TiO3의 격자구조이고, 도 5는 BaTiO3/SrTiO3인공격자의 구조이다. 도 4와 도 5에 도시된 바와 같이, BaTiO3/SrTiO3와 (Ba,Sr)TiO3구조적 특성을 비교하여 보면, 본 실험에서 사용된 BaTiO3/SrTiO3인공격자는 layer by layer 구조로 Ba원자와 Sr원자가 꼭지점에 규칙적으로 배열되어 있는 구조이고, 일반적인 (Ba,Sr)TiO3고용체에서는 꼭지점에 Ba, Sr 원자가 불규칙적으로 배열되어 있는 구조이므로 서로 다른 구조임을 알 수 있다.
다층박막으로 증착된 인공격자의 결정구조를 확인하기 위하여 Cu-Kα파장의 (λ=1.5405 Å) X-선 회절 장치(XRD : x-ray diffractometry)를 사용하였다. 또한, 인공격자의 깊이에 따른 조성분포를 오제이 전자현미경(Auger electronspectroscopy ; AES)에서 분석하였고, 인공격자에서 BTO와 STO 층간의 계면확산을 관찰하기 위해서 고분해능 투과 전자 현미경(HRTEM : high resolution transmission electron microscope)으로 분석하였다. 그리고, 전기적 특성은 LCR 측정기(HP4194A Impedance Analyser)를 사용하여 관찰하였다.
도 6은 LSCO/MgO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 XRD 패턴결과를 나타낸 그래프이다. 도 6을 참조하면, 동일한 공정조건에서 증착하되 BTO/STO 인공격자의 증착두께를 각각 BTO1/STO1, BTO2/STO2, BTO5/STO5, BTO12/STO12, BTO25/STO25, BTO63/STO63까지 변화를 주어 총 두께를 100 ㎚로 증착한 것이다. 여기서, 그래프의 가로 방향은 시료에 입사된 X-선과 BTO/STO 인공격자 박막의 결정에 부딪혀 산란(scattering)되어 나온 X-선이 이루는 각도(2θ)이고, 그래프의 세로 방향은 산란되어 나온 X-선의 세기이다.
그래프에서 알 수 있듯이, 43°와 48°부근에서 나타나는 피크(peak)는 각각 기판인 MgO (200) 방위성과 하부전극 LSCO (200) 방위성을 나타내고 있다. 또한 각각의 BTO/STO 인공격자 박막은 MgO 기판과 같은 방향으로 적층 성장되어 있음을 알 수 있다. 45.7°부근에서 나타나는 피크는 BTO 층과 STO 층의 각각의 면간 거리를 평균적으로 나타내는 주 피크이며, 주 피크의 양쪽으로 인공격자의 특성을 나타내는 위성 피크들이 보이고 있다. 증착두께가 임계 두께를 넘는 주기를 가지는 BTO25/STO25이상인 샘플에서는 BTO 층과 STO 층 사이의 응력이 가중되어 BTO와 STO의 계면에서 정합을 유지하지 못하여 주 피크는 사라지고 BTO63/STO63인 샘플에서는 BTO와 STO 각각의 회절 피크를 나타낸다. BTO/STO 인공격자 박막 계면의 정합을 유지하는 BTO1/STO1, BTO2/STO2, BTO5/STO5, BTO12/STO12인 샘플에서 증착두께가 증가할수록 낮은 회절 각으로 이동하는데 이는 BTO/STO 인공격자의 평균 면 거리가 증가하고 있음을 나타낸다. BTO 층과 STO 층 계면의 정합을 유지하는 임계 두께 이하의 증착두께를 가지는 BTO1/STO1, BTO2/STO2, BTO5/STO5, BTO12/STO12인공격자의 응력에 의한 뒤틀림은 BTO와 STO 각각의 컴플라이언스(complaince) 값에 의해 영향을 받는다. BTO 층의 컴플라이언스 값(S12=-3.15×10-12m2/N)이 STO(S12=-0.74×10-12m2/N)보다 크기 때문에 BTO 격자가 STO 격자보다 더욱 많이 뒤틀어지며 증착두께가 증가할수록 인공격자의 평균 면간 거리는 증가한다.
BTO/STO 인공격자 박막의 회절 패턴은 MgO 단결정 기판위에 c-축으로 등축성장한 모습을 보였으며 인공격자의 특징을 나타내는 위성 피크가 관찰된다. 주기가 100 ㎚인 인공격자는 BTO와 STO 의 각각 독립된 두 개의 회절피크를 보였다. 10 ㎚, 4 ㎚의 주기성을 갖는 BTO/STO 인공격자의 위성피크는 MgO 기판과 LSCO 전극으로부터 회절되는 피크와 겹치는 것으로 보인다. 주기가 낮은 1.6 ㎚, 0.8 ㎚를 갖는 인공격자의 위성피크는 낮은 회절성으로 인해서 관찰되지 않은 것을 BTO/STO 인공격자의 x-ray 회절에 대한 시뮬레이션 결과에 의해서 확인할 수 있다. 일단 BTO/STO 인공격자가 형성되고 주기가 충분히 낮아진다면, 인공격자는 BTO와 STO 각층 사이의 격자 부정합에 의해서 변형이 될 것이다. 주기가 증가함에 따라서 격자 부정합에 의해서 인가되는 응력이 BTO와 STO의 계면에서 부정합 전위을 발생시킬 것이다. 이러한 부정합 전위를 일으키는 임계두께는 Matthews에 의해 제안된 모델으로부터 계산될 수 있는데 부정합도가 2.5 ％인 BTO/STO 인공격자의 경우에 그 임계두께는 약 20 ㎚인 것으로 알려졌다. 그러므로, 주기가 20 ㎚이상에서는 BTO와 STO의 박막 층 사이의 계면에서 더 이상 정합을 유지하지 못하게 되어 주기가 20 ㎚인 인공격자의 XRD 회절 메인 피크는 도 6에 나타난 바와 같이 사라지게 된다. 또한 인공격자의 메인 피크는 임계두께 내에서 주기가 감소함에 따라서 고각의 회절쪽으로 점진적으로 이동하는 경향을 나타내는데 이는 BTO와 STO의 격자 상수의 평균적인 면간거리 d값이 주기가 감소함에 따라서 감소하는 것을 의미한다. 임계두께 내에서 각층의 뒤틀림은 각층의 상호 기계적인 압박에 의해서 영향을 받을 것이다. 따라서 평균 면간거리 d값이 주기가 감소함에 따라서 감소하기 때문에 BTO 격자는 인공격자에서 STO 격자보다 더 많은 뒤틀림을 받게 된다.
도 7은 SrTiO3(100) 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 XRD 패턴결과를 나타낸 그래프이다. 도 7을 참조하면, STO 기판에서 증착된 인공격자의 구조는 앞서본 MgO 기판에서 증착된 구조와 유사한 구조를 나타내고 있으며, 630 ℃이하에서는 박막의 결정성이 나쁜 것으로 나왔다. 따라서 LSCO/MgO 기판에서는 최소한 630 ℃ 온도 이상에서 BTO/STO 인공격자를 증착해야 원하는 인공격자를 형성할 수 있음을 짐작할 수 있다.
도 8은 BTO/STO 인공격자의 증착두께 변화에 따른 out-of-plane(c-axis) 방향의 격자상수를 나타낸 그래프이고, 도 9는 BTO/STO 인공격자의 in-plane 방향에 대한 증착두께 변화에 따른 격자상수를 나타낸 그래프이다. 도 10은 LSCO/MgO 단결정 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 격자 뒤틀림(c/a ratio)을 나타낸 그래프이다.
도 8 내지 도 10을 참조하면, 기판 위에 다층박막으로 증착된 BTO/STO 인공격자에서 BTO와 STO의 두 층은 상호기계적인 압박에 의해서 뒤틀림을 받게 될 것이다. 이러한 뒤틀림은 out of palne(c-축) 방향과 in plane(a-축) 방향의 격자상수을 구해서 뒤틀림(c/a ratio)을 살펴보자. 우선 c-축 방향의 격자상수는 도 6의 XRD 구조에서 면간거리 d값을 이용해서 구했다. 50, 100 ㎚의 주기에서는 분리된 BTO, STO peak에서 d값을 구했고 그 이하의 주기에서는 main peak와 LSCO의 (001)면에서 면간거리를 이용해서 낮은 주기에 대한 격자상수를 구했다.
BTO와 STO의 탄성계수를 고려하여 각 층의 격자상수 즉 dBTO, dSTO를 구하면 다음과 같다.
0.8 ㎚ 1.6 ㎚ 4 ㎚ 10 ㎚ 20 ㎚
STO 3.90116 3.89914 3.89837 3.89429 3.89536
BTO 4.05434 4.06296 4.06623 4.08359 4.07904
임계두께 이하에서 BTO의 격자상수는 주기가 감소하면서 감소하는 경향을 보이고 STO의 격자상수는 상대적으로 일정한 값을 보인다. 이러한 결과를 볼 때 BTO 층이 STO 층보다 상대적으로 많은 뒤틀림을 받은 것으로 판단된다.
in plane의 격자상수를 계산하기 위해서는 우선 asymmetric mode로 측정해야 한다. 그 결과는 도 9에 나타났다.
임계두께인 20 ㎚이하에서 살펴보면 BTO의 격자상수는 주기가 감소하면서 감소하는 경향을 보였고, 10 ㎚이하의 주기에서 BTO층은 압축 응력을 받고 있는 것으로 나왔다. 반면에 STO의 격자상수는 주기가 감소하면서 증가하는 경향을 보였고 10 ㎚이하의 주기에서 STO 층은 인장 응력을 받고 있는 것으로 분석된다. 도 10에서는 앞서서 구한 BTO와 STO 층에 대한 c-축과 a-축의 격자상수를 가지고 c/a ratio, 즉 격자 뒤틀림을 구한 결과이다. 임계두께 20 ㎚이하에서 살펴보면 BTO의 뒤틀림은 주기가 감소하면 증가하는 경향을 보였고 반면에 STO의 격자 뒤틀림은 주기가 감소하면서 감소하는 경향을 보였다. 주기별로 볼 때 1.6 ㎚에서 BTO와 STO 각층간의 격자 뒤틀림이 가장 심한 것으로 분석결과로 나왔다.
도 11은 BTO/STO 인공격자의 10 ㎚ 주기를 갖는 HRTEM 이미지이고, 도 12는 BTO/STO 인공격자의 4 ㎚ 주기를 갖는 HRTEM 이미지이며, 도 13은 BTO/STO 인공격자의 1.6 ㎚ 주기를 갖는 HRTEM 이미지이다. 도시된 바와 같이, BTO/STO 인공격자 박막은 MgO 기판과 동일한 방향으로 적층 성장되었으며 BTO 층과 STO층 사이의 확산없이 주기적으로 잘 성장되었음을 알 수 있다. 따라서 BTO/STO 인공격자의 구조 분석을 위하여 X-레이 회절법과 고분해능 투과현미경 분석을 한 결과, 펄스 레이저 증착법으로 증착한 BTO/STO 인공격자는 각 층의 확산없이 MgO 기판과 동일한 방향으로 적층 성장되어 다층구조를 가진 인공 산화물 인공격자를 형성하였다. 도 11, 도 12, 도 13은 주기가 10 ㎚, 4 ㎚, 1.6 ㎚인 BTO/STO 인공격자의 HRTEM 이미지 결과로서, 주기가 4 ㎚인 HRTEM 이미지에서는 한층이 21Å으로 나와 본 발명에서 디자인한 주기성을 갖는 것을 확인할 수 있다. 특히 도 12는 아주 낮은 주기에서도 BTO/STO 인공격자가 계면확산 없이 잘 형성된 것을 확인할 수 있다. 따라서 PLD법으로 증착된 BTO/STO 인공격자의 구조 형성은 앞서 본 XRD결과와 함께 주기별로 인공격자가 아주 잘 성장된 것을 확인할 수 있다.
도 14는 BTO/STO 인공격자의 10 ㎚ 주기에 대한 AES 분석결과를 나타낸 그래프이다. 이 때, LSCO/MgO 기판 위에 PLD법으로 증착된 BTO/STO 인공격자의 깊이별 조성분석은 AES을 이용하여 조사된다. 분석 장비는 PHI AES4300 모델을 사용하였으며 Ar ion gun을 이용하여 깊이별 조성 분석을 진행하였다. STO/STO 인공격자의 10 ㎚ 주기에 대한 조성 분석결과가 도 14에 나타냈다. 도시된 바와 같이, 규칙적인 오실레이션이 10 ㎚의 주기성과 함께 다층박막이 끝날 때까지 관찰된다. 이것은 다층박막의 증착 공정동안 BTO박막층과 STO 박막층 사이의 계면에서 어떠한 확산도 일어나지 않았다는 것을 나타낸다.
도 15는 LSCO/MgO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 대한 C-V 특성을 나타낸 그래프이고, 도 16은 LSCO/MgO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 대한 유전율과 유전 손실 결과를 나타낸 그래프이다. 도15 및 도 16을 참조하면, MgO 기판위에 증착된 LSCO-BTO/STO 인공격자-LSCO 의 시료에 스퍼터링에 의해서 상부 Pt전극을 100 ㎚의 두께를 증착한 후 이온수에 질산이 1 ％정도 첨가된 용액에서 습식에칭을 10초 동안 한 후 Capacitance-Voltage(C-V) 특성을 LCR측정기(HP4194A Impedance Analyser를 사용하여 측정하였다. 주파수는 5 MHz에서 -5 V에서 +5 V로 그리고 반대방향으로 sweep을 해서 얻어졌다. 이러한 C-V 결과는 도 15에 보여진다. 도시된 바와 같이 주기별로 다른 특성을 보였다. 즉 주기가 감소하면서 capacitance 값이 감소하는 경향을 보였고 1.6 ㎚의 주기에서 가장 높은 C값을 보였다. 이렇게 인가한 전압에 대한 높은 C값은 전기적으로 tunable 마이크로웨이브 소자에 대한 좋은 재료의 선택이 될 것이다. 이러한 BTO/STO 인공격자의 유전율과 유전손실에 대한 결과는 도 16에 보여진다. 인공격자 주기가 감소하면서 유전상수가 증가하는 경향을 보였고 1.6 ㎚의 주기에서 가장 높은 1700으로 나왔고 유전손실은 전반적으로 2 ％∼3 ％ 정도 나왔다. 1.6 ㎚에서 가장 높은 유전상수를 보이는 것은 앞서 살펴본 것처럼 1.6 ㎚의 주기에서 BTO와 STO 층은 in-plane 방향에서 BTO층은 압축응력이, STO층은 인장응력이 발생한다. 이러한 응력이 인공격자에서의 고유전율하고 관련되는 것으로 판단되며 주기가 높은 곳, 즉 20 ㎚이상에서는 변형 완화가 일어나서 계면에 부정합 전위가 발생하여 유전율이 감소한 것으로 판단된다.
도 17은 BTO1/STO1, BTO2/STO2, BTO5/STO5, BTO12/STO12, BTO25/STO25,BTO63/STO63에서 BTO/STO 인공격자 증착두께 변화에 따른 가변성(tunability=(Cmax-Cmin)/Cmin)과의 관계를 나타낸 그래프이다. 도 17을 참조하면, BTO/STO 인공격자 증착두께가 BTO12/STO12이상에서는 낮은 가변성(tunability)을 나타내며 BTO25/STO25인공격자에서는 가장 작은 가변성(tunability=32 ％)의 특성을 나타내는데, 이는 임계두께 이상인 BTO/STO 증착두께가 20 ㎚ 이상일 경우 BTO와 STO 계면에서 정합(coherence)이 유지되지 않아 계면에서 응력이 완화되기 때문이라고 생각된다. 임계두께 이하의 증착두께를 가지는 주기가 BTO12/STO12이하에서는 가변성(tunability)의 특성은 증가하며 BTO2/STO2증착두께에서 최고의 가변성(tunability=94 ％) 값을 나타낸다. BTO2/STO2증착두께를 가지는 인공격자의 구조는 Ba와 Sr의 원자가 각각 정육면체의 모서리에 규칙적으로 배열이 되어 있는 인위적인 규칙 구조로써 0.5 MV/Cm의 전기장에서 94 ％의 가변성(tunability)은 현재 쓰이고 있거나 연구 중인 다른 어떤 절연체 박막보다 높은 값으로 이를 고주파 가변 전압 소자에 응용한다면 소자의 특성 향상에 큰 영향을 미칠 것이다.
도 18은 BTO/STO 인공격자(Superlattice), BTO, STO와 BSTO 물질과의 C-V 특성을 비교한 그래프이다. 여기서, tunability이라 함은 앞서서 본 C-V 이력곡선에서 인가한 전압에 따른 유전성의 의존도를 보는 것으로 (Cmax-Cmin)/Cmax으로 정의되어진다. 도 17에서는 MgO/LSCO 기판위에 증착된 BTO/STO 인공격자의 증착두께 변화에 따른 tunability 특성 결과이다. 임계두께인 20 ㎚이하에서 주기가 감소하면서 tunability가 증가하다가 1.6 ㎚의 주기에서 가장 높은 tunability인 94 ％로 본 실험 결과로 나왔다. 이것은 기존의 BST 박막보다는 높은 값으로 상당히 좋은 특성을 보였다고 할 수 있다. 이러한 높은 tunability 값을 보인 원인에 대해서는 아직 정확한 원인은 밝혀지고 있지 않지만 응력의 효과에 의한 것으로 판단되며 본 실험에서도 1.6 ㎚의 주기에서 BTO층은 격자 뒤틀림(c/a ratio)이 가장 높은 것으로 나왔는데 반면에 STO층은 격자 뒤틀림(c/a ratio)이 가장 낮게 나왔다. 따라서 이 주기에서 tunability 특성이 가장 좋은 것으로 나온 원인에 대해서는 STO층과 BTO층의 격자변형에 의해서 증가하는 것으로 판단된다.
도 19는 인공격자, BTO, STO와 BSTO 물질과 tunability 특성을 비교한 그래프이다. 도 19에 도시된 바와 같이, 인공격자가 가장 높은 C 값을 보였으며 이러한 결과로 토대로 하여 tunability을 계산한 결과가 도 19에 나타냈다. tunability 역시 1.6 ㎚의 주기를 갖는 인공격자에서 가장 높게 나왔고 다음으로는 BST, BTO, STO 순서대로 나왔다. 결과로 나온 바와 같이 일반적인 고용체 물질보다는 인공격자에서 높게 나왔는데 이러한 원인에 대해서는 아직 정확히 발현지지 않았으나 앞서 설명한 것처럼 BTO와 STO층이 다층박막으로 증착될 때 두 층 사이의 계면에서 발생하는 응력이 영향에 미치는 것으로 판단되며 이때 격자변형이 가장 크게 작용한 상태가 tunability에 강한 영향을 미친 것으로 판단된다.
이와 같이, 펄스 레이저 증착법에 의해서 BTO/STO 산화물 인공격자가 MgO(100), SrTiO3단결정 기판 위에 증착된다. MgO 기판에서는 인공격자의 에피텍설을 위하여 LSCO 산화물 전극을 완층막으로 사용하였다. 이렇게 성장된 BTO/STO 인공격자의 에피텍설 및 결정성을 확인하기 위해서 XRD을 측정하였고 아울러 미세구조와 인공격자의 깊이방향의 조성분석을 위해서 HRTEM, AES을 분석하였다. 분석결과 BTO/STO 인공격자가 에피텍셜하게 성장되었으며 또한 우리가 디자인한 룰로 잘 성장되었고 BTO와 STO층의 계면에서 확산도 일어나지 않았다. 이렇게 에피덱셜하게 성장된 BTO와 STO층의 격자변형을 분석하기 위해서 out-of-plane(c-axis)와 in-plane(a-axis) 방향의 격자상수를 각각 구했다. 또한 c/a ratio을 구해서 BTO와 STO층 각각에 대한 격자 뒤틀림 정도를 분석하였다. 전기적 성질로는 유전상수, 유전손실 그리고 tunability을 살펴보았다. 유전상수와 tunability의 특성은 증착두께 변화에 대한 거동이 유사하게 나왔다. 이런 특성은 임계두께(20 ㎚) 이하에서 주기가 감소하면서 증가하는 경향을 보였고 1.6 ㎚에서 최대 유전율, tunability의 특성이 각각 1700, 94 ％으로 나왔다. 이렇게 1.6 ㎚ 주기의 BTO/STO 인공격자의 우수한 특성은 BST, BTO, STO 단일막 고용체 물질보다 높게 나온 것을 본 실험을 통해서 확인하였는데 이러한 원인에 대해서는 아직 밝혀지지 않았다. 하지만 본 실험에서는 이러한 원인에 대해서 상호 기계적인 압박에 의한 BTO와 STO의 격자 뒤틀림 정도를 주기별로 살펴보았다. BTO은 1.6 ㎚의 주기에서 c/a=1.03304으로 c-축으로 격자가 늘어났고 반면에 STO은 c/a=0.97708으로 a-축으로 격자가 늘어났다. 이러한 결과를 볼 때 BTO은 압축응력을 STO은 인장응력을 계면에서 받고 있다고 할수 있다. 따라서 STO층과 BTO층에 발생된 응력 및 이로인한 격자 변형이 유전율이나 tunability 특성에 강한 영향을 미치는 것으로 판단된다. 또한 tunable 마이크로웨이브 응용소자에 있어서 기존에 BST, STO이 많은 연구가 진행되고 있는데 이러한 물질보다 자연계에 존재하지 않는 새로운 신물질로서 BTO/STO 인공격자가 우수한 특성을 보이므로 tunable 마이크로웨이브 응용소자에 많은 기여가 될 것으로 판단된다.
상술한 바와 같이, 본 발명에 따른 다층산화물 인공격자를 갖는 소자 및 이의 제조방법은, 자연계에는 존재하지 않는 구조를 가지는 인공 BTO/STO 인공격자 절연체 박막은 기존의 절연체 박막보다 높은 가변성 및 유전상수를 나타내며, 또한 두께가 감소하더라도 그 전기적 특성이 유지되어 전압 가변성을 더욱 크게 유지할 수 있으며, 소자의 크기를 더 줄일 수 있으므로 기존의 금속-절연체-금속 구조의 고주파 가변 전압 소자나 DRAM에 쓰이는 유전체를 대체할 수 있으며, 소자의 특성을 더욱 향상시킬 수 있다. 특히 가변성(tunability)의 경우 기존의 (Ba,Sr)TiO3나 SrTiO3박막의 경우 1 MV/cm의 전기장에 75 ％의 가변성을 나타내는 반면 증착두께가 BTO2/STO2인 인공격자의 경우 0.5 MV/cm의 전기장에서 다른 어떤 박막보다도 높은 94 ％의 높은 가변성을 나타낸다. 이러한 특성을 적용하여 가변 전압 소자나 DRAM에서 기존의 절연체 박막을 인공격자 박막으로 대체한다면 높은 가변성과 고유전율로 인하여 소자의 크기를 줄임과 동시에 낮은 구동 전압을 인가하여도 기존의 소자와 같은 효과를 얻을 수 있으며 소자의 효율을 더욱 높일 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야의 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백할 것이다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 기판과, 상기 기판 상에 적층되며 패터닝되는 하부전극과, 상기 하부전극 상부에 도포되어 패터닝되며 페로브스카이트 구조를 가지는 BaTiO3, SrTiO3, KNbO3, KTaO3, PbTiO3, PbZrO3, CaTiO3에서 선택된 어느 하나인 유전체박막과, 상기 유전체박막 상에 적층되어 패터닝된 상부전극으로 이루어진 다층산화물 인공격자를 갖는 소자에 있어서,
    서로 다른 유전상수를 갖는 유전체박막 2개를 2층씩 적층하여 전체적으로 4개의 단위격자로 이루어지는 단위격자를 이루고, 이 단위격자를 1회 이상 적층배열하여서 이루어진 동일 방위성을 갖는 하나의 인공격자를 형성한 것을 특징으로 하는 다층산화물 인공격자를 갖는 소자.
  4. 제 3 항에 있어서, 상기 기판과 유전체박막은 동일한 방위성을 갖는 결정 구조를 가지는 것을 특징으로 하는 다층산화물 인공격자를 갖는 소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 3 항 또는 제 4 항에 있어서, 상기 서로 다른 유전상수를 갖는 유전체박막 2개는 BaTiO3와 SrTiO3로 이루어지며, BaTiO3은 1.01≤c/a≤1.05 범위내에서 c-축으로 격자가 변형되고, 상기 SrTiO3은 0.98≤c/a≤1.0 범위내에서 a-축으로 격자가 변형되는 것을 특징으로 하는 다층산화물 인공격자를 갖는 소자.
  9. 제 8 항에 있어서, 상기 인공격자는 DRAM의 커패시터인 것을 특징으로 하는 다층산화물 인공격자를 갖는 소자.
  10. 제 8 항에 있어서, 상기 인공격자는 전압에 따라 유전율이 변화하는 마이크로웨이브 튜너블 디바이스의 캐패시터인 것을 특징으로 하는 다층산화물 인공격자를 갖는 소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR10-2002-0009767A 2002-02-23 2002-02-23 다층산화물 인공격자를 갖는 소자 KR100469750B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0009767A KR100469750B1 (ko) 2002-02-23 2002-02-23 다층산화물 인공격자를 갖는 소자
US10/135,764 US6747357B2 (en) 2002-02-23 2002-05-01 Dielectric device having multi-layer oxide artificial lattice with lattice directional feature
DE10219651A DE10219651A1 (de) 2002-02-23 2002-05-02 Dielektrische Vorrichtung mit Mehrschichtigen, Künstlichen Oxidgittern und ein Verfahren diese Herzustellen
JP2002137049A JP3620838B2 (ja) 2002-02-23 2002-05-13 多層酸化物人工格子を持つ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009767A KR100469750B1 (ko) 2002-02-23 2002-02-23 다층산화물 인공격자를 갖는 소자

Publications (2)

Publication Number Publication Date
KR20030070295A KR20030070295A (ko) 2003-08-30
KR100469750B1 true KR100469750B1 (ko) 2005-02-02

Family

ID=27751931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0009767A KR100469750B1 (ko) 2002-02-23 2002-02-23 다층산화물 인공격자를 갖는 소자

Country Status (4)

Country Link
US (1) US6747357B2 (ko)
JP (1) JP3620838B2 (ko)
KR (1) KR100469750B1 (ko)
DE (1) DE10219651A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
JP4717344B2 (ja) * 2003-12-10 2011-07-06 キヤノン株式会社 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッド
US20080128961A1 (en) * 2003-12-19 2008-06-05 Tpl, Inc. Moldable high dielectric constant nano-composites
US20060074166A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Title And Interest In An Application Moldable high dielectric constant nano-composites
US20060074164A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Structured composite dielectrics
EP1700356B1 (en) * 2003-12-30 2009-06-03 Telefonaktiebolaget LM Ericsson (publ) Tunable microwave arrangements
US7479696B2 (en) * 2004-09-07 2009-01-20 Massachusetts Institute Of Technology Integrated BST microwave tunable devices fabricated on SOI substrate
EP1684341A3 (de) * 2005-01-21 2007-01-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
US7528532B2 (en) * 2005-08-23 2009-05-05 Canon Kabushiki Kaisha Piezoelectric substance and manufacturing method thereof, piezoelectric element and liquid discharge head using such piezoelectric element and liquid discharge apparatus
US7741633B2 (en) 2005-12-31 2010-06-22 Sungkyunkwan University Foundation For Corporate Collaboration Ferroelectric oxide artificial lattice, method for fabricating the same and ferroelectric storage medium for ultrahigh density data storage device
KR100784639B1 (ko) * 2005-12-31 2007-12-12 성균관대학교산학협력단 강유전체 산화물 인공격자, 그의 제작 방법 및 초고밀도 정보저장 매체
US20080107885A1 (en) * 2006-07-12 2008-05-08 Alpay S P High-capacity, low-leakage multilayer dielectric stacks
US7985995B2 (en) 2006-08-03 2011-07-26 Micron Technology, Inc. Zr-substituted BaTiO3 films
FI122009B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
US7867786B2 (en) * 2007-12-18 2011-01-11 Intel Corporation Ferroelectric layer with domains stabilized by strain
KR100997303B1 (ko) * 2008-06-26 2010-11-29 주식회사 동부하이텍 ＭｌＭ 커패시터의 제조방법
KR20180109309A (ko) * 2017-03-27 2018-10-08 울산과학기술원 초격자 구조를 가지는 유전체 소재, 전자 소자 및 전자 소자의 제조 방법
CN111848154B (zh) * 2019-04-26 2022-04-15 中寰卫星导航通信有限公司 一种陶瓷电容器介质及其制备方法
US11561421B2 (en) * 2019-06-25 2023-01-24 Board Of Regents, The University Of Texas System Systems and methods for integrating a-axis oriented barium titanate thin films on silicon (001) via strain control
CN113690050B (zh) * 2021-06-30 2023-06-20 中国科学院深圳先进技术研究院 可同时提高储能密度与储能效率的层状复合弛豫铁电材料及其制备方法
KR102590568B1 (ko) * 2021-07-06 2023-10-18 한국과학기술연구원 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133997A (ja) * 1987-11-18 1989-05-26 Matsushita Electric Ind Co Ltd 酸化物超電導体
WO1993012542A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Layered superlattice material applications
IT1261373B (it) * 1993-12-07 1996-05-20 Antonio Bianconi Superconduttori ad alta temperatura critica costituiti da eterostrutture metalliche tendenti al limite atomico.
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
JP4221765B2 (ja) * 1997-08-29 2009-02-12 ソニー株式会社 光集積化酸化物装置および光集積化酸化物装置の製造方法
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6444478B1 (en) * 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
US20020074544A1 (en) * 1999-12-21 2002-06-20 Sung Gun Yong Ramp-edge josephson junction devices and methods for fabricating the same
US6602621B2 (en) * 2000-12-28 2003-08-05 Hitachi Maxell, Ltd. Magnetic recording medium, method for producing the same, and magnetic storage apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
(ISAF ''98 International Symposium on Application of Ferroelectrics pp47~50(1998.08.24-27)) *
Journal of Korean Physical Society vol.29, pp632-635(1996.11)) *

Also Published As

Publication number Publication date
US20030160329A1 (en) 2003-08-28
JP2003257965A (ja) 2003-09-12
US6747357B2 (en) 2004-06-08
JP3620838B2 (ja) 2005-02-16
DE10219651A1 (de) 2003-09-11
KR20030070295A (ko) 2003-08-30

Similar Documents

Publication Publication Date Title
KR100469750B1 (ko) 다층산화물 인공격자를 갖는 소자
Qiao et al. Ultra-thin ferroelectrics
Desu et al. Novel fatigue-free layered structure ferroelectric thin films
Tabata et al. Dielectric properties of strained (Sr, Ca) TiO3/(Ba, Sr) TiO3 artificial lattices
Tabata et al. Formation of artificial BaTiO3/SrTiO3 superlattices using pulsed laser deposition and their dielectric properties
Nguyen et al. Relaxor-ferroelectric thin film heterostructure with large imprint for high energy-storage performance at low operating voltage
Kanno et al. Superlattices of PbZrO3 and PbTiO3 prepared by multi‐ion‐beam sputtering
Zhang et al. Review on field-induced phase transitions in lead-free NaNbO3-based antiferroelectric perovskite oxides for energy storage
He et al. Enhancement of the electrical properties in BaTiO3/PbZr0. 52Ti0. 48O3 ferroelectric superlattices
Yu et al. Multilayer thin films with compositional PbZr0. 52Ti0. 48O3/Bi1. 5Zn1. 0Nb1. 5O7 layers for tunable applications
Lupi et al. Engineering Relaxor Behavior in (BaTiO3) n/(SrTiO3) n Superlattices
Puli et al. Enhanced energy storage properties of epitaxial (Ba0. 955Ca0. 045)(Zr0. 17Ti0. 83) O3 ferroelectric thin films
Zhu et al. La-doped effect on the ferroelectric properties of Bi 4 Ti 3 O 12–SrBi 4 Ti 4 O 15 thin film fabricated by pulsed laser deposition
KR20210065811A (ko) 박막 구조체 및 이의 제조방법
Zhang et al. Effect of LaNiO3 interlayer on electrical properties of Pb (Zr0. 52Ti0. 48) O3/LaNiO3/Pb (Zr0. 52Ti0. 48) O3 composite films
Choudhury et al. Dielectric response of BaZrO3/BaTiO3 and SrTiO3/BaZrO3 superlattices
Singh et al. Ferroelectric properties enhancement in niobium-substituted Bi3. 25La0. 75Ti3O12 thin films prepared by chemical solution route
Kingon et al. Electroceramic thin films for microelectronics and microsystems
Lee et al. Leakage current characteristics of epitaxial Bi5Ti3FeO15 thin films affected by distribution of 90° domain walls with high conductivity
Hu et al. Orientation-Controlled 400 nm Thick Ferroelectric PbTiO3 Films with Low Strain Directly Grown below the Curie Temperature by the Hydrothermal Method
JP7245402B2 (ja) エンジニアリング誘電体メタマテリアル
Ketkar Synthesis, characterization and applications of barium strontium titanate thin film structures
Gurumurthy Barium Strontium Titanate films for tunable microwave and acoustic wave applications
Liu Optimization of Epitaxial Ferroelectric Pb (Zr0. 52, Ti0. 48) O3 Thin-Film Capacitor Properties
Zhang et al. Journal of Materiomics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100517

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee