JP5445133B2 - 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 - Google Patents

磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 Download PDF

Info

Publication number
JP5445133B2
JP5445133B2 JP2009533086A JP2009533086A JP5445133B2 JP 5445133 B2 JP5445133 B2 JP 5445133B2 JP 2009533086 A JP2009533086 A JP 2009533086A JP 2009533086 A JP2009533086 A JP 2009533086A JP 5445133 B2 JP5445133 B2 JP 5445133B2
Authority
JP
Japan
Prior art keywords
magnetization
ferromagnetic layer
region
fixed region
magnetization fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009533086A
Other languages
English (en)
Other versions
JPWO2009037910A1 (ja
Inventor
俊輔 深見
哲広 鈴木
聖万 永原
延行 石綿
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009533086A priority Critical patent/JP5445133B2/ja
Publication of JPWO2009037910A1 publication Critical patent/JPWO2009037910A1/ja
Application granted granted Critical
Publication of JP5445133B2 publication Critical patent/JP5445133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子に関する。特に、磁壁移動方式の磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子に関する。
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、盛んに開発が行われている。ＭＲＡＭでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点で共通している。ＭＲＡＭを実用化する上で、この書き込み電流の低減が非常に重要である。例えば、“ＭＲＡＭ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｏｖｅｒ ５００ ＭＨｚ ＳｏＣ”，Ｎ．Ｓａｋｉｍｕｒａ ｅｔ ａｌ．，２００６ Ｓｙｍｐｏｓｉｕｍ Ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１３６，２００６によれば、この書き込み電流を０．５ｍＡ以下へ低減、より好ましくは０．２ｍＡ以下へ低減することが求められている。
ＭＲＡＭへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に配置された書き込み用の配線に電流を流すことで発生する磁界によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は、磁界による磁化反転となるため、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭを実現する上では好適である。しかし、熱安定性および外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数１０Ｏｅ（エールステッド）程度となる。このような磁界を発生させるためには数ｍＡ程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大する。そのため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これらに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する手段として、以下の二つの方法が提案されている。一つ目の方法はスピン注入磁化反転である。これは反転可能な磁化を有する第１の磁性層と、それに電気的に接続され、磁化が固定された第２の磁性層から構成された積層膜において、第２の磁性層と第１の磁性層の間で電流を流したときのスピン偏極した伝導電子と第１の磁性層中の局在電子との間の相互作用を利用して第１の磁性層の磁化を反転する方法である。スピン注入磁化反転は、ある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかし、一般的に第１の磁性層と第２の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
一方、二つ目の方法は、電流駆動磁壁移動現象を利用した磁化反転方法である。その磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したＭＲＡＭは例えば特開２００５−１９１０３２号公報に開示されている。電流駆動磁壁移動現象を利用したＭＲＡＭは、一般的には反転可能な磁化を有する第１の磁性層において、その両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第１の磁性層内には磁壁が導入される。
ここで、“Ｒｅａｌ−Ｓｐａｃｅ Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｉｎ Ｓｕｂｍｉｃｒｏｎ Ｍａｇｎｅｔｉｃ Ｗｉｒｅｓ”，Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ ａｌ．，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，Ｎｏ，７，ｐｐ．０７７２０５，（２００４）で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動する。そのことから、第１の磁性層内に電流を流すことにより書き込みが可能となる。電流駆動磁壁移動も、ある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したＭＲＡＭ素子では、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となる。そのため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
関連する技術として特開２００５−１５０３０３号公報に磁気抵抗効果素子および磁気メモリが開示されている。この磁気抵抗効果素子は、第１の強磁性層／トンネル障壁層／第２の強磁性層の３層構造を含む強磁性トンネル接合を有する。前記第１の強磁性層は前記第２の強磁性層よりも保磁力が大きく、前記２つの強磁性層の磁化の相対的角度によりトンネルコンダクタンスが変化する。この磁気抵抗効果素子は、前記第２の強磁性層の端部の磁化が前記第２の強磁性層の磁化容易軸方向と直交する成分を持つ方向に固着されている。
特開２００６−７３９３０号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有する。情報を第一の磁性層と第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成する。そして、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。
特開２００６−２７００６９号公報（ＷＯ２００６０９０６２６）にパルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置が開示されている。この磁気抵抗効果素子は、第１の磁化固定層／磁化自由層／第２の磁化固定層を有する。この磁気抵抗効果素子は、該磁化固定層／磁化自由層あるいは磁化自由層／第２の磁化固定層の少なくとも一方の境界となる磁化固定層と磁化自由層間の遷移領域に磁壁発生を誘導するための機構を備える。そして、これら磁化固定層の磁化の向きを略反平行に設定し、磁化固定層／磁化自由層の遷移領域のいずれか一方に磁壁が存在する構造とする。所定のパルス幅の電流を印加することにより、直流電流密度１０６Ａ／ｃｍ２を超えない電流で磁壁が２つの遷移領域の間で移動することにより磁化自由層の磁化を反転させ、相対磁化の向きの変化に伴う磁気抵抗を検出する。
しかし、発明者は以下の問題を発見した。電流駆動磁壁移動を利用したＭＲＡＭでは、書き込み電流の絶対値が比較的大きくなってしまうという課題がある。上記Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９２のほかにも、電流誘起磁壁移動の観測は数多く報告されているが、磁壁移動には概ね１×１０８［Ａ／ｃｍ２］程度の電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を１００ｎｍ、膜厚を１０ｎｍとした場合の書き込み電流は１ｍＡとなる。これ以下に書き込み電流を低減するためには膜厚を薄くすればよいが、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが報告されている（例えば、“Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｔｈｒｅｓｈｏｌｄ Ｃｕｒｒｅｎｔ Ｄｅｎｓｉｔｙ ｆｏｒ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｕｓｉｎｇ Ｓｈａｐｅ Ｃｏｎｔｒｏｌ”，Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ．ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．４５，Ｎｏ．５Ａ，ｐｐ．３８５０−３８５３，（２００６）参照）。また、細線幅の数１０ｎｍ以下への低減は加工技術の点で大いなる困難を伴う。また、１×１０８［Ａ／ｃｍ２］に近い電流密度を用いて書き込みを行う場合、エレクトロンマイグレーションや温度上昇の影響が懸念される。
これに加えて、特開２００５−１９１０３２号公報をはじめとする電流駆動磁壁移動を利用したＭＲＡＭでは、電流を用いて磁壁を二つのピンサイト間で移動させることで行う。この場合、以下のような書き込みエラーが起こることが懸念される。すなわち、出発点となるピンサイトから出発した磁壁が到達点となるピンサイトまで辿り着けない場合、出発点となるピンサイトから出発した磁壁が到達点となるピンサイトを超えて移動してしまう場合、又は、出発点となるピンサイトから出発した磁壁が到達点となるピンサイトに辿り着くものの、書き込み電流が切られたときに他の安定点へと移動してしまう場合、などである。
本発明の目的は、電流駆動磁壁移動現象を利用したＭＲＡＭにおいて、書き込み電流や電流密度が十分小さく低減されつつ、書込みエラーが起こり難いＭＲＡＭ及びＭＲＡＭの書き込み方法を提供することにある。
本発明の磁気ランダムアクセスメモリは、第１強磁性層と、第１強磁性層に隣接して設けられる絶縁層と、絶縁層に隣接して第１強磁性層とは反対側に設けられる第１磁化固定層とを具備する。第１強磁性層は、磁化自由領域と、第１磁化固定領域と、第２磁化固定領域とを備える。磁化自由領域は、反転可能な磁化を有し、第２強磁性層とオーバーラップする。第１磁化固定領域は、第１固定磁化を有し、磁化自由領域の一部に接続される。第２磁化固定領域は、第２固定磁化を有し、磁化自由領域の一部に接続される。第１強磁性層は膜面垂直方向への磁気異方性を有する。第１固定磁化と第２固定磁化は、膜面垂直方向で、互いに反平行に固定される。
本発明の磁気ランダムアクセスメモリのデータの書き込み方法において、磁気ランダムアクセスメモリは、第１強磁性層と、第１強磁性層に隣接して設けられる絶縁層と、絶縁層に隣接して第１強磁性層とは反対側に設けられる第１磁化固定層とを具備する。第１強磁性層は、反転可能な磁化を有し第２強磁性層とオーバーラップする磁化自由領域と、第１固定磁化を有し磁化自由領域の一部に接続される第１磁化固定領域と、第２固定磁化を有し磁化自由領域の一部に接続される第２磁化固定領域とを備える。第１強磁性層は膜面垂直方向への磁気異方性を有する。第１固定磁化と第２固定磁化は、膜面垂直方向で、互いに反平行に固定される。磁気ランダムアクセスメモリデータの書き込み方法は、（Ａ）第１データを書き込む場合、第１書き込み電流を、磁化自由領域から第１磁化固定領域に流すステップと、（Ｂ）第２データを書き込む場合、第２書き込み電流を、前期磁化自由領域から第２磁化固定領域に流すステップとを具備する。
本発明の磁気抵抗効果素子は、第１強磁性層と、第１強磁性層に隣接して設けられる絶縁層と、絶縁層に隣接して第１強磁性層とは反対側に設けられる第１磁化固定層とを具備する。第１強磁性層は、反転可能な磁化を有し第２強磁性層とオーバーラップする磁化自由領域と、第１固定磁化を有し磁化自由領域の一部に接続される第１磁化固定領域と、第２固定磁化を有し磁化自由領域の一部に接続される第２磁化固定領域とを備える。第１強磁性層は膜面垂直方向への磁気異方性を有する。第１固定磁化と第２固定磁化は、膜面垂直方向で、互いに反平行に固定される。
この発明の前記及びそれ以外の他の目的と特徴は、添付図面と併せて説明される以降の実施の形態の記載からより明確になるであろう。ただし、当該添付図面において、
図１Ａは、本発明の実施例に係る磁気抵抗効果素子の構造を模式的に示す斜視図である。 図１Ｂは、本発明の実施例に係る磁気抵抗効果素子の構造を模式的に示す平面図である。 図１Ｃは、本発明の実施例に係る磁気抵抗効果素子の構造を模式的に示す断面図である。 図２は、本発明の実施例に係る磁気抵抗効果素子への情報の書込み方法を説明する概念図である。 図３は、本発明の実施例に係る磁気抵抗効果素子からの情報の読出し方法を説明する概念図である。 図４は、本発明の実施例に係るＭＲＡＭの構成の一例を示す回路図である。 図５は、本発明の実施例に係るＭＲＡＭの構成の他の一例を示す回路図である。 図６は、本発明の実施例に係る磁気抵抗効果素子の第１の構成例を示す図である。 図７Ａは、本発明の実施例に係る磁気抵抗効果素子の第２の構成例を示す斜視図である。 図７Ｂは、本発明の実施例に係る磁気抵抗効果素子の第２の構成例を示す平面図である。 図７Ｃは、本発明の実施例に係る磁気抵抗効果素子の第２の構成例を示す断面図である。 図８は、本発明の実施例に係る磁気抵抗効果素子の第２の構成例の初期化方法を説明する概念図である。 図９Ａは、本発明の実施例に係る磁気抵抗効果素子の第３の構成例を示す斜視図である。 図９Ｂは、本発明の実施例に係る磁気抵抗効果素子の第３の構成例を示す平面図である。 図９Ｃは、本発明の実施例に係る磁気抵抗効果素子の第３の構成例を示す断面図である。 図１０は、本発明の実施例に係る磁気抵抗効果素子の第３の構成例の初期化方法を説明する概念図である。 図１１Ａは、本発明の実施例に係る磁気抵抗効果素子の第４の構成例を示す平面図である。 図１１Ｂは、本発明の実施例に係る磁気抵抗効果素子の第４の構成例を示す斜視図である。 図１１Ｃは、本発明の実施例に係る磁気抵抗効果素子の第４の構成例の別の例を示す斜視図である。 図１２Ａは、本発明の実施例に係る磁気抵抗効果素子の第５の構成例を示す斜視図である。 図１２Ｂは、本発明の実施例に係る磁気抵抗効果素子の第５の構成例を示す平面図である。 図１３は、本発明の実施例に係る磁気抵抗効果素子の第５の構成例の初期化方法を説明する概念図である。 図１４Ａは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１４Ｂは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１４Ｃは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１５Ａは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１５Ｂは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１５Ｃは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１６Ａは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１６Ｂは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１６Ｃは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１６Ｄは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。 図１７Ａは、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。 図１７Ｂは、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。 図１８は、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。 図１９Ａは、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。 図１９Ｂは、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。 図１９Ｃは、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。 図２０Ａは、本発明の実施例に係る磁気抵抗効果素子の第３の変形例の構造を模式的に示す断面図である。 図２０Ｂは、本発明の実施例に係る磁気抵抗効果素子の第３の変形例の構造を模式的に示す断面図である。 図２１は、本発明の実施例に係る磁気抵抗効果素子の第４の変形例の構造を模式的に示す断面図である。 図２２は、本発明の実施例に係る磁気抵抗効果素子の第４の変形例の構造を模式的に示す斜視図である。 図２３は、本発明の実施例に係る磁気抵抗効果素子の第４の変形例の構造を模式的に示す斜視図である。 図２４は、本発明の実施例に係る磁気抵抗効果素子の第５の変形例での書き込み電流の経路を模式的に示す断面図である。 図２５Ａは、本発明の実施例に係る磁気抵抗効果素子の第５の変形例での書き込み電流の経路を模式的に示す断面図である。 図２５Ｂは、本発明の実施例に係る磁気抵抗効果素子の第５の変形例での書き込み電流の経路を模式的に示す断面図である。 図２６Ａは、本発明の実施例に係る磁気抵抗効果素子の第５の変形例での書き込み電流の経路を模式的に示す断面図である。 図２６Ｂは、本発明の実施例に係る磁気抵抗効果素子の第５の変形例での書き込み電流の経路を模式的に示す斜視図である。 図２７は、本発明の実施例に係る磁気抵抗効果素子の第６の変形例での書き込み方法を模式的に示す断面図である。 図２８Ａは、本発明の実施例に係る磁気抵抗効果素子の第７の変形例の構造を模式的に示巣平面図である。 図２８Ｂは、本発明の実施例に係る磁気抵抗効果素子の第７の変形例の構造を模式的に示巣平面図である。 図２８Ｃは、本発明の実施例に係る磁気抵抗効果素子の第７の変形例の構造を模式的に示巣平面図である。
以下、添付図面を参照して、本発明の磁気ランダムアクセスメモリの実施例について説明する。本実施例の磁気ランダムアクセスメモリは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは磁気抵抗効果素子を有している。
（磁気メモリセルの構成）
図１Ａ、図１Ｂ及び図１Ｃは、それぞれ本発明の実施例に係る磁気抵抗効果素子の構造を模式的に示す斜視図、平面図及び断面図である。ただし、図１Ｃは、図１ＢにおけるＡ−Ｏ−Ｂ断面図である。本発明に係る磁気抵抗効果素子８０は、第１強磁性層１０と、第１強磁性層１０に隣接して設けられる絶縁層２０と、絶縁層２０に隣接して第１強磁性層１０とは反対側に設けられる第２強磁性層３０を具備する。また第１強磁性層１０には第３強磁性層１５と電極層１１５が隣接して設けられることが好ましい。ただし、第３強磁性層１５については省略することも可能である。また、第３強磁性層１５が設けられる場合、第３強磁性層１５と第１強磁性層１０は磁気的に接していればよい。絶縁層２０は、第１強磁性体層１０と第２強磁性体層３０とに挟まれており、これら第１強磁性体層１０、絶縁層２０、及び第２強磁性体層３０で磁気トンネル接合（ＭＴＪ）が形成されている。
また、図１Ｂに示されるように、本発明に係る磁気抵抗効果素子８０における第１強磁性層１０は、３つの異なる領域である第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２から構成される。第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化は、それぞれ所定の向きに固定されている。一方、磁化自由領域１２の磁化は、反転可能である。その反転可能な磁化を有する磁化自由領域１２が、第２強磁性層３０とオーバーラップするように形成されている。言い換えれば、第１強磁性層１０のうちの磁化自由領域１２が、絶縁層２０を介して第２強磁性層３０に接続されている。
第１磁化固定領域１１ａと第２磁化固定領域１１ｂはともに磁化自由領域１２の一部に接続される。好適には第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂは共に、磁化自由領域１２の端部のうち同じ端部（一端）に接続されている。すなわち、好適には第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２は、“三叉路”を形成している。
さらに好適には、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２は、同一平面（ｘｙ面）上に形成される。そのｘｙ面における第１強磁性層１０の形状と磁化方向が、それぞれ図１Ｂと図１Ｃに示されている。図１Ｂにおいて磁化自由領域１２はｘ方向に沿って形成されている。また第１磁化固定領域１１ａはｘｙ面内のｓ方向に沿って形成されている。また第２磁化固定領域１１ｂはｘｙ面内のｔ方向に沿って形成されている。
また、図１Ｃに示されるように第２強磁性層３０の磁化の向きは＋ｚ方向に略平行に固定されているとする。ただし、第２強磁性層３０の磁化の向きは−ｚ方向に略平行であっても構わない。一方、第２強磁性層３０とオーバーラップする磁化自由領域１２の磁化の向きは反転可能であり、＋ｚ方向あるいは−ｚ方向に略平行となる。つまり、磁化自由領域１２の磁化は、第２強磁性層３０の磁化と略平行あるいは略反平行になることが許されている。また第１磁化固定領域１１ａの磁化は＋ｚ方向に略平行に固定されている（図１Ｃ中図示されず）。一方、第２磁化固定領域１１ｂの磁化は第１磁化固定領域１１ｂの磁化に略反平行方向、すなわち−ｚ方向に略平行に固定されている。ただし、第１磁化固定領域１１ａの磁化が−ｚ方向に、第２磁化固定領域１１ｂの磁化が＋ｚ方向に略平行に固定されていても構わない。
上述のような磁化配置にあるとき、第１強磁性層１０内にはひとつの磁壁が導入される。例えば、第１磁化固定領域１１ａの磁化が＋ｚ方向、第２磁化固定領域１１ｂの磁化が−ｚ方向、そして磁化自由領域１２の磁化が＋ｚ方向であれば、磁化自由領域１２と第２磁化固定領域１１ｂとの境界に磁壁が導入される。また第１磁化固定領域１１ａの磁化が＋ｚ方向、第２磁化固定領域１１ｂの磁化が−ｚ方向、磁化自由領域１２の磁化が−ｚ方向であれば、磁化自由領域１２と第１磁化固定領域１１ａとの境界に磁壁が導入される。本発明に係る磁気抵抗効果素子８０においては、磁化自由領域１２の磁化の向きに対応させて情報が記憶される。従って、前記磁壁の位置が記憶されている情報に対応する。
なお、図中、電極層１１５は、磁化自由領域１２に接続された電流又は電圧供給用の端子である。図示されていないが、第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂにおける磁化自由領域１２と反対側の端部にも設けられている。
（書き込み方法）
次に、本発明に係る磁気抵抗効果素子８０への情報の書き込み方法について説明する。図２は、本発明の実施例に係る磁気抵抗効果素子への情報の書込み方法を説明する概念図である。本発明に係る磁気抵抗効果素子８０では磁壁を移動させることにより情報の書込みを行う。磁壁を移動させる手段としては、第１強磁性層１０に電流を通じたときに生ずる電流誘起磁壁移動現象を利用する。図２に示されるように、第１磁化固定領域１１ａの磁化は＋ｚ方向、第２磁化固定領域１１ｂの磁化は−ｚ方向に固定されている。情報“０”が記憶されている状態（以下、“０”状態といい、左側の図で示される）においては磁化自由領域１２の磁化は＋ｚ方向を向いているものとする。一方、情報“１”が記憶されている状態（以下、“１”状態といい、右側の図で示される）においては磁化自由領域１２の磁化は−ｚ方向を向いているものとする。
ここで、“０”状態（図２での左側の図）において“１”を書き込む場合、磁化自由領域１２から第２磁化固定領域１１ｂに電流を通じ、伝導電子を第２磁化固定領域１１ｂから磁化自由領域１２に向かって流す。このとき、“０”状態において第２磁化固定領域１１ｂと磁化自由領域１２の境界にあった磁壁は、伝導電子からのスピントランスファートルクを受け、伝導電子と同方向に移動し、磁化自由領域１２のうちの第１、及び第２磁化固定領域１１ａ、１１ｂと接続されない端部（他端）から抜ける。この状態は“１”状態に相当する（図２での右側の図）。かくして“０”状態からの“１”書き込みが行われる。
また“１”状態（図２での右側の図）において“０”を書き込む場合、磁化自由領域１２から第１磁化固定領域１１ａに電流を通じ、伝導電子を第１磁化固定領域１１ａから磁化自由領域１２に向かって流す。このとき、“１”状態において第１磁化固定領域１１ａと磁化自由領域１２の境界にあった磁壁は、伝導電子からのスピントランスファートルクを受け、伝導電子と同方向に移動し、磁化自由領域１２のうちの第１、及び第２磁化固定領域１１ａ、１１ｂと接続されない端部（他端）から抜ける。この状態は“０”状態に相当する（図２での左側の図）。かくして“１”状態からの“０”書き込みが行われる。
このように、第１磁化固定領域１１ａと磁化自由領域１２との間、若しくは第２磁化固定領域１１ｂと磁化自由領域１２との間で電流を流すことにより“０”状態と“１”状態の間での書き換えを行うことができる。
また、本発明に係る磁気抵抗効果素子８０では情報のオーバーライト、すなわち“０”状態からの“０”書き込み、及び“１”状態からの“１”書き込みも可能である。例えば図２での左側の図の“０”状態において、“０”書き込みである第１磁化固定領域１１ａと磁化自由領域１２の間で電流を通ずる。このときこの経路には磁壁は存在しないため、磁壁の移動は起こらず、情報は書き換わらない。従って、“０”状態がそのまま保存されたことになる。“１”状態からの“１”書き込みも同様にして可能である。
（読み出し方法）
次に、本発明に係る磁気抵抗効果素子８０からの情報の読出し方法について説明する。図３は、本発明の実施例に係る磁気抵抗効果素子からの情報の読出し方法を説明する概念図である。これまでに述べたように、本発明では磁化自由領域１２の磁化方向で情報を記憶し、また磁化自由領域１２は絶縁層２０を介して第２強磁性層３０に接続される。本発明に係る磁気抵抗効果素子８０では情報の読み出しに磁気抵抗効果を利用する。
従って、図３の場合、第１強磁性層１０と、第１強磁性層１０に絶縁層２０を介して接続された第２強磁性層３０の間で電流を流すことによりメモリ状態を読み出すことができる。例えば図３での左側の図のように第１強磁性層１０の中の磁化自由領域１２の磁化の向きと第２強磁性層３０の磁化の向きが平行のときには低抵抗状態が実現される。一方、図３での右側の図のように磁化自由領域１２の磁化の向きと第２強磁性層３０の磁化の向きが反平行のときには高抵抗状態が実現される。
（回路構成、レイアウト）次に、本実施の形態に係る磁気抵抗効果素子８０に書き込み電流、読み出し電流を流すための回路構成を説明する。図４は、本発明の実施例に係るＭＲＡＭの構成の一例を示す回路図である。そのＭＲＡＭに含まれる磁気メモリセル９０は、二つのＭＯＳトランジスタ１００ａ、１００ｂを有している。第１ＭＯＳトランジスタ１００ａのソース／ドレインの一方はグラウンド線１０２に、他方は第１磁化固定領域１１ａの一端（磁化自由領域１２との境界とは反対側）にそれぞれ接続されている。第１ＭＯＳトランジスタ１００ａのゲートは、第１ワード線１０３ａに接続されている。また、第２ＭＯＳトランジスタ１００ｂのソース／ドレインの一方はグラウンド線１０２に、他方は第２磁化固定領域１１ｂの一端（磁化自由領域１２との境界とは反対側）にそれぞれ接続されている。第２ＭＯＳトランジスタ１００ｂのゲートは、第２ワード線１０３ｂに接続されている。
また、磁化自由領域１２の端部（第１、及び第２磁化固定領域１１ａ、１１ｂとの境界とは反対側）には、第１ビット線１０４が接続されている。この第１ビット線１０４は、書き込み電流を第１強磁性層１０に供給するための書き込み配線である。また、ＭＴＪの一端である第２強磁性層３０には、第２ビット線１０１が接続されている。この第２ビット線１０１は、ＭＴＪに読み出し電流を供給するための読み出し配線である。
図４に示されるような回路構成において、情報“１”の書き込みは次にようにして行われる。
情報“１”の書き込みでは磁化自由領域１２から第２磁化固定領域１１ｂに電流を流す。そのため、第１ワード線１０３ａは“Ｌｏｗ”に、第２ワード線１０３ｂは“Ｈｉｇｈ”に、第１ビット線１０４は“Ｈｉｇｈ”に、グラウンド線１０２は“Ｇｒｏｕｎｄ”に、設定される。このとき、第１ＭＯＳトランジスタ１００ａは“ＯＦＦ”になり、第２ＭＯＳトランジスタ１００ｂは“ＯＮ”になる。そのため、第１ビット線１０４から磁化自由領域１２、第２磁化固定領域１１ｂ、第２ＭＯＳトランジスタ１００ｂを経由して、グラウンド線１０２へと電流が流れる。これはデータ“１”の書き込み時の電流方向に相当する。
また、情報“０”の書き込みは次のようにして行われる。
情報“０”の書き込みでは磁化自由領域１２から第１磁化固定領域１１ａに電流を流す。そのため、第１ワード線１０３ａは“Ｈｉｇｈ”に、第２ワード線１０３ｂは“Ｌｏｗ”に、第１ビット線１０４は“Ｈｉｇｈ”に、グラウンド線１０２は“Ｇｒｏｕｎｄ”に、設定される。このとき、第１ＭＯＳトランジスタ１００ａは“ＯＮ”になり、第２ＭＯＳトランジスタ１００ｂは“ＯＦＦ”になる。そのため、第１ビット線１０４から磁化自由領域１２、第１磁化固定領域１１ａ、第１ＭＯＳトランジスタ１００ａを経由して、グラウンド線１０２へと電流が流れる。これはデータ“０”の書き込み時の電流方向に相当する。
また、データの読み出しは、例えば以下に述べる第１の方法によって行うことができる。
第１の方法においては、第１ワード線１０３ａ、第２ワード線１０３ｂは“Ｌｏｗ”に、第２ビット線１０１は“Ｈｉｇｈ”に、第１ビット線１０４は“Ｇｒｏｕｎｄ”に設定される。このとき第１、及び第２ＭＯＳトランジスタ１００ａ、１００ｂは“ＯＦＦ”となり、電流は第２ビット線１０１からＭＴＪ（第２強磁性体層３０、絶縁層２０、及び、第１強磁性体層１０の磁化自由領域１２）を貫通し、第１ビット線１０４へと流れる。これによってＭＴＪの抵抗を読み出すことができ、磁気抵抗効果素子８０のデータの読み出しが可能となる。この場合、第１ビット線１０４と第２ビット線の交点のセルの情報が読み出され、すなわちクロスポイント読み出しとなる。
また、データの読み出しは、例えば以下に述べるような第２の方法を用いて行ってもよい。
第２の方法においては、まず、第１ワード線１０３ａを“Ｈｉｇｈ”に、第２ワード線１０３ｂを“Ｌｏｗ”に設定し、第１ＭＯＳトランジスタ１００ａを“ＯＮ”に、第２ＭＯＳトランジスタ１００ｂを“ＯＦＦ”にする。またグラウンド線１０２は“Ｇｒｏｕｎｄ”に設定し、第２ビット線１０１は“Ｈｉｇｈ”に設定する。さらに第１ビット線１０４を適切な電位に設定する。このとき、読み出し電流は第２ビット線１０１からＭＴＪを貫通し、第１ビット線１０４に流れることなく、第１ＭＯＳトランジスタ１００ａを経由してグラウンド線１０２へと流れる。これによってもＭＴＪの抵抗値を読み出すことができる。この第２の方法は、第１の方法で用いられているクロスポイントでの読み出しとは異なり、トランジスタによって一つのセルが選択されるため、高速での読み出しが可能となる。なお、使用するトランジスタは、第２ＭＯＳトランジスタ１００ｂであっても良い。
本実施例に係る磁気メモリセルとして他の回路構成を用いてもよい。図５は、本発明の実施例に係るＭＲＡＭの構成の他の一例を示す回路図である。そのＭＲＡＭに含まれる磁気メモリセル９０ａと図４の磁気メモリセル９０との違いは、磁気メモリセル９０ａ内に３つのＭＯＳトランジスタが設けられることにある。具体的には、第３ＭＯＳトランジスタ１００ｃのソース／ドレインの一方は磁化自由領域１２の端部（第１、及び第２磁化固定領域１１ａ、１１ｂとは反対側）に接続され、他方は第３ビット線１０５に接続されている。第３ＭＯＳトランジスタ１００ｃのゲートは第３ワード線１０３ｃに接続されている。
磁気メモリセル９０ａにおいて、情報“１”を書き込む場合、第１ワード線１０３ａは“Ｌｏｗ”に、第２ワード線１０３ｂは“Ｈｉｇｈ”に、第３ワード線１０３ｃは“Ｈｉｇｈ”に設定される。このとき、第１ＭＯＳトランジスタ１００ａは“ＯＦＦ”に、第２ＭＯＳトランジスタ１００ｂは“ＯＮ”に、第３ＭＯＳトランジスタ１００ｃは“ＯＮ”になる。ここで第３ビット線１０５を“Ｈｉｇｈ”にし、グラウンド線１０２を“Ｇｒｏｕｎｄ”にした場合、第３ビット線１０５から第３ＭＯＳトランジスタ１００ｃ、磁化自由領域１２、第２磁化固定領域１１ｂ、第２ＭＯＳトランジスタ１００ｂを経由して、グラウンド線１０２へと電流が流れ、“１”書き込みが行われる。
一方、情報“０”を書き込む場合、第１ワード線１０３ａは“Ｈｉｇｈ”に、第２ワード線１０３ｂは“Ｌｏｗ”に、第３ワード線１０３ｃは“Ｈｉｇｈ”に設定される。このとき、第１ＭＯＳトランジスタ１００ａは“ＯＮ”に、第２ＭＯＳトランジスタ１００ｂは“ＯＦＦ”に、第３ＭＯＳトランジスタ１００ｃは“ＯＮ”になる。ここで第３ビット線１０５を“Ｈｉｇｈ”にし、グラウンド線１０２を“Ｇｒｏｕｎｄ”にした場合、第３ビット線１０５から第３ＭＯＳトランジスタ１００ｃ、磁化自由領域１２、第１磁化固定領域１１ａ、第１ＭＯＳトランジスタ１００ａを経由して、グラウンド線１０２へと電流が流れ、“０”書き込みが行われる。
磁気メモリセル９０ａからの情報の読み出しは例えば以下のようにして行うことができる。まず第１ワード線１０３ａは“Ｌｏｗ”に、第２ワード線１０３ｂは“Ｌｏｗ”に、第３ワード線１０３ｃは“Ｈｉｇｈ”に設定される。このとき、第１ＭＯＳトランジスタ１００ａ、第２ＭＯＳトランジスタ１００ｂは“ＯＦＦ”に、第３ＭＯＳトランジスタ１００ｃは“ＯＮ”になる。ここで第２ビット線１０１を“Ｈｉｇｈ”にし、第３ビット線１０５を“ＯＮ”にすることで、電流は第２ビット線１０１からＭＴＪを貫通し、第３ＭＯＳトランジスタを経由し、第１ビット線１０５へと流れる。これによってデータの読み出しを行うことができる。
なお、ここで述べた回路構成、及び回路設定は、本発明に係る磁気抵抗効果素子８０での情報の書き込み、読み出しを行うための例である。すなわち、本発明がそれらの例に限定されるものではなく、他の回路構成、及び回路設定を用いても本発明を実施することは可能である。
（効果）
本発明の第１の効果として書き込み電流の低減がもたらされる。これは情報の書き込みの際に磁壁移動が起こる層が垂直方向に磁気異方性を有することに起因する。スピントランスファートルクを考慮に入れたＬＬＧ方程式を用いたマイクロマグネティクス計算から、垂直磁気異方性を有する材料で形成される磁壁は面内磁気異方性を有する材料で形成される磁壁に比べると、電流で駆動する場合に必要となる電流密度は十分小さく、一方磁界で駆動する場合に必要となる磁界は十分大きくなることがわかった。
スピントランスファートルクを考慮に入れたＬＬＧ方程式は、“Ｍｉｃｒｏｍａｇｎｅｔｉｃ ｕｎｄｅｒｓｔａｎｄｉｎｇ ｏｆ ｃｕｒｒｅｎｔ−ｄｒｉｖｅｎ ｄｏｍａｉｎ ｗａｌｌ ｍｏｔｉｏｎ ｉｎ ｐａｔｔｅｒｎｅｄ ｎａｎｏｗｉｒｅｓ”，Ａ．Ｔｈｉａｖｉｌｌｅ ｅｔ ａｌ．，Ｅｕｒｏｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．６９，ｐｐ．９９０−９９６（２００５）によれば、以下のようになる（ｐｐ．９９２，（３）式を参照）。
Figure 0005445133
左辺を磁化の時間変化（∂ｍ／∂ｔ）としたとき、右辺は［１］磁界によるトルクを表す項、［２］ダンピング項、［３］断熱スピントルク項、［４］非断熱スピントルク項により構成される。そして、マイクロマグネティクス計算から、垂直磁気異方性を有する材料で形成される磁壁は１×１０８［Ａ／ｃｍ２］程度の電流密度においても［３］の断熱スピントルク項により駆動される一方、面内磁気異方性を有する材料で形成される磁壁は１×１０８［Ａ／ｃｍ２］程度の電流密度では［４］の非断熱スピントルク項がなければ磁壁は駆動されないことがわかった。ここで、［３］の断熱スピントルク項による磁壁駆動の場合、過度に大きくないピニングのときには、ピニング磁界に依存せずに磁壁はピンサイトからデピンできることが知られている。従って、［３］の断熱スピントルク項での磁壁駆動が不可能な面内磁気異方性を有する材料に比べて、［３］の断熱スピントルク項での磁壁駆動が可能な垂直磁気異方性を有する材料は、強い磁壁のピニングと低電流密度による磁壁駆動を両立させ易いことがわかる。すなわち垂直磁気異方性を有する材料を用いることにより、熱安定性として十分な値を保った上で書き込みに要する電流を低減することが可能であることがわかる。
例えば、簡単な素子の構成例として素子幅（ｗ）を１００ｎｍ、膜厚（ｔ）を２ｎｍ、磁壁のピンサイトの幅の半分（ｑ０）を１５ｎｍとし、また飽和磁化（ＭＳ）を５００［ｅｍｕ／ｃｍ３］、スピン分極率（Ｐ）を０．５、磁壁のピンサイトの閾値磁界（ＨＣ）を１０００［Ｏｅ］を仮定する。この場合の熱安定性指標となるΔＥ／ｋＢＴは４０となる。ここでｋＢはボルツマン定数でＴは絶対温度である。このような系を仮定した場合の、磁壁をピンサイトからデピンさせるのに必要な電流密度は、マイクロマグネティクス計算から約２×１０７［Ａ／ｃｍ２］となることがわかった。このとき、当該素子の書き込み電流は０．０４［ｍＡ］となる。
一方で、面内方向に磁気異方性を有する材料を用いて同じ熱安定性指標（ΔＥ／ｋＢＴ＝４０）を実現する場合の例として、素子幅（ｗ）を１００ｎｍ、膜厚（ｔ）を１０ｎｍ、磁壁のピンサイトの幅の半分（ｑ０）を４０ｎｍとし、また飽和磁化（ＭＳ）を８００［ｅｍｕ／ｃｍ３］、スピン分極率（Ｐ）を０．７、磁壁のピンサイトの閾値磁界（ＨＣ）を５０［Ｏｅ］を仮定する。マイクロマグネティクス計算によればこのような系で磁壁をピンサイトからデピンさせるのに必要な電流密度は、約６×１０８［Ａ／ｃｍ２］となることがわかった。本来このような電流密度は発熱やエレクトロンマイグレーション効果の観点から素子に通ずることは非現実的ではあるが、ここでは比較のためにこの値を用いる。このとき、面内磁化膜での素子への書き込み電流は６［ｍＡ］となる。
このように、垂直方向に磁気異方性を有する材料を磁壁移動が起こる層に用いることで、面内方向に磁気異方性を有する材料を磁壁移動が起こる層に用いる場合と比較して、大幅な書き込み電流の低減がもたらされることがわかる。
なお、ここで用いたパラメータはあくまでも目安であり、他の値を用いることもできる。従って、書き込みに要する電流値や、熱安定性ΔＥ／ｋＢＴもそれに応じて変化するが、電流値と熱安定性は概ね連動して変化するため、上述のような面内磁化膜と垂直磁化膜での書き込み電流の大小関係が大幅に覆ることはない。
加えて、垂直方向に磁気異方性を有する材料において電流で磁壁を駆動する場合に必要となる電流密度は、面内方向に磁気異方性を有する材料とは異なり、膜厚が薄くなるほど低減することが、マイクロマグネティクス計算からわかった。膜厚を薄くすれば、当然トータルの電流量は低減するが、垂直磁気異方性材料では、これに加えて電流密度が低減するため、垂直磁気異方性材料を用いることにより、書き込み電流を効果的に低減することができる。
また本発明の第２の効果として、広い書き込みマージン、安定した書き込み動作がもたらされることが挙げられる。これは第１強磁性層１０が代表的には“三叉路”を有し、磁壁を完全に抜き切ることで書き込みを行うことに因っている。特開２００５−１９１０３２号公報で開示されている磁壁移動を利用したＭＲＡＭでは、磁壁を出発点となるピンサイトから、到達点となるピンサイトへと移動させることで書き込みを行う。この場合には、磁壁が到達点となるピンサイトを超えてしまう、或いは磁壁がピンサイトまで到達せずに止まってしまうことが懸念され、結果として書き込み電流の大きさやパルス長さはある有限なマージン内に限られる。加えて、書き込み電流が流れているときに、磁壁が到達点となるピンサイトまで辿り着いて、そこで止まっていたとしても、磁壁内の磁化の方向に起因したエネルギーが蓄えられている場合、電流が切られたときには磁壁が到達点となるピンサイトから脱出し、他の安定点へと移動してしまうことも懸念される。このような懸念点は、本発明における磁壁を完全に抜ききる書き込み方法によって解決される。
また本発明の第３の効果として、書き込み電流の制御の容易化や、周辺回路の簡略化がもたらされる。これも、第１強磁性層１０が代表的には“三叉路”を有することに因っている。本発明に係る磁気抵抗効果素子８０においては、第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂは、異なるスピン磁気モーメントを有する電子の供給源の役割を果たしていると言える。本実施の形態によれば、異なるスピンを有する電子は、同じ境界を通して磁化自由領域１２に注入される。言い換えれば、書き込み電流は、“０”書き込みの場合も、“１”書き込みの場合も、磁化自由領域１２の中で同じ方向に流れる。この場合、異なる書き込み電流も、第１強磁性層１０の磁化自由領域１２に対して一方向から供給するだけで十分である。従って、書き込み電流の制御や周辺回路の構成を簡略化することが可能となる。
本発明の第４の効果として、磁気シールドの省略に伴う低コスト化がもたらされる。これは、垂直磁気異方性材料では結晶磁気異方性が十分大きいため、外乱磁界に対する耐性が面内磁化膜に比べて極めて大きくなるたるためである。面内方向に磁気異方性を有する材料では、磁気シールドは事実上必須となるが、本発明に因れば外乱磁界耐性の保障に磁気シールドが必要となくなるため、低コストでの製造が可能となる。
（材料）
ここでは各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には前述のような磁化状態が実現できればいかなる材料を用いても構わない。
まず第１強磁性層１０、第２強磁性層３０、及び第３強磁性層１５の材料はＦｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが望ましい。さらにＰｔやＰｄを含むことで垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはＣｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏ、Ｇｄ−Ｆｅ−Ｃｏ、Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏなどが例示される。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。具体的にはＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕの積層膜などが例示される。なお、第３強磁性層１５は垂直磁気異方性を有する材料であってもよいし、面ない方向の磁気異方性を有する材料であってもよい。面内方向の磁気異方性を有する材料を用いる場合には、Ｃｏ−Ｆｅ、Ｎｉ−Ｆｅなどが例示される。
絶縁層２０は絶縁体から構成されることが望ましい。具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｎｉ−Ｏ、Ｈｆ−Ｏなどが例示される。ただし、この他に半導体や金属材料を用いても本発明は実施できる。具体的にはＣｒ、Ａｌ、Ｃｕ、Ｚｎなどが例示される。電極層１１５は電気抵抗の低い導電性の材料により構成されることが望ましい。具体的にはＣｕ、Ａｌなどが例示される。
（磁化固定領域の初期化方法）
次に、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化の初期化方法について説明する。第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化の初期化方法については様々な方法を用いることができる。図６乃至１３は、磁気抵抗効果素子８０の構成例、及びその初期化方法を示している。ただし、本発明はそれらに限定されるものではなく、ここで記述される以外の構成及び初期化方法を用いて第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化を反平行方向に初期化しても良い。
１．第１の構成例
図６は、本発明の実施例に係る磁気抵抗効果素子の第１の構成例を示す図である。第１の構成例では、第１強磁性層１０のうちの第１の磁化固定部１１ａに隣接して第１の第３強磁性層１５ａが設けられ、第２の磁化固定部１１ｂに隣接して第２の第３強磁性層１５ｂが設けられる。第１の第３強磁性層１５ａ、第２の第３強磁性層１５ｂはいずれも膜面垂直方向の磁気異方性成分を有する材料により構成される。また第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂには膜面垂直方向の保磁力に差が設けられる。第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂの間に保磁力の差が設けられるとき、膜面垂直方向に２段階の磁界を印加することによって初期化が可能となる。
例えば、第１の第３強磁性層１５ａの保磁力をＨｃａ、第２の第３強磁性層１５ｂの保磁力をＨｃｂとし、Ｈｃａ＞Ｈｃｂが成り立つものとする。また、第１強磁性層１０の保磁力Ｈｃ０は、Ｈｃｂ＞Ｈｃ０を満たすものとする。このとき、初めに膜面垂直方向（図の＋ｚ方向）にＨｅｘｔ１＞Ｈｃａなる外部磁界Ｈｅｘｔ１を印加する。そうすると、第１強磁性層１０、第１の第３強磁性層１５ａ、第２の第３強磁性層１５ｂの磁化はいずれも＋ｚ方向に飽和する。次、にＨｃａ＞Ｈｅｘｔ２＞Ｈｃｂを満たす外部磁界Ｈｅｘｔ２を−ｚ方向に印加する。このとき、第１の第３強磁性層１５ａは磁化反転が起こらず、従って第３の第３強磁性層１５ａと磁気的に結合した第１磁化固定領域１１ａの磁化も反転が起こらない。そして、これ以外の部分ではＨｅｘｔ２による磁化反転が起こるため、図２での右側の図、図３での右側の図の“１”状態への初期化が可能となる。
膜面垂直方向への保磁力の差は、以下に挙げるいくつかの方法によって実現できる。
そのうちの第１の方法においては、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂが異なる材料により構成される。ここで膜面垂直方向への保磁力の異なる材料を用いることによって、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂの間に保磁力差を設けることができる。なお、保磁力の異なる材料は、構成元素や組成を変えることによって実現することもできるし、結晶構造や欠陥等の構造、組織的な要因によって実現することもできる。
また、第２の方法においては、第１の第３強磁性層１５ａと、第２の第３強磁性層１５ｂで磁化容易軸の方向が異なるようにして構成される。このとき両方の第３強磁性層１５の磁化を略同方向に揃えた後、一方の第３強磁性層１５のみが磁化反転をするような方向に磁界を印加することによって、初期化が可能となる。磁化容易軸の違いは結晶磁気異方性によって実現することもできるし、形状磁気異方性によって実現することもできる。
また、第３の方法においては、第１の第３強磁性層１５ａと、第２の第３強磁性層１５ｂの膜厚が異なるようにして設けられる。このとき、一般的には膜厚が厚いほど垂直方向の保磁力は大きくなるため、これによって保磁力の差を設けることができる。
また、第４の方法においては、一方の第３強磁性層１５に補助層が隣接して設けられる。補助層の材料としては、磁気異方性の大きな強磁性材料を用いてもよく、また磁気異方性の小さな強磁性材料を用いてもよく、また反強磁性体材料を用いてもよい。補助層が隣接して設けられた方の第３強磁性層１５では保磁力が変化するため、これによって第３強磁性層１５の間での保磁力の差を設けることができる。なお、補助層として磁気異方性の大きな強磁性材料を用いた場合には、補助層が隣接して設けられる第３強磁性層１５の見かけ上の保磁力は増加する。また補助層として磁気異方性の小さな強磁性材料を用いた場合には、補助層が隣接して設けられる第３強磁性層１５の見かけ上の保磁力は減少する。また補助層として反強磁性材料を用いた場合には、補助層が隣接して設けられる第３強磁性層１５の見かけ上の保磁力は増加する。なお、補助層の第３強磁性層１５に対する位置は任意であり、さらには磁気的に結合していればよく、電気的には隔離されていてもよい。
また、第５の方法においては、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂが異なるサイズにパターニングされる。このとき、サイズの大きい方の第３強磁性層１５は保磁力が小さくなる。これによって第３強磁性層１５の間での保磁力の差を設けることができる。
また、第６の方法においては、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂのうちの少なくとも一方がｘｙ平面において異方的な形状で、かつ互いに異なる形状にパターニングされる。さらに、初期化に用いる磁界としては、膜面垂直方向であるｚ成分に加えて、ｘ、ｙ成分を含む磁界を印加する。このとき、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂには印加磁界方向での保磁力差が生じるため、これによって初期化が可能となる。
また、以上に挙げた他の方法によって第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂの間に保磁力差を設けることもできる。さらに、以上に挙げた方法は組み合わせて用いることもできる。
２．第２の構成例
図７Ａ、図７Ｂ及び図７Ｃは、本発明の実施例に係る磁気抵抗効果素子の第２の構成例を示す斜視図、平面図及び断面図である。ただし、図７Ｂはｘｙ平面図であり、図７Ｃは図７ＢにおけるＡ−Ｏ−Ｂ断面図である。第２の構成例では、第１強磁性層１０のうちの第１の磁化固定部１１ａに隣接して第１の第３強磁性層１５ａが設けられ、第２の磁化固定部１１ｂに隣接して第２の第３強磁性層１５ｂが設けられる。第１の第３強磁性層１５ａ、第２の第３強磁性層１５ｂはいずれも膜面長手方向の磁気異方性成分を有する材料により構成される。また、第１強磁性体層１０、絶縁層２０、及び第２強磁性体層３０で磁気トンネル接合（ＭＴＪ）が形成されている。
図７Ｂ、図７Ｃには第２の構成例における各部位の磁化方向として取り得る状態の例が白矢印で示されている。すなわち、磁化自由領域１２は膜面垂直方向±ｚ方向のいずれか、第１の磁化固定部１１ａは膜面垂直方向の−ｚ方向、第２の磁化固定部１１ｂは膜面垂直方向＋ｚ方向にそれぞれ磁化されている。しかし、第１の磁化固定部１１ａのうちの第１の第３強磁性層１５ａに接した部分、及び第２の磁化固定部１１ｂのうちの第２の第３強磁性層１５ｂに接した部分は、第３強磁性層１５と同様に、それぞれ膜面長手方向の磁化を有している。なお、第２強磁性体層３０は膜面垂直方向＋ｚ方向に磁化されている。
図７Ｂ、図７Ｃに示されるような磁化状態は、図８に示されるような初期化過程によって実現することができる。図８は、本発明の実施例に係る磁気抵抗効果素子の第２の構成例の初期化方法を説明する概念図である。図８は図７ＢにおけるＡ−Ｏ−Ｃ断面を示している。第２の構成例においては、例えば最初に＋ｙ方向に一様かつ十分大きな外部磁界を印加する。このときの第１強磁性層１０と第３強磁性層１５の磁化状態が図８での上側の図において矢印で示されている。図８での上側の図に示されるように、外部磁界によって第１強磁性層１０及び第３強磁性層１５の磁化は膜面長手方向に飽和する。次に、この磁界を緩やかに立ち下げる。このとき、図８での下側の図に示されるような磁化の緩和が起こる。すなわち、第１強磁性層１０は膜面垂直方向の磁気異方性を有するために、磁化は膜面垂直方向へと回転を始める。一方、第１強磁性層１０における第３強磁性層１５との接点付近では、磁化が緩やかに繋がるように回転する。従って、図８での下側の図に示されるように第１の第３強磁性層１５ａとの接点付近の磁化は下向きに回転し、一方、第２の第３強磁性層１５ｂとの接点付近の磁化は上向きに回転する。これによって第１磁化固定領域１１ａと第２磁化固定領域１１ｂでは互いに反平行方向の磁区が成長し、最終的に図７Ｂ、図７Ｃに示されるような、磁化状態が実現される。
第１強磁性層１０と第３強磁性層１５の位置関係については、上述のような原理に基づく初期化ができる範囲で任意性がある。従って、例えば第３強磁性層１５は第１強磁性層１０よりも＋ｚ方向に設けられてもよい。また、第３強磁性層１５が第１強磁性層１０に対して磁気的に結合しており、電気的には隔離されていてもよい。また、第１の第３強磁性層１５ａ、第２の第３強磁性層１５ｂの磁気特性は同じでもよいし異なっていてもよい。
第３強磁性層１５は初期化の際に第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化を反平行方向に回転させる働きとともに、第１磁化固定領域１１ａと磁化自由領域１２の境界、及び第１磁化固定領域１１ｂと磁化自由領域１２の境界のいずれか一方に形成される磁壁をピニングする働きを持たせることもできる。
なお、第２の構成例の場合には、第３強磁性層１５と結合する第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの一部は、膜面長手方向を向く。このように第１磁化固定領域１１ａ、第２磁化固定領域１１ｂのうちの一部が膜面長手方向を向く場合にも、本発明を実施することができる。ただし、磁化自由領域１２との境界付近においては、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は膜面垂直方向で略反平行方向を向いていることが好ましい。
３．第３の構成例
図９Ａ、図９Ｂ及び図９Ｃは、本発明の実施例に係る磁気抵抗効果素子の第３の構成例を示す斜視図、平面図及び断面図である。ただし、図９Ｂはｘｙ平面図であり、図９Ｃは図９ＢにおけるＡ−Ｏ−Ｂ断面図である。第３の構成例では、第１強磁性層１０のうちの第１の磁化固定部１１ａに隣接して第１の第３強磁性層１５ａが設けられ、第２の磁化固定部１１ｂに隣接して第２の第３強磁性層１５ｂが設けられる。第１の第３強磁性層１５ａ、第２の第３強磁性層１５ｂはいずれも膜面垂直方向の磁気異方性成分を有する材料により構成される。また、第１強磁性体層１０、絶縁層２０、及び第２強磁性体層３０で磁気トンネル接合（ＭＴＪ）が形成されている。
図９Ｂ、図９Ｃには第３の構成に例における各部位の磁化方向として取り得る状態の例が矢印で示されている。すなわち、磁化自由領域１２は膜面垂直方向±ｚ方向のいずれか、第１の磁化固定部１１ａは膜面垂直方向の−ｚ方向、第２の磁化固定部１１ｂは膜面垂直方向＋ｚ方向にそれぞれ磁化されている。同様に、第１の第３強磁性層１５ａ及び第２の第３強磁性層１５ｂはそれぞれ膜面長手方向の磁化を有している。なお、第２強磁性体層３０は膜面垂直方向＋ｚ方向に磁化されている。
図９Ｂ、図９Ｃに示されるような磁化状態は、図１０に示されるような初期化過程によって実現することができる。図１０は、本発明の実施例に係る磁気抵抗効果素子の第３の構成例の初期化方法を説明する概念図である。図１０は図９ＢにおけるＡ−Ｏ−Ｃ断面を示している。第３の構成例においては、例えば最初に＋ｙ方向に一様かつ十分大きな外部磁界を印加する。このときの第１強磁性層１０と第３強磁性層１５の磁化状態が図１０での上側の図において矢印で示されている。図１０での上側の図に示されるように、外部磁界によって第１強磁性層１０及び第３強磁性層１５の磁化は膜面長手方向に飽和する。次に、この磁界を緩やかに立ち下げる。このとき、図１０での下側の図に示されるような磁化の緩和が起こる。すなわち、第１強磁性層１０、第３強磁性層１５はいずれも膜面垂直方向の磁気異方性を有するために、磁化は膜面垂直方向へと回転を始める。このとき、第３強磁性層１５と第１強磁性層１０の接点付近では、磁化が緩やかに繋がるように回転する。従って、図１０での下側の図に示されるように第１の第３強磁性層１５ａ側の磁化は下向きに回転し、一方第２の第３強磁性層１５ｂ側の磁化は上向きに回転する。これによって第１磁化固定領域１１ａと第２磁化固定領域１１ｂでは互いに反平行方向の磁区が成長し、最終的に図９Ｂ、図９Ｃに示されるような、磁化状態が実現される。
第１強磁性層１０と第３強磁性層１５の位置関係については、上述のような原理に基づく初期化ができる範囲で任意性がある。従って、例えば第３強磁性層１５は第１強磁性層１０よりも＋ｚ方向に設けられてもよい。また、第３強磁性層１５が第１強磁性層１０に対して磁気的に結合しており、電気的には隔離されていてもよい。また、第１の第３強磁性層１５ａ、第２の第３強磁性層１５ｂの磁気特性は同じでもよいし異なっていてもよい。
第３強磁性層１５は初期化の際に第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化を反平行方向に回転させる働きとともに、第１磁化固定領域１１ａと磁化自由領域１２の境界、及び第１磁化固定領域１１ｂと磁化自由領域１２の境界のいずれか一方に形成される磁壁をピニングする働きを持たせることもできる。
４．第４の構成例
図１１Ａ及び図１１Ｂは、本発明の実施例に係る磁気抵抗効果素子の第４の構成例を示す平面図及び斜視図である。図１１Ｃは、本発明の実施例に係る磁気抵抗効果素子の第４の構成例の別の例を示す斜視図である。ただし、図１１Ａはｘｙ平面図である。第４の構成例では、第１強磁性層１０のうちの第１の磁化固定部１１ａと第２の磁化固定部１１ｂのいずれか一方に隣接して第３強磁性層１５が設けられる図１１Ａでは、例として第１の磁化固定部１１ａに隣接して設けられている。第３強磁性層１５の材料は、膜面垂直方向の磁気異方性を有する材料により構成されてもよいし、膜面長手方向の磁気異方性を有する材料により構成されてもよい。
第４の構成例は、本質的には第１の構成例と同一である。すなわち、第１磁化固定領域１１ａと第２の磁化固定領域１１ｂの間で保磁力に差が設けれ、この保磁力の差を利用して初期化を行うことができる。例えば第３強磁性層１５が第１磁化固定領域１１ａに隣接しているものとし、第３強磁性層１５の保磁力が第１強磁性層１０に比べて大きい場合、見かけ上は第１磁化固定領域１１ａの保磁力が第２磁化固定領域１１ｂに比べると大きくなる。従って、２段階に分けて磁界を印加することにより第１の構成例で説明したようにして初期化が可能である。
なお、第３強磁性層１５として膜面長手方向の磁気異方性を有する材料を用い、かつ膜面方向の磁界を印加して初期化することもできる。また、第３強磁性層１５の位置としては、図１１Ｂに示されるように第１強磁性層１０よりも＋ｚ側に設けてもよいし、図１１Ｃに示されるように第１強磁性層１０よりも−ｚ側に設けられてもよい。
５．第５の構成例
図１２Ａ及び図１２Ｂは、本発明の実施例に係る磁気抵抗効果素子の第５の構成例を示す斜視図及び平面図である。図１２Ｂはｘｙ平面図を示している。第５の構成例においては、第３強磁性層１５は省略される。この場合も以下のようにしてｘｙ面内での適切な磁界を印加することによって、第１強磁性層１０の初期化が可能である。
図１３は、本発明の実施例に係る磁気抵抗効果素子の第５の構成例の初期化方法を説明する概念図である。第５の構成例においては、はじめに一様かつ十分大きな外部磁界を−ｘ方向に印加する。このとき、図１３での上側の図に矢印で示されるように第１強磁性層１０の磁化は−ｘ方向に飽和した状態となる。第１強磁性層１０のエッジには磁極１が発生する。次に、外部磁界を立ち下げる。このとき図１３での中央の図に示されるように磁極１によって発生する反磁界によって第１強磁性層１０の磁化にはトルク２が働く。ここでトルク２は第１磁化固定領域１１ａと第２磁化固定領域１１ｂで反平行方向になる。このようなトルク２が働くとき、第１強磁性層１０は膜面垂直方向の磁気異方性を有しているため、トルク２と同方向に磁化回転が起こる。その結果として、図１３での下側の図に示されるように、第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化は互いに反平行方向を向く。
第５の構成例において、図１３での中央の図に示される第１磁化固定領域１１ａと第２磁化固定領域１１ｂで反磁界によって働くトルク２が反平行方向となるならば、第１強磁性層１０の形状としてはいかなる形状であっても構わない。同様に外部磁界の方向も図１３での中央の図では−ｘ方向とする例について示したが、これ以外の方向を用いてもよい。
また、図１３に示される第５の構成例における初期化過程では、初期化後の磁化自由領域１２の磁化方向は定まらない。しかし、磁化自由領域１２の他端（第１、第２磁化固定領域１１ａ、１１ｂと接続される側とは反対側）のエッジを斜め方向にパターニングすることによって、磁化自由領域１２の初期化後の磁化方向も定めることができる。
上記各構成例は、互いに矛盾が発生しない限り、その少なくとも二つを組み合わせて使用することも可能である。
（第１の変形例）
図１４Ａ〜図１４Ｃ、図１５Ａ〜図１５Ｃ、図１６Ａ〜図１６Ｄは、本発明の実施例に係る磁気抵抗効果素子の第１の変形例の構造を模式的に示す平面図である。これらの図に示される第１の変形例は、第１強磁性層１０のｘｙ平面形状に関する。
図１４Ａ〜図１４Ｃでは磁化自由領域１２、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの長手方向のなす角についての変形例が示されている。図１Ｂでは、磁化自由領域１２の長手方向であるｘ方向と、第１磁化固定領域１１ａの長手方向であるｓ方向と、第２磁化固定領域１１ｂの長手方向であるｔ方向との間の成す角はいずれも約１２０度として描かれている。しかし、これらの角は如何様であっても構わない。例えば図１４Ａに示されるようにｓ方向とｔ方向の成す角が他の角に比べて小さくてもよい。また、図１４Ｂに示されるようにｓ方向とｔ方向の成す角が他の角に比べて大きくても構わない。更に、図１４Ｃに示されるようにｓ方向とｘ方向、ｔ方向とｘ方向のなす角が異なっていてもよい。
図１５Ａ〜図１５Ｃでは磁化自由領域１２、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの幅についての変形例が示されている。図１Ｂでは磁化自由領域１２、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの幅はどれも等しく描かれている。しかし、これらの幅は如何様であっても構わない。例えば図１５Ａのように第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの幅が磁化自由領域１２に比べて狭くてもよい。図１５Ｂに示されるように、逆に、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの幅が磁化自由領域に比べて広くてもよい。あるいは、図１５Ｃに示されるように、磁化自由領域１２、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの幅が互いに異なっていてもよい。
図１６Ａ〜図１６Ｄでは第１強磁性層に平面形状の変調が設けられる変形例が示されている。図１Ｂでは第１強磁性層１０は３つの長方形により構成された形状をしているが、本発明を実施するのに必要な第１強磁性層１０の形状には任意性がある。例えば、図１６Ａに示されるように、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２の間にはノッチ（くびれ）Ｎが設けられてもよい。ノッチＮを設けることによって、静的な状態での磁壁の面積が小さくなるため、磁壁のピンポテンシャルが強くなる。加えて、書き込むときには磁壁のピンサイトでの電流密度が増大するため、熱安定性が向上すると同時にデピンに必要な電流密度は低減される。
また、図１６Ｂに示されるように磁化自由領域１２の幅は、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂから遠ざかるにしたがって細くなるように形成してもよい。磁化自由領域１２の幅をこのように形成した場合、書き込み動作時にピンサイトからデピンした磁壁はその面積が小さくなる方向に動こうとするため、磁壁が磁化自由領域１２の端部（磁化固定領域１２とは反対側）から抜け易くなり、書き込みをより容易に行うことができる。
また、図１６Ｃに示されるように第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２は屈折していてもよいし、緩やかに曲がっていてもよい。なお、図１６Ｃでは第１磁化固定領域１１ａ、第２磁化固定領域１１ｂが屈折している例が示されている。しかし、これ以外の組み合わせを用いてもよい。特に、図８、図１０で示されるような初期化方法で第１強磁性層１０を初期化する場合、各領域の形状を調整することにより、所望の初期化過程をより安定して実現することができる。
また、図１６Ｄに示されるように第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２は滑らかに繋がるように形成されてもよい。このように第１及び第２磁化固定領域１１ａ、１１ｂと磁化自由領域１２を滑らかに繋がるように形成することにより、書き込み電流が導入されたときの、局所的な電流密度の上昇を回避することができる。それにより、動作安定性や信頼性、素子寿命を向上させることができる。
（第２の変形例）
図１７Ａ、図１７Ｂ、図１８、図１９Ａ〜図１９Ｃは、本発明の実施例に係る磁気抵抗効果素子の第２の変形例の構造を模式的に示す平面図である。第２の変形例は第３強磁性層１５のサイズ、数、及び第１強磁性層１０との位置関係に関する。なお、これらの図では図６、図７Ａ〜図７Ｃ、図９Ａ〜図９Ｃを用いて説明されたように、第３強磁性層１５が第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂに隣接して二つ以上設けられる場合について示している。しかし、本変形例は他の形態、例えば第３強磁性層１５が第１磁化固定領域１１ａ、第２磁化固定領域１１ｂのいずれか一方に隣接する場合などにも適用できる。
図１７Ａ、図１７Ｂでは第３強磁性層１５のサイズについての変形例が示されている。磁気抵抗効果素子８０においては第３強磁性層１５のサイズは如何様であっても構わない。例えば図１７Ａに示されるように、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂに比べて大きく形成されてもよい。また、図１７Ｂに示されるように、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂに比べて小さく形成されてもよい。また、図では第３強磁性層１５の形状は長方形として描かれているが、第３強磁性層１５の形状は円、楕円、正方形、多角形等、如何様であっても構わない。また、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂのサイズ、形状は互いに異なっていてもよい。また、第１の第３強磁性層１５ａ又は第２の第３強磁性層１５ｂは、ｘｙ平面においてそれぞれ第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの全域を覆ってもよいし、一部分のみを覆っていてもよい。
図１８では第３強磁性層１５のサイズ、数についての変形例が示されている。磁気抵抗効果素子８０においては第３強磁性層１５のサイズ、及び数は如何様であっても構わない。例えば図１８に示されるように第３強磁性層１５は２つ以上設けられてもよい。また、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂのサイズ、形状、数は互いに異なっていてもよい。
図１９Ａ〜図１９Ｃでは第３強磁性層１５と第１強磁性層１０との位置関係についての変形例が示されている。すなわち、第３強磁性層１５と第１強磁性層１０との位置関係についても任意性がある。例えば図１９Ａに示されるように第３強磁性層１５は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの端部のみに隣接して設けられてもよい。また、図１９Ｂに示されるように第３強磁性層１５は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの根元のみに隣接して設けられてもよい。さらに、図１９Ｃに示されるように第３強磁性層１５の長手方向の中心線を、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの中心線に対してずらして設けられてもよい。また、第１の第３強磁性層１５ａと第２の第３強磁性層１５ｂは、それぞれ第１磁化固定部１１ａ、第２磁化固定領域１１ｂに対して異なる位置関係で設けられてもよい。この他、第３強磁性層１５は第１強磁性層１０と磁気的に結合していればよく、電気的には隔離されていてもよい。
（第３の変形例）
図２０Ａ、図２０Ｂは、本発明の実施例に係る磁気抵抗効果素子の第３の変形例の構造を模式的に示す断面図である。第３の変形例は第１強磁性層１０、第３強磁性層１５の断面形状に関する。なお、図２０Ａ、図２０Ｂでは第１強磁性層１０に隣接して第３強磁性層１５が設けられる例について示している。しかし、前述のように第３強磁性層１５が省略された場合についても、本変形例は適用できる。
本発明に係る磁気抵抗効果素子８０においては、第１強磁性層１０、第３強磁性層１５の断面形状に関しては、任意性がある。例えば、図２０Ａに示されるように、第１強磁性層１０には断面においてくびれＫが設けられてもよい。特に図２０Ａに示されるように磁壁のピンサイトとなる磁化固定領域（図の例では第２磁化固定領域１１ｂ）と磁化自由領域１２との境界部分にくびれＫが設けられる場合、磁壁のピンポテンシャルが増大する上、デピンの際に局所的に電流密度が増加するため、熱安定性が向上すると同時にデピンに必要な電流密度は低減される。なお、図２０Ａでは第１強磁性層１０の下側の面にくびれが設けられる例が示されている。しかし、これは上側であってもよく、あるいは両側であってもよい。またくびれではなく、断面的に突起が設けられてもよい。
また、図２０Ｂは別の第３の変形例の構造を模式的に示している。図２０Ｂに示されるように第１強磁性層１０には段差が設けられてもよい。特に図２０Ｂに示されるように磁壁のピンサイトとなる磁化固定領域（図の例では第２磁化固定領域１１ｂ）と磁化自由領域１２との境界部分に段差が設けられる場合、磁壁のピンポテンシャルが増大するため、熱安定性が向上する。
（第４の変形例）
図２１〜図２３は、本発明の実施例に係る磁気抵抗効果素子の第４の変形例の構造を模式的に示す断面図、及び斜視図である。第４の変形例は第１強磁性層１０に対する第３強磁性層１５、電極層１１５、第２強磁性層３０の相対的な位置関係に関する。図１Ａ、図１Ｃでは、第３強磁性層１５、電極層１１５は第１強磁性層１０に対して下側（−ｚ方向）に設けられ、一方第２強磁性層３０は第１強磁性層１０に対して上側（＋ｚ方向）に設けられる例が示されている。しかし、本発明において、第１強磁性層１０に対する第３強磁性層１５、電極層１１５、第２強磁性層３０の相対的な位置関係はその例に限定されるものではない。すなわち、電極層１１５は第１強磁性層１０に隣接して設けられ、第２強磁性層３０の少なくとも一部は絶縁層２０を介して第１強磁性層１０の磁化自由領域１２の少なくとも一部に接続して設けられ、第３強磁性層１５の少なくとも一部は第１強磁性層１０の第１、または第２磁化固定領域１１ａ、１１ｂの少なくとも一部に磁気的に接続して設けられていればよく、当該相対的な位置関係に限定されない。
例えば、図２１のように第３強磁性層１５は第１強磁性層１０に対して上側（＋ｚ方向）に設けられてもよい。また、図２２に示されるように電極層１１５は第１強磁性層１０に対して上側（＋ｚ方向）に設けられてもよい。また、図２３に示されるように絶縁層２０、及びそれに隣接して第１強磁性層１０とは反対側に設けられる第２強磁性層３０は、第１強磁性層１０に対して下側（−ｚ方向）に設けられてもよい。なお、図２３のように第２強磁性層３０が磁化自由領域１２に比べて十分大きな形状で形成された場合、第２強磁性層３０から磁化自由領域１２への漏れ磁束の影響が軽減される上、ヒートシンクの役割も果たすことができ、書き込み動作時の第１強磁性層１０の温度上昇を防ぐことができる。
（第５の変形例）
図２４、図２５Ａ、図２５Ｂ、図２６Ａ、図２６Ｂは、本発明の実施例に係る磁気抵抗効果素子の第５の変形例での書き込み電流の経路を模式的に示す断面図及び斜視図である。本発明に係る磁気抵抗効果素子８０では、第１磁化固定領域１１ａと磁化自由領域１２との間、又は第２磁化固定領域１１ｂと磁化自由領域１２との間に書き込み電流を通じることにより書き込みを行う。この書き込み電流はどのような経路で供給され、どのような経路へと流れていっても構わない。
図２４は書き込み電流の経路に関する第１の例を示している。第１の例においては、電極層１１５から磁化自由領域１２へと供給された書き込み電流は磁化固定領域１１を通った後、第３強磁性層１５を経由して外部の配線へと流れる。この場合には第３強磁性層１５に隣接して他の電極層が設けられることが望ましい。
図２５Ａ及び図２５Ｂは書き込み電流の経路に関する第２の例を示している。第２の例においては、電極層１１５から磁化自由領域１２へと供給された書き込み電流は磁化固定領域１１を通った後、他の電極層１１５を経由して外部の配線へと流れる。なお、図２５では第２磁化固定領域１１ｂに隣接する第２の電極層１１５ｂが図示されているが、同様にして第１磁化固定領域１１ａには第１の電極層１１５ａが隣接して設けられる。このとき、第３強磁性層１５は設けられてもよく、設けられなくてもよい。また第３強磁性層１５が設けられる場合、図２５Ａに示されるように第３強磁性層１５は電極層１１５よりも外側に設けられてもよく、また図２５Ｂに示されるように第３強磁性層１５は電極層１１５よりも内側に設けられてもよい。
図２６Ａ及び図２６Ｂも第２の例の変形例である。図２６Ａはその断面図を、図２６Ｂは斜視図をそれぞれ示している。図２６Ａ及び図２６Ｂにおいても、書き込み電流は第３強磁性層１５を経路に含まない。また図２６Ａ及び図２６Ｂでは第３強磁性層（図の例では第２の第３強磁性層１５ｂ）と電極層（図の例では第２の電極層１１５ｂ）は磁化固定領域（図の例では第２の磁化固定領域１１ｂ）に対して異なる面に設けられる。図２６Ａ及び図２６Ｂの場合は図２５Ａ及び図２５Ｂの場合と比較して、電極層１１５（図の例では第２の電極層１１５ｂ）と第３強磁性層１５（図の例では第２の第３強磁性層１５ｂ）をｘｙ平面においてオーバーラップするように設けることができ、セル面積を縮小することができる。
また、図７Ａ〜図７Ｃ、図８を用いて説明されたように、第３強磁性層１５として膜面長手方向に磁気異方性を有する材料を用いた場合、図２５Ａ、図２６Ａ及び図２６Ｂに示されるような第２の例が好適である。これは、図２４に示されるような第１の例のように書き込み電流が第３強磁性層１５を経由する場合、あるいは、図２５Ｂのように書き込み電流が第３強磁性層１５の直上を経由する場合、磁壁駆動に寄与する伝導電子は長手方向のスピン偏極成分を含んだ状態で第１強磁性層１０へと供給されるため、これによって第１強磁性層１０の磁気モーメントが影響を受けることが懸念され、実質的には書き込み電流に関するマージンが限られてしまうためである。
また、図２５Ａ及び図２５Ｂ、図２６Ａ及び図２６Ｂに示されるような、書き込み電流が第３強磁性層１５を経由しない場合、第３強磁性層１５と第１強磁性層１０は磁気的に結合してさえすればよく、電気的には隔離されていても構わない。従って、第３強磁性層１５が異なるビット間で共有されても構わない。
（第６の変形例）
図２７は、本発明の実施例に係る磁気抵抗効果素子の第６の変形例での書き込み方法を模式的に示す断面図である。本発明に係る磁気抵抗効果素子８０の書き込み方法としては、第１磁化固定領域１１ａと磁化自由領域１２との間、または第２磁化固定領域１１ｂと磁化自由領域１２との間で電流を通ずることによって、第１磁化固定領域１１ａと磁化自由領域１２との境界、または第２磁化固定領域１１ｂと磁化自由領域１２との境界に形成される磁壁（ＤＷ）を移動させることで行う。しかし、このとき磁壁（ＤＷ）は磁化自由領域１２では第２強磁性層３０とｘｙ平面においてオーバーラップする領域を超えさえすればよい。従って、図２に示されるように、書き込みにおいては磁壁を磁化自由領域１２の端部から完全に抜ききってもよいが、図２７での右側の図に示されるように抜ききらずに、残してもよい。なお、図２７では磁壁は磁化自由領域１２と電極層１１５の境界付近で止まる例について示されているが、磁壁が止まる位置は、第２強磁性層３０とオーバーラップする領域を超えさえすればどこであっても構わない。
また磁壁を効果的に止めるためには、磁化自由領域１２のうちの第２強磁性層３０とオーバーラップする領域よりも外側（図では右側）において磁壁のピンサイトを設けてもよい。磁壁のピンサイトを形成するためには、図示されないが、前述のようにノッチＮ、段差、くびれＫなどが利用できる。また、磁化自由領域１２に平面形状の変調を設ける方法を利用することもできる。例えば、磁化自由領域１２の端部の幅を広くし、電流密度が低くなるようにすることによって、磁化自由領域１２の幅が広くなる位置において磁壁を止めることもできる。
（第７の変形例）
図２８Ａ〜図２８Ｃは、本発明の実施例に係る磁気抵抗効果素子の第７の変形例の構造を模式的に示す平面図である。本発明に係る第１強磁性層１０の形状が任意であることは第１の変形例で説明されるとおりであるが、第７の変形例においてはこの任意性がさらに拡張される。すなわち、第１の変形例においては第１強磁性層１０が“三叉路”状に形成されるものとしている。しかし、本発明においては第１磁化固定領域１１ａと第２磁化固定領域１１ｂはともに磁化自由領域１２の一部に接続されればよく、その位置関係は任意である。従って、図２８Ａ、図２８Ｂに示されるように、“三叉路”を形成することなく本発明を実施することも可能である。さらに、図２８Ｃに示されるように、第１強磁性層１０と同じレイヤーに電極層１１５を設け、第１、及び第２磁化固定領域１１ａ、１１ｂから磁化自由領域１２を通り、電極層１１５へと繋がる経路で書き込み電流を通ずることで書き込みを行ってもよい。
上記各変形例は、互いに矛盾が発生しない限り、その少なくとも二つを組み合わせて使用することも可能である。
本発明の磁気ランダムアクセスメモリや磁気抵抗効果素子の活用例として、携帯電話、モバイルパソコンやＰＤＡに使用される不揮発性の半導体記憶装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが例示される。
本発明では、電流駆動磁壁移動の起こる第１強磁性層が、膜面垂直方向に磁気異方性を有する材料から構成されている。それにより、スピン偏極電流を考慮に入れたＬＬＧ方程式のうちのスピントルク項で示される効果によって小さな電流密度でも磁壁を駆動することができる。このとき閾値磁界による影響をほとんど受けることなく磁壁移動が可能となるため、高い熱安定性や外乱磁界耐性を維持したまま書き込みに要する電流を低減することができる。特に、膜厚を薄くすることによりスピントルク項による磁壁駆動での閾値電流密度を低減することができる。そのため、書き込み電流密度は低減され、書き込み電流が１ｍＡよりも十分小さく低減されたＭＲＡＭを提供することができる。これに加えて、本発明では、磁化自由領域から第１磁化固定領域に書き込み電流を流すこと、及び、磁化自由領域から第２磁化固定領域に書き込み電流を流すことで、それぞれ第１データ及び第２データを磁化自由領域に書き込むことができる。この書込みは、磁壁を完全に抜き切ることによって行われるので、磁壁を安定点に止める必要がないため、書き込みのエラーの起こる確率を極めて小さく低減することができる。それにより、本発明は、書き込み電流や電流密度が十分小さく低減されつつ、書込みエラーが起こり難い電流駆動磁壁移動現象を利用したＭＲＡＭを提供することができる。
以上、実施形態（複数の構成例及び変形例を含む）を本発明を説明したが、本発明は上記実施形態（複数の構成例及び変形例を含む）に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、２００７年９月１９日に出願された特許出願番号２００７−２４２２０３号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (14)

  1. 第１強磁性層と、
    前記第１強磁性層に隣接して設けられる絶縁層と、
    前記絶縁層に隣接して前記第１強磁性層とは反対側に設けられる第２強磁性層とを具備し、
    前記第１強磁性層は、
    反転可能な磁化を有し、前記第２強磁性層とオーバーラップする磁化自由領域と、
    第１固定磁化を有し、前記磁化自由領域の一部に接続される第１磁化固定領域と、
    第２固定磁化を有し、前記磁化自由領域の前記一部に接続される第２磁化固定領域とを備え、
    前記第１強磁性層は膜面垂直方向への磁気異方性を有し、
    前記第１固定磁化と前記第２固定磁化は、膜面垂直方向で、互いに反平行に固定され、
    前記第１磁化固定領域と前記磁化自由領域との間、又は、前記第２磁化固定領域と前記磁化自由領域との間で電流を流して磁壁を移動させることで、前記第１強磁性層にデータを記録する
    磁気ランダムアクセスメモリ。
  2. 請求項１に記載の磁気ランダムアクセスメモリにおいて、
    前記磁化自由領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、三叉路を形成する
    磁気ランダムアクセスメモリ。
  3. 請求項１又は２に記載の磁気ランダムアクセスメモリにおいて、
    前記第１磁化固定領域及び前記第２磁化固定領域のうちの少なくとも一部に隣接して設けられた第３強磁性層を更に具備する
    磁気ランダムアクセスメモリ。
  4. 請求項３に記載の磁気ランダムアクセスメモリにおいて、
    前記第３強磁性層が膜面垂直方向への磁気異方性を有する材料により構成される
    磁気ランダムアクセスメモリ。
  5. 請求項３に記載の磁気ランダムアクセスメモリにおいて、
    前記第３強磁性層が膜面長手方向への磁気異方性を有する材料により構成される
    磁気ランダムアクセスメモリ。
  6. 請求項１乃至５のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
    前記磁化自由領域が、前記第１磁化固定領域及び前記第２磁化固定領域との接続部とは反対側の端部に向かって幅が狭くなる
    磁気ランダムアクセスメモリ。
  7. 請求項１乃至５のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
    前記第１強磁性層にノッチが設けられる
    磁気ランダムアクセスメモリ。
  8. 請求項１乃至５のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
    前記第１強磁性層は、断面形状の変調が設けられている
    磁気ランダムアクセスメモリ。
  9. 磁気ランダムアクセスメモリのデータの書き込み方法であって、
    ここで、前記磁気ランダムアクセスメモリは、
    第１強磁性層と、
    前記第１強磁性層に隣接して設けられる絶縁層と、
    前記絶縁層に隣接して前記第１強磁性層とは反対側に設けられる第２強磁性層とを具備し、
    前記第１強磁性層は、
    反転可能な磁化を有し、前記第２強磁性層とオーバーラップする磁化自由領域と、
    第１固定磁化を有し、前記磁化自由領域の一部に接続される第１磁化固定領域と、
    第２固定磁化を有し、前記磁化自由領域の前記一部に接続される第２磁化固定領域とを備え、
    前記第１強磁性層は膜面垂直方向への磁気異方性を有し、
    前記第１固定磁化と前記第２固定磁化は、膜面垂直方向で、互いに反平行に固定され、
    前記第１磁化固定領域と前記磁化自由領域との間、又は、前記第２磁化固定領域と前記磁化自由領域との間で電流を流して磁壁を移動させることで、前記第１強磁性層にデータを記録し、
    前記磁気ランダムアクセスメモリのデータの書き込み方法は、
    （Ａ）第１データを書き込む場合、第１書き込み電流を、前記磁化自由領域から前記第１磁化固定領域に流すステップと、
    （Ｂ）第２データを書き込む場合、第２書き込み電流を、前記磁化自由領域から前記第２磁化固定領域に流すステップと
    を具備する
    磁気ランダムアクセスメモリのデータの書き込み方法。
  10. 第１強磁性層と、
    前記第１強磁性層に隣接して設けられる絶縁層と、
    前記絶縁層に隣接して前記第１強磁性層とは反対側に設けられる第２強磁性層とを具備し、
    前記第１強磁性層は、
    反転可能な磁化を有し、前記第２強磁性層とオーバーラップする磁化自由領域と、
    第１固定磁化を有し、前記磁化自由領域の一部に接続される第１磁化固定領域と、
    第２固定磁化を有し、前記磁化自由領域の前記一部に接続される第２磁化固定領域とを備え、
    前記第１強磁性層は膜面垂直方向への磁気異方性を有し、
    前記第１固定磁化と前記第２固定磁化は、膜面垂直方向で、互いに反平行に固定され、
    前記第１磁化固定領域と前記磁化自由領域との間、又は、前記第２磁化固定領域と前記磁化自由領域との間で電流を流して磁壁を移動させることで、前記第１強磁性層にデータを記録し、
    前記第１磁化固定領域及び前記第２磁化固定領域のうちの少なくとも一部に隣接して設けられた第３強磁性層を更に具備し、
    前記第３強磁性層が膜面長手方向への磁気異方性を有する材料により構成される
    磁気抵抗効果素子。
  11. 請求項１０に記載の磁気抵抗効果素子において、
    前記磁化自由領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、三叉路を形成する
    磁気抵抗効果素子。
  12. 請求項１０又は１１に記載の磁気抵抗効果素子において、
    前記磁化自由領域が、前記第１磁化固定領域及び前記第２磁化固定領域との接続部とは反対側の端部に向かって幅が狭くなる
    磁気抵抗効果素子。
  13. 請求項１０又は１１に記載の磁気抵抗効果素子において、
    前記第１強磁性層にノッチが設けられる
    磁気抵抗効果素子。
  14. 請求項１０又は１１に記載の磁気抵抗効果素子において、
    前記第１強磁性層は、断面形状の変調が設けられている
    磁気抵抗効果素子。
JP2009533086A 2007-09-19 2008-07-07 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 Active JP5445133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009533086A JP5445133B2 (ja) 2007-09-19 2008-07-07 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007242203 2007-09-19
JP2007242203 2007-09-19
PCT/JP2008/062296 WO2009037910A1 (ja) 2007-09-19 2008-07-07 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP2009533086A JP5445133B2 (ja) 2007-09-19 2008-07-07 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子

Publications (2)

Publication Number Publication Date
JPWO2009037910A1 JPWO2009037910A1 (ja) 2011-01-06
JP5445133B2 true JP5445133B2 (ja) 2014-03-19

Family

ID=40467734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009533086A Active JP5445133B2 (ja) 2007-09-19 2008-07-07 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子

Country Status (3)

Country Link
US (1) US8194436B2 (ja)
JP (1) JP5445133B2 (ja)
WO (1) WO2009037910A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5483025B2 (ja) * 2009-01-30 2014-05-07 日本電気株式会社 磁気メモリ素子、磁気メモリ
JP2013041880A (ja) 2011-08-11 2013-02-28 Renesas Electronics Corp 磁気ランダムアクセスメモリ
GB201117446D0 (en) * 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
US20140003118A1 (en) * 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
JP2014143315A (ja) * 2013-01-24 2014-08-07 Toshiba Corp 磁気メモリおよびその製造方法
JP6204769B2 (ja) * 2013-09-18 2017-09-27 東芝メモリ株式会社 磁気記憶装置及びその駆動方法
US10854809B2 (en) 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060261A (ja) * 2001-08-13 2003-02-28 Canon Inc 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006504210A (ja) * 2002-03-27 2006-02-02 イーストゲイト インベストメンツ リミテッド データ記憶装置
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
WO2007119446A1 (ja) * 2006-03-24 2007-10-25 Nec Corporation Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP2008117512A (ja) * 2006-11-06 2008-05-22 Samsung Electronics Co Ltd 磁区壁移動を利用したデータ保存装置及びその動作方法
JP2008166787A (ja) * 2006-12-29 2008-07-17 Samsung Electronics Co Ltd 磁壁移動を利用した情報保存装置及びその製造方法
JP2008251796A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 磁気記録装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6055179A (en) 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
JP3550524B2 (ja) 2000-03-10 2004-08-04 シャープ株式会社 磁気抵抗効果素子及びそれを用いた磁気メモリ
JP2003045010A (ja) 2000-08-04 2003-02-14 Tdk Corp 磁気抵抗効果装置およびその製造方法ならびに薄膜磁気ヘッドおよびその製造方法
US6713830B2 (en) 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP3854836B2 (ja) 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP3863484B2 (ja) 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
KR100663857B1 (ko) * 2002-12-13 2007-01-02 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
EP1708257B1 (en) 2004-01-15 2010-11-24 Japan Science and Technology Agency Current injection magnetic domain wall moving element
US7099729B2 (en) 2004-02-20 2006-08-29 Powerchip Semiconductor Corp. Semiconductor process and yield analysis integrated real-time management method
JP4920881B2 (ja) 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
JP4945721B2 (ja) 2004-10-27 2012-06-06 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP2006287081A (ja) 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2007103663A (ja) 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
JP5077732B2 (ja) 2006-03-23 2012-11-21 日本電気株式会社 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
JP2007317895A (ja) 2006-05-26 2007-12-06 Fujitsu Ltd 磁気抵抗メモリ装置
US7869266B2 (en) 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US8416611B2 (en) * 2007-06-25 2013-04-09 Nec Corporation Magnetoresistance effect element and magnetic random access memory
JP5224803B2 (ja) * 2007-12-26 2013-07-03 株式会社日立製作所 磁気メモリ及び磁気メモリの書き込み方法
JP5435299B2 (ja) * 2008-03-07 2014-03-05 日本電気株式会社 半導体装置
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8565011B2 (en) * 2008-11-07 2013-10-22 Nec Corporation Method of initializing magnetic memory element
JPWO2010095589A1 (ja) 2009-02-17 2012-08-23 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060261A (ja) * 2001-08-13 2003-02-28 Canon Inc 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2006504210A (ja) * 2002-03-27 2006-02-02 イーストゲイト インベストメンツ リミテッド データ記憶装置
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
WO2007119446A1 (ja) * 2006-03-24 2007-10-25 Nec Corporation Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP2008117512A (ja) * 2006-11-06 2008-05-22 Samsung Electronics Co Ltd 磁区壁移動を利用したデータ保存装置及びその動作方法
JP2008166787A (ja) * 2006-12-29 2008-07-17 Samsung Electronics Co Ltd 磁壁移動を利用した情報保存装置及びその製造方法
JP2008251796A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 磁気記録装置

Also Published As

Publication number Publication date
JPWO2009037910A1 (ja) 2011-01-06
WO2009037910A1 (ja) 2009-03-26
US20100214826A1 (en) 2010-08-26
US8194436B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP6304697B2 (ja) 磁気メモリ素子および磁気メモリ
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2010074132A1 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5445133B2 (ja) 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP5652472B2 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JPWO2012002156A1 (ja) 磁気メモリ素子、磁気メモリ
WO2011078018A1 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP5397224B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP2009252909A (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5360600B2 (ja) 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
US8565011B2 (en) Method of initializing magnetic memory element
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP5435412B2 (ja) 磁気記憶素子、及び磁気メモリ
WO2010013566A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ及びその初期化方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5445133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150