JP4945721B2 - 磁気抵抗効果素子及び磁気メモリ装置 - Google Patents

磁気抵抗効果素子及び磁気メモリ装置 Download PDF

Info

Publication number
JP4945721B2
JP4945721B2 JP2006543199A JP2006543199A JP4945721B2 JP 4945721 B2 JP4945721 B2 JP 4945721B2 JP 2006543199 A JP2006543199 A JP 2006543199A JP 2006543199 A JP2006543199 A JP 2006543199A JP 4945721 B2 JP4945721 B2 JP 4945721B2
Authority
JP
Japan
Prior art keywords
magnetic
layer
domain wall
region
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006543199A
Other languages
English (en)
Other versions
JPWO2006046591A1 (ja
Inventor
英治 齊藤
英紀 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2006543199A priority Critical patent/JP4945721B2/ja
Publication of JPWO2006046591A1 publication Critical patent/JPWO2006046591A1/ja
Application granted granted Critical
Publication of JP4945721B2 publication Critical patent/JP4945721B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Description

本発明は、磁気抵抗効果素子及び磁気メモリ装置に関するものであり、特に、磁性体中に導入された単一磁壁の移動を低電流で行うための構成に特徴のある磁気抵抗効果素子及び磁気メモリ装置に関するものである。
従来よりスピンバルブ構造等の磁気構造に磁界を印加すると電気抵抗が変化する磁気抵抗効果現象を利用した磁気センサや磁気ヘッドが開発され、実用化されている。
近年、この様な磁気抵抗効果を利用した磁気ランダムアクセスメモリ装置（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目されており、磁気構造に電流を流して、磁性体における電子のスピンの向きによって抵抗値が変化することを使用して「０」か「１」のディジタル情報に対応させている。
この様なＭＲＡＭにおいては、メモリセルの近傍に書き込み線に電流を流すことによって発生する磁界を利用して書込層となるフリー層の磁化方向を決定してデータを書き込んでいたが、近年の高密度化の要請にともなってメモリセルの構造を微細化する必要がある。
メモリセルを微細化するとフリー層を構成する強磁性体の磁化方向を反転させるために必要な磁界を発生させるための電流が数ｍＡ以上となり、消費電力が大きくなるとともに、ジュール熱の発生が問題となり、メモリの高密度化を妨げる大きな要因となっている。
この様な問題を解決するために、フリー層の磁化方向を磁界の印加ではなく、フリー層にスピン偏極電子を注入することで行う電流誘起磁気構造変化型のＭＲＡＭが提案されている（例えば、特許文献１乃至特許文献３参照）。
しかし、この様な電流誘起磁気構造変化型のＭＲＡＭにおいては、フリー層にスピン偏極電子を注入する新たな機構が必要になりメモリセル構造が複雑化するとともに、書き込み電流の低電流化が必ずしも十分ではないという問題がある。
一方、微細な磁性体に電流を流すことによって磁性体中に形成された磁壁が移動する現象を利用してこの現象を磁気メモリに応用することも提案されている（例えば、非特許文献１或いは非特許文献２参照）。
この様な磁性体に電流を流すことによって磁性体中に形成された磁壁が移動する現象については古くから知られており、局在化した磁壁はスピンの角運動量に起因する慣性、即ち、擬似質量ｍを持った粒子の振る舞いをすることが知られている。
近年、この様な磁壁の移動のメカニズムに関して理論的な解析が提案されている（例えば、非特許文献３参照）ので、ここで、図２０を参照して磁壁の移動のメカニズムを説明する。
図２０参照
図２０は、磁壁の移動のメカニズムを示す概念的斜視図であり、上図は単一磁壁が形成された磁性体ワイヤ８１に電流Ｉを流した場合の状態を示す図であり、磁性体ワイヤ８１のＸ方向に左側から電流Ｉを流すと電子の運動量が単一磁壁８２に作用して単一磁壁８２の磁気モーメントがＺ方向に角度φ0
だけ捩じれて立ち上がって移動することになる。
この場合の移動に寄与するメカニズムとしては、電子との運動量交換（Ｍｏｍｅｎｔｕｍ Ｔｒａｎｓｆｅｒ）と、電子の角運動量、即ち、スピンの交換（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ）の２つがある。
図２０の中図は、Ｍｏｍｅｎｔｕｍ Ｔｒａｎｓｆｅｒの説明図であり、左側から電流Ｉを流すということは、右側から電子８５を流すことに相当するが、右側から流れ込んだ電子８５は、電子８５の有するスピンにより単一磁壁８２と相互作用して散乱する際に電子８５の有する運動量を単一磁壁８２に与えるので単一磁壁８２は−Ｘ方向に移動することなり、この場合の単一磁壁８２に作用する力ＦMTは電子８５の量、即ち、電流Ｉに比例することになるので、
ＦMT∝Ｉ
で表される。
図２０の下図は、Ｓｐｉｎ Ｔｒａｎｓｆｅｒの説明図であり、左側から電流Ｉを流れ込んだ電子８５が単一磁壁８２を越えた場合、流れ込んだ電子８６のスピンは流れ込んだ磁区８３の有する磁気モーメントの方向に揃うので、磁区８３の面積が増大して単一磁壁８２はＸ方向に移動することになる。
この場合の微小時間Δｔにおける移動量ΔＸは、電子の有するスピン量、即ち、スピンカレントＩs に比例することになるので、
Δｘ∝Ｉs Δｔ
となるので、この比例関係から
ｄＸ／ｄｔ＝Ｉs
を仮定することができる。
ここで、スピンが作用する力ＦSTは、変位量Ｘの時間についての二次微分になるので、
ＦST∝ｄ2Ｘ／ｄｔ2∝ｄＩs／ｄｔ
で表される。
この様な電流誘起磁壁移動においては、単一磁壁８２のサイズがｎｍオーダーであり、電子８５の波長のサブナノオーダーに対して十分長いので、Ｓｐｉｎ Ｔｒａｎｓｆｅｒ項の作用が優勢であると考えられており、直流電流或いはパルス電流を用いた各種の実験結果と矛盾しないものである（例えば、非特許文献４参照）。
特開２００３−０１７７８２号公報 特開２００３−２８１７０５号公報 特開２００４−００６７７４号公報 Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８１，Ｎｏ．５，ｐｐ．８６２−８６４，２９ ＪＵＬＹ ２００２ Ｎａｔｕｒｅ，Ｖｏｌ．４２８，ｐｐ．５３９−５４２，１ Ａｐｒｉｌ ２００４ Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，Ｖｏｌ．９２，０８６６０１，２７ ＦＥＢＲＵＡＲＹ ２００４ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８３，ｐ．５０９，２００３
しかし、上述の電流誘起磁壁移動においては、単一磁壁の移動に必要な直流電流は依然として大きく、この様な現象をＭＲＡＭをはじめとした磁気デバイスに利用しても低消費電力化が困難であるという問題がある。
また、上述の非特許文献２においては、磁性半導体を用いているため、駆動条件として液体Ｎ2 温度近傍の極低温を必要としており、室温で動作させるＭＲＡＭには適用できないという問題がある。
したがって、本発明は、電流誘起単一磁壁移動現象を利用した磁気デバイスにおける磁壁移動電流の低電流化及び室温駆動を実現することを目的とする。
ここで図１を参照して、本発明における課題を解決するための手段を説明するが、上図は磁気抵抗効果素子の概念的平面図であり、下図はポテンシャルエネルギー図である。
なお、図における符号５，６は、磁性体ワイヤ１に電流３を流すための電極である。
図１参照
（１）上記課題を解決するために、本発明は、磁気抵抗効果素子において、単一磁壁２を束縛する磁壁ポテンシャル７を形成する磁性体ワイヤ１、磁性体ワイヤ１に単一磁壁２を導入する磁界を発生させる磁界印加手段、磁壁ポテンシャル７により決定される共鳴振動周波数成分を含む電流３を印加する駆動電流印加手段を少なくとも備えたことを特徴とする。
この様に、磁壁ポテンシャル７により決定される共鳴振動周波数成分を含む電流３を印加することによって従来より低電流で単一磁壁２を移動させることが可能になり、この単一磁壁２の移動に伴う電流消費が抵抗増大として反映するので、この現象を使用して磁気センサを構成することができる。
（２）また、本発明は、上記（１）において、磁性体ワイヤ１が円弧状の磁性体ループよりなるとともに単一磁壁２を拘束する拘束外部磁界４を印加する拘束外部磁界印加手段を備え、磁壁ポテンシャル７が磁性体ループの形状と拘束外部磁界４に依存することを特徴とする。
この様に、磁性体ワイヤ１が円弧状の磁性体ループとした場合には、磁性体の有する形状磁気異方性によって、単一磁壁２を磁性体ループの中心部に形成することができる。
また、この様な磁性体ループに拘束外部磁界４を印加することによって、共鳴振動周波数を任意に変動させることができる。
（３）また、本発明は、上記（１）において、磁壁ポテンシャル７が、磁性体ワイヤ１に局所的に形成された磁性劣化領域或いは形状欠陥領域のいずれかにより形成されることを特徴とする。
この様に、磁壁ポテンシャル７は、磁性体ワイヤ１に局所的に形成された磁性劣化領域、例えば、イオン注入領域、或いは、形状欠陥領域、例えば、磁性体の幅或いは厚さの少なくとも一方を変化させた領域のいずれかによって形成しても良いものであり、この磁性劣化領域或いは形状欠陥領域がピン止め領域となり、この場合には磁気抵抗効果素子自体のサイズを十分小さくすることができる。
（４）また、本発明は、磁気メモリ装置において、半導体基板上に、二箇所のピン止め領域を設けた第１の磁性体層と磁化方向が固定された第２の磁性体層とが非磁性中間層を介して積層された磁気抵抗記憶素子を少なくとも備え、第１の磁性体層の一端側に第１の配線層を接続するとともに第１の磁性体層の他端側に第２の配線層を接続し、且つ、第２の磁性体層に第３の配線層を接続し、第１の配線と第２の配線との間にピン止め領域近傍の磁壁ポテンシャル７により決定される共鳴振動周波数成分を含む電流３を流して第１の磁性体層のピン止め領域に拘束された単一磁壁２を移動させて情報を書き込むとともに、第１の配線と第３の配線との間に電圧を印加して第１の配線と第３の配線との間に流れる電流を検出することによって情報の読出を行うことを特徴とする。
この様な構成を採用することによって、電流誘導磁壁移動型ＭＲＡＭの書き込み電流を低電流化することができるとともに、低消費電力化が可能になり、且つ、書き込みを行うためのスピン偏極電子注入層等の特別の構成を必要としないため、セル構造を簡素化することができる。
この場合のピン止め領域は、第１の磁性体層に形成された磁性劣化領域、例えば、イオン注入領域からなる磁性劣化領域でも良い。
或いは、ピン止め領域は、第１の磁性体層に形成された形状欠陥領域、例えば、第１の磁性体層の長さ方向に沿って形成された幅細領域又は第１の磁性体層の長さ方向に沿って形成された肉薄領域からなる形状欠陥領域でも良い。
また、非磁性中間層としては、トンネル絶縁膜でも良いし、或いは、非磁性導電膜でも良い。
また、第２の磁性体層の非磁性中間層と反対側に反強磁性層を設けても良い。
本発明によれば、単一磁壁を移動させるための電流として磁壁ポテンシャルにより決定される共鳴振動周波数成分を含む電流を用いているので、低電流且つ室温で単一磁壁の移動が可能になる。
また、本発明の原理を磁気メモリ装置に適用することによって、高密度で低電流書き込み且つ低消費電力の磁気メモリ装置を実現することが可能になる。
本発明の原理的構成の説明図である。 本発明の実施例１の単一磁壁共鳴素子の平面図である。 単一磁壁の導入方法の説明図である。 単一磁壁の消去方法の説明図である。 単一磁壁のポテンシャルエネルギーの説明図である。 ΔＲ（ｆ）の周波数依存性の説明図である。 測定した抵抗Ｒの周波数依存性の説明図である。 ΔＲ（ｆ）の周波数依存性の説明図である。 共鳴周波数ｆe の拘束外部磁界Ｈ依存性の説明図である。 Ｈ＝１００〔Ｏｅ〕の条件下において測定したΔＲのプロット図である。 抵抗ＲwithDWの拘束外部磁界Ｈ依存性の説明図である。 本発明の実施例２のＭＲＡＭの概略的要部断面図である。 本発明の実施例２のＭＲＡＭの等価回路図である。 本発明の実施例２の磁気メモリセルの概念的構成図である。 本発明の実施例２における書込時の磁気メモリセルの概念的構成図である。 本発明の実施例２における読出時の磁気メモリセルの概念的構成図である。 本発明の実施例３のＭＲＡＭを構成する磁気記憶部の概略的斜視図である。 本発明の実施例４のＭＲＡＭを構成する磁気記憶部の概略的斜視図である。 本発明の実施例５のＭＲＡＭを構成する磁気記憶部の概略的斜視図である。 磁壁の移動のメカニズムを示す概念的斜視図である。
本発明は、磁性体ワイヤに形状磁気異方性、磁性劣化領域或いは形状欠陥領域のいずれかによって磁壁を拘束できる磁壁ポテンシャルを導入して、この磁壁ポテンシャル内に単一磁壁を拘束するとともに、拘束した単一磁壁を移動させる場合に、磁壁ポテンシャルにより決定される共鳴振動周波数成分を含む電流を印加するものである。
また、磁気メモリ装置としては、スピンバルブ構造のフリー層に相当する層をデータ書込層とし、このデータ書込層に二箇所の磁性劣化領域或いは形状欠陥領域を形成してピン止め領域とし、このデータ書込層の両端から磁壁ポテンシャルにより決定される共鳴振動周波数成分を含む電流を印加してデータの書き込みを行う。
ここで、図２乃至図１１を参照して、本発明の実施例１の単一磁壁共鳴素子を説明する。
図２参照
図２は、本発明の実施例１の単一磁壁共鳴素子の平面図であり、表面を酸化した単結晶のシリコン基板１１上に電子ビームリソグラフィーを用いて形成したレジストパターン（図示を省略）をリフトオフ用パターンとして利用して軟強磁性体であるＮｉ81Ｆｅ19を厚さが、例えば、４５ｎｍになるようにスパッタリング成膜したのち、レジストパターンを除去することによって、幅が、例えば、７０ｎｍで半径ｒが５０μｍの半円弧状の磁性体ループ１２を形成する。
次いで、再び、スパッタリング成膜とリフトオフ法を用いて一対のＣｕ電極１３，１４を形成するとともに、一対のＣｕ電極１３，１４が対向する方向と垂直方向に一対のＣｕ接地電極１５，１６を設ける。
このＣｕ接地電極１５，１６は、一対のＣｕ電極１３，１４に高周波電流が寄生容量を介して導通するのを防止するためとインピーダンス整合を取るために設けるものである。
また、破線の円内に示すように、一対のＣｕ電極１３，１４の対向する先端部間の距離は約１０μｍであり、後述するようにこの１０μｍの範囲の磁性体ループ１２中に単一磁壁１７が形成されるように設計している。
図３参照
図３は、単一磁壁の導入方法の説明図であり、磁性体ループ１２にＹ方向から例えば、１０ｋＯｅの導入磁界Ｈini を印加すると磁性体ループ１２中の磁化は導入磁界Ｈini
方向に整列する。
次いで、導入磁界Ｈini を減磁により０にすると磁性体ループ１２中の磁化は、磁性体ループ１２の強い形状磁気異方性の作用によって磁性体ループ１２の形状に沿うように捩じれ、磁化方向が互いに逆になった左右の磁区１８，１９の中間、即ち、磁性体ループ１２の底部にＹ方向に向いた磁化を有する単一磁壁１７が形成される。
なお、この単一磁壁１７のｘ方向の長さは、磁力顕微鏡（ＭＦＭ）による磁化分布の観察から、磁性体ループ１２の幅と同程度の幅、即ち、〜７０ｎｍ程度であることを確認した。
図４参照
図４は、単一磁壁の消去方法の説明図であり、磁性体ループ１２にＸ方向から例えば、１０ｋＯｅの消去磁界Ｈeli を印加すると磁性体ループ１２中の磁化は導入磁界Ｈeli
方向に整列する。
次いで、導入磁界Ｈeli を減磁により０にすると磁性体ループ１２中の磁化は、磁性体ループ１２の強い形状磁気異方性の作用によって磁性体ループ１２の形状に沿うように捩じれ、磁性体ループ１２全体が単一磁区になって、単一磁壁１７が消滅する。
図５参照
図５は、単一磁壁のポテンシャルエネルギーの説明図であり、上図に示すように、磁性体ループ１２のＹ方向に拘束外部磁界Ｈを印加すると、磁性体ループ１２の底部の磁壁ポテンシャルエネルギーを０とすると、半円弧状の磁性体ループ１２の両端部の磁壁ポテンシャルエネルギーは−ＱM
Ｈy となる。
但し、ここで、ＱM は磁壁の固有磁荷であり、磁性体ループ１２を構成する磁性体の飽和磁気モーメントをＭs 、磁性体ループ１２の断面積をＳとすると、ＱM
は、 ＱM ＝２Ｍs Ｓ
で表される。
したがって、拘束外部磁界Ｈ中で単一磁壁１７が運動する場合には、磁性体ループ１２の形状によって形成されるポテンシャルエネルギーの作用によって、図５の下図に示すように、重力場ｇ中の振子２０の振動に準えることができる。
したがって、振子運動がある周波数で共振するのと同様に、拘束外部磁界Ｈを印加した状態で磁性体ループ１２に高周波電流を流すと単一磁壁１７の運動も或る周波数ｆe
で共鳴振動すると考えられ、その値の２乗は、
ｆe 2 ＝ＱM Ｈ／（４π2 ｍｒ）
で表されることになる。
この様な磁性体ループ１２に形成した単一磁壁１７の運動に作用する力を上述の非特許文献３に示された磁壁の運動方程式の微小振動近似から求めると、単一磁壁１７にかかる力をＦ（ｆ）とすると、
Ｆ（ｆ）＝ＦTM＋ＦST
となり、
ＦTM＝ｅｎＳＩＲDW（１−ｉαｈｆ／Ｋ）
ＦST＝−ｉ〔ｈ2 ／（２πｅＫλ）〕・ｆＩS
で近似されることになる。
但し、ｅは素電荷、ｎは伝導電子密度、Ｓは磁性体ループの断面積、Ｉは駆動電流、ＲDWは磁壁による電気抵抗、ｉは虚数、αはスピンの摩擦による減衰係数、Ｋは形状異方性エネルギー定数、ｈはプランク定数、ｆは駆動電流の周波数、λは単一磁壁の長さ、Ｉs
は駆動電流のスピンカレントである。
この力Ｆ（ｆ）が単一磁壁１７に作用した場合の磁性体ループ１２の抵抗値ＲwithDWと、単一磁壁が存在しない場合の磁性体ループ１２の抵抗値ＲwithoutDWとの差をΔＲ（ｆ）とすると、
ΔＲ（ｆ）＝〔１／（８π2 ｍτＩ2 ）〕×ｆ2｜Ｆ（ｆ）｜2
／〔（ｆ2 −ｆe 2 ）2 ＋（ｆ／２πτ）2〕
で表されることになる。
但し、τは、
τ＝ｈ／（２πＫα）
である。
図６参照
図６は、ΔＲ（ｆ）の周波数依存性の説明図であり、上図はＭｏｍｅｎｔｕｎ Ｔｒａｎｓｆｅｒによる抵抗増加成分ΔＲMTの周波数依存性であり、下図はＳｐｉｎ Ｔｒａｎｓｆｅｒによる抵抗増加成分ΔＲsTの周波数依存性であり、周波数依存性が全く異なっている。
なお、ここでは、１／τ＝２０ＭＨｚとした場合の依存性を示している。
この様な構成を前提として拘束外部磁界Ｈを印加した状態で上述の一対のＣｕ電極１３，１４間に室温において１ＭＨｚ〜１００ＭＨｚの高周波電流Ｉを流してΔＲ（ｆ）を測定した。
ここで、高周波電流Ｉの振幅は１００μＡとした。
この測定に当たっては、一対のＣｕ電極１３，１４間のインピーダンスＺを予め測定し、Ｚの実数部を抵抗Ｒ（＝ＲｅＺ）として、高周波電流Ｉの振幅が１００μＡとなるように電圧を印加する。
図７参照
図７は測定した抵抗Ｒの周波数依存性の説明図であり、上図は磁性体ループに単一磁壁が形成されている場合の抵抗を示し、下図は単一磁壁が存在しない場合の抵抗を示しており、この差を取ることによってΔＲ（ｆ）が得られることになる。
図７の上図からは、駆動電流を高周波電流とし、共鳴振動を利用することによって１００μＡ程度の低電流で単一磁壁を移動させることができることを示しているとともに、共鳴周波数ｆe
の近傍で磁壁の移動が著しく大きくなり、電流の持つエネルギーが磁壁の運動に消費されるため、交流抵抗が増大することを示している。
なお、非特許文献５（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８４，Ｎｏ．１５，ｐ．２８２０−２８２２，１２ Ａｐｒｉｌ ２００４）には、０．４ナノ秒のパルス電流を印加することによって、単一磁壁の移動に必要な電流が小さくなることが報告されているが、その原因については解明されていない。
これは、パルス電流をフーリエ展開した場合に高周波成分が含まれるため、この高周波成分の一部が上述の共鳴周波数に一致して低電流により単一磁壁の移動が可能になったためと考えられ、この非特許文献５は本発明の原理の正しさを立証する傍証になるものであるが、逆に非特許文献５から共鳴振動による低電流化という技術思想は直ちに導けないものである。
図８参照
図８は、この様な駆動電流の下で拘束外部磁界Ｈを０〔Ｏｅ〕〜１５０〔Ｏｅ〕の範囲で掃引した場合のΔＲ（ｆ）の周波数依存性の説明図であり、拘束外部磁界Ｈが大きくなるに連れて共鳴周波数ｆe
が大きくなることが理解される。
図９参照
図９は、共鳴周波数ｆe の拘束外部磁界Ｈ依存性の説明図であり、ここでは、縦軸を共鳴周波数ｆe の二乗とすることによって、ｆe
2 がＨにほぼ比例していることが確認された。
このことは、上述の
ｆe 2 ＝ＱM Ｈ／（４π2 ｍｒ）
と矛盾しない結果である。
このことは、拘束外部磁場Ｈの大きさによって曲率が変わる磁壁ポテンシャルに磁壁を閉じ込めた場合、磁壁の共鳴周波数ｆe 、即ち、共鳴振動数を拘束外部磁場Ｈによって大きく変えることができることを意味する。
そこで、この関係式に各ファクタの実数を代入してフィッティングを行って磁壁の質量ｍを求めると、
ｍ＝（６．５５±０．０６）×１０-23 〔ｋｇ〕
の値が得られた。
この値は、従来の磁壁の質量として予想されていた、
ｍ＝ｈ2 Ｎ／（４π2 Ｋλ2 ）
にλ＝７０ｎｍの数値を代入して得られるｍ〜１×１０-22 ｋｇと矛盾しない結果である。
なお、ここで、Ｎは、単一磁壁内のスピン数、即ち、スピンを持った原子数で、強磁性体においては全原子数となる。
図１０参照
図１０は、上述の測定結果のうちのＨ＝１００〔Ｏｅ〕の条件下において測定したΔＲを適当にピックアップしてプロットした図であり、このプロット図をスムーシングして上述の図６と対比すると、従来の予想に反して抵抗の変化ΔＲにはＭｏｍｅｎｔｕｍ Ｔｒａｎｓｆｅｒによる抵抗増加成分ΔＲMTが大きく寄与し、Ｓｐｉｎ Ｔｒａｎｓｆｅｒによる抵抗増加成分ΔＲSTの寄与が殆どないことが判明した。
このことは、上述のＦ（ｆ）＝ＦMT＋ＦSTの式における各ファクタに各数値を代入した場合に、１００ＭＨｚオーダーの周波数ｆでは、ＦMT≫ＦSTとなる結果と矛盾しないものであり、上述の近似が正しいことが確認された。
したがって、上述の結果からは、従来の常識に反して、高周波電流を駆動電流として印加した場合、共鳴現象を利用することによって、直流電流を印加する場合に比べて１〜２桁小さい電流の印加で磁壁を移動することができ、磁壁の有無を「０」及び「１」に対応させると、従来より低書込電流で低消費電力の磁気メモリを構成することが可能になる。
図１１参照
図１１は、単一磁壁を形成した磁性体ループの抵抗ＲwithDWの拘束外部磁界Ｈ依存性を高周波電流の各周波数について示したもので、３ＭＨｚのように周波数が低い場合には、拘束外部磁界Ｈを大きくしていくことによって、抵抗ＲwithDWを高抵抗から低抵抗へ移動することができる。
一方、周波数が２０ＭＨｚ或いは３０ＭＨｚの場合には、拘束外部磁界Ｈを大きくしていくことによって、抵抗ＲwithDWを低抵抗から高抵抗へ移動することができる。
なお、今回の実験条件では、図８から明らかなように０〔Ｏｅ〕〜１５０〔Ｏｅ〕の範囲内では２５ＭＨｚ以上の高周波領域に共鳴周波数が存在しない。
したがって、この場合には、単一磁壁を導入した磁性体ループに共鳴周波数を含む高周波電流を印加した状態で、拘束外部磁界Ｈを変動させることによって、低抵抗から高抵抗へ或いは高抵抗から低抵抗へ、即ち、「０」或いは「１」のデータの読み出しが可能になり、単一の磁性体ループだけで磁気センサ或いは磁気抵抗効果素子等の磁気デバイスを構成することが可能になる。
磁気抵抗効果素子として用いる場合には、従来のスピンバルブ素子のように多層構造を必要としないため、磁気ヘッドの薄膜化が可能になるとともに、従来のトンネル磁気抵抗（ＴＭＲ）素子に比べて原理的に素子抵抗を小さくすることができるので、低消費電力化が可能になる。
次に、図１２乃至図１４を参照して、本発明の実施例２のＭＲＡＭを説明するが、このＭＲＡＭは、上述の実施例１の結果から得られた単一磁壁の移動は高周波電流を用いて共鳴振動を利用することによって単一磁壁の移動を低電流で行うことができる現象をデータ書き込みに利用した電流誘導磁壁移動型ＭＲＡＭであり、外部拘束磁場Ｈは印加しないで動作させるものである。
図１２参照
図１２は本発明の実施例２のＭＲＡＭの概略的要部断面図であり、まず、ｎ型シリコン基板２１の所定領域にｐ型ウエル領域２２を形成するとともに、ｎ型シリコン基板２１を選択酸化することによって素子分離酸化膜２３を形成したのち、素子形成領域にゲート絶縁膜２４を介して読み出し用のセンス線２５となるＷＳｉからなるゲート電極を形成し、このゲート電極をマスクとしてＡｓ等のイオンを注入することによってｎ-
型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２６を形成する。
次いで、全面にＳｉＯ2 膜等を堆積させ、異方性エッチングを施すことによってサイドウォール２７を形成したのち、再び、Ａｓ等をイオン注入することによってｎ+
型ドレイン領域２８及びｎ+ 型ソース領域２９を形成し、次いで、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）−ＮＳＧ膜からなる厚い第１層間絶縁膜３０を形成したのち、ｎ+
型ドレイン領域２８及びｎ+ 型ソース領域２９に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３１，３２を形成する。
次いで、例えば、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体３３及びｎ+ 型ソース領域２９に接続する接地線３４を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる厚い第２層間絶縁膜３５を形成し、次いで、接続導体３３に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３６を形成する。
次いで、再び、全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることに下部電極３７とセンス線２５の平行な書込み用のワード線３８を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜からなる厚い第３層間絶縁膜３９を堆積させ、次いで、下部電極３７が露出するまでＣＭＰ（化学機械研磨）して平坦化する。
次いで、上記の実施例１と同様に、リフトオフ法を利用して、厚さが、例えば、４５ｎｍのＮｉ81Ｆｅ19層４１を堆積させたのち、２か所に局所的にＳｉ或いはＧｅイオンをイオン注入して磁気特性を劣化させて磁壁ポテンシャルエネルギーが低くなるピン止め（ｐｉｎｎｉｎｇ）領域４２，４３を形成する。
引き続いて、厚さが、例えば、１ｎｍのＡｌ2 Ｏ3 からなるトンネル絶縁層４４、及び、厚さが、例えば、２０ｎｍのＣｏＦｅ層４５を順次堆積させたのち、フォトレジストを除去することによって、ＮｉＦｅ／Ａｌ2
Ｏ3 （或いは、ＭｇＯ）／ＣｏＦｅ積層構造の磁気記憶部４０を形成する。
なお、磁気記憶部４０のサイズは磁壁の移動に高周波電流の共鳴振動現象の効果が現れる範囲であれば良く、このような効果はサイズが小さいほど顕著になるため小さいほど良いが、リソグラフィー工程等の加工工程の限界に依存するが、幅１０〜５００ｎｍ、長さ、５０ｎｍ〜５０００ｎｍ、例えば、５０ｎｍ×５００ｎｍとする。
次いで、再び、ＴＥＯＳ−ＮＳＧ膜からなる薄い第４層間絶縁膜４６を堆積させたのち、ＣｏＦｅ層４５が露出するまでＣＭＰによって平坦化する。
次いで、全面に、ＴｉＮ／Ａｌ／ＴｉＮ構造の多層導電層を堆積させたのち、書込み用のワード線３８と直交する方向に延在するようにパターニングしてビット線４７を形成することによって、ＭＲＡＭの基本構造が完成する。
図１３参照
図１３は、上述のＭＲＡＭの等価回路図であり、ワード線３８とビット線４７との交点に磁気記憶部４０が配置された構成となり、ビット線４７の端部にはセンスアンプ４８が接続された構造となる。
図１４参照
図１４は、磁気メモリセルの概念的構成図であり、磁気記憶部４０の上部のＣｏＦｅ層４５がビット線４７に接続され、下部のＮｉ81Ｆｅ19層４１の一端がアクセストランジスタ４９を構成するｎ+
型ドレイン領域２８に接続された構成となり、他端がワード線３８に接続された構成となる。
この場合に、ピンド層となるＮｉＦｅより保磁力の大きなＣｏＦｅ層４５への磁化の工程は成膜時に磁界を印加した状態で成膜を行うことによって磁化方向を決定し、一方、Ｎｉ81Ｆｅ19層４１には磁界を印加して着磁したのち、外部磁界を減少させて最終的に磁化の小さい残留磁化状態にすることによって、ピン止め領域４２，４３のいずれかに単一磁壁５０を導入する。
図１５参照
図１５は、書込時の磁気メモリセルの概念的構成図であり、磁気記憶部４０への書込みは、センス線２５へのＶselectを印加してしてアクセストランジスタ４９をオンにした状態で、ワード線３８の電位をアクセストランジスタ４９のソース領域に接続する接地線からワード線３８へ直流電流に高周波電流を重畳させた書込電流が流れるように設定する。
この時、上述の図２０で説明したように、電子流としてはワード線３８からアクセストランジスタ４９方向に流れるので、単一磁壁５０は左側のピン止め領域４２に移動して、Ｎｉ81Ｆｅ19層４１における右側の磁区が大きくなり、ピンド層となるＣｏＦｅ層４５の磁化方向とは相対的に反平行となるので高抵抗状態になる。
この場合の書込電流における高周波電流の周波数は、ピン止め領域４２，４３の近傍に形成される磁壁ポテンシャルによって決定される共鳴周波数となるように設定するものであり、また、直流電流は高周波電流によって共振して振動する単一磁壁５０を特定の方向へ移動させるものである。
一方、低抵抗状態にするためには、アクセストランジスタ４９のソース領域に接続する接地線とワード線３８との間に図１５の場合と反対方向の書込電流を流すことによって、単一磁壁５０は右側のピン止め領域４３に移動して、Ｎｉ81Ｆｅ19層４１における左側の磁区が大きくなり、ＣｏＦｅ層４５の磁化方向とは相対的に平行となるので低抵抗状態になる。
図１６参照
図１６は、読出時の磁気メモリセルの概念的構成図であり、磁気記憶部４０からの読み出しは、センス線２５にＶselectを印加してアクセストランジスタ４９をオンにした状態で、ビット線４７にＶreadを印加し、ビット線４７に流れる電流をセンスアンプ４９で測定することによって、センス線２５とビット線４７との間が高抵抗状態であることを検出する。
このように、本発明の実施例２においては、ＭＲＡＭにおける書き込みを磁界ではなく書込層となるＮｉ81Ｆｅ19層４１に共鳴振動周波数成分を含む高周波電流を流すだけであるので、低電流化が可能であり、それによって、ジュール熱の発生も低減するので低消費電力化が可能になる。
また、書き込み用のワード線３８は、下部電極３７と同じ工程で形成するために、積層構造が従来の磁界書込型ＭＲＡＭに比べて一層分簡素化することが可能になる。
また、上述の特許文献１乃至特許文献３に記載されたスピン偏極電流を書込層に流す構成と比べてスピン偏極電流を流すための構成が不要になるとともに、極低温駆動が必須である磁性半導体を用いる必要がないので、構成が簡素化されるとともに、室温駆動が可能になる。
次に、図１７を参照して、本発明の実施例３のＭＲＡＭを説明するが、このＭＲＡＭは、上述の実施例２のＭＲＡＭにおける二箇所のピン止め部をイオン注入ではなく、形状欠陥を導入することによって形成したものであるので、磁気記憶部の構成のみを説明する。
図１７参照
図１７は本発明の実施例３のＭＲＡＭを構成する磁気記憶部の概略的斜視図であり、データ書込層となるＮｉ81Ｆｅ19層４１の二箇所に幅細部５１，５２を形成し、この幅細部５１，５２を単一磁壁５０のピン止め部としたものである。
なお、この場合の幅細部５１，５２は成膜後の選択エッチング或いはリフトオフパターン形状によって形成すれば良く、細さの程度はデータ書込層となるＮｉ81Ｆｅ19層４１の３次元的サイズに応じて必要とする磁壁ポテンシャルが得られるように決定すれば良い。
次に、図１８を参照して、本発明の実施例４のＭＲＡＭを説明するが、このＭＲＡＭは、上述の実施例２のＭＲＡＭにおける二箇所のピン止め部となる形状欠陥を幅細部ではなく、肉薄部で形成したものであり、その他の構成は上記の実施例２と同様であるので、磁気記憶部の構成のみを説明する。
図１８参照
図１８は本発明の実施例４のＭＲＡＭを構成する磁気記憶部の概略的斜視図であり、データ書込層となるＮｉ81Ｆｅ19層４１の二箇所に肉薄部５３，５４を形成し、この肉薄部５３，５４を単一磁壁５０のピン止め部としたものである。
なお、この場合の肉薄部５３，５４は、データ書込層となるＮｉ81Ｆｅ19層４１を２段階成長で形成すれば良い。
例えば、図１２の第３層間絶縁膜３９上に薄い絶縁膜を形成したのち、肉厚部を形成する領域をエッチングしたのち、レジストパターンをそのままリフトオフ用マスクとしてＮｉ81Ｆｅ19層を形成し、次いで、レジストパターンを除去したのち、Ｎｉ81Ｆｅ19層、トンネル絶縁層４４及びＣｏＦｅ層４５を成膜後の選択エッチング或いはリフトオフパターン形状によって形成すれば良い。
また、この場合の肉薄部５３，５４の薄さの程度はデータ書込層となるＮｉ81Ｆｅ19層４１の３次元的サイズに応じて必要とする磁壁ポテンシャルが得られるように決定すれば良い。
次に、図１９を参照して、本発明の実施例５のＭＲＡＭを説明するが、このＭＲＡＭは、上述の実施例２のＭＲＡＭにおける磁気記憶部のＣｏＦｅ層上に反強磁性層を設けたものであり、その他の構成は上記の実施例２と同様であるので、磁気記憶部の構成のみを説明する。
図１９参照
図１９は本発明の実施例５のＭＲＡＭを構成する磁気記憶部の概略的斜視図であり、磁気記憶部５５の磁化固定層となるＣｏＦｅ層４５上にＣｏＦｅ層４５の磁化方向を固定するＰｄＰｔＭｎからなる反強磁性層５６を設けたものである。
このように、磁化固定層上に反強磁性層５６を設けることによって、磁化固定層における磁化は安定して保持されることになる。
以上、本発明の各実施例を説明したが、本発明は各実施例に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施例１においては、電流誘導磁壁移動を正確に測定し、単一磁壁の質量を正確に導出するために、磁性体ループを半円弧状にしているが、この現象が正確に把握できた以上、形状は正確な半円弧状である必要はなく、放物線状等の他の二次曲線状でも良く、その場合には、測定用サンプルを用いて共鳴振動周波数を測定し、測定した共鳴振動周波数成分を含む高周波電流を印加すれば良い。
また、上記の各実施例においては、単一磁壁を導入する磁性体をＮｉ81Ｆｅ19で構成しているが、Ｎｉ81Ｆｅ19に限られるものではなく、他の組成比のＮｉＦｅやＣｏＦｅ等でも良く、要するに強磁性体或いはフェリ磁性体であれば良い。
また、上記の実施例３においては形状欠陥領域を形成するために幅細部を形成し、また、上記の実施例４においては形状欠陥領域を形成するために肉薄部を形成しているが、幅細部や肉薄部に限られるものではなく、幅細で且つ肉薄な領域としても良い。
また、上記の実施例２乃至実施例５においては、データ書込層を下側としているが、データ書込層を上側にして磁化固定層を下側にしても良く、この場合には、センス線が上側に設けたデータ書込層に接続するようにビア構造・配線構造を変更すれば良い。
また、上記の実施例２乃至実施例５においては、磁気記憶部をトンネル磁気抵抗素子構造で構成しているが、トンネル磁気抵抗素子構造に限られるものではなく、Ａｌ2
Ｏ3 膜の代わりにＣｕ等の非磁性導電体層を用いてＣＰＰ構造のスピンバルブ膜で構成しても良いものである。
また、上記の実施例３，４においては、磁気記憶部を磁化固定層の保磁力を利用してデータ書込層／非磁性中間層／磁化固定層の３層構造で構成しているが、実施例５と同様に磁化固定層に磁化を固定するためのＰｄＰｔＭｎ等の反強磁性層を設けてデータ書込層／非磁性中間層／磁化固定層／反強磁性層の４層構造としても良いものである。
また、上記の実施例２乃至実施例５におけるメモリアレイ化のためのビット線、ワード線、センス線の配置関係は単なる一例であり、各種の配線構造、したがって、各種の回路構成が可能であり、例えば、上述の特許文献１の図５に記載された回路構成を採用しても良いものである。
本発明の活用例としては、ＭＲＡＭが典型的なものであるが、磁壁ポテンシャルを設けた磁性体ワイヤ自体に高周波電流を流し、交流抵抗の外部磁界強度依存性を利用して磁気センサを構成しても良く、この磁気センサを再生ヘッドに組み込むことによって超薄型磁気ヘッドを構成することが可能になる。

Claims (14)

  1. 単一磁壁を束縛する磁壁ポテンシャルを形成する磁性体ワイヤ、前記磁性体ワイヤに単一磁壁を導入する磁界を発生させる磁界印加手段、前記磁壁ポテンシャルにより決定される共鳴振動周波数成分を含む電流を印加する駆動電流印加手段を少なくとも備えたことを特徴とする磁気抵抗効果素子。
  2. 上記駆動電流印加手段から印加される共鳴振動周波数成分を含む電流が、共鳴振動周波数成分を含む高周波電流であることを特徴とする請求項１記載の磁気抵抗効果素子。
  3. 上記磁性体ワイヤが円弧状の磁性体ループよりなるとともに、上記単一磁壁を拘束する拘束外部磁界を印加する拘束外部磁界印加手段を備え、上記磁壁ポテンシャルが前記磁性体ループの形状と前記拘束外部磁界に依存することを特徴とする請求項１または２に記載の磁気抵抗効果素子。
  4. 上記磁壁ポテンシャルが、上記磁性体ワイヤに局所的に形成された磁性劣化領域或いは形状欠陥領域のいずれかにより形成されることを特徴とする請求項１乃至３のいずれか１項に記載の磁気抵抗効果素子。
  5. 半導体基板上に、二箇所のピン止め領域を設けた第１の磁性体層と磁化方向が固定された第２の磁性体層とが非磁性中間層を介して積層された磁気抵抗記憶素子を少なくとも備え、前記第１の磁性体層の一端側に第１の配線層を接続するとともに前記第１の磁性体層の他端側に第２の配線層を接続し、且つ、前記第２の磁性体層に第３の配線層を接続し、前記第１の配線と第２の配線との間に前記ピン止め領域近傍の磁壁ポテンシャルにより決定される共鳴振動周波数成分を含む電流を流して前記第１の磁性体層のピン止め領域に拘束された単一磁壁を移動させて情報を書き込むとともに、前記第１の配線と第３の配線との間に電圧を印加して前記第１の配線と第３の配線との間に流れる電流を検出することによって情報の読出を行うことを特徴とする磁気メモリ装置。
  6. 上記共鳴振動周波数成分を含む電流が、共鳴振動周波数成分を含む高周波電流であることを特徴とする請求項５記載の磁気メモリ装置。
  7. 上記ピン止め領域は、上記第１の磁性体層に形成された磁性劣化領域からなることを特徴とする請求項５または６に記載の磁気メモリ装置。
  8. 上記磁性劣化領域が、イオン注入領域からなることを特徴とする請求項７記載の磁気メモリ装置。
  9. 上記ピン止め領域は、上記第１の磁性体層に形成された形状欠陥領域からなることを特徴とする請求項５または６に記載の磁気メモリ装置。
  10. 上記形状欠陥領域が、上記第１の磁性体層の長手方向の側面に設けた凹部からなることを特徴とする請求項９に記載の磁気メモリ装置。
  11. 上記形状欠陥領域が、上記第１の磁性体層の長手方向に直交する方向に設けた肉薄領域からなることを特徴とする請求項９に記載の磁気メモリ装置。
  12. 上記非磁性中間層が、トンネル絶縁膜からなることを特徴とする請求項５乃至１１のいずれか１項に記載の磁気メモリ装置。
  13. 上記非磁性中間層が、非磁性導電膜からなることを特徴とする請求項５乃至１１のいずれか１項に記載の磁気メモリ装置。
  14. 上記第２の磁性体層の上記非磁性中間層と反対側に反強磁性層を設けたことを特徴とする請求項５乃至１３のいずれか１項に記載の磁気メモリ装置。
JP2006543199A 2004-10-27 2005-10-26 磁気抵抗効果素子及び磁気メモリ装置 Expired - Fee Related JP4945721B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006543199A JP4945721B2 (ja) 2004-10-27 2005-10-26 磁気抵抗効果素子及び磁気メモリ装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004311880 2004-10-27
JP2004311880 2004-10-27
JP2006543199A JP4945721B2 (ja) 2004-10-27 2005-10-26 磁気抵抗効果素子及び磁気メモリ装置
PCT/JP2005/019666 WO2006046591A1 (ja) 2004-10-27 2005-10-26 磁気抵抗効果素子及び磁気メモリ装置

Publications (2)

Publication Number Publication Date
JPWO2006046591A1 JPWO2006046591A1 (ja) 2008-05-22
JP4945721B2 true JP4945721B2 (ja) 2012-06-06

Family

ID=36227832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006543199A Expired - Fee Related JP4945721B2 (ja) 2004-10-27 2005-10-26 磁気抵抗効果素子及び磁気メモリ装置

Country Status (4)

Country Link
US (2) US7586781B2 (ja)
JP (1) JP4945721B2 (ja)
KR (1) KR20070072522A (ja)
WO (1) WO2006046591A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005040612A1 (de) * 2005-08-27 2007-03-01 Behr Gmbh & Co. Kg Abgaswärmeübertrager
KR100791651B1 (ko) * 2006-03-21 2008-01-03 고려대학교 산학협력단 개선된 접합형태를 가지는 나노접합 장치
KR100813261B1 (ko) * 2006-07-13 2008-03-13 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
KR100745767B1 (ko) * 2006-07-25 2007-08-02 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
JP4834836B2 (ja) * 2006-11-02 2011-12-14 国立大学法人京都大学 強磁性細線素子
KR100846510B1 (ko) * 2006-12-22 2008-07-17 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
US7957175B2 (en) * 2006-12-22 2011-06-07 Samsung Electronics Co., Ltd. Information storage devices using movement of magnetic domain walls and methods of manufacturing the same
KR101323716B1 (ko) * 2007-01-03 2013-10-30 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 동작방법
US8416611B2 (en) 2007-06-25 2013-04-09 Nec Corporation Magnetoresistance effect element and magnetic random access memory
US8040724B2 (en) 2007-08-03 2011-10-18 Nec Corporation Magnetic domain wall random access memory
US8120127B2 (en) 2007-08-03 2012-02-21 Nec Corporation Magnetic random access memory and method of manufacturing the same
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
JP5441005B2 (ja) * 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
KR101497541B1 (ko) * 2008-04-03 2015-03-03 삼성전자주식회사 자기 메모리 소자 및 정보 기록 방법
ATE527701T1 (de) * 2008-06-09 2011-10-15 Hitachi Ltd Magnetwiderstandsvorrichtung
WO2011115794A2 (en) * 2010-03-16 2011-09-22 Massachusetts Institute Of Technology Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions
DE102011005452B4 (de) * 2011-03-11 2022-05-05 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Magnetoelektronisches Bauelement und Verfahren zu seiner Herstellung
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US9048410B2 (en) 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9966529B1 (en) 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
JP6769569B2 (ja) * 2018-01-11 2020-10-14 Tdk株式会社 磁壁移動型磁気記録素子
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10950782B2 (en) 2019-02-14 2021-03-16 Headway Technologies, Inc. Nitride diffusion barrier structure for spintronic applications
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
US11264560B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482383A (en) * 1987-09-24 1989-03-28 Nec Corp Magnetic storing element
GB0019506D0 (en) * 2000-08-08 2000-09-27 Univ Cambridge Tech Magnetic element with switchable domain structure
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP3655229B2 (ja) * 2001-09-26 2005-06-02 株式会社東芝 磁気抵抗効果素子及びその製造方法、磁気検出素子並びに磁気記録再生素子
JP2003281705A (ja) 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
JP3897348B2 (ja) 2002-03-29 2007-03-22 株式会社東芝 固体磁気素子及び固体磁気素子アレイ
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2005069368A (ja) * 2003-08-25 2005-03-17 Rinnai Corp 温水配管構造
US6970379B2 (en) * 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4413603B2 (ja) * 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
US8331140B2 (en) 2004-01-15 2012-12-11 Japan Science And Technology Agency Current injection magnetic domain wall moving element
JP2006005308A (ja) * 2004-06-21 2006-01-05 Victor Co Of Japan Ltd 不揮発性磁気メモリ
ITTO20050759A1 (it) * 2005-10-26 2007-04-27 Fiat Ricerche Rete magnetoresistiva nanostrutturata e relativo procedimento di rilevazione di campo magnetico
KR100763910B1 (ko) * 2006-02-23 2007-10-05 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
KR100745767B1 (ko) * 2006-07-25 2007-08-02 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
KR100790886B1 (ko) * 2006-09-15 2008-01-03 삼성전자주식회사 자구 벽 이동을 이용한 정보 저장 장치
KR101323716B1 (ko) * 2007-01-03 2013-10-30 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 동작방법

Also Published As

Publication number Publication date
US20080130355A1 (en) 2008-06-05
WO2006046591A1 (ja) 2006-05-04
US7586781B2 (en) 2009-09-08
JPWO2006046591A1 (ja) 2008-05-22
KR20070072522A (ko) 2007-07-04
US7826257B2 (en) 2010-11-02
US20090285013A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP4945721B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR101499680B1 (ko) 기억 소자 및 메모리
JP3546238B1 (ja) 磁気リングユニット及び磁気メモリ装置
US6956766B2 (en) Magnetic cell and magnetic memory
JP5283922B2 (ja) 磁気メモリ
US9735343B2 (en) Magnetic memory device and element
TWI397069B (zh) Memory components and memory
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
TWI622158B (zh) 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭
US8174870B2 (en) Magnetic recording element
KR20080070597A (ko) 자기 저항 소자 및 자기 메모리
KR20080060143A (ko) 기억 소자 및 메모리
KR20090102676A (ko) 자기저항 효과 소자와 자기 랜덤 액세스 메모리
KR101891829B1 (ko) 기억 소자 및 메모리 장치
KR20080023171A (ko) 스핀 메모리 및 스핀 ｆｅｔ
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20100135181A (ko) 기억 소자 및 메모리
JP5034317B2 (ja) 記憶素子及びメモリ
KR20070058364A (ko) 기억 소자 및 메모리
CN102403031B (zh) 存储元件和存储装置
Hao Magnetic properties of lithographically patterned thin film magnetic elements for magnetic random access memory applications

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees