KR20090102676A - 자기저항 효과 소자와 자기 랜덤 액세스 메모리 - Google Patents

자기저항 효과 소자와 자기 랜덤 액세스 메모리

Info

Publication number
KR20090102676A
KR20090102676A KR1020090025055A KR20090025055A KR20090102676A KR 20090102676 A KR20090102676 A KR 20090102676A KR 1020090025055 A KR1020090025055 A KR 1020090025055A KR 20090025055 A KR20090025055 A KR 20090025055A KR 20090102676 A KR20090102676 A KR 20090102676A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic layer
magnetization
ferromagnetic
magnetic
Prior art date
Application number
KR1020090025055A
Other languages
English (en)
Other versions
KR101086911B1 (ko
Inventor
마사히꼬 나까야마
다다시 가이
스미오 이께가와
히로아끼 요다
다쯔야 기시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20090102676A publication Critical patent/KR20090102676A/ko
Application granted granted Critical
Publication of KR101086911B1 publication Critical patent/KR101086911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기저항 효과 소자는 막 평면에 직교하는 변하지 않는 자화를 갖는 제1 강자성층; 상기 막 평면에 직교하는 변하지 않는 자화를 갖는 제2 강자성층; 상기 제1 강자성층과 상기 제2 강자성층 간에 개재된 제1 비자기층; 상기 제1 비자기층으로부터 제2 강자성층의 반대쪽에 제공되고, 상기 막 평면에 평행한 가변 자화를 갖는 제3 강자성층; 및 상기 제2 강자성층과 상기 제3 강자성층 간에 개재된 제2 비자기층을 포함한다. 상기 제1 강자성층과 상기 제3 강자성층 간의 상기 막 평면에 직교하는 방향으로 전류를 흐르게 함으로써 상기 제2 강자성층으로 스핀-분극된 전자가 주입되고, 상기 제2 비자기층을 통해 상기 제2 강자성층에서 상기 제3 강자성층으로 상기 스핀-분극된 전자를 주입시킴으로써 상기 제3 강자성층의 자화에서 세차 운동이 유도되며, 상기 세차 운동에 대응하는 주파수의 마이크로파 자기장이 상기 제2 강자성층에 인가된다.

Description

자기저항 효과 소자와 자기 랜덤 액세스 메모리{MAGNETORESISTANCE EFFECT ELEMENT AND MAGNETIC RANDOM ACCESS MEMORY}
본 발명은 자기저항 효과 소자와 자기 랜덤 액세스 메모리에 관한 것이다.
다양한 타입의 고체 자기 메모리가 발달되어왔다. 최근, GMR(giant magnetoresistive) 효과를 각각이 나타내는 자기저항 효과 소자를 포함하는 MRAM(magnetic random access memories)이 제안되었고, 특히 TMR(tunnel magnetoresistive) 효과를 각각이 나타내는 강자성 터널접합을 이용한 자기 랜덤 액세스 메모리가 주목을 끌고 있다.
강자성 터널접합의 MTJ(Magnetic Tunnel Junction) 소자는 제1 강자성층, 절연층, 및 제2 강자성층을 포함하는 3층막으로 형성된다. 판독 시에, 전류는 절연층을 통해 터널링하여 흐른다. 이 점에서 접합저항값은 제1 강자성층의 자화와 제2 강자성층의 자화 간의 상대각의 코사인에 따라 변한다. 따라서, 접합저항값은 제1 및 제2 강자성층의 자화 방향이 서로 평행한 경우(동일한 방향)에 가장 작아지지만, 제1 및 제2 강자성층의 자화 방향이 서로 역평행이될 경우(서로 반대)에 가장 커진다. 이는 TMR 효과라 불린다. TMR 효과로 인한 저항값의 변화는 이따금 실온에서 300%보다 더 커진다.
강자성 터널접합의 MTJ 소자를 메모리 셀로서 포함하는 자기 메모리 디바이스에서, 각각의 메모리 셀 내의 강자성층들 중 적어도 하나가 기준층으로 간주되고, 강자성층의 자화 방향은 고정되고, 다른 강자성층은 기록층으로 설정된다. 그러한 셀에서, 정보는 "0"과 "1"의 2진 정보를 기준층과 기록층 간의 평행 자화 배열과 역평행 자화 배열에 관련시킴으로써 기록된다. 통상적으로, 정보를 기록하는 기입은 기록층의 자화가 셀로부터 개별적으로 제공되는 기입 배선에 전류를 인가함으로써 생성된 자기장으로 인해 반전되는 기술에 따라 셀 상에서 수행된다(이러한 기술은 이후에 전류장(current field) 기입 기술로 지칭될 것임). 그러나, 전류장 기입 기술에 의해, 기입하기 위해 요구되는 전류량은 메모리 셀이 더 작아질수록 더 커진다. 그 결과, 큰 메모리 용량을 달성하는 것은 어려워진다. 최근, 전류장 기입 기술을 대신하기 위한 기술이 제안되었다(예를 들면, 미국 특허 번호 제6,256,223호 참조). 이 기술에 의해, 기록층의 자화는 MTJ 소자 각각에 직접 전류를 인가함으로써 기준층에서 주입된 스핀 토크로 인해 반전된다(이 기술은 이후에 스핀 토크 기입 기술로 지칭될 것임). 스핀 토크 기입 기술에 의해, 기입하기 위한 전류량은 메모리 셀이 크기 면에서 더 작아질수록 특징적으로 더 작아지고, 큰 메모리 용량은 용이하게 달성될 수 있다. 메모리 셀로부터 정보를 판독하는 것은 강자성 터널접합에 전류를 인가하고 TMR 효과로 인한 저항 변화를 검출함으로써 수행된다. 그러한 메모리 셀은 다수개 배열되어, 자기 메모리를 형성한다. 실제 구조는 예를 들면, DRAM의 경우와 같이, 스위칭 트랜지스터를 각각의 셀마다 배열함으로써 형성되어, 원하는 셀이 선택될 수 있고, 주변 회로를 구조에 결합시킨다.
큰 용량 메모리를 구현하기 위해서는, MTJ 소자를 크기 면에서 더 작게 만들어서 칩 내에서의 셀 점유율을 증가시키고, 기입하기 위해 필요한 전류량을 감소시키는 것이 필수적이다. 예를 들면, 수 기가비트 또는 그 이상인 기가비트의 큰 용량 메모리를 구현하기 위해, 기입 전류 밀도는 1MA/㎠보다 더 작아져야 한다. 상술한 바와 같이, 스핀 토크 기입 기술은 큰 용량 메모리를 실현시키는데 유리하다. 그러나, 기입하기 위해 요구되는 전류 밀도는 전하는 바에 의하면 3MA/㎠ 근방이고, 기입 전류량의 감소는 충분하지 않다.
(발명의 요약)
본 발명은 이러한 상황을 고려하여 만들어졌고, 그 목적은 기입하기 위해 요구되는 전류를 최소화하고, 고속 기입을 수행하며, 큰 용량을 가질 수 있는 자기저항 효과 소자와 자기 랜덤 액세스 메모리를 제공하는 것이다.
본 발명의 제1 양상에 따른 자기저항 효과 소자는
막 평면에 직교하는 변하지 않는 자화를 갖는 제1 강자성층;
상기 막 평면에 직교하는 변하지 않는 자화를 갖는 제2 강자성층;
상기 제1 강자성층과 상기 제2 강자성층 간에 개재된 제1 비자기층;
상기 제1 비자기층으로부터 제2 강자성층의 반대쪽에 제공되고, 상기 막 평면에 평행한 가변 자화를 갖는 제3 강자성층; 및
상기 제2 강자성층과 상기 제3 강자성층 간에 개재된 제2 비자기층을 포함하고,
상기 제1 강자성층과 상기 제3 강자성층 간의 상기 막 평면에 직교하는 방향으로 전류를 흐르게 함으로써 상기 제2 강자성층으로 스핀-분극된 전자가 주입되고, 상기 제2 비자기층을 통해 상기 제2 강자성층에서 상기 제3 강자성층으로 상기 스핀-분극된 전자를 주입시킴으로써 상기 제3 강자성층의 자화에서 세차 운동이 유도되며, 상기 세차 운동에 대응하는 주파수의 마이크로파 자기장이 상기 제2 강자성층에 인가된다.
본 발명의 제2 양상에 따른 자기 랜덤 액세스 메모리는
제1 양상에 따른 상기 자기저항 효과 소자;
상기 제1 강자성층에 전기적으로 연결된 제1 배선; 및
상기 제3 강자성층에 전기적으로 연결된 제2 배선
을 포함한다.
도 1은 본 발명의 제1 실시예에 따른 자기저항 효과 소자의 단면도;
도 2는 제1 실시예에 따른 자기저항 효과 소자의 동작을 설명하는 사시도;
도 3은 자기 기록층에서 공진 주파수와 자기 이방성 상수 간의 관계를 나타내는 도면;
도 4a 및 도 4b는 스핀 주입 기입이 자기 기록층 상에서 수행되는 경우에 관찰되는 자화 구성요소의 자화 의존성을 나타내는 도면;
도 5는 전류 밀도와 세차 운동의 주파수 간의 관계를 나타내는 도면;
도 6은 자화 발진층이 제공되는 경우에 관찰되는 자화 반전 특성과, 자화 발진층이 제공되지 않는 경우에 관찰되는 자화 반전 특성을 나타내는 도면;
도 7은 마이크로파 자기장과 자화 반전 시간 간의 관계를 나타내는 도면;
도 8은 본 발명의 제2 실시예에 따른 자기저항 효과 소자의 단면도;
도 9는 본 발명의 제3 실시예에 따른 자기저항 효과 소자의 단면도; 및
도 10은 본 발명의 제4 실시예에 따른 자기 랜덤 액세스 메모리의 회로도.
<도면의 주요 부호에 대한 설명>
2: 변하지 않는 자화층(기준 자화층)
4: 터널 장벽층
6: 자기 기록층
8: 스페이서층
10:자화 발진층
다음은 첨부한 도면을 참조하여, 본 발명의 실시예들의 설명한 것이다.
(제1 실시예)
도 1은 본 발명의 제1 실시예 1에 따른 자기저항 효과 소자를 나타낸다. 이 실시예의 자기저항 효과 소자는 변하지 않는 자화층(기준 자화층)(2), 터널 장벽층(4), 자기 기록층(6), 스페이서층(8), 및 자화 발진층(10)을 포함한다. 변하지 않는 자화층(2)은 막 평면에 실질적으로 직교하고 자기저항 효과 소자(1)에 전류를 인가한 전과 후에 변하지 않는 자화 방향을 갖는 강자성층을 포함한다. 터널 장벽층(4)은 Mg, Al, Ti, Hf 등의 그룹으로부터 선택된 원소를 포함하는 산화물로 형성되어, 원하는 자기저항 효과 변화가 터널링 전자에 의해 획득될 수 있다. 보다 구체적으로는, 마그네슘 산화물, 알루미늄 산화물 등이 터널 장벽층(4)으로서 사용될 수 있다. 자기 기록층(6)은 막 평면에 실질적으로 직교하고 자기저항 효과 소자(1)에 전류를 인가한 전과 후에 변경될 수 있는 자화 방향을 갖는 강자성층을 포함한다. 스페이서층(8)은 비자기층을 포함한다. 자화 발진층(10)은 막 평면에 실질적으로 평행하고 변동가능한 자화 방향을 갖는 강자성층을 포함한다.
이 실시예의 자기저항 효과 소자에서, 자기 기록층(6)은 충분하게 큰 직교 자기 이방성을 갖는 자기 재료로 형성되어야 한다. 따라서, 자기 기록층(6)을 위한 최적의 자기 재료는 Fe, Co, 및 Ni의 그룹으로부터 선택된 하나 이상의 원소들과, Pt와 Pd의 그룹으로부터 선택된 하나 이상의 원소들을 포함하고, L10 결정 구조를 갖는 질서 합금(ordered alloy)이어야 한다. 예를 들면, FePd, CoPt 등은 자기 기록층(6)을 위해 사용될 수 있다. 이와 달리, 자기 기록층(6)은 Fe, Co, 및 Ni의 그룹으로부터 선택된 하나 이상의 원소들과, Cr, Pt, Pd 및 Ta의 그룹으로부터 선택된 하나 이상의 원소들을 포함하고 6각형의 결정 구조를 갖는 합금으로 형성될 수도 있다. 예를 들면, Co-Cr 합금("-"은 대상 재료가 합금인 것을 표시함), 또는 Pt, Pd, Ta 등을 Co-Cr 합금에 추가함으로써 형성되는 Co-Cr-Pt, Co-Cr-Pd, Co-Cr-Ta 등을 사용할 수 있다. Co 대신에 또는 Co 이외에, Fe 또는 Ni가 사용될 수도 있다.
이제 도 2를 참조하여, 이 실시예의 자기저항 효과 소자(1)의 동작이 설명된다. 전류가 이 실시에의 자기저항 효과 소자(1)에 인가되는 경우에, 스핀-분극 전자가 터널 장벽층(4)을 통해 변하지 않는 자화층(2)에서 자기 기록층(6)으로 흐르고, 자기 기록층(6)의 자화 상태는 결정된다(스핀 주입 기입). 예를 들면, 변하지 않는 자화층(2)의 자화 방향이 자기 기록층(6)의 자화 방향에 역평행인 경우에, 전자는 변하지 않는 자화층(2)에서 자화 발진층(10)으로 흘러서, 자기 기록층(6)의 자화를 반전시킨다. 변하지 않는 자화층(2)의 자화 방향으로 분극된 전자는 변하지 않는 자화층(2)에서 자기 기록층(6)과 자화 발진층(10)으로 흐른다. 변하지 않는 자화층(2)의 자화 방향이 자기 기록층(6)의 자화 방향에 평행할 경우에, 전자는 자화 발진층(10)에서 변하지 않는 자화층(2)으로 흘러서, 자기 기록층(6)의 자화를 반전시킨다. 변하지 않는 자화층(2)의 자화 방향과 동일한 방향으로 분극된 스핀을 갖는 전자는 변하지 않는 자화층(2)으로 통과하지만, 상이한 방향으로 분극된 스핀을 갖는 전자는 변하지 않는 자화층(2)에 의해 반사되고 자기 기록층(6)과 자화 발진층(10)으로 흐른다. 어느 쪽에서든, 막 평면에 직교하는 방향으로 스핀-분극된 전자는 스페이서층(8)을 통해 자기 기록층(6)에서 자화 발진층(10)으로 동시에 흐른다. 막 평면에 평행인 자화에 직교하는 방향으로 스핀-분극된 전류가 자화 발진층(10)에 흐르게 되는 경우에, 막 평면에 평행한 자화는 ㎓ 차수의 고유 주파수에서 막 평면의 세차 운동을 갖고, 회전한다. 막 평면에 평행인 방향에서 자기장은 자화 발진층(10)의 막 평면에 평행하는 자화로부터 자기 기록층(6)에 끊임없이 인가된다. 따라서, 자화 발진층(10)의 막 평면에 평행하는 자화가 자기 기록층(6)에서의 스핀 주입에 의해 회전되는 경우에, ㎓ 차수의 주파수에서 평면내 방향으로 회전하는 마이크로파 자기장은 자기 기록층(6)에서 유도된다. 본 명세서에서, 마이크로파 자기장은 300㎒~3㎔의 범위의 주파수를 갖는 자기장일 수도 있다.
일반적으로, 자기 재료는 이방성 에너지 또는 포화 자화에 의해 좌우되는 마이크로파 자기장으로 공진하는 고유 공진 주파수를 갖는다. 공진 주파수에 대응하는 마이크로파 자기장이 직교하는 자화에 대해 막 평면에 평행한 방향에서 유도되는 경우에, 공진 현상은 야기되고, 막 평면에 직교하는 자화는 막 평면에 평행한 방향 쪽으로 빠르게 기울여져서, 세차 운동을 시작한다. 본 명세서에서, 막 평면에 직교하는 자화의 직교하는 자기 이방성은 마이크로파 자기장의 영향으로 인해 본래의 자기 이방성보다 효과적으로 훨씬 더 작게 된다. 마이크로파 자기장이 스핀 주입 기입이 상술한 방법으로 자기저항 효과 소자에서 수행될 때와 동일한 시간에 유도되기 때문에, 스핀 주입 기입은 더 용이해지고, 반전을 위해 요구되는 전류값은 충분히 작아질 수 있다. 자기 기록층의 자화가 반전되는 경우에 자기 기록층에 유도된 세차 운동의 주파수는 이하의 식에 의해 결정된다:
여기서, γ는 회전 자기 상수(γ=1.76×107 ㎐/Oe)를 나타내고, Ms는 포화 자화를 나타내며, Ku는 자기 이방성 상수를 나타낸다. 상술한 수학식은 일반 강자성 공진에 대한 공진 조건과 동등하다. 도 3은 700 emu/㎤의 Ms를 갖는 자기 기록층에서 Ku에 대한 공진 주파수의 의존성을 결정하기 위해 상술한 수학식에 따라 수행되는 계산의 결과를 나타낸다. 도 3으로부터 알 수 있는 바와 같이, 700 emu/㎤의 Ms와 3.6Merg/㎤의 Ku를 갖는 재료가 자기 기록층으로서 사용되는 경우에, 자기 기록층은 4.1㎓의 자기 공진 주파수를 갖는다. 도 4a는 막 평면에 직교하는 방향에서 자화의 구성요소 Mz와 막 평면에 평행한 방향에서 자화의 구성요소 Mx의 시간 의존성을 나타내고, 스핀 주입 기입이 막 평면에 직교하는 방향으로의 자화를 갖고 마이크로자기 시뮬레이션을 통해 계산된 700 emu/㎤의 Ms와 3.6Merg/㎤의 Ku를 갖는 자기 기록층 상에서 수행된다. 도 4a로부터 알 수 있는 바와 같이, 막 평면에 평행한 방향에서 구성요소 Mx의 명백한 진동 현상이 있다. 도 4b는 막 평면에 평행한 방향에서 구성요소 Mx의 시간 의존성에 따라 수행되는 주파수 분석의 결과를 나타낸다. 도 4b로부터 알 수 있는 바와 같이, 이 실시예의 자기 기록층(6) 내의 스핀 주입 기입에 의해 유도된 평면내 방향 세차 운동의 고유 주파수는 대략 4㎓이고, 마이크로자기 시뮬레이션을 통해 수행되는 분석 계산의 결과와 일치한다. 이상의 결과에 기초하여, 700 emu/㎤의 Ms와 3.6Merg/㎤의 Ku를 갖는 자기 기록층(6)에서 대략 4㎓의 주파수를 갖는 마이크로파 자기장을 유도함에 의해 스핀 주입 반전 전류가 더 작아질 수 있다는 것이 예측될 수 있다.
이 실시예에서, 기입 전류가 인가되고 스핀 주입이 자기 기록층(6)으로부터 수행되는 경우에 자화 진동을 갖고, 막 평면에 평행한 가변 자화 방향을 갖는 자화 발진층(10)이 마이크로파 자기장의 소스로서 사용된다. 스핀 주입이 자기 기록층(6)으로부터 자화 발진층(10) 상에서 수행되는 경우에 진동을 위한 조건이 이제 설명될 것이다. 스핀 주입이 자기 기록층(6)으로부터 자화 발진층(10) 상에 수행되는 경우에 야기되는 발진 주파수 fi는 LLG(Landau-Lifshitz-Gilbert) 식을 통해 획득된 이하의 식에 의해 표현된다:
이면,
여기서, γ는 회전 자기 상수를 나타내고, α는 감쇠 상수를 나타내고, P는 분극을 나타내고, Ms는 포화 자화를 나타내고, t는 자화 발진층(10)의 막 두께를 나타내고, J는 자화 발진층(10)의 전류 밀도를 나타내고, h 바(bar)는 플랑크 상수를 2π로 나누어 획득한 디락 상수를 나타내고, e는 단위 전하량을 나타내며, θ는 발진 조건 하에 자기 기록층(6)의 자화에 대한 자화 발진층(10)의 자화의 상대각을 나타낸다.
막 평면에 직교하는 자화를 갖는 강자성층, 비자화층, 및 막 평면에 평행한 자화를 갖는 자화 발진층을 포함하는 적층막이 준비되고, 스핀-분극된 전자가 비자기층을 통해 강자기층으로부터 자화 발진층으로 흐르게 된다. 도 5는 막 평면에 평행한 자화를 갖는 자화 발진층의 진동 주파수의 전류 밀도 의존성을 나타낸다. 여기서, 자화 발진층은 700 emu/㎤의 Ms, 0.005의 α, 및 0.8의 P에 의해 표현되는 자기 특성을 갖는 재료로 만들어진다. 자화 발진층의 막 두께는 1㎚이다. 도 5로부터 알 수 있는 바와 같이, 4㎓ 진동은 대략 0.7MA/㎠의 전류 밀도 J에서 전류를 인가함에 의해 발생한다. 이상의 결과에 기초하여, 반전 전류가 700 emu/㎤의 Ms, 0.005의 α, 0.8의 P, 및 1㎚의 t를 가지고, 막 평면에 평행한 자화를 갖는 자화 발진층에 700 emu/㎤의 Ms와 3.6Merg/㎤의 Ku에 의해 표현된 자기 특성을 갖는 자기 기록층(6) 간에 개재되어 있는 비자기층을 제공함으로써 유도된 마이크로파 자기장에 의해 야기된 보조 효과에 의해서 감소된다는 것이 예측된다. 더욱이, 진동 주파수가 도 5에 도시된 바와 같이 자화 발진층으로 흐르는 전류에 따라 달라지므로, 정보 판독시 잘못된 기입이 감소될 수 있다.
스핀 주입 기입 기술을 사용하는 자기 메모리에서, 정보 판독 시 기입 전류보다 더 작은 전류를 인가하여 저항을 측정하는 것이 보통 필수적이다. 스핀 주입은 이 점에서 가변 자화층(2)으로부터 자기 기록층 상에서 수행되기 때문에, 잘못된 기입이 수행될 수도 있다. 그러나, 이 실시예에서, 판독 시 잘못된 기입은 자화 발진층(10)에 의해 생성된 공진 주파수를 기입 시 사용된 전류값을 갖는 자기 기록층의 자기 공진 주파수와 동일하게 함으로써 감소될 수 있다. 예를 들면, 자기 기록층(6)과 자화 발진층(10)이 사용되고, 판독 시 흐르는 전류의 전류 밀도가 0.2 MA/㎠인 경우에, 자화 발진층(10)의 진동 주파수는 대략 1㎓가 되고, 자기 기록층(6)의 4㎓의 자기 공진 주파수가 아니다. 그 결과, 마이크로파 자기장의 보조 효과는 발생하지 않고, 잘못된 기입은 판독 시 수행되지 않는다.
자기 기록층에서 스핀 주입으로 자화 진동을 갖고 막 평면에 평행한 자화 방향을 갖는 자화 발진층이, 700 emu/㎤의 Ms와 3.6Merg/㎤의 Ku에 의해 표현되는 자기 특성을 갖고 막 평면에 직교하는 자화 방향을 갖거나, 4㎓의 고유 주파수를 갖는 자기 기록층에 인접하여 위치하는 경우와, 자화 발진층이 없는 경우에, 스핀 주입 반전 전류값은 마이크로자기 시뮬레이션을 통해 계산된다. 도 6은 반전 전류값들 간의 비교의 결과를 나타낸다. 시뮬레이션에서, 회전 운동의 주파수는 자화 발진층의 막 평면에서 대략 4㎓로 조정된다. 또한, 거리 조정은 막 평면에 평행한 방향으로 유도된 자기장이 대략 100 Oe가 되도록 수행된다. 도 6에서 나타난 바와 같이, 스핀 주입 기입을 위해 요구되는 반전 전류값은 자화 발진층으로부터 자기 기록층에 대략 4㎓의 마이크로파를 인가함으로써 거의 반으로 줄게 될 수도 있다. 도 7은 막 평면에 평행한 자화 방향을 갖는 자화 발진층에서 자화의 회전 운동의 주파수를 조정하고, 막 평면에 직교하는 자화 방향을 갖는 자기 기록층에서 유도된 마이크로파 자기장의 주파수를 변경함으로써 획득되는 자화 반전 시간의 주파수 의존성을 나타낸다. 도 7에 나타난 주파수 의존성은 자기 기록층의 자화의 직교-방향 구성요소 Mz가 "0"이 되는 경우에 획득된다. 도 7로부터 명확한 바와 같이, 자화 반전을 야기하는데 필요한 시간은 자기 기록층의 4㎓의 고유 주파수의 거의 절반이다. 도 7로부터 알 수 있는, 마이크로파 자기장의 주파수가 2.5㎓~6.0㎓의 범위 내에 있는 한, 자화 반전 시간은 더 짧아지고, 마이크로파 자기장의 보조 효과가 있다. 이는 마이크로파 자기장의 주파수가 자기 기록층의 4㎓의 고유 주파수에 대해 62%(=2.5/4)~150%(=6.0/4)의 범위 내에 있는 한, 보조 효과가 있다는 것을 의미한다.
이 실시예에 따른 자기저항 효과 소자에서, 자화 발진층(10)이 자기 기록층(6)으로부터 스핀 주입을 통해 막 평면에 평행한 방향에서 세차 운동을 효과적으로 갖게되는 것이 필수적이다. 따라서, 자기 기록층(6)과 자화 발진층(10) 간에 개재된 비자기 스페이서층(8)은 자기 기록층(6)의 스핀 정보에 어떠한 변화도 야기하지 않는 재료로 형성되어야 한다. 스페이서층(8)은 거대 자기저항 소자에서 스페이서층으로서 사용된 Cu, Au, 및 Ag의 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 합금으로 형성되는 것이 가장 바람직하다. Cu-Au와 같은 합금도 사용할 수 있다. 스페이서층(8)이 터널 자기저항 소자에서 터널 장벽층으로서 사용되는, Mg, Al, Ti, 및 Hf의 그룹으로부터 선택된 하나의 원소를 포함하는 산화물로 형성되는 경우에, 자화 발진층에서의 자화 반전은 효과적으로 발생한다.
상술한 바와 같이, 이 실시예에 따라, 자화 반전을 야기하는데 요구되는 전류값과 반전을 야기하는데 요구되는 시간은 종래의 스핀 주입 기입이 수행되는 경우보다 더 짧아질 수 있다. 따라서, 기입 전류는 가능한 한 작아질 수 있고, 고속 기입은 수행될 수 있다. 더욱이, 스핀 토크 기술이 사용되는 경우에, 더 작은 크기의 자기저항 효과 소자가 형성될 수 있다.
(제2 실시예)
도 8은 본 발명의 제2 실시예에 따른 자기저항 효과 소자를 나타낸다. 막 평면에 평행한 자화 방향을 갖는 단일층 강자성층 대신에, 강자성적으로 결합되고 비자기층(10b)이 사이에 개재된 강자성층(10a, 10c)의 적층 구조를 자화 발진층(10)이 갖는 것을 제외하고, 이 실시예의 자기저항 효과 소자(1)는 도 1에 나타난 제1 실시예의 자기저항 효과 소자(1)와 동일하다. 강자성층(10a, 10c)의 각각의 자화 방향은 막 평면에 평행하다.
막 평면에 평행한 자화를 갖는 자기 재료가 단일층 강자성 막으로 형성된 자화 발진층 내에 둥근 각각의 코너를 갖는 원형 형태, 사각 형태, 또는 사각형같은 형태로 형성될 경우에, 리플럭스 도메인 구조가 형성될 수도 있다. 리플럭스 도메인 구조는 막 평면에 평행한 자화의 회전 운동을 막을 수도 있다. 이 문제에 대처하기 위해, 강자성층(10a), 비자기층(10b), 및 강자성층(10c)을 포함하는 적층막이 이 실시예로서 사용된다. 이러한 적층 구조를 이용하여, 상대적인 방법으로 막 평면 평행한 자화를 180도 변경하기 위한 이방성이 리플럭스 도메인을 형성하지 않는 안정적 마이크로파 자기장을 생성하기 위해 적용될 수 있다.
제1 실시예의 자기저항 효과 소자와 같이, 이 실시예의 자기저항 효과 소자는 기입 전류를 최소화할 뿐만아니라 고속 기입을 수행할 수도 있다. 더욱이, 스핀 토크 기입 기술이 사용되기 때문에, 이 실시예의 자기저항 효과 소자는 더 작게 제조될 수 있다.
(제3 실시예)
도 9는 본 발명의 제3 실시예에 따른 자기저항 효과 소자를 나타낸다. 자기 기록층(6)이 질서 합금층(6a) 또는 합금층(6a)과 합금층(6b)의 적층 구조로 대체된다는 점에서 이 실시예의 자기저항 효과 소자(1)는 도 1에 나타난 제1 실시예의 자기저항 효과 소자(1)와 상이하다. 질서 합금층(6a)은 Fe, Co, 및 Ni의 그룹으로부터 선택된 적어도 하나의 원소와 Pt와 Pd의 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 L10 결정 구조를 갖는다. 합금층(6a)은 Fe, Co, 및 Ni의 그룹으로부터 선택된 적어도 하나의 원소와 Cr, Ta, Pt 와 Pd의 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 6각형의 결정 구조를 갖는 합금으로 형성되고, 막 평면에 실질적으로 직교하는 방향에서 자기 이방성을 갖는다. 합금층(6b)은 Fe, Co, Ni, 및 Mn의 그룹으로부터 선택된 적어도 하나의 원소를 포함한다. L10 결정 구조를 갖는 질서 합금과 6각형의 결정 구조를 갖는 합금에 대한 재료는 제1 실시예에 사용된 것과 동일할 수 있다. 합금층(6b)에 대한 예시 재료는 Co-Fe-B와 Fe 합금을 포함한다. 더욱이, 포화 자화를 조정하기 위해, Mn을 추가할 수 있다. 본 명세서에서, 합금층(6a, 6b)은 서로 교환-연결되어 합금층들 중 어느 하나의 자화가 막 평면에 실질적으로 직교하는 방향으로 향한다. 적층 구조를 이용하여, 충분히 큰 직교 자기 이방성을 갖는 자기 기록층이 형성될 수 있다.
제1 실시예의 자기저항 효과 소자와 같이, 이 실시예의 자기저항 효과 소자는 기입 전류를 최소화할 뿐만아니라 고속 기입을 수행할 수도 있다. 더욱이, 스핀 토크 기입 기술이 사용되기 때문에, 이 실시예의 자기저항 효과 소자는 더 작게 제조될 수 있다.
(제4 실시예)
도 10은 본 발명의 제4 실시예에 따른 MRAM(magnetic rancom access memory)을 나타낸다. 이 실시예의 MRAM은 매트릭스 방식으로 배열된 메모리 셀 MC를 갖는 메모리 셀 어레이(30)를 포함한다. 메모리 셀 MC의 각각은 제1 실시예~제3 실시예의 자기저항 효과 소자들 중 하나인 MTJ 소자(1)를 갖는다.
메모리 셀 어레이(30)에서, 비트선 쌍 BL과 /BL은 컬럼의 확장 방향에 또한 배열된다. 메모리 셀 어레이(30)에서, 워드선 WL은 로우의 확장 방향에 또한 배열된다.
메모리 셀 MC은 비트선 BL과 워드선 WL 간의 교차 부분에 배열된다. 메모리 셀 MC의 각각은 MTJ 소자(1)와 선택 트랜지스터(31)를 포함한다. MTJ 소자의 일단은 대응하는 비트선 BL에 연결된다. MTJ 소자(1)의 다른 단은 선택 트랜지스터(31)의 드레인 단자에 연결된다. 선택 트랜지스터(31)의 게이트 단자는 대응하는 워드선 WL에 연결된다. 선택 트랜지스터(31)의 소스 단자는 대응하는 비트선 /BL에 연결된다.
로우 디코더(32)는 워드선 WL에 연결된다. 기입 회로(34)와 판독 회로(35)는 비트선 쌍 BL과 /BL에 연결된다. 컬럼 디코더(33)는 기입 회로(34)와 판독 회로(35)에 연결된다. 메모리 셀 MC의 각각은 로우 디코더(32)와 컬럼 디코더(33)를 통해 선택될 것이다.
메모리 셀 MC로의 데이터 기입은 이하의 방법으로 수행된다. 우선, 데이터 기입이 수행될 메모리 셀 MC를 선택하기 위해, 메모리 셀 MC에 연결된 워드선 WL이 활성화된다. 이 점에서, 선택 트랜지스터(31)는 스위치 온된다.
다음으로, 양방향의 기입 전류 Iw는 MTJ 소자(1)에 공급된다. 보다 구체적으로는, 기입 전류 Iw가 왼쪽 방향에서 오른쪽 방향으로 MTJ 소자(1)에 공급되는 경우에, 기입 회로(34)는 비트선 BL에 포지티브 전위를 인가하고, 비트선 /BL에는 그라운드 전위를 인가한다. 기입 전류 Iw가 오른쪽에서 왼쪽으로 MTJ 소자(1)에 공급되는 경우에, 기입 전류(34)는 비트선 /BL에 포지티브 전위를 인가하고, 비트선 BL에는 그라운드 전위를 인가한다. 이러한 방법으로, 데이터 "0" 또는 데이터 "1"은 메모리 셀 MC에 기입된다.
메모리 셀 MC로부터의 데이터 판독은 이하의 방법으로 수행된다. 우선, 메모리 셀 MC 중 하나가 선택된다. 판독 회로(35)가 오른쪽에서 왼쪽으로 흐르는 판독 전류 Ir을 MTJ 소자(1)에 공급한다. 판독 전류 Ir에 기초하여, 판독 회로(35)는 MTJ 소자(1)의 저항값을 감지한다. 이 방법으로, MTJ 소자(1)에 저장된 정보는 판독될 수 있다.
상술한 바와 같이, 이 실시예에 따라, MRAM은 제1 실시예~제3 실시예에 따른 자기저항 효과 소자인 MTJ 소자(1)로 형성될 수 있다. 제1 실시예~제3 실시예에 따른 자기저항 효과 소자인 MTJ 소자(1)를 이용하여, 더 작은 크기의 디바이스가 형성될 수 있고, 기입 전류가 최소화될 수 있다. 더욱이, 고속 기입이 수행될 수 있다.
추가적인 이점과 변경은 당업자에게 즉시 발생할 것이다. 따라서, 광의의 양상에서 본 발명은 본 명세서에 나타나고 설명된 상세한 설명과 대표적인 실시예에 국한되지 않는다. 따라서, 첨부된 청구 범위와 그 동등물에 의해 정의되는 바와 같이 일반적 발명의 개념의 사상과 범주를 벗어나지 않고서 다양한 변경이 만들어질 수도 있다.

Claims (12)

  1. 자기저항 효과 소자로서,
    막 평면에 직교하는 변하지 않는 자화를 갖는 제1 강자성층;
    상기 막 평면에 직교하는 변하지 않는 자화를 갖는 제2 강자성층;
    상기 제1 강자성층과 상기 제2 강자성층 간에 개재된 제1 비자기층;
    상기 제1 비자기층으로부터 제2 강자성층의 반대쪽에 제공되고, 상기 막 평면에 평행한 가변 자화를 갖는 제3 강자성층; 및
    상기 제2 강자성층과 상기 제3 강자성층 간에 개재된 제2 비자기층을 포함하고,
    상기 제1 강자성층과 상기 제3 강자성층 간의 상기 막 평면에 직교하는 방향으로 전류를 흐르게 함으로써 상기 제2 강자성층으로 스핀-분극된 전자가 주입되고, 상기 제2 비자기층을 통해 상기 제2 강자성층에서 상기 제3 강자성층으로 상기 스핀-분극된 전자를 주입시킴으로써 상기 제3 강자성층의 자화에서 세차 운동이 유도되며, 상기 세차 운동에 대응하는 주파수의 마이크로파 자기장이 상기 제2 강자성층에 인가되는 자기저항 효과 소자.
  2. 제1항에 있어서,
    상기 제2 비자기층은 Cu, Au, 및 Ag로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 합금인 자기저항 효과 소자.
  3. 제1항에 있어서,
    상기 제2 비자기층은 Mg, Al, Ti 및 Hf로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 산화물인 자기저항 효과 소자.
  4. 제1항에 있어서,
    상기 제3 강자성층은 제3 비자기층과 제1 강자성막 및 제2 강자성막을 포함하는 적층 구조를 갖고, 상기 제3 비자기층은 상기 제1 강자성막과 제2 강자성막 간에 개재되고, 상기 제1 강자성막 및 제2 강자성막은 상기 막 평면에 평행한 자화 방향을 각각 갖고 서로 반강자성적으로 결합하고 있는 자기저항 효과 소자.
  5. 제1항에 있어서,
    상기 제2 강자성층은 Fe, Co, 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 원소와, Pt 및 Pd로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 L10 결정 구조를 갖는 자기 재료로 형성된 자기저항 효과 소자.
  6. 제1항에 있어서,
    상기 제2 강자성층은 Fe, Co, 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 원소와, Cr, Ta, Pt, 및 Pd로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 6각형의 결정 구조를 갖는 자기 재료로 형성된 자기저항 효과 소자.
  7. 제1항에 있어서,
    상기 제2 강자성층은 Fe, Co, 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 원소와 Pt 및 Pd로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 L10 결정 구조와, Fe, Co, Ni 및 Mn으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 합금을 갖는 자기 재료를 포함하는 적층 구조를 갖는 자기저항 효과 소자.
  8. 제1항에 있어서,
    상기 제2 강자성층은 Fe, Co, 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 원소와 Cr, Ta, Pt, 및 Pd로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 6각형의 결정 구조와, Fe, Co, Ni 및 Mn으로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 합금을 갖는 자기 재료를 포함하는 적층 구조를 갖는 자기저항 효과 소자.
  9. 제1항에 있어서,
    상기 마이크로파 자기장의 주파수는 상기 제2 강자성층의 자기 공진의 주파수를 포함하는 미리결정된 범위 내인 자기저항 효과 소자.
  10. 제1항에 있어서,
    상기 스핀-분극된 전자는 전류가 상기 제1 강자성층으로 흐르게 함으로써 생성되는 자기저항 효과 소자.
  11. 자기 랜덤 액세스 메모리로서,
    제1항에 따른 상기 자기저항 효과 소자;
    상기 제1 강자성층에 전기적으로 연결된 제1 배선; 및
    상기 제3 강자성층에 전기적으로 연결된 제2 배선
    을 포함하는 자기 랜덤 액세스 메모리.
  12. 제11항에 있어서,
    선택 트랜지스터 - 상기 선택 트랜지스터의 소스 및 드레인 중 하나는 상기 제1 강자성층과 상기 제3 강자성층 중 하나에 전기적으로 연결되고, 상기 소스 및 드레인 중 다른 하나는 상기 제1 배선과 상기 제2 배선에 전기적으로 연결됨 -
    를 더 포함하는 자기 랜덤 액세스 메모리.
KR1020090025055A 2008-03-25 2009-03-24 자기저항 효과 소자와 자기 랜덤 액세스 메모리 KR101086911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008078420A JP4724196B2 (ja) 2008-03-25 2008-03-25 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JPJP-P-2008-078420 2008-03-25

Publications (2)

Publication Number Publication Date
KR20090102676A true KR20090102676A (ko) 2009-09-30
KR101086911B1 KR101086911B1 (ko) 2011-11-25

Family

ID=41116848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025055A KR101086911B1 (ko) 2008-03-25 2009-03-24 자기저항 효과 소자와 자기 랜덤 액세스 메모리

Country Status (4)

Country Link
US (2) US8014193B2 (ko)
JP (1) JP4724196B2 (ko)
KR (1) KR101086911B1 (ko)
CN (1) CN101546808B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421545B2 (en) 2010-08-13 2013-04-16 Samsung Electronics Co., Ltd. Oscillators and methods of operating the same
US8427246B2 (en) 2010-09-16 2013-04-23 Samsung Electronics Co., Ltd. Oscillators and methods of manufacturing and operating the same
US8471640B2 (en) 2010-11-09 2013-06-25 Samsung Electronics Co., Ltd. Oscillators and methods of operating the same
KR101329161B1 (ko) * 2010-11-04 2013-11-14 시게이트 테크놀로지 엘엘씨 자기 메모리 엘리먼트의 필드 보조 스위칭
US8754717B2 (en) 2010-09-02 2014-06-17 Samsung Electronics Co., Ltd. Oscillators and methods of operating the same
US8847692B2 (en) 2010-08-25 2014-09-30 Samsung Electronics Co., Ltd. Oscillators and method of operating the same

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724196B2 (ja) * 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US8432644B2 (en) * 2009-06-25 2013-04-30 HGST Netherlands B.V. Spin torque oscillator sensor enhanced by magnetic anisotropy
US20110058408A1 (en) * 2009-09-07 2011-03-10 Agency For Science, Technology And Research Memory cell arrangements; memory cell reader; method for determining a memory cell storage state
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
WO2011096312A1 (ja) * 2010-02-04 2011-08-11 株式会社日立製作所 トンネル磁気抵抗効果素子及びそれを用いた磁気メモリセル並びに磁気ランダムアクセスメモリ
JP5127861B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 磁気メモリ
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
JP5514059B2 (ja) * 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5285104B2 (ja) 2011-03-17 2013-09-11 株式会社東芝 磁気記録素子及び不揮発性記憶装置
JP5417369B2 (ja) * 2011-03-25 2014-02-12 株式会社東芝 磁気素子及び不揮発性記憶装置
JP5214765B2 (ja) * 2011-03-25 2013-06-19 株式会社東芝 磁気抵抗素子および磁気メモリ
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
SG185900A1 (en) * 2011-05-20 2012-12-28 Agency Science Tech & Res Magnetoresistive device
JP5734800B2 (ja) * 2011-09-21 2015-06-17 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5809903B2 (ja) * 2011-09-21 2015-11-11 株式会社東芝 不揮発性記憶装置
US9245608B2 (en) * 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
JP5542856B2 (ja) * 2012-03-21 2014-07-09 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
CN102637939B (zh) * 2012-04-28 2014-06-11 中国科学院苏州纳米技术与纳米仿生研究所 一种基于垂直磁化自由层的自旋微波振荡器及其制造方法
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP2014033076A (ja) * 2012-08-03 2014-02-20 Toshiba Corp 磁気抵抗効果素子
US9231191B2 (en) * 2012-08-20 2016-01-05 Industrial Technology Research Institute Magnetic tunnel junction device and method of making same
JP5777588B2 (ja) * 2012-09-21 2015-09-09 株式会社東芝 磁気抵抗効果素子
US8773821B2 (en) * 2012-10-05 2014-07-08 Nve Corporation Magnetoresistive-based mixed anisotropy high field sensor
US8908330B1 (en) * 2012-12-21 2014-12-09 Western Digital Technologies, Inc. Spin torque oscillator for microwave assisted magnetic recording with optimal geometries
JP2014157649A (ja) * 2013-02-18 2014-08-28 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録再生装置
US9379315B2 (en) * 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子
JP6106118B2 (ja) 2014-03-13 2017-03-29 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
EP3217446B1 (en) * 2016-03-10 2022-02-23 Crocus Technology Magnetoresistive element having an adjustable magnetostriction and magnetic device comprising the magnetoresistive element
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
JP2018152432A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
JP2019057626A (ja) * 2017-09-21 2019-04-11 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
CN110923647B (zh) * 2019-11-28 2021-09-21 北京航空航天大学青岛研究院 狄拉克节点球半金属及其制备与应用方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
JP4406250B2 (ja) * 2003-09-24 2010-01-27 株式会社東芝 スピントンネルトランジスタ
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP4921897B2 (ja) * 2006-09-05 2012-04-25 株式会社東芝 磁気センサー
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
JP4724196B2 (ja) * 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7961438B2 (en) * 2008-05-28 2011-06-14 Tdk Corporation Magnetoresistive device of the CPP type, and magnetic disk system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421545B2 (en) 2010-08-13 2013-04-16 Samsung Electronics Co., Ltd. Oscillators and methods of operating the same
US8847692B2 (en) 2010-08-25 2014-09-30 Samsung Electronics Co., Ltd. Oscillators and method of operating the same
US8754717B2 (en) 2010-09-02 2014-06-17 Samsung Electronics Co., Ltd. Oscillators and methods of operating the same
US8427246B2 (en) 2010-09-16 2013-04-23 Samsung Electronics Co., Ltd. Oscillators and methods of manufacturing and operating the same
KR101329161B1 (ko) * 2010-11-04 2013-11-14 시게이트 테크놀로지 엘엘씨 자기 메모리 엘리먼트의 필드 보조 스위칭
US8471640B2 (en) 2010-11-09 2013-06-25 Samsung Electronics Co., Ltd. Oscillators and methods of operating the same

Also Published As

Publication number Publication date
US8014193B2 (en) 2011-09-06
US20090244792A1 (en) 2009-10-01
US8279663B2 (en) 2012-10-02
JP4724196B2 (ja) 2011-07-13
US20110309418A1 (en) 2011-12-22
CN101546808A (zh) 2009-09-30
JP2009231753A (ja) 2009-10-08
CN101546808B (zh) 2011-03-09
KR101086911B1 (ko) 2011-11-25

Similar Documents

Publication Publication Date Title
KR101086911B1 (ko) 자기저항 효과 소자와 자기 랜덤 액세스 메모리
US7486552B2 (en) Method and system for providing a spin transfer device with improved switching characteristics
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
EP1600977B1 (en) Multi-bit magnetic random acces memory device
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US8670271B2 (en) Magnetic stack having assist layers
US7961509B2 (en) Spin-transfer torque memory self-reference read and write assist methods
US9025362B2 (en) Memory element and memory device
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
KR20180100065A (ko) 자기 터널 접합부 및 열 안정성 강화층을 갖는 메모리 셀
US9196333B2 (en) Magnetic memory element and magnetic memory device
JP5742142B2 (ja) 記憶素子、メモリ装置
US8134864B2 (en) Exchange-assisted spin transfer torque switching
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2012060062A (ja) 記憶素子、メモリ装置
JP2012059809A (ja) 記憶素子、メモリ装置
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee