KR101329161B1

KR101329161B1 - 자기 메모리 엘리먼트의 필드 보조 스위칭

Info

Publication number: KR101329161B1
Application number: KR1020110114486A
Authority: KR
Inventors: 신 카오; 하이웬 시; 웬종 주; 로버트 램버턴; 카이종 가오
Original assignee: 시게이트 테크놀로지 엘엘씨
Priority date: 2010-11-04
Filing date: 2011-11-04
Publication date: 2013-11-14
Also published as: CN102456393A; US8422277B2; KR20120047834A; JP2012099210A; CN102456393B; US20120111952A1; JP5335876B2

Abstract

스핀-토크 전달 랜덤 액세스 메모리(STRAM)와 같은, 자기 메모리 엘리먼트로 데이터를 기록하기 위한 방법 및 장치. 다양한 실시예들에 따라, 기록 전류는 원하는 자기 상태로 상기 엘리먼트의 자기 세차를 개시하도록 자기 메모리 엘리먼트를 관통하여 인가된다. 상기 엘리먼트 상에 자기장을 유도하기 위하여 상기 기록 전류의 계속되는 인가 동안에 상기 자기 메모리 엘리먼트에 인접하여 필드 보조 전류의 흐름이 후속하여 개시된다. 상기 기록 전류가 종료된 이후에 상기 필드 보조 전류는 원하는 자기 상태로 필드 보조 세차를 제공하기 위하여 지속된다.

Description

자기 메모리 엘리먼트의 필드 보조 스위칭{FIELD ASSISTED SWITCHING OF A MAGNETIC MEMORY ELEMENT}

본 발명의 다양한 실시예들은 일반적으로 스핀-토크 전달 랜덤 액세스 메모리(spin-torque transfer random access memory;STRAM) 셀과 같은, 자기 메모리 엘리먼트(magnetic memory element)로 데이터를 기록하기 위한 방법 및 장치에 관련된다.

다양한 실시예들에 따라, 기록 전류(write current)는 원하는 자기 상태(magnetic state)로 엘리먼트의 자기 세차(magnetic precession)를 개시하기 위하여 자기 메모리 엘리먼트를 관통하여 인가된다. 필드 보조 전류(field assist current)의 흐름은 후속하여 상기 엘리먼트 상에 자기장을 유도하기 위하여 상기 기록 전류의 계속되는 인가 동안에 자기 메모리 엘리먼트에 인접하여 개시된다. 상기 기록 전류가 종료된 이후에 상기 필드 어시스트 전류는 원하는 자기 상태로 필드 보조 세차를 제공하기 위하여 지속한다.

본 발명의 다양한 실시예들의 특징을 나타내는 이들 및 다른 다양한 특징들과 장점들은 다음의 상세한 기술 및 수반하는 도면들의 관점에서 이해될 수 있다.

도 1은 데이터 저장 디바이스의 기능적 블록 표현을 제공한다.
도 2는 도 1의 메모리 모듈의 부분을 묘사한다.
도 3은 도 2의 자기 메모리 엘리먼트에 대한 예시적인 구조를 도시한다.
도 4는 도 2 및 3에서와 같이 구성된 메모리 셀의 구조적인 묘사이다.
도 5는 다양한 실시예에 따라 인가될 수 있는 기록 및 필드 보조 전류들을 오버래핑(overlapping)하는 그래픽적 표현이다.
도 6은 추가적인 실시예에 인가될 수 있는 기록 및 필드 어시스트 전류들을 오버래핑(overlapping)하는 그래픽적 표현이다.
도 7은 메모리 셀에 인접한 보조 층의 일 구성을 도시한다.
도 8은 다양한 실시예들에 따라 수행되는 단계들의 일반적으로 예시되는 필드 보조 전류를 가지는 데이터 기록 루틴을 도시한다.

본 개시물은 스핀-토크 전달 랜덤 액세스 메모리(STRAM) 셀들에 한정되지는 않으나 그와 같은, 자기 메모리 엘리먼트들에 데이터가 기록될 수 있는 방법에 있어서 개선들을 제시한다.

솔리드스테이트(solid-state) 자기 메모리 셀들의 어레이는 데이터 비트들의 비-휘발성 저장을 제공하는데 사용될 수 있다. 일부 자기 메모리 셀 구성들은 자기 터널링 접합(magnetic tunneling junction;MTJ)과 같은, 프로그래밍 가능한 저항 엘리먼트을 포함한다. MTJ은 선택된 방향으로 고정된 자기 배향(magnetic orientation)을 가진 고정 기준 층(pinned reference layer)을 포함한다. 자유 층(free layer)은 다양한 자기 배향을 선택적으로 가지면서, 터널링 장벽에 의해 상기 기준 층으로부터 분리된다. 상기 고정 층에 대한 상기 자유 층의 배향은 셀의 전체 전기 저항을 수립하고, 이것은 판독 센싱 동작 동안에 검출될 수 있다.

자기 메모리 엘리먼트들가 소형(compact) 반도체 어레이 환경에서 데이터를 효율적으로 저장함이 발견되었으나, 그러한 엘리먼트들에 관련된 하나의 이슈는 상이한 프로그래밍된 상태들을 생성하기 위하여 요구되는 전력이다. 상대적으로 높은 크기, 긴 듀레이션 전류 펄스들이 선택된 프로그래밍된 상태로 메모리 엘리먼트들을 신뢰성 있게 프로그래밍하기 위하여 필요할 수 있음이 발견되었다.

따라서, 본 개시물은 일반적으로 자기 메모리 엘리먼트들로의 데이터의 필드 보조 기록(field assisted writing)에 관련된다. 보조 전류는 프로그래밍(데이터 기록) 동작 동안에 메모리 셀에 인접하여 인가된다. 보조 전류는 메모리 엘리먼트로 기록 전류의 인가 동안에 그리고 이후에 메모리 엘리먼트 상에 작용하는 암페어(보조) 필드를 생성한다. 보조 필드는 기록 노력 및 기간을 감소시킬 수 있고, 원하는 상태로 자기 세차의 확률을 증가시킬 수 있다.

도 1은 본 발명의 다양한 실시예에 따라 구성되고 동작하는 데이터 저장 디바이스(100)의 간략화된 블록 표현을 제공한다. 상기 디바이스는 디바이스를 위한 데이터 저장을 제공하기 위한 휴대 가능한 전자 디바이스와 짝이 될 수 있는 메모리 카드로 구성하는 것이 고려될 수 있다. 그러나 청구하는 청구대상이 이에 한정되지 않음이 이해될 것이다.

디바이스(100)는 제어기(102) 및 메모리 모듈(104)을 포함하도록 도시된다. 제어기(102)는 호스트(별개로 도시되지 않음)와 인터페이스 동작들을 포함하는 디바이스의 탑 레벨 제어를 제공한다. 제어기 기능은 하드웨어에서 또는 프로그래밍 가능한 프로세서를 통하여 구현될 수 있고, 또는 메모리 모듈(104) 내로 직접적으로 포함될 수 있다. 다른 특징들은 디바이스(100) 내로 포함될 수 있을 뿐만 아니라 여기에 제한되는 것은 아니지만 I/O 버퍼, ECC 회로 및 로컬 제어기 캐쉬를 포함함 수 있다.

메모리 모듈(104)은 도 2에 도시된 바와 같이 비-휘발성 메모리 셀들(106)의 솔리드스테이트 어레이를 포함한다. 각 셀(106)은 저항 센싱 메모리 엘리먼트(108) 및 스위칭 디바이스(110)를 포함한다. 엘리먼트들이 셀들로의 프로그래밍 입력들에 반응하여 상이한 전기적 저항들을 수립할 것이라는 점에서, 가변 저항들로서 메모리 엘리먼트(108)가 도 2에서 표현된다. 스위칭 디바이스들(110)은 판독 및 기록 동작들 동안에 개개의 셀들로 선택적 액세스를 용이하게 한다.

일부 실시예들에서, 메모리 셀들(106)은 스핀-토크 전달 랜덤 액세스 메모리(STRAM)로서 특징을 가진다. 메모리 엘리먼트(108)는 자기 터널링 접합(MTJ)들로서 특징을 가지고, 스위칭 디바이스들은 nMOSFET(n-channel metal oxide semiconductor field effect transistor)들로서 특징을 가진다. 다른 셀 구성들도 쉽게 사용될 수 있음이 이해될 것이다.

셀들(106)로의 액세스는 비트 라인들(BL)(112), 소스 라인들(SL)(114) 및 워드 라인들(WL)(116)을 포함하는 다양한 제어 라인들의 사용을 통하여 수행된다. 선택된 워드 라인(116)을 따라 모든 셀들(106)은 판독 및 기록 동작들 동안에 현재 액세스된 메모리 페이지를 형성할 수 있다. 어레이는 행들 및 열들로 배열된 임의의 개수의 MxN 메모리 셀들을 포함할 수 있다. 교차점 어레이는 단지 두 개의 제어 라인들이 각 셀에 직접적으로 커플링되는 곳에서 사용될 수 있다.

도 2에 표현된 다양한 비트, 소스 및 제어 라인들(112, 114 및 116)은 어레이를 가로질러 직교하여 연장되고, 필요에 따라 서로서로 평행 또는 직교할 수 있다. 적절한 드라이버 회로(미도시)는 개개의 셀들(106)을 관통하여 판독 및 기록 전류들을 보내기 위해 다양한 제어 라인들과 커플링된다.

도 3은 도 2로부터의 선택된 메모리 엘리먼트(108)의 수직 스택(stack) 표현을 제공한다. MTJ(118)은 도전성 상부 및 하부 전극들(120,122)(각각 TE 및 BE)에 의해 분리된다. MTJ(118)은 선택된 방향으로 고정된 자기 배향을 가지는 기준 층(RL)(124)을 포함한다. 기준 층(124)은 영구 자석과 같은, 인접한 고정하는 층(pinning layer)에 의해 수립된 고정된 자기 배향을 가진 반강자성 고정 층(pinned layer)과 같은, 수많은 형태를 가질 수 있다. 합성 반강자성(SAF) 구조는 대안적으로 사용될 수 있다. 터널링 장벽 층(126)은 연자성(soft ferromagnetic) 자유 층(128)으로부터 기준 층(124)을 분리하고, 또한 때때로 저장 층(storage layer)으로 호칭된다.

자유 층(128)은 엘리먼트(108)로 기록 전류의 인가에 반응하여 수립된 선택적으로 프로그래밍 가능한 자기 배향을 가진다. 프로그래밍된 자유 층(128)의 자기 배향은 기준 층(124)의 배향과 같은 방향(평행)일 수 있고, 또는 기준 층(124)의 배향과 반대 방향(역평행)일 수 있다. 평행 배향은 메모리 셀 사이로 더 낮은 저항(R_L)을 제공하고, 역평행 배향은 셀 사이로 더 높은 저항(R_H)을 제공한다.

기준 층(124) 및 자유 층(128)의 자기 배향이 직교(즉 도면에 대하여 수직방향으로)할 것이나 이것이 반드시 요구되는 것은 아님이 고찰된다. 참고로, 자유 층층의 평형 배향은 상기 층의 자화 용이 축(easy axis)을 따라 자화를 제공하고, 그리고 자유 층의 역평행 배향은 상기 층의 자화 곤란 축(hard axis)을 따라 자화를 제공한다.

도 3에서 도시되지는 않았으나, 상부 전극(122)이 관련된 비트 라인(112)에 전기적 접촉을 구축하고(도 2), 그리고 하부 전극은 관련된 스위칭 디바이스(110)의 드레인과 전기적 접촉을 구축함이 이해될 것이다.

도 3은 추가적으로 필드 보조 층(130)을 도시한다. 보조 층(130)은 MTJ(118)에 인접하여 연장되고 사이에 있는 전기적 절연 층(132)에 의해 분리될 수 있다. 상기 보조 층(130)은 비트 라인들(112)과 평행함과 같이, 선택된 방향으로 어레이를 가로질러 연장된 제4 제어라인을 포함할 수 있음이 고찰된다.

도 4는 일부 실시예들에 따라 도 2-3의 메모리 셀들을 도시한다. 다른 셀 구성들이 이용될 수 있음이 이해될 것이다. 도 4에서 베이스 반도체 기판(134)에 로컬 N+ 도핑 영역(136,138)들이 제공된다. 게이트 구조(140)는 스위칭 디바이스(110)으로서 n-채널 트랜지스터를 형성하기 위하여 영역들(136, 138)에 걸쳐 이어진다. 셀(106)에 대하여 선택된 워드 라인(116)은 상기 게이트(140)에 커플링된다.

전기적으로 전도성 구조(142)는 하부 전극(120) 및 MTJ(118)를 지지하기 위하여 도핑 영역(138)으로부터 연장된다. 차례로 상부 전극(122)은 측면으로 연장한 비트 라인(112)에 연결된다. 보조 층(130)은 비트 라인(112)에 평행하게 연장된다. 제2 전기적 전도성 구조(144)는 세로로 연장한 소스 라인(114)과 도핑 영역(136)을 연결시킨다.

기록 동작 동안에, 스핀(기록) 전류는 셀(106)을 관통하여 인가된다. 상기 기록 전류는 비트 라인(112)에서 소스 라인(114)으로 또는 그 반대로 흘러갈 것이다. 전류 방향은 원하는 방향으로 자유 층의 자화를 세차시키기 위하여 선택된다.

기록 전류가 개시된 이후에, 필드 보조 전류는 보조 층(130)을 따라 흐르게 된다. 적어도 몇몇 실시예들에서, 상기 보조 전류는 자유 층(122)의 자화 용이 축 또는 자화 곤란 축 중 어디에 정렬하지 않지만, 대신에 각 α=45 도에서와 같이, 자유 층의 자화 용이 축에 대한 고정된 각으로 인가된다.

보조 전류는 스위칭 동작을 수행하기에 필요한 임계 스위칭 전류 밀도를 감소시키는데 도움이 되는 암페어 필드(ampere field)를 생성한다. 기록 전류에 대한 각도에 존재하는 보조 전류로부터 인가된 필드 때문에 스위칭 이전에 자유 층에 대한 초기 자화 각도는 클 수 있고(예를 들면, 대략 5-10도), 그것에 의해 또한 스위칭 시간을 감소시킬 수 있다.

기록 동안에 구축된 스핀 전류가 세차 자화 스위칭 효과(precessional magnetization switching effect)들을 유도할 수 있다. 자유 층은 두 개의 자화 등가 상태: 즉 스위칭 이전에 초기 상태 및 초기 상태와 반대인 스위칭 이벤트 이후에 최종 상태 중 단지 하나만 구축할 것이다. 자화 세차 중 적어도 몇 가지 형태들의 링깅 특성(ringing nature) 때문에, 스위칭 전류 펄스 폭은 최종 자화에서 역평행 상태를 해결하도록 보장하기 위해 잘 제어되어야 한다; 즉 인가된 기록 전류는 기록 동작을 끝맺음에 있어서 초기 상태에서 최종 원하는 상태로 자유 층을 변화시키는 것을 보장하도록 제어되어야 한다. 최종 자화 상태에서 일부 불확실성이 생길 수 있고, 특히 더 짧은 듀레이션 기록 펄스들이 인가될 때 그러하다. 통상적인 상태 하에서는 단일 시도(예컨대, 단일 기록 펄스) 이후에 자유 층이 원하는 최종 상태로 스위칭될 높은 확률을 달성하기에 어려울 수 있다.

따라서, 다양한 실시예들이 기록 및 보조 전류들의 일련의 인가에서 중첩하는(overlapping) 접근을 사용한다. 도 5는 각각 기록 전류(I1) 및 보조 전류(I2)에 대한 상대적인 전류 파형들(150, 152)을 도시한다. 파형들은 경과 시간 x-축(154)과 결합 크기 y-축(156)에 대하여 작도된다. 기록 전류 파형(150)은 제1 방향으로 제1 기록 전류 펄스(158) 및 반대의 제2 방향으로 제2 기록 전류 펄스(160)를 포함한다.

이들 기록 전류 펄스들(158, 160)은 반대 상태들에서 셀(106)의 프로그래밍밍을 수행한다. 이들 펄스들이 명목상 크기 및 듀레이션이 동일하게 도시되지만, 역평행 스위칭 펄스가 평행 스위칭을 수행하기 위해 요구되는 펄스보다 크기 및/또는 듀레이션에서 더 클 수 있다는 것을 당업자는 이해할 수 있을 것이다.

보조 전류 파형(152)은 대응하는 펄스들(162, 164)을 포함한다. 이들 펄스들은 도시된 바와 같이 기록 전류 펄스들(158, 160)을 중첩적으로 트레이링(trail)한다. 보조 전류 펄스들(162, 164)가 동일한 크기 및 방향으로 도시되나, 이들 펄스들은 또한 기록 전류 펄스들의 방향에 따라 다양할 수 있다는 것이 이해될 것이다. 게다가, 전류 펄스들은 시간에 대한 크기에 증가 또는 감소하는 형태들을 포함하면서, 수많은 형태들을 취할 수 있다.

이 같은 접근에 있어서, (158과 같은) 작은 기록 전류 펄스(I1)는 시간(T1)에서 자유 층(128)의 자화 배향을 개시하도록 인가된다. 기록 전류가 계속하여 인가되고 있는 동안에, (162와 같은) 보조 전류 펄스(I2)는 후속하여 시간(T2)에서 인가된다. 일부 실시예들에 있어서, 상기 보조 전류는 처음에 최종 자화 상태의 방향에 근접 또는 동일한 방향을 가지는 암페어 필드를 생성할 것이다. 양쪽 전류들은 시간(T3)까지 인가되고, 상기 시간(T3)은 기록 전류 펄스(158)가 종료하는 지점이다. 보조 전류 펄스(162)는 시간(T4)까지 계속하여 인가될 것이고, 상기 시간(T4) 이후에 상기 보조 전류 또한 제거될 것이다.

기록 전류 펄스(158)로부터의 스핀 전류가 (시간 T3)에서 중단될 때, 보조 전류 펄스(162)의 계속되는 인가은 로컬 에너지 최소 상태를 결정하도록 도울 수 있고, 이것은 스위칭 확률을 1에 근접한 값으로 상당히 증가시킬 수 있다. 즉, 한 번의 기록 시도로 원하는 프로그래밍된 상태로 자유 층이 사실 해결할 확률은 상기 기록 전류가 중단된 이후에 계속되는 암페어 필드의 존재로 인하여 상당히 보장될 것이다. 이들 확률 함수는 외부 바이어스 필드(bias field)에 따라 엑스포넨셜(exponential)로 모델링될 수 있다. 일반적으로, 암페어 필드가 더 강할수록 확률 함수는 더 높아져 유니트 케이스에 근접할 것이다(예컨대, P=1의 확률).

도 6은 세차 자화 스위칭이 수행될 수 있는 대안적인 방법을 도시한다. 도 6은 도 5와 유사하고 기록 전류(I1) 파형(170) 및 보조 전류(I2) 파형(172)을 포함한다. 이들 파형들은 위에서 기재된 일련의 순서로 일반적으로 인가되는 대응하는 전류 펄스들(174, 176 및 178, 180)을 포함한다.

기록 전류 펄스들(178, 180)은 선택된 상대적으로 높은 주파수에서 높은 주파수 컴포넌트를 가지는 것으로 각각 특징 지어진다. 높은 주파수 보조 전류 펄스들은 높은 주파수 가변 암페어 필드를 제공한다. 일반적으로, 보조 전류의 주파수가 강자성 공명 상태를 수립할 때, 원하는 상태로 빠르게 스위칭을 촉진하면서, 자유 층의 세차 각은 빠르게 증가할 것이다. 기록 전류는 또한 또는 대안적으로 일련의 높은 주파수 펄스들로서 인가될 수 있음이 이해될 것이다.

도 7은 전술한 필드 보조 세차를 달성하기 위한 일 접근법을 도시한다. 도 7에 있어서, 보조 층(130)은 어레이(104)를 가로질러 비트 라인(112)에 대해 이격되어 배치되고, 병렬로 동작하는 컨덕터로서 연장된다. 각각의 기록 및 보조 전류들(I1 및 I2)가 도시된다. 보조 필드의 방향은 보조 층(130)을 따라 전류 흐름의 방향에 종속될 것임이 주목되어야 할 것이다. 보조 층 컨덕터는 비트 라인들(112)에 직교 또는 몇몇 다른 각도(예컨대, 비트 라인들에 대한 45 각도)를 포함하면서, 어레이를 가로질러 다른 방향으로 연장할 수 있음이 이해될 것이다. 필요한 보조 필드를 생성하는 보조 층을 제공하도록 적응된 로컬 코일들 또는 다른 구조들과 같은, 다른 메카니즘들이 또한 보조 필드를 생성하는데 이용될 수 있다.

보조 층(130)은 원하는 방향으로 보조 층을 통하여 필드 보조 전류의 원하는 흐름을 구축하는 각각의 전류 드라이버들(190, 192)과 커플링된다. 유사하게, 비트 라인 드라이버(194) 및 소스 라인 드라이버(196)는 원하는 방향으로 메모리 셀(106)을 관통하여 기록 전류를 흐르게 하도록 협력한다.

여기에서 제시된 다양한 실시예들의 각각에 있어서, 보조 필드는 원하는 자화 세차를 가져오기 위하여 매우 클 필요는 없다. 기록(스핀) 전류에 의해 구축된 관련 셀-스위칭 필드(Hc)보다 대략 10배 더 작은 보조 필드가 많은 경우에 있어서 3-5X 배만큼 스위칭 필드 분포들을 감소시키고, 그리고 상당한 마진으로 스위칭 확률을 증가시키기에 충분할 수 있음이 발견되었다. 이것은 공간 효율성, 낮은 파워 및 낮은 비용 디자인의 선택을 가능하게 한다.

도 8은 전술한 설명에 따라 수행될 수 있는 단계들의 일반적으로 실례가 되는 필드 보조 전류를 가지는 데이터 기록 루틴(200)을 제시한다. 어레이에 기록될 데이터는 단계(202)에서 수신되고, 디바이스(100)는 수신된 데이터를 저장하기 위하여 각각의 상태들로 프로그래밍될 다양한 셀들을 식별한다. 각각의 선택된 셀에 대하여, 기록 전류 펄스는 원하는 상태로 셀의 프로그래밍을 개시하기 위하여 단계(204)에 인가된다.

필드 보조 전류의 흐름이 단계(206)에서 기록 전류의 계속되는 인가 동안에 후속하여 개시된다. 기록(스핀) 전류는 단계(208)에서 종료되고, 단계(210)에서 보조 전류의 종료가 뒤따른다. 원하는 바와 같이, 셀이 원하는 상태를 성취하였는지 여부를 결정하도록 단계(212)에서 판독-검사 동작이 셀 상에 수행될 수 있다. 그러나, 필드 보조 전류가 자화 세차(magnetization precession)를 원하는 최종 상태로 보장하는 향상된 확률로 인하여 정상 동작 동안에 판독 검사 동작들을 필요로 하게 할 수 있다.

위에서 제시된 다양한 실시예들은 자기 메모리 엘리먼트들에 데이터의 기록에서 수많은 잇점들을 제공할 수 있음이 지금 이해될 것이다. 여기에 기재된 바와 같이 필드 보조 자기 세차 기록의 사용은 메모리 셀이 한 번의 기록 시도에서 원하는 기록 상태를 성취할 수 있는 확률을 상당히 개선시킬 수 있다. 암페어 필드는 기록 전류 펄스의 듀레이션 및 크기를 추가적으로 감소시킬 수 있고, 그것에 의하여 더 낮은 전체 파워 소비 요건을 가지고 더 빠르게 데이터 액세스 동작들을 제공할 수 있다.

메모리 셀들에 대한 전류-전용 스위칭 방법은 원하는 기록 상태들을 성취하기 위하여 상대적으로 단단한 기록 전류 균일성 요건(write current uniformity requirement)을 가질 수 있다. 이 필요요건은 여기에서 제시된 바와 같이 필드 보조 스위칭을 사용하는 것으로 완화될 수 있고, 이것은 필드 사용 동안에 어레이의 생산능력 및 이후의 신뢰성에서 개선들을 유도할 수 있다.

여기에 개시된 일부 실시예들로부터 발생할 수 있는 관련된 잇점은 판독 동작들이 프로그래밍된 상태들을 센싱하기 위하여 메모리 셀들을 통하여 상대적으로 작은 크기의 판독 전류를 인가하는 것을 포함한다는 사실이다.여기에 포함된 바와 같이 기록 동안에 필드 보조 전류들의 사용이 판독 동작들 동안에 메모리 셀들을 관통하여 지나갈 필요가 있는 기록 전류의 크기를 감소시킬 수 있다. 얼마나 많은 기록 전류 크기 감소가 달성될 수 있는지에 따라, 일반적인 전류-전용 스위칭 시스템들의 경우에서와 같이 별개의 판독 및 기록 전류 생성 회로들을 요구하는 것보다는, 오히려 디바이스의 단일 전류 생성 회로는 판독 및 기록 전류들 양쪽을 생성할 수 있다.

여기에 개시된 다양한 실시예들은 한번-기록 또는 많은 기록 메모리 용으로 적절하다. STRAM 메모리 셀들은 예시적인 실시예로서 사용했으나, 본 개시물은 이에 한정되지 않고, 솔리드-스테이트 및 배향 가능한 자기 메모리들을 포함하여, 수많은 상이한 타입들의 자기 엘리먼트 구조들을 상술한 기술들은 포함할 수 있다.

비록 본 발명의 다양한 실시예들의 수많은 특징들 및 장점들이 발명의 다양한 실시예들의 구조 및 기능의 상세한 설명과 함께, 앞선 기술들에서 제시되었다고 할지라도, 이 상세한 설명은 단지 예시적이며, 변형(change)들이 상세하게 생성될 수 있고, 특히 수반되는 청구항들이 나타내는 용어들의 가장 넓은 일반적 의미에 의해 충분히 나타내는 본 발명의 원리들 내에서 부분(part)들의 구조 및 배열들의 문제에서 그러하다.

Claims

방법으로서,
원하는 자기 상태(magnetic state)로 자기 메모리 엘리먼트의 자기 세차(precession)를 개시하기 위하여 상기 자기 메모리 엘리먼트를 관통하는 기록 전류(write current)를 인가하는 단계; 및
상기 엘리먼트 상에 자기장을 유도하기 위하여 상기 기록 전류의 계속되는 인가 동안에 상기 자기 메모리 엘리먼트에 인접하게 필드 보조 전류(field assist current)의 흐름을 후속하여 개시하는 단계 ― 상기 필드 보조 전류는 상기 원하는 자기 상태로 필드 보조 세차를 제공하도록 상기 기록 전류가 종료된 이후에 지속됨 ― 를 포함하고,
상기 필드 보조 전류는 선택된 주파수에서 대응하는 시변(time-varying) 암페어 필드를 생성하기 위하여 상기 선택된 주파수 중 상대적으로 높은 주파수 컴포넌트를 가지는,
방법.
제1항에 있어서, 상기 필드 보조 전류는 상기 자기 메모리 엘리먼트에 대해 비-접촉식으로 인접하여 연장된 컨덕터를 따라 흐르는,
방법.
제1항에 있어서, 상기 자기 메모리 엘리먼트는 스위칭 디바이스에 커플링된 자기 터널링 접합(magnetic tunneling junction;MTJ)을 포함하고, 상기 자기장은 상기 원하는 상태로 상기 MTJ의 자유 층의 세차 스위칭을 용이하게 하기 위하여 선택가능한 자기 배향을 가지는 상기 MTJ의 자유 층을 관통하여 지나가는,
방법.
제1항에 있어서, 상기 인가하는 단계는 상기 자기 메모리 엘리먼트에 각각 연결된 제1 제어라인에서 제2 제어라인으로 상기 자기 메모리 엘리먼트를 관통하여 상기 기록 전류를 지나가게 하는 단계를 포함하고, 그리고 상기 후속하여 개시하는 단계는 상기 메모리 엘리먼트 및 상기 제1 및 제2 제어 라인들에 대해 비-접촉식으로 인접하여 연장된 제3 제어라인을 관통하여 상기 필드 보조 전류의 흐름을 구축하는 단계를 포함하는,
방법.
제1항에 있어서, 상기 필드 보조 전류는 상기 자기 메모리 엘리먼트의 자유 층의 자화 용이 축(easy axis)에 대하여 비-직교 각으로 흐르게 되는,
방법.
제1항에 있어서, 상기 필드 보조 전류는 상기 메모리 엘리먼트를 관통하는 상기 기록 전류의 방향에 관하여 선택된 상기 메모리 엘리먼트에 인접한 방향으로 컨덕터를 따라 지나가게 되는,
방법.
삭제
제1항에 있어서, 상기 메모리 엘리먼트는 기준 층 및 터널링 장벽 층에 의해 상기 기준 층으로부터 분리된 자유 층을 가지는 스핀-토크 전달 랜덤 액세스 메모리(STRAM) 셀로서의 특징을 가지고, 상기 기준 층은 고정 자기 배향을 가지며, 그리고 상기 자유 층은 상기 기준 층의 배향에 대하여 평행 배향과 역평행 배향 사이에 스위칭될 수 있는 가변 자기 배향을 가지는,
방법.
장치로서,
메모리 엘리먼트로의 기록 전류의 인가에 반응하여 원하는 자기 상태로 프로그래밍 가능한 자기 메모리 엘리먼트; 및
상기 엘리먼트 상에 자기장을 유도하기 위하여 상기 기록 전류의 계속되는 인가 동안에 필드 보조 전류(field assist current)의 흐름을 개시하도록 적응된 상기 자기 메모리 엘리먼트에 비-접촉식으로 인접하여 연장되는 보조 층(assist layer) ― 상기 필드 보조 전류는 상기 원하는 자기 상태로 필드 보조 세차(field assisted precession)를 제공하기 위하여 상기 기록 전류가 종료된 이후에 지속됨 ―을 포함하고,
상기 필드 보조 전류는 선택된 주파수에서 대응하는 시변(time-varying) 암페어 필드를 생성하기 위하여 상기 선택된 주파수 중 상대적으로 높은 주파수 컴포넌트를 가지는,
장치.
제9항에 있어서, 상기 기록 전류의 흐름 방향에 반응하여 선택된 방향으로 상기 보조 층을 따라 상기 필드 보조 전류를 흐르도록 적응된 전류 드라이버를 더 포함하는,
장치.
제9항에 있어서, 상기 보조 층은 상기 자기 메모리 엘리먼트에 대해 비-접촉식으로 인접하여 연장된 컨덕터를 포함하는,
장치.
제9항에 있어서, 상기 자기 메모리 엘리먼트는 스위칭 디바이스에 커플링된 자기 터널링 접합(MTJ)을 포함하고, 상기 자기장은 상기 원하는 상태로 상기 MTJ의 자유 층의 세차 스위칭을 용이하게 하기 위하여 선택 가능한 자기 배향을 가지는 상기 MTJ의 자유 층을 관통하여 지나가는,
장치.
제9항에 있어서, 상기 기록 전류의 인가는 상기 자기 메모리 엘리먼트에 각각 연결된 제1 제어라인에서 제2 제어라인으로 상기 자기 메모리 엘리먼트를 관통하여 상기 기록 전류를 지나가게 하는 것을 포함하고, 상기 필드 보조 전류의 흐름을 개시하는 것은 상기 메모리 엘리먼트 및 상기 제1 및 제2 제어라인들에 대해 비-접촉식으로 인접하여 연장되는 제3 제어라인을 관통하여 상기 필드 보조 전류의 흐름을 구축하는 것을 포함하는,
장치.
제9항에 있어서, 상기 필드 보조 전류는 상기 자기 메모리 엘리먼트의 자유 층의 자화 용이 축(easy axis)에 대하여 비-직교 각으로 흐르게 되는,
장치.
제9항에 있어서, 상기 필드 보조 전류는 상기 메모리 엘리먼트를 관통하여 상기 기록 전류의 방향에 대하여 선택된 상기 메모리 엘리먼트에 인접한 방향으로 컨덕터를 따라 지나가게 되는,
장치.
삭제
장치로서,
비-휘발성 자기 데이터 저장 셀들의 어레이;
원하는 자기 상태로 선택된 셀의 자유 층의 자기 세차(magnetic precession)를 개시하기 위하여 상기 어레이의 상기 선택된 셀을 관통하여 기록 전류를 흐르게 하도록 적응된 제1 전류 드라이버; 및
상기 선택된 셀 상에 자기장을 유도하기 위하여 상기 기록 전류의 계속되는 인가 동안에 상기 선택된 셀에 인접하여 필드 보조 전류(field assist current)의 흐름을 후속하여 개시하도록 적응된 제2 전류 드라이버 ― 상기 필드 보조 전류는 상기 원하는 자기 상태로 필드 보조 세차를 제공하도록 상기 기록 전류가 종료된 이후에 지속됨 ―를 포함하고,
상기 필드 보조 전류는 선택된 주파수에서 대응하는 시변(time-varying) 암페어 필드를 생성하기 위하여 상기 선택된 주파수 중 상대적으로 높은 주파수 컴포넌트를 가지는,
장치.
제17항에 있어서, 상기 어레이에 데이터를 저장하기 위하여 호스트 디바이스로부터의 요청에 응답하여, 각각 상기 기록 전류 및 필드 보조 전류를 개시하도록 상기 제1 및 제2 전류 드라이버들을 지시하는 제어기를 더 포함하는,
장치.
제17항에 있어서, 상기 선택된 셀로 상기 기록 전류를 전송하도록 적응된 상기 제1 전류 드라이버와 상기 선택된 셀 사이에 커플링된 제1 제어라인, 및
상기 제2 전류 드라이버에 커플링되고 상기 선택된 셀에 인접하여 상기 필드 보조 전류를 전송하기 위하여 상기 제1 제어라인과 상기 선택된 셀에 비-접촉식으로 인접하여 지나가는 제2 제어라인
을 더 포함하는,
장치.
제17항에 있어서, 휴대가능한 메모리 카드로서 특징을 가지는,
장치.