CN107068173A - 用于控制磁阻式随机存取存储器器件切换的方法 - Google Patents

用于控制磁阻式随机存取存储器器件切换的方法 Download PDF

Info

Publication number
CN107068173A
CN107068173A CN201710250983.8A CN201710250983A CN107068173A CN 107068173 A CN107068173 A CN 107068173A CN 201710250983 A CN201710250983 A CN 201710250983A CN 107068173 A CN107068173 A CN 107068173A
Authority
CN
China
Prior art keywords
state
random access
access memory
magnetic random
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710250983.8A
Other languages
English (en)
Other versions
CN107068173B (zh
Inventor
D·贝多
P·M·布拉干萨
K·A·鲁宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Data Polytron Technologies Inc
Western Digital Technologies Inc
Original Assignee
Western Data Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Data Polytron Technologies Inc filed Critical Western Data Polytron Technologies Inc
Publication of CN107068173A publication Critical patent/CN107068173A/zh
Application granted granted Critical
Publication of CN107068173B publication Critical patent/CN107068173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本文公开了一种用于控制磁阻式随机存取存储器器件切换的方法和装置。该方法包括将电流传递给磁阻式随机存取存储器器件，其中MRAM器件处于第一状态；使用电阻检测器实时测量磁阻式随机存取存储器器件上的压降，其中压降超过阈值电压相当于从第一状态切换到第二状态，该第一状态不同于第二状态；确定MRAM器件是否已经从第一状态切换到第二状态；以及停止将电流传递给磁阻式随机存取存储器器件。

Description

用于控制磁阻式随机存取存储器器件切换的方法
技术领域
本发明的实施方式一般涉及一种用于控制磁阻式随机存取存储器(MRAM)器件的方法，并且更具体地涉及实时控制MRAM器件切换的方法。
背景技术
磁阻式随机存取存储器(MRAM)是一种非易失性随机存取存储器技术。不同于传统的RAM，MRAM器件中的数据不被存储为电荷或电流。相反地，数据由磁存储元件存储。MRAM器件包括具有硬磁层(即“参考”层)和软磁层(即“自由”层)的单元或元件。通过使电流经过形成在每个存储器元件的两侧上的电流引线从而创建局部感应磁场，而对MRAM执行写入，该局部感应磁场设定软层的磁化方向。在将这些器件缩放至高密度时出现重大问题。具体地，在布线的过程中会发生对邻近的单元或元件的干扰，这反过来可能导致邻近的单元被误写入。
除了电流路径经过每个存储器元件的磁层以外，自旋转移力矩(STT)MRAM器件与传统的MRAM器件相似。自由层是MRAM器件中的一个磁层。自由层的取向由通过使电流经过另一个磁层而产生的自旋极化电流转移的角动量的作用来改变。
除了读取和写入路径是独立的以外，自旋轨道转矩(SOT)MRAM器件与STT-MRAM器件相似。因为SOT-MRAM器件中的读取和写入路径是独立的，经过SOT-MRAM器件的电流密度可以明显低于STT-MRAM器件，这可能会导致更好的器件寿命。
MRAM器件包含MRAM单元阵列。这些单元可以布置为许多不同的架构。在一种架构中，两端的MRAM单元被布置为1T-1R形式，在这种情形下，1T指的是选择晶体管，并且1R指的是MRAM器件。该阵列由一组称为位线、源线和字线的导电线组成。一组MRAM单元的一侧连接至位线。一组MRAM单元的另一侧连接至源线。晶体管的栅极连接至字线。MRAM器件与晶体管的源极和漏极串联连接。
读取感测放大器连接至位线并在写入驱动器关闭时测量位线上的电压以用于读取。写入感测放大器用于在写入电流导通时测量MRAM器件上的电压或经过MRAM器件的电流。在一些实施方式中，读取放大器和写入放大器可以使用一些相同的电路。
当选择晶体管导通时，电压或电流被施加给MRAM单元。MRAM器件的电阻取决于MRAM的磁状态。如果电压或电流在足够低的水平，MRAM单元的磁状态将不受影响，并且电压或电流可用于读取MRAM器件的状态，而无需对MRAM器件重新编程或重新写入。如果读取电压或读取电流被传送至MRAM器件，则读取电压或读取电流受到MRAM器件的电阻的影响。如果MRAM器件处于一种磁状态，读取电压或读取电流将具有一个值，并且会导致感测放大器产生一个电压。如果MRAM器件处于第二磁状态，它的电阻将会是第二个值，并且由感测放大器产生的读取电压将具有不同的值。感测放大器产生与MRAM器件的电阻相关的电压。实际上，在系统中有噪声，所以由感测放大器从特定MRAM单元产生的信号由于该噪声将会波动。实际上，不可能使每个MRAM单元完全相同。因此，一组MRAM单元的电阻将会是不同的，即使它们处于同一状态。处于不同磁状态的该组单元的电阻也会彼此不同。但是对于特定的MRAM器件，该MRAM器件的不同状态的电阻将会不同，并且能够被区分。
MRAM器件包含使MRAM器件在第一状态和第二状态之间切换的元件或单元。对于现有的用于将MRAM器件从第一状态切换到第二状态的方法，由于几种可能的机制而发生写入失败，该机制包括写入电流在位集合中的分布，或者由于所使用的写入方法的具体性质而发生不确定的切换。在前者的情况下，写入可能大多是成功的，但偶尔会出现写入错误。后一种情况通常被称为概率切换，使得写入很大程度上取决于某些参数，例如写入电压/电流脉冲的宽度。尽管写入错误可以通过添加错误校正码(ECC)来缓解，该方法增加了存储器芯片的制造的复杂性和成本。如果器件不在期望状态下，ECC的使用要求测量最终状态并重复写入程序。因为该方法是耗时的，所以其显著降低存储器延迟，并且因为即使在经过大量尝试以后仍然存在器件最终处于错误状态的非零概率，所以该方法不是最佳的。
随着高密度非易失性存储器器件在各种应用中越来越流行，对于改进的MRAM器件存在持续的需要。因此，需要一种控制切换MRAM器件的改进方法。
发明内容
本公开一般涉及一种用于控制磁阻式随机存取存储器(MRAM)器件的方法，并且更具体地涉及实时控制MRAM器件切换的方法。
在一个实施方式中，本文公开了一种用于对磁阻式随机存取存储器(MRAM)器件编程的方法。该方法包括在写入感测电路中将编程电流或编程电压传递给磁阻式随机存取存储器(MRAM)器件，其中写入感测电路产生与MRAM器件上的电压或流经MRAM器件的电流相对应的写入感测信号；提供与期望磁状态相对应的一组标准；使用状态估计器确定磁阻式随机存取存储器器件的状态的估计值；以及如果估计的状态已经满足一组标准，则停止将电流或电压传递给磁阻式随机存取存储器器件。
在另一个实施方式中，本文公开了一种用于控制磁阻式随机存取存储器器件切换的方法。该方法包括将电流传递给磁阻式随机存取存储器器件，其中MRAM器件处于第一状态；使用电阻检测器实时测量磁阻式随机存取存储器器件上的压降，其中压降超过阈值电压相当于从第一状态切换到第二状态，该第一状态不同于该第二状态；确定MRAM器件是否已经从第一状态切换到第二状态；以及停止将电流传递给磁阻式随机存取存储器器件。
在另一个实施方式中，本文公开了一种用于控制磁阻式随机存取存储器器件切换的系统。该系统包括写入驱动器、电阻检测器和控制器。写入驱动器配置为将电流传递给MRAM器件。电阻检测器与MRAM器件并联。电阻检测器实时测量MRAM器件上的压降。控制器配置为将由电阻检测器测量的压降与阈值比较。控制器与写入驱动器通信，以提供写入电流直到满足阈值。
附图说明
通过参考实施方式可以获得能够详细理解本公开的上述特征的方式、本公开的更具体的描述和对上文的简单概括，其中一些实施方式在附图中示出。然而，应该注意到，附图仅说明本公开的典型实施方式，因此不应被视为限制其范围，因为本公开可以允许其他同样有效的实施方式。
图1A-1C示出了根据一个实施方式的来自MRAM单元磁化的信号如何在平行(P)和反向平行(AP)状态之间振荡的示例。
图2示出了根据一个实施方式的通过存取晶体管连接至字线、并连接至位线和源线的两端磁随机存取存储器单元的元件。
图3示出了根据一个实施方式的MRAM单元是正交自旋转移(OST)单元的实施方式。
图4示出了根据一个实施方式的传统自旋轨道转矩磁随机存取存储器(SOT-MRAM)器件的元件。
图5示出了根据一个实施方式的用于控制MRAM器件切换的系统。
图6示出了根据一个实施方式的切换MRAM器件的改进方法。
图7示出了根据一个实施方式的用于使用状态估计器控制MRAM器件切换的系统。
图8示出了根据另一个实施方式的切换MRAM器件的改进方法。
为了便于理解，在可能的情况下，使用相同的附图标记指示附图中共用的相同元件。可以设想，在一个实施方式中公开的元件可以被有利地用在其它实施方式中而无需具体陈述。
具体实施方式
在下文中，将参考本公开的实施方式。然而，应该理解，本公开不限于具体描述的实施方式。相反地，下面的特征和元件的任意组合无论是否涉及不同的实施方式，都被设想用来实施和实践本公开。此外，尽管本公开的实施方式可以实现超越其他可能方案和/或超越现有技术的优点，但本公开不限于一个给定的实施方式是否实现某个特定的优点。因此，下列方面、特征、实施方式和优点仅仅是示例性的，除非在权利要求中明确陈述，否则不被认为是附加权利要求的元件或限制。同样地，参考本公开不应被视为本文公开的任何发明主题的概括，并且除非在权利要求中明确陈述，否则不应被视为是附加权利要求的元件或限制。
本公开涉及一种用于控制磁阻式随机存取存储器器件切换的方法和装置。该方法包括将电流传递给磁阻式随机存取存储器器件，其中MRAM器件处于第一状态，使用电阻检测器实时测量磁阻式随机存取存储器器件上的压降，其中压降超过阈值电压相当于从第一状态切换到第二状态，该第一状态不同于第二状态，确定MRAM器件是否已经从第一状态切换到第二状态，以及停止将电流传递给磁阻式随机存取存储器器件。
图1A-1C示出了当使用例如正交自旋转移(OST)或电压控制磁化各向异性(VCMA)的写入机制时，来自MRAM单元磁化的信号如何在平行(P)和反向平行(AP)状态之间振荡的示例。写入电压或电流在与P或AP状态同相时被关断，从而实现P或AP状态。在一些实施方式中，写入电压或电流在比磁化已达到P或AP状态时更早的时间被关断，从而适应在发送信号以关断写入电压或电流的时间与写入电压或电流在实际MRAM单元上关断的时间之间在电路中的传播延迟。该延迟能够取决于MRAM单元在MRAM器件阵列中所处的位置而变化。
图2示出了具有垂直各向异性的MRAM单元200，该MRAM单元200为MRAM单元阵列的一部分并且连接至位线202、字线204和源线206。该MRAM单元200是两端MRAM单元。图示了大大简化的MRAM单元200，其由固定(或参考)层208，在两个垂直取向之一之间旋转的自由层210，以及将自由层210和固定层208分隔的隧道势垒212组成。存取晶体管214可以是CMOS晶体管，其在线路前端(FEOL)制造，并且MRAM单元200可以在线路后端(BEOL)制造。
在图2中，自由层210被定向为与固定层208反向平行。反向平行的定向具有更高的电阻。MRAM单元200可以比图中所示的更复杂，具有用于创建固定层208的许多层和用于创建自由层210的很多层，一个以上隧道势垒212，以及用于使得自由层210和固定层208能够生长为具有期望的微观结构和磁性能的附加层。施加到达MRAM单元200的写入电压或者经过MRAM单元200并具有适当的方向和持续时间的电流，将使自由层210的磁化反向，并导致自由层210的磁化对齐为与固定层208相同的方向。平行定向具有较低的电阻。在一些类型的MRAM单元200中，切换机制是经由自旋转移力矩(STT)的，并且写入电流是双极性的，该写入电流沿着使自由层210与自由层210(较高电阻)反向对齐的一个方向流经MRAM单元200，并且沿着使自由层210的磁化与固定层208(较低电阻)平行对齐的另一个方向流经MRAM单元200。
在一个实施方式中，MRAM单元200的切换是由在MRAM单元200上施加电场而引起的，这降低了垂直各向异性并且允许自由层210朝向平面定向旋转。这是表示的电压控制的磁各向异性(VCMA)MRAM。通常写入电压是单极性的，但是写入脉冲的宽度是变化的。这就是所谓的单极写入。当施加电压时，自由层210绕着平面轴旋转，从而在平行和反向平行状态之间进动。下面的附图帮助确定何时关断写入电流，使得自由层在用于对数据编程的期望取向上结束。在一些实施方式中，STT和VCMA MRAM可以一起使用。
图3示出了一个实施方式，在该实施方式的情形中MRAM单元是正交自旋转移(OST)单元300。OST单元300包括附加的磁化层302，其是平面定向的。磁化层302通过间隔层304与自由层210分隔。间隔层304可以由例如铜、银或金的非磁性材料或者例如AgSn的合金形成。
图4示出了根据本文公开的一个实施方式的SOT-MRAM的元件400。元件400可以是三端存储器单元。元件400包括底层402、磁性隧道结401、钌层410和钉扎层412。磁性隧道结401包括自由层404、参考层408和将自由层404与参考层408分隔开的绝缘层406。参考层408和钉扎层412具有固定的磁化。例如，参考层408层具有沿向上的z方向的固定磁化414。例如，钉扎层412具有沿向下的z方向的固定磁化416。自由层404的磁化在两个单轴状态之间自由切换，这两个单轴状态是：与参考层力矩的方向平行或反向平行的状态。自由层404的磁化的两个状态可以对应于0和1的逻辑状态。底层402可以是例如Pt、Ta、W、Hf、Ir的重金属，或者这些材料与Cu或Au的合金(例如CuBi、CuIr或AuW)。底层402与自由层404物理接触。
元件400进一步包括三个端子：端子1、端子2和端子3。写入电流Iwr可以通过底层402而被施加在端子2和端子3之间。读取电流Ird可以通过元件400从端子1被施加给端子3。
为了写入元件400，写入电流通过底层402被施加在端子2和端子3之间。通过使用相对于元件400定位的永久磁铁420可以获得偏置磁场。偏置磁场和写入电流Iwr都会导致平面内扭矩418作用在自由层上。扭矩418作用在自由层404的初始磁化上，从而使得磁化可以例如从平行状态变为反向平行状态。通过底层402选择性地提供电流将会确定地使自由层404的磁化方向在第一极化状态的第二极化状态之间切换。通过使自由层404的极化状态交替，信息可以被写入到SOT-MRAM。
由于在最终状态结束的概率性质，可能会发生写入失败。通常，对于VCMA和OST写入机制的写入不能被确定地控制。为了使磁化从第一状态切换到第二状态，施加写入脉冲。状态必须被测量，这需要附加的时间。如果该器件不处于期望状态，该过程需要被重复。这构成了两个问题。第一，程序可能需要很长时间。第二，程序没有时间限制。即使在经过大量尝试以后，仍然存在器件最终处于错误状态的非零概率。因此，需要一种将器件确定地从第一状态切换到第二状态的改进方法。
本文公开的方法可以被用在MRAM器件中的多个元件上，以提高写入数据速度。该方法改善了位错误率。提高信号强度导致MRAM器件的元件具有更高的可靠性，知道何时关断写入电流。实时跟踪MRAM器件的切换补偿了由于每个相应的单元具有不同的切换时间(由于位分布或所使用的固有写入机制)而导致的单元到单元的可变性，这也补偿了单元到单元的温度变化。随着时间推移单元老化，实时检测补偿了可能发生在切换时间中的任何变化。该方法与在状态切换过程中具有电阻变化的任何MRAM单元设计都是兼容的，例如正交自旋转移(OST)MRAM器件、电压控制的磁各向异性(VCMA)MRAM器件、垂直MRAM器件和平面内MRAM器件等等。该方法与许多不同的MRAM切换机制也是兼容的，例如电压切换机制、电流切换机制、磁性切换机制、电场切换机制等等。
图5示出了根据一个实施方式的用于控制MRAM器件切换的系统500。系统500包括写入驱动器502、MRAM器件504、状态检测器506、临时磁状态指示器507和控制器508。写入驱动器502配置为将写入电流Iwr传递给MRAM器件504。写入电流Iwr被提供为使得MRAM器件504中的处于第一状态的自由层将从第一状态切换到第二状态。状态检测器506被放置为与MRAM器件504平行。状态检测器506配置为实时测量MRAM器件504上的压降，并将该信息提供给控制器508。临时磁状态指示器根据所测量的电阻确定MRAM器件504的磁状态。控制器508配置为将由状态检测器506测量的压降与阈值比较。该阈值可以由用户设置。控制器508与写入驱动器502通信，关于阈值是否已经被满足。满足阈值对应于MRAM器件504中的自由层的磁化从第一状态切换到第二状态。系统500还包括晶体管510，其可以耦合在写入驱动器502、MRAM器件504和地之间。
状态检测器506可以使用多种技术来实时确定MRAM器件504上的压降是否超过阈值量。
在一个实施方式中，状态检测器506使用突发模式提取技术。突发模式提取可以使用空间或时间上的过采样。它可以包含一个或多个电压控制振荡器(VCO)，这些电压控制振荡器的频率和相位被调整，以创建信号，该信号的频率和相位与自由层的磁化在平行(P)和反向平行(AP)状态之间的进动相关联的频率和相位一致。时钟和数据恢复(下文中称为“CDR”)指的是当接收器根据近似频率信号产生信号，然后相位与P和AP状态之间的转移一致的过程。在该情况下的频率是使电压信号在P和AP磁化定向之间来回振荡的频率。自由层的磁化的频率和相位可以从单元到单元变化并且随着温度变化，所以突发模式提取提供了使相位和频率与P和AP状态之间的振荡一致的适应性手段，使能可靠的方式来决定就在MRAM单元处于P或AP状态时何时关断写入信号。突发模式提取指的是CDR的施加，在CDR的施加的情形下，传输被故意开始和停止(或突发)，在突发之间(例如对单元写入之间的时间期间)具有更长时间的不活动。突发模式提取电路可以在CMOS中实现，并且可以与一个或多个MRAM器件的阵列共享。
在另一个实施方式中，状态检测器506采用均值和峰值检测技术。均值指的是过滤信号以修改其时间波形及其噪声，从而改善检测状态的能力。在均值和峰值检测技术中，系统500还包括微分器(未示出)以确定信号是否达到最大值或最小值。在该情况下，当输出信号与最大值或最小值匹配时，这甚至对应于磁化从第一状态切换到第二状态。均值化指的是过滤信号。在实施方式的一些变化中，有两个峰值检测电路，一个检测正峰值，一个检测负峰值。用于关断写入电流或电压的标准是，首先是正峰值、然后是负峰值被依次地检测到，以指示达到一个状态。或者，如果首先是负峰值、然后是正峰值被依次地检测到，则相反的状态已经实现并且写入电流被关断。
在另一个实施方式中，状态检测器506使用最优滤波技术。在最优滤波技术中，系统500还包括滤波器(未示出)。该滤波器可以是例如维纳滤波器。滤波器与器件的进动信号匹配。该滤波器被用作存储器单元的状态估计器，以反馈到时序逻辑中。换句话说，通过将已知信号与未知信号相关联来检测在未知信号中的已知信号的存在而获得最优滤波器。在该情况下，已知信号将会是检测磁化从第一状态切换到第二状态的期望信号。未知信号将会是从电阻检测器测量的输出。由电阻检测器测量的输出与已知信号进行比较，以确定是否发生了磁化的切换。
在另一个实施方式中，状态检测器506使用混频器技术。混频器是非线性电路，其根据施加在其上的两个信号产生新的频率。因为MRAM器件是非线性的，如果混合作用不会过度打扰切换过程则MRAM器件504可以作为混合器，或者可替代地，另一个器件可以被用作混合器。在该情况下，混频器取得进动频率信号，并将其转变为较低频率的差分信号(F1-F2)。当差分信号达到合适的值时，写入信号被截断。
在另一个实施方式中，状态检测器506使用时域技术。在时域技术中，器件的电流或电压的直接时域测量提供了对器件的当前状态的指示。
图6示出了使用系统500控制MRAM器件(例如图4中的元件400)的切换的方法600。方法600开始于步骤602。在步骤602，电流被传递给MRAM器件。该电流可以是由写入驱动器502传递的写入电流Iwr。
在步骤604，使用电阻检测器实时测量MRAM器件上的压降。电阻检测器可以是状态检测器506。电阻检测器可以实现任何上述技术，以实时测量MRAM器件上的压降。
在步骤606，控制器(例如控制器508)确定由电阻检测器测量的压降是否超过阈值。电阻探测器与控制器通信，以传输MRAM器件上的压降的测量值。控制器将由电阻检测器提供的测量值与阈值比较。
在步骤608，如果压降超过阈值，控制器停止将电流传递给MRAM器件。当控制器将由电阻检测器提供的测量值与阈值比较时，如果测量值超过阈值，则控制器与写入驱动器通信，从而使得写入驱动器不再将电流传递给MRAM器件。如果测量值不超过阈值，写入驱动器继续将电流传递给MRAM器件，并且电阻探测器继续实时测量MRAM器件上的压降。
图7示出了根据一个实施方式的用于控制MRAM器件切换的系统700。系统700包括写入驱动器702、晶体管701、MRAM器件704、写入感测放大器706、过滤器708、状态估计器710和控制器712。写入驱动器702配置为将电流或电压传递给MRAM器件704。写入驱动器702使晶体管701导通或关断。当晶体管701导通时，电压或电流被施加给MRAM器件704。写入感测放大器706接收来自MRAM器件704的信号。写入感测放大器706配置为从位线中感测低功率信号，该位线表示在写入过程中被存储在存储器中的数据位(1或0)，并且将小电压摆幅放大至可识别的逻辑水平，从而使得数据能够被适当地写入。在一个实施方式中，被馈送入写入感测放大器706的信号被衰减，从而使得该电流不会使写入感测放大器饱和。例如，该信号可以由进行写入操作时的读取过程中的一个衰减值衰减，或者由写入操作之后的读取过程中的不同衰减值或非衰减值衰减。滤波器708配置为从由写入感测放大器706传输的信号中移除不需要的成分。在一个实施方式中，滤波器708可以是均衡器。在另一个实施方式中，滤波器708可以是抽头延迟线。滤波器708向状态估计器710输入信号。状态估计器710配置为估计MRAM器件704的状态。例如，状态估计器710可以估计MRAM器件704具有高电压还是低电压。状态估计器710与控制器712通信，以确定被提供给MRAM器件704的电流应该被导通还是关断。例如，控制器712可以接收指令以写入1位或0位。然后将期望的写入的状态与来自状态估计器710的估计进行比较。基于该比较，控制器712可以将电流导通或关断。
图8示出了根据另一个实施方式的控制MRAM器件切换的方法800。MRAM器件可以是图4中的元件400。该方法可以使用图7中的系统700。该方法800开始于步骤802。在步骤802，编程电流或编程电压被传递给MRAM器件。例如，写入驱动器702通过使晶体管701导通，可以将电流或编程电压提供给MRAM器件。当晶体管701导通时，电压或电流能够被施加给MRAM器件。
在步骤804，提供对应于期望磁状态的一组标准。例如，用户可以提供该组标准，例如将0或1写入控制器712。
在步骤806，状态估计器710确定MRAM器件的状态的估计值。例如，状态估计器710可以估计MRAM器件704具有高电阻还是低电阻。状态估计器710与控制器712通信，以确定被提供给MRAM器件704的电流应该被导通还是关断。
在步骤808，如果控制器确定由状态估计器710估计的状态充分满足了在步骤804中被提供给控制器712的该组标准，则停止被传递给MRAM器件704的电流或电压。例如，如果该组标准要求1位被写入，那么如果状态估计器预测MRAM器件处于1位状态，则控制器712应该停止电流。
如图所示的是一种用于实时控制MRAM器件切换的改进方法。实时控制MRAM器件的切换改善了MRAM器件的写入可靠性，并且补偿了MRAM单元之间的切换时间的差异。
尽管上文是针对本公开的实施方式，在不背离本公开的基本范围的条件下可以设计本发明的其他和进一步的实施方式，并且其保护范围由下面的权利要求确定。

Claims (20)

1.一种用于对磁阻式随机存取存储器(MRAM)器件编程的方法，所述方法包括：
在写入感测电路中将编程电流或编程电压传递给磁阻式随机存取存储器(MRAM)器件，其中所述写入感测电路产生与所述磁阻式随机存取存储器器件上的电压或流经所述磁阻式随机存取存储器器件的电流相对应的写入感测信号；
提供与期望磁状态相对应的一组标准；
使用状态估计器确定所述磁阻式随机存取存储器器件的状态的估计值；以及
如果估计的状态已经满足该组标准，则停止将所述电流或所述电压传递给所述磁阻式随机存取存储器器件。
2.根据权利要求1所述的方法，其中所述信号被提供到感测放大器中，并且被衰减，进行写入操作时的读取中具有一个衰减值，且写入操作之后的读取中具有不同衰减值或非衰减值。
3.根据权利要求1所述的方法，其中所述写入感测信号被测量多于零次，并且所提供的电流或电压在所述磁阻式随机存取存储器单元达到所述期望磁状态之前或之时被关断。
4.根据权利要求3所述的方法，其中所述写入感测信号在第一时刻大于一个阈值，并且所述写入感测信号在第二时刻小于第二阈值。
5.根据权利要求1所述的方法，其中确定所述状态的估计值包括：
施加所述写入感测信号的突发模式提取技术，所述突发模式提取技术包括：
产生具有与自由层在P和AP状态之间振荡的频率相匹配的频率的检测信号；以及
产生与磁化在P和AP状态之间振荡的相位一致的相位信号。
6.根据权利要求1所述的方法，其中确定所述状态的估计值包括：
使用峰值检测器检测所述电压何时高于第一阈值；以及
使用所述峰值检测器检测所述电压何时低于第二阈值，其中较高的电压和较低的电压在时间上是顺序的。
7.根据权利要求1所述的方法，其中控制器在所述状态检测器和所述写入驱动器之间通信，以控制将电流或电压传递给所述磁阻式随机存取存储器器件。
8.根据权利要求7所述的方法，其中所述控制器确定所述磁阻式随机存取存储器器件上的电流或电压是否超过所述阈值。
9.根据权利要求1所述的方法，其中满足所述标准相当于所述磁阻式随机存取存储器器件中的自由层的磁化从第一状态切换到第二状态。
10.一种用于控制磁阻式随机存取存储器(MRAM)器件切换的方法，所述方法包括：
将电流传递给所述磁阻式随机存取存储器器件，其中所述磁阻式随机存取存储器器件处于第一状态；
使用电阻检测器实时测量所述磁阻式随机存取存储器器件上的压降，其中压降超过阈值电压相当于从第一状态切换到第二状态，所述第一状态不同于所述第二状态；
确定所述磁阻式随机存取存储器器件是否已经从所述第一状态切换到所述第二状态；以及
停止将所述电流传递给所述磁阻式随机存取存储器器件。
11.根据权利要求10所述的方法，其中响应于确定所述磁阻式随机存取存储器器件已经从所述第一状态切换到所述第二状态的步骤包括：
确定所述磁阻式随机存取存储器器件上的压降超过阈值。
12.根据权利要求11所述的方法，其中确定所述磁阻式随机存取存储器器件上的压降超过阈值的步骤包括：
施加所述写入感测信号的突发模式提取技术，所述突发模式提取技术包括：
产生具有与所述自由层在所述第一状态和所述第二状态之间振荡的频率相匹配的频率的检测信号；以及
产生与磁化在所述第一状态和所述第二状态之间振荡的相位一致的相位信号。
13.根据权利要求10所述的方法，其中写入驱动器为所述磁阻式随机存取存储器器件提供所述电流。
14.根据权利要求10所述的方法，进一步包括：
响应于确定所述磁阻式随机存取存储器器件上的压降不超过阈值，连续地为所述磁阻式随机存取存储器器件提供所述电流并且实时测量所述磁阻式随机存取存储器器件上的压降。
15.根据权利要求10所述的方法，其中控制器在所述电阻检测器和所述写入驱动器之间通信，以控制将电流传递给所述磁阻式随机存取存储器器件。
16.一种用于控制磁阻式随机存取存储器(MRAM)器件切换的系统，所述系统包括：
写入驱动器，其配置为将电流传递给所述磁阻式随机存取存储器器件；
与所述磁阻式随机存取存储器器件并联的电阻检测器，其中所述电阻检测器实时测量所述磁阻式随机存取存储器器件上的压降；以及
控制器，其配置为将由所述电阻检测器测量的压降与阈值比较，并且与所述写入驱动器通信，以提供写入电流直到满足阈值。
17.根据权利要求16所述的系统，其中所述控制器确定所述磁阻式随机存取存储器器件上的压降是否超过所述阈值。
18.根据权利要求16所述的系统，其中所述电阻检测器使用突发模式提取技术来实时测量所述磁阻式随机存取存储器器件上的压降。
19.根据权利要求16所述的系统，其中所述电阻检测器使用均值和峰值检测技术来实时测量所述磁阻式随机存取存储器器件上的压降。
20.根据权利要求16所述的系统，其中满足所述阈值相当于所述磁阻式随机存取存储器器件中的自由层的磁化从第一状态切换到第二状态。
CN201710250983.8A 2016-01-28 2017-01-26 用于控制磁阻式随机存取存储器器件切换的方法 Active CN107068173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/009,448 2016-01-28
US15/009,448 US9721636B1 (en) 2016-01-28 2016-01-28 Method for controlled switching of a MRAM device

Publications (2)

Publication Number Publication Date
CN107068173A true CN107068173A (zh) 2017-08-18
CN107068173B CN107068173B (zh) 2020-11-03

Family

ID=59328026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710250983.8A Active CN107068173B (zh) 2016-01-28 2017-01-26 用于控制磁阻式随机存取存储器器件切换的方法

Country Status (3)

Country Link
US (1) US9721636B1 (zh)
CN (1) CN107068173B (zh)
DE (1) DE102017000717A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151102B (zh) * 2019-06-28 2022-09-27 中电海康集团有限公司 测试结构与测试方法
US11729996B2 (en) 2021-07-30 2023-08-15 International Business Machines Corporation High retention eMRAM using VCMA-assisted writing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689109A (zh) * 2002-08-19 2005-10-26 微米技术有限公司 电阻性存储元件的双回路检测方案
CN101930988A (zh) * 2009-06-25 2010-12-29 索尼公司 存储器
US20110299319A1 (en) * 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
CN104620318A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 具有由数据单元和参考单元共享的写驱动器的mram

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6606262B2 (en) 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6522577B1 (en) 2002-06-05 2003-02-18 Micron Technology, Inc. System and method for enabling chip level erasing and writing for magnetic random access memory devices
US7088608B2 (en) 2003-12-16 2006-08-08 Freescale Semiconductor, Inc. Reducing power consumption during MRAM writes using multiple current levels
US7102948B2 (en) * 2004-04-01 2006-09-05 Hewlett-Packard Development Company, L.P. Resistance change sensor
US7688616B2 (en) 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7852665B2 (en) * 2008-10-31 2010-12-14 Seagate Technology Llc Memory cell with proportional current self-reference sensing
US8111544B2 (en) 2009-02-23 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Programming MRAM cells using probability write
US7916515B2 (en) * 2009-03-10 2011-03-29 Seagate Technology Llc Non-volatile memory read/write verify
US7894250B2 (en) * 2009-03-17 2011-02-22 Seagate Technology Llc Stuck-at defect condition repair for a non-volatile memory cell
EP2804180A1 (en) 2013-05-15 2014-11-19 Crocus Technology S.A. Multilevel MRAM for low consumption and reliable write operation
US9607693B2 (en) * 2015-03-09 2017-03-28 Kabushiki Kaisha Toshiba Semiconductor storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689109A (zh) * 2002-08-19 2005-10-26 微米技术有限公司 电阻性存储元件的双回路检测方案
CN101930988A (zh) * 2009-06-25 2010-12-29 索尼公司 存储器
US20110299319A1 (en) * 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
CN104620318A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 具有由数据单元和参考单元共享的写驱动器的mram

Also Published As

Publication number Publication date
US20170221540A1 (en) 2017-08-03
DE102017000717A1 (de) 2017-08-03
CN107068173B (zh) 2020-11-03
US9721636B1 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
Engel et al. A 4-Mb toggle MRAM based on a novel bit and switching method
KR102066836B1 (ko) 스핀-토크 mram에 기록하는 기록 구동기 회로 및 방법
JP6941409B2 (ja) バイポーラメモリの書き込み−検証の方法および装置
US9721632B2 (en) Redundant magnetic tunnel junctions in magnetoresistive memory
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US9330748B2 (en) High-speed compare operation using magnetic tunnel junction elements including two different anti-ferromagnetic layers
KR20140107478A (ko) 스핀-토크 mram의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법
KR101559216B1 (ko) 바이폴라 스핀-전달 스위칭
WO2018005699A1 (en) Systems for implementing word line pulse techniques in magnetoelectric junctions
WO2020150142A2 (en) Shared spin-orbit-torque write line in a spin-orbit-torque mram
CN103180960A (zh) 用于场复位自旋矩mram的结构和操作方法
CN104380384A (zh) 用于自旋扭矩mram的自参考感测放大器
KR20140103326A (ko) 스핀 토크 자기 랜덤 액세스 메모리에 기록하는 방법
KR101329161B1 (ko) 자기 메모리 엘리먼트의 필드 보조 스위칭
CN107818807A (zh) 半导体存储装置
KR101323767B1 (ko) 플럭스 프로그래밍된 멀티-비트 자기 메모리
CN107068173A (zh) 用于控制磁阻式随机存取存储器器件切换的方法
CN106796815B (zh) 非易失性半导体存储器
JP2002184169A (ja) 欠陥のあるトンネル接合を修理する方法
KR20120003007A (ko) 상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: American California

Applicant after: Western Digital Technologies, Inc.

Address before: California

Applicant before: Western data Polytron Technologies Inc

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant