CN103180960A - 用于场复位自旋矩mram的结构和操作方法 - Google Patents

用于场复位自旋矩mram的结构和操作方法 Download PDF

Info

Publication number
CN103180960A
CN103180960A CN201180047237XA CN201180047237A CN103180960A CN 103180960 A CN103180960 A CN 103180960A CN 201180047237X A CN201180047237X A CN 201180047237XA CN 201180047237 A CN201180047237 A CN 201180047237A CN 103180960 A CN103180960 A CN 103180960A
Authority
CN
China
Prior art keywords
magnetoresistive memory
reset line
conduction
magnetic field
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180047237XA
Other languages
English (en)
Other versions
CN103180960B (zh
Inventor
S·琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN103180960A publication Critical patent/CN103180960A/zh
Application granted granted Critical
Publication of CN103180960B publication Critical patent/CN103180960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

对自旋矩磁电阻存储器阵列编程，所述自旋矩磁电阻存储器阵列包括导电复位线，所述导电复位线设置得接近多个磁电阻比特中的每一个并被配置来将所述多个磁电阻存储器元件设置到具有与该磁电阻比特的膜平面垂直的磁化的已知状态。所述导电复位线被设置为使得在预定的幅度、持续时间和方向的电流流过所述第一导电复位线时以与所述膜平面垂直的主要分量施加所述磁场。可以设置另一导电复位线，其中所述磁场生成在两个导电复位线之间。可以在所述导电复位线或多个所述导电复位线的一部分周围设置磁导性铁磁材料，以通过将磁导性铁磁材料的边缘设置在所述膜平面的相反侧上使所述磁场汇集在期望的方向上。

Description

用于场复位自旋矩MRAM的结构和操作方法
优先权数据
本申请要求于2010年9月30日提交的序列号为12/895，057的美国专利申请的优先权，通过引用将其并入在此。
技术领域
在此描述的示例性实施例一般涉及磁电阻存储器（magnetoresistive memories），尤其涉及读取和编程具有场复位能力的自旋矩（spin torque）磁电阻随机存取存储器（MRAM）的结构和方法。
背景技术
磁电子装置、自旋电子装置和spintronic装置，是对于利用主要由电子自旋导致的效应的装置的类同的术语。在许多信息装置中使用磁电子学（magnetoelectronics）提供非易失性的、可靠的、耐辐射的、高密度的数据存储和取回。所述许多的磁电子信息装置包括（但是不限于）：磁电阻随机存取存储器（MRAM）、磁性传感器、和用于盘驱动器的读/写头。
典型地，MRAM包括磁电阻存储器元件的阵列。每一个磁电阻存储器元件典型地具有如下的结构，其包括由不同的非磁性层分开的多个磁性层的结构，诸如磁隧道结（MTJ），并呈现出取决于该装置的磁性状态的电阻。信息被存储为磁性层中的磁化矢量的方向。一个磁性层中的磁化矢量被磁性地固定或钉扎，而另一磁性层的磁化方向可以是自由在相同的和相反的方向（其分别被称作“平行”和“反平行”状态）之间切换。与所述平行和反平行磁性状态对应地，磁存储器元件分别具有低电阻状态和高电阻状态。因此，电阻的检测允许磁电阻存储器元件（诸如，MTJ装置）提供存储在所述磁存储器元件中的信息。存在两种完全不同的方法来对自由层编程：场切换和自旋矩切换。在场切换式MRAM中，使用与MTJ比特相邻的电流承载线来产生作用在自由层上的磁场。在自旋矩式MRAM中，利用通过MTJ自身的电流脉冲实现切换。自旋极化的隧穿电流承载的角动量使得自由层反转，最终状态（平行或反平行）由电流脉冲的极性决定。已知在被图案化或以另外的方式布置使得流动基本上垂直于界面流动的MTJ装置和巨磁电阻装置中，以及在电流基本上垂直于畴壁流动时在简单的线状结构中，出现自旋矩转变（spin torquetransfer）。任何这样的呈现出磁电阻的结构潜在地可以成为自旋矩磁电阻存储器元件。在某些装置设计中，MTJ的自由磁性层可以具有磁化在膜平面中的稳定的磁性状态，而在其它情况中，稳定的状态具有与所述平面垂直的磁化。面内（in-plane）装置典型地具有由自由层的面内形状限定的磁易轴，而垂直装置典型地采用具有垂直磁各向异性（PMA）的材料，其产生垂直易轴。
自旋矩MRAM（ST-MRAM）（也称作自旋矩转变RAM（STT-RAM））是一种正在兴起的存储器技术，其潜在地可用于非易失性，具有以比场切换式MRAM高得多的密度的不受限制的耐久性和快速写入速度。由于ST-MRAM切换电流要求随着MTJc尺寸的降低而降低，因此ST-MRAM具有即使在大多数的先进技术节点也能良好地比例缩放的潜力。然而，MTJ电阻的增加的易变性，以及在两个电流方向维持相对高的通过比特单元选择装置的切换电流，会限制ST-MRAM的缩放性。通常写入电流在一个方向上相比另一个方向上要高，因此选择装置必须能够传递两个电流中的较大的那个。另外，ST-MRAM切换电流要求随着写入电流脉冲持续时间的降低而增加。因此，最小ST-MRAM比特单元方法可能需要相对长的切换时间。
管理随着ST-MRAM比例缩放而增加的MTJ电阻易变性的一个方法是：使用自参考（self-referenced）的读取操作来决定比特的状态。一个这样的自参考读取操作将把比特偏置到期望的电压，并保持反映所需电流的参考，然后将该比特切换到已知状态。可以通过将把该比特偏置在新的状态所需的电流与原始状态中所需的电流进行比较，来确定该比特的原始状态。电流没有改变将指示原始状态与所切换的状态匹配，而电流在期望方向的改变将指示原始状态与所切换的状态相反。
在自参考读取操作可以克服MTJ电阻变化的影响的情况下，这也可能增加读取时间要求。自参考读取操作所需的相对长的时间结合相对长的ST-MRAM写入时间（与例如静态随机存取存储器（SRAM）相比），使得高连续带宽的读取和写入方法（如动态随机存取存储器（DRAM）所使用的那些）更加合乎期望。在DRAM所使用的方法中，同时读取大的页的（数千个）比特，并且将每一个值都存储在锁存器中，然后以高得多的速度从该部件读出该页比特的子集。对于DRAM中的写入，数据被类似地写入到页的子集，之后存在完成该写入处理所需的时间。DRAM接口，诸如同步动态随机存取存储器（SDRAM）和双数据速率（DDR）DRAM，被设计来使连续带宽最大化同时允许DRAM技术的自然慢的随机周期时间。ST-MRAM可以受益于类似的方法；然而，一个关键挑战将是管理以高的带宽读和写比特的大的页所需的功率。
因此，期望提供ST-MRAM结构和方法，其缩短了自参考读取操作，降低了在对多个比特执行自参考读取操作时的功率要求，或者，使得存储器能够与仅需要在一个具有较低临界电流（criticalcurrent）要求的方向施加电流通过MTJ的ST-MRAM切换一起工作。此外，从随后的具体实施方式和所附权利要求，结合附图和前述的技术领域以及背景技术，示例性实施例的其它期望的特征和特性将变得明白。
概要
提供了一种用于编程和读取自旋矩磁电阻随机存取存储器的方法和装置。
一种自旋矩磁电阻存储器包括：多个磁电阻存储器元件，由限定膜平面的多个层形成；第一导电复位线，其位置与所述多个磁电阻存储器元件中的每一个相邻，并且被配置来通过在预定的幅度、持续时间和方向的电流流过所述第一导电复位线时产生具有与所述膜平面垂直的主要分量的磁场，来将所述多个磁电阻存储器元件设置为具有与所述膜平面垂直的磁化的已知磁性状态；第一磁导性（permeable）铁磁材料，位于所述第一导电复位线的至少一个侧面上，并且具有与所述膜平面平行设置的并且位于所述膜平面外的至少一个边缘；位线，耦接到所述多个磁电阻存储器元件；以及，耦接到所述位线的电路，其被配置来通过所述位线施加自旋矩转变电流到所述多个磁电阻存储器元件中的选定的磁电阻存储器元件。
另一示例性实施例包括操作自旋矩磁电阻存储器的方法，所述自旋矩磁电阻存储器包括耦接到多个磁电阻存储器元件中的每一个的位线、耦接到所述位线的电路、以及接近于所述多个磁电阻存储器元件设置的导电复位线，所述磁电阻存储器元件中的每一个限定具有与其垂直的磁易轴的平面，所述方法包括：通过施加复位电流通过所述导电复位线以施加与所述多个磁电阻存储器元件中的每一个的所述平面垂直的汇集的磁场的主要分量；以及通过从所述电路向所述位线施加自旋矩转变电流通过所述多个磁电阻存储器元件中的选定的磁电阻存储器元件来将所选定的磁电阻存储器元件编程到第二状态。
附图说明
下面将结合附图说明本发明的实施例，在附图中相同的附图标记表示相同的元件。
图1是一种典型的场切换式MRAM存储器元件阵列；
图2示出了在典型的场切换式MRAM存储器元件阵列的存储器元件处产生的磁场；
图3是一种典型的自旋矩存储器单元；
图4是示例性的MRAM集成阵列的两个单元的部分截面图；
图5是示例性的MRAM集成阵列的两个单元的另一示例性部分截面图；
图6是MRAM集成阵列的两个单元的又一示例性部分截面图；
图7是用于对图4、5和6的MRAM集成阵列进行编程的操作方法的流程图；
图8是用于读取图4、5和6的MRAM集成阵列的操作方法的流程图；
图9是用于对图4、5和6的MRAM集成阵列进行读取和编程的操作方法的流程图；
图10是包括感测放大器和写入电路的示例性实施例的框图；
图11是包括在图4和6的MRAM集成阵列内用于提供自旋矩转变电流和单向读取电流的NMOS晶体管的示例性实施例的示意图；
图12是包括在图4和6的MRAM集成阵列内用于提供自旋矩转变电流和单向读取电流的二极管的示例性实施例的示意图；
图13是包括在图4和6的MRAM集成阵列内提供自旋矩转变电流和单向读取电流的双极晶体管的示例性实施例的示意图；
图14是与图4类似的MRAM集成阵列的两个单元的另一示例性截面图；
图15是与图4类似的MRAM集成阵列的两个单元的另一示例性部分截面图；
图16是与图6类似的MRAM集成阵列的两个单元的示例性部分截面图；
图17是MRAM集成阵列的两个单元的又一示例性部分截面图；以及
图18是MRAM集成阵列的两个单元的另一示例性部分截面图。
具体实施方式
下面的具体实施方式在性质上仅仅是说明性的，而不意图限制主题的实施例或这些实施例的应用和用途。在此被描述为示例性的任何实现方式并不必然是比其它实现方式优选或有利的。此外，意图不受前述技术领域、背景技术、概要、或下面的详细说明中所呈现的明示或暗示的原理的限制。
一种磁电阻随机存取存储器（MRAM）阵列包括导电复位线，所述导电复位线被设置为接近多个磁电阻比特中的每一个。在电流施加到导电复位线以产生磁场来将所述多个比特设置为复位状态时，写入或编程操作开始。在对于自由层使用PMA材料时，导电复位线和磁电阻比特的设置是使得磁场在相对于磁电阻比特的表面成60到90度的范围内，并且优选成90度。对于具有面内磁化的自由层的装置，导电复位线和磁电阻比特的设置是使得磁场主要在自由层的膜平面中。磁导性铁磁材料（也已知为包覆材料）可以设置在导电复位线的一部分上，以使磁场汇集在期望的方向。然后施加自旋矩转变（STT）电流到所述磁电阻比特中的选定的磁电阻比特，以将所选定的比特切换到相反的编程状态。在读取操作期间，在利用编程线产生复位磁场之前，感测所述多个比特中的每一个的电阻。在产生所述磁场，改变处于相反的编程状态中的比特的状态（并因此，允许确定所有比特的初始状态）之后，再次感测该电阻。然后施加STT电流到具有与在施加所述磁场之前不同的电阻的磁电阻比特，使其返回到其初始状态。某些实施例需要仅仅在一个方向施加STT电流，并且允许使用双极技术来提供STT电流。
MRAM技术利用磁分量实现非易失性、高速操作以及优异的读/写耐久性。图1示出了一种常规存储器元件阵列10，其具有一个或更多个存储器元件12。磁隧道结（MTJ）元件，作为一种类型的磁电阻存储器元件的示例，包括：固定铁磁层14，其具有相对于外部磁场固定的磁化方向；以及，自由铁磁层16，其具有随着外部磁场自由旋转的磁化方向。固定层和自由层被绝缘的隧道阻挡层18分开。存储器元件12的电阻依赖于隧穿通过处于所述自由铁磁层和固定铁磁层之间的隧道阻挡层的自旋极化的电子的现象。隧穿现象依赖于电子自旋，使得MTJ元件的电响应根据自由铁磁层和固定铁磁层之间的传导电子的相对磁化取向和自旋极化。
存储器元件阵列10包括：导体20（也称作数字线20），沿着存储器元件12的行延伸；导体22（也称作位线22），沿着存储器元件12的列延伸；以及导体19（也称作底部电极19），与固定层14电接触。尽管底部电极19与固定铁磁层14接触，但是数字线20通过例如电介质材料（未示出）与底部电极19间隔开。存储器元件12位于数字线20和位线22的交叉点处。通过供应电流到底部电极19和位线22来切换存储器元件12的自由层16的磁化方向。所述电流生成磁场，其将选定的存储器元件的磁化取向从平行切换至反平行，或者反过来切换。为了在读取操作期间感测元件12的电阻，通过连接到底部电极19的导电通孔（via）（未示出）从基板中的晶体管（未示出）传递电流。
图2示出了通过常规的线性数字线20和位线22产生的场。为了简化MRAM装置10的说明，将如图所示地把所有方向参照到x和y坐标系50。位电流IB30如果在正x方向流动则定义为正，并且数字电流ID34如果在正y方向流动则定义为正。传递通过位线22的正的位电流IB30导致周围的比特磁场HB32，并且正的数字电流ID34将引起周围的数字磁场HD36。磁场HB32和HD36组合来切换存储器元件12的磁取向。
图2中所示的传统的MRAM切换技术，使用通过与存储器元件相邻的电流承载线产生的磁场，其在实践上具有某些限制，尤其在设计要求将比特单元比例缩放至较小尺寸时。例如，降低MTJ元件的物理尺寸导致较低的对于由热波动导致的不希望的磁化反转的稳定性，这是因为对于热反转的能量势垒随着自由层体积的降低而降低。可以通过增加磁各向异性来增强比特的稳定性，增加磁各向异性也导致增加的切换场。每毫安电流ID34或IB30下磁场HD36或HB32的幅度随着线宽度的降低而增加，这将有助于达到较高切换场，但是仅在线被移动成比例地接近于MTJ的情况下如此，而这通常是不可能的。另外，线电阻随着线宽度的降低而增加，这要求较短的线，导致较低的阵列效率。此外，切换场中比特到比特的变化随着比特尺寸降低而增加，这要求甚至更多的电流来克服分布以及实现可靠的切换。
尽管详细说明了ST-MRAM，但是在此所描述的某些编程和读取技术也可以在场切换式MRAM和相变式存储器中实现。在场切换式MRAM中，STT编程电流将被通过产生用于切换所选择的比特的磁场的两个写入线的电流脉冲取代。在相变存储器中，复位线将被优化用于产生加热脉冲，其将多个比特复位到第一电阻状态，而不是ST-MRAM实施例所需的磁场脉冲。在ST-MRAM装置（诸如，图3中所示的结构）中，通过使用隔离晶体管42来迫使电流40直接通过构成存储器元件12的材料的堆叠（磁隧道结），来对比特进行写入。通常来说，通过传递通过一个铁磁层（14或16）而被自旋极化的写电流40对后续的层施加自旋矩。该自旋矩可以被用来通过改变写电流极性来使自由铁磁层16的磁化在两种稳定状态之间切换。
简言之，在磁体/非磁体/磁体三层结构中的第一磁性层被通过本领域中已知的许多方法中的任意一种方法基本上固定在其磁取向的情况下，在电子通过第一磁性层之后电流变为自旋极化的。自旋极化的电子跨非磁性间隔物，并且然后，通过自旋角动量守恒，对第二磁性层施加自旋矩，这将该第二层的磁取向切换为与第一层的磁取向平行。如果施加相反极性的电流，则代替地，电子首先通过第二磁性层。在跨该非磁性间隔物之后，自旋矩被施加到第一磁性层。然而，由于其磁化被固定，因此第一磁性层不进行切换。同时，电子的一部分将反射离开第一磁性层，并且在与第二磁性层相互作用之前向回行进跨过非磁性间隔物。在这种情况下，自旋矩作用来便将第二层的磁取向切换为与第一层的磁取向反平行。自旋矩切换仅发生在电流40超出元件的临界电流Ic时。电路所使用的自旋矩切换电流被选择为在某种程度上超过存储器元件的平均Ic，以使得在施加切换电流时所有元件将可靠地切换。
参考图4，一种示例性的磁电阻存储器阵列400包括切换装置404和406，其以半导体行业中公知的方式形成在基板402内和基板402上。切换装置404和406被示出为CMOS晶体管，然而，替代地，其可以是二极管或双极晶体管，如随后将详细说明的。切换装置404包括：电极412、414，沟道区416，和栅极418。切换装置406包括：电极412、424，沟道区426，和栅极428。在操作中，电压VSS施加到导电区域442。
在电介质材料430中形成通孔432、434、436，以将电极412耦接到导电区域442，将电极414耦接到导电区域444，以及将电极424耦接到导电区域446。导电区域442、444、446以相同的工艺步骤形成，并且通过半导体行业中已知的工艺将其彼此隔离。导电线466被配置来接收复位电压，并且也可以称作复位线。在电介质材料430中形成通孔452和454以将导电区域444耦接到导电区域462，并且将导电区域446耦接到导电区域464。在其中形成导电区域462和464的相同的工艺步骤中，形成导电复位线466。复位线466优选包括沿着该线的长度的、在该线的三个侧面上的磁导性包覆材料，以将磁场汇集在MTJ比特所位于的第四侧面之上。
可缩放的磁电阻存储器元件472、474形成在电介质材料430内。在使用MTJ装置时，每一包括在底部电极484之上并且被隧道阻挡物486分开的自由层482和固定区域485。在该图示中，仅示出了两个磁电阻存储器元件472、474，以简化本发明的实施例的描述；然而，应理解，MRAM阵列可以包括许多的磁电阻存储器元件。自由层482耦接到第一导电线408，而可缩放的磁电阻存储器元件472、474的固定区域485分别通过底部电极484和通孔492、494耦接到导电区域462、464。
固定磁性区域485是本领域中公知的，并且通常包括被钉扎的合成反铁磁体，其包括铁磁固定层、耦合间隔物层、被钉扎的铁磁层、以及可选的反铁磁钉扎层。固定铁磁层被设置得与隧道阻挡物接触。耦合间隔物层设置在固定铁磁层和被钉扎的铁磁层之间。反铁磁的钉扎层在被钉扎的铁磁层之下并与被钉扎的铁磁层接触。铁磁的固定层和钉扎层每一都具有磁矩矢量，通常通过耦合间隔物层将磁矩矢量保持反平行以及通过反铁磁钉扎层将其保持在固定的方向。因此，固定磁性区域485的磁矩矢量不是自由旋转的，并且被用作参考。耦合间隔物层由任何合适的非磁性材料形成，其在两个与其相反的表面相邻并接触的两个铁磁层之间生成反平行的耦合。该耦合层典型地是呈现出振荡耦合现象（oscillatory coupling phenomenon）的材料，例如，元素Ru、Os、Re、Cr、Rh、Cu或其组合中的至少一个，具有选择用于强反平行的耦合的厚度。可选的钉扎层可以包括反铁磁材料，诸如，PtMn、IrMn、FeMn、PdMn、或其组合。然而，本领域技术人员将理解，固定磁性区域484可以具有任何适于提供与隧道阻挡物接触的固定磁性部分以提供固定的磁参考方向的结构。
自由层482具有响应于所施加的场或STT电流（将在下文中讨论）自由旋转的磁矩矢量。在不存在STT电流的情况下，磁矩矢量沿着自由层的各向异性易轴取向。
自由层482易轴被取向在与复位线466产生的磁场的方向成约30度到约60度的范围内的角度。在本发明的一优选实施例中，自由层482易轴被取向在与复位线466所产生的磁场的方向成约45度的角度。容易看出，对于典型的具有Stoner-Wohlfarth类切换星形线的自由层，如果与该比特的易轴成45度地施加切换场，则该切换场被降低因数2。因此，使比特复位所需的电流也被降低因数2，使得复位要求较少的功率。在存在施加的场或STT电流的情况下，自由层482的磁矢量自由旋转。在存在施加的场或STT电流的情况下，固定层485的磁矢量不是自由旋转的，并且被用作参考层。
自由层482，固定层，以及被钉扎的层，可以由任何合适的铁磁材料形成，诸如下列中的至少一个：元素Ni、Fe、Co或其合金，及其并入有其它元素的其它有用合金（所述其它元素诸如，B、Ta、V、Si、和C），以及所谓的半金属铁磁体，诸如，NiMnSb、PtMnSb、Fe304、或CrO2。隧道阻挡物486可以包括绝缘材料，诸如AlOx、MgOx、RuOx、HfOx、ZrOx、TiOx，或这些元素的氮化物和氧氮化物。
电介质材料430可以是氧化硅、氮化硅（SiN）、氧氮化硅（SiON）、聚酰亚胺、或其组合。导电线408和通孔432、434、436、452、454、492、494优选为铜，然而将理解，它们也可以是其它材料，诸如钽、氮化钽、银、金、铝、铂、或其它合适的导电材料。
在MRAM阵列结构400的制造期间，每一后续的层顺序沉积或以另外的方式形成，每一MTJ装置400可以通过选择性的沉积、光刻工艺、蚀刻等，利用半导体行业中已知的任何技术来形成。典型地，MTJ的各层通过薄膜沉积技术形成，诸如，物理汽相沉积，包括磁控溅射和离子束沉积，或者热蒸发。在MTJ的至少一部分的沉积期间，提供磁场以将优选的各向异性易轴设置到材料中（引起本征各向异性）。另外，MTJ叠层典型地在暴露到沿该优选的各向异性易轴指向的磁场的同时在提高的温度下退火，以进一步设定该本征各向异性方向，以及设置在使用反铁磁钉扎层时的钉扎方向。所提供的磁场在铁磁材料中生成对于磁矩矢量的优选的各向异性易轴。除本征各向异性以外，被图案化成具有大于一的纵横比的形状的存储器元件还将具有形状各向异性，并且该形状各向异性和本征各向异性的组合限定易轴，其优选与存储器元件的长轴平行。在某些情况下，采用具有强的垂直磁各向异性（PMA）的自由层材料可能是有利的，以使得自由层的易轴垂直于膜平面，并且通过通常指向或指离隧道阻挡物的磁化矢量表征两个稳定的磁性状态。本领域中已知的这样的PMA材料包括：某些有序的（ordered）L10合金，诸如：FePt、FePd、CoPt、FeNiPt；以及某些人工的多层结构，诸如Co/Pt、Co/Pd、CoCr/Pt、Co/Ru、Co/Au、Ni/Co。如果自由层的易轴垂直于膜平面，则磁电阻存储器元件472、474将不是相对于复位线466中心化的，而是向着复位线466的一个边缘偏移的，从而它们经受复位线466所产生的场的显著的垂直分量。
该显著的垂直分量可以通过图14的结构1400生成。像图4中的那样的元件标以相同的参考标号；然而，图4的导电复位线466在图14中被编号为1466和1467。可缩放的磁电阻存储器元件472、474偏离导电复位线1466、1467，并且分别设置在导电区域462、464上方。另外的导电复位线1402、1404、1406设置在导电线408上方，并且偏离且在可缩放的磁电阻存储器元件472、474的与导电复位线1466和1467相反的侧上。导电复位线1466、1467的三个侧面1414、1416、1418中的每一个其上可以形成有包覆材料1472，而与导电线408相邻（并且面向可缩放的磁电阻存储器元件472、474）的侧面1412不被包覆。同样地，导电复位线1402、1404、1406的三个侧面1422、1424、1426中的每一个其上可以形成有包覆材料1472，而与导电线408相邻（并且面向可缩放的磁电阻存储器元件472、474）的侧面1428不被包覆。包覆材料1472汇集在电流流过导电复位线1402、1404、1406、1466、1467时生成的磁场。通过导电复位线1402、1404、1406、1466、1467的电流的方向例如通过如下表示：以“点”表示，表示该电流在从图流出；以及以“叉”表示，表示电流在流到图中。通过流过导电复位线1466、1467、1402、1404、1406的电流生成的磁场以箭头1432、1434、1436、1438表示，其中在导电复位线1466和1402之间生成磁场1432，并且通过包覆材料1472使磁场1432汇集；在导电复位线1467和1404之间生成磁场1436，并且通过包覆材料1472使磁场1436汇集；以及在导电复位线1406和1467之间生成磁场1438，并且通过包覆材料1472使磁场1438汇集。为了简化起见，图中表示磁场的箭头（诸如，图14中的箭头1432、1434、1436、1438）定性地表示通过比特的中心的近似单个场线，并且不是复位线所产生的磁场的完整表示。在对于具体尺寸和材料给出输入时，可以通过本领域中已知的众多的计算机仿真工具中的一个对在被激发时在复位线之间生成的场的完整表示进行仿真。为了定性地理解磁场线，可以考虑通过线产生的磁场的方向，并因此，沿包覆材料的边缘的北极和南极的形成，通过公知的对于电流所产生的磁场的右手规则确定。注意，场1432和1436相对于可缩放的磁电阻存储器元件472、474的平面处在角度θ。角度θ优选大于60度，并且更优选为90度。具有相反电流的复位线对可以串联连接，从而使得电流再循环，行进一条线的长度，然后通过线之间的连接，并在相反的方向行进另一条线的长度。然而，在期望使沿着复位线的比特的数量最大化时，将不把线串联连接，以使得可以使用最大可用电压来驱动所需的电流通过一条线的长度。由于线的电阻与其长度成比例，因此最大可用驱动电压设置了对通过其可以获得期望的复位电流的最大线长的限制。
图15的结构1500也可以生成传递通过可缩放的磁电阻存储器元件472、474的磁场的垂直分量。与图14的相同的元件标以相同的参考标号。然而，可缩放的磁电阻存储器元件472、474被偏移以分别与导电复位线1466、1467交叠，并且导电复位线1402、1404被分别设置在导电复位线1466、1467上方并分别与导电复位线1466、1467成一线。以与如上所述的类似的方式，在导电复位线1402和1466之间生成场1432、1434，并且在导电复位线1404和1467之间生成场1436、1438。注意，在对于所有的复位线复位电流方向相同时，场1432和1436分别垂直于可缩放的磁电阻存储器元件472、474。
图5中示出另一示例性MRAM阵列结构500，其中相同的结构由相同的附图标记表示。对于基板402，切换装置404、406，通孔432、434、436、452、454，导电区域442、444、446、466，以及磁电阻存储器元件472、474，制造工艺和材料组分与图4中的类似，并且这里不再重复。图5的磁电阻存储器500与图4的磁电阻存储器400之间的不同之处包括：导电区域466（编程或复位线）在磁电阻存储器元件472、474之上的位置，以及导电区域442作为位线。MRAM阵列结构500提供小的比特单元，对于给定的通过复位线466的电流具有增加的场产生能力，这是因为复位线466可以定位得更加临近磁电阻存储器元件472、474。
图6中示出又一示例性MRAM阵列结构600，其中相类同的结构由相同的附图标记表示。对于基板402，切换装置404、406，通孔432、434、436、452、454，导电区域442、444、446、466，导电位线408，以及磁电阻存储器元件472、474，制造工艺和材料组分与图4的类似，并且不再重复这些内容。导电区域442被配置来接收电压VSS，并且导电层408作为位线。图6的磁电阻存储器600与图4的磁电阻存储器400之间的不同之处包括：复位线466在磁电阻存储器元件472、474之上且与磁电阻存储器元件472、474间隔开的复位线466的位置。磁电阻存储器600结构提供了与500类似的小的比特单元，但是，通过将复位线466与磁电阻存储器元件472、474电隔离（与存储器400类似）消除了沿复位线466的电压降对感测操作以及STT电流的施加的不利影响。如果自由层的易轴与膜平面垂直的，则磁电阻存储器元件472、474将不是相对于复位线466中心化的，而是向复位线466的一个边缘偏移从而使得它们经受复位线466所产生的场的显著的垂直分量。
参考图16，该场的显著的垂直分量可以通过结构1600生成。图16的与图6相类同的元件标以相同的附图标记。然而，图6的导电复位线466在图16中被编号为1666、1667和1668。导电复位线1666、1667、1668偏离可缩放的磁电阻存储器元件472、474。导电复位线1602、1604位于导电线608下并从导电线608移开，并且偏离可缩放磁电阻存储器元件472、474。导电区域1606和1608以与导电复位线1602、1604相同的工艺沉积，并且通过通孔1612和1614分别耦接到导电区域444、446。导电复位线1666、1667、1668的三个侧面1612、1614、1616中的每一个其上可以形成有包覆材料1662，而与导电线602相邻的侧面1618未被包覆。同样地，导电复位线1602、1604的三个侧面1622、1624、1626中的每一个其上可以形成有包覆材料1672，而与导电线602相邻（并且面向可缩放磁电阻存储器元件472、474）的侧面1628未被包覆。包覆材料1672使在电流流过导电复位线1602、1604时产生的场汇集。包覆材料1662使在电流流过导电复位线1666、1667、1668时产生的场汇集。经导电复位线的电流的方向例如以“点”表示，表示电流在从图流出，以及以“叉”表示，表示电流在流到图中。经导电复位线1666、1667、1668、1602、1604的电流所产生的场由箭头1632、1634、1636、1638表示，其中场1632在导电复位线1666和1602之间产生，并且被包覆材料1662和1672汇集，场1634在导电复位线1602和1667之间产生，并且被包覆材料1672和1662汇集，场1636在导电复位线1667和1604之间，并且被包覆材料1662和1672汇集；场1638产生在导电复位线1604和1668之间，并且被包覆材料1672和1662汇集。注意，场1632和1636相对于可缩放磁电阻存储器元件472、474的平面成角度θ。角度θ优选大于60度，并且更优选为约90度。具有相反电流的复位线的对可以串联连接，以使得电流再循环，行进一条线的长度，然后经过线之间的连接，并在相反的方向行进另一条线的长度。然而，在期望使沿着复位线的比特的数量最大化时，线将不串联连接，以使得最大可用电压可以被用于驱动所需的电流通过一条线的长度。由于线的电阻与其长度成比例，因此最大可用驱动电压设置对于通过其可以获得期望的复位电流的最大线长度的限制。
图17中示出用于生成与可缩放磁电阻存储器元件472、474垂直的场的另一实施例，其中与图4的相同的元件以相同的附图标记表示。导电复位线1702、1704被形成为与可缩放磁电阻存储器元件472、474相邻，通孔1706、1708分别将可缩放磁电阻存储器元件472、474耦接到导电线408。导电复位线1702、1704的三个侧面1732、1734、1736中的每一个其上可以形成有包覆材料1772，而与可缩放磁电阻存储器元件472、474相邻的侧面1738不被包覆。在电流（在以点表示的从图来的方向流动）经过导电复位线1702并被包覆材料1772汇集时，生成磁场1712。同样地，在电流（在以点表示的从图来的方向流动）经过导电复位线1704并被包覆材料1772汇集时，生成磁场1714。可以看到，磁场1712、1714垂直地通过可缩放磁电阻存储器元件472、474。
图18中示出用于生成与可缩放磁电阻存储器元件472、474垂直的场的另一结构，其中与图17相类同的元件以相同的附图标记表示。导电复位线1802被形成为与可缩放磁电阻存储器元件472、474相邻。位于可缩放磁电阻存储器元件472、474的膜平面之上和之下的导电复位线1802的两个侧面1832、1836其上可以形成有包覆材料1872，而与可缩放磁电阻存储器元件472、474相邻的侧面1838、1834不被包覆。在电流（在以点表示的从图来的方向流动）经过导电复位线1802并被包覆材料1872汇集时，生成磁场1832、1833，其垂直地通过可缩放磁电阻存储器元件472、474。应当理解，尽管示出了仅仅两个可缩放磁电阻存储器元件472、474和仅仅一个导电复位线1802，但是可以形成多个可缩放磁电阻存储器元件472、474和导电复位线1802，其中至少一对可缩放磁电阻存储器元件472、474设置在导电复位线1802的两侧上。
对于上面讨论的磁电阻存储器结构400、500、600、1500、1600、1700、1800，电流被施加通过被设置为临近所述多个磁电阻存储器元件472、474中的每一个的复位线，以生成磁场并施加该磁场到所述多个磁电阻存储器元件472、474，并将每一个所述磁电阻存储器元件472、474设置到第一状态。然后，将STT电流施加到所述多个磁电阻存储器元件中的选定的磁电阻存储器元件，以将所选定的磁电阻存储器元件472、474的状态改变到第二状态。更具体地，参考图7的流程图，提供了一种对ST-MRAM编程的方法，包括：通过施加电流通过复位线来施加磁场到多个磁电阻存储器元件472、474中的每一个，来将所述多个磁电阻存储器元件472、474设置（702）到第一状态；以及，通过经位线408（图4、6、14、15、16、17、18）以及442（图5）从电路404、406施加STT电流到所述多个磁电阻存储器元件472、474中的选定的磁电阻存储器元件，来将所选定的磁电阻存储器元件472、474编程到第二状态。
在一个替代实施例中，在存储器元件的复位期间，还使除施加通过复位线的电流以外的电流通过存储器元件。所述通过存储器元件的电流可以是足够大的，足以导致自由层的磁性加热，从而降低自由层的磁化以及存储器元件的相应切换场。随着降低的切换场，复位场和复位电流被降低，对于低功率和电路设计的灵活性这是期望的。加热电流的幅度可以与用于ST切换所需的幅度类似，并且极性可以相同。尽管自由层上的ST与磁场产生的切换矩相反，但是场矩占主导从而存储器元件被复位到正确的状态。在该替代实施例的一种优选方法中，在场复位电流被降低到零之前加热电流关断。
一种从ST-MRAM读取数据的方法，包括：进行第一感测以感测磁电阻存储器元件472、474中的每一个的电阻，继之以施加电流通过临近所述多个磁电阻存储器元件472、474中的每一个设置的复位线以生成磁场并施加该磁场到所述多个磁电阻存储器元件472、474，并将所述磁电阻存储器元件472、474中的每一个设置到第一状态。然后进行第二感测以感测磁电阻存储器元件472、474的电阻。识别从第一感测到第二感测与磁性状态的改变对应地改变了电阻的磁电阻存储器元件472、474。与磁性状态的改变对应地改变或未改变电阻的存储器元件的序列表示被存储在磁电阻存储器元件中的数据。然后，将STT电流施加到所识别的磁电阻存储器元件472、474，以将所识别的磁电阻存储器元件472、474的状态改变到第二状态。更具体地，参考图8的流程图，提供了一种读取ST-MRAM的方法，包括：感测（802）多个磁电阻存储器元件472、474中的每一个的电阻；通过施加电流通过复位线来施加复位场到所述多个磁电阻存储器元件472、474中的每一个，来将所述多个磁电阻存储器元件472、474设置（804）到第一状态；感测（806）所述磁电阻存储器元件中的响应于所述复位场改变了磁性状态的至少一个磁电阻存储器元件中的改变；以及，将所述磁电阻存储器元件472、474中的具有电阻改变的至少一个磁电阻存储器元件编程为第二状态，该编程是通过从电路404、406经位线408（图4、6）和442（图5）来施加STT电流到所选定的磁电阻存储器元件472、474进行的，从而使所述多个MTJ比特返回到其原始状态。
一种操作ST-MRAM电路的方法包括：将已经从多个磁电阻存储器元件472、474读取的数据存储到相关联的电路（诸如，多个锁存器）中，允许用户执行从所述相关联的电路的读取操作和对所述相关联的电路的写入操作，其可以改变所存储的数据中的存储状态中的一个或多个，以及那些存储状态到所述多个磁电阻存储器元件472、474中的写入。更具体地，参考图9的流程图，提供了一种编程磁电阻存储器的方法，包括：感测（902）多个磁场发生器结构472、474中的每一个的电阻；通过施加电流通过复位线以施加复位场到所述磁电阻存储器元件472、474中的每一个，来将所述磁电阻存储器元件472、474设置（904）到第一状态；感测（906）任何所述多个磁电阻存储器元件472、474的电阻的改变；识别（908）表示所述磁电阻存储器元件472、474的初始状态的数据并将所述数据存储到相关联的电路中；改变（910）所述相关联的电路中所存储的数据中的存储状态中的一个或多个存储状态；以及，响应于所存储的数据，根据需要将特定的磁电阻存储器元件472、474编程（912）到第二状态，以表示所存储的数据，所述编程是通过从电路404、406经位线408（图4、6）和442（图5）施加STT电流到所选定的磁电阻存储器元件472、474而进行的。
图10是对于图8的方法可以用于磁电阻存储器400、500、600、1500、1600、1700、1800中来通过感测每一个磁电阻比特472、474的电阻来编程磁电阻存储器元件的典型的感测电路1000的框图。感测放大器1002和写入电路1004耦接到图4和6的位线408以及图5的位线442。感测放大器1002感测磁电阻存储器元件472、474的电阻并提供数据到写入电路1004，写入电路1004用于对磁电阻存储器元件472、474编程。对于图9的方法，感测放大器包括前置放大器1006和锁存器1008。通过前置放大器1006感测的电阻被作为数据存储在锁存器1008中。在磁电阻存储器元件比特被编程之前用户可以改变（步骤910）该数据。
图7、8、9的流程图是适于与磁电阻存储器一起使用的示例。应当理解，所述方法可以包括任何数量的另外的或替代的任务，所示出和讨论的任务不需要以所示的顺序执行，并且可以并入另外的步骤到在此未详细描述的具有另外的功能性的处理或更广泛的过程中。此外，所示出和描述的任务中的一个或多个可以被从所述方法中的一个方法中省略，只要期望的总体功能性保持不变即可。
如图4、5、6、14、15、16、17、18中所示的磁电阻存储器400、500、600、1500、1600、1700、1800包括NMOS作为切换装置404、406，并且如图11的示意图中所代表的。切换装置404、405被耦接在位线BL1和地之间，而切换装置406、407被耦接在位线BL0之间。磁电阻存储器元件472、473被分别耦接在位线BL0和切换装置404、405的电极之间。磁电阻存储器元件474、475被分别耦接在位线BL0和切换装置406、407的电极之间。切换装置404、406的栅极耦接到字线WLl，切换装置405、407的栅极耦接到字线WL0。切换装置404、405、406、407的配置允许单向STT电流对磁电阻存储器400、500、600、700编程。还示出了对于施加STT电流或读取偏置电流通过磁电阻存储器元件472同时没有电流施加到磁电阻存储器元件473、474、475所必要的施加到BL0、BL1、WL0和WLl的电压的示例性情形。向NMOS装置404和406的栅极施加电压在磁电阻存储器元件472和474的底部电极处使能接地的电流路径，而向NMOS装置405和407的栅极施加地在磁电阻存储器元件473和475的底部电极处保持开路。另外，向BL1施加正电压（诸如，VDD）使得电流流过磁电阻存储器元件472，但不流过磁电阻存储器元件473。向BL0施加地防止电流流过磁电阻存储器元件474或475。
替代地，这些切换装置404、405、406、407可以包括二极管1204、1205、1206、1207（图12）或者双极晶体管1304、1305、1306、1307（图13）。与图11类似，BL0、BL1、WL0和WL1上示出的示例性电压情形说明选择性地施加电流通过磁电阻存储器元件472同时没有电流被施加到磁电阻存储器元件473、474、和475。特别地，在图12中，向BL1和WL0施加正电压（诸如，VDD）而向BL0和WL1施加地，使得二极管1204被正向偏置，并传导电流通过磁电阻存储器元件472，而二极管1205、1206和1207被反向偏置并且没有电流流过磁电阻存储器元件473、474和475。在图13中，与图12中所描述的相同的电压情形将BJT1304的基极-发射极端子正向偏置，并使电流流过磁电阻存储器元件472流向BJT1304的集电极至地，而BJT1305、1306和1307的基极发射极端子保持反向偏置，并且没有电流流过磁电阻存储器元件473、474和475。通过这些示例，可以看出可以如何将电流选择性地施加到含有若干行和若干列的磁电阻存储器元件的阵列中的一个或多个磁电阻存储器元件。
应理解，代替如图4、5、6、14、15、16、17、18中所示在基板中形成晶体管404、405、406、407，二极管1204、1205、1206、1207，或者双极晶体管1304、1305、1306、130，它们可以形成在金属层之间，使得能够实现多个存储器元件垂直层。
已经说明了磁电阻存储器400、500、600、1400、1500、1600、1700、1800的结构和操作方法，因此使得能够实现自参考的读取操作，降低在对多个比特执行自参考的读取操作时的功率要求，或者，使得存储器能够与要求仅在一个方向施加电流通过MTJ的ST-MRAM切换过程一起作用。
尽管在前述的详细说明中已经呈现了至少一个示例性实施例，但是应当理解，存在大量的变型例。还应当理解，这些示例性实施例仅仅是示例，并不意图以任何方式限制本发明的范围、应用性或配置。而是，前述的详细说明将提供本领域技术人员以实现本发明的示例性实施例的方便的指引，应理解，在示例性实施例中所描述的各元素的功能和布置中可以进行各种改变而不偏离如所附权利要求阐述的本发明的范围。

Claims (18)

1.一种自旋矩磁电阻存储器，包括：
多个磁电阻存储器元件，其由多个层形成，所述多个层限定膜平面；
第一导电复位线，设置得与所述多个磁电阻存储器元件中的每一个相邻，并且被配置来通过在预定幅度、持续时间和方向的电流流过所述第一导电复位线时产生具有与所述膜平面垂直的主要分量的磁场，将所述多个磁电阻存储器元件设置到具有与所述膜平面垂直的磁化的已知磁性状态；
第一磁导性铁磁材料，设置在所述第一导电复位线的至少一个侧面上，并且其至少一个边缘设置得与所述膜平面平行并且在所述膜平面外；
位线，耦接到所述多个磁电阻存储器元件；以及
耦接到所述位线的电路，所述电路被配置来通过所述位线施加自旋矩转变电流到所述多个磁电阻存储器元件中的选定的磁电阻存储器元件。
2.如权利要求1所述的自旋矩磁电阻存储器，其中所述第一导电复位线被配置来产生相对于所述磁电阻存储器元件中的每一个磁电阻存储器元件的所述多个层的所述膜平面成约90度角的磁场。
3.如权利要求1所述的自旋矩磁电阻存储器，还包括：
第二导电复位线，设置得与所述多个磁电阻存储器元件中的每一个相邻，其中所述第一导电复位线和所述第二导电复位线在它们之间产生所述磁场，以及；
第二磁导性铁磁材料，在所述膜平面的与设置在所述第一导电复位线上的所述第一磁导性铁磁材料的至少一个边缘相反的一侧上，被设置在所述第二导电复位线的至少一个侧面上，并且其至少一个边缘设置得与所述膜平面平行并且在所述膜平面外。
4.如权利要求3所述的自旋矩磁电阻存储器，其中所述多个磁电阻存储器元件中的每一个被设置在所述第一导电复位线和所述第二导电复位线之间，所述第一导电复位线和所述第二导电复位线设置在所述多个层的所述膜平面的相反的侧上。
5.如权利要求4所述的自旋矩磁电阻存储器，其中所述第一磁导性铁磁材料设置在所述第一导电复位线的三个侧面上，而所述第二磁导性铁磁材料设置在所述第二导电复位线的三个侧面上，并且所述复位线被配置来汇集由流过每一所述第一导电复位线和所述第二导电复位线的电流产生的磁场，以使得该磁场具有施加到所述多个磁电阻元件的最大垂直分量。
6.如权利要求4所述的自旋矩磁电阻存储器，还包括：
第二导电复位线，设置得与所述多个磁电阻存储器元件中的每一个相邻，并且被配置来通过在预定幅度、持续时间和方向的电流流过该第二导电复位线时产生具有与所述膜平面垂直的主要分量的磁场，将所述多个磁电阻存储器元件设置到具有与所述膜平面垂直的磁化的已知磁性状态，所述第一导电复位线和所述第二导电复位线设置在所述多个磁电阻存储器元件中的每一个的相反的侧上，并被配置为使电流以相同的方向流过所述第一导电复位线和所述第二导电复位线。
7.如权利要求1所述的自旋矩磁电阻存储器，其中所述第一导电复位线设置在所述多个层的所述膜平面中。
8.如权利要求7所述的自旋矩磁电阻存储器，其中所述第一磁导性铁磁材料设置在所述膜平面的第一侧上的所述第一导电复位线上，所述第二磁导性铁磁材料设置在所述膜平面的第二侧上的所述第一导电复位线上，并且所述第一磁导性铁磁材料和第二磁导性铁磁材料被配置来汇集由流过所述第一导电复位线的电流产生的磁场，以使得该磁场具有施加到所述多个磁电阻元件的最大垂直分量。
9.如权利要求8所述的自旋矩磁电阻存储器，其中所述第一导电复位线与所述磁电阻存储器元件中的两个磁电阻存储器元件相邻间隔开，并被配置有位于所述膜平面的相反侧上的所述第一磁导性铁磁材料和第二磁导性铁磁材料，以将所述磁场施加到所相邻的两个磁电阻存储器元件两者。
10.如权利要求9所述的自旋矩磁电阻存储器，其中所述第一导电线被配置来汇集由通过所述第一导电复位线流向所述两个磁电阻存储器元件的电流所产生的磁场，其具有与所述膜平面垂直的主要磁场分量，并且对于所述两个磁电阻存储器元件中的一个在第一方向，对于所述两个磁电阻存储器元件中的另一个在第二方向。
11.如权利要求7所述的自旋矩磁电阻存储器，还包括：
设置在所述第一导电复位线的三个侧面上的所述第一磁导性铁磁材料，并且
所述第一导电复位线的第一侧面设置在所述膜平面的第一侧上，所述第一导电复位线的第二侧面设置在所述膜平面的第二侧上，并且所述第一导电复位线的第三侧面与所述膜平面垂直，其中所述磁导性铁磁材料被配置来汇集由流过所述第一导电复位线的电流产生的磁场以使得该场具有施加到位置与所述第一导电复位线的其上没有设置磁导性铁磁材料的第四侧面相邻的所述多个磁电阻元件的最大垂直分量。
12.一种操作自旋矩磁电阻存储器的方法，所述自旋矩磁电阻存储器包括耦接到多个磁电阻存储器元件中的每一个的位线、耦接到所述位线的电路、以及设置得接近于所述多个磁电阻存储器元件的第一导电复位线，所述磁电阻存储器元件中的每一个限定一平面，所述平面具有与该平面垂直的磁易轴，所述方法包括：
通过施加复位电流通过所述第一导电复位线来施加与所述多个磁电阻存储器元件中的每一个磁电阻存储器元件的所述平面垂直的汇集的磁场的主要分量，将所述多个磁电阻存储器元件设置到第一状态；以及
通过从所述电路向所述位线施加自旋矩转变电流通过所述多个磁电阻存储器元件中的选定的磁电阻存储器元件，将所选定的磁电阻存储器元件编程到第二状态。
13.如权利要求12所述的方法，其中所述设置步骤包括：相对所述平面成90度地施加所述磁场。
14.如权利要求12所述的方法，其中所述磁电阻存储器元件每一个都包括磁隧道结装置，其具有被隧道阻挡物分开的固定磁性区域和自由磁性区域。
15.如权利要求12所述的方法，其中所述设置步骤包括：在设置在所述磁电阻存储器元件中的每一个的相反侧上的第二导电线和所述第一导电复位线之间生成所述磁场。
16.如权利要求12所述的方法，其中所述设置步骤包括：通过设置得与所述磁电阻存储器元件中的每一个相邻的所述第一导电复位线生成所述磁场。
17.如权利要求12所述的方法，其中所述设置步骤包括：通过设置在两个磁电阻存储器元件之间的所述导电复位线在所述两个磁电阻存储器元件内生成所述磁场。
18.如权利要求12所述的方法，其中所述设置步骤包括：通过在所述第一导电复位线的一部分的周围设置磁导性铁磁材料来使所述磁场汇集。
CN201180047237.XA 2010-09-30 2011-09-19 用于场复位自旋矩mram的结构和操作方法 Active CN103180960B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/895,057 US8514615B2 (en) 2010-09-30 2010-09-30 Structures and methods for a field-reset spin-torque MRAM
US12/895,057 2010-09-30
PCT/US2011/052187 WO2012050746A1 (en) 2010-09-30 2011-09-19 Structures and operating method for a field-reset spin-torque mram

Publications (2)

Publication Number Publication Date
CN103180960A true CN103180960A (zh) 2013-06-26
CN103180960B CN103180960B (zh) 2016-02-10

Family

ID=45889711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180047237.XA Active CN103180960B (zh) 2010-09-30 2011-09-19 用于场复位自旋矩mram的结构和操作方法

Country Status (3)

Country Link
US (1) US8514615B2 (zh)
CN (1) CN103180960B (zh)
WO (1) WO2012050746A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154185A (zh) * 2015-05-12 2016-11-23 飞思卡尔半导体公司 磁场传感器中铁磁性结构的损坏检测和智能复位
CN111293215A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维自由磁层的磁性隧穿结器件及其制作方法
CN111293214A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于柔性衬底的磁性隧穿结器件及其制作方法
CN111293213A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维材料的磁性隧穿结器件及其制作方法
CN111293216A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 磁性隧穿结器件及其制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8358149B2 (en) * 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
KR101953088B1 (ko) * 2011-01-31 2019-03-04 에버스핀 테크놀러지스, 인크. 스핀 토크 자기 랜덤 액세스 메모리에 대한 기록 방법
US8508006B2 (en) * 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP2013089662A (ja) * 2011-10-14 2013-05-13 Renesas Electronics Corp 半導体装置
KR101929583B1 (ko) * 2012-06-13 2018-12-14 에스케이하이닉스 주식회사 비휘발성 자기 메모리 소자
US8913422B2 (en) 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
JP2014143315A (ja) * 2013-01-24 2014-08-07 Toshiba Corp 磁気メモリおよびその製造方法
US9478736B2 (en) * 2013-03-15 2016-10-25 International Business Machines Corporation Structure and fabrication of memory array with epitaxially grown memory elements and line-space patterns
WO2016158910A1 (ja) 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
US10319904B2 (en) 2015-03-31 2019-06-11 Tdk Corporation Magnetoresistance effect element
EP3279957B1 (en) 2015-03-31 2022-01-26 TDK Corporation Magnetoresistive effect element
US20170059669A1 (en) * 2015-08-26 2017-03-02 Qualcomm Incorporated Magnetic field enhancing backing plate for mram wafer testing
JP2019079377A (ja) 2017-10-26 2019-05-23 東芝メモリ株式会社 半導体記憶装置
CN109283993B (zh) * 2018-11-30 2023-12-26 四川巧夺天工信息安全智能设备有限公司 一种电脑多系统硬盘的选择启动电路
US11087811B1 (en) * 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability
CN113450851B (zh) * 2021-03-08 2022-08-12 北京航空航天大学 多比特存储单元、模数转换器、设备及方法
CN113744779A (zh) * 2021-08-12 2021-12-03 中国科学院微电子研究所 一种磁阻存储器单元、写控制方法及存算模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308901A (zh) * 2007-03-30 2008-11-19 株式会社东芝 磁致电阻效应元件和使用它的磁致电阻随机存取存储器
US20100109106A1 (en) * 2008-10-31 2010-05-06 Magic Technologies, Inc. High density spin-transfer torque MRAM process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035138B2 (en) 2000-09-27 2006-04-25 Canon Kabushiki Kaisha Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions
EP1288958A3 (en) 2001-08-30 2003-07-09 Canon Kabushiki Kaisha Magnetoresistive film and memory using the same
US7162302B2 (en) * 2002-03-04 2007-01-09 Nanoset Llc Magnetically shielded assembly
US7161771B2 (en) * 2002-04-02 2007-01-09 Hitachi Global Storage Technologies Netherlands B.V. Dual spin valve sensor with a longitudinal bias stack
US20030235016A1 (en) * 2002-06-19 2003-12-25 International Business Machines Corporation Stabilization structures for CPP sensor
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
US6947264B2 (en) * 2002-12-06 2005-09-20 International Business Machines Corporation Self-pinned in-stack bias structure for magnetoresistive read heads
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US7250662B2 (en) 2003-07-31 2007-07-31 International Business Machines Corporation Magnetically lined conductors
US7344896B2 (en) 2004-07-26 2008-03-18 Infineon Technologies Ag Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
US8179711B2 (en) 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
JP2007059865A (ja) 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP4435207B2 (ja) * 2007-06-13 2010-03-17 株式会社東芝 磁気ランダムアクセスメモリ
US7532506B2 (en) * 2007-09-17 2009-05-12 Qimonda Ag Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308901A (zh) * 2007-03-30 2008-11-19 株式会社东芝 磁致电阻效应元件和使用它的磁致电阻随机存取存储器
US20100109106A1 (en) * 2008-10-31 2010-05-06 Magic Technologies, Inc. High density spin-transfer torque MRAM process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154185A (zh) * 2015-05-12 2016-11-23 飞思卡尔半导体公司 磁场传感器中铁磁性结构的损坏检测和智能复位
CN111293215A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维自由磁层的磁性隧穿结器件及其制作方法
CN111293214A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于柔性衬底的磁性隧穿结器件及其制作方法
CN111293213A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维材料的磁性隧穿结器件及其制作方法
CN111293216A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 磁性隧穿结器件及其制作方法

Also Published As

Publication number Publication date
US20120081950A1 (en) 2012-04-05
WO2012050746A1 (en) 2012-04-19
CN103180960B (zh) 2016-02-10
US8514615B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
CN103180960B (zh) 用于场复位自旋矩mram的结构和操作方法
CN103003883B (zh) 用于场复位自旋力矩mram的结构和方法
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
CN102414756B (zh) 具有辅助层的磁性叠层
EP1600977B1 (en) Multi-bit magnetic random acces memory device
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
EP2656346B1 (en) Memory array having local source lines
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US20180061887A1 (en) Magnetoresistive random access memory (mram) with an interconnect that generates a spin current and a magnetic field effect
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
KR100952919B1 (ko) 수직 자화 터널 접합을 이용한 고용량 엠램
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant