JP2007059865A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2007059865A
JP2007059865A JP2006073982A JP2006073982A JP2007059865A JP 2007059865 A JP2007059865 A JP 2007059865A JP 2006073982 A JP2006073982 A JP 2006073982A JP 2006073982 A JP2006073982 A JP 2006073982A JP 2007059865 A JP2007059865 A JP 2007059865A
Authority
JP
Japan
Prior art keywords
wiring
yoke
ferromagnetic
magnetic
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006073982A
Other languages
English (en)
Inventor
Susumu Haratani
進 原谷
Takashi Asatani
崇史 麻谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006073982A priority Critical patent/JP2007059865A/ja
Priority to DE602006016200T priority patent/DE602006016200D1/de
Priority to AT06113051T priority patent/ATE478421T1/de
Priority to EP06113051A priority patent/EP1750275B1/en
Priority to US11/430,630 priority patent/US7692229B2/en
Publication of JP2007059865A publication Critical patent/JP2007059865A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Liquid Crystal (AREA)
  • Magnetic Record Carriers (AREA)
  • Luminescent Compositions (AREA)

Abstract

【課題】 書込み時等における磁化特性を均質化して、効率的に書込み作業を実行できるようにする。
【解決手段】 磁気記憶装置1において、書込用の磁界を生じさせる配線5に磁気抵抗効果素子4に隣接配置させ、更にこの配線5の少なくとも一部を覆うように、強磁性体20を配設し、この強磁性体20の磁化状態Xを一方向に配向させるようにした。
【選択図】図7

Description

本発明は、磁気抵抗効果素子に情報を記憶する磁気記憶装置に関するものである。
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、MRAM(Magnetic Random Access Memory)が注目されている。MRAMは、磁気によってデータを記憶することから、電気的な手段を用いなくてもその磁化方向が維持することができるので、揮発性メモリであるDRAM(Dynamic Random Access Memory)やSRAM(Static RAM)のように電源断によって情報が失われるといった不都合がなくなる。また、従来のフラッシュEEPROMやハードディスク装置のような不揮発性記憶手段と比較して、MRAMはアクセス速度、信頼性、消費電力等において優れている。従って、MRAMは、DRAMやSRAMなどの揮発性メモリの機能、及びフラッシュEEPROMやハードディスク装置などの不揮発性記憶手段の機能をすべて代替できると言われている。
例えば、どこにいても情報処理を可能とするいわゆるユビキタスコンピューティングを目指した情報機器を開発する場合、高速処理に対応可能としながらも消費電力を小さくし、そして、電源断が生じても情報消失を回避できるような記憶装置が求められるが、MRAMはこのような要求を同時に満足できる可能性があり、今後、多くの情報機器に採用されることが期待されている。
特に、日常持ち歩くカードや携帯情報端末等については、十分な電源を確保できない場合が多い。従って、厳しい利用環境において大量の情報処理を実行するには、低消費電力とされるMRAMであっても、情報処理中の電力消費を一層低減させることが求められている。
MRAMにおける低消費電力化を進展される技術の一例として、例えば文献1に記載された磁気記憶装置がある。図19に示されるように、この磁気記憶装置500は、各記憶領域(メモリセル)毎に、ビット線502と、ビット線502と直行するように配置されたワード線504と、このビット線502とワード線504の間であって、且つ交差する位置に配置されたトンネル磁気抵抗効果(TMR:Tunneling Magneto−Resistive)素子506と、このTMR素子506に接続されたトランジスタ508を備える。ビット線502及びワード線504は、それぞれ、TMR素子506のビット状態を反転させるために必要な磁界のおよそ半分程度を発生するようになっており、選択したビット線502及びワード線504に電流を流すと、その交差点においてTMR素子506の磁化状態を適宜反転させる。
この磁気記憶装置500は、ビット線502及びワード線504の双方が、高透磁率の強磁性薄膜510によって被覆されたクラッド構造となっている。従って、ビット線502及びワード線504から生じる磁束の漏れを低減させることができる。また、ビット線502やワード線504に対する通電時に、強磁性薄膜510が磁化することによってこの強磁性薄膜510から静磁界が発生するので、この静磁界とビット線502やワード線504の誘導磁界の総和が、TMR素子506に印加される。この結果、低消費電力の状態でも、TMR素子506の磁化状態の反転に必要な磁界を得ることが出来る。
また、ビット線502及びワード線504の3面を強磁性薄膜510で被覆し、TMR素子506側の面を開放することで、磁束をTMR素子506に集中させることができることから、書き込み時間が短縮されるという利点もある。
なお、TMR素子とは、外部磁界によって磁化方向が変化する第1磁性層(感磁層)と、磁化方向が固定された第2磁性層と、第1磁性層と第2磁性層との間に挟まれた非磁性絶縁層とを備え、第1磁性層の磁化方向が第2磁性層の磁化方向に対して平行または反平行に制御されることにより二値データを記憶する素子である。
日経エレクトロニクス(2002年11月18日 133頁)
しかしながら、本発明者の更なる研究によると、このようにビット線502やワード線504を強磁性薄膜510で被覆した場合、書き込み時の電流値を低減できるものの、得られる磁界にばらつきが生じ易いという問題が明らかとなった。具体的には、ビット線502やワード線504に対して、その長手方向に沿って強磁性薄膜510を均一に被覆することが困難であり、且つ、強磁性薄膜510内には、自然に複数の磁区が形成されて様々な磁化方向を有することになり、これらの要因から、書き込み時において、各TMR素子506に提供する磁化特性にばらつきが生じる可能性があった。
また、ビット線502やワード線504の通電方向を切り替えて、磁界を反転させる場合、強磁性薄膜510の存在により、その正方向電流と逆方向電流の間で磁界の変化速度や強さが不均一になるという問題があった。この結果、個々のTMR素子506についても、一方向の書き込み速度と他方向の書き込み速度にばらつきが生じるので、書き込み時の電流制御やタイミング制御が複雑になることが懸念された。
また、強磁性薄膜501において多数の磁区が形成されると、ビット線502やワード線504の磁化状態を変化させる際にバルクハウゼンノイズが発生し、これも書き込み性能を悪化させる要因になると考えられた。
本発明は上記問題点に鑑みてなされたものであり、磁気記憶装置における書き込み磁界のばらつきを抑制し、書き込み性能を向上させることを目的とする。
上記目的を達成するために、本発明による磁気記憶装置は、書込用の磁界を生じさせる配線と、前記配線に隣接配置される磁気抵抗効果素子と、前記配線の少なくとも一部を覆うように配設され、磁化状態が所定方向に配向されている強磁性体と、を備えることを特徴とする。このようにすると、磁気効率を向上させるために、配線を強磁性体によって被覆したり、配線の周囲を強磁性体のヨークによって覆ったりした場合であっても、これらの強磁性体の磁化特性が均一化されているので、情報の書込み効率・精度を向上させることが出来る。また、強磁性体の磁化変化を滑らかにする事が可能になる。
また、このように磁化状態を配向させた結果として、前記強磁性体の磁化状態が単磁区とされるようにすることも望ましい。このようにすると、磁壁の移動等による磁化特性の不連続的な変化を抑制する事が可能になる。
更に、本発明の上記磁気記憶装置は、該強磁性体の磁化状態が、該配線の延在方向と略同一方向にピン止めされていることを特徴とする。これにより、該配線の周囲に生じる双方向の磁界に対して、常に中立方向にピン止めされるので、強磁性体の誘導磁界の変化が、配線の通電方向の双方に対して均質化される。
更に、本発明による磁気記憶装置は、書込用の磁界を生じさせる配線と、前記配線に隣接配置される磁気抵抗効果素子と、前記配線の少なくとも一部を覆うように配設される強磁性体と、前記強磁性体の磁化状態を、該配線の延在方向と略同一方向にピン止めする磁化方向固定手段と、を備えることを特徴とする。従って、磁化方向固定手段によって、強磁性体が配線方向にピン止めされるので、磁化状態を一層安定化させることができる。
なお、この磁化方向固定手段として、前記強磁性体に反強磁性層が付加されていることが望ましい。反強磁性層を付加することで両者が交換結合されることになる。
更に、磁気抵抗効果素子が前記配線に沿って複数配置されると共に、前記強磁性体が、配線における磁気抵抗効果素子との複数の隣接点を跨って配設されているようにすれば、このように配線によって複数の磁気抵抗効果素子の書込み作業を行う場合であっても、配線上における磁化状態のばらつきを抑制できる事になる。
また、前記強磁性体が、前記配線における前記磁気抵抗効果素子の反対側となる反素子面、及び前記配線における該反素子面と連続する両側面を被覆するように配設され、前記反強磁性層が、前記強磁性体における前記反素子面の外側に付加されているようにすることも好ましい。このようにすると、配線から生じる磁界を磁気抵抗効果素子に一層集中させる事が出来、その場合であっても、その磁界の変化を滑らかにすることが可能になる。
更にこれらの発明において、前記磁気抵抗効果素子が複数配置されることで、該磁気抵抗効果素子に情報を保持可能な記憶領域が複数形成されており、前記強磁性体及び前記磁化方向固定手段が、前記記憶領域毎に独立した状態で配設されているようにすれば、記憶領域毎に、配線から生じる磁界を、強磁性体等を用いて磁気抵抗効果素子に集中させつつ、強磁性体毎に磁化方向をピン止めして、磁化状態を安定化させることが出来るようになる。
また、本発明は、書込用の磁界を生じさせる配線と、前記配線に隣接配置される磁気抵抗効果素子と、前記配線の前記磁気抵抗効果素子との隣接領域を覆うように配置される強磁性ヨークと、該強磁性ヨークに付加され、前記強磁性ヨークの磁化状態のピン止め方向を前記配線の延在方向に略一致させる反強磁性層と、を備えることを特徴とする。
このように強磁性ヨークを採用して、配線の磁界を積極的に磁気抵抗効果素子に集中させる場合、その磁界の強さや変化特性にばらつきが生じ易いが、反強磁性層を付加することで、磁界の変化特性を向上させることが出来る。書込用の磁界の方向を正逆に切り替える場合に、その双方の磁化状態を均質化することが出来る。
この際に、前記強磁性ヨークが、前記配線における前記磁気抵抗効果素子側に、該配線と間隔をあけて配置される素子側ヨークと、前記配線における前記磁気抵抗効果素子の反対側に、該配線と間隔をあけて配置される反素子側ヨークと、前記素子側ヨークの両端と反素子側ヨークの両端を連結して環状とし、該配線と間隔をあけて配置される一対の側部ヨークと、を備えて構成され、環状となる前記強磁性ヨークの内周側に前記配線が貫通すると共に、該強磁性ヨークの外周側の少なくとも一部に前記反強磁性層が付加されているようにすることも望ましい。
また、この場合において、前記素子側ヨークが前記環状方向に分断されることで、前記強磁性ヨークの環状状態が非連続とされており、前記素子側ヨークの前記分断された領域に、前記磁気抵抗効果素子が介在するように配置されているようにすることも好ましい。このようにすることで、素子側ヨークの分断面から放出される磁界を、磁気抵抗効果素子の端面に印加する事が可能となり、書込み速度を向上させることが出来る。
また更に、前記配線が、前記磁気抵抗効果素子との隣接領域の外側において屈曲している場合、この屈曲によるノイズ磁界の影響を、磁化方向固定手段によって低減する事が可能になる。
本発明によれば、配線から得られる磁界を安定化させると共に、その磁界の変化を円滑にして、書込み性能を向上出せる効果を奏し得る。
以下、添付図面を参照しながら本発明による磁気記憶装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、第1実施形態に係る磁気記憶装置1の全体構成を示す概念図である。磁気記憶装置1は、記憶部2、ビット選択回路11、ワード選択回路12、ビット配線13、14、並びにワード配線15、16を備える。記憶部2には、複数の記憶領域3がm行n列(m、nは2以上の整数)の二次元状(アレイ状)に配列されている。図2に拡大して示されるように、各記憶領域3は、TMR素子4、読み書き兼用配線5、読み書き兼用トランジスタ6、読み出し配線7、強磁性ヨーク20等を有する。なお、読み書き兼用配線5は、ビット配線13から引き込まれるように配設されていることから、記憶領域3毎に、読み書き兼用配線5、強磁性ヨーク20、及びこの強磁性ヨーク20をピン止めする手段(詳細は後述)が独立して配設されるようになっている。
TMR(磁気抵抗効果)素子4は、磁化方向を変化させると、それに基づいて自身の抵抗値が変化する機能を有する。この抵抗値の変化状態によって、TMR素子4に二値データが書き込まれる。このTMR素子4の磁化方向を変化させる外部磁界は、読み書き兼用配線5によって発生させる。
読み書き兼用配線5の一端は、読み書き兼用トランジスタ6を介してビット配線13に電気的に接続されている。読み書き兼用配線5の他端は、ビット配線14に電気的に接続される。読み書き兼用トランジスタ6は、読み書き兼用配線5における書き込み電流及び読み出し電流の導通を制御するためのスイッチ手段であり、ドレイン及びソースの一方に読み書き兼用配線5が接続され、他方にビット配線13が接続される。更に、ゲートにはワード配線15が接続される。これにより、読み書き兼用配線5には、読み書き兼用トランジスタ6によって電流が流され、その電流によって周囲に磁界を生じさせる。
読み出し配線7は、一方がTMR素子4に接続され、他方がワード配線16に接続される。TMR素子4において、このワード配線16が接続される側と反対側の面には、読み書き兼用配線5に接続されるので、TMR素子4に読み出し電流を供給できるようになる。
ビット配線13、14は、アレイ状に配置される複数の記憶領域3の列毎に配設されている。ビット配線13は、対応列に属する全記憶領域3の読み書き兼用トランジスタ6に接続され、この読み書き兼用トランジスタ6を介して読み書き兼用配線5の一端に接続される。また、ビット配線14は、対応列に属する全記憶領域3の読み書き兼用配線5の他端に接続される。ビット配線13とビット配線14間に電位差を付与しつつ、読み書き兼用トランジスタ6によって導通を許可すれば、読み書き兼用配線5に電流が流れるようになる。
ワード配線15、16は、記憶領域3の各行に配設される。ワード配線15は、対応行に属する全記憶領域3において、読み書き兼用トランジスタ6のゲートに接続されている。また、ワード配線16は、対応行に属する全記憶領域3において、読み出し配線7を介してTMR素子4に接続される。
図1に戻って、ビット選択回路11は、各記憶領域3の読み書き兼用配線5に正または負の書き込み電流を提供する機能を備える。具体的にビット選択回路11は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域3から所定列を選択するアドレスデコーダ回路と、この選択した所定列に対応するビット配線13、14間に正または負の電位差を付与して、この所定列のビット配線13、14間に設置される読み書き兼用配線5に書き込み電流を供給するカレントドライブ回路を含んでいる。
ワード選択回路12は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域3から所定行を選択するアドレスデコーダ回路と、この所定行に対応するワード配線15、16に所定の電圧を供給するカレントドライブ回路を含んでいる。従って、ワード選択回路12を用いて、所定行に相当するワード配線15に制御電圧を印加すれば、読み書き兼用トランジスタ6を導通状態にすることができる。この導通制御により、上記ビット選択回路11によって選択されたアドレスの読み書き兼用配線5に対して、書込み電流を流すか流さないかを選択できるようになる。更にワード選択回路12は、ワード配線16に所定の電圧を印加する事で、読み出し電流の制御も可能となっている。具体的には、ビット選択回路11において、内部または外部から指示されたアドレスに対応する列をアドレスデコーダ回路によって選択し、そのビット配線13に所定電圧を印加する。これと同時に、ワード選択回路12では、アドレスデコーダ回路によってアドレスに対応する行を選択して、その行に対応するワード配線16に所定電圧を印加する事で、このビット配線13とワード配線16との間に読み出し電流を供給する。この際に、選択された所定行のワード配線15にも電圧を印加して、読み書き兼用トランジスタ6に基づいて読み出し電流を流すように制御する。
次に、この磁気記憶装置1における記憶領域3の具体的構造について詳細に説明する。図3は、記憶領域3の配線状態等を立体的に示した斜視図である。記憶領域3は、大きくは下側から半導体層、配線層、磁性材料層を備えている。半導体層は特に図示しない半導体基板を含み、記憶領域3全体の機械的強度を維持しながら、読み書き兼用トランジスタ6等の半導体デバイスが形成される。最上位の磁性材料層には、TMR素子4、TMR素子4に磁界を効率的に与えるための強磁性ヨーク20といった磁性素材による構成物が形成される。中間に位置する配線層は、ビット配線13及び14並びにワード配線15及び16、読み書き兼用配線5の一部、読み出し配線7等が形成される。
半導体層における読み書き兼用トランジスタ6は、絶縁領域に取り囲まれるように形成されており、隣接する複数の読み書き兼用トランジスタ6が互いに電気的に分離されている。絶縁領域には例えばSiO2といった絶縁性材料が用いられ、又、半導体基板は例えばSi基板から構成され、そこにp型またはn型の不純物がドープされることになる。
図4に拡大して示されるように、読み書き兼用トランジスタ6は、半導体基板30の反対導電型となるドレイン領域6A、ソース領域6B、ゲート電極6C等によって構成されている。従って、ドレイン領域6Aとソース領域6Bの間には半導体基板30が介在しており、その半導体基板30上に所定の間隔を空けてゲート電極6Cが配置されている。このゲート電極6Cはワード配線15によって構成されており、この構成により、ワード配線15に電圧が印加されると、読み書き兼用トランジスタ6のドレイン領域6A及びソース領域6Cが互いに導通して、ビット配線13から供給される電流が読み書き兼用配線5に流れるようになっている。
図3に戻って、配線層におけるビット配線13及び14、ワード配線15及び16等の各配線以外の領域は、すべて絶縁領域によって占められる。この絶縁領域の材料としては、半導体層の絶縁領域と同様にSiO2といった絶縁性材料を用いる。また、配線の材料としては例えばWやAlを用いることができる。
TMR素子4に隣接する読み書き兼用配線5は、記憶領域3のアレイ面(平面)方向に延在しながらも、この平面内でL字上に屈曲した形状となっている。更に、読み書き兼用配線5の一端は平面に対して垂直方向に屈曲して垂直配線となり、その下方側においてビット配線14に接続される。読み書き兼用配線5の他端は、同様に平面に対して垂直方向に屈曲して垂直配線となり、その下端において読み書き兼用トランジスタ6のドレイン領域6Aとオーミック接合される。
また、ビット配線13には、各記憶領域3の引き込み線13Aが平面方向に分岐形成されており、その先方で垂直方向に屈曲して、読み書き兼用トランジスタ6のソース領域6Bにオーミック接合される。読み出し配線7も平面方向に延在しており、その一端はTMR素子4に電気的に接続され、他端は垂直方向に屈曲して下方側においてワード配線16に接続される。
行方向に延びるワード配線15は、その一部がゲート電極6Cを兼ねている。このことは、ワード配線15が読み書き兼用トランジスタ6のゲート電極6Cに電気的に接続されることと同義である。
次に、図5を用いて磁性材料層について説明する。磁性材料層は、TMR素子4と、強磁性ヨーク20と、読み書き兼用配線5の一部と、読み出し配線7の一部等を有する。なお、磁性材料層においては、以下に説明する構成や他の配線以外の領域は、絶縁領域24によって占められている。
図6に拡大して示されるように、TMR素子4は、外部磁界によって磁化方向が変化する第1磁性層(フリー層/感磁層)4Aと、磁化方向が固定された第2磁性層(ピンド層)4Bと、第1磁性層4A及び第2磁性層4Bに挟まれた非磁性絶縁層(絶縁体層)4Cと、第2磁性層の磁化方向を固定(ピン止め)する反強磁性層4Dとを備える。このTMR素子4は、外部磁界を受けて第1磁性層4Aの磁化方向が変化すると、第1磁性層4Aと第2磁性層4Bとの間の抵抗値が変化するようになっている。この抵抗値の差によって、二値データを記録することができる。なお、第1磁性層41の材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を用いることができる。
第2磁性層4Bは、反強磁性層4Dによって磁化方向が固定されている。すなわち、反強磁性層4Dと第2磁性層4Bとの接合面における交換結合によって、第2磁性層4Bの磁化方向が一方向に配向された状態で安定化されている。第2磁性層4Bの磁化容易軸方向は、第1磁性層4Aの磁化容易軸方向に沿うように設定される。第2磁性層4Bの材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を用いることができる。また、反強磁性層4Dの材料としては、IrMn、PtMn、FeMn、PtPdMn、NiO、またはこれらを任意の組み合わせた材料を用いることができる。
非磁性絶縁層4Cは、非磁性且つ絶縁性の材料からなる層であり、第1磁性層4Aと第2磁性層4Bとの間に介在して、トンネル磁気抵抗効果(TMR)が生じるようにしている。詳細には、第1磁性層4Aと第2磁性層4Bの磁化方向との相対関係(即ち、平行または反平行)によって、電気抵抗値が異なる特性を有している。非磁性絶縁層4Cの材料としては、例えばAl、Zn、Mgといった金属の酸化物または窒化物が好適である。
なお、特に図示しないが、第2磁性層4Bの磁化方向を安定化させる層として、反強磁性層4Dに代えて、非磁性金属層またはシンセティックAF(反強磁性)層を介して第3磁性層を設けても良い。この第3磁性層が第2磁性層4Bとの間で反強磁性結合を形成することにより、第2磁性層4Bの磁化方向をさらに安定化させることができる。このような第3磁性層の材料としては特に制限はないが、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を単独で、或いは複合させて用いることが好ましい。また、第2磁性層4Bと第3磁性層との間に設けられる非磁性金属層の材料としては、Ru、Rh、Ir、Cu、Agなどが好適である。なお、非磁性金属層の厚さは、第2磁性層4Bと第3磁性層との間に強い反強磁性結合を得るためには2nm以下であることが好ましい。
TMR素子4の反強磁性層44は、読み書き兼用配線5と電気的に接続されている。TMR素子4の第1磁性層41は、強磁性ヨーク20を介して読み出し配線7に電気的に接続される。この構成により、読み出し電流を、読み書き兼用配線5からTMR素子4を介して読み出し配線7へ流すことが可能となり、TMR素子4の抵抗値の変化を検出する事が出来るようになる。なお、強磁性ヨーク20は、読み書き兼用配線5のTMR素子4との隣接領域5A(図3参照)を覆うように配置されている。なお、TMR素子4の第1磁性層4Aの磁化容易軸は、読み書き兼用配線5の長手方向と交差する方向(すなわち、書き込み電流の方向と交差する方向)に沿うように設定される。
図5に戻って、強磁性ヨーク20は、読み書き兼用配線5におけるTMR素子4側に配置される素子側ヨーク20Aと、読み書き兼用配線5におけるTMR素子4の反対側に配置される反素子側ヨーク20Bと、素子側ヨーク20Aの両端と反素子側ヨーク20Bの両端を連結して環状とし、読み書き兼用配線5が内部を貫通するように配置される一対の側部ヨーク20C、20Cとを備えて構成される。TMR素子4は、素子側ヨーク20Aと読み書き兼用配線5の間に設置される。従って、TMR素子4の第1磁性層4Aは、素子側ヨーク20Aを介して読み出し配線7に接続されており、一方、TMR素子4の反強磁性層4Dは読み書き兼用配線5と接触している。強磁性ヨーク20と、その内部の読み書き兼用配線5との間は絶縁体22によって隙間が確保され、互いに接触して電気的にショートしないように考慮されている。
強磁性ヨーク20は、読み書き兼用配線5の延在方向から軸視した際に略台形となるように設定されている。台形において、反素子側ヨーク20Bを上底とし、これに平行する素子側ヨーク20Aを下底とした場合、本実施形態では上底に対して下底の方が長く設定されており、この寸法差によって、一対の側部ヨーク20C、20Cが傾斜した状態となっている。なお、強磁性ヨーク5を構成する強磁性材料としては、例えばNi、Fe、Coのうち少なくとも一つの元素を含む金属が好適である。
強磁性ヨーク20における反素子側ヨーク20B、側部ヨーク20Cの外周側には、ヨーク用反強磁性層26が形成されている。強磁性ヨーク20は、このヨーク用反強磁性層26との接合面における交換結合によって磁化方向が安定化されている。強磁性ヨーク20における磁化状態のピン止め方向は、読み書き兼用配線5の延在方向、即ちこの読み書き兼用配線5が生じる誘導磁界に対する垂直方向と略一致するように設定されている。
次に、図7〜図9を参照して、本実施形態の磁気記憶装置1におけるTMR素子4への情報書き込み動作について説明する。
図7に示されるように、読み書き兼用配線5に電流が流れていない場合、この読み書き兼用配線5による磁界が生じないので、強磁性ヨーク20の磁化状態Xは、ヨーク用反強磁性層26によるピン止め作用の影響を受け、読み書き兼用配線5の延在方向と略一致した状態となっている。従って、強磁性ヨーク20は、全体の磁化方向が一方向に統一された単磁区状態である。TMR素子4における第2磁性層4Bの磁化方向Bと第1磁性層4Aの磁化方向Aは互いに一致している。ここでは磁化方向A、Bが一致している場合、二値データの0が書き込まれていると定義する。
図8に示されるように、読み書き兼用配線5に書き込み電流I1が流れると、読み書き兼用配線5の周囲に、周方向磁界F1が発生する。磁界F1は、その周囲に設けられた強磁性ヨーク5の内部を周回して閉じた経路を形成する。強磁性ヨーク5の磁化状態Xは、この磁界F1に誘導されるようにして、ヨーク用反強磁性層26のピン止め作用(点線矢印参照)の影響力に抗しながら、滑らかに磁化方向を90度回転させて磁界F1の方向に一致させる。
この結果、読み書き兼用配線5から生じる磁化状態F1と、強磁性ヨーク20に生じる磁化状態Xが合成された強い磁界が、TMR素子4における第1磁性層4Aに作用し、その磁化方向Aが反転することになる。この状態で読み書き兼用配線5の電流I1を止めると、強磁性ヨーク20の磁化状態Xは、ヨーク用反強磁性層26のピン止めの影響を受けて図7の状態に滑らかに戻るが、TMR素子4の磁化方向Aは、図8のように反転したまま維持される。磁化方向A、Bが反対となったまま維持されることから、ここでは二値データの1が書き込まれた事になる。
次に、図9に示されるように、読み書き兼用配線5において、I1と反対方向となる書き込み電流I2が流れると、読み書き兼用配線5の周囲に周方向の磁界F2が発生する。磁界F2は、その周囲に設けられた強磁性ヨーク5の内部を周回する閉じた経路を形成する。強磁性ヨーク5の磁化状態Xは、この磁界F2に誘導されるようにして、ヨーク用反強磁性層26のピン止め作用(点線矢印参照)の影響力に抗しながら、滑らかに磁化方向を90度回転させて磁界F2の方向に一致させる。
この結果、読み書き兼用配線5から生じる磁化状態F2と、強磁性ヨーク20に生じる磁化状態Xが合成され、その強い磁界がTMR素子4における第1磁性層4Aに作用し、磁化方向Aが反転して再び第2磁性層4Bの磁化方向Bと一致する。この状態で読み書き兼用配線5の電流I2を止めると、強磁性ヨーク20の磁化状態Xは、ヨーク用反強磁性層26のピン止めの影響を受けて図7の状態に戻る。TMR素子4は、磁化方向A、Bが一致しているので、ここでは二値データの0が再び書き込まれた事になる。
なお、TMR素子4に書き込まれた二値データを読み出す際には、読み書き兼用配線5と読み出し配線7との間に読み出し電流を流し、その電流値の変化または両配線間の電位差の変化を検出する。これによりTMR素子4の抵抗値が明らかとなり、二値データのいずれかを記録しているか(すなわち、第1磁性層4Aの磁化方向Aが第2磁性層4Bの磁化方向Bと平行か反平行か)を判別する。例えば、第1磁性層4Aの磁化方向Aが第2磁性層4Bの磁化方向Bと同方向である場合、非磁性絶縁層4Cにおけるトンネル磁気抵抗効果(TMR)によって、第1磁性層4Aと第2磁性層4Bとの間の抵抗値が比較的小さくなる。反対に、磁化方向Aと磁化方向Bが対向方向となる場合、トンネル磁気抵抗効果によって、第1磁性層4Aと第2磁性層4Bとの間の抵抗値が比較的大きくなる。
以上説明した磁気記憶装置1によれば、強磁性ヨーク20の磁化状態Xが、常に単磁区状態となっていることから、複数の磁区が不規則に自然形成されている場合と比較して、滑らかな磁界変化を得ることが出来、バルクハウゼンノイズを低減する事が出来る。また、図1で示したように、複数の記憶領域3がアレイ状に配置される場合において、それらの間で、読み書き兼用配線5及び強磁性ヨーク5によって得られる磁界特性を均質化することができ、書き込み制御が容易化される。
また、読み書き兼用配線5が、記憶領域3毎にビット配線13から引き込まれ、各読み書き兼用配線5に強磁性ヨーク20が形成されるような独立構造の場合、通常、複数の強磁性ヨーク20の間における磁化特性が異なるので、各記憶領域3の磁化特性にばらつきが発生し易い。しかしながら、本磁気記憶装置1のように、強磁性ヨーク20を単磁区化しておけば、磁界特性のばらつきを低減する事が出来、複数の記憶領域3の間で書込み速度等を均質化できる。
また、読み書き兼用配線5に強磁性ヨーク20を設ける場合、強磁性ヨーク20の環状方向が強磁性ヨーク20にとっては長手方向となることから、ピン止めを行わないと、複数の磁区が主にその長手方向に形成されてしまい、環状方向の一方に偏った磁化状態となってしまう。つまり、二値書込みにおいて、一方の書込み速度と他方の書込み速度が異なってしまったり、一方で要求される電流・電圧値と他方で要求される電流・電圧値が異なってしまったりする事態が生じ得る。そこで本第1実施形態によれば、強磁性ヨーク20の磁化状態Xが強制的に配線方向に固定していることから、常に中立的な磁化状態Xに維持されるので、書込み作業を行う際には、読み書き兼用配線5における電流方向に依存すること無く、「0」、「1」双方の書込みにおいて、その電流・電圧値や、磁界生成速度(立ち上がり速度/書込み速度)を均質化する事が可能になる。
また、この磁気記憶装置1によれば、製造工程において、強磁性ヨーク20を形成した後に、その上方からヨーク用反強磁性層26を積層することで、反素子側ヨーク20Bと側部ヨーク20Cの外周側にヨーク用反強磁性層26を形成できるので、容易に強磁性ヨーク20をピン止めする事が可能となっている。更に、この磁気記憶装置1のように、読み書き兼用配線5が強磁性ヨーク20の前後で屈曲するような複雑な構造の場合、それらの配線からノイズとなる磁界が生じ易い。強磁性ヨーク20は、それらの様々なノイズ磁界の影響を受け易いが、ヨーク用反強磁性層26によって強磁性ヨーク20をピン止めしておくことで、その磁化状態Xに中立方向のバイアスが作用するので、ノイズの影響を低減する事が可能となる。
なお、磁気記憶装置1では、反素子側ヨーク20Bと側部ヨーク20Cにヨーク用反強磁性層26を付加した場合を示したが、例えば図10(A)に示されるように、予め、読み出し配線7の上にヨーク用反強磁性層26を形成し、その上に素子側ヨーク20Aを形成するようにして、素子側ヨーク20Aを積極的にピン止めすることも好ましい。
また、図10(B)に示されるように、素子側ヨーク20Aを分断してその間にTMR素子4を介在配置することも好ましい。この場合、素子側ヨーク20Aの分断面とTMR素子4の端面に隙間を確保しておくようにしつつ、TMR素子4と読み出し配線7を直接的に接触させるようにしても良い。このようにすると、強磁性ヨーク20による磁界を、TMR素子4の端面に印加することが可能になり、書き込み及び読み出しの応答性を向上させることが可能になる。更に例えば、各素子側ヨーク20Aの内周側(即ち、読み書き兼用配線5側)にヨーク用反強磁性層26を付加するようにしても良い。なお、本発明でいう「素子側ヨークの分断」は、製造工程を経て完成された強磁性ヨーク20の形状状態を意味しており、連続的な素子側ヨーク20Aを形成した後に、分断加工を行う場合に限定されるものではない。例えば、(分断されたような状態となり得る)一対の素子側ヨーク20Aを個別に形成するようにして、その間にTMR素子4を介在させてもよい。
次に、図11を参照して、第2実施形態に係る磁気記憶装置101について説明する。この磁気記憶装置101は、複数のビット配線113、複数のワード配線115、複数のTMR素子104を備えている。ビット配線113は、平面内において互いに平行となるように配置されており、又、ワード配線115も同様に、ビット配線113と所定間隔をあけた平面内において互いに平行に配置されている。なお、ビット配線113とワード配線115の延在方向は垂直となっているので、全体視すると、これらの配線113、115によって格子が構成されることになる。ビット配線113及びワード配線115は、自身に流れる電流によってTMR素子104に対する書き込み用の磁界を生じさせる。
TMR素子104は、ビット配線113とワード配線115が交差する場所(いわゆるクロスポイントK)に隣接配置されており、詳細には、このクロスポイントKにおいて、ビット配線113とワード配線115の間に挟持されるように設置される。従って、TMR素子104の一方の面はビット配線113と当接し、他方の面はワード配線115と当接している。
なお、このように格子の交点となるクロスポイントKにTMR素子104が配置される事は、言い換えると、各ビット配線113又はワード配線115が、複数のTMR素子104に跨るようにして配設されていることになる。
更に、全てのビット配線113及びワード配線115の一部は、長手方向に沿って配線用強磁性層140によって覆われており、いわゆるクラッド構造となっている。配線用強磁性層140は、ビット配線113及びワード配線115におけるTMR素子104の反対側面(反素子側面)を直接的に被覆するように配設されており、この配線用強磁性層140が各配線113、115から生じる磁束の漏れを抑制する構造となっている。この結果、ビット配線113、ワード配線115から発生する磁束が、配線用強磁性層140と反対側にあるTMR素子104に集中する。
更に、この配線用強磁性層140の外側面(ビット配線113、ワード配線115の反対側面)には、クラッド用反強磁性層126が付加されており、このクラッド用反強磁性層126との接合面における交換結合によって、配線用強磁性層140の磁化方向が安定化されている。クラッド用反響磁性層126による配線用強磁性層140の磁化状態Xのピン止め方向は、その配線用強磁性層140が被覆しているビット配線113又はワード配線115の延在方向と略一致するように設定されている。従って、ビット配線113、ワード配線115に電流が流れていない場合における配線用強磁性層140の磁化状態は、単磁区且つ配線方向となる。
本磁気記憶装置101における書込み作業は、先ず、要求アドレスに基づいて、複数のビット配線113の中から1つの配線を選択すると共に、同要求アドレスに基づいて複数のワード配線115の中から1つの配線を選択する。そして、二値情報(0、1)の何れを書き込むのかを判断し、二値情報に基づいた電流を流す。その結果、ビット配線113及びワード配線115には周方向の磁界が発生するので、この磁界に誘導されるように、各配線用強磁性層140の磁化状態Xの方向が滑らかに回転して、各配線113、115の磁界と一致するようになる。このビット配線113とワード配線115の双方の磁界の相互作用によって、TMR素子104の第1磁性層(図示省略)の磁化状態が所定の方向に設定され、二値情報の書込み作業が完了する。
この磁気記憶装置101においても、第1実施形態と同様に、磁束の漏れを防止する配線用強磁性層140の磁化状態Xが、配線の延在方向にピン止めされ、単磁区化が図られている。従って、ビット配線113又はワード配線115から生じる磁界の誘導に基づく磁化状態Xの変化が滑らかとなり、書込みノイズが低減される。特に、本第2実施形態のように、一本のワード配線113又はビット配線115の長手方向に亘って複数のクロスポイントKが存在する場合、その配線113、115にクラッド構造を採用することで長手方向の磁化特性が不均一化すると、各TMR素子104(クロスポイントK)に対する磁界の強さや変動特性が異なってしまい、書込み時のタイミング制御や、電流/電圧制御が複雑となる。しかし、本磁気記憶装置101では、各配線113、115をクラッド構造としながらも、クラッド用反強磁性層126によって、長手方向全域に磁気特性が均質化されるので、全TMR素子104に対する書込み時の磁化状態が均質化され、書込み速度を向上させることが可能になる。
なお、本第2実施形態の磁気記憶装置101では、ビット配線113及びワード配線115の反素子面のみを配線用強磁性層140で覆う場合を示したが、本発明はそれに限定されない。例えば図12に示されるように、配線用強磁性層140が、配線113、115の反素子面に加えて、この反素子面と連続して各配線113、115の両側面を被覆するように断面コ字状に配設されるようにすることも望ましく、磁束の漏れ量を一層低減して、TMR素子104に効率的に磁界を提供する事が出来る。この際、クラッド用反強磁性層126は、配線用強磁性層140における反素子面側の外側のみに付加しても良く、更に図13に示されるように、断面コ字状の配線用強磁性層140の外周全域に亘ってクラッド用反強磁性層126を付加するようにして、配線、クラッド、反強磁性層を入れ子状態にしても構わない。
更に本磁気記憶装置101においては、例えばビット配線113又はワード配線115の一方のみにクラッド用反強磁性層126を付加するようにしてもよい。更に、図11〜図13で示した各種クラッドを組み合わせても良く、例えば、下部側に位置するワード配線115に関しては図11のクラッド及び反強磁性層を採用し、上部側に位置するビット配線113に関しては図12のクラッド及び反強磁性層を採用するようにしても良い。
また、本第2実施形態では、ビット配線113、ワード配線115が、その長手方向全域に亘って被覆されている場合を示したが、本発明はそれに限定されるものではなく、長手方向に対して部分的に被覆するようにしても良い。例えば、TMR素子104に対する磁界の強さを向上させる観点では、各配線113、115における少なくともクロスポイントKを含む領域を部分的に被覆して、部分的にクラッド構造にすることも可能である。
図14には、本発明の第3の実施形態に係る磁気記憶装置201の全体構成が示されている。なお、磁気記憶装置201の説明は、第1実施形態と異なる点を中心に行うものとし、第3実施形態と共通する部分・部材については、図面の符号下2桁を一致させる事で説明を省略する。
図15に拡大して示されるように、この磁気記憶装置201における記憶部202の各記憶領域203は、TMR素子204、書込み専用配線205A、読み出し専用配線205B、書込み専用トランジスタ206A、読み出し専用トランジスタ206B等を有する。従って、読み書き兼用配線を利用した第1実施形態と異なり、第2実施形態の磁気記憶装置201では、書込み専用配線205Aと読み出し専用配線205Bを別々に配置することで、回り込み電流等のノイズ要因を低減できるようになっている。
書込み専用配線205Aの両端は、2本のビット配線213、214に接続されており、更にこの両端の間に書込み専用トランジスタ206Aが配置されている。従って、ビット配線213、214間に電圧を印加して、書込み専用トランジスタ206AをONにすることで、書込み専用配線205Aに電流を流す事が可能となり、近接配置されるTMR素子204の周囲に磁界を発生させる事ができる。また、読み出し専用配線205Bの両端も2本のビット配線213、214に接続されており、更に、この両端間に読み出し専用トランジスタ206B及びTMR素子204が配置されている。従って、ビット配線213、214間に電圧を印加して、読み出し専用トランジスタ206BをONにすることで、読み出し専用配線205Bに電流を流す事が可能となり、TMR素子204の抵抗値の変化を検出する事ができる。なお、書込み専用トランジスタ206Aはワード配線215に接続されており、読み出し専用トランジスタ206Bはワード配線216に接続されている。従って、このワード配線215、216に印加する電圧を利用して、各トランジスタ206A、206Bの導通状態を個別に切り替えるようになっている。この結果、必要に応じてビット配線213、214からワード配線215に対して電流を流すこともできる。
図16には、強磁性ヨーク220が拡大して示されている。この強磁性ヨーク220は、書込み専用配線205AにおけるTMR素子204側に近接配置される素子側ヨーク220Aと、書込み専用配線205AにおけるTMR素子204の反対側に近接配置される反素子側ヨーク220Bと、素子側ヨーク220Aの両端と反素子側ヨーク220Bの両端を連結して略環状とし、書込み専用配線205Aが内部を貫通するように配置される一対の側部ヨーク220C、220Cとを備えて構成される。なお、素子側ヨーク220Aに形成される空隙には、TMR素子204が配置されている。
このTMR素子204と書込み専用配線205Aは、絶縁体222によって相互に絶縁状態となっている。一方、このTMR素子204の上端面及び下端面は読み出し専用配線205Bに接続されている。なお、上端側の読み出し専用配線205Bは、断面が下に凸となる薄膜構造となっており、書込み専用配線205AとTMR素子204を可能な限り接近させるようにしている。
さらに、強磁性ヨーク220における反素子側ヨーク220B、側部ヨーク220C、220Cの外周側には、ヨーク用反強磁性層226が形成されている。従って、強磁性ヨーク220は、このヨーク用反強磁性層226との接合面における交換結合によって磁化方向が安定化されている。強磁性ヨーク220における磁化状態のピン止め方向は、書き込み専用配線205Aの延在方向、即ちこの書込み専用配線205Aが生じる誘導磁界に対する垂直方向と略一致するように設定されている。
この第3実施形態の磁気記憶装置201においても、第1実施形態と同様の効果を得ることができ、加えて、書込み専用配線205Aと読み出し専用配線205Bが独立しているので、書込み動作時には、書込み専用配線205Aのみに電流を流すことができる。一方、読み出し動作時には、読み出し専用配線205Bのみに電流を流すことができる。この結果、ダイオード等を配置しなくても回り込み電流等を回避することが可能になるので、書き込み及び読み出し動作を更に安定させることができる。
(実施例)
第3実施形態の磁気記憶装置201における記憶領域203を4つ(サンプルNo1〜4)製造し、書込み専用配線205Aに電流を流して、TMR素子204の磁界がどのように反転するかを計測した。具体的にTMR素子204における、書込み専用配線205Aの長手方向寸法を0.2μm、幅方向寸法を0.5μm、書込み専用配線205Aの幅を0.5μm、強磁性ヨーク220における、書込み専用配線205Aの長手方向寸法を0.2μm、素子側ヨーク220Aの肉厚を20nm、反素子側ヨーク220Bの肉厚を50nmに設定した。TMR素子204の磁界の反転状態は、TMR素子204のMR比(%)の変動状態を計測することによって行った。なお、MR比とは、TMR素子204の第1磁性層の磁化方向と第2磁性層の磁化方向が一致している場合におけるTMR素子204の抵抗値をR(a=b)、第1磁性層の磁化方向と第2磁性層の磁化方向が反対となる場合のTMR素子204の抵抗値をR(a≠b)とした場合に、{R(a≠b)−R(a=b)}/R(a=b)で示される比率である。この結果を図17に示す。
図からも明らかなように、書込み専用配線205Aに流す電流の方向を繰り返し反転させた場合であっても、ノイズの少ない安定したヒステリシス曲線が描かれていることがわかる。また、このヒステリシス曲線の形状が点対称に近い状態になっていることから、強磁性ヨーク220の磁化状態のバランスが優れていることが分かる。これは、ヨーク用反強磁性層226によって、強磁性ヨーク220の磁界が、中立状態で単磁区化されていることが要因であると考えられる。この結果、複数の記憶領域203をアレイ状に配置した場合であっても、全ての記憶領域203の間で書込み速度等を均質化できるようになる。
(比較例)
ヨーク用反強磁性層226の効果を明らかにするために、実施例で製造した磁気記憶装置201と同じ寸法であるが、ヨーク用反強磁性層226が形成されていない記憶領域203を4つ(サンプルNo5〜8)製造し、書込み専用配線205Aに電流を流して、TMR素子204の磁界がどのように反転するかを、MR比を用いて計測した。この結果を図18に示す。
図からも明らかなように、書込み専用配線205Aに流す電流の方向を繰り返し反転させた場合、部分的に大きなノイズが発生していることがわかる。これは、強磁性ヨーク220の磁化状態が不安定であることを意味する。また、ヒステリシス曲線の全体形状が非対称となっており、TMR素子204に対する一方向の書込みと他方向の書込みでは、その応答特性が大きく異なることが明らかとなっている。これは、強磁性ヨーク220がピン止めされていないことにより、複数の磁区が主にその長手方向に形成されてしまい、環状方向の一方に偏った磁化状態となっていることが原因であると考えられる。
なお、本発明による磁気記憶装置は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてTMR素子を用いているが、巨大磁気抵抗(GMR:Giant magneto−Resistive)効果を利用したGMR素子を用いてもよい。GMR効果とは、非磁性層を挟んだ2つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、GMR素子においては、2つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、2つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、TMR素子やGMR素子には、2つの強磁性層の保磁力の差を利用して書き込み/読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、GMR素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、GMR素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。
また、上記第1又は第3実施形態では、書き込み電流及び読み出し電流を制御するためのスイッチ手段としてトランジスタ(読み書き兼用トランジスタ)を用いているが、このスイッチ手段としては、必要に応じて電流を遮断/導通させる機能を有する様々な手段を適用することができる。
更に、本実施形態では、配線を覆う強磁性体の磁化状態を固定する手段として、強磁性体に反強磁性層を付加する場合に限って示したが、本発明はそれに限定されない。例えば、配線を覆う強磁性体に対して、非磁性金属層等を介して更なる磁性層を設け、この磁性層が強磁性体と反強磁性結合を形成する事によって、ピン止め効果を得るようにして良い。
なお、本発明の磁気記憶装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明は、磁気抵抗効果素子によって各種情報を記録・保持するような分野において広く利用する事が出来る。
本発明の第1実施形態に係る磁気記憶装置の全体構成を示す概念図。 同磁気記憶装置の記憶領域を拡大して示す概念図。 同記憶領域の内部構造を立体的に示す拡大斜視図。 同記憶領域におけるトランジスタの構造を拡大して示す断面図。 同記憶領域における磁性層の構造を拡大して示す断面図。 同磁性層に配置される磁気抵抗効果素子の積層構造を拡大して示す側面図。 同磁性層における強磁性ヨークの磁化状態を模式的に示す部分断面斜視図。 同磁性層における強磁性ヨークの磁化状態を模式的に示す部分断面斜視図。 同磁性層における強磁性ヨークの磁化状態を模式的に示す部分断面斜視図。 同磁性層における他の構成例を示す断面図。 本発明の第2実施形態に係る磁気記憶装置の構造を拡大して示す斜視図。 同磁気記憶装置の他の構成例を示す斜視図。 同磁気記憶装置の他の構成例を示す斜視図。 本発明の第3実施形態に係る磁気記憶装置の全体構成を示す概念図。 同磁気記憶装置の記憶領域を拡大して示す概念図。 同記憶領域の内部構造を拡大して示す断面図。 実施例に係る磁気記憶装置のMR比の変化状態を示すグラフ図。 比較例に係る磁気記憶装置のMR比の変化状態を示すグラフ図。 従来の磁気記憶装置の他の構成例を示す斜視図。
符号の説明
1、101・・・ 磁気記憶装置
4、104・・・ 磁気抵抗効果素子
13、14、113・・・ ビット配線
15、16、115・・・ ワード配線
20・・・ 強磁性ヨーク
26・・・ ヨーク用反強磁性層
126・・・ クラッド用反強磁性層
140・・・ 配線用強磁性層

Claims (12)

  1. 書込用の磁界を生じさせる配線と、
    前記配線に隣接配置される磁気抵抗効果素子と、
    前記配線の少なくとも一部を覆うように配設され、磁化状態が所定方向に配向されている強磁性体と、
    を備えることを特徴とする磁気記憶装置。
  2. 請求項1において、
    前記強磁性体の磁化状態が単磁区とされていることを特徴とする磁気記憶装置。
  3. 請求項1又は2において、
    前記強磁性体の磁化状態が、該配線の延在方向と略同一方向にピン止めされていることを特徴とする磁気記憶装置。
  4. 書込用の磁界を生じさせる配線と、
    前記配線に隣接配置される磁気抵抗効果素子と、
    前記配線の少なくとも一部を覆うように配設される強磁性体と、
    前記強磁性体の磁化状態を、該配線の延在方向と略同一方向にピン止めする磁化方向固定手段と、
    を備えることを特徴とする磁気記憶装置。
  5. 請求項4において、
    前記磁化方向固定手段として、前記強磁性体に反強磁性層が付加されていることを特徴とする磁気記憶装置。
  6. 請求項5において、
    前記磁気抵抗効果素子が前記配線に沿って複数配置されると共に、前記強磁性体が、配線における磁気抵抗効果素子との複数の隣接点を跨って配設されていることを特徴とする磁気記憶装置。
  7. 請求項5又は6において、
    前記強磁性体が、前記配線における前記磁気抵抗効果素子の反対側となる反素子面、及び前記配線における該反素子面と連続する両側面を被覆するように配設され、
    前記反強磁性層が、前記強磁性体における前記反素子面の外側に付加されていることを特徴とする磁気記憶装置。
  8. 請求項4乃至7のいずれかにおいて、
    前記磁気抵抗効果素子が複数配置されることで、該磁気抵抗効果素子に情報を保持可能な記憶領域が複数形成されており、
    前記強磁性体及び前記磁化方向固定手段が、前記記憶領域毎に独立した状態で配設されていることを特徴とする磁気記憶装置。
  9. 書込用の磁界を生じさせる配線と、
    前記配線に隣接配置される磁気抵抗効果素子と、
    前記配線の前記磁気抵抗効果素子との隣接領域を覆うように配置される強磁性ヨークと、
    該強磁性ヨークに付加され、前記強磁性ヨークの磁化状態のピン止め方向を前記配線の延在方向に略一致させる反強磁性層と、
    を備えることを特徴とする磁気記憶装置。
  10. 請求項9において、
    前記強磁性ヨークが、
    前記配線における前記磁気抵抗効果素子側に、該配線と間隔をあけて配置される素子側ヨークと、
    前記配線における前記磁気抵抗効果素子の反対側に、該配線と間隔をあけて配置される反素子側ヨークと、
    前記素子側ヨークの両端と反素子側ヨークの両端を連結して環状とし、該配線と間隔をあけて配置される一対の側部ヨークと、を備えて構成され、
    環状となる前記強磁性ヨークの内周側に前記配線が貫通すると共に、該強磁性ヨークの外周側の少なくとも一部に前記反強磁性層が付加されていることを特徴とする磁気記憶装置。
  11. 請求項10において、
    前記素子側ヨークが前記環状方向に分断されることで、前記強磁性ヨークの環状状態が非連続とされており、
    前記素子側ヨークの前記分断された領域に、前記磁気抵抗効果素子が介在するように配置されていることを特徴とする磁気記憶装置。
  12. 請求項4乃至11のいずれかにおいて、
    前記配線が、前記磁気抵抗効果素子との隣接領域の外側において屈曲していることを特徴とする磁気記憶装置。
JP2006073982A 2005-07-27 2006-03-17 磁気記憶装置 Pending JP2007059865A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006073982A JP2007059865A (ja) 2005-07-27 2006-03-17 磁気記憶装置
DE602006016200T DE602006016200D1 (de) 2005-07-27 2006-04-25 Magnetspeicher
AT06113051T ATE478421T1 (de) 2005-07-27 2006-04-25 Magnetspeicher
EP06113051A EP1750275B1 (en) 2005-07-27 2006-04-25 Magnetic memory
US11/430,630 US7692229B2 (en) 2005-07-27 2006-05-04 Magnetic memory including ferromagnetic yoke and antiferromagnetic layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005217141 2005-07-27
JP2006073982A JP2007059865A (ja) 2005-07-27 2006-03-17 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2007059865A true JP2007059865A (ja) 2007-03-08

Family

ID=37241743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073982A Pending JP2007059865A (ja) 2005-07-27 2006-03-17 磁気記憶装置

Country Status (5)

Country Link
US (1) US7692229B2 (ja)
EP (1) EP1750275B1 (ja)
JP (1) JP2007059865A (ja)
AT (1) ATE478421T1 (ja)
DE (1) DE602006016200D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100271018A1 (en) * 2009-04-24 2010-10-28 Seagate Technology Llc Sensors for minute magnetic fields
US8514615B2 (en) 2010-09-30 2013-08-20 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US9041130B2 (en) * 2013-09-09 2015-05-26 Kabushiki Kaisha Toshiba Magnetic memory device
US20160071424A1 (en) * 2014-09-04 2016-03-10 Megan Colleen Harney Learning Network System
US10553783B2 (en) 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10381551B1 (en) * 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
JP2003198001A (ja) * 2001-12-25 2003-07-11 Tdk Corp 磁気抵抗効果素子及びこれを用いたメモリ
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
JP2004153181A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004179192A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気ランダムアクセスメモリ
JP2004235510A (ja) * 2003-01-31 2004-08-19 Sony Corp 磁気記憶装置およびその製造方法
JP2005129587A (ja) * 2003-10-21 2005-05-19 Tdk Corp 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455626A (en) * 1983-03-21 1984-06-19 Honeywell Inc. Thin film memory with magnetoresistive read-out
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US6519179B2 (en) * 1999-12-10 2003-02-11 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
US6466471B1 (en) * 2001-05-29 2002-10-15 Hewlett-Packard Company Low power MRAM memory array
US6430084B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
JP3993522B2 (ja) * 2002-03-29 2007-10-17 株式会社東芝 磁気記憶装置の製造方法
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
JP2004047656A (ja) 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP2004087870A (ja) 2002-08-28 2004-03-18 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor
JP2006100423A (ja) * 2004-09-28 2006-04-13 Tdk Corp 磁気記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198001A (ja) * 2001-12-25 2003-07-11 Tdk Corp 磁気抵抗効果素子及びこれを用いたメモリ
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
JP2004153181A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004179192A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気ランダムアクセスメモリ
JP2004235510A (ja) * 2003-01-31 2004-08-19 Sony Corp 磁気記憶装置およびその製造方法
JP2005129587A (ja) * 2003-10-21 2005-05-19 Tdk Corp 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス

Also Published As

Publication number Publication date
ATE478421T1 (de) 2010-09-15
US20070023807A1 (en) 2007-02-01
EP1750275A3 (en) 2007-04-04
EP1750275B1 (en) 2010-08-18
DE602006016200D1 (de) 2010-09-30
US7692229B2 (en) 2010-04-06
EP1750275A2 (en) 2007-02-07

Similar Documents

Publication Publication Date Title
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
JP5062481B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US8514616B2 (en) Magnetic memory element and magnetic memory
JP2010114143A (ja) 半導体記憶装置および半導体記憶装置の製造方法
JPWO2007119446A1 (ja) Mram、及びmramのデータ読み書き方法
JP5076387B2 (ja) 磁気記憶装置
JP2007059865A (ja) 磁気記憶装置
US7826254B2 (en) Magnetic storage device and method for producing the same
JP2004111887A (ja) 磁気抵抗効果素子および磁気メモリデバイスならびにそれらの製造方法
JPWO2008108109A1 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2007165449A (ja) 磁気記憶装置
US7613034B2 (en) Magnetic memory and method for reading-writing information from-to magnetic storage element
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
JP2005116982A (ja) 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス
JP5076373B2 (ja) 磁気記憶装置、磁気記憶方法
JP4952053B2 (ja) 磁気記憶装置
US7903453B2 (en) Magnetic memory
JP2004265905A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP5092384B2 (ja) 磁気記憶装置、磁気記憶方法
JP4957054B2 (ja) 磁気記憶装置
JP4544396B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2005109266A (ja) 磁気メモリデバイスおよび磁気メモリデバイスの製造方法
JP2006156893A (ja) 磁気メモリ
JP2008235659A (ja) ヨーク型磁気記憶装置の製造方法、ヨーク型磁気記憶装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605