JP2004179192A - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP2004179192A JP2004179192A JP2002340043A JP2002340043A JP2004179192A JP 2004179192 A JP2004179192 A JP 2004179192A JP 2002340043 A JP2002340043 A JP 2002340043A JP 2002340043 A JP2002340043 A JP 2002340043A JP 2004179192 A JP2004179192 A JP 2004179192A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic layer
- random access
- access memory
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】書き込み線5は、ヨーク材8により被覆される。MTJ素子6の記録層1Aは、ヨーク材8と交換結合している。MTJ素子6の記録層1Aとその記録層1Aと交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さい。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、高書き込み再現性と高書き込み効率を併せ持つ磁気ランダムアクセスメモリ(MRAM: Magnetic Random Access Memory)に関する。
【0002】
【従来の技術】
不揮発性、高速性、大容量化を併せ持つ究極のメモリとして、磁気ランダムアクセスメモリの研究、開発が進められている(例えば、非特許文献1参照)。
【0003】
磁気ランダムアクセスメモリのメモリセルとしては、GMR (Giant Magneto−Resistance) 素子又はMTJ (Magnetic Tunneling Resistance) 素子が知られている。データリードに関して、MTJ素子を用いたメモリは、GMR素子を用いたメモリに比べ、大きな信号量を確保できるため、現在では、MTJ素子を用いた磁気ランダムアクセスメモリの研究、開発が盛んに行われている。
【0004】
図15は、MTJ素子を用いた磁気ランダムアクセスメモリのセルアレイ構造の例を示している。
【0005】
MTJ素子の基本構造は、2つの磁性層(強磁性層)1A,1Bにより絶縁層(トンネルバリア)2を挟んだ構造である。セルデータは、2つの磁性層1A,1Bの磁化方向が平行か又は反平行かによって判断される。ここで、平行とは、2つの磁性層1A,1Bの磁化方向が同じであることを意味し、反平行とは、2つの磁性層1A,1Bの磁化方向が逆向きであることを意味する。
【0006】
反強磁性層3は、磁性層1Bの磁化方向を固定する。磁化方向が固定された磁性層1Bは、固定層又はピン層と呼ばれる。磁界により磁化方向が変化する磁性層1Aは、記録層又は自由層と呼ばれる。
【0007】
書き込みは、図16に示すように、右向き又は左向きの磁界を磁性層1Aに作用させることにより行う。読み出しは、図17に示すように、MTJ素子の抵抗値を検出することにより行う。MTJ素子の磁化方向が平行のとき、MTJ素子のトンネルバリアのトンネル抵抗は、最も低くなる。この状態を、例えば、“0”状態とする。MTJ素子の磁化方向が反平行のとき、MTJ素子のトンネルバリアのトンネル抵抗は、最も高くなる。この状態を、例えば、“1”状態とする。
【0008】
磁気ランダムアクセスメモリの最大の課題は、書き込み電流の低減である。しかし、MTJ素子を用いたメモリでは、書き込み電流の値が理想値よりも大きく(8〜10mA)、しかも、書き込み電流の値のばらつきがビット線間で大きいために、誤書き込みが発生するなどの問題がある。
【0009】
そこで、磁気ランダムアクセスメモリを実用化するためには、書き込み電流の値やそのばらつきを、許容できるレベルに低下させることが必須である。現在、学会などで報告されている書き込み電流の値は、幅が約0.6μm、長さが約1.2μmのMTJ素子に対して、約8mAである。
【0010】
書き込み電流により発生させる磁界は、MTJ素子の記録層(例えば、NiFe、厚さ2〜5nm)の磁化方向を反転させるに十分な強さ有していなければならない。このことは、MTJ素子の記録層の磁化方向を反転させるために必要となる磁界を弱くすれば、書き込み電流の値も、小さくすることができることを意味している。
【0011】
MTJ素子の記録層の磁化方向の反転に必要な磁界Hは、
H 〜 4πMs*t / F [Oe] ・・・(1)
Ms:記録層の飽和磁化、 t:記録層の厚さ、 F:記録層の幅
で与えられる。
【0012】
(1)式によれば、記録層の厚さtを薄くすることにより、MTJ素子の記録層の磁化方向の反転に必要な磁界Hを弱くできることが分かる。
【0013】
しかし、熱擾乱耐性を確保するために、MTJ素子の記録層の薄膜化には限界がある。また、MTJ素子の加工の面などを考慮すると、記録層の幅Fが、0.15μm以下になると、記録層の厚さtを増大させる必要がある。
【0014】
さらに、(1)式からは、MTJ素子の記録層の磁化方向の反転に必要な磁界Hは、記録層の幅Fに反比例することが分かる。将来的には、MTJ素子の微細化に伴い、記録層の幅Fは、小さくなる傾向にあるため、このままでは、書き込み電流の値は、ますます大きくなってしまう。
【0015】
一方、配線に流すことができる電流の電流密度には、上限がある。この上限は、配線がCuから構成される場合、1×107[A/cm2]となる。また、MTJ素子の微細化に伴い、配線の断面積も減少するため、この上限は、さらに、低くなる。結果として、記録層の磁化方向を反転させるために必要となる磁界Hを発生できなくなる。
【0016】
このような状況において、新たに開発された技術が、ヨーク付き配線技術である(例えば、特許文献1参照)。
【0017】
ヨーク付き配線技術とは、少なくともMTJ素子が存在する領域において、書き込み線としての配線(例えば、Cu)を、NiFeなどの軟磁性材料(ヨーク材)で被覆する技術のことである。この技術によれば、磁界をMTJ素子に効率よく集中させることができ、書き込み電流の値を低減することができる。
【0018】
現在のところ、ヨーク付き配線技術を適用したメモリでは、それを適用しないメモリに比べ、書き込み効率が2倍となる効果が学会などで報告されている(例えば、非特許文献2参照)。
【0019】
つまり、図18に示す実験結果からも明らかなように、MTJ素子の記録層の磁化方向を反転させるために、ヨーク付き配線技術を適用したメモリでは、それを適用しないメモリに比べ、半分の書き込み電流で足りることになる。
【0020】
【非特許文献1】
ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non−Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」
【0021】
【非特許文献2】
Magnetoresistive RAM, Saied Tehrani,2001 IEDM short course
【0022】
【特許文献1】
米国特許第6,174,737号明細書
【0023】
【発明が解決しようとする課題】
ヨーク付き配線技術が適用された磁気ランダムアクセスメモリでは、書き込み電流の値の低減という効果を得ることができたが、書き込み電流の値や、そのばらつきの程度は、磁気ランダムアクセスメモリを実用化するには、未だ十分なものとは言えない。
【0024】
例えば、ヨーク材により被覆された書き込み線について、実験と計算機シミュレーションにより検討したところ、書き込み効率が約2倍に向上することを確認できた反面、ディスターブ(半選択セルの誤書き込み)が増加するという問題が新たに発生した。
【0025】
この問題を解決すると共に、さらに、書き込み電流の低減化を図るためには、以下に示す3つの点を検討する必要がある。
【0026】
▲1▼ 書き込み選択トランジスタ
例えば、MTJ素子に対して書き込み線を個別に設け、選択されたMTJ素子の書き込み線のみに電流を流すという技術であり、この技術は、ディスターブを減少させるのに効果的である。
【0027】
▲2▼ 書き込み線の全表面の被覆
書き込み線の全表面(上下面及び側面)をヨーク材により覆う技術である。書き込み線をヨーク材により取り囲むことにより、書き込み効率をさらに向上させることができる。
【0028】
▲3▼ 交換結合
MTJ素子の記録層(磁性材料)をヨーク材(磁性材料)に接触させ、MTJの記録層とヨーク材とを交換結合させるという技術である。ここで、交換結合しているとは、電子のエネルギーに関して交換相互作用が働く関係にあることを意味する。MTJ素子の記録層とヨーク材とを交換結合させることにより、書き込み効率の向上に貢献できる。
【0029】
図19は、上記▲1▼、▲2▼及び▲3▼の全ての技術を適用した磁気ランダムアクセスメモリのMTJ素子及びその近傍のデバイス構造の例を示している。
【0030】
互いに交差する2つの書き込み線4,5の交点には、MTJ素子6が配置される。書き込み線5は、書き込み選択トランジスタ7に接続される。書き込み線5の全表面は、ヨーク材(NiFeなど)8により被覆されている。書き込み線5の上面に存在するヨーク材8上には、MTJ素子6が直接配置される。MTJ素子6の記録層1Aは、ヨーク材8に対して交換結合している。
【0031】
ここで、Msを、磁性層の飽和磁化、tを、磁性層の厚さとした場合に、Ms*tを、磁気ボリュームと定義する。
【0032】
書き込み線5の周囲の磁気ボリュームについて検討すると、書き込み線5の側面及び下面においては、
Σ Msi’*ti’ = Ms’*t’
但し、Ms’は、ヨーク材の飽和磁化、t’は、ヨーク材の厚さ
となる。
【0033】
これに対し、書き込み線5の上面においては、
Σ Msi*ti = Ms*t + Ms’*t’
但し、Msは、MTJ素子の記録層の飽和磁化、tは、MTJ素子の記録層の厚さ
となる。
【0034】
従って、図19の磁気ランダムアクセスメモリでは、
Σ Msi’*ti’ < Σ Msi*ti
なる関係が成立している。
【0035】
図19に示すデバイス構造によれば、ディスターブについては、満足のいく結果が得られる。しかし、書き込み電流の値については、1mA程度までしか低減することができない。仮に、書き込み電流が1mAであるとすると、その書き込み電流が流れる書き込み選択トランジスタのサイズ(チャネル幅)は、1μm程度にする必要がある。また、上述したように、書き込み選択トランジスタは、MTJ素子毎に設けられる。
【0036】
従って、256メガビット又はそれ以上のメモリ容量を有する磁気ランダムアクセスメモリを構築しようとすると、非現実的な巨大なチップサイズとなり、実用化には、ほど遠いものとなってしまう。
【0037】
最も大きな問題は、書き込み再現性が低いという点にある。即ち、あるときは、書き込み電流1mAで、書き込みを行うことができても、オーバーライトを繰り返していると、十数%の確率で、オーバーライトができない、という現象が発生する(書き込みパス率=約87%)。
【0038】
この原因は、書き込みを繰り返すうちに、書き込み線を被覆するヨーク材(磁性材料)の磁化が、書き込み線の周方向に残り、このため、ヨーク材の透磁率が極端に小さくなる場合があるためと推測される。
【0039】
本発明は、このような問題を解決するためになされたもので、その目的は、書き込み効率の向上による書き込み電流の低減を実現し、かつ、誤書き込みのない高い書き込み再現性を実現することにある。
【0040】
【課題を解決するための手段】
本発明の例に関わる磁気ランダムアクセスメモリは、データを記録するための第1磁性層を有するメモリセルと、前記第1磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第2磁性層とを備え、前記第1磁性層は、前記第2磁性層と交換結合し、かつ、前記第1磁性層の第1磁気ボリュームMs1*t1と前記第2磁性層のうち前記第1磁性層に交換結合する第1部分の第2磁気ボリュームMs2*t2との合計値は、前記第2磁性層のうち前記第1部分以外の第2部分の主要部の第3磁気ボリュームMs’*t’の値よりも小さい。
【0041】
但し、Ms1は、前記第1磁性層の飽和磁化、t1は、前記第1磁性層の厚さ、Ms2は、前記第2磁性層の前記第1部分の飽和磁化、t2は、前記第2磁性層の前記第1部分の厚さ、Ms’は、前記第2磁性層の前記第2部分の主要部の飽和磁化、t’は、前記第2磁性層の前記第2部分の主要部の厚さである。
【0042】
本発明の例に関わる磁気ランダムアクセスメモリは、データを記録するための第1磁性層を有するメモリセルと、前記第1磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第2磁性層とを備え、前記第1磁性層は、前記第2磁性層と交換結合し、かつ、前記第2磁性層のうち前記第1磁性層に交換結合する第1部分の厚さは、前記第2磁性層のうち前記第1部分以外の第2部分の主要部の厚さよりも小さく設定される。
【0043】
本発明の例に関わる磁気ランダムアクセスメモリは、データを記録するための第1磁性層を有するメモリセルと、前記第1磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第2磁性層とを備え、前記第2磁性層は、前記書き込み線の上面が露出する凹部を有し、前記メモリセルは、前記凹部に配置され、前記第1磁性層は、その側面において前記第2磁性層と交換結合している。
【0044】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる磁気ランダムアクセスメモリについて詳細に説明する。
【0045】
1. 概要
本発明の例は、ヨーク材(磁性材料)により被覆された書き込み線を有する磁気ランダムアクセスメモリに適用される。ヨーク材は、MTJ素子に与える誘導磁界を増大させる作用を持つため、このようなヨーク付き配線技術を使用すれば、基本的には、少ない書き込み電流で、効率よく、MTJ素子の磁化方向を反転させることができる。
【0046】
また、本発明の例は、書き込み効率をさらに向上させるために、ヨーク付き配線技術を発展させた交換結合技術を前提とする。交換結合技術とは、例えば、MTJ素子をヨーク材に接触させ、MTJ素子の記録層とヨーク材との間で、電子のエネルギーに関して交換相互作用が生じるようにする技術のことである。
【0047】
ここで、本発明の例では、磁気ボリュームという概念を定義する。磁気ボリュームとは、磁性層の飽和磁化を“Ms”、磁性層の厚さを“t”とした場合に、“Ms*t”で表されるパラメータを指すものとする。
【0048】
例えば、図19の磁気ランダムアクセスメモリでは、書き込み線5の側面及び下面においては、磁気ボリュームは、
Σ Msi’*ti’ = Ms’*t’
但し、Ms’は、ヨーク材の飽和磁化、t’は、ヨーク材の厚さ
であり、
書き込み線5の上面においては、磁気ボリュームは、
Σ Msi*ti = Ms*t + Ms’*t’
但し、Msは、MTJ素子の記録層の飽和磁化、tは、MTJ素子の記録層の厚さ
であった。
【0049】
従って、図19の磁気ランダムアクセスメモリでは、磁気ボリュームに関して、Σ Msi’*ti’ < Σ Msi*ti なる関係が成立していた。
【0050】
これに対し、本発明の例では、実験結果に基づき、MTJ素子の記録層(磁性材料)とその記録層と交換結合する部分のヨーク材(磁性材料)とのトータルの磁気ボリューム Σ Msi*ti の値を、書き込み線を覆うその他の部分のヨーク材の磁気ボリューム Σ Msi’*ti’ の値よりも小さくする。
Σ Msi’*ti’ > Σ Msi*ti
ここで、MTJ素子の記録層がn(nは、複数)層からなる場合には、Σ Msi*ti(i=1,2,3,・・・n)は、これらn層の磁気ボリュームを加えた値
Σ Msi*ti = Ms1*t1 + Ms2*t2 + Ms3*t3+ ・・・ + Msn*tn
を含む。
【0051】
また、MTJ素子の記録層と交換結合する部分のヨーク材がm(mは、複数)層からなる場合には、Σ Msi*ti(i=1,2,3,・・・m)は、これらm層の磁気ボリュームを加えた値
Σ Msi*ti = Ms1*t1 + Ms2*t2 + Ms3*t3+ ・・・ + Msm*tm
を含む。
【0052】
同様に、MTJ素子の記録層と交換結合する部分以外のヨーク材がk(kは、複数)層からなる場合には、Σ Msi’*ti’(i=1,2,3,・・・k)は、これらk層の磁気ボリュームを加えた値
Σ Msi’*ti’ = Ms1’*t1’ + Ms2’*t2’+ Ms3’*t3’ + ・・・ + Msk’*tk’を含む。
【0053】
上述の関係を満たしてれば、MTJ素子の記録層に接触する部分のヨーク材の層構造と、書き込み線を覆うその他の部分のヨーク材の層構造とは、同じであっても、又は、異なっていてもよい。また、MTJ素子の記録層に接触する部分のヨーク材を構成する材料と、書き込み線を覆うその他の部分のヨーク材の材料とについても、互いに同じであっても、又は、異なっていてもよい。
【0054】
MTJ素子の記録層に接触する部分のヨーク材と書き込み線を覆うその他の部分のヨーク材とが同一の層構造を有し、かつ、同一の材料から構成されている場合には、MTJ素子の記録層に接触する部分のヨーク材の厚さを、書き込み線を覆うその他の部分のヨーク材の厚さよりも薄くすれば、上述の関係を満たすことができる。
【0055】
このようなデバイス構造を採用すると、書き込み電流の値を、1mA以下にすることが可能になる。また、磁気ボリューム比Rm(= Σ Msi*ti/ΣMsi’*ti’)を小さくすればするほど、書き込み電流の値は、小さくなり、かつ、誤書き込みも、減らすことができる。
【0056】
また、ヨーク材の磁化方向を、そのヨーク材により覆われる書き込み線が延びる方向に設定することで、書き込みパス率の向上(誤書き込みの減少)を実現できる。詳しいことは後に述べるが、磁気ボリューム比Rmが、0.9以下に設定されたとき、さらには、0.3以下に設定されたときに、顕著な効果が生じることが実験結果により確認された。
【0057】
2. 例1
図1は、本発明の例1に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。図2は、図1の構造を三次元的に示す斜視図である。
【0058】
書き込み線4は、X軸方向に延び、書き込み線5は、Y軸方向に延びている。書き込み線4,5は、例えば、Cuから構成される。MTJ素子6は、これら互いに交差する2本の書き込み線4,5の交点に配置される。MTJ素子6は、例えば、X軸方向に長く、Y軸方向に短い長方形状を有している。この場合、MTJ素子6の磁化容易軸は、X軸となる。
【0059】
MTJ素子6は、例えば、記録層(磁性層)1A、固定層(磁性層)1B、トンネルバリア層2及び反磁性層3から構成される。MTJ素子6の反磁性層3は、書き込み線4側に配置される。反磁性層3は、例えば、PtMn、CoFeなどから構成される。MTJ素子6の記録層1Aは、書き込み線5側に配置される。記録層1Aは、例えば、NiFeなどから構成される。
【0060】
MTJ素子6の固定層1Bは、反磁性層3に接触しており、その磁化の向きは、固定されている。固定層1Bは、例えば、NiFeから構成される。トンネルバリア層2は、記録層1Aと固定層1Bの間に配置される。トンネルバリア層2は、例えば、Al2O3から構成される。
【0061】
書き込み線5は、ヨーク材(磁性材料)8により覆われている。ヨーク材8は、例えば、NiFeから構成される。ヨーク材8の透磁率は、記録層1Aの透磁率よりも大きくなっている。ヨーク材8は、記録層1Aよりも高飽和磁束密度を有している。
【0062】
MTJ素子6が存在する部分以外の部分において、ヨーク材8は、ほぼ均一の厚さt’で、書き込み線5の周囲を取り囲んでいる。MTJ素子6が存在する部分以外の部分のヨーク材8の飽和磁化をMs’とすると、MTJ素子6が存在する部分以外の部分における磁性層(ヨーク材)の磁気ボリュームは、
Σ Msi’*ti’ = Ms’*t’
となる。
【0063】
MTJ素子6の記録層1Aは、書き込み線5を被覆するヨーク材8に対して交換結合している。例えば、MTJ素子6の記録層1Aは、ヨーク材8に接触しており、MTJ素子6の記録層1Aとヨーク材8との間で、電子のエネルギーに関して交換相互作用が生じている。
【0064】
MTJ素子6が存在する部分のヨーク材8の厚さt2は、MTJ素子6が存在する部分以外の部分の厚さ(平均値)t’よりも薄くなっている。MTJ素子6の記録層1Aの厚さをt1、記録層1Aの飽和磁化をMs1(=Ms)、MTJ素子6が存在する部分のヨーク材8の飽和磁化をMs2(=Ms’)とすると、MTJ素子6が存在する部分における磁性層(記録層+ヨーク材)の磁気ボリュームの合計値は、
Σ Msi*ti = Ms1*t1 + Ms2*t2 = Ms*t1 + Ms’*t2
となる。
【0065】
本発明の例では、上述したように、MTJ素子6の記録層1Aとその記録層1Aと交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定されている。
Σ Msi*ti < Σ Msi’*ti’
3. 例2
図3は、本発明の例2に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0066】
本例のデバイス構造の特徴は、例1と比べると、MTJ素子6のX軸(磁化容易軸)方向の端部が、ヨーク材8に接触している点にある。この場合、MTJ素子6の記録層は、その下面及び側面においてヨーク材8と交換結合することになる。その他の点については、例1と全く同じである。
【0067】
本例においても、MTJ素子6の記録層とその記録層と交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’
の値よりも小さく設定されている。
【0068】
4. 例3
図4は、本発明の例3に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0069】
本例のデバイス構造の特徴は、例2と比べると、MTJ素子6の直下にヨーク材が存在しない点、即ち、MTJ素子6の下面が、ヨーク材を経由することなく、書き込み線5の上面に接触している点にある。
【0070】
従って、MTJ素子6は、そのX軸(磁化容易軸)方向の端部においてのみヨーク材8に接触している。この場合、MTJ素子6の記録層は、その側面においてヨーク材8と交換結合することになる。その他の点については、例2と全く同じである。
【0071】
本例においても、MTJ素子6の記録層とその記録層と交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’
の値よりも小さく設定されている。
【0072】
5. 例4
図5は、本発明の例4に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0073】
本例のデバイス構造の特徴は、例1と比べると、ヨーク材8が、書き込み線5の一部のみを覆っている点にある。本例では、ヨーク材8は、2本の書き込み線4,5の交点、即ち、MTJ素子6が存在する部分のみに配置される。その他の点については、例1と全く同じである。
【0074】
本例においても、MTJ素子6の記録層とヨーク材8とは、交換結合している。また、MTJ素子6の記録層とその記録層と交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定されている。
【0075】
6. 例5
図6は、本発明の例5に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0076】
本例のデバイス構造の特徴は、例1と比べると、MTJ素子6の磁化容易軸がY軸である点にある。即ち、MTJ素子6は、X軸方向に短く、Y軸方向に長い長方形状を有している。その他の点については、例1と全く同じである。
【0077】
本例においても、MTJ素子6の記録層とヨーク材8とは、交換結合している。また、MTJ素子6の記録層とその記録層と交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定されている。
【0078】
7. 例6
図7は、本発明の例6に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0079】
本例のデバイス構造の特徴は、例1と比べると、書き込み線5の下面がヨーク材8により覆われていない点にある。その他の点については、例1と全く同じである。この場合は、書き込み線5の全面をヨーク材8により覆う場合に比べて、製造ステップ数の減少によるコストの低下という効果が得られる。
【0080】
本例においても、MTJ素子6の記録層とヨーク材8とは、交換結合しており、かつ、MTJ素子6の記録層とその記録層と交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定されている。
【0081】
なお、本例の場合、ti’は、MTJ素子6が存在する部分以外の部分であって、かつ、ヨーク材8が存在する部分におけるヨーク材8の厚さ(平均値)を表している。
【0082】
8. 例7
図8は、本発明の例7に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0083】
本例のデバイス構造の特徴は、例1と比べると、書き込み線5の側面がヨーク材8により覆われていない点にある。その他の点については、例1と全く同じである。この場合も、書き込み線5の全面をヨーク材8により覆う場合に比べて、製造ステップ数の減少によるコストの低下という効果が得られる。
【0084】
本例においても、MTJ素子6の記録層とヨーク材8とは、交換結合しており、かつ、MTJ素子6の記録層とその記録層と交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定されている。
【0085】
なお、本例の場合においても、ti’は、MTJ素子6が存在する部分以外の部分であって、かつ、ヨーク材8が存在する部分におけるヨーク材8の厚さ(平均値)を表している。
【0086】
9. 例8
図9は、本発明の例8に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【0087】
本例のデバイス構造の特徴は、例1と比べると、MTJ素子の記録層1Aとヨーク材8との間に、非磁性層9を配置した点にある。非磁性層9は、例えば、Ruから構成される。その他の点については、例1と全く同じである。
【0088】
この場合、MTJ素子6の記録層1Aは、非磁性層9を介して、ヨーク材8と交換結合している。そして、MTJ素子6の記録層1Aとその記録層1Aと交換結合する部分のヨーク材8とのトータルの磁気ボリューム Σ Msi*ti の値は、書き込み線5を覆うその他の部分のヨーク材8の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定されている。
【0089】
10. ヨーク材の磁化方向と書き込み電流の向き
図10及び図11は、本発明におけるヨーク材の磁化方向の例を示している。
【0090】
本発明の例では、ヨーク材8の磁化方向は、常に、書き込み線5が延びる方向、即ち、Y軸方向を向いていることが望ましい。このような構造にすることで、従来の問題、即ち、書き込み動作の繰り返しによりヨーク材8の磁化が書き込み線5の周方向に残り、ヨーク材8の透磁率が低下するという問題を回避できるからである。
【0091】
図10の例では、ヨーク材8の磁化は、Y軸方向(紙面の手前から奥に向かう方向)又はY軸方向に近い方向を向いており、また、図11の例では、ヨーク材8の磁化は、Y軸方向(紙面の奥から手前に向かう方向)又はY軸方向に近い方向を向いている。
【0092】
MTJ素子6の磁化容易軸は、例えば、X軸となる。この場合、MTJ素子6の記録層1Aの磁化は、X軸方向、即ち、書き込み線5の幅方向(データ値に応じて、右向き又は左向きとなる。)を向くことになる。
【0093】
図12及び図13は、本発明における書き込み線4,5に流れる書き込み電流の向きの例を示している。
【0094】
通常、書き込み線4,5のうちの1本には、常に、一定方向に向かう書き込み電流を流し、他の1本には、書き込みデータの値に応じた向きの書き込み電流を流す。
【0095】
図12の例では、書き込み線4には、常に、一定方向に向かう書き込み電流を流し、ヨーク材8により覆われた書き込み線5には、書き込みデータの値に応じた向きの書き込み電流を流している。この場合、MTJ素子6の磁化容易軸は、X軸であることが必要である。
【0096】
図13の例では、書き込み線4には、書き込みデータの値に応じた向きの書き込み電流を流し、ヨーク材8により覆われた書き込み線5には、常に、一定方向に向かう書き込み電流を流している。この場合、MTJ素子6の磁化容易軸は、Y軸であることが必要である。
【0097】
11. 実験結果
(効果)
以下に、本発明による効果を具体的に説明する。
【0098】
MTJ素子に関しては、セル幅を、約0.4μm、セル長さを、約1.2μmに設定し、MTJ素子とその直下の書き込み線(ディジット線)との間隔を、約150nmに設定する。また、MTJ素子の記録層は、5nm程度のNiFe膜を使用する。
【0099】
この場合、ヨーク付き配線技術を適用しない磁気ランダムアクセスメモリでは、書き込み動作に必要な書き込み電流の平均値は、約10mAとなる。また、ヨーク付き配線技術が適用された磁気ランダムアクセスメモリでは、書き込み動作に必要な書き込み電流の平均値は、約5mAとなる。
【0100】
また、図19に示すデバイス構造を有する磁気ランダムアクセスメモリによれば、書き込み動作に必要な書き込み電流の平均値は、1mA程度にまで減少させることができる。
【0101】
本発明の例では、さらに、MTJ素子の記録層とその記録層と交換結合する部分のヨーク材とのトータルの磁気ボリューム Σ Msi*ti の値を、書き込み線を覆うその他の部分のヨーク材の磁気ボリューム Σ Msi’*ti’の値よりも小さく設定することで、書き込み動作に必要な書き込み電流の平均値は、1mA以下にすることができる。
【0102】
図14は、本発明の例による実験結果
(効果)を示している。
ここでは、磁気ボリューム比(Σ Msi*ti / Σ Msi’*ti’)なるパラメータに基づいて、本発明の例による効果を説明する。
【0103】
本発明の例によれば、磁気ボリューム比は、常に、1以下となる。また、磁気ボリューム比が小さくなればなるほど、書き込み電流の平均値は、小さくなり、書き込み効率を向上できることが分かる。
【0104】
実験結果によれば、磁気ボリューム比を0.1程度に設定することで、書き込み電流の値を、0.1mA程度にできる。その結果、例えば、磁気ランダムアクセスメモリに書き込み選択トランジスタを設け、ディスターブ(半選択セルの誤書き込み)を減少させることができる。即ち、チップ内に書き込み選択トランジスタを設けても、そのサイズ(チャネル幅)は、約0.1μmと非常に小さいため、現実的なチップサイズを実現できる。
【0105】
さらに、実験結果によれば、書き込みパス率(書き込み再現性)に関し、磁気ボリューム比が、0.9以下、又は、0.3以下で、顕著な効果が発生することが分かる。
【0106】
磁気ボリューム比が1の近傍である場合においては、書き込みパス率は、80%を少し超える程度であるが、磁気ボリューム比を0.9以下に設定すると、書き込みパス率は、95%程度にまで、急激に向上する。さらに、磁気ボリューム比を0.3以下に設定すると、書き込みパス率は、ほぼ100%となる。
【0107】
書き込みパス率の向上の原因の一つは、図10及び図11に示すように、ヨーク材8の磁化方向を、書き込み線5が延びる方向に向けた点にあると考えられる。即ち、ヨーク材8の残留磁化は、常に、ほぼ配線が延びる方向を向いているため、この後の書き込み動作に際して、ヨーク材の透磁率を1000程度まで大きくすることができる。
【0108】
このように、本発明の例によれば、書き込み効率を、従来に対して、1桁以上向上させることができる。即ち、書き込み電流の値を、1mA以下、さらには、0.1mA以下にすることができる。書き込みパス率(書き込み再現性)も、磁気ボリューム比を0.9以下にすることで、95%程度を確保でき、0.3以下にすることで、ほぼ100%を実現できる。
【0109】
なお、実験により、さらに、以下の点を確認している。
MTJ素子の記録層の磁化方向とヨーク材の磁化方向とが同じ(平行状態)となる場合、漏洩磁界が交換結合をアシストする状態となり、さらに、書き込み電流の値を、0.05mA以下にできる。また、MTJ素子の記録層の磁化方向とヨーク材の磁化方向とが逆(反平行状態)となる場合、書き込み電流の値を、0.1mA以下にできると共に、チップ外部からの磁界に対する擾乱をなくすことができる。
【0110】
さらに、MTJ素子の記録層の磁化方向とヨーク材の磁化方向とが直交している場合、ヨーク材(磁性層)の透磁率の向上や、書き込み電流の低減などを達成することができる。
【0111】
書き込み電流によりMTJ素子の近傍が発熱するような構成を採用すると、書き込み電流の値を、0.05mA以下にできる。
【0112】
12. その他
本発明の例は、MTJ素子の直上に配置される書き込み線に対しても適用できる。即ち、MTJ素子の直上に配置される書き込み線をヨーク材で覆い、MTJ素子の記録層をこのヨーク材と交換結合させる。そして、MTJ素子の記録層とこのMTJ素子と交換結合する部分のヨーク材とのトータルの磁気ボリューム Σ Msi*ti の値を、MTJ素子の直上に配置される書き込み線を覆うその他の部分のヨーク材の磁気ボリューム Σ Msi’*ti’ の値よりも小さく設定してもよい。
【0113】
本発明の例は、MTJ素子と、ヨーク材により被覆される書き込み線とが導電材料(磁性材料)により電気的に接続されていない場合にも適用できる。即ち、MTJ素子と書き込み線は、絶縁材料により絶縁されていてもよい。
【0114】
MTJ素子の形状は、本発明の例の適用に当たって、特に、限定されない。例えば、MTJ素子の一辺の長さは、書き込み線の幅と実質的に同じに設定してもよい。
【0115】
【発明の効果】
以上、説明したように、本発明の例によれば、書き込み効率の向上による書き込み電流の低減と、誤書き込みのない高い書き込み再現性とを、同時に実現することができる。
【図面の簡単な説明】
【図1】本発明の例1に関わる磁気ランダムアクセスメモリを示す断面図。
【図2】本発明の例1に関わる磁気ランダムアクセスメモリを示す斜視図。
【図3】本発明の例2に関わる磁気ランダムアクセスメモリを示す斜視図。
【図4】本発明の例3に関わる磁気ランダムアクセスメモリを示す斜視図。
【図5】本発明の例4に関わる磁気ランダムアクセスメモリを示す斜視図。
【図6】本発明の例5に関わる磁気ランダムアクセスメモリを示す斜視図。
【図7】本発明の例6に関わる磁気ランダムアクセスメモリを示す斜視図。
【図8】本発明の例7に関わる磁気ランダムアクセスメモリを示す斜視図。
【図9】本発明の例8に関わる磁気ランダムアクセスメモリを示す斜視図。
【図10】書き込み線を覆うヨーク材の磁化の向きの例を示す斜視図。
【図11】書き込み線を覆うヨーク材の磁化の向きの例を示す斜視図。
【図12】書き込み線に流れる書き込み電流の向きの例を示す斜視図。
【図13】書き込み線に流れる書き込み電流の向きの例を示す斜視図。
【図14】磁気ボリューム比と書き込み電流及び書き込みパス率との関係を示す図。
【図15】従来の磁気ランダムアクセスメモリのデバイス構造の例を示す斜視図。
【図16】書き込み動作の原理を示す図。
【図17】読み出し動作の原理を示す図。
【図18】ヨーク付き配線技術による書き込み効率の向上の効果を示す図。
【図19】従来の磁気ランダムアクセスメモリのデバイス構造の例を示す断面図。
【符号の説明】
1A :記録層、
1B :固定層、
2 :トンネルバリア層、
3 :反磁性層、
4,5 :書き込み線、
6 :MTJ素子、
7 :書き込み選択トランジスタ、
8 :ヨーク材、
9 :非磁性層。
Claims (29)
- データを記録するための第1磁性層を有するメモリセルと、前記第1磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第2磁性層とを具備し、前記第1磁性層は、前記第2磁性層と交換結合し、かつ、前記第1磁性層の第1磁気ボリュームMs1*t1と前記第2磁性層のうち前記第1磁性層に交換結合する第1部分の第2磁気ボリュームMs2*t2との合計値は、前記第2磁性層のうち前記第1部分以外の第2部分の主要部の第3磁気ボリュームMs’*t’の値よりも小さい
(但し、Ms1は、前記第1磁性層の飽和磁化、t1は、前記第1磁性層の厚さ、Ms2は、前記第2磁性層の前記第1部分の飽和磁化、t2は、前記第2磁性層の前記第1部分の厚さ、Ms’は、前記第2磁性層の前記第2部分の主要部の飽和磁化、t’は、前記第2磁性層の前記第2部分の主要部の厚さである。)ことを特徴とする磁気ランダムアクセスメモリ。 - 前記第1及び第2磁気ボリュームの合計値を、前記第3磁気ボリュームの値で割った値は、0.9以下であることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- 前記第1及び第2磁気ボリュームの合計値を、前記第3磁気ボリュームの値で割った値は、0.3以下であることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層の磁化は、前記書き込み線の幅方向を向いていることを特徴とする請求項4に記載の磁気ランダムアクセスメモリ。
- 前記書き込み線には、書き込みデータの値に応じた向きを有する書き込み電流が流れることを特徴とする請求項5に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項4に記載の磁気ランダムアクセスメモリ。
- 前記書き込み線には、常に一定方向の向きを有する書き込み電流が流れることを特徴とする請求項7に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層の透磁率は、前記第1磁性層の透磁率よりも大きいことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層は、前記第1磁性層よりも高飽和磁束密度を有することを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- データを記録するための第1磁性層を有するメモリセルと、前記第1磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第2磁性層とを具備し、前記第1磁性層は、前記第2磁性層と交換結合し、かつ、前記第2磁性層のうち前記第1磁性層に交換結合する第1部分の厚さは、前記第2磁性層のうち前記第1部分以外の第2部分の主要部の厚さよりも小さく設定されることを特徴とする磁気ランダムアクセスメモリ。
- 前記書き込み線には、書き込み動作時に、前記メモリセルを選択するための書き込み選択トランジスタが接続されることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層と前記第2磁性層との間に非磁性層が配置されることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記非磁性層は、Ruであることを特徴とする請求項13に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層は、前記書き込み線の上部に配置されることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層は、少なくとも前記書き込み線の側面又は下面を覆っていることを特徴とする請求項15に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層は、前記メモリセルの近傍のみに配置されることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層の前記第1部分の層構造は、前記第2磁性層の前記第2部分の主要部の層構造と同じであることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層の前記第1部分を構成する材料は、前記第2磁性層の前記第2部分の主要部を構成する材料と同じであることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層は、書き込み動作時に、前記書き込み線に流れる書き込み電流により加熱されることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層の磁化は、前記書き込み線の幅方向を向いていることを特徴とする請求項21に記載の磁気ランダムアクセスメモリ。
- 前記書き込み線には、書き込みデータの値に応じた向きを有する書き込み電流が流れることを特徴とする請求項22に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項21に記載の磁気ランダムアクセスメモリ。
- 前記書き込み線には、常に一定方向の向きを有する書き込み電流が流れることを特徴とする請求項24に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層の透磁率は、前記第1磁性層の透磁率よりも大きいことを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第2磁性層は、前記第1磁性層よりも高飽和磁束密度を有することを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- 前記第1磁性層は、その下面及び側面において前記第2磁性層と交換結合していることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。
- データを記録するための第1磁性層を有するメモリセルと、前記第1磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第2磁性層とを具備し、前記第2磁性層は、前記書き込み線の上面が露出する凹部を有し、前記メモリセルは、前記凹部に配置され、前記第1磁性層は、その側面において前記第2磁性層と交換結合していることを特徴とする磁気ランダムアクセスメモリ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340043A JP3906145B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気ランダムアクセスメモリ |
US10/379,915 US6927468B2 (en) | 2002-11-22 | 2003-03-06 | Magnetic random access memory |
EP03004882A EP1422720A3 (en) | 2002-11-22 | 2003-03-06 | Magnetic random access memory |
CNB2003101183302A CN100350499C (zh) | 2002-11-22 | 2003-11-21 | 磁随机访问存储器 |
KR1020030082940A KR100636769B1 (ko) | 2002-11-22 | 2003-11-21 | 자기 랜덤 액세스 메모리 |
TW092132737A TWI240415B (en) | 2002-11-22 | 2003-11-21 | Magnetic random access memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340043A JP3906145B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179192A true JP2004179192A (ja) | 2004-06-24 |
JP3906145B2 JP3906145B2 (ja) | 2007-04-18 |
Family
ID=32212146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002340043A Expired - Fee Related JP3906145B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気ランダムアクセスメモリ |
Country Status (6)
Country | Link |
---|---|
US (1) | US6927468B2 (ja) |
EP (1) | EP1422720A3 (ja) |
JP (1) | JP3906145B2 (ja) |
KR (1) | KR100636769B1 (ja) |
CN (1) | CN100350499C (ja) |
TW (1) | TWI240415B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004114409A1 (ja) * | 2003-06-20 | 2004-12-29 | Nec Corporation | 磁気ランダムアクセスメモリ |
JP2007059865A (ja) * | 2005-07-27 | 2007-03-08 | Tdk Corp | 磁気記憶装置 |
JP2008153317A (ja) * | 2006-12-15 | 2008-07-03 | Tdk Corp | 磁気記憶装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
US6909633B2 (en) * | 2002-12-09 | 2005-06-21 | Applied Spintronics Technology, Inc. | MRAM architecture with a flux closed data storage layer |
JP4868431B2 (ja) * | 2003-10-10 | 2012-02-01 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
JP4438375B2 (ja) * | 2003-10-21 | 2010-03-24 | Tdk株式会社 | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
JP4569231B2 (ja) * | 2004-09-07 | 2010-10-27 | Tdk株式会社 | 磁気メモリ及びその製造方法 |
JP2006080387A (ja) * | 2004-09-10 | 2006-03-23 | Tdk Corp | 磁気メモリ |
US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
JP2008159613A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
US7974119B2 (en) * | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
TWI483248B (zh) * | 2011-09-08 | 2015-05-01 | Inotera Memories Inc | 自旋轉移力矩隨機存取記憶體 |
JP6220282B2 (ja) * | 2013-08-26 | 2017-10-25 | 東芝メモリ株式会社 | 半導体装置 |
JP6216403B2 (ja) * | 2016-03-22 | 2017-10-18 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11273338A (ja) * | 1998-03-23 | 1999-10-08 | Toshiba Corp | 磁気記憶装置及びその駆動方法 |
JP2001067862A (ja) * | 1999-09-01 | 2001-03-16 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2001284550A (ja) * | 2000-01-27 | 2001-10-12 | Hewlett Packard Co <Hp> | センス層における磁化の混乱を防ぐ構造要素を有する磁気メモリ |
JP2002110938A (ja) * | 2000-07-27 | 2002-04-12 | Toshiba Corp | 磁気記憶装置 |
JP2002522915A (ja) * | 1998-08-12 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | メモリセル装置及び該メモリセル装置の製造方法 |
WO2002058166A1 (fr) * | 2001-01-19 | 2002-07-25 | Matsushita Electric Industrial Co., Ltd. | Element de stockage magnetique, procede de production et procede de commande et reseau de memoire |
JP2002246566A (ja) * | 2001-02-14 | 2002-08-30 | Sony Corp | 磁気メモリ装置 |
JP2002245774A (ja) * | 2001-01-11 | 2002-08-30 | Hewlett Packard Co <Hp> | 熱を利用した切替えを実行する情報記憶装置 |
EP1248273A2 (en) * | 2001-04-02 | 2002-10-09 | Hewlett-Packard Company | Cladded read conductor for a tunnel junction memory cell |
JP2003151263A (ja) * | 2001-09-25 | 2003-05-23 | Hewlett Packard Co <Hp> | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 |
JP2003249630A (ja) * | 2001-12-18 | 2003-09-05 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2003282836A (ja) * | 2002-03-26 | 2003-10-03 | Sony Corp | 磁気メモリ装置およびその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748524A (en) * | 1996-09-23 | 1998-05-05 | Motorola, Inc. | MRAM with pinned ends |
KR100390977B1 (ko) * | 2000-12-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
US6413788B1 (en) * | 2001-02-28 | 2002-07-02 | Micron Technology, Inc. | Keepers for MRAM electrodes |
US6475812B2 (en) * | 2001-03-09 | 2002-11-05 | Hewlett Packard Company | Method for fabricating cladding layer in top conductor |
JP3576111B2 (ja) * | 2001-03-12 | 2004-10-13 | 株式会社東芝 | 磁気抵抗効果素子 |
US6404674B1 (en) * | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
TW536425B (en) | 2001-05-30 | 2003-06-11 | Cam Tecnologie S P A | A static mixer and a process for producing dispersions, in particular dispersions of liquid fuel with water |
US6559511B1 (en) * | 2001-11-13 | 2003-05-06 | Motorola, Inc. | Narrow gap cladding field enhancement for low power programming of a MRAM device |
US6661688B2 (en) * | 2001-12-05 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Method and article for concentrating fields at sense layers |
JP2003197875A (ja) | 2001-12-28 | 2003-07-11 | Toshiba Corp | 磁気記憶装置 |
TWI266443B (en) | 2002-01-16 | 2006-11-11 | Toshiba Corp | Magnetic memory |
JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
JP3993522B2 (ja) | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
US6597049B1 (en) * | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
JP3959335B2 (ja) | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP4095498B2 (ja) | 2003-06-23 | 2008-06-04 | 株式会社東芝 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
-
2002
- 2002-11-22 JP JP2002340043A patent/JP3906145B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-06 US US10/379,915 patent/US6927468B2/en not_active Expired - Fee Related
- 2003-03-06 EP EP03004882A patent/EP1422720A3/en not_active Withdrawn
- 2003-11-21 CN CNB2003101183302A patent/CN100350499C/zh not_active Expired - Fee Related
- 2003-11-21 TW TW092132737A patent/TWI240415B/zh not_active IP Right Cessation
- 2003-11-21 KR KR1020030082940A patent/KR100636769B1/ko not_active IP Right Cessation
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11273338A (ja) * | 1998-03-23 | 1999-10-08 | Toshiba Corp | 磁気記憶装置及びその駆動方法 |
JP2002522915A (ja) * | 1998-08-12 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | メモリセル装置及び該メモリセル装置の製造方法 |
JP2001067862A (ja) * | 1999-09-01 | 2001-03-16 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2001284550A (ja) * | 2000-01-27 | 2001-10-12 | Hewlett Packard Co <Hp> | センス層における磁化の混乱を防ぐ構造要素を有する磁気メモリ |
JP2002110938A (ja) * | 2000-07-27 | 2002-04-12 | Toshiba Corp | 磁気記憶装置 |
JP2002245774A (ja) * | 2001-01-11 | 2002-08-30 | Hewlett Packard Co <Hp> | 熱を利用した切替えを実行する情報記憶装置 |
WO2002058166A1 (fr) * | 2001-01-19 | 2002-07-25 | Matsushita Electric Industrial Co., Ltd. | Element de stockage magnetique, procede de production et procede de commande et reseau de memoire |
JP2002246566A (ja) * | 2001-02-14 | 2002-08-30 | Sony Corp | 磁気メモリ装置 |
EP1248273A2 (en) * | 2001-04-02 | 2002-10-09 | Hewlett-Packard Company | Cladded read conductor for a tunnel junction memory cell |
JP2003151263A (ja) * | 2001-09-25 | 2003-05-23 | Hewlett Packard Co <Hp> | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 |
JP2003249630A (ja) * | 2001-12-18 | 2003-09-05 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2003282836A (ja) * | 2002-03-26 | 2003-10-03 | Sony Corp | 磁気メモリ装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004114409A1 (ja) * | 2003-06-20 | 2004-12-29 | Nec Corporation | 磁気ランダムアクセスメモリ |
US7477538B2 (en) * | 2003-06-20 | 2009-01-13 | Nec Corporation | Magnetic random access memory |
JP2007059865A (ja) * | 2005-07-27 | 2007-03-08 | Tdk Corp | 磁気記憶装置 |
JP2008153317A (ja) * | 2006-12-15 | 2008-07-03 | Tdk Corp | 磁気記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20040045350A (ko) | 2004-06-01 |
CN100350499C (zh) | 2007-11-21 |
TWI240415B (en) | 2005-09-21 |
TW200425511A (en) | 2004-11-16 |
US20040100818A1 (en) | 2004-05-27 |
KR100636769B1 (ko) | 2006-10-23 |
CN1503269A (zh) | 2004-06-09 |
EP1422720A3 (en) | 2004-07-21 |
EP1422720A2 (en) | 2004-05-26 |
US6927468B2 (en) | 2005-08-09 |
JP3906145B2 (ja) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8737119B2 (en) | Magnetic memory cell and magnetic random access memory | |
JP4400037B2 (ja) | 磁気ランダムアクセスメモリ,及びその製造方法 | |
JP3906145B2 (ja) | 磁気ランダムアクセスメモリ | |
US20080160641A1 (en) | Multi-state thermally assisted storage | |
TW200907964A (en) | Structure of magnetic memory cell and magnetic memory device | |
JP3964818B2 (ja) | 磁気ランダムアクセスメモリ | |
CN102918649A (zh) | 磁性随机存取存储器设备和生产磁性随机存取存储器设备的方法 | |
US20040257866A1 (en) | Magnetic memory | |
JP2002289807A (ja) | 磁気メモリ装置および磁気抵抗効果素子 | |
TW200414191A (en) | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory | |
JP2008171862A (ja) | 磁気抵抗効果素子及びmram | |
US7352613B2 (en) | Magnetic memory device and methods for making a magnetic memory device | |
JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
JP4667763B2 (ja) | 磁気記憶素子および半導体装置 | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
US7187580B2 (en) | Magnetic memory with structure providing reduced coercivity | |
JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP5050318B2 (ja) | 磁気メモリ | |
JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
JP4492053B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2005085902A (ja) | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス | |
JP2002150764A (ja) | 磁性薄膜メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |