TWI240415B - Magnetic random access memory - Google Patents
Magnetic random access memory Download PDFInfo
- Publication number
- TWI240415B TWI240415B TW092132737A TW92132737A TWI240415B TW I240415 B TWI240415 B TW I240415B TW 092132737 A TW092132737 A TW 092132737A TW 92132737 A TW92132737 A TW 92132737A TW I240415 B TWI240415 B TW I240415B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic
- magnetic layer
- random access
- access memory
- aforementioned
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
1240415 玖、發明說明: 【發明所屬之技術領域】 相關申請案之交互參考 本申請案係以先前於2002年^月22曰提出申請之曰本專 利申請案第2002-340043號為基礎並聲請其利益,該申請案 之所有内容在此併入作為參考。 本發明係關於一種磁性隨機存取記憶體㈧义八虬 Magnetic Random Access Memory),其同時具備高寫入再現 性及局寫入效率。 【先前技術】 為求同時具有非揮發性、高速性、大容量化的終極記憶 體’磁性隨機存取記憶體正在被研究、開發。 作為磁性隨機存取記憶體之記憶胞,以(Giant Magnet0-Resistance,E磁電阻)元件或mtj (以叫加^ Tunneling Resistance,穿隧磁電阻)元件為眾人所知。在資 料讀取方面,使用MTJ元件的記憶體與使用gmr元件的記 憶體相比,可確保較大的信號量,因此現在使用mtj元件 的磁性隨機存取記憶體受到廣泛研究、開發。 圖1係顯示使用MTJ元件之磁性隨機存取記憶體的晶胞 陣列構造之例。 MTJ元件之基本構造係藉由兩個磁性層(強磁性層)1 a、 1B包夾絕緣層(通道障壁)2之構造。胞資料係根據兩個磁性 層1A、1B之磁化方向為平行或反平行而予以判斷。此處, O:\89\89360.DOC 4 -6- 1240415 平行係指兩個磁性層1A、⑺之磁化方向為同方向;反平行 係指兩個磁性層1A、⑺之磁化方向為反方向。 反強磁性層3係@定磁性_之磁化方向。磁化方向固定 的磁性層出稱為固定層或栓層。#由磁場而改變磁化方向 的磁性層1A稱為記錄層或自由層。 口如圖2所示,寫入係藉由於磁性層ia進行向右或向左之磁 /乍用而進行如圖3所示,讀取係藉由檢測出元件之 電阻值而進行。Μτ;元件之魏方向為平㈣,㈣元件之 通道障壁之隧道電阻為最低,假設該狀態I「0」狀態。 元件之磁化方向為反平行時,MTJ元件之通道障壁之隨 道電阻為最高,假設該狀態為「1」狀態。 磁性隨機存取記憶體之最大課題係如何降低寫入電流。 使用贿元件之記憶體中,寫人電流值大於理想值(8 〜10 mA) ’且’寫入電流值於位元線之間的變動頗大,而 有產生誤寫入等之問題。 因而’為使磁性隨機存取記憶體實用化,必須將寫入電 流值及其變動降低至容 j合疔之位準。現在,對於寬度約0.6 、長度約 1 2 //τη + Α/Γ^ΓΤ - y止 .阳之MTJ 70件而言,就學會等提出的報告 中之寫入電流值約為8mA。 1由寫入電流而產生的磁場必須具有充足強度以使MT =^記錄層(例如,驗,厚度2〜5nm)的磁化方向以 η °此即表示’若減㈣以反轉ΜΊ7元件之記錄層之每 化方向所需的磁場,則亦可減小寫人電流之值。 牛之η己錄層之磁化方向反轉所需的磁場η為: O:\89\89360.DOC 4 1240415 4?rMsxt/F[〇e] (1) F係記錄層 t係§己錄層之厚声
Ms係記錄層之飽和磁化 之寬度。 根據⑴式可知,藉由減少記錄層 、、 件之年轉届# ^ 可減弱MTJ元 件之謂層之磁化方向反轉所需的磁場心 但為確保耐熱擾亂性,M 其限度。又,考慮―之= 層:=為。.一下時,則必須增大記錄層之厚?: 轉所需層之⑽向反 牛=、、,田化,記錄層之寬〇有變小之趨勢,因而如此下 去,寫入電流之值將會越來越大。 ,另方面’可流動於配線的電流之電流密度有其上限。 當配線由Cu構成之情形時’該上限係為lxl〇7[A/cm2]。又 ^伴隨MTJ元件之微細化,配線之剖面積亦會減少,因而 該上限將進一步降低。結果將無法産生用以反轉記錄層之 磁化方向所需的磁場Η。 於該情形下,已有新開發之技術問世,即磁輛式配線技 術0 磁軛式配線技術係於至少有MTJ元件存在之區域中,將作 為寫入線之配線(例如c_NiFe等之軟磁性材料(磁輛材赚 覆的技術根據该技術,可將磁場有效集中至mtj元件, 並降低寫入電流之值。 現在,於學界等提出的報告中,使用磁軛式配線技術之 O:\89\89360.DOC 4 1240415 "己憶體的寫入效率為未使用該技術之記憶體的兩倍。 即’由圖4之實驗結果亦可得知,為使MTJ元件之記錄層 之兹化方向反轉’使用磁辆式配線技術的記憶體與未使用 -亥技術之圯憶體相比,僅需一半之寫入電流即足夠。 使用磁軛式配線技術之磁性隨機存取記憶體雖可得到降 低寫入電流值之效果,但寫入電流之值或其變動程度仍不 足以達到磁性隨機存取記憶體實用化的地步。 · 例如,針對以磁軛材所被覆之寫入線,透過實驗及計算 · 機模擬進行研究之下,雖能夠確認寫人效率提高約兩倍T 〇 但也有干擾(半選擇胞之誤寫入)增多之新問題產生。 ' 為解決該問題,並進而實現寫人電流低減化,需檢討以 下三點: W冩入選擇電晶體 例如,對ΜΤ;元件個別設置寫人線,使電流僅流動於選 疋的]件之寫人線的技術,該技術可有效減少干擾。 ⑫被覆寫入線之所有表面 二磁輛材覆蓋寫入線之所有表面(上下面及側面)的技術 。精由以磁扼材包圍寫人線,可進—步提高寫人效率。 (D交換結合 使MTJ元件之記錄層(磁性材料)接觸至磁輛材(磁性材料) ’亚使MTJ之記錄層與磁輛材交換結合的技術。此處,交 換結合係指電能方面之交換相互作用關 之記錄層與磁軛材進行交換結合, 凡件 J捉回寫入效率。 圖5係適用前述及②之所有技術的磁性隨機存取記 O:\89\89360.DOC 4 -9- 1240415 憶體之MTJ元件及其附近的裝置構造之例。 MTJ兀件6配置於相互交叉之兩個寫入線4、5的交點。寫 入線5係連接至寫入選擇電晶體7。寫入線5之所有表面係以 磁軛材(NiFe等)8予以被覆。MTJ元件6直接配置於位在寫入 線5之上面的磁軛材8上。MTJ元件6之記錄層丨八係與磁軛材 8交換結合。 此處,於Ms為磁性層之飽和磁化、t為磁性層之厚度之情 形下,將Msxt定義為磁化量。 針對寫入線5之周圍的磁化量進行檢討下’得出寫入線5 之側面及下面為: EMsi! xti?=Msf xt* 其中,Ms’為磁軛材之飽和磁化,t,為磁軛材之厚度。 對此,於寫入線5之上面為: lMsiXti=Msxt + Msfxt? 八中Ms為MTJ元件之記錄層的飽和磁化,1為]^丁了元件 之記錄層的厚度。 因此,圖5之磁性隨機存取記憶體之以下關係成立: EMsi’xtnMsiXti。 根據圖5之裝置構造,就干擾方面可得到滿意之結果。但 至於寫入電流之值,僅能降低至丨mA左右。若假設寫入電 μ為1 mA,則流有該寫入電路的寫入選擇電晶體之尺寸(隧 道寬度)必須為1 μπι左右。又,如上所述,寫入選擇電晶體 係依每個]V[TJ元件而設。 因此,如欲構築含有256百萬位元或以上之記憶容量的磁 O:\89\89360.DOC 4 -10- 1240415 性隨機存取記憶體,則會成為不合乎實際的巨大的晶片尺 寸,與實用化的目標相去甚遠。 最大之問題點在於寫入再現性低。即,即使假設能夠以i mA的寫入電流進行寫入,但若重複進行覆寫,則會有十數 %之機率出現無法覆寫之現象(寫入成功率=約87%)。 推測八原因’由於重複覆寫過程中,被覆寫人線之磁輛 材(磁性材料)的磁化會殘留於寫入線之周方向,因此而有可 能產生磁軛材之導磁率變為極小之情形。 【發明内容】 本發明例之磁性隨機存取記憶體包含:含有用以記錄資 料之第-磁性層的記憶胞;用以賦予磁場至前述第一磁性 層的寫^線,·及覆蓋前述寫入線之全部或一部分的第二磁 性層;前述第一磁性層係與前述第二磁性層交換結合,且 月il述第一磁性層之第一磁化量Mslxtl及前述第二磁性層 中與前述第一磁性層交換結合之第一部分的第二磁化量 Ms2xt2的合計值,小於前述第二磁性層中除前述第一部分 、卜 弟—口F刀之主要部的第三磁化量Ms丨xtf之值。 中Ms 1係如述第一磁性層之飽和磁化,11係前述第一 磁性層之厚度,Ms2係前述第二磁性層之前述第一部分之飽 和磁化,t2係前述第二磁性層之前述第一部分之厚度,Ms, 係刚述第二磁性層之前述第二部分之主要部之飽和磁化, tf係W述第二磁性層之前述第二部分之主要部之厚度。 本發明例之磁性隨機存取記憶體包含:含有用以記錄資 料之第一磁性層的記憶胞;用以賦予磁場至前述第一磁性 O:\89\89360.DOC 4 -11- 1240415 層的寫入線;及霜芸奇、+、& ^ | ^ ;L寫入線之全部或一部分的第二磁 性層,前述第一磁性;备 乂 卜— 义、、卜 θ係一則述弟二磁性層交換結合,且 、J述弟了磁&層中與前述第—磁性層交換結合的第-部 分之厚f係設定為小於前述第二磁性層中除前述第一部分 以外之第二部分之主要部之厚度。 本”狀磁性隨機存取錢體包含:含有用以記錄資 ;''之弟一磁性層的記憶胞;用以賦予磁場至前述第一磁性 層的寫入線;及覆蓋前述寫八 呙入線之王部或一部分之第二磁 性層,前述第二磁性層係雨 曰你具有路出刖述寫入線之上面的凹 部;前述記憶胞係配詈於於 ^ 於刖述凹邰,刖述第一磁性層係於 該側面與前述第二磁性層交換結合。 【實施方式】 以下,辆細說明本發明例之磁性隨機存取記憶 體。 1、概要
本^月例係適用於含有以磁輛材(磁性材料)所被覆之寫 ^線的磁性隨機存取記憶體。磁姉由於具有使賦予MTJ 兀件之誘;磁场增大之作用,因而如使用該等磁軛式配線 技術,則基本上可葬由,丨、旦 J猎由夕里的寫入電流而有效反轉MTJ元 件之磁化方向。 又’本發明例係以磁軛式配線技術開發而成的交換結合 技術為4提,以進一步提高寫入效率。所謂交換結合技術 例如,係使MTJ元件接觸至磁軛材,並於…以元件之記錄 層與磁軛材之間產生電能上的交換相互作用之技術。 O:\89\89360.DOC 4 -12- 1240415
η ^ Ί工丨通揭:仔取記憶體中, 及下面,磁化量為: 听謂磁化置之概念。磁化量係 Ms」、磁性層之厚度為「t」 於寫入線5之側面 ZMsi 丨 xti,=Msfxtf
其中,Ms係MTJ元件之記錄層的飽和磁化,元件 之記錄層的厚度。 因此,在圖5之磁性隨機存取記憶體中,就磁化量而言, 以下關係成立:EMs/xt/c EMsiXti。 對此,在本發明例中,基於實驗結果,將MTJ元件之記 錄層(磁性材料)及與該記錄層交換結合之部分之磁軛材(磁 性材料)之總磁化量值設為小於覆蓋寫入線之其 他部分之磁軛材的磁化量EMSi,xti,之值。 EMsi’xmMsiXti 此處,當MTJ元件之記錄層含有n(n為複數)層之情形下, DMsiXti(i=l、2、3、…η)係含有該等η層之磁化量相加之值: EMsiXti - ZMsiχti + Ms2xt2 + Ms3xt3 + · _ _ + Msnxtn 〇 又’與MTJ元件之記錄層交換結合之部分的磁概材含有 m(m係複數)層之情形下,mSiXti(i=1、2、3、···m)係含有 該等m層之磁化量相加之值: O:\89\89360.DOC 4 -13- 1240415 同樣的,與MTU件之記錄層交換結合之部分的磁輕材 含有k(k係複數)層之情形下,(1=卜2、3、…幻係含有 該等k層之磁化量相加之值: ΣΜ3-xtMs2-xV+ Ms3-xt3-+ ... + Msk-xtk'. 如滿足前述關係’則接觸至MTJ元件之記錄層之部分之 磁概材的層構造與覆蓋寫人線之其他部分之磁耗材的層構 造可為相$ ’或者亦以同。又,構成接觸至MTJ元件之 記錄層之部分之磁扼材的材料與覆蓋寫人線之其他部分之 磁軛材的材料可為相互相同,或者亦可不同。 接觸至MT;元件之記錄層之部分之絲材與覆蓋寫入線 之其他部分的磁耗材具有同—層構造,且,由同_材料構 成之情料’如使接觸至肪元件之記錄層之部分之磁輛 材的厚度薄於覆盍寫人線之其他部分之磁扼材的厚度,則 可滿足前述關係。 如株用如此裝置構造,則可將寫
v u "·«·〜遇,千土 i m/v J 下。又,磁化置比11111(==1>131>^/此,>^,)越小,則寫入1 流之值越小,且,誤寫入亦可減少。 又,將磁輛材之磁化方向設定為該磁輛材所覆蓋之寫^ 線的延伸方向,藉此可實現寫人成功率之提高(誤寫入之& 少)。詳細說明如後述,然當磁化量比Rm設定為〇·9以下κ 果尤—疋為G.3以下時,已透過實驗結果確認具有顯著矣 本發明例係適用於寫入線, 惟寫入線可具有單獨作為寫 O:\89\89360.DOC 4 -14- 1240415 能:可具有寫入線以外之功能,例如作為讀取 =象例广下說明之例係以所謂交又點型胞陣列 。為+象’因而寫人線亦具有讀取線之功能。本發明例 限於交又點型胞陣列構造,亦可適用於例如兩條寫入線 之一條脫離MTJ元件而設之胞陣列構造,例如,一 +曰 體_一 MTJ胞陣列構造等。 私曰曰 2 ·例一 肖圖6係本發明之例一之磁性隨機存取記憶體之主要部的 裝置構造圖。圖7係圖6之構造的三次元立體圖。 寫入線4係向X軸方向延伸,寫入線5係向γ軸方向延伸。 寫入線4、5由例如Cu構成。MJT元件6係配置於該等相互交 又之兩條寫入線4、5的交點。MTJ元件6具有長方形狀,例 如X軸方向長、γ軸方向短。該情形下,MTJ元件6之磁化容 易轴為X車由。 MTJtl件6包含:例如,記錄層(磁性層)1A、固定層(磁性 層)1B、通道障壁層2及反磁性層3。MTJ元件6之反磁性層3 係配置於寫入線4側。反磁性層3由例如ptMn,c〇Fe等構成 。MTJ元件6之記錄層ία係配置於寫入線5側。記錄層丨八由 例如NiFe等構成。 MTJtl件6之固定層1B係接觸至反磁性層3,其磁化方向係 固定。固定層1B由例如NiFe構成。通道障壁層2係配置於記 錄層1A與固定層1B之間。通道障壁層2由例如Al2〇3構成。 寫入線5係藉由磁軛材(磁性材料)8所覆蓋。磁軛材8由例 如NiFe構成。磁軛材8之導磁率大於記錄層1 a之導磁率。磁 O:\89\89360.DOC 4 -15- 1240415 軛材8較記錄層1A更具有高飽和磁通密度。 於MTJtl件6所在部分以外的部分,磁軛材8係以幾乎均 一之厚度t’包圍寫入線5之周圍。如將mTJ元件6所在部分以 外之部分之磁軛材8的飽和磁化設為Ms,,則MTJ元件6所在 部分以外之部分之磁性層(磁軛材)的磁化量為: MTJ το件6之記錄層丨八係與覆蓋寫入線5之磁軛材8交換 結合。例如,MTJ元件6之記錄層^係接觸於磁軛材8,並 於MTJ兀件6之記錄層丨入與磁軛材8之間產生電能之交換相 互作用。 MTJ元件6所在部分之磁軛材8的厚度t2係薄於MTJ元件6 所在部分以外之部分的厚度(平均値片,。如將撾以元件6之記 錄層1A之厚度设為tl、將記錄層丨八之飽和磁化設為 (=Ms),而將MTJ元件6所在部分之磁輛材8的飽和磁化設為 Ms2 ( Ms ),則MTJ元件6所在部分之磁性層(記錄層+磁軛 材)之磁化量的合計值為: IMSiXti =Msl xtl + Ms2xt2 =Msxtl + Ms?xt2。 本發明例中’如上所述,MTJ元件6之記錄層以及與該記 錄層1A父換結合之部分之磁軛材8的總磁化量吒之值 係設U小於覆蓋寫入線5之其他部分之磁輛材8的磁化量 EMs/xti’之值。 ^MSiXti< EMsi?xti? 3 ·例二 O:\89\89360.DOC 4 -16- 1240415 圖8係本發明之— 裝置構造圖。—則生隨機存取記憶體之主要部的 X軸(磁化=構""之特徵在於,與例—相比,Μτ;元件6之 4⑹方向之端部乃接觸至磁 ,MTJ元件6之記錄芦 W月Φ下 址合。關於直仙古 及側面處與磁軛材8交換 …M於其他方面,與例-完全相同。 ;中MTItL件6之記錄層及與該記 部分之磁軛材8的洎磁介曰νλ;Γ 兴。〇之 扪〜磁化罝以^%之值亦設定為小於覆芸 ’’、’入線5之其他部分之磁輛材8的磁化量[MSi,xt.,之值。 4 .例三 1 圖係本I明之例二之磁性隨機存取記憶體之主要部 裝置構造圖。 本例之4置構造之特徵在於,與例二相比,贿元件6之 正下方無仙材,即,贿元件6之下面直接接觸至寫入線 5之上面,而不需經由磁軛材。 由此,贿元件6僅於該又轴(磁化容易轴)方向之端部接 觸至磁輛材8。該情形下,MTJ元件6之記錄層係於該侧面 與磁輛材8交換結合。關於其他方面,與例二完全相同。 於本例中,MTJ兀件6之記錄層及與該記錄層交換結合之 部分之磁軛材8的總磁化量ΣΜ\ΧίΑ值亦設定為小於覆蓋 寫入線5的其他部分之磁軛材8的磁化量吖%,之值。 5 ·例四 圖10係本發明之例四之磁性隨機存取記憶體之主要部 裝置構造圖。 、 O:\89\89360.DOC 4 -17- 1240415 本例之衣置構造之特徵在於,與例一相比,磁輛材8僅覆 盍寫入線5之一部分。本例中,磁軛材8僅配置於兩條寫入 線4、5之交點,即MTJ元件6所在之部分。至於其他方面均 與例一完全相同。 於本例中,MTJ元件6之記錄層與磁軛材8交換結合。又 ,MTJ元件6之記錄層及與該記錄層交換結合之部分之磁軛 材8的總磁化量值係設定為小於覆蓋寫入線5的 其他部分之磁軛材8的磁化量ZMSi,xti,之值。 6 ·例五 圖11係本备明之例五之磁性隨機存取記憶體之主要部的 裝置構造圖。 本例之扁置構造之特徵在於,與例一相比,元件6之 磁化容易軸為Y軸。即,M17元件6具有χ軸方向短、γ轴方 向長之長方形狀。關於其他方面,與例一完全相同。 於本例中,MTJ元件6之記錄層係與磁軛材8交換結合。 又,以!77〇件6之記錄層及與該記錄層交換結合之部分之磁 輛材8的總磁化量SMSiXti之值係設定為小於覆蓋寫入線^ 的,、他口p刀之磁幸厄材8之磁化量之值。 7 ·例六 圖12係本發明之例六之磁性隨機存取記憶體之主要部的 裝置構造圖。 本例之裝置構造之特徵,與例一相比,在於寫入線5之下 面未t磁姉8覆蓋之點。關於其他方面,與例_完全相同 / 1*月开V下相較於以磁軛材8覆蓋寫入線5之所有表面之 O:\89\89360.DOC 4 -18- 1240415 ^形,可藉由製造工序數之減少而得到降低成本之效果。 於本例中,MTJ元件6之記錄層亦與磁軛材8交換結合, 且’ ΜΊ7元件6之記錄層及與該記錄層交換結合之部分之磁 軛材8的總磁化量加外之值係設定為小於覆蓋寫入線$ 的其他部分之磁軛材8之磁化量EMSi,xV之值。 再者,本例之情形,V係MTJ元件6所在部分以外的部分 ,且表不磁軛材8所在部分之磁軛材8的厚度(平均値)。 8 ·例七 圖13係本發明之例七之磁性隨機存取記憶體之主要部的 叙置構造圖。 本例之設置構造之特徵,與例一相,在於寫入線5之側 面未被磁軛材8覆蓋之點。關於其他方面,與例一完全相同 。該情形下,相較於以磁軛材8覆蓋寫入線5之全面之情形 ,可藉由製造工序數之減少而得到降低成本之效果。 於本例中,MTJ元件6之記錄層係與磁軛材8交換結合, 且MTJ元件6之δ己錄層及與該記錄層交換結合之部分之磁 輛材8的總、磁化量加外之值係設定為小於覆蓋寫入線5 的其他部分之磁軛材8的磁化量ΣΜδι,χ^,之值。 再者,於本例之情形中,ti,亦係MTJ元件6所在部分以外之 部分,且表不磁軛材8所在部分之磁軛材8的厚度(平均値)。 9 ·例八 圖14係本發明之例八之磁性隨機存取記憶體之主要部的 裝置構造圖。 本例之 < 置構^之特徵,與例一相比,在於於MU元件 O:\89\89360.DOC 4 -19- 1240415 之記錄層1A與磁軛材8之間配置有非磁性層9之點。非磁性 層9由例如Ru構成。關於其他方面,與例一完全相同。 該情形下,MTJ元件6之記錄層1A係介由非磁性層9與磁 軛材8交換結合。而且,MTJ元件6之記錄層1A及與該記錄 層1A父換結合之部分之磁|厄材8的總磁化量ZMSiX^之值係 設定為小於覆蓋寫入線5的其他部分之磁軛材8的磁化量 EMs/xt/之值。 10 ·磁輛材之磁化方向及寫入電流之流向 圖15及圖16係表示本發明之磁軛材之磁化方向的例。 本發明例中,磁軛材8之磁化方向宜始終朝向寫入線5之 延伸之方向,即朝向γ軸方向。採用如此構造可避免習知之 問題,即,磁輛材8之磁化因寫入動作之反復而歹堯留於寫入 線5之周方向,而降低磁軛材8之導磁率的問題。 圖15之例中,磁軛材8之磁化係向γ軸方向(自紙面之面前 位置向内的方向)或接近γ軸方向,又,圖Μ之例中,磁輕 材8之磁幻系向γ軸方向(自紙面之内側向面前位置的方向) 或接近Υ軸方向。 該情形下,MTJ元 向寫入線5之寬度 J元件6之磁化容易軸例如為X軸。 件6之記錄層1Α之磁化係X軸方向,即 方向(對應資料值,向右或向左)。 5之寫入電流的 圖17及圖18係本發明之流動於寫入線4 流向之例。 通系,寫入線4、5中之一條传妹當、、六私士 .^ ^ 卞係、、、工$机動有朝向固定方向 -入电流’另-條則流動有朝向對應寫人資料之值之方 O:\89\89360.DOC 4 -20- 1240415 向的寫入電流。 干,之例中,寫入線4係經常流動有朝向固定方向之寫入 p ’以磁輛材8覆蓋之寫入線$則流動有朝向對應寫入資 2值之方向的寫入電流。該情形下,㈣元件6之磁化容 易軸必須為X軸。 圖18之例中,寫入線4係流動有對應寫入資料之值之方向 :寫;:電流’且以磁輛材8覆蓋之寫人線5係經常流動有朝 °固疋方向之寫入電流。該情形下,Μτ 軸必須為Υ軸。 谷易 11 ·實驗結果(效果) 以下,具體說明本發明之效果。 ^ 件中σ又疋胞寬約為〇·4 ,胞長約為1.2 /m,並 设定MTJ元件盘盆-Γ ^ /、/、正下方之寫入線(數字線)之間隔約為15() 又MTJ兀件之記錄層使用5 nm左右之NiFe膜。 汶N形下,如為不使用磁軛式配線技術之磁性隨機存取 記憶體,則寫入動作 ώ 子取
丨户尸坏而之冩入電流的平均值約為1〇 mA 。又’如為使用磁輕式配線技術之磁性隨機存取記憶體, 則寫入動作所需之寫人電流的平均值約為5心。
又,根據具有如圖5所示之裝置構造的磁性隨機存取 體,寫入動作所需之寫人電流的平均值可減少至imA ^本發明例中,進一步將MTJ元件之記錄層及與該記錄層 父換結合之部分之磁輛材的總磁化量之值設定為 J ;後孤寫入線之的其他部分的磁軛材之磁化量”, 之值’猎此可將寫入動作所需之寫入電流的平均值減少至1 O:\89\89360.DOC 4 -21 - 1240415 mA以下。 圖19係表不本發明例之實驗效果(效果)。 說明本 此處,基於磁化量比(ZMSixti/EMSl,xV)之參數 發明例之效果。 根據本發明例可知,磁化量比經常為1以下。又,磁化量 越小,=人電流之平均值亦越小,從而可提高寫人效率里 根據實驗結果,藉將磁化量比設定為01左右,而可 入電流之值為(U mA左右。其結果,例如,於磁性隨機存 取§己憶體中設置寫人選擇電晶體’可減少干擾(半選擇胞之 誤寫入Ή,即使於晶片内設有寫入選擇電晶體,因其尺 寸(随道寬度)極小(約〇」㈣,因而可實現可用於實際之曰 片尺寸。 T aa 進而 方面, 效果。 ^根據實驗結果可知,纟寫入成功率(寫入再現性) 藉由將磁化量比設為〇·9以下或〇·3以下,可産生顯著 在磁化量比為!左右之情形下,寫入成功率為略超出8〇% ,但如將磁化量比較在G_9以了,則寫入成㈣會驟升至 95%左右。進而,如將磁化量比設定在〇3以下,則寫入成 功率幾乎為100%。 寫入成功率提高之原因之一 ’如圖15及圖16所示,在於 使磁軛材8之磁化方向朝向寫入線5延伸之方向。即,磁軛 材8之殘留磁化㈣大致朝向配線延伸之方向,目而於其後 之寫入動作中,磁軛材之導磁率可增大至1〇〇〇左右。 如此,根據本發明例,可將寫入效率較習知提高一位數以 O:\89\89360.DOC 4 -22- 1240415 上。即,可使寫入電流之值為i mA以下,甚至,為〇1 mA 以下。寫入成功率(寫入再現性)亦可藉磁化量比為〇 9以下而 確保為95%,藉磁化量比為〇·3以下而可達到幾乎為1〇〇%。 再者’根據實驗,進而確認以下方面。 MTJ元件之記錄層之磁化方向與磁軛材之磁化方向相同(平 行狀悲)之情形下,會形成洩漏磁場輔助交換結合之狀態, 進而,可將寫入電流之值為〇·〇5 mA以下。又,MTJ元件之 1錄層之磁化方向與磁軛材之磁化方向相反(反平行狀態) 守寫入電流之值可為〇· 1 mA以下,同時避免產生自晶片 外部的對磁場之干擾。 進而,MTJ兀件之記錄層的磁化方向與磁軛材的磁化方 向正又之日守,可提南磁輛材(磁性層)之導磁率,或降低寫入 電流等。 如抓用MTJtg件之附近藉寫入電流而發熱的構成,則可 使寫入電流之值為〇 · 〇 5 m a以下。 12 ·其他 本發明例亦可適用於配置於MTJ元件之正上方的寫入線 。即,以磁輛材覆蓋配置於心元件之正上方之寫入線, 亚使MTJ兀件之記錄層與該磁軛材交換結合。然後,亦可 將MTJ元件之記錄層及與該MTJ元件交換結合之部分之磁
辆材的總磁化量ΣΜ,之值設定為小於覆蓋被配置於MTJ 7C件正上方之寫入線之其他部分之磁軛材的磁化量 EMsi’xti’之值。
本發明例係,適用於未藉由導電材料(磁性材料)將MTJ O:\89\89360.DOC 4 -23- 1240415
元件與被磁概覆蓋之寫入線進行電性連接之情开 η 几件與寫人線亦可藉由絕緣㈣m P J 對應本發明例之適用,MT;元件 如,mtj元件t , ^ y狀未特別限定。例 質相同。 為〃寫入線之寬度實 單獨使用 亦可將兩 前述第一例〜第八例之構造可分別 個以上進行組合而使用。 13 ·總結 如上所述,根據本發明例,可實現藉提高寫人效率 氏寫入電流,並同時實現無誤寫人之高寫人再現性。 附加優點及修訂將附隨於已成熟之技藝產生 :中之廣義特徵,不得受限於本申請書中所揭示及= :細内谷及,表實施例。在不挣離追加中請及其同 :文件中所定義之一般概念的精神或範圍内,得於未來提 出不同的修訂内容。 【圖式簡單說明】 圖1係習知之磁性隨機存取記憶體的立體圖; 圖2係寫入動作的原理圖; 圖3係讀取動作的原理圖; 圖4係利用磁輛式配線技術提升寫入效率之效果圖; 圖5係習知之磁性隨機存取記憶體之剖面圖; 圖6係本發明例一之磁性隨機存取記憶體的剖面圖; 圖7係本發明例一之磁性隨機存取記憶體的立體圖; 圖8係本發明例二之磁性隨機存取記憶體的立體圖; O:\89\89360.DOC 4 -24- 1240415 圖9係本發明例三之磁性隨機存取記憶體的立體圖,· 圖1 〇係本發明例四之磁性隨機存取記憶體的立體圖; 圖11係本發明例五之磁性隨機存取記憶體的立體圖; 圖12係本發明例六之磁性隨機存取記憶體的立體圖,· 圖13係本發明例七之磁性隨機存取記憶體的立體圖; 圖14係本發明例八之磁性隨機存取記憶體的立體圖; 圖15係覆蓋寫人線之磁輛材之磁化方向的立體圖; 圖16係覆蓋寫入線之磁輛材之磁化方向的立體圖; 圖Π係流於寫入線之寫入線電流之方向的立體圖; 圖18係流於寫入線之寫入線電流之方向的立體圖; 圖19係磁化量比與寫入電流寫 ° 圖式代表符號說明】 成功率之關係圖。 ΙΑ、1Β 磁性層(強磁性層) 2 絕緣層(通道障壁) 3 反磁性層 4、5 寫入線 6 MTJ元件 7 寫入選擇電晶體 8 磁輛材 9 非磁性層 Rm 磁化量比 Ms 記錄層之飽和磁化 t 記錄層之厚度 F §己錄層之寬度 Η 磁場 O:\89\89360.DOC 4 -25-
Claims (1)
1240415 拾、申請專利範圍: L 一種磁性隨機存取記憶體,其包含: 3有用以記錄資料之第一磁性層的記憶胞; 具有賦予磁場至前述第一磁性層之功能的寫入線;及 覆盍前述寫入線之全部或部分的第二磁性層; ,前述第一磁性層係與前述第二磁性層交換結合,且, 岫述第一磁性層之第一磁化量Mslxti及前述第二磁性層 中與别述第一磁性層交換結合之第一部分之第二磁化量 Ms2xt2的合計值係小於前述第二磁性層中除前述第一部 分以外之第二部分之主要部的第三磁化量Ms,xt,之值。 (其中,Msl係前述第一磁性層之飽和磁化,u係前述 第一磁性層之厚度,Ms2係前述第二磁性層之前述第一部 刀之餘和磁化,t2係别述第二磁性層之前述第一部分之厚 度,Ms’係前述第二磁性層之前述第二部分之主要部之飽 和磁化,t,係前述第二磁性層之前述第二部分之主要部之 厚度。) 2·如申請專利範圍第1項之磁性隨機存取記憶體,其中將前 述第一及第二磁化量之合計値除以前述第三磁化量之値 所得之值係0.9以下。 如申明專利範圍第1項之磁性隨機存取記憶體,其中將前 述第一及第二磁化量之合計値除以前述第三磁化量之値 所得之值係0.3以下。 4·如申請專利範圍第1項之磁性隨機存取記憶體,其中前述 第二磁性層之磁化係朝向前述寫入線之長度方向。 O:\89\89360.DOC 5 1240415 从中π專利圍第4項之磁性隨機存取記憶體,其中前述 第性層之磁化係朝向前述寫入線之寬度方向。 、、申月專圍第5項之磁性隨機存取記憶體,其中於前 述寫入線中係流動有具有對應寫入資料之值的流向之寫 11 〜申明專利圍第4項之磁性隨機存取記憶體,其中前述 第一磁性層之磁化係朝向前述寫入線之長度方向。 .如申請專利範圍第7項之磁性隨機存取記憶體,其中於前述 寫入線中係流動有常保有固定方向的流向之寫入電流。 .如申請專利範圍第旧之磁性隨機存取記憶體,1中前述 弟二磁性層之導磁率大於前述第—磁性層之導磁率。 •如申睛專利範圍第i項之磁性隨機存取記憶體,其中前述第 -磁性層係較前述第—磁性層更具有高飽和磁通密度。 種磁性隨機存取記憶體,其包含·· 含有用以記錄資料之第一磁性層的記憶胞; 予磁場至前述第一磁性層之功能的寫入線;及 是现月’j述寫人線之全部或部分的第二磁性層; 二前Ϊ第一磁性層係與前述第二磁性層交換結合,且, :述弟二磁性層中與前述第一磁性層交換結合之 分的厚度係設定為小前 八 別11弟一磁性層中除前述第一部 71卜之弟二部分之主要部的厚度。 12_ = 項之磁性隨機存取記憶體’其中前 寫入選擇電晶體。 肖心擇月⑷己憶胞之 O:\89\89360.DOC 5 1240415 於 前 13.如申請專利範圍第u項之磁性隨機存取記憶體,其中 箾述第磁性層與第二磁性層之間配置有非磁性層。 14·如申μ專利範圍第丨3項之磁性隨機存取記憶體,其中 述非磁性層係Ru。 15. 如申明專利範圍第u項之磁性隨機存取記憶體,其中前 述第一磁性層係配置於前述寫入線之上部。 16. 如申明專利範圍第15項之磁性隨機存取記憶體,其中前 述第二磁性層係至少覆蓋前述寫入線之側面或下面。 17. 如申請專利範圍第u項之磁性隨機存取記憶體,其中前 述第二磁性層係僅配置於前述記憶胞之附近。 18. 如申請專利範圍第u項之磁性隨機存取記憶體,其中前 述第二磁性層之前述第一部分的層構造係與前述第二磁 性層之前述第二部分的層構造相同。 19. 如:請專利範圍第u項之磁性隨機存取記憶體,其中構 :前述第二磁性層之前述第一部分的材料係與構成前述 第二磁性層之前述第二部分的材料相同。 20. 如申請專利範圍第n項之磁性隨機存取記憶體 ^ 八 T 月1J 述弟-磁性層係藉由寫人動作時流動於前述寫人線 入電流而加熱。 21. 如:請專利範圍第Η項之磁性隨機存取記憶體,其中前 述第二磁性層之磁化係朝向前述寫入線之長度方向引 22. 如以㈣範圍第則之磁性隨機存取記憶又體,其中前 述第一磁性層之磁化係朝向前述寫入線之寬度方。^ 23. 如申請專利範圍第22項之磁性隨機存取記憶又體,向其。中於 O:\89\89360.DOC 5 1240415 線中係流動有具有對應寫入資料之值的流向之 24.^申料利範圍第21項之磁性隨機存取記憶體,盆中前 迷:―磁性層之磁化係朝向前述寫入線之長度方向。 •Γ請專利範圍第24項之磁性隨機存取記憶體中於 :述寫入線中係流動有常保有固定方向的流向之寫入電 26·:申請專利範圍第U項之磁性隨機存取記憶體,"前 1二磁性層之導磁率Μ前述第—磁性層之導磁率。 •如申請專利範圍第U項之磁性隨機存取記憶體 ;第二磁性層係較前述第-磁性層更具有高飽和磁通密 28. 如申請專利範圍第u項之磁性隨機存取記憶體,复 述弟-磁性層係於其下面及側面與前述第二磁性層交換 結合。 、 29. —種磁性隨機存取記憶體,其包含·· 含有用以記錄資料之第—磁性層的記憶胞; 具有賦予磁場至前述第一磁性層之功能的寫入線;及 覆蓋前述寫入線之全部或部分的第二磁性層; $述第二磁性層係包含露出前述寫入線之上面的凹邱 ;前述記憶胞係配置於前述凹部;前述第一磁性層係於 其側面與前述第二磁性層交換結合。 3〇.如申請專利範圍第29項之磁性隨機存取記憶體,其中前 述寫入線係連接有於寫入動作時用以選擇前述記憶胞之 O:\89\89360.DOC 5 -4 - 1240415 寫入選擇電晶體。 1 ·如申凊專利範圍第29項之磁性隨機存取記憶體,其中前 述第一磁性層與第二磁性層之間配置有非磁性層。 32.如申凊專利範圍第3丨項之磁性隨機存取記憶體,其中前 述非磁性層係Ru。 33·如申请專利範圍第29項之磁性隨機存取記憶體,其中前 述第磁性層係配置於前述寫入線之上部。 34·如申清專利範圍第33項之磁性隨機存取記憶體,其中前 述第二磁性層係至少覆蓋前述寫入線之側面或下面。 3 5·如申凊專利範圍第29項之磁性隨機存取記憶體,其中前 述第二磁性層係僅配置於前述記憶胞之附近。 3 6.如申請專利範圍第29項之磁性隨機存取記憶體,其中前 述第一磁性層係藉由寫入動作時流動於前述寫入線之寫 入電流而加熱。 37·如申請專利範圍第29項之磁性隨機存取記憶體,其中前 述第二磁性層之磁化係朝向前述寫入線之長度方向。 3 8.如申請專利範圍第37項之磁性隨機存取記憶體,其中前 述第一磁性層之磁化係朝向前述寫入線之寬度方向。 39·如申請專利範圍第38項之磁性隨機存取記憶體,其中於 W述寫入線中係流動有具有對應寫入資料之值的流向之 寫入電流。 40·如申請專利範圍第37項之磁性隨機存取記憶體,其中前 述第一磁性層之磁化係朝向前述寫入線之長度方向。 41 ·如申請專利範圍第40項之磁性隨機存取記憶體,其中於 O:\89\89360.DOC 5 1240415 前述寫入線中係流動有常保有固定方向的流向之寫入電 42. 如申請專利範圍第29項之磁性隨機存取記憶體,其中前 述第二磁性層之導磁率大於前述第一磁性層之導磁率。 43. 如申請專利範圍第29項之磁性隨機存取記憶體,其中前述 第二磁性層較前述第一磁性層更具有高飽和磁通密度。 44. 如申請專利範圍第29項之磁性隨機存取記憶體,其中前 述第一磁性層係於其下面及側面與前述第二磁性層交換 結合。 O:\89\89360.DOC 5 -6 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340043A JP3906145B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200425511A TW200425511A (en) | 2004-11-16 |
TWI240415B true TWI240415B (en) | 2005-09-21 |
Family
ID=32212146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092132737A TWI240415B (en) | 2002-11-22 | 2003-11-21 | Magnetic random access memory |
Country Status (6)
Country | Link |
---|---|
US (1) | US6927468B2 (zh) |
EP (1) | EP1422720A3 (zh) |
JP (1) | JP3906145B2 (zh) |
KR (1) | KR100636769B1 (zh) |
CN (1) | CN100350499C (zh) |
TW (1) | TWI240415B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
US6909633B2 (en) * | 2002-12-09 | 2005-06-21 | Applied Spintronics Technology, Inc. | MRAM architecture with a flux closed data storage layer |
US7477538B2 (en) * | 2003-06-20 | 2009-01-13 | Nec Corporation | Magnetic random access memory |
JP4868431B2 (ja) * | 2003-10-10 | 2012-02-01 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
JP4438375B2 (ja) * | 2003-10-21 | 2010-03-24 | Tdk株式会社 | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
JP4569231B2 (ja) * | 2004-09-07 | 2010-10-27 | Tdk株式会社 | 磁気メモリ及びその製造方法 |
JP2006080387A (ja) * | 2004-09-10 | 2006-03-23 | Tdk Corp | 磁気メモリ |
JP2007059865A (ja) * | 2005-07-27 | 2007-03-08 | Tdk Corp | 磁気記憶装置 |
US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
JP5092384B2 (ja) * | 2006-12-15 | 2012-12-05 | Tdk株式会社 | 磁気記憶装置、磁気記憶方法 |
JP2008159613A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
US7974119B2 (en) * | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
TWI483248B (zh) * | 2011-09-08 | 2015-05-01 | Inotera Memories Inc | 自旋轉移力矩隨機存取記憶體 |
JP6220282B2 (ja) * | 2013-08-26 | 2017-10-25 | 東芝メモリ株式会社 | 半導体装置 |
JP6216403B2 (ja) * | 2016-03-22 | 2017-10-18 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748524A (en) * | 1996-09-23 | 1998-05-05 | Motorola, Inc. | MRAM with pinned ends |
JP4226679B2 (ja) * | 1998-03-23 | 2009-02-18 | 株式会社東芝 | 磁気記憶装置 |
DE19836567C2 (de) * | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
JP2001067862A (ja) * | 1999-09-01 | 2001-03-16 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
US20020055190A1 (en) * | 2000-01-27 | 2002-05-09 | Anthony Thomas C. | Magnetic memory with structures that prevent disruptions to magnetization in sense layer |
JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
KR100390977B1 (ko) * | 2000-12-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
US6603678B2 (en) * | 2001-01-11 | 2003-08-05 | Hewlett-Packard Development Company, L.P. | Thermally-assisted switching of magnetic memory elements |
CN100466322C (zh) * | 2001-01-19 | 2009-03-04 | 松下电器产业株式会社 | 磁存储元件、其制造方法和驱动方法、及存储器阵列 |
JP2002246566A (ja) * | 2001-02-14 | 2002-08-30 | Sony Corp | 磁気メモリ装置 |
US6413788B1 (en) * | 2001-02-28 | 2002-07-02 | Micron Technology, Inc. | Keepers for MRAM electrodes |
US6475812B2 (en) * | 2001-03-09 | 2002-11-05 | Hewlett Packard Company | Method for fabricating cladding layer in top conductor |
JP3576111B2 (ja) * | 2001-03-12 | 2004-10-13 | 株式会社東芝 | 磁気抵抗効果素子 |
US6538920B2 (en) * | 2001-04-02 | 2003-03-25 | Manish Sharma | Cladded read conductor for a pinned-on-the-fly soft reference layer |
US6404674B1 (en) * | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
TW536425B (en) | 2001-05-30 | 2003-06-11 | Cam Tecnologie S P A | A static mixer and a process for producing dispersions, in particular dispersions of liquid fuel with water |
US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
US6559511B1 (en) * | 2001-11-13 | 2003-05-06 | Motorola, Inc. | Narrow gap cladding field enhancement for low power programming of a MRAM device |
US6661688B2 (en) * | 2001-12-05 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Method and article for concentrating fields at sense layers |
JP3875627B2 (ja) * | 2001-12-18 | 2007-01-31 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP2003197875A (ja) | 2001-12-28 | 2003-07-11 | Toshiba Corp | 磁気記憶装置 |
TWI266443B (en) | 2002-01-16 | 2006-11-11 | Toshiba Corp | Magnetic memory |
JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
JP3596536B2 (ja) * | 2002-03-26 | 2004-12-02 | ソニー株式会社 | 磁気メモリ装置およびその製造方法 |
JP3993522B2 (ja) | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
US6597049B1 (en) * | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
JP3959335B2 (ja) | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP4095498B2 (ja) | 2003-06-23 | 2008-06-04 | 株式会社東芝 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
-
2002
- 2002-11-22 JP JP2002340043A patent/JP3906145B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-06 US US10/379,915 patent/US6927468B2/en not_active Expired - Fee Related
- 2003-03-06 EP EP03004882A patent/EP1422720A3/en not_active Withdrawn
- 2003-11-21 CN CNB2003101183302A patent/CN100350499C/zh not_active Expired - Fee Related
- 2003-11-21 TW TW092132737A patent/TWI240415B/zh not_active IP Right Cessation
- 2003-11-21 KR KR1020030082940A patent/KR100636769B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040045350A (ko) | 2004-06-01 |
CN100350499C (zh) | 2007-11-21 |
TW200425511A (en) | 2004-11-16 |
JP2004179192A (ja) | 2004-06-24 |
US20040100818A1 (en) | 2004-05-27 |
KR100636769B1 (ko) | 2006-10-23 |
CN1503269A (zh) | 2004-06-09 |
EP1422720A3 (en) | 2004-07-21 |
EP1422720A2 (en) | 2004-05-26 |
US6927468B2 (en) | 2005-08-09 |
JP3906145B2 (ja) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI240415B (en) | Magnetic random access memory | |
JP3942931B2 (ja) | 磁気メモリセル | |
JP3942930B2 (ja) | トンネル接合メモリセル | |
JP5181672B2 (ja) | 磁気ランダムアクセスメモリ | |
CN100576344C (zh) | 用于高密度mram应用的合成铁氧磁材料传感层 | |
JP4595541B2 (ja) | 磁気ランダムアクセスメモリ | |
CN110268515B (zh) | 磁壁移动型磁记录元件及磁记录阵列 | |
JP5461683B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2007305629A (ja) | スピン注入型磁化反転素子 | |
CN110061127A (zh) | 磁隧道结的形成方法及磁阻式随机存储器 | |
US7826254B2 (en) | Magnetic storage device and method for producing the same | |
JP2002289807A (ja) | 磁気メモリ装置および磁気抵抗効果素子 | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
US7042036B2 (en) | Magnetic memory using single domain switching by direct current | |
US7352613B2 (en) | Magnetic memory device and methods for making a magnetic memory device | |
US7193259B2 (en) | Thermally written magnetic memory device | |
JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
JP2001217479A (ja) | 磁気トンネル接合素子及びそれを用いた磁気メモリ | |
TW200839760A (en) | Magnetic memory and method for manufacturing the same | |
JP2006310423A (ja) | 磁気メモリ及びその製造方法 | |
JP2003258209A (ja) | 磁気抵抗効果素子及びこれを用いたメモリ | |
JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ | |
JP4957054B2 (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |