KR100636769B1 - 자기 랜덤 액세스 메모리 - Google Patents

Abstract

기입선은 요크재에 의해 피복된다. MTJ 소자의 기록층은 요크재와 교환 결합하고 있다. MTJ 소자의 기록층과 그 기록층과 교환 결합하는 부분의 요크재와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선을 덮는 것 이외의 부분의 요크재의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작다.

기록층, 고정층, 터널 배리어층, MTJ 소자, 요크재

Description

자기 랜덤 액세스 메모리{MAGNETIC RANDOM ACCESS MEMORY}

도 1은 종래의 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 2는 기입 동작의 원리를 나타내는 도면.

도 3은 판독 동작의 원리를 나타내는 도면.

도 4는 요크를 갖는 배선 기술에 의한 기입 효율 향상의 효과를 나타내는 도면.

도 5는 종래의 자기 랜덤 액세스 메모리를 도시하는 단면도.

도 6은 본 발명의 제1 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 단면도.

도 7은 본 발명의 제1 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 8은 본 발명의 제2 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 9는 본 발명의 제3 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 10은 본 발명의 제4 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 11은 본 발명의 제5 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 12는 본 발명의 제6 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 13은 본 발명의 제7 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 14는 본 발명의 제8 실시예에 따른 자기 랜덤 액세스 메모리를 도시하는 사시도.

도 15는 기입선을 덮는 요크재의 자화 방향의 예를 나타내는 사시도.

도 16은 기입선을 덮는 요크재의 자화 방향의 예를 나타내는 사시도.

도 17은 기입선에 흐르는 기입 전류 방향의 예를 나타내는 사시도.

도 18은 기입선에 흐르는 기입 전류 방향의 예를 나타내는 사시도.

도 19는 자기 볼륨비와 기입 전류 및 기입 패스율과의 관계를 나타내는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

1A : 기록층(자성층)

1B : 고정층(자성층)

2 : 터널 배리어층

3 : 반자성층(3)

5 : 기입선

6 : MTJ 소자

8 : 요크재

본 발명은 고기입 재현성과 고기입 효율을 동시에 갖는 자기 랜덤 액세스 메모리(MRAM:Magnetic Random Access Memory)에 관한 것이다.

불휘발성, 고속성, 및 대용량화를 동시에 갖는 바람직한 메모리로서, 자기 랜덤 액세스 메모리의 연구 및 개발이 진행되고 있다.

자기 랜덤 액세스 메모리의 메모리 셀로서는, GMR(Giant Magneto-Resistance) 소자 또는 MTJ(Magnetic Tunneling Resistance) 소자가 알려져 있다. 데이터 판독에 있어서, MTJ 소자를 이용한 메모리는 GMR 소자를 이용한 메모리에 비해 큰 신호량을 확보할 수 있기 때문에, 현재로서는 MTJ 소자를 이용한 자기 랜덤 액세스 메모리의 연구 및 개발이 한창 진행되고 있다.

도 1은 MTJ 소자를 이용한 자기 랜덤 액세스 메모리의 셀 어레이 구조의 예를 도시하고 있다.

MTJ 소자의 기본 구조는 2개의 자성층(강자성층)(1A, 1B)이 절연층(터널 배리어)(2)을 협지한 구조이다. 셀 데이터는 2개의 자성층(1A, 1B)의 자화 방향이 평행한지 또는 반평행한지에 의해 판단된다. 여기서, 평행이란 2개의 자성층(1A, 1B)의 자화 방향이 동일한 것을 의미하며, 반평행이란 2개의 자성층(1A, 1B)의 자 화 방향이 역방향인 것을 의미한다.

반강자성층(3)은 자성층(1B)의 자화 방향을 고정한다. 자화 방향이 고정된 자성층(1B)은 고정층 또는 핀층이라 한다. 자계에 의해 자화 방향이 변화하는 자성층(1A)은 기록층 또는 자유층이라 한다.

기입은 도 2에 도시한 바와 같이, 우측 방향 또는 좌측 방향의 자계를 자성층(1A)에 작용시킴으로써 행한다. 판독은 도 3에 도시한 바와 같이, MTJ 소자의 저항값을 검출함으로써 행한다. MTJ 소자의 자화 방향이 평행일 때, MTJ 소자의 터널 배리어의 터널 저항은 가장 낮아진다. 이 상태를 예를 들면, "0" 상태로 한다. MTJ 소자의 자화 방향이 반평행일 때, MTJ 소자의 터널 배리어의 터널 저항은 가장 높아진다. 이 상태를 예를 들면, "1" 상태로 한다.

자기 랜덤 액세스 메모리의 최대 과제는 기입 전류의 저감이다. 그러나, MTJ 소자를 이용한 메모리에서는, 기입 전류값이 이상적인 값보다도 크며(8∼10mA), 또한 기입 전류값의 변동이 비트선 사이에서 크기 때문에, 오기입이 발생하는 등의 문제가 있다.

따라서, 자기 랜덤 액세스 메모리를 실용화하기 위해서는, 기입 전류값이나 그 변동을 허용할 수 있는 레벨로 저하시키는 것이 필수이다. 현재, 학회 등에서 보고되고 있는 기입 전류값은 폭이 약 0.6㎛, 길이가 약 12㎛의 MTJ 소자에 대하여, 약 8㎃이다.

기입 전류에 의해 발생되는 자계는 MTJ 소자의 기록층(예를 들면, NiFe, 두께 2∼5㎚)의 자화 방향을 반전시키기 위해서는 충분한 세기를 갖고 있어야 한다. 이것은 MTJ 소자의 기록층의 자화 방향을 반전시키기 위해 필요한 자계를 약하게 하면, 기입 전류값도 작게 할 수 있다는 것을 의미하고 있다.

MTJ 소자의 기록층의 자화 방향의 반전에 필요한 자계 H는,

Ms: 기록층의 포화 자화, t : 기록층의 두께, F : 기록층의 폭으로 주어진다.

수학식 1에 따르면, 기록층의 두께 t를 얇게 함으로써, MTJ 소자의 기록층의 자화 방향의 반전에 필요한 자계 H를 약하게 할 수 있다는 것을 알 수 있다.

그러나, 열요란(擾亂) 내성을 확보하기 위해, MTJ 소자의 기록층의 박막화에는 한계가 있다. 또한, MTJ 소자의 가공면 등을 고려하면, 기록층의 폭 F가 0.15㎛ 이하가 되면, 기록층의 두께 t를 증대시킬 필요가 있다.

또한, 수학식 1로부터는 MTJ 소자의 기록층의 자화 방향의 반전에 필요한 자계 H는, 기록층의 폭 F에 반비례하는 것을 알 수 있다. 결과적으로는, MTJ 소자의 미세화에 수반하여, 기록층의 폭 F는 작아지는 경향이 있기 때문에, 이러한 상태로는 기입 전류값은 점점 더 커진다.

한편, 배선에 흘릴 수 있는 전류의 전류 밀도에는 상한이 있다. 이 상한은 배선이 Cu로 구성되는 경우, 1×10⁷[A/cm²]로 된다. 또한, MTJ 소자의 미세화에 수 반하여, 배선의 단면적도 감소하기 때문에, 이 상한은 더 낮아진다. 결과적으로, 기록층의 자화 방향을 반전시키기 위해 필요한 자계 H를 발생할 수 없게 된다.

이러한 상황에서 새롭게 개발된 기술이 요크재 배선 기술이다.

요크를 갖는 배선 기술이란, 적어도 MTJ 소자가 존재하는 영역에서, 기입선으로서의 배선(예를 들면, Cu)을 NiFe 등의 연자성 재료(요크재)로 피복하는 기술이다. 이 기술에 따르면, 자계를 MTJ 소자에 효율적으로 집중시키는 것이 가능하여, 기입 전류값을 저감할 수 있다.

현재는, 요크를 갖는 배선 기술을 적용한 메모리에서는 그것을 적용하지 않는 메모리에 비해, 기입 효율이 2배로 되는 효과가 학회 등에서 보고되고 있다.

즉, 도 4에 나타내는 실험 결과로부터도 알 수 있는 바와 같이, MTJ 소자의 기록층의 자화 방향을 반전시키기 위해, 요크재 배선 기술을 적용한 메모리에서는 그것을 적용하지 않는 메모리에 비해, 절반의 기입 전류로 충분하게 된다.

요크를 갖는 배선 기술이 적용된 자기 랜덤 액세스 메모리에서는 기입 전류값의 저감이라는 효과를 얻을 수 있었지만, 기입 전류값이나, 그 변동 정도는 자기 랜덤 액세스 메모리를 실용화하는데, 아직 충분하다고 말할 수 없다.

예를 들면, 요크재에 의해 피복된 기입선에 대하여, 실험과 계산기 시뮬레이션에 의해 검토한 바, 기입 효율이 약 2배로 향상되는 것을 확인할 수 있었던 반면, 디스터브(반선택(半選擇) 셀의 오기입)가 증가한다는 문제가 새롭게 발생하였다.

이 문제를 해결함과 함께, 또한 기입 전류의 저감화를 도모하기 위해서는, 이하에 나타내는 3가지 점을 검토할 필요가 있다.

① 기입 선택 트랜지스터

예를 들면, MTJ 소자에 대하여 기입선을 개별적으로 설치하고, 선택된 MTJ 소자의 기입선에만 전류를 흘리는 기술로, 이 기술은 디스터브를 감소시키는 데 효과적이다.

② 기입선의 전체 표면의 피복

기입선의 전체 표면(상하면 및 측면)을 요크재에 의해 덮는 기술이다. 기입선을 요크재에 의해 둘러쌈으로써, 기입 효율을 더욱 향상시킬 수 있다.

③ 교환 결합

MTJ 소자의 기록층(자성 재료)을 요크재(자성 재료)에 접촉시켜서, MTJ의 기록층과 요크재를 교환 결합시키는 기술이다. 여기서, 교환 결합하고 있다는 것은, 전자 에너지에 대하여 교환 상호 작용이 기능하는 관계에 있는 것을 의미한다. MTJ 소자의 기록층과 요크재를 교환 결합시킴으로써, 기입 효율의 향상에 공헌할 수 있다.

도 5는 상기 ①, ② 및 ③의 모든 기술을 적용한 자기 랜덤 액세스 메모리의 MTJ 소자 및 그 근처의 디바이스 구조의 예를 도시하고 있다.

상호 교차하는 2개의 기입선(4, 5)의 교점에는 MTJ 소자(6)가 배치된다. 기입선(5)은 기입 선택 트랜지스터(7)에 접속된다. 기입선(5)의 전체 표면은 요크재(NiFe 등)(8)에 의해 피복되어 있다. 기입선(5)의 상면에 존재하는 요크재(8) 상에는 MTJ 소자(6)가 직접 배치된다. MTJ 소자(6)의 기록층(1A)은 요 크재(8)에 대하여 교환 결합되어 있다.

여기서, Ms를 자성층의 포화 자화, t를 자성층의 두께로 한 경우에, Ms×t를 자기 볼륨이라 정의한다.

기입선(5) 주위의 자기 볼륨에 대하여 검토하면, 기입선(5)의 측면 및 하면에서는,

ΣMs_i'×t_i'=Ms'×t'

단, Ms'은 요크재의 포화 자화, t'은 요크재의 두께이다.

이것에 대하여, 기입선(5)의 상면에서는,

ΣMs_i×t_i=Ms×t+Ms'×t'

단, Ms는 MTJ 소자의 기록층의 포화 자화, t는 MTJ 소자의 기록층의 두께이다.

따라서, 도 5의 자기 랜덤 액세스 메모리에서는,

ΣMs_i'×t_i'< ΣMs_i×t_i가 되는 관계가 성립하고 있다.

도 5에 도시하는 디바이스 구조에 따르면, 디스터브에 대해서는 만족할만한 결과가 얻어진다. 그러나, 기입 전류값에 대해서는 1㎃ 정도까지 밖에 저감할 수 없다. 만일, 기입 전류가 1㎃라고 하면, 그 기입 전류가 흐르는 기입 선택 트랜지스터의 사이즈(채널 폭)는 1㎛ 정도로 할 필요가 있다. 또한, 상술한 바와 같이, 기입 선택 트랜지스터는 MTJ 소자마다 제공된다.

따라서, 256 메가비트 또는 그 이상의 메모리 용량을 갖는 자기 랜덤 액세스 메모리를 구축하고자 하면, 비현실적인 거대한 칩 사이즈로 되어서, 실용화에는 거리가 먼 것으로 된다.

가장 큰 문제는 기입 재현성이 낮다는 점에 있다. 즉, 어떤 때에는 기입 전류 1㎃로 기입을 행할 수 있어도, 오버라이트를 반복하고 있으면, 십 몇 %의 확률로 오버라이트를 할 수 없는 현상이 발생한다(기입 패스율=약 87%).

이 원인은 기입을 반복하는 중에, 기입선을 피복하는 요크재(자성 재료)의 자화가 기입선의 주위 방향에 남아서, 이 때문에, 요크재의 투자율이 극단적으로 작아지는 경우가 있기 때문이라고 추측된다.

본 발명에 따른 자기 랜덤 액세스 메모리는 데이터를 기록하기 위한 제1 자성층을 갖는 메모리 셀과, 상기 제1 자성층에 자계를 가하기 위한 기입선과, 상기 기입선의 전체 또는 일부를 덮는 제2 자성층을 포함하며, 상기 제1 자성층은 상기 제2 자성층과 교환 결합하고, 또한 상기 제1 자성층의 제1 자기 볼륨 Ms1×t1과 상기 제2 자성층 중 상기 제1 자성층에 교환 결합하는 제1 부분의 제2 자기 볼륨 Ms2×t2와의 합계값은 상기 제2 자성층 중 상기 제1 부분 이외의 제2 부분의 주요부의 제3 자기 볼륨 Ms'×t'의 값보다도 작다.

단, Ms1은 상기 제1 자성층의 포화 자화, t1은 상기 제1 자성층의 두께, Ms2는 상기 제2 자성층의 상기 제1 부분의 포화 자화, t2는 상기 제2 자성층의 상기 제1 부분의 두께, Ms'은 상기 제2 자성층의 상기 제2 부분의 주요부의 포화 자화, t'은 상기 제2 자성층의 상기 제2 부분의 주요부의 두께이다.

본 발명에 따른 자기 랜덤 액세스 메모리는 데이터를 기록하기 위한 제1 자성층을 갖는 메모리 셀과, 상기 제1 자성층에 자계를 가하기 위한 기입선과, 상기 기입선의 전체 또는 일부를 덮는 제2 자성층을 포함하며, 상기 제1 자성층은 상기 제2 자성층과 교환 결합하고, 또한 상기 제2 자성층 중 상기 제1 자성층에 교환 결합하는 제1 부분의 두께는, 상기 제2 자성층 중 상기 제1 부분 이외의 제2 부분의 주요부의 두께보다도 작게 설정된다.

본 발명에 따른 자기 랜덤 액세스 메모리는, 데이터를 기록하기 위한 제1 자성층을 갖는 메모리 셀과, 상기 제1 자성층에 자계를 가하기 위한 기입선과, 상기 기입선의 전체 또는 일부를 덮는 제2 자성층을 포함하며, 상기 제2 자성층은 상기 기입선의 상면이 노출되는 오목부를 갖고, 상기 메모리 셀은 상기 오목부에 배치되며, 상기 제1 자성층은 그 측면에서 상기 제2 자성층과 교환 결합하고 있다.

<실시예>

이하, 도면을 참조하면서, 본 발명에 따른 자기 랜덤 액세스 메모리에 대하여 상세히 설명한다.

1. 개요

본 발명의 실시예는 요크재(자성 재료)에 의해 피복된 기입선을 갖는 자기 랜덤 액세스 메모리에 적용된다. 요크재는 MTJ 소자에 가해지는 유도 자계를 증대시키는 작용을 하기 때문에, 이러한 요크재 배선 기술을 사용하면, 기본적으로는 적은 기입 전류로 효율적으로 MTJ 소자의 자화 방향을 반전시킬 수 있다.

또한, 본 발명의 실시예는 기입 효율을 더욱 향상시키기 위해, 요크를 갖는 배선 기술을 발전시킨 교환 결합 기술을 전제로 한다. 교환 결합 기술은 예를 들면, MTJ 소자를 요크재에 접촉시키고, MTJ 소자의 기록층과 요크재와의 사이에서, 전자 에너지에 관하여 교환 상호 작용이 발생하도록 하는 기술이다.

여기서, 본 발명의 실시예에서는 자기 볼륨이라는 개념을 정의한다. 자기 볼륨이란, 자성층의 포화 자화를 "Ms", 자성층의 두께를 "t"로 한 경우에, "Ms×t"로 표현되는 파라미터를 가리키는 것으로 한다.

예를 들면, 도 5의 자기 랜덤 액세스 메모리에서는, 기입선(5)의 측면 및 하면에서의 자기 볼륨은

ΣMs_i'×t_i'=Ms'×t'

단, Ms'은 요크재의 포화 자화, t'은 요크재의 두께이며,

기입선(5)의 상면에서의 자기 볼륨은

ΣMs_i×t_i=Ms×t+Ms'×t'

단, Ms는 MTJ 소자의 기록층의 포화 자화, t는 MTJ 소자의 기록층의 두께이다.

따라서, 도 5의 자기 랜덤 액세스 메모리에서는, 자기 볼륨에 대하여 ΣMs_i'×t_i'< ΣMs_i×t_i의 관계가 성립하였다.

이것에 대하여, 본 발명의 실시예에서는 실험 결과에 기초하여, MTJ 소자의 기록층(자성 재료)과 그 기록층과 교환 결합하는 부분의 요크재(자성 재료)와의 토 탈 자기 볼륨 ΣMs_i×t_i의 값을, 기입선을 덮는 것 이외의 부분의 요크재의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 한다.

ΣMs_i'×t_i' > ΣMs_i×t_i

여기서, MTJ 소자의 기록층이 n(n은 복수)층으로 이루어지는 경우에는, ΣMs_i×t_i(i=1, 2, 3,…, n)는 이들 n 층의 자기 볼륨을 가한 값

ΣMs_i×t_i=Ms₁×t₁+Ms₂×t₂+Ms₃ ×t₃+…+Ms_n×t_n

을 포함한다.

또한, MTJ 소자의 기록층과 교환 결합하는 부분의 요크재가 m(m은 복수)층으로 이루어지는 경우에는, ΣMs_i×t_i (i=1, 2, 3,…, m)는, 이들 m 층의 자기 볼륨을 가한 값

ΣMs_i×t_i=Ms₁×t₁+Ms₂×t₂+Ms₃ ×t₃+…+Ms_m×t_m

을 포함한다.

마찬가지로, MTJ 소자의 기록층과 교환 결합하는 부분 이외의 요크재가 k(k는 복수)층으로 이루어지는 경우에는, ΣMs_i'×t_i'(i=1, 2, 3,…, k)은 이들 k층의 자기 볼륨을 가한 값

ΣMs_i'×t_i'=Ms₁'×t₁'+Ms₂'×t₂'+Ms ₃'×t₃'+…+Ms_k'×t_k'

을 포함한다.

상술한 관계를 만족하면, MTJ 소자의 기록층에 접촉하는 부분의 요크재의 층 구조와, 기입선을 덮는 것 이외의 부분의 요크재의 층 구조는, 동일하거나 또는 달라도 된다. 또한, MTJ 소자의 기록층에 접촉하는 부분의 요크재를 구성하는 재료와, 기입선을 덮는 것 이외의 부분의 요크재의 재료에 대해서도, 상호 동일하거나 또는 달라도 된다.

MTJ 소자의 기록층에 접촉하는 부분의 요크재와 기입선을 덮는 것 이외의 부분의 요크재가 동일한 층 구조를 가지며, 또한 동일한 재료로 구성되어 있는 경우에는, MTJ 소자의 기록층에 접촉하는 부분의 요크재의 두께를, 기입선을 덮는 것 이외의 부분의 요크재의 두께보다도 얇게 하면, 상술한 관계를 만족시킬 수 있다.

이러한 디바이스 구조를 채용하면, 기입 전류값을 1㎃ 이하로 하는 것이 가능해진다. 또한, 자기 볼륨비 Rm(=ΣMs_i×t_i/ΣMs_i'×t_i')을 적게 하면 할수록, 기입 전류값은 작아지며, 또한 오기입도 줄일 수 있다.

또한, 요크재의 자화 방향을 그 요크재에 의해 피복되는 기입선이 연장되는 방향으로 설정함으로써, 기입 패스율의 향상(오기입의 감소)을 실현할 수 있다. 자세한 것은 후술하겠지만, 자기 볼륨비 Rm이 0.9 이하로 설정되었을 때, 더 나아가, 0.3 이하로 설정되었을 때에, 현저한 효과가 발생한다는 것이 실험 결과에 의해 확인되었다.

본 발명의 실시예는 기입선에 적용된다. 단, 기입선은 기입선으로서의 기능만을 갖고 있어도 되며, 기입선 이외의 기능, 예를 들면, 판독선으로서의 기능을 갖고 있어도 된다. 예를 들면, 이하에 설명하는 실시예는 소위, 크로스 포인트형 셀 어레이 구조를 대상으로 하고 있기 때문에, 기입선은 판독선으로서의 기능도 갖고 있다. 본 발명의 실시예는 크로스 포인트형 셀 어레이 구조에 한하지 않으며, 예를 들면, 2개의 기입선 중 하나가 MTJ 소자로부터 이격되어 있는 셀 어레이 구조, 예를 들면, 1 트랜지스터-1 MTJ 셀 어레이 구조 등에도 적용할 수 있다.

2. 제1 실시예

도 6은 본 발명의 제1 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다. 도 7은 도 6의 구조를 3차원적으로 도시하는 사시도이다.

기입선(4)은 X축 방향으로 연장되며, 기입선(5)은 Y축 방향으로 연장되어 있다. 기입선(4, 5)은 예를 들면, Cu로 구성된다. MTJ 소자(6)는 이들 상호 교차하는 2개의 기입선(4, 5)의 교점에 배치된다. MTJ 소자(6)는 예를 들면, X축 방향으로 길고, Y축 방향으로 짧은 사각형의 형상을 갖고 있다. 이 경우, MTJ 소자(6)의 자화 용이축은 X축이 된다.

MTJ 소자(6)는 예를 들면, 기록층(자성층)(1A), 고정층(자성층)(1B), 터널 배리어층(2) 및 반자성층(3)으로 구성된다. MTJ 소자(6)의 반자성층(3)은 기입선(4)측에 배치된다. 반자성층(3)은 예를 들면, PtMn, CoFe 등으로 구성된다. MTJ 소자(6)의 기록층(1A)은 기입선(5) 측에 배치된다. 기록층(1A)은 예를 들면, NiFe 등로 구성된다.

MTJ 소자(6)의 고정층(1B)은 반자성층(3)에 접촉되어 있으며, 그 자화 방향 은 고정되어 있다. 고정층(1B)은 예를 들면, NiFe로 구성된다. 터널 배리어층(2)은 기록층(1A)과 고정층(1B)의 사이에 배치된다. 터널 배리어층(2)은 예를 들면, Al₂O₃로 구성된다.

기입선(5)은 요크재(자성 재료)(8)에 의해 덮여져 있다. 요크재(8)는 예를 들면, NiFe로 구성된다. 요크재(8)의 투자율은 기록층(1A)의 투자율보다도 크다. 요크재(8)는 기록층(1A)보다도 높은 포화 자속 밀도를 갖고 있다.

MTJ 소자(6)가 존재하는 부분 이외의 부분에서, 요크재(8)는 거의 균일한 두께 t'으로, 기입선(5) 주위를 둘러싸고 있다. MTJ 소자(6)가 존재하는 부분 이외의 부분의 요크재(8)의 포화 자화를 Ms'으로 하면, MTJ 소자(6)가 존재하는 부분 이외의 부분에서의 자성층(요크재)의 자기 볼륨은

ΣMs_i'×t_i'=Ms'×t'

으로 된다.

MTJ 소자(6)의 기록층(1A)은 기입선(5)을 피복하는 요크재(8)에 대하여 교환 결합되어 있다. 예를 들면, MTJ 소자(6)의 기록층(1A)은 요크재(8)에 접촉되어 있어서, MTJ 소자(6)의 기록층(1A)와 요크재(8)와의 사이에서, 전자 에너지에 대하여 교환 상호 작용이 발생하고 있다.

MTJ 소자(6)가 존재하는 부분의 요크재(8)의 두께 t2는, MTJ 소자(6)가 존재하는 부분 이외의 부분의 두께(평균값) t'보다도 얇다. MTJ 소자(6)의 기록층(1A)의 두께를 t1, 기록층(1A)의 포화 자화를 Ms1(=Ms), MTJ 소자(6)가 존재하는 부분 의 요크재(8)의 포화 자화를 Ms2(=Ms')라고 하면, MTJ 소자(6)가 존재하는 부분에서의 자성층(기록층+요크재)의 자기 볼륨의 합계값은,

ΣMs_i×t_i=Ms1×t1+Ms2×t2

=Ms×t1+Ms'×t2

가 된다.

본 발명의 실시예에서는, 상술한 바와 같이 MTJ 소자(6)의 기록층(1A)과 그 기록층(1A)과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

ΣMs_i × t_i < ΣMs_i' × t_i'

3. 제2 실시예

도 8은 본 발명의 제2 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은 제1 실시예에 비해, MTJ 소자(6)의 X축(자화 용이축) 방향의 단부가 요크재(8)에 접촉되어 있는 점에 있다. 이 경우, MTJ 소자(6)의 기록층은 그 하면 및 측면에서 요크재(8)와 교환 결합하게 된다. 그 밖의 점에 대해서는 제1 실시예와 완전히 동일하다.

본 실시예에서도, MTJ 소자(6)의 기록층과 그 기록층과 교환 결합하는 부분 의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i × t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

4. 제3 실시예

도 9는 본 발명의 제3 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은 제2 실시예에 비해, MTJ 소자(6)의 바로 아래에 요크재가 존재하지 않는 점, 즉 MTJ 소자(6)의 하면이 요크재를 경유하지 않고, 기입선(5)의 상면에 접촉하고 있는 점에 있다.

따라서, MTJ 소자(6)는 그 X축(자화 용이축) 방향의 단부에서만 요크재(8)에 접촉하고 있다. 이 경우, MTJ 소자(6)의 기록층은 그 측면에서 요크재(8)와 교환 결합하게 된다. 그 밖의 점에 대해서는 제2 실시예와 완전히 동일하다.

본 실시예에서도, MTJ 소자(6)의 기록층과 그 기록층과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분인 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

5. 제4 실시예

도 10은 본 발명의 제4 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은 제1 실시예에 비해, 요크재(8)가 기입선(5)의 일부만을 덮고 있는 점에 있다. 본 실시예에서는 요크재(8)는 2개의 기입 선(4, 5)의 교점, 즉 MTJ 소자(6)가 존재하는 부분에만 배치된다. 그 밖의 점에 대해서는 제1 실시예와 완전히 동일하다.

본 실시예에서도, MTJ 소자(6)의 기록층과 요크재(8)는 교환 결합하고 있다. 또, MTJ 소자(6)의 기록층과 그 기록층과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

6. 제5 실시예

도 11은 본 발명의 제5 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은 제1 실시예에 비해, MTJ 소자(6)의 자화 용이축이 Y축인 점에 있다. 즉, MTJ 소자(6)는 X축 방향으로 짧고, Y축 방향으로 긴 사각형의 형상을 갖고 있다. 그 밖의 점에 대해서는 제1 실시예와 완전히 동일하다.

본 실시예에서도, MTJ 소자(6)의 기록층과 요크재(8)는 교환 결합하고 있다. 또한, MTJ 소자(6)의 기록층과 그 기록층과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

7. 제6 실시예

도 12는 본 발명의 제6 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은 제1 실시예에 비해, 기입선(5)의 하면이 요크재(8)에 의해 덮여 있지 않다는 점에 있다. 그 밖의 점에 대해서는, 제1 실시예와 완전히 동일하다. 이 경우에는, 기입선(5)의 전면을 요크재(8)에 의해 덮는 경우에 비해, 제조 단계 수의 감소에 의한 비용의 저하라는 효과가 얻어진다.

본 실시예에서도, MTJ 소자(6)의 기록층과 요크재(8)는 교환 결합하고 있으며, 또한 MTJ 소자(6)의 기록층과 그 기록층과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

또, 본 실시예의 경우, t_i'은 MTJ 소자(6)가 존재하는 부분 이외의 부분이며, 또한 요크재(8)가 존재하는 부분에서의 요크재(8)의 두께(평균값)를 나타내고 있다.

8. 제7 실시예

도 13는 본 발명의 제7 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은 제1 실시예에 비해, 기입선(5)의 측면이 요크재(8)에 의해 덮여져 있지 않은 점에 있다. 그 밖의 점에 대해서는, 제1 실시예와 완전히 동일하다. 이 경우에도, 기입선(5)의 전면을 요크재(8)에 의해 덮는 경우에 비해, 제조 단계 수의 감소에 의한 비용의 저하라는 효과가 얻어진다.

본 실시예에서도, MTJ 소자(6)의 기록층과 요크재(8)는 교환 결합하고 있어서, 또한 MTJ 소자(6)의 기록층과 그 기록층과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있다.

또, 본 실시예의 경우에서도, t_i'은 MTJ 소자(6)가 존재하는 부분 이외의 부분이며, 또한 요크재(8)가 존재하는 부분에서의 요크재(8)의 두께(평균값)를 나타내고 있다.

9. 제8 실시예

도 14는 본 발명의 제8 실시예에 따른 자기 랜덤 액세스 메모리의 주요부의 디바이스 구조를 도시하고 있다.

본 실시예의 디바이스 구조의 특징은, 제1 실시예에 비해, MTJ 소자의 기록층(1A)과 요크재(8)와의 사이에, 비자성층(9)을 배치한 점에 있다. 비자성층(9)은 예를 들면, Ru로 구성된다. 그 밖의 점에 대해서는 제1 실시예와 완전히 동일하다.

이 경우, MTJ 소자(6)의 기록층(1A)은 비자성층(9)을 개재하여 요크재(8)와 교환 결합하고 있다. 그리고, MTJ 소자(6)의 기록층(1A)과 그 기록층(1A)과 교환 결합하는 부분의 요크재(8)와의 토탈 자기 볼륨 ΣMs_i×t_i의 값은 기입선(5)을 덮는 것 이외의 부분의 요크재(8)의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정되어 있 다.

10. 요크재의 자화 방향과 기입 전류 방향

도 15 및 도 16은 본 발명에서의 요크재의 자화 방향의 예를 도시하고 있다.

본 발명의 실시예에서는 요크재(8)의 자화 방향은 항상, 기입선(5)이 연장되는 방향, 즉 Y축 방향을 향하고 있는 것이 바람직하다. 이러한 구조로 함으로써, 종래의 문제, 즉 기입 동작의 반복에 의해 요크재(8)의 자화가 기입선(5)의 주위 방향에 남아서, 요크재(8)의 투자율이 저하된다는 문제를 회피할 수 있기 때문이다.

도 15의 예에서는, 요크재(8)의 자화는 Y축 방향(지면의 안쪽을 향하는 방향) 또는 Y축 방향에 가까운 방향을 향하고 있으며, 또한 도 16의 예에서는 요크재(8)의 자화는 Y축 방향(지면의 바깥쪽을 향하는 방향) 또는 Y축 방향에 가까운 방향으로 향하고 있다.

MTJ 소자(6)의 자화 용이축은 예를 들면, X축이 된다. 이 경우, MTJ 소자(6)의 기록층(1A)의 자화는 X축 방향, 즉 기입선(5)의 폭 방향(데이터값에 따라, 우측 방향 또는 좌측 방향으로 됨)을 향하는 것이 된다.

도 17 및 도 18은 본 발명에서의 기입선(4, 5)에 흐르는 기입 전류 방향의 예를 나타내고 있다.

통상, 기입선(4, 5) 중 1개에는 항상, 일정 방향을 향하는 기입 전류를 흘리며, 다른 1개에는 기입 데이터값에 따른 방향의 기입 전류를 흘린다.

도 17의 예에서는, 기입선(4)에는 항상, 일정 방향을 향하는 기입 전류를 흘 리며, 요크재(8)에 의해 덮여진 기입선(5)에는 기입 데이터값에 따른 방향의 기입 전류를 흘리고 있다. 이 경우, MTJ 소자(6)의 자화 용이축은 X축이어야 한다.

도 18의 예에서는, 기입선(4)에는 기입 데이터값에 따른 방향의 기입 전류를 흘리며, 요크재(8)에 의해 덮여진 기입선(5)에는 항상, 일정 방향을 향하는 기입 전류를 흘리고 있다. 이 경우, MTJ 소자(6)의 자화 용이축은 Y축이어야 한다.

11. 실험 결과(효과)

이하에, 본 발명에 따른 효과를 구체적으로 설명한다.

MTJ 소자에 대해서는 셀 폭을 약 0.4㎛, 셀 길이를 약 1.2㎛로 설정하며, MTJ 소자와 그 바로 아래의 기입선(디지트선)과의 간격을 약 150㎚로 설정한다. 또한, MTJ 소자의 기록층은 5㎚ 정도의 NiFe막을 사용한다.

이 경우, 요크를 갖는 배선 기술을 적용하지 않은 자기 랜덤 액세스 메모리에서는 기입 동작에 필요한 기입 전류의 평균값은 약 10㎃로 된다. 또한, 요크를 갖는 배선 기술이 적용된 자기 랜덤 액세스 메모리에서는, 기입 동작에 필요한 기입 전류의 평균값은 약 5㎃로 된다.

또한, 도 5에 도시하는 디바이스 구조를 갖는 자기 랜덤 액세스 메모리에 따르면, 기입 동작에 필요인 기입 전류의 평균값은 1㎃ 정도로까지 감소시킬 수 있다.

본 발명의 실시예에서는, 또한 MTJ 소자의 기록층과 그 기록층과 교환 결합하는 부분의 요크재와의 토탈 자기 볼륨 ΣMs_i/t_i의 값을, 기입선을 덮는 것 이외의 부분의 요크재의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정함으로써, 기입 동작에 필요한 기입 전류의 평균값은 1㎃ 이하로 할 수 있다.

도 19는 본 발명의 실시예에 의한 실험 결과(효과)를 나타내고 있다.

여기서는, 자기 볼륨비(ΣMs_i×t_i/ΣMs_i'×t_i')가 되는 파라미터에 기초하여, 본 발명의 실시예에 의한 효과를 설명한다.

본 발명의 실시예에 의하면, 자기 볼륨비는 항상, 1 이하로 된다. 또한, 자기 볼륨비가 작아질수록, 기입 전류의 평균값은 작아져서, 기입 효율을 향상할 수 있는 것을 알 수 있다.

실험 결과에 따르면, 자기 볼륨비를 0.1 정도로 설정함으로써, 기입 전류값을 0.1mA 정도로 할 수 있다. 그 결과, 예를 들면, 자기 랜덤 액세스 메모리에 기입 선택 트랜지스터를 제공하여, 디스터브(반선택 셀의 오기입)를 감소시킬 수 있다. 즉, 칩 내에 기입 선택 트랜지스터를 제공하여도, 그 사이즈(채널 폭)는 약 0.1㎛로 매우 작기 때문에, 현실적인 칩 사이즈를 실현할 수 있다.

또한, 실험 결과에 의하면, 기입 패스율(기입 재현성)에 관한 것으로, 자기 볼륨비가 0.9 이하, 또는 0.3 이하에서 현저한 효과가 발생한다는 것을 알 수 있다.

자기 볼륨비가 1 근처인 경우에는, 기입 패스율은 80%를 조금 넘는 정도이지만, 자기 볼륨비를 0.9 이하로 설정하면, 기입 패스율은 95% 정도까지 급격히 향상된다. 또한, 자기 볼륨비를 0.3 이하로 설정하면, 기입 패스율은 거의 100%로 된 다.

기입 패스율의 향상 원인 중 하나는, 도 15 및 도 16에 도시한 바와 같이, 요크재(8)의 자화 방향을 기입선(5)이 연장되는 방향으로 한 점에 있다고 생각할 수 있다. 즉, 요크재(8)의 잔류 자화는 항상, 거의 배선이 연장되는 방향을 향하고 있기 때문에, 이후의 기입 동작 시, 요크재의 투자율을 1000 정도까지 크게 할 수 있다.

이와 같이, 본 발명의 실시예에 따르면, 기입 효율을 종래에 비해, 1 자릿수 이상 향상시킬 수 있다. 즉, 기입 전류값을 1㎃ 이하, 나아가서는 0.1mA 이하로 할 수 있다. 기입 패스율(기입 재현성)도, 자기 볼륨비를 0.9 이하로 함으로써 95% 정도를 확보할 수 있으며, 0.3 이하로 함으로써 거의 100%를 실현할 수 있다.

또한, 실험에 의해 이하의 점이 확인된다.

MTJ 소자의 기록층의 자화 방향과 요크재의 자화 방향이 동일하게(평행 상태) 되는 경우, 누설 자계가 교환 결합을 어시스트하는 상태로 되며, 또한 기입 전류 값을 0.05㎃ 이하로 할 수 있다. 또한, MTJ 소자의 기록층의 자화 방향과 요크재의 자화 방향이 반대(반평행 상태)로 되는 경우, 기입 전류값을 0.1mA 이하로 할 수 있음과 함께, 칩 외부로부터의 자계에 대한 요란을 없앨 수 있다.

또한, MTJ 소자의 기록층의 자화 방향과 요크재의 자화 방향이 직교하고 있는 경우, 요크재(자성층)의 투자율의 향상이나, 기입 전류의 저감 등을 달성할 수 있다.

기입 전류에 의해 MTJ 소자 근처가 발열하도록 하는 구성을 채용하면, 기입 전류값을 0.05㎃ 이하로 할 수 있다.

12. 기타

본 발명의 실시예는, MTJ 소자의 바로 윗쪽에 배치되는 기입선에 대해서도 적용할 수 있다. 즉, MTJ 소자의 바로 윗쪽에 배치되는 기입선을 요크재로 덮고, MTJ 소자의 기록층을 이 요크재와 교환 결합시킨다. 그리고, MTJ 소자의 기록층과 이 MTJ 소자와 교환 결합하는 부분의 요크재와의 토탈 자기 볼륨 ΣMs_i×t_i의 값을 MTJ 소자의 바로 윗쪽에 배치되는 기입선을 덮는 것 이외의 부분의 요크재의 자기 볼륨 ΣMs_i'×t_i'의 값보다도 작게 설정해도 된다.

본 발명의 실시예는, MTJ 소자와, 요크재에 의해 피복되는 기입선이 도전 재료(자성 재료)에 의해 전기적으로 접속되어 있지 않은 경우에도 적용할 수 있다. 즉, MTJ 소자와 기입선은 절연 재료에 의해 절연되어 있어도 된다.

MTJ 소자의 형상은 본 발명의 실시예의 적용에 있어서도, 특별히 한정되지 않는다. 예를 들면, MTJ 소자의 한 변의 길이는 기입선의 폭과 실질적으로 동일하게 설정하여도 된다.

상술한 제1 실시예 ∼ 제8 실시예에 따른 구조는 각각 단독으로 사용할 수 있으며, 또한 2개 이상을 조합하여 사용할 수도 있다.

이상, 설명한 바와 같이 본 발명의 실시예에 따르면, 기입 효율의 향상에 의한 기입 전류의 저감과, 오기입이 없는 높은 기입 재현성을 동시에 실현할 수 있 다.

당업자라면 본 발명의 추가 장점 및 변형을 쉽게 파악할 수 있을 것이다. 따라서, 보다 넓은 측면에서의 본 발명은 여기에 나타나며 설명된 상세한 설명 및 대표적인 실시예에 한정되지는 않는다. 따라서, 첨부된 청구항 및 그 등가에 의해 규정되는 바와 같이 포괄적인 발명의 개념의 정신 또는 범위 내에서 다양한 변형들이 행해질 수 있다.

Claims (44)

1. 데이터를 기록하기 위한 제1 자성층을 갖는 메모리 셀;

   상기 제1 자성층에 자계를 가하는 기능을 갖는 기입선; 및

   상기 기입선의 전체 또는 일부를 덮는 제2 자성층

   을 포함하며,

   상기 제1 자성층은 상기 제2 자성층과 교환 결합하며, 또한 상기 제1 자성층의 제1 자기 볼륨 Ms1×t1과 상기 제2 자성층 중 상기 제1 자성층에 교환 결합하는 제1 부분의 제2 자기 볼륨 Ms2×t2와의 합계값은, 상기 제2 자성층 중 상기 제1 부분 이외의 제2 부분의 주요부의 제3 자기 볼륨 Ms'×t'의 값보다도 작으며,

   여기서, Ms1은 상기 제1 자성층의 포화 자화, t1은 상기 제1 자성층의 두께, Ms2는 상기 제2 자성층의 상기 제1 부분의 포화 자화, t2는 상기 제2 자성층의 상기 제1 부분의 두께, Ms'은 상기 제2 자성층의 상기 제2 부분의 주요부의 포화 자화, t'은 상기 제2 자성층의 상기 제2 부분의 주요부의 두께인 자기 랜덤 액세스 메모리.
2. 제1항에 있어서,

   상기 제1 및 제2 자기 볼륨의 합계값을 상기 제3 자기 볼륨 값으로 나눈 값은 0.9 이하인 자기 랜덤 액세스 메모리.
3. 제1항에 있어서,

   상기 제1 및 제2 자기 볼륨의 합계값을 상기 제3 자기 볼륨의 값으로 나눈 값은 0.3 이하인 자기 랜덤 액세스 메모리.
4. 제1항에 있어서,

   상기 제2 자성층의 자화는 상기 기입선의 길이 방향을 향하고 있는 자기 랜덤 액세스 메모리.
5. 제4항에 있어서,

   상기 제1 자성층의 자화는 상기 기입선의 폭 방향을 향하고 있는 자기 랜덤 액세스 메모리.
6. 제5항에 있어서,

   상기 기입선에는 기입 데이터값에 따른 방향을 갖는 기입 전류가 흐르는 자기 랜덤 액세스 메모리.
7. 제4항에 있어서,

   상기 제1 자성층의 자화는 상기 기입선의 길이 방향을 향하고 있는 자기 랜덤 액세스 메모리.
8. 제7항에 있어서,

   상기 기입선에는 항상 일정 방향의 방향을 갖는 기입 전류가 흐르는 자기 랜덤 액세스 메모리.
9. 제1항에 있어서,

   상기 제2 자성층의 투자율은 상기 제1 자성층의 투자율보다도 큰 자기 랜덤 액세스 메모리.
10. 제1항에 있어서,

    상기 제2 자성층은 상기 제1 자성층보다도 높은 포화 자속 밀도를 갖는 자기 랜덤 액세스 메모리.
11. 데이터를 기록하기 위한 제1 자성층을 갖는 메모리 셀;

    상기 제1 자성층에 자계를 가하는 기능을 갖는 기입선; 및

    상기 기입선의 전체 또는 일부를 덮는 제2 자성층

    을 포함하며,

    상기 제1 자성층은 상기 제2 자성층과 교환 결합하며, 또한 상기 제2 자성층 중 상기 제1 자성층에 교환 결합하는 제1 부분의 두께는, 상기 제2 자성층 중 상기 제1 부분 이외의 제2 부분의 주요부의 두께보다도 작게 설정되는 자기 랜덤 액세스 메모리.
12. 제11항에 있어서,

    상기 기입선에는 기입 동작 시에, 상기 메모리 셀을 선택하기 위한 기입 선택 트랜지스터가 접속되는 자기 랜덤 액세스 메모리.
13. 제11항에 있어서,

    상기 제1 자성층과 상기 제2 자성층과의 사이에 비자성층이 배치되는 자기 랜덤 액세스 메모리.
14. 제13항에 있어서,

    상기 비자성층은 Ru인 자기 랜덤 액세스 메모리.
15. 제11항에 있어서,

    상기 제1 자성층은 상기 기입선의 상부에 배치되는 자기 랜덤 액세스 메모리.
16. 제15항에 있어서,

    상기 제2 자성층은 적어도 상기 기입선의 측면 또는 하면을 덮고 있는 자기 랜덤 액세스 메모리.
17. 제11항에 있어서,

    상기 제2 자성층은 상기 메모리 셀의 근처에만 배치되는 자기 랜덤 액세스 메모리.
18. 제11항에 있어서,

    상기 제2 자성층의 상기 제1 부분의 층 구조는 상기 제2 자성층의 상기 제2 부분의 층 구조와 동일한 자기 랜덤 액세스 메모리.
19. 제11항에 있어서,

    상기 제2 자성층의 상기 제1 부분을 구성하는 재료는, 상기 제2 자성층의 상기 제2 부분을 구성하는 재료와 동일한 자기 랜덤 액세스 메모리.
20. 제11항에 있어서,

    상기 제1 자성층은 기입 동작 시에, 상기 기입선에 흐르는 기입 전류에 의해 가열되는 자기 랜덤 액세스 메모리.
21. 제11항에 있어서,

    상기 제2 자성층의 자화는 상기 기입선의 길이 방향을 향하고 있는 자기 랜덤 액세스 메모리.
22. 제21항에 있어서,

    상기 제1 자성층의 자화는, 상기 기입선의 폭 방향을 향하고 있는 자기 랜덤 액세스 메모리.
23. 제22항에 있어서,

    상기 기입선에는 기입 데이터값에 따른 방향을 갖는 기입 전류가 흐르는 자기 랜덤 액세스 메모리.
24. 제21항에 있어서,

    상기 제1 자성층의 자화는 상기 기입선의 길이 방향을 향하고 있는 자기 랜덤 액세스 메모리.
25. 제24항에 있어서,

    상기 기입선에는 항상 일정 방향의 방향을 갖는 기입 전류가 흐르는 자기 랜덤 액세스 메모리.
26. 제11항에 있어서,

    상기 제2 자성층의 투자율은 상기 제1 자성층의 투자율보다도 큰 자기 랜덤 액세스 메모리.
27. 제11항에 있어서,

    상기 제2 자성층은 상기 제1 자성층보다도 높은 포화 자속 밀도를 갖는 자기 랜덤 액세스 메모리.
28. 제11항에 있어서,

    상기 제1 자성층은 그 하면 및 측면에서 상기 제2 자성층과 교환 결합하고 있는 자기 랜덤 액세스 메모리.
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제

Images