JP3576111B2 - 磁気抵抗効果素子 - Google Patents

磁気抵抗効果素子 Download PDF

Info

Publication number
JP3576111B2
JP3576111B2 JP2001068741A JP2001068741A JP3576111B2 JP 3576111 B2 JP3576111 B2 JP 3576111B2 JP 2001068741 A JP2001068741 A JP 2001068741A JP 2001068741 A JP2001068741 A JP 2001068741A JP 3576111 B2 JP3576111 B2 JP 3576111B2
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic
ferromagnetic layer
magnetic
tunnel barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001068741A
Other languages
English (en)
Other versions
JP2002270921A (ja
Inventor
好昭 斉藤
正之 砂井
実 天野
健太郎 中島
茂樹 高橋
達也 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001068741A priority Critical patent/JP3576111B2/ja
Priority to US10/093,390 priority patent/US6839206B2/en
Publication of JP2002270921A publication Critical patent/JP2002270921A/ja
Application granted granted Critical
Publication of JP3576111B2 publication Critical patent/JP3576111B2/ja
Priority to US10/968,336 priority patent/US6995962B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3945—Heads comprising more than one sensitive element
    • G11B5/3948—Heads comprising more than one sensitive element the sensitive elements being active read-out elements
    • G11B5/3951—Heads comprising more than one sensitive element the sensitive elements being active read-out elements the active elements being arranged on several parallel planes
    • G11B5/3954—Heads comprising more than one sensitive element the sensitive elements being active read-out elements the active elements being arranged on several parallel planes the active elements transducing on a single track

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、強磁性体とトンネルバリア層を含む磁気抵抗効果素子およびそれを用いた磁気記録素子、磁気へッド、磁気再生装置に関する。
【０００２】
【従来の技術】
磁性膜を用いた磁気抵抗効果素子は、磁気へッド、磁気センサー、磁気再生装置などに用いられているとともに、磁気記録素子（磁気抵抗効果メモリー）などが提案されている。これらの磁気抵抗効果素子は、外部磁界に対する感度が大きいこと、応答スピードが早いことが要求されている。
【０００３】
磁気抵抗効果は、磁性体に磁場を印加すると電気抵抗が変化する現象である。強磁性体を用いた磁気抵抗効果素子は、温度安定性に優れ、使用温度範囲が広いという特徴を有している。
【０００４】
また、近年、２つの磁性金属層の間に一層の誘電体を挿入したサンドイツチ膜において、膜面に垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子（ＴＭＲ，Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）、いわゆる強磁性トンネル接合素子が見出されている。強磁性トンネル接合は、２０％以上の磁気抵抗変化率（ＭＲ比）が得られるようになったことから（Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７９， ４７２４（１９９６）参照）、磁気へッドや磁気抵抗効果メモリへの応用の可能性が高まってきた。この強磁性トンネル接合は、薄い０．４ｎｍから２．０ｎｍ厚のＡｌ層を強磁性電極上に成膜した後、表面を純酸素または酸素グロー放電、または酸素ラジカルに曝すことによって、ＡｌＯｘからなるトンネルバリア層を形成している。この強磁性トンネル接合素子（強磁性１重トンネル接合）では、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やすとＭＲ比がかなり減少するという問題点があった（Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ． ７４，３２７３ （１９９５）参照）。
【０００５】
また、上記強磁性１重トンネル接合の片一方の強磁性層に反強磁性層を付与し、片方を磁化固着層とした構造を有する強磁性１重トンネル接合が提案されている（特開平１０−４２２７参照）。しかし、この強磁性トンネル接合素子（強磁性１重トンネル接合）でも、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やすとＭＲ比がかなり減少するという問題が同様に存在する。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合、あるいは、強磁性二重トンネル接合が提案されている（特開平９−２６０７４３、Phys. Rev. B56(10)， R5747(1997)，応用磁気学会誌23, 4-2, (1999)，APPI. Phys. Lett. 73(19)，2829(1998)参照）。これらにおいても、２０％以上のＭＲ比が得られるようになつたことから、磁気へッドや磁気抵抗効果メモリへの応用の可能性が生じてきた。
【０００７】
これら強磁性二重トンネル接合では、強磁性一重トンネル接合に比べて、バイアス電圧にともなうＭＲ比の低下が少ないため、大きな出力が得られるという特徴を有している。しかし、固体磁気メモリ（例えばＭＲＡＭ）やハードディスク装置（ＨＤＤ）に上記の強磁性二重トンネル接合を使用する場合には、その容量が大容量になると（例えばＭＲＡＭでは２５６Ｍｂｉｔ以上）、使用バイアス電圧において更なる大きなＭＲ比が必要となる。
【０００８】
また、非対称な電流−電圧特性を持つ強磁性トンネル接合において、ＭＲ比のバイアス依存性が小さい極性側の電圧で使用し、ＭＲ比の減少を少なくする方法および強磁性トンネル接合構造が提案されている（特開平２０００−２５１２３０参照）。
【０００９】
その方法としては、（１）絶縁障壁（トンネルバリア）内の酸素分布を制御する方法および構造、（２）絶縁（トンネルバリア）層の成膜時の組成分布を制御する方法および構造、（３）Ａｌを酸化しバリア作製時にＡｌを残しバリア上下の界面状態を変える方法および構造、（４）上記強磁性層／バリア層／強磁性層の３層構造において、ＭＲ比のバイアス依存性のピークが正バイアス電圧側にあるものと負バイアス電圧側にあるものとを直列（二重接合型）または並列接続する方法および構造が提案されている（特開平２０００−２５１２３０参照）。
【００１０】
しかし、これらのトンネルバリア層の構造、アニールによる界面状態の制御法を用いると、プロセス時の温度履歴等によりウエハー面内のバイアス依存性がばらつき、いくつもの素子で１つの機能を構成するデバイスには問題が生ずる可能性がある。
【００１１】
【発明が解決しようとする課題】
上述したように、強磁性１重トンネル接合においては、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やすと磁気抵抗変化率（ＭＲ比）がかなり減少するという問題が存在する。強磁性体／誘電体／強磁性体／誘電体／強磁性体を基本構造とした強磁性２重トンネル接合においては、印加電圧値の増加に伴うＭＲ比の減少は小さいが、ＤＲＡＭ等の大容量メインメモリを代替しようとすると、もっと大きな信号電圧が必要となる。
【００１２】
また、非対称なバリアを有するトンネル接合として、特開平２０００−２５１２３０に種々な方法および構造が開示されているが、その中で最も大きな信号電圧が得られると考えられる構造（前述の（４））においても、２５６Ｍｂｉｔ以上のＭＲＡＭ作製には、信号電圧が不足する。その上、この方法で作製したトンネル接合では、プロセス中の熱工程においてＭＲ比のバイアス電圧依存性のバラツキが生じてしまい、その結果出力信号電圧のバラツキが大きくなる。このため、ＭＲＡＭなどのいくつかの素子で１つのデバイスを構成する素子の場合、素子間のバラツキが大きく、動作しなくなつてしまうという問題があつた。
【００１３】
図１７は、２５６ＭｂｉｔＭＲＡＭ（１Ｔｒ−１ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）アーキテクチャ）において、ＭＴＪ（ＴＭＲ Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）の抵抗値のばらつき（ΔＲＭＴＪ／ＲＭＴＪ）が５％の場合と１０％の場合の磁気抵抗効果素子に課される出力信号電圧（縦軸），抵抗率（横軸）の規格の１例を示し、斜線部が許容範囲である。
【００１４】
この計算では，１ＣＭＯＳ−１ＭＴＪアーキテクチャを仮定し，線幅で代表される設計ルールＦ＝０．１７５μｍ、センスアンプ増幅前の信号電圧ＶＳ（ＭＲ×ＶＢ／２、但しＭＲ；ＭＲ比、ＶＢ；使用時の素子に印加されるバイアス電圧）＝５０ｍＶ，標準的なＣＭＯＳの抵抗値ｒＣＭＯＳ＝１０ｋΩ，ｒＣＭＯＳのバラツキ＝１０％，およびビット線の容量ＣＢ＝３２０ｆＦ、素子に印加されるバイアス電圧の値＝８００ｍＶ，アクセス時間ＴＳ＝４０ｎｓｅｃを仮定している。
【００１５】
図１７を見れば明らかであるが、８００ｍＶのバイアスが印加された時の信号電圧の規格は，ＭＴＪ抵抗値のバラツキが５％に抑えられた場合と１０％の場合で大きく異なる。従って、トンネルバリア層の組成分布を変化させて大きな信号電圧を得る前述の従来技術の方法では、せっかくＭＴＪ単体の出力電圧が上がってもバラツキが増大してしまうため、大容量ＭＲＡＭは実現できない。また、２５６ＭｂｉｔＭＲＡＭでは少なくとも１７０ｍＶ以上の信号出力、好ましくは２００〜３００ｍＶの信号出力が必要となる。
【００１６】
本発明は、これら問題を解決するためになされたものであり、２５６Ｍｂｉｔ以上のＭＲＡＭ、大容量ハードディスク装置（ＨＤＤ）用の大きな信号電圧を発生する磁気抵抗効果素子を提供することを課題としている。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明の第１の磁気抵抗効果素子は、第１の強磁性層と、この第１の強磁性層上に形成された第１のバリア層と、この第１のバリア層上に形成された第２の強磁性層と、この第２の強磁性層上に形成された第２のバリア層と、この第２のバリア層上に形成された第３の強磁性層３の積層層からなり、前記第１、第２および第３の強磁性層の磁性元素の割合が異なることを特徴としている。
【００１８】
上記のように第１、第２、第３の強磁性層の磁性元素の割合を異ならせることにより、電子の注入方向におけるバリア層のエネルギー障壁を高くすることができ、“１”状態のＭＲを大きくすることができる。これにより、ＭＲ比を大きくすることができる。
【００１９】
また、本発明の第２の磁気抵抗効果素子は、第１の強磁性層と、この第１の強磁性層上に形成された第１のバリア層と、この第１のバリア層上に形成された第２の強磁性層と、この第２の強磁性層上に形成された第２のバリア層と、この第２のバリア層上に形成された第３の強磁性層３の積層層からなり、前記第１および第２のバリア層の含有元素が異なることを特徴としている。
【００２０】
上記の構成によってもＭＲ比を高くすることができる。これは、第１と第２のバリア層のエネルギー障壁の高さを変えると、出力信号（ＴＭＲの“１”状態と“０”状態の差電圧）とＴＭＲへのバイアス電圧との間の特性カーブの非線形性に基づいて、“１”状態のＭＲが高くなることによると考えられる。
【００２１】
上記構造において、第１および第２のバリア層は、金属の酸化膜、または窒化膜からなり、夫々の中では、酸素濃度分布、組成の分布が均一であることが好ましい。バリア中の酸素，窒素分布の均一化は、３００℃以上でアニールを行うと酸素または窒素のバリア中での拡散一再結合が生じるので、容易に実現できる。バリア中の他の元素の組成も均一であることが好ましい。この均一化も、単金属または合金の状態で膜を付けた後、３００℃以上でアニールを行うことで容易に作製できる。
【００２２】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００２３】
（第１の実施形態）
第１の実施形態では、本発明の第１の基本形態を説明する。
図１（ａ）は、本発明の第１の実施形態に係る磁気抵抗効果素子の断面構造を示す断面図、図１（ｂ）はそのエネルギーバンド図である。図１（ａ）に示すように、第１の実施形態の磁気抵抗効果素子は、強磁性層１（第１の強磁性層）上にバリア層２（第１のバリア層）を介して、強磁性層１と異なる磁性元素を含む強磁性層３（第２の強磁性層）を積層し、さらにこの上にバリア層４（第２のバリア層）を介して、強磁性層１，３と異なる磁性元素を含む強磁性層５（第３の強磁性層）を積層し、磁気抵抗効果素子１０を形成している。
【００２４】
第１の実施形態の磁気抵抗効果素子は、強磁性層１／バリア層２／強磁性層３／バリア層４／強磁性層５からなる強磁性二重トンネル接合素子であり、強磁性層１，３，５の磁性元素の割合を変えることにより、図１（ｂ）に示すように、強磁性体のフェルミ面のエネルギー位置を変えることができる。
【００２５】
このような状態は、例えば磁性層にＣｏ−Ｆｅ合金、Ｃｏ−Ｎｉ合金、Ｎｉ−Ｆｅ合金、Ｃｏ−Ｆｅ−Ｎｉ合金を用いた場合、強磁性層１，３，５を順番に成膜する際、例えばＮｉ元素の割合（ａｔｏｍｉｃ％）を強磁性層１，３，５毎に変えることで容易に実現ができる。
【００２６】
上記構造において、バリア層２，４は、Ａｌ，Ｍｇ等の金属の酸化膜、または窒化膜からなり、夫々の中では、酸素濃度分布、組成の分布が均一であることが好ましい。バリア層中の酸素，窒素分布の均一化は、３００℃以上でアニールを行うと酸素または窒素のバリア中での拡散一再結合が生じるので、容易に実現できる。
【００２７】
バリア層中の他の元素の組成も均一であることが好ましく、この均一化も、単金属または合金の状態で膜を付けた後、３００℃以上でアニールを行うことで容易に作製できる。
【００２８】
また、強磁性層１，３，５は、構成元素の濃度分布が略均一となるように合金ターゲットを用いるか同時スパッタの方法で形成されており、形成後アニールを行っても特性がばらつくことはない。このため、均一な特性で大きなＭＲ値を得ることができるとともに、従来最大の信号電圧が得られると考えられていた、ＭＲ比のバイアス依存性のピークが正バイアス電圧側にあるものと負バイアス電圧側にあるものとを直列接続した二重接合構造、または濃度勾配を付けない強磁性二重トンネル接合構造よりも大きな信号電圧を、図１（ｂ）に矢印で示した電子が侵入する方向において得ることができる。これは、この方向から電子が侵入した場合、実効的なバリア高さが高くなることに起因していると考えられる。
【００２９】
（第２の実施形態）
第２の実施形態では、本発明の第２の基本形態を説明する。
図２（ａ）は、本発明の第２の実施形態に係る磁気抵抗効果素子の断面構造を示す断面図、図２（ｂ）はそのエネルギーバンド図である。図２（ａ）に示すように、第２の実施形態の磁気抵抗効果素子は、強磁性層１１（第１の強磁性層）上にバリア層１２（第１のバリア層）を介して、強磁性層１３（第２の強磁性層）を積層し、さらにこの上にバリア層１１とは異なる磁性元素を含むバリア層１４（第２のバリア層）を介して、強磁性層１５（第３の強磁性層）を積層し、磁気抵抗効果素子２０を形成している。
【００３０】
第２の実施形態の磁気抵抗効果素子も、強磁性層１１／バリア層１２／強磁性層１３／バリア層１４／強磁性層１５からなる強磁性二重トンネル接合素子であるが、バリア層１２、１４の含有元素を変えることにより、バリア１２、１４のエネルギー障壁の高さを変えることができる。このような状態は、例えばバリア層１２、１４作製時、酸化または窒化前に成膜する金属元素Ｍを変えるか、バリア層１２を酸化（Ｍ−Ｏ）し、バリア層１４を窒化（Ｍ−Ｎ）する、またはバリア層１２を酸化（Ｍ−Ｏ）し、バリア層１４を窒素と酸素の混合バリア（Ｍ−Ｎ−Ｏ）にする等によって容易に実現ができる。
【００３１】
また、バリア層１２、１４の中では、元素の濃度が均一であることが好ましい。バリア層中に欠陥等があり、Ｏ、Ｎの分布が不均一であると、ＭＲ比のバイアス依存性が減少し、信号電圧が低下する。これらを均一にするためには、酸化、または、窒化時に多少オーバー酸化または窒化してから３００℃以上でアニールをすることが好ましい。上記のプロセスを入れると、バリア層中の酸素または窒素濃度分布、元素分布が均一になるため、バラツキの原因が無くなり、均一な特性で大きなＭＲ値を得ることができる。
【００３２】
第２の実施形態によれば、従来最大の信号電圧が得られると考えられていた、ＭＲ比のバイアス依存性のピークが正バイアス電圧側にあるものと負バイアス電圧側にあるものとを直列接続する二重接合構造よりも大きな信号電圧を得ることができる。これは、バリアの障壁高さが異なることと、素子への印加電圧と出力信号電圧との関係における非線形性に起因していると考えられる。
【００３３】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る磁気抵抗効果素子３０の層構造を示す断面図である。第３の実施形態は、第１の実施形態の構造に対し、反強磁性層６，７を上下面に付与した、いわゆるスピンバルブ型にしたものである。第１の実施形態と同一個所には同一番号を付して、重複する説明を省略する。
【００３４】
図３に示す反強磁性層６／強磁性層１／バリア層２／強磁性層３／バリア層４／強磁性層５／反強磁性層７からなる積層体を、Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／（Ｃｏ７０Ｆｅ３０）８０Ｎｉ２０／ＡｌＯｘ ／（Ｃｏ７０Ｆｅ３０）５０Ｎｉ５０／Ｉｒ−Ｍｎの材料構成により作製した。上記積層体において、バリア層２、４は、金属Ａｌを成膜後ブラズマ酸化を行って作製した。前述のように、酸素濃度分布を均一にするため３２０℃で１時間のアニールを行った。この試料をＡ１とする。
【００３５】
また、比較のため、従来技術のうち一番大きな信号電圧が得られる、ＭＲ比のバイアス依存性のピークが正バイアス電圧側にあるものと負バイアス電圧側にあるものとを直列接続した二重接合型構造による試料Ｂ，Ｃを以下のように作成した。
Ｂ）Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ（ＡｌＯｘ のバリアの酸素濃度を分布をつけたもの）。
Ｃ）Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／ＡｌＮｘ ／Ｃｏ７０Ｆｅ３０／ＡｌＮｘ ／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ（バリアを２層にしピン層（磁化固着）側のバリア高さを高くしたもの）。
【００３６】
また標準試料として、次の試料Ｄを作製した。
Ｄ）Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ（ＡｌＯｘ のバリアの酸素濃度分布を均一にして、Ａｌ２ Ｏ３ に近くなるように最適に酸化条件をつけたもの）。
【００３７】
比較例の構造で用いた磁性層には、全てＭＲ比が大きい特性が得られるＣｏ７０Ｆｅ３０を使用している。バリア層、磁性層の膜厚はＡ１、Ｂ，Ｃ，Ｄとも同じにして比較を行った。微細加工は通常のフォトリソグラフィとイオンミリングを用い、４×４μｍ２ のＴＭＲ素子を作製した。
【００３８】
図４に上記のＡ１，Ｂ、Ｃ、Ｄ各試料のバイアス電圧一出力信号電圧特性を示す。比較試料Ｂ，Ｃ，標準試料Ｄでは、ＭＲ比が大きい特性が得られるＣｏ70Ｆｅ30を用いても、得られた最大の信号出力は本発明の試料Ａ１に比ベて小さい。本発明の構造においては、正電圧側で最も大きな信号出力が得られ、本発明の構造が大容量ＭＲＡＭ等に有効であることが分かった。また、面内のバラツキも小さく、比較例Ｂ，Ｃでは、４００ｍＶで測定時のＭＲ比のバラツキが夫々±１２．５％、±１０．７％有ったのに対して、本実施形態の試料Ａ１ではバラツキが±３．９％と良好であることが分かった。
【００３９】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る磁気抵抗効果素子４０の層構造を示す断面図である。第４の実施形態は、第２の実施形態の構造に対し、反強磁性層１６，１７を上下面に付与した、いわゆるスピンバルブ型にしたものである。第２の実施形態と同一個所には同一番号を付して、重複する説明を省略する。
【００４０】
図５に示す反強磁性層１６／強磁性層１１／バリア層１２／強磁性層１３／バリア層１４／強磁性層１５／反強磁性層１７の積層体として、２つの試料Ａ２，Ａ３を作成した。
Ａ２）Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／ＧａＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ
Ａ３）Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ Ｎｙ ／（Ｃｏ５０Ｆｅ５０）７０Ｎｉ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ。
【００４１】
上記積層体において、バリア層１２、１４は、金属Ａｌを成膜後プラズマ酸化、または酸素と窒素ガスを導入しプラズマを発生させることによりＡｌＯｘ Ｎｙを作製した。作製後、前述のようにバリア層中の濃度分布を均一にするため３２０℃で１時間のアニールを行った。微細加工は通常のフォトリソグラフィとイオンミリングを用い、４×４μｍ２ のＴＭＲ素子を作製した。
【００４２】
また、比較のため、従来技術のうち一番大きな信号電圧が得られる、ＭＲ比のバイアス依存性のピークが正バイアス電圧側にあるものと負バイアス電圧側にあるものとを直列接続した二重接合型の構造による試料Ｅを次の組成で作成した。
Ｅ）Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ ／ＡｌＮｘ／（Ｃｏ５０Ｆｅ５０）７０Ｎｉ３０／ＡｌＮｘ ／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ（バリアを２層にしピン層側のバリア高さを高くしたもの）。
【００４３】
また標準試料Ｆとして、Ｉｒ−Ｍｎ／Ｃｏ７０Ｆｅ３０／ＡｌＯｘ／（Ｃｏ５０Ｆｅ５ ０）７０Ｎｉ３０／ＡｌＯｘ ／Ｃｏ７０Ｆｅ３０／Ｉｒ−Ｍｎ（ＡｌＯｘ のバリアの酸素濃度分布を均一として、Ａｌ２ Ｏ３ に近いように最適に酸化条件をつけたもの）を作製した。
【００４４】
各バリア層、磁性層の膜厚は試料Ａ２、Ａ３，Ｅ、Ｆとも同じにして比較を行った。図６に試料Ａ２、Ａ３，Ｅ、Ｆのバイアス電圧一出力信号電圧特性を示す。比較試料Ｅ、標準試料Ｆでは、本実施形態の試料Ａ２、Ａ３に比べて信号出力が小さい。本実施形態の試料Ａ２、Ａ３において、正電圧側で最も大きな信号出力が得られ、大容量ＭＲＡＭ等に有効であることが分かった。また、面内のバラツキも小さく、比較試料Ｅでは、４００ｍＶで測定時のＭＲ比のバラツキが±１１．５％有ったのに対して、本実施形態の試料Ａ２、Ａ３ではバラツキが±４．２％と良好であることが分かった。
【００４５】
（第５の実施形態）
第１の実施形態において、強磁性層１，５の少なくとも一方を、反強磁性結合記録層とすることができる。第５の実施形態はそのような例であり、図７（ａ）に第５の実施形態の磁気抵抗効果素子５０の断面構造を示す。図７（ａ）においては、図１の強磁性層１の部分が、（強磁性層１−１／非磁性層８ａ／強磁性層１−２）の三層構造となっており、非磁性層８ａを介して反強磁性結合をしている、いわゆる反強磁性結合層となっている。また、図７（ｂ）は、図７（ａ）の変形例として、図１の強磁性層５の部分をも反強磁性結合記録層とした磁気抵抗効果素子５０´の例である。なお、第１の実施形態と同一部分には同一番号を付して、重複する説明を省略する。
【００４６】
上記の三層構造をピン層（磁化固着層）として用いることにより、より強固にピン層のスピンを固着することができるとともに、ピン層（１，５）からの記憶層（３）への漏れ磁場が小さくなるため、Ｒ（抵抗）−Ｈ（磁場）曲線をゼロ磁場をセンターに設計することが容易になる。また、何度かの書き込みによってピン層の一部の磁気モーメントが回転してしまい出力が徐々に低下してしまうという問題も完全に無くなる。
【００４７】
この場合、本発明の効果を有効に発揮させるためには、（強磁性層１−１／非磁性層８ａ／強磁性層１−２）／バリア層２／強磁性層３／バリア層４／（強磁性層５−１／非磁性層８ｂ／強磁性層５−２）において、バリア層に接している磁性層の元素を、強磁性層１−２、強磁性層３、強磁性層５−１の磁性元素含有量の割合を変えれば良く、強磁性層１−１、強磁性層５−２に特に制限は無い。
【００４８】
（第６の実施形態）
第２の実施形態に対しても、強磁性層１１，１５の少なくとも一方を、反強磁性結合記録層とすることができる。断面構造は第５の実施形態と同様になるので、図７を兼用することとし、参照番号を括弧の中に記した。
【００４９】
この場合、（強磁性層１１−１／非磁性層１８ａ／強磁性層１１−２）／バリア層１２／強磁性層１３／バリア層１４／（強磁性層１５−１／非磁性層／強磁性層１５−２）構造において、バリア層１２、１４の含有元素を変えれば良く、強磁性層１１−２、強磁性層１３、強磁性層１５−１、強磁性層１１−１、強磁性層１５−２に特に制限は無い。
【００５０】
（第７の実施形態）
第３および第４の実施形態に対しても、強磁性層１，５の少なくとも一方あるいは１１，１５の少なくとも一方を、反強磁性結合記録層とすることができる。第７の実施形態はそのような例であり、図８（ａ）に第７の実施形態の磁気抵抗効果素子５０の断面構造を示す。図８（ａ）においては、図４の強磁性層１の部分が、（強磁性層１−１／非磁性層８ａ／強磁性層１−２）の反強磁性結合層となっている。図８（ｂ）は図４の強磁性層５の部分も反強磁性結合記録層とした例である。なお、第３の実施形態と同一部分には同一番号を付して、重複する説明を省略する。
【００５１】
第４の実施形態（図５）に対しても、同様に反強磁性結合層を適用することができるが、断面構造は図８と同様になるので、図８を参照することとし、参照番号を括弧の中に記載してある。
【００５２】
第７の実施形態では、第５、第６の実施形態と同様な効果が得られる上に、反強磁性膜６，７（１６，１７）の膜厚を薄くでき、加工精度が上昇すること等のメリットがあり、スイッチング゛磁場のバラツキが減少する。
【００５３】
（第８の実施形態）
第１乃至第７の実施形態において、中央部の強磁性層３（１３）も強磁性層／非磁性層／強磁性層の３層構造とすることが好ましい。第８の実施形態はこのような例であり、図９に断面構造を示す。図９（ａ）は第１又は第２の実施形態（図１または図２）に上記の３層構造を適用した例を代表として示すが、第３又は第４の実施形態に適用することもできる。図９（ｂ）は第３または第４の実施形態に適用した例である。また、図１乃至図４と同一部分には同一番号を付して、重複する説明を省略する。
【００５４】
図９においては、図１の強磁性層３の部分を（強磁性層３−１／非磁性層８ｃ／強磁性３−２）の３層構造としている。この場合、強磁性層３−１と強磁性層３−２間に弱い強磁性層結合があることが好ましい。強磁性層／非磁性層／強磁性層の３層構造は、第５乃至第７の実施形態では反強磁性結合としていたが、強磁性層、非磁性層の材料、膜厚等を適切に選択することにより、本実施形態のように強磁性結合とすることもできる。
【００５５】
また、強磁性層３−１と強磁性層３−２の組成は、エネルギーレベルを同一にするために、実質的に同一の組成とすることが望ましい。
【００５６】
本実施形態の構造を磁気記録層に用いると、スイッチング磁場のセル幅依存性が小さくなる。即ち、セル幅を小さくしてもスイッチング磁場の増大が小さい。このため、ＭＲＡＭを大容量化しＴＭＲのセル幅が小さくなっても、消費電力の増大、書きこみ時の配線のエレクトロマイグレーシヨンの心配が無く、大容量ＭＲＡＭを作製できる。強磁性結合の強さは弱い方が好ましく、弱いほどスイッチング磁場は小さくなる。また、弱い強磁性結合を有する三層以上の強磁性層／非磁性層／強磁性層／非磁性層／強磁性層構造を用いてもスイッチング磁場は増大しない。また、この構造を用いると、強磁性層単層の時に比べて超常磁性になる膜厚の限界が膜厚が薄い領域まで伸ばすことができ、熱安定性の面でも好ましい傾向を示す。
【００５７】
上記の第１乃至第８の実施形態を通じて、磁性材料、バリア層材料等は下記のように選択することができる。
【００５８】
本発明の強磁性層の元素，種類は、特に制限はなく、は、Ｆｅ，Ｃｏ，Ｎｉまたはそれら合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）などの酸化物の他ＮｉＭｎＳｂ、ＰｔＭｎＳｂ，等のホイスラー合金、Ｚｎ−Ｍｎ−Ｏ、Ｔｉ−Ｍｎ−Ｏ，ＣｄＭｎＰ２ 、ＺｎＭｎＰ２などの磁性半導体を用いることができる。
【００５９】
本発明の強磁性層の膜厚は超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることが好ましい。また、あまり厚いとスイッチング磁場、漏れ磁場が大きくなってしまうため、３．０ｎｍ以下で有ることが好ましい。また、これら磁性体にはＡｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていても強磁性を失わない限り良い。
【００６０】
反強磁性膜は、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ等が使用できる。
非磁性層としては、Ｃｕ、Ａｕ、Ｒｕ、Ｉｒ、Ｒｈ、Ａｇなどを用いることができる。反強磁性結合として用いる場合（ピン層の場合）は、Ｒｕ，Ｉｒ，Ｒｈが好ましく、強磁性結合として用いる場合（記録層の場合）は、Ｃｕ，Ａｕ，Ａｇが好ましいが、膜厚等により調整も可能なので、これらに限られるものではない。
【００６１】
本発明の誘電体または、絶縁層としては、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ，ＡｌＯＮ、ＧａＯ、Ｂｉ２Ｏ３、ＳｒＴｉＯ２、ＡｌＬａＯ３などの様々な誘電体を使用することができる。これらは、多少の酸素、窒素欠損が存在していても構わない。
【００６２】
誘電体層の厚さはＴＭＲの接合面積に依存し、３ｎｍ以下であることが好ましい。基板は特に制限はなく、Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等各種基板上に作製できる。その上に、下地層，保護層として、Ｔａ、Ｔｉ、Ｐｔ、Ｐｄ、Ａｕ等の単層膜や、Ｔｉ／Ｐｔ、Ｔａ／Ｐｔ、Ｔｉ／Ｐｄ、Ｔａ／Ｐｄ等の積層膜を用いることが好ましい。
【００６３】
このような磁気抵抗効果素子は、各種スバッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成装置を用いれば作製することができる。
【００６４】
上記の強磁性トンネル接合は、磁気記録素子、磁気抵抗効果型磁気へッド、磁気再生装置等に適用することができる。以下、本発明の磁気抵抗効果素子の応用例の実施形態を説明する。
【００６５】
（第９の実施形態）
第９の実施例では、本発明の磁気抵抗効果素子を磁気記録装置（ＭＲＡＭ）に適用した例を説明する。図１０はＭＲＡＭの摸式的な回路図、図１１は個別の記録素子の構成を説明するための断面図である。
【００６６】
ＭＲＡＭは、図１０に示すように、ローデコーダ１４０で制御される複数の読み出しワード線ＷＬ１（１２２）と、カラムデーダ１５０で制御され、ワード線１２２と交差する複数のビット線ＢＬ（１３４）を備える。ワード線１２２とビット線１３４の各交点には、本発明の磁気抵抗効果素子（例えば第１の実施形態の１０、第２乃至第８の実施形態の２０、３０、４０、５０、６０、７０、８０、９０等を使用してもよい）と、ワード線１２２によりその導通が制御されるスイッチ（導通制御素子）としてのＭＯＳＦＥＴ１２０を備える。また、読み出しワード線１２２と平行方向に、磁気抵抗素子１０に近接して延在する書き込みワード線ＷＬ２（１３１）を備える。
【００６７】
各メモリ素子は図１１のように構成されている。半導体基板の表面にＭＯＳＦＥＴ１２０を形成する。１２３，１２４がソース・ドレイン領域であり、ゲート電極１２２が延在して形成され、ワード線ＷＬ１（１２２）となる。ソース・ドレイン領域の一方１２４に接続したコンタクト１３２を介して、下地配線１３３が形成されており、この下地配線１３３とビット線１３４の間に本発明の磁性抵抗効果素子１０を形成する。また、磁気抵抗効果素子１０に近接して書き込み用のワード線ＷＬ２（１３１）を形成する。
【００６８】
上記のＭＲＡＭでは、ＭＲ比の大きい本発明の磁気抵抗効果素子を使用しているので、２５６Ｍｂｉｔ以上の大容量になっても、安定した動作が可能になる。
【００６９】
（第１０の実施形態）
第１０の実施例も、本発明の磁気抵抗効果素子を磁気記録装置に適用した例であるが、導通制御素子にダイオードを使用した例である。図１２は磁気記録装置の摸式的な回路図、図１３は個別の記録素子の構成を説明するための断面図である。
【００７０】
図示しないロウコーダに接続された複数のワード線２２３と、図示しないカラムデコーダに接続された複数のビット線２２７の各交点において、本発明の磁気抵抗効果素子１０（或いは２０，３０，４０，５０，６０，７０，８０，９０）とダイオード２２２の直列体が、ビット線２２７とワード線２２３の間に接続されている。
【００７１】
各メモリ素子としての磁気抵抗効果素子とダイオードは、図１３に示すように、例えばワード線２２３上にダイオード２２２を形成し、その上に磁気抵抗効果素子１０を直接形成し、さらにその上にビット線２２７を形成することにより構成できる。
【００７２】
或いは、図１４に示すように、通常のＩＣプロセスに適合させた方法で形成することもできる。即ち、半導体基板２２１上の素子分離絶縁膜２２１ａで分離された領域に、ｐ型領域２２２ｂとｎ型領域２２２ａからなるダイオード２２２を形成する。ｎ型領域２２２ａにはコンタクト２２８を介してワード線２２３を接続する。ｐ型領域２２２ｂにはコンタクト２２９を介して下地配線２２６が形成され、この下地配線２２６とビット線２２７の間に本発明の磁気抵抗効果素子１０を形成する。なお、２３０は層間絶縁膜である。また、図１４に示したように、ＳＯＩ基板を用いることがより好ましい。
【００７３】
上記のように構成しても、第９の実施形態と同様に、動作の安定した磁気記録素子を実現することができる。
【００７４】
（第１１の実施形態）
第１１の実施例は、本発明の磁気抵抗効果素子を磁気ヘッドに応用した例を説明する。
【００７５】
図１５は、本発明の磁気抵抗効果素子１０を搭載した磁気ヘッドアセンブリの斜視図である。アクチュエータアーム３０１は、磁気ディスク装置内の固定軸に固定されるための穴が設けられ、図示しない駆動コイルを保持するボビン部等を有する。アクチュエータアーム３０１の一端にはサスペンション３０２が固定されている。サスペンション３０２の先端には信号の書き込み、および読み取り用のリード線３０４が配線され、このリード線３０４の一端はヘッドスライダ３０３に組み込まれた磁気抵抗効果素子１０の各電極に接続され、リード線３０４の他端は電極パッド３０５に接続されている。なお、磁気抵抗効果素子１０は第１の実施形態の素子であるが、第２乃至第８の実施形態の磁気抵抗効果素子２０、３０，４０，５０，６０，７０，８０，９０等であってもよい。
【００７６】
図１６は、図１５に示す磁気ヘッドアセンブリを搭載した磁気ディスク装置（磁気再生装置）の内部構造を示す斜視図である。磁気ディスク３１１はスピンドル３１２に装着され、図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより回転する。
【００７７】
アクチュエータアーム３０１は固定軸３１３に固定され、サスペンション３０２およびその先端のヘッドスライダ３０３を支持している。磁気ディスク３１１が回転すると、ヘッドスライダ３０３の媒体対向面は磁気ディスク３１１の表面から所定量浮上した状態で保持され、情報の記録再生を行う。
【００７８】
アクチュエータアーム３０１の基端にはリニアモータの一種であるボイスコイルモータ３１４が設けられている。ボイスコイルモータ３１４はアクチュエータアーム３０１のボビン部に巻き上げられた図示しない駆動コイルとこのコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成されている。
【００７９】
アクチュエータアーム３０１は、固定軸３１３の上下２箇所に設けられた図示しないボールベアリングによって支持され、ボイスコイルモータ３１４により回転摺動が自在にできるようになっている。
【００８０】
上記のように本発明の磁気抵抗効果素子を使用した磁気ヘッドあるいは磁気再生装置は、磁気抵抗効果素子より高出力信号が得られるので、安定した動作と大容量化が可能になる。
【００８１】
【発明の効果】
本発明の構造を用いれば、熱処理に伴うＭＲ値，抵抗値の面内バラツキが小さく、磁気抵抗効果素子の更なる高出力化が可能となり、大容量の固体磁気メモリあるいは磁気再生装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る磁気抵抗効果素子の（ａ）断面図と（ｂ）各層のエネルギーレベルを示した図。
【図２】本発明の第２の実施形態に係る磁気抵抗効果素子の（ａ）断面図と（ｂ）各層のエネルギーレベルを示した図。
【図３】本発明の第３の実施形態に係る磁気抵抗効果素子の断面図。
【図４】第３の実施形態の磁気抵抗効果素子におけるバイアス電圧と出力信号電圧の関係を示す特性図。
【図５】本発明の第４の実施形態に係る磁気抵抗効果素子の断面図。
【図６】第４の実施形態の磁気抵抗効果素子におけるバイアス電圧と出力信号電圧の関係を示す特性図。
【図７】本発明の第５（或いは第６）の実施形態に係る磁気抵抗効果素子の断面図。
【図８】本発明の第７の実施形態に係る磁気抵抗効果素子の断面図。
【図９】本発明の第８の実施形態に係る磁気抵抗効果素子の断面図。
【図１０】本発明の第９の実施形態に係る磁気抵抗記録装置（ＭＲＡＭ）の回路図。
【図１１】第９の実施形態の磁気抵抗記録素子の構成を示す断面図。
【図１２】本発明の第１０の実施形態に係る磁気抵抗記録装置（ＭＲＡＭ）の回路図。
【図１３】第１０の実施形態の磁気抵抗記録素子の１構成を示す斜視図。
【図１４】第１０の実施形態の磁気抵抗記録素子の他の構成を示す断面図。
【図１５】本発明の第１１の実施形態に係る磁気抵抗効果ヘッドの斜視図。
【図１６】第１１の実施形態の実記抵抗効果ヘッドが使用された磁気再生装置の斜視図。
【図１７】２５６ＭｂｉｔＭＲＡＭを想定した場合の抵抗率と出力信号電圧の規格例。
【符号の説明】
１、３，５、１１，１３，１５、１−１，１−２，１１−１，１１−２、３−１，３−３、１３−１，１３−３、５−１，５−２、１５−１，１５−２、…強磁性層
２，４、１２，１４…バリア層
６，７，１６，１７…反強磁性層
８ａ、８ｂ、８ｃ、１８ａ、１８ｂ、１８ｃ…非磁性層
１０，２０，３０，４０，５０，５０´、６０，６０´、７０，７０´、８０，８０´、９０，９０´…磁気抵抗効果素子

Claims (11)

  1. 磁化固着層としての第１の強磁性層と、この第１の強磁性層上に形成され磁気抵抗効果が発現するように設けられた第１のトンネルバリア層と、この第１のトンネルバリア層上に形成された記録層としての第２の強磁性層と、この第２の強磁性層上に形成され磁気抵抗効果が発現するように設けられた第２のトンネルバリア層と、この第２のトンネルバリア層上に形成された磁化固着層としての第３の強磁性層の積層体からなり、前記第１、第２および第３の強磁性層の磁性元素の割合が異なることを特徴とした磁気抵抗効果素子。
  2. 磁化固着層としての第１の強磁性層と、この第１の強磁性層上に形成され磁気抵抗効果が発現するように設けられた第１のトンネルバリア層と、この第１のトンネルバリア層上に形成された記録層としての第２の強磁性層と、この第２の強磁性層上に形成され磁気抵抗効果が発現するように設けられた第２のトンネルバリア層と、この第２のトンネルバリア層上に形成された磁化固着層としての第３の強磁性層の積層体からなり、前記第１および第２のトンネルバリア層は、Ａｌ2Ｏ3，ＳｉＯ2，ＭｇＯ，ＡｌＮ，ＡｌＯＮ，ＧａＯ，Ｂｉ2Ｏ3，ＳｒＴｉＯ2、ＡｌＬａＯ3の中から選ばれた材料を含み、かつ前記第１及び第２のトンネルバリア層の前記材料が異なることを特徴とした磁気抵抗効果素子。
  3. 前記第１乃至第３の強磁性層の少なくとも１層が、第４の強磁性層と、この第４の強磁性層の上に形成された非磁性金属層と、この非磁性金属層の上に形成された第５の強磁性層からなることを特徴とする請求項１乃至２のいずれかに記載の磁気抵抗効果素子。
  4. 前記第１乃至第３の強磁性層の前記少なくとも１層が前記第２の強磁性層であり、前記第４の強磁性層と前記第５の強磁性層が強磁性結合していることを特徴とする請求項３に記載の磁気抵抗効果素子。
  5. 磁気固着層としての第１の強磁性層と、この第１の強磁性層上に形成され磁気抵抗効果が発現されるように設けられた第１のトンネルバリア層と、この第１のトンネルバリア層上に形成された記録層としての第２の強磁性層と、この第２の強磁性層上に形成され磁気抵抗効果が発現されるように設けられた第２のトンネルバリア層と、この第２のトンネルバリア層上に形成された磁気固着層としての第３の強磁性層の積層体からなり、
    前記第２の強磁性層が、第４の強磁性層と、この第４の強磁性層の上に形成された非磁性金属層と、この非磁性金属層の上に形成された第５の強磁性層からなり、
    前記第１および第２のトンネルバリア層の含有元素が異なることを特徴とした磁気抵抗効果素子。
  6. 前記第４の強磁性層と前記第５の強磁性層が強磁性結合していることを特徴とする請求項５に記載の磁気抵抗効果素子。
  7. 前記第１および第３の強磁性層の少なくとも一方の、前記積層体の外側に、反強磁性層が付与されていることを特徴とする請求項１乃至６のいずれかに記載の磁気抵抗効果素子。
  8. 複数のワード線と、この複数のワード線に交差する複数のビット線と、前記複数のワード線と複数のビット線の各交差部において、前記ビット線とワード線の間に磁気抵抗効果素子を有し、前記磁気抵抗効果素子が、請求項１乃至７のいずれかに記載の磁気抵抗効果素子からなることを特徴とする磁気ランダムアクセスメモリ。
  9. 前記ビット線とワード線の間に、導通制御素子をさらに具備することを特徴とする請求項８に記載の磁気ランダムアクセスメモリ。
  10. 磁気感知部に請求項１乃至請求項７のいずれかに記載の磁気抵抗効果素子を有することを特徴とする磁気ヘッド。
  11. 磁気感知部に請求項１乃至請求項７のいずれかに記載の磁気抵抗効果素子を有することを特徴とする磁気再生装置。
JP2001068741A 2001-03-12 2001-03-12 磁気抵抗効果素子 Expired - Fee Related JP3576111B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001068741A JP3576111B2 (ja) 2001-03-12 2001-03-12 磁気抵抗効果素子
US10/093,390 US6839206B2 (en) 2001-03-12 2002-03-11 Ferromagnetic double tunnel junction element with asymmetric energy band
US10/968,336 US6995962B2 (en) 2001-03-12 2004-10-20 Ferromagnetic double tunnel junction element with asymmetric energy band

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001068741A JP3576111B2 (ja) 2001-03-12 2001-03-12 磁気抵抗効果素子

Publications (2)

Publication Number Publication Date
JP2002270921A JP2002270921A (ja) 2002-09-20
JP3576111B2 true JP3576111B2 (ja) 2004-10-13

Family

ID=18926886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001068741A Expired - Fee Related JP3576111B2 (ja) 2001-03-12 2001-03-12 磁気抵抗効果素子

Country Status (2)

Country Link
US (2) US6839206B2 (ja)
JP (1) JP3576111B2 (ja)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469926B1 (en) * 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
US7075121B2 (en) * 2000-12-20 2006-07-11 Yamaha Corporation Magnetic tunneling junction element having thin composite oxide film
JP3607678B2 (ja) * 2002-01-24 2005-01-05 アルプス電気株式会社 磁気検出素子
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4399211B2 (ja) * 2002-12-21 2010-01-13 株式会社ハイニックスセミコンダクター バイオセンサー
JP3836788B2 (ja) * 2002-12-26 2006-10-25 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
US7054119B2 (en) * 2003-06-18 2006-05-30 Hewlett-Packard Development Company, L.P. Coupled ferromagnetic systems having modified interfaces
DE10327390B4 (de) * 2003-06-18 2008-11-13 Sensitec Gmbh Anordnung zur Vermeidung von Elektromigration
JP2005032780A (ja) 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP3824600B2 (ja) 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7598555B1 (en) * 2003-08-22 2009-10-06 International Business Machines Corporation MgO tunnel barriers and method of formation
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US7252852B1 (en) 2003-12-12 2007-08-07 International Business Machines Corporation Mg-Zn oxide tunnel barriers and method of formation
US6798690B1 (en) * 2004-01-10 2004-09-28 Honeywell International Inc. Magnetic switching with expanded hard-axis magnetization volume at magnetoresistive bit ends
KR100624417B1 (ko) * 2004-01-31 2006-09-18 삼성전자주식회사 터널링 자기 저항 소자
US7884403B2 (en) 2004-03-12 2011-02-08 Japan Science And Technology Agency Magnetic tunnel junction device and memory device including the same
JP4581133B2 (ja) * 2004-03-12 2010-11-17 独立行政法人科学技術振興機構 磁気抵抗素子
US7148072B2 (en) * 2004-05-28 2006-12-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for oxidizing conductive redeposition in TMR sensors
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US8110144B2 (en) * 2004-09-17 2012-02-07 Chemence Medical, Inc. Process for sterilization of and cyanoacrylate adhesives compositions and devices
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
US7369376B2 (en) * 2005-03-15 2008-05-06 Headway Technologies, Inc. Amorphous layers in a magnetic tunnel junction device
JPWO2006112119A1 (ja) * 2005-04-01 2008-12-04 独立行政法人科学技術振興機構 強磁性二重トンネル接合素子及び磁気デバイス
JP4008478B2 (ja) * 2005-07-13 2007-11-14 Ｔｄｋ株式会社 磁界検出素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁界検出素子の製造方法
US7633724B2 (en) * 2006-03-31 2009-12-15 Hitachi Global Storage Technologies Netherlands, B.V. Dual-type tunneling magnetoresistance (TMR) elements
CN100550456C (zh) * 2006-05-26 2009-10-14 中国科学院物理研究所 一种具有量子效应的MgO双势垒磁性隧道结及其用途
JP2008004811A (ja) 2006-06-23 2008-01-10 Tdk Corp 磁界検出素子の製造方法、磁界検出素子、積層体、ウエハ、ヘッドジンバルアセンブリ、およびハードディスク装置
US7760474B1 (en) * 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
JP2008166533A (ja) * 2006-12-28 2008-07-17 Tdk Corp トンネル型磁気検出素子及びその製造方法
US7715156B2 (en) 2007-01-12 2010-05-11 Tdk Corporation Tunnel magnetoresistive effect element and thin-film magnetic head with tunnel magnetoresistive effect read head element
US20080311323A1 (en) * 2007-06-12 2008-12-18 Chemence, Inc. Cyanoacrylate Adhesive Compositions and Devices and Process for Sterilization Thereof
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
JP5097527B2 (ja) * 2007-12-17 2012-12-12 株式会社日立製作所 磁気再生ヘッド、磁気ヘッドおよび磁気記憶装置
WO2009110119A1 (ja) * 2008-03-06 2009-09-11 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
US20090267042A1 (en) * 2008-04-24 2009-10-29 Happ Thomas D Integrated Circuit and Method of Manufacturing an Integrated Circuit
US7615439B1 (en) * 2008-09-29 2009-11-10 Sandisk Corporation Damascene process for carbon memory element with MIIM diode
US20100078758A1 (en) * 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
US7969011B2 (en) * 2008-09-29 2011-06-28 Sandisk 3D Llc MIIM diodes having stacked structure
US7897453B2 (en) * 2008-12-16 2011-03-01 Sandisk 3D Llc Dual insulating layer diode with asymmetric interface state and method of fabrication
US8878363B2 (en) * 2009-06-26 2014-11-04 Intel Corporation Fermi-level unpinning structures for semiconductive devices, processes of forming same, and systems containing same
KR20140037111A (ko) 2011-05-19 2014-03-26 더 리전트 오브 더 유니버시티 오브 캘리포니아 전압 제어 자기 이방성 스위치 및 자기 전기 메모리
EP2568305B1 (en) * 2011-09-09 2016-03-02 Crocus Technology S.A. Magnetic tunnel junction with an improved tunnel barrier
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US20180130943A1 (en) * 2016-11-04 2018-05-10 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction element with reduced temperature sensitivity
US10354679B2 (en) 2016-12-13 2019-07-16 International Business Machines Corporation Magnetic recording module having tunnel valve sensors with dissimilar tunnel barrier resistivities
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10014014B1 (en) 2017-06-14 2018-07-03 International Business Machines Corporation Magnetic recording apparatus having circuits with differing tunnel valve sensors and about the same resistance
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
WO2019035294A1 (ja) * 2017-08-14 2019-02-21 アルプスアルパイン株式会社 交換結合膜ならびにこれを用いた磁気抵抗効果素子および磁気検出装置
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
JP7081372B2 (ja) * 2018-07-26 2022-06-07 Tdk株式会社 磁気抵抗効果素子
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
JP7081694B2 (ja) 2019-10-03 2022-06-07 Tdk株式会社 磁気記録層、磁壁移動素子及び磁気記録アレイ
WO2022137284A1 (ja) * 2020-12-21 2022-06-30 Tdk株式会社 磁気抵抗効果素子

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US611405A (en) * 1898-09-27 Sachusetts
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JP3585629B2 (ja) 1996-03-26 2004-11-04 株式会社東芝 磁気抵抗効果素子及び磁気情報読み出し方法
JP2871670B1 (ja) * 1997-03-26 1999-03-17 富士通株式会社 強磁性トンネル接合磁気センサ、その製造方法、磁気ヘッド、および磁気記録／再生装置
JP3263016B2 (ja) * 1997-10-20 2002-03-04 アルプス電気株式会社 スピンバルブ型薄膜素子
JP3946355B2 (ja) 1998-06-30 2007-07-18 株式会社東芝 磁気素子とそれを用いた磁気センサおよび磁気記憶装置
US5953248A (en) 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
KR100334838B1 (ko) * 1998-07-21 2002-05-04 가타오카 마사타카 스핀밸브형 박막소자 및 그를 이용한 박막자기헤드
JP3050218B1 (ja) * 1998-12-21 2000-06-12 株式会社日立製作所 磁気ヘッド、それを用いた磁気記録再生装置及び磁性メモリ装置
JP2000208831A (ja) * 1999-01-18 2000-07-28 Sony Corp 磁気抵抗素子及びこれを用いた磁気デバイス
JP2000215422A (ja) 1999-01-27 2000-08-04 Alps Electric Co Ltd スピンバルブ型磁気抵抗効果素子およびその製造方法とその素子を備えた薄膜磁気ヘッド
JP4124533B2 (ja) 1999-03-02 2008-07-23 富士通株式会社 強磁性トンネル接合素子及びその製造方法
US6259586B1 (en) * 1999-09-02 2001-07-10 International Business Machines Corporation Magnetic tunnel junction sensor with AP-coupled free layer
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6535365B1 (en) * 2000-02-17 2003-03-18 The Regents Of The University Of Michigan Magnetic tunneling structure having ferromagnetic layers of different crystallographic structure
US6469926B1 (en) 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
JP3338433B2 (ja) 2000-05-02 2002-10-28 株式会社ダダ 毛髪用繊維の取付け方法
US6473275B1 (en) * 2000-06-06 2002-10-29 International Business Machines Corporation Dual hybrid magnetic tunnel junction/giant magnetoresistive sensor
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP3760095B2 (ja) * 2000-12-14 2006-03-29 株式会社日立グローバルストレージテクノロジーズ ２素子型再生センサ、垂直磁気記録再生用薄膜磁気ヘッド及び垂直磁気記録再生装置
JP2002314164A (ja) * 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
US6650509B2 (en) * 2001-03-20 2003-11-18 Hitachi Global Storage Technologies Netherlands B.V. Dual spin valve sensor with AP pinned layers
US6819530B2 (en) * 2002-09-25 2004-11-16 International Business Machines Corporation Current perpendicular to the planes (CPP) sensor with free layer stabilized by current field
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics

Also Published As

Publication number Publication date
JP2002270921A (ja) 2002-09-20
US6995962B2 (en) 2006-02-07
US20020159203A1 (en) 2002-10-31
US6839206B2 (en) 2005-01-04
US20050078418A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
JP3576111B2 (ja) 磁気抵抗効果素子
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
US7126849B2 (en) Magnetic cell and magnetic memory
US7593193B2 (en) Magnetoresistive element and magnetic memory device
JP5040105B2 (ja) 記憶素子、メモリ
US6730949B2 (en) Magnetoresistance effect device
JP2007103471A (ja) 記憶素子及びメモリ
JP2001156357A (ja) 磁気抵抗効果素子および磁気記録素子
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
JP3693247B2 (ja) 磁気抵抗効果記憶素子およびその製造方法
JP2006165059A (ja) 記憶素子及びメモリ
JP2000156531A (ja) 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP3607609B2 (ja) 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、及び磁気再生装置
JP4040173B2 (ja) メモリ
JP3472207B2 (ja) 磁気抵抗効果素子の製造方法
JP2007027493A (ja) 磁気抵抗効果素子およびその製造方法
JP2006165265A (ja) 記憶素子及びメモリ
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2006108316A (ja) 記憶素子及びメモリ
JP2002289943A (ja) 磁気センサー
JP4660512B2 (ja) 磁気記録素子への書き込み方法および磁気記録素子
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
JP3825730B2 (ja) 強磁性トンネル接合素子、磁気メモリ、及び強磁性トンネル接合素子の製造方法
JP4615797B2 (ja) 磁気抵抗効果素子およびその製造装置並びに磁気メモリ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees