JP2004063592A - 磁気抵抗効果素子および磁気メモリ装置 - Google Patents

磁気抵抗効果素子および磁気メモリ装置 Download PDF

Info

Publication number
JP2004063592A
JP2004063592A JP2002217108A JP2002217108A JP2004063592A JP 2004063592 A JP2004063592 A JP 2004063592A JP 2002217108 A JP2002217108 A JP 2002217108A JP 2002217108 A JP2002217108 A JP 2002217108A JP 2004063592 A JP2004063592 A JP 2004063592A
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic
underlayer
magnetoresistive
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002217108A
Other languages
English (en)
Other versions
JP2004063592A5 (ja
Inventor
Tetsuya Yamamoto
山元 哲也
Masakatsu Hosomi
細見 政功
Tetsuya Mizuguchi
水口 徹也
Kazuhiro Oba
大場 和博
Kazuhiro Bessho
別所 和宏
Takeshi Sone
曽根 威之
Yutaka Higo
肥後 豊
Hiroshi Kano
鹿野 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002217108A priority Critical patent/JP2004063592A/ja
Publication of JP2004063592A publication Critical patent/JP2004063592A/ja
Publication of JP2004063592A5 publication Critical patent/JP2004063592A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】安定して高い抵抗変化率、保磁力の低減等得ることができるようにする。
【解決手段】対の強磁性層が中間層を介して対向されてなり、強磁性層の少なくとも一方の中間層と接する側とは反対側に、トップコート層もしくは下地層が配置され、膜面と交叉する方向に、通電することによって磁気抵抗変化を得る構成による磁気抵抗効果素子であって、強磁性層の、中間層と接する側とは反対側に配置されるトップコート層もしくは下地層との間に、トップコート層もしくは下地層と強磁性層との間に上述した特定元素の移動を抑制する移動抑制層を配置した構成とする。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子および磁気メモリ装置とこれらの製造方法に関わる。
【0002】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要請されている。特に不揮発性メモリの高密度・大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術として、ますます重要になってきている。
【0003】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM(Ferro electric Random Access Memory ;強誘電体メモリ)等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒オーダーであるという欠点がある。一方、FRAMにおいては、書き換え可能回数が少ないという問題が指摘されている。
【0004】
これらの欠点がない不揮発性メモリとして注目されているのが、例えば「Wanget al.,IEEE Trans. Magn. 33(1997),4498 」に記載されているような、MRAM(Magnetic Random Access Memory )と呼ばれる磁気メモリ装置である。
【0005】
このMRAMは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転による記憶がなされることから、書換え可能回数がきわめて大きいという特徴がある。また、このMRAMは、アクセス時間をかなり高速化することができると予想されていて、既に、ナノ秒台での動作が可能であることの確認がなされている。
【0006】
このMRAMのメモリ素子を構成する磁気抵抗効果素子として、トンネル磁気抵抗効果(Tunnel Magnetoresistance:TMR)素子がある。このTMR素子の基本的構造は、強磁性層/トンネルバリア層/強磁性層の積層構造による。
このTMR素子にあっては、そのトンネルバリア層を介して配置された対の強磁性層間に一定の電流を通電した状態で、外部磁場を印加することによって、両強磁性層の磁化の相対角度に応じて磁気抵抗効果が現れる。このとき、両強磁性層の互いの磁化の向きが反平行の場合は抵抗値が最大となり、平行の場合は抵抗値が最小となる。したがって、このTMR素子は、外部磁場により上述した反平行と平行の状態を作り出すことによって、抵抗値変化として、情報の記録を行うことができ、メモリ素子として機能させることができる。
【0007】
特にスピンバルブ型のTMR素子においては、対の強磁性層の一方の強磁性層は、これに反強磁性層を隣接配置して、この反強磁性層との反強磁性結合によって磁化の向きを一定の向きに固定させることによって固定磁化層とするものである。
そして、他方の強磁性層を、外部磁場等によって容易に磁化反転する磁化自由層とし、この磁化自由層をもって磁気メモリ装置においては、情報記録層とするものである。
【0008】
このスピンバルブ型のTMR素子における抵抗値の変化率は、その対の強磁性層のそれぞれのスピン分極率をP1 ,P2 とすると、下記の式(1)で表される。
2P1 P2 /(1−P1 P2 )        (1)
つまり、両強磁性層のスピン分極率P1 ,P2 が大きい程、抵抗変化率が大きくなる。この抵抗変化率と強磁性層の材料との関係については、すでに、Fe、Co、Ni等のFe族の強磁性元素や、それらのこれら金属の合金についての報告がなされている。
【0009】
ところで、MRAMの基本的構成は、例えば特開平10−116490号公報に開示されているように、複数のビット書き込み線(いわゆるビット線)と、これら複数のビット線に直交する複数のワード書き込み線(いわゆるワード線)とを設け、これらビット線とワード線との立体的交叉部に磁気メモリ素子としてのTMR素子が配置される。このMRAMでの記録は、アステロイド特性を利用したTMR素子に対する選択書き込みによる。
【0010】
すなわち、ビット線およびワード線に選択的に所要の通電がなされて、これによって発生する互いに直交する方向の誘導磁界の合成による反転外部磁界を、選択されたTMR素子に印加して、その磁化自由層すなわち情報記録層の磁化の向きを上述した磁化固定層の磁化の向きと平行もしくは反平行として、例えば“0”,“1”の記録を行う。
【0011】
このMRAMに使用されるビット線およびワード線には、通常の半導体装置における配線材料のCuや、Al等の導体薄膜が使用される。このような通常の配線材料を用い、かつ線幅0.25μmのビット線およびワード線によって例えば反転磁界が20〔Oe〕である磁気メモリ素子に対して、書き込みを行うには、約2mAの電流が必要となる。ビット線およびワード線の厚さが、線幅と同じ0.25μmである場合、このときの電流密度は、エレクトロマイグレーションによる断線限界値に近い3.2×106 A/cm2 である。
したがって、配線の信頼性を維持するためには、書き込み電流の低減が不可欠である。
また、書き込み電流による発熱の問題や、消費電力の低減の観点からも、書き込み電流を低減させる必要がある。
【0012】
MRAMにおける書き込み電流の低減を実現する手法として、TMR素子の反転磁界を低減させることが挙げられる。
TMR素子の反転磁界は、TMR素子の大きさ、形状、層構成、材料の選択等によって適宜決定されるものである。しかしながら、例えばMRAMの記録密度の向上を目的としてTMR素子を微細化した場合には、TMR素子の反転磁界が上昇するという不都合が生じる。したがって、MRAMの微細化すなわち高集積化と、書き込み電流の低減とを同時に達成するためには、材料面からTMR素子の反転磁界の低減化を達成する必要がある。
【0013】
また、MRAMにおいて、各メモリ素子となるTMR素子の磁気特性が素子毎にばらついたり、同一素子についての繰り返し使用で、磁気特性に不安定なばらつきが生じると、アステロイド特性を使用した選択書き込みが困難になるという問題がある。
したがって、各TMR素子において、安定して理想的なアステロイド曲線を描かせるに必要な磁気特性が求められる。理想的なアステロイド曲線を描かせるためには、TMR測定を行った際のR−H(抵抗−磁場)曲線においてバルクハウゼンノイズ等のノイズがないこと、波形の角形性が良いこと、磁化状態が安定しており、反転磁界のばらつきが少ないことが必要である。
【0014】
TMR素子の情報読み出しは、上述したトンネルバリア層を介して配置された情報記録層と磁化固定層との磁気モーメントが反平行で抵抗値が高い状態の、例えば“1”、その逆に、互いの磁気モーメントが平行で抵抗値が低い状態の、例えば“0”を、例えば一定バイアス電圧での差電圧の検出により行う。
したがって、素子間の抵抗のばらつきが同じである場合には、TMR比が高いほど、高速で集積度が高く、エラーレートの低いメモリ装置が実現できる。
【0015】
また、TMR素子には抵抗変化率のバイアス電圧依存性が存在し、バイアス電圧が上昇するにつれて、TMR比が減少していくことが知られている。
そして、差電流または差電圧で読み出しを行う場合に、多くの場合、抵抗変化率が、バイアス電圧依存性により半減する電圧Vhalfで読み出し信号の最大値をとることがが知られているので、バイアス電圧依存性が小さいほど読み出しエラーの低減において有効である。
【0016】
【発明が解決しようとする課題】
上述したように、磁気抵抗効果素子例えばMRAMに用いられるTMR素子には、上述の書き込み特性要件と、読み出し特性要件とを同時に満足することが必要である。
【0017】
ところが、例えば磁気抵抗効果素子や、MRAMにおいて、高温熱処理がなされると、磁気抵抗効果素子に保磁力の増加や、抵抗−磁界特性に角形性の低下等の特性の劣化を来し、MRAMにおいては、反転磁界の増加による消費電力の増加、更にアステロイド特性の劣化による、MRAMの歩留りの低下を来す。
【0018】
この高温熱処理は、例えばPtMnなどの反強磁性材料を用いた強磁性トンネル接合素子では、所要の磁気特性を発揮させるために、通常、200℃〜300℃程度で数時間の規則化熱処理がなされる。
また、例えば磁気抵抗効果素子と同一基板上に、他の素子例えば半導体素子が構成される装置等の製造において、磁気抵抗効果素子の形成後に、例えば250℃以上の高温加熱を伴う場合がある。
本発明においては、このような熱処理に伴う特性劣化の問題の解決を図るものである。
【0019】
【課題を解決するための手段】
本発明においては、対の強磁性層が中間層を介して対向された構成を有する磁気抵抗効果を奏する構成部、例えばTMRにおけるトンネル接合部の構成部を有する磁気抵抗効果素子にあって、その少なくとも一方の強磁性層に隣接して、トップコート層もしくは下地層が配置されるとき、上述した熱処理によって特性劣化が生じる原因が、この熱処理によって、トップコート層もしくは下地層の特定元素が移動し易く、かつ強磁性層の遷移金属と結合することによって、特性変化を来すことを究明し、この究明に基いて、熱処理に伴う特性劣化を回避するものである。
【0020】
すなわち、本発明による磁気抵抗効果素子は、対の強磁性層が中間層を介して対向されてなり、強磁性層の少なくとも一方の中間層と接する側とは反対側に、トップコート層もしくは下地層が配置され、膜面と交叉する方向に、通電することによって磁気抵抗変化を得る構成による磁気抵抗効果素子であって、強磁性層の、中間層と接する側とは反対側に配置されるトップコート層もしくは下地層との間に、トップコート層もしくは下地層と強磁性層との間に上述した特定元素の移動を抑制する移動抑制層を配置した構成とするものである。
【0021】
あるいは、本発明による磁気抵抗効果素子は、対の強磁性層が中間層を介して対向されてなり、強磁性層の少なくとも一方の中間層と接する側とは反対側に、トップコート層もしくは下地層が配置され、膜面と交叉する方向に、通電することによって磁気抵抗変化を得る構成による磁気抵抗効果素子であって、トップコート層もしくは下地層が配置される少なくとも一方の強磁性層に、この強磁性層に対するトップコート層もしくは下地層との間の特定元素の移動を抑制する移動抑制効果を有する元素を含有させる。
【0022】
すなわち、本発明による磁気抵抗効果素子は、強磁性層への上述した特定元素の移動を抑制すべきトップコート層もしくは下地層に接してこの特定元素の移動を抑制する移動抑制層あるいは強磁性層自体にこの移動抑制層の機能を有する強磁性層を配置するものである。
【0023】
また、本発明による磁気メモリ装置(MRAM)は、上述した本発明による磁気抵抗効果素子をメモリ素子とするものである。
すなわち、本発明によるMRAMは、対の強磁性層が中間層を介して対向されてなり、膜面に対して垂直に電流を流すことによって磁気抵抗変化を得る構成の磁気抵抗効果素子と、この磁気抵抗効果素子を厚さ方向に挟むワード線およびビット線とを備えるものであり、その磁気抵抗効果素子が、上述した本発明による各磁気抵抗効果素子によって構成される。                 そして、この磁気抵抗効果素子が、上述した各本発明による磁気抵抗効果素子構成とするものである。
【0024】
すなわち、本発明は、トップコート層や下地層が、熱処理によって移動する元素を有し、しかもこの移動によって強磁性層の構成元素と結合して磁気特性に望ましくない変化を来すような特定元素を有する構成と場合において、熱処理による上述した特定元素の移動を抑制する構成としたものであり、これによってその特定元素の移動、したがって、磁気抵抗効果素子の特性変化を回避するものである。
【0025】
【発明の実施の形態】
先ず、本発明による磁気抵抗効果素子の実施の形態について説明するが、本発明による磁気抵抗効果素子は、この実施形態に限られるものではない。
【0026】
〔磁気抵抗効果素子の第1の実施の形態〕
本発明による磁気抵抗効果素子の一実施形態は、磁気メモリ装置のメモリ素子としての磁気抵抗効果素子であるが、この実施形態に限られるものではない。
本発明による磁気抵抗効果素子は、対の強磁性層、具体的には、磁化固定層と磁化自由層とが、中間層を介して対向された磁気抵抗効果を奏する構造部を構成する積層構造部を有し、その積層面に垂直、すなわち厚さ方向に通電することによって磁気抵抗変化を得る構成による。
そして、対の強磁性層の少なくとも磁化自由層を構成する強磁性層は、強磁性遷移金属元素の少なくともFeおよびCoを含むと共にBを含有するFeCoBより成る。
【0027】
この磁気抵抗効果素子は、その中間層を、例えばトンネルバリア層によって構成することにより、トンネル磁気抵抗効果(TMR)素子とされる。
あるいは、その中間層を非磁性導電層によって構成してスピンバルブ型のいわゆる巨大磁気抵抗効果(GMR)素子とする。
強磁性層は、単層構造とすることもできるが、多層構造とすることができる。例えば磁化固定層を構成する強磁性層を、積層フェリ構造とすることができる。
【0028】
図1は、この磁気抵抗効果素子、例えばスピンバルブ型のTMR1の一例の概略断面図を示す。
この例では、基板2例えばSi基板上に、下地層3が形成され、この下地層3を介して反強磁性層4が形成され、この上に、中間層6を介して対の強磁性層5および7が形成された積層構造とされる。
この例では、反強磁性層4上に、磁化固定層を構成する強磁性層5が形成され、この上に、トンネルバリア層による中間層6が形成され、更にこの上に、情報記録層となる磁化自由層を構成する強磁性層7が形成されて、この積層構造によって強磁性トンネル接合部(以下MTJという)が構成される。そして、このMTJ9上に、特定元素の移動を抑制する移動抑制層40を介して保護層いわゆるトップコート層8が被着形成される。
【0029】
下地層3は、例えばTa膜によって構成される。
反強磁性層4は、一方の強磁性層5による磁化固定層5と反強磁性的に結合することにより、外部から印加される信号磁界、例えばメモリ装置における書き込み磁界によっても磁化が反転することなく、常に、磁化固定層5の磁化の向きを一定の向きに設定するものである。
この反強磁性層4は、Fe、Ni、Pt、Ir、Rh等を含むMn合金、Co酸化物、Ni酸化物等によって構成することができるものであり、この反強磁性層4は、例えばPtMnによって構成する。
【0030】
中間層6のトンネルバリア層は、金属膜例えばAlのスパッタ膜あるいは蒸着膜を、酸化した酸化膜あるいは窒化した窒化膜によって形成することができる。そのほか、このトンネルバリア層6は、有機金属と、酸素、オゾン、窒素、ハロゲン、ハロゲン化ガス等を用いたCVD(Chemical Vapor Deposition) 法による成膜によって構成することもできる。
【0031】
そして、この中間層6を介して積層される磁化固定層5および磁化自由層7は、FeCoBを含有する強磁性層によって構成される。磁化固定層5は、上述したように、反強磁性層4との反強磁性結合によって磁化の向きが一定に固定される。
【0032】
トップコート層8は、その構成元素が、熱処理によって移動し易く、強磁性層7の例えばCoと結合する特定元素の例えばTa、Cu、Al、Ru、Ti、Wと、その酸化物または窒化物、例えばTa、Cu、Al、Ru、Ti、Wの酸化物、Ta、Al、Ti、Wの窒化物を含む構成によるものとされる。
【0033】
また、強磁性層7とトップコート層8との間に介在させる移動抑制層40は、上述の特定元素の移動を抑制するB、Si、C、Hf、N、Nb、Zr、Yの少なくとも1種を含有して成る。
この移動抑制層は、例えば厚さ3nm以下のBを含有する層による。
【0034】
強磁性層7、すなわち情報記録層としての磁化自由層は、膜厚1nm〜10nmとすることが、良好な磁気特性を確保する上で望ましい。
すなわち、この磁化自由層7の膜厚が、1nm未満である場合は、磁化自由層としての磁気特性が大幅に損なわれ、また、10nmを超えると保磁力が大きくなり過ぎ、例えば磁気メモリ装置のメモリ素子として用いる場合、実用上不適当となるおそれがあることに因る。
【0035】
磁化自由層7は、上述したFeCoBによる単層構造とするに限られるものではなく、例えばこの組成の強磁性層と、これに比し磁化量の小さいNiFe層との積層構造とすることができ、この場合は、これら層の総厚が10nmを超える構成とすることもできる。
【0036】
また、FeCoBによって磁化固定層5を構成する場合、その膜厚は、0.5nm〜6nmに選定することが望ましい。
これは、磁化固定層5の膜厚が、0.5未満である場合には、磁化固定層としての磁気特性が損なわれ、また6nmを超えると反強磁性層との交換結合磁界が十分に得られなくなることに因る。
【0037】
図1で示した例では、磁化固定層5を単層構造とした場合であるが、図2にその一例の概略断面図を示すように、その磁化固定層5を、強磁性積層フェリ構造とすることができる。
この例では、反強磁性層4上に、この反強磁性層4と反強磁性結合する第1の磁化固定層5aが成膜され、この上に非磁性導電層5cを介して第2の磁化固定層5bが積層されている。
非磁性導電層5cは、例えばRu、Cu、Cr、Au、Ag等の金属膜によって構成することができる。
尚、図2において、図1と対応する部分には同一符号を付して重複説明を省略する。
【0038】
また、上述した例では、中間層6が、トンネルバリア層であってTMR素子構成とした場合であるが、中間層6が、非磁性導電層によって構成され、膜厚方向に通電がなされるいわゆるCPP(Current Perpedicular to Plane) 構成のスピンバルブ型GMR素子に適用することもできる。
【0039】〔磁気抵抗効果素子の第2の実施の形態〕
上述した実施の形態においては、強磁性層7とトップコート層8との間に、特定元素の移動を抑制する移動抑制層40を介在させた場合であるが、この第2の実施形態においては、この移動抑制層40を、強磁性層7自体によって構成した場合である。
すなわち、この場合、図3に示すように、移動抑制層40を特段に配置する構成とすることなく、強磁性層7に、上述した特定元素に対する移動を抑制するB、Si、C、Hf、N、Nb、Zr、Yの少なくとも1種を含有させる構成とする。
尚、図3において、図1および図2と対応する部分には同一符号を付して重複説明を省略する。
【0040】
上述した本発明による磁気抵抗効果素子を製造する方法は、基板2上に、下地層3、反強磁性層4、磁化固定層5、中間層6、磁化自由層7、第1の実施の形態においては、移動抑制層40、保護層8を順次例えばマルチチャンバー型のスパッタリング装置によって成膜する。
【0041】
例えば、先ず、1つのチャンバー内に、例えばSiよりなる基板2を配置して、この上に、順次例えばTaによる下地層3、PtMnによる反強磁性層4、対となる強磁性層の下層側のFeCoBによる磁化固定層5、例えばAl金属膜による中間層6を、連続的にスパッタリングによって形成する。
【0042】
その後、他のチャンバー内に、これら成膜を施した基板2を移行し、このチャンバー内において、中間層6を構成するAl金属膜の表面を酸化してトンネルバリア層を形成する。
その後、再び基板2を、例えば先のチャンバー内に持ち来し、中間層6上に、上述した対となる上層側の強磁性層として、FeCoBによる磁化自由層7をスパッタリングし、更に、この上に、例えばBによる移動抑制層40、Taによる保護層8を、連続スパッタリングによって形成する。
【0043】
これらスパッタリングは、放電ガスを用いて、各種方法によって発生させたプラズマからのイオンを、スパッタ材のターゲットに衝突させてスパッタリングする方法、あるいはいわゆるイオンビームスパッタにおけるように、高エネルギーに加速させたイオンビームをターゲットに衝撃させるスパッタ等、各種のスパッタリングによることができる。
【0044】
次に、この積層膜を有する基板2を、磁場中熱処理し、反強磁性層4の規則化すなわち所定の向きに磁化し、これによってこの反強磁性層4上に接して形成され、反強磁性層4と反強磁性結合された強磁性層による磁化固定層5の磁化を一方向に固定することができる。
【0045】
図1〜図3で示した例では、反強磁性層がボトム側に配置されたいわゆるボトム型磁気抵抗効果素子構成とした場合であるが、下地層3上に情報記録層、すなわち磁化自由層となる強磁性層7が配置されたトップ型構造とする場合に適用することができる。
【0046】
本発明による磁気抵抗効果素子においては、磁気抵抗効果を奏する構成部、すなわち上述の例ではMTJ9の強磁性層7に対する上述した特定元素の例えばTaを含有するトップコート層8もしくは下地層3が存在する側において、この特定元素の移動、すなわち熱拡散の抑制効果を有する例えばBを有する移動抑制層40を配置するとか、強磁性層7を移動抑制層を兼ねる構成としたことによって、後述するところから明らかなように、例えばTaが強磁性層7の例えばCoと結合することによる特性劣化を回避できるものである。
【0047】
次に、本発明による磁気メモリ装置の実施の形態について説明するが、この場合においても、この実施形態に限定されるものではない。
【0048】
〔磁気メモリ装置の実施の形態〕
本発明による磁気メモリ装置は、そのメモリセルを構成するメモリ素子が、上述した本発明の各構成による磁気抵抗効果素子、例えばTMR素子によって構成される。
この磁気メモリ装置は、例えば図4に、その一例の要部の概略構成の斜視図を示し、図5に、その1つのメモリセル11の概略断面図を示すように、クロスポイント型のMRAMアレイ構造とすることができる。
【0049】
すなわち、このMRAMにおいては、並置配列された複数のワード線WLと、これらワード線WLとそれぞれ立体的に交叉するように並置配列された複数のビット線BLとを有し、これらワード線WLとビット線BLとの間の立体的交叉部に、それぞれメモリセル11として、本発明による磁気抵抗効果素子、例えばTMR素子1が配置される。
図4においては、磁気メモリ装置における3×3のメモリセル11がマトリクス状に配置された部分を示している。
【0050】
各メモリセル11は、図5に示すように、例えばシリコン基板より成る半導体基板2上すなわち半導体ウエハ上に、スイッチング用のトランジスタ13が形成される。
このトランジスタ13は、例えばMOSトランジスタ(絶縁ゲート電界効果型トランジスタ)より成る。この場合、半導体基板2上にゲート絶縁層14が形成され、この上にゲート電極15が被着された絶縁ゲート部が構成される。
また、半導体基板2に、絶縁ゲート部を挟んでその両側にソース領域16とドレイン領域17とが形成される。この構成において、ゲート電極15は、読み出し用のワード線WL1 を構成している。
【0051】
このトランジスタ13が形成された半導体基板2上には、ゲート電極15を覆って第1の層間絶縁層31が形成され、この第1の層間絶縁層31の、各ソース領域16およびドレイン領域17上に、層間絶縁層31を貫通してコンタクトホール18が穿設され、各コンタクトホール18に、導電性プラグ19が充填される。
そして、第1の層間絶縁層31上に、ソース領域16に対する配線層20が、ソース領域16にコンタクトされた導電性プラグ19上に跨がって被着形成される。
【0052】
更に、配線層20を覆って第1の層間絶縁層31上に第2の層間絶縁層32が形成される。
この第2の層間絶縁層32には、ドレイン領域17にコンタクトされた導電性プラグ19上に、コンタクトホール18が貫通穿設され、これに導電性プラグ19が充填される。
【0053】
第2の層間絶縁層32上には、例えば読み出し用ワード線WL1 の延長方向に延長して図4のワード線WLに相当する書き込み用ワード線WL2 が形成される。
また、この書き込み用ワード線WL2 を覆って、第2の層間絶縁層32上に、例えば酸化シリコンより成る第3の層間絶縁層33が形成される。この第3の層間絶縁層33においても、ドレイン領域17にコンタクトされた導電性プラグ19上に、コンタクトホール18が貫通穿設され、これに導電性プラグ19が充填される。
【0054】
そして、この第3の層間絶縁層33を貫通する導電プラグ19にコンタクトして、第3の層間絶縁層33上に、例えば図1〜図3で示したように、導電性の例えばTaより成る下地層3を形成し、この下地層3上に、磁気抵抗効果素子例えばTMR素子1を形成する。
【0055】
更に、この下地層3とこの上のTMR素子1を覆って第4の層間絶縁層34が形成され、この上に、書き込み用ワード線WL上を横切って、ビット線BLを形成する。
【0056】
ビット線BL上には、図示しないが表面絶縁層が必要に応じて形成される。
上述した第1〜第4の各層間絶縁層や表面絶縁層等は、例えばプラズマCVDによって形成することができる。
【0057】
これら、メモリセル11は、共通の半導体基板2すなわち半導体ウエハ上に、図4で示すように、マトリックス状に配列される。
【0058】
次に、磁場中熱処理して反強磁性層4の規則化すなわち反強磁性層4を所定の向きに磁化し、これによってこの反強磁性層4上に接して形成されこれと反強磁性結合された強磁性層による磁化固定層5の磁化を一方向に固定することができる。
【0059】
この構成による磁気メモリ装置は、ビット線BLと書き込みワード線WL(WL1 )とに所要の電流を通電することによって、選択された交叉部のメモリセル11の磁気抵抗効果素子例えばTMR素子1の磁化自由層に、両ビット線BLと書き込みワード線WLによる発生磁界の合成による所要の書き込み磁界を印加して、前述したように、磁化自由層の磁化を反転させて、情報の記録を行う。
【0060】
この情報の読み出しは、選択された読み出しを行うメモリセルに関わるトランジスタ13のゲート電極15すなわち読み出しワード線WL1 に所要のオン電圧を印加してトランジスタ13をオン状態とし、ビット線BLとトランジスタ13のソース領域16の配線層20との間に、読み出し電流を通電することによってその読み出しを行う。
【0061】
一方、磁化固定層および磁化自由層を構成する強磁性層5および7、特に磁化自由層を構成する強磁性層7が強磁性遷移金属元素であるFe、Coと共にBを含有するFeCoBによって構成することにより反転磁界の増大化が図られる。すなわち、強磁性遷移金属元素のみで強磁性層を構成する従来通常のTMR素子では、スピン分極率の向上と反転磁界の低減化とが相容れないという不都合がある。
これに比し、上述したFeCoBによるときは、スピン分極率の向上と共に保磁力すなわち反転磁界の低減が実現される。すなわち、スピン分極率が高められることによって、前記(1)式から高い抵抗変化率、すなわちTMR素子においては、高いTMR比が得られる。また、反転磁界の低減によって、磁気メモリ装置において、そのメモリ素子としての磁気抵抗効果素子に対する書き込み磁界、すなわち書き込み電流の低減、したがって、消費電力の低減を図ることができる。
また、B(ボロン)を含有することによってバイアス電圧依存性が改善される。
【0062】
ここで、情報記録層がCo72Fe8 20〔原子%〕によるTMR素子と、情報記録層がCo90Fe10〔原子%〕によるTMR素子とを作製し、これらについて外部磁場の変化に対するトンネル抵抗値の変化率を測定した。このTMR〔%〕−外部磁場〔Oe〕曲線の測定結果を、図6に示す。図6において、曲線61は、情報記録層がCo72Fe8020のTMR素子の場合のTMR−外部磁場曲線であり、曲線62は、情報記録層がCo90Fe10のTMR素子のTMR−外部磁場曲線である。
【0063】
曲線61と62を比較して明らかなように、情報記録層がFe、Co、Bを含有するTMRは、Fe、Coのみを含有するTMR素子に比してTMR比を高く維持しつつ、保磁力Hcを低減することが可能であった。
また、TMR−磁場ループの角形性が向上すると共に、バルクハウゼンノイズも改善されていることが分かる。
【0064】
したがって、本発明の磁気抵抗効果素子による磁気メモリ装置のメモリ素子は、書き込み電流の低減が図られるばかりでなく、アステロイド曲線の形状も改善され、書き込み特性が向上し、また、特性の安定化により繰り返し使用による特性のばらつきが改善され、書き込みエラーの低減が図られる。
【0065】
そして、磁気メモリ装置においては、同一基板上に、極めて多数のメモリ素子、すなわち磁気抵抗効果素子が形成されることから、上述した書き込み電流の低減は、きわめて大きな利益をもたらすものであり、また、すぐれたアステロイド曲線を得ることができること、つまり安定した磁気的特性の安定化が図られことは、極めて重要な点である。
【0066】
尚、強磁性層が含有するFeCoBの合金組成には、好ましい範囲が存在するものである。これらFeCoBによる強磁性層による磁気抵抗効果素子、メモリ素子については、本出願人による特許願2002−106926号ですでに提案しているところである。
【0067】
すなわち、強磁性層が含有するFe、Co、Bの合金組成については、不可避な不純物元素を除いて、組成式FeX Coy z (組成式中、x、y、zは、原子%を表す)から構成され、5≦x≦45、35≦y≦85、10≦z≦30であることが好ましい。このとき、x+y+z=100である。これら組成の特定について以下説明する。
【0068】
まず、Bの添加量について説明する。このBの添加量が10原子%未満であると、ベースとなるFe−Co合金の磁気特性が大きく反映され、緩やかな改善 効果が認められるのみである。したがって、10原子%以上のBを含有することにより、Fe、Co等を同じ比率で含む合金と比較して、TMR比が顕著に増大すると共に、抵抗−磁場曲線(R−H曲線)の角形性が改善される。また、TMR比のバイアス依存性も改善され、更に、情報記録層の磁化状態が安定しているため、保磁力のばらつきが小さく、R−H曲線上に見られるノイズも大幅に低減する。
【0069】
また、Bの添加量は、30原子%以下であることが好ましい。これは、Bの添加量が30原子%を超えると、例えば情報記録層としての強磁性的な特性および磁化固定層としての固定磁界が損なわれてくる。その結果、TMR比の低下、R−H曲線の角形性の劣化および保磁力の減少を来すおそれが生じる。したがって、Bを添加することによる効果を確実に得るためには、Fe−Co合金の組成によって若干変化するが、少なくとも一方の強磁性層の、情報記録層を構成する強磁性層7は、10原子%以上、30原子%以下のBが含有する組成とすることが望ましい。
【0070】
また、Bは、後述するところから明らかなように、例えばトップコート層に用いられるTaが、強磁性層7への移動を阻止する効果を奏する。
【0071】
次に、ベースとなるFe−Co合金について説明する。
Bを含めた合金組成で少なくとも35原子%のCoが必要である。Bが添加された場合の効果を促進し、しかも強磁性的な性質を保持するためである。その上で、Feが添加されると、Co−Feベース合金での変化と同様に、TMR比の向上および保磁力の増大効果が認められる。しかし、Feの含有量が、45原子%を超えると実際の素子寸法では、保磁力が過剰に増大し、TMR素子として不適当となる。また、Feの含有量が5原子%未満であると、強磁性層のスピン分極率が小さくなり、磁気抵抗効果素子として動作するに十分なTMR比が得られなくなるおそれがある。したがって、Feの含有量は、5原子%以上、45原子%以下とすることが好ましい。
【0072】
上述したところから明らかなように、強磁性層すなわち磁化自由層としては、FeCoB合金によることが好ましく、また、そのBの含有量は、10原子%〜30原子%とすること、更にその厚さは前述した理由から1nm〜10nmとすることが好ましいことから鑑みても、移動抑制層40をB単層によって構成する場合、前述したように、その厚さは3nm以下とすることが望ましいことが分かる。
【0073】
〔特性評価〕
次に、本発明による磁気抵抗効果素子をメモリ素子として用いたMRAMの実施例に対応する特性評価用素子(以下TEG(Test Element Group)という)としてのサンプル1を作製し、これによって本発明構成の特性評価を行った。このサンプルとその特性評価について説明する。
【0074】
<サンプル1>
この場合、図5において説明したように、MRAMにおいては、メモリ素子としてのTMR素子以外に、スイッチング用のトランジスタ13が形成されるものであるが、このTEGにおいては、半導体基板2すなわち半導体ウエハには上述したスイッチング用トランジスタ13の形成を省略した。
【0075】
図7に概略平面図を示し、図8に、図7のA−A線の概略断面図を示すように、表面に厚さ2μmの熱酸化膜による絶縁層12が形成された、厚さ0.6mmの半導体基板(半導体ウエハ)2を用意した。
この半導体基板2上に、ワード線を構成する金属膜の形成、およびフォトリソグラフィによるパターンエッチングを行って、一方向に延長するワード線WLを形成した。
このとき、ワード線WLの形成部以外のエッチング部においては、半導体基板2の表面の酸化膜すなわち絶縁層12が深さ5nmまでエッチングされた。
【0076】
ワード線WL上の一部に、TMR素子1を作製した。このTMR素子1の形成は、先ず、半導体基板2側から、それぞれ全面的に、順次、厚さ3nmのTa層と厚さ100nmのCu層とによる下地層3、厚さ2nmのPtMn層による反強磁性層4、厚さ3nmのCoFe層と厚さ0.8nmのRu層による非磁性導電層と厚さ2.5nmのCoFe層とのフェリ磁性層による磁化固定層5、厚さ1nmのAlを酸化処理した中間層6、厚さ5nmのFeCoB層による磁化自由層7、厚さ5nmのTa層より成る保護層すなわちトップコート層8を形成した。
【0077】
このようにして、形成した積層膜の一部によってTMR素子1を構成するものであり、このために積層膜のTMR素子1の形成部上に、フォトレジスト層によるマスク層(図示せず)をフォトリソグラフィによって形成する。
このマスク層を、エッチングマスクとして、上述の積層膜に対するエッチング例えばドライエッチングを行って、上述した積層膜による所要のパターンのTMR素子1を形成する。
更に、フォトレジスト層によるマスク層上から、TMR素子1の周囲を覆って厚さ100nm程度に、Al2 3 をスパッタし、その後、マスク層の除去を行って、TMR素子1上の絶縁層の除去、すなわちリフトオフを行ってTMR1の表面を露出する。
【0078】
この露出したTMR素子1上にコンタクトして全面的に金属膜の形成を成膜し、この金属膜をフォトリソグラフィによってパターンエッチングしてビット線BLを形成する。
【0079】
このビット線BLと上述したワード線WLとは、それぞれCu層によって形成し、相互に交叉する方向に延長するパターンに形成する。
【0080】
磁化自由層すなわち情報記録層を構成する強磁性層7のFeCoBの組成は、Fe8 Co7220〔原子%〕とした。
また、磁化固定層を構成する強磁性層5のCoFeの組成は、Co75Fe25〔原子%〕とした。
中間層6のトンネルバリア層は、先ずAl膜をDCスパッタ法により厚さ1nmに堆積し、その後に、酸素とアルゴンの流量比は、1:1とし、チャンバーのガス圧を0.1mTorrとし、ICP(Inductive Coupled Plasma: 誘導結合型プラズマ)により金属Al膜をプラズマ酸化することによって形成した。
この酸化時間は、ICPプラズマ出力に依存するが、この例では30秒の酸化処理を行った。
この中間層6以外の成膜は、DCマグネトロンスパッタ法を用いて成膜した。
TMR素子1は、短軸0.5μm、長軸1.0μmの楕円形パターンに形成した。
【0081】
ワード線WLおよびビット線BLは、それぞれ金属膜を形成し、これをフォトリソグラフィを用いたArプラズマエッチングによってパターン化して形成した。
ワード線WLおよびビット線BLの両端には、図7に示すように、それぞれ端子パッドを23および24を延長形成した。
このTEGは、共通の基板2上に、多数個配列形成した。
【0082】
このようにして作製したTEGを上述した磁場中熱処理装置よって、磁場中熱処理した。この熱処理は、PtMnによる反強磁性層4の規則化熱処理も兼ねることができ、これによって強磁性トンネル接合MTJを構成した。
この磁場中熱処理は、磁場強度10kOe、270℃、4時間とした。
このようにして作製されたTEGをサンプル1とする。
【0083】
<サンプル2>
上述したサンプル1と同様の構成および方法によるものの、その磁化自由層すなわち情報記録層を構成する強磁性層7の組成を、Co75Fe25〔原子%〕としてTEGを作製した。このTEGをサンプル2とする。
【0084】
これらサンプル1および2について、そのTMR比、保磁力Hcの繰り返し使用におけるばらつき、角形比およびバイアス電圧依存性を測定した。これらは、次のように測定した。
【0085】
〔TMR比の測定〕
MRAMのメモリ素子への情報記録は、ビット線、ワード線への通電による誘導磁界によって行うが、この場合の測定においては、TEGの情報記録層すなわち磁化自由層7の磁化反転を、外部磁界の印加によって行い、TMR比の測定を行った。
この測定は、先ず、TMR素子1の情報記録層を磁化反転させるための外部磁界を、情報記録層の磁化容易軸に対して平行になるように印加した。
この磁界の大きさは、500〔Oe〕とした。
【0086】
次に、情報記録層の磁化容易軸の一方からみて、−500〔Oe〕から+500〔Oe〕まで掃引するのと同時に、ワード線WLの端子パッド23とビット線BLの端子パッド24とにかかるバイアス電圧が100mVとなるように調整して、強磁性トンネル接合(MTJ)にトンネル電流を流した。このときの各外部磁界に対する抵抗値を測定した。
【0087】
そして、磁化固定層5と情報記録層7との磁化が反平行の状態であって抵抗が高い状態の抵抗値RH と、磁化固定層5と情報記録層7との磁化が平行の状態であって抵抗が低い状態での抵抗値RL との差と、RL との比、{(RH −RL )/RL }×100を、TMR比とした。そして、このTMR比は、良好な読み出し特性を得るという観点から、45%以上であることが望ましい。
【0088】
〔保磁力Hcのばらつきの測定〕
保磁力Hcは、前記TMR比の測定法から求められるR−H曲線から求めた。そして、同一素子に対してR−H曲線を50回繰り返し測定し、最大抵抗値と最小抵抗値との半分の値に対し、保磁力Hcの繰り返し使用におけるばらつきを求めた。ばらつき値は、ΔHc/Hcの平均値、として算出した。ΔHcは標準偏差である。
この保磁力Hcのばらつきは、書き込み特性の向上を図るという観点から、4%以下であることが好ましい。
【0089】
〔角形比の測定〕
R−H曲線から波形の角形比を求めた。この角形比は、測定時の−500〔Oe〕から+500〔Oe〕までの磁場範囲でのR−H曲線の最大の抵抗値R1 max と最小抵抗値R1 min との差(R1 max −R1 min )と、ゼロ磁場での最大の抵抗値R2max と最小抵抗値R2min との差(R2max −R2min )との比、(R2max −R2min )/(R1 max −R1 min )とした。この角形比は、書き込み特性の向上を図るという観点から、0.9以上であることが好ましい。
【0090】
〔バイアス電圧依存性の測定〕
バイアス電圧を100mVから1000mVまで10mV刻みに変化させながらR−H曲線の測定を行い、TMRを求め、バイアス電圧に対してプロットした。そして、これから外挿された0mVでのTMR比に対して、半分になるバイアス電圧を求め、これをVhalfとした。
Vhalfは、550mV以上であることが望ましい。
【0091】
上述の各サンプル1および2の情報記録層すなわち強磁性層7の組成、膜厚を(表1)に示し、TMR比、保磁力Hcのばらつき、角形比およびバイアス依存性を(表2)に示す。
【0092】
【表1】
Figure 2004063592
【0093】
【表2】
Figure 2004063592
【0094】
表1および表2から明らかなように、磁化固定層および情報記録層のいづれにおいてもBを含有しないサンプル2は、Bを含有するサンプル1に対して、TMR比、保磁力Hcのばらつき、角形比およびバイアス電圧依存性Vhalfのいずれにおいても劣っている。このことから、MTJの少なくとも一方の強磁性層がFe、Coと共にBを含有することにより書き込み特性の改善が図られることが分かる。
【0095】
また、サンプル1は、45%以上のTMR比が得られ、角形比が0.9以上とすぐれたTMR特性を示した。そして保磁力Hcのばらつきが4%以下に抑制されていることから、磁気的にきわめて安定した状態であることが分かる。
更に、サンプル1は、Vhalfが550mV以上の高い値を示しているので、MRAMとしての動作時において、情報“0”、“1” の差電圧が大きくなる。したがって、書き込みおよび読み出し特性のいずれにおいてもエラーがきわめて小さいMRAMを実現できるものである。
【0096】
以上のことから、磁気抵抗効果素子を構成する中間層を介して対向する対の 強磁性層の少なくとも一方は、Fe、CoおよびBを含有することが好ましいことが分かる。
【0097】
次に、特定元素の移動の抑制について考察する。
このため、サンプル3および4を作製した。
<サンプル3>
このサンプルにおいては、基板上に、磁気抵抗効果素子のみを作製し、ワード線、ビット線等を省略した構成とし、サンプル1と同様に強磁性層7をFeCoBを含む構成とし、これにおいて熱処理を行わない他は、サンプル1と同様の方法によった。
【0098】
<サンプル4>
サンプル3と同様にして、すなわち強磁性層7にBを含むサンプル4を作製したが、このサンプル4においては、10kOe、270℃、4時間の磁場中熱処理を行って反強磁性層のPtMn層の規則化熱処理を行った。
【0099】
<サンプル5>
このサンプル5は、情報記録層を構成する強磁性層7を、Bを含まないFe25Co75(原子%)とした以外は、サンプル4と同様の方法、すなわち磁場中熱処理を行って作製した。
【0100】
これらサンプル3〜5について、AES(オージェ電子分光法)によって、膜の深さ方向の各元素の分布を調べた。
サンプル3とサンプル4とを比較した結果を図9に示す。図9では、横軸はAlのピークが一致するように合わせてあり、縦軸は各元素のピーク強度で規格してある。
この図9で示す結果から、熱処理を行ったサンプル4のBの分布が、熱処理していないサンプル3よりトップコート層のTa側に移動していることが分かる。
【0101】
また、図10は、サンプル4とサンプル5とを比較した同様の各元素の分布を示したもので、この場合においても、横軸は、Alのピークが一致するように合わせてあり、縦軸は各元素のピーク強度で規格してある。
図10に示す結果により、Bを含まないサンプル5は、トップコート層のTaの分布がサンプル4よりもCo側に移動していることが分かる。
【0102】
これら図9および図10の結果により、CoFeB層のBがトップコート層のTa側に移動してTaと結合することで、TaがCoすなわち強磁性層内へと熱拡散して侵入することを抑えていることが確認された。
【0103】
このように、Bをトップコート層に接して配置することにより、すなわちBを含む移動抑制層40を配置するとか、あるいは強磁性層にこの移動抑制層を兼ねるようにBを含有する構成とすることによって、トップコート層からのTaが強制層の遷移金属のCo側に移動しにくくされ、これによってTaがCoと結合することによって生じる膜組成に不均一性の招来、これによる磁気特性の変動、劣化の発生を回避できるものである。
【0104】
そして、このような拡散防止効果は、トップコート層8に接してBの薄膜層による移動抑制層40を設けるようにした、前述の磁気抵抗効果素子の第1の実施の形態による構成とすることが、より効果的に拡散防止効果を得ることができる。
【0105】
そして、この拡散防止効果は、B以外の同様の効果を奏するSi、C、Hf、Ta、N、Cu、Nb、Zr、Yなどの強磁性層への添加および薄層によることができる。
【0106】
また、強磁性層への拡散が特性への影響を及ぼす特定元素は、Taの他に、例えばCu、Al、Ru、Ti、W、O、Nなどにおいても効果を有するものである。
また、上述した例ではトップコート層からの強磁性層への特定元素の移動を抑制する場合について主として説明したものであるが、磁化自由層すなわち情報記録層となる強磁性層が下地層側に配置されるいわゆるトップ型の磁気抵抗効果素子において、その下地層が、上述した特定元素を含む構成である場合、この下地層と磁化自由層ないしは情報記録層の強磁性層7との間に上述した移動抑制層40を配置するとか、あるいはこの移動抑制を兼ねた強磁性層とする構成とすることができる。
【0107】
また、強磁性層としては、上述したように、Fe、Co、BのほかにNiを含有する組成とすることができる。このNiを含有する場合でも、保磁力の増大を抑えつつ良好なTMR比を維持し、R−H曲線の角形性の改善効果を得ることができる。この場合、Ni含有量の好ましい範囲が存在する。すなわちNiは、35原子%以下であることが好ましい。これは、Niの含有量が、35原子%を超えると保磁力が小さくなり過ぎて、TMR素子の動作の制御が困難となるおそれがあることに因る。すなわち、FeCoNiBの強磁性層においては、不可避な不純物元素を除いて、組成式FeaCobNicBd(組成式中、a〜dは原子%を表す)から構成され、5≦a≦45、35≦b≦85、0<c≦35、10≦d≦30であるとが好ましい。そして、このとき、a+b+c+d=100である。
【0108】
上述したように、本発明構成によれば、上述した特定元素の移動を抑制することによって、磁気特性の劣化、磁気−抵抗特性の角形性の劣化、保磁力の増加や不安定性を回避することができたものである。
したがって、本発明による磁気抵抗効果素子をメモリ素子とするMRAMによれば、すぐれたアステロイド特性を示し、反転磁界の増加や、不安定性を回避でき、すぐれた特性を有し、消費電力の低減化を図ることができる信頼性の高いMRAMを歩留り良く得ることができるものである。
【0109】
尚、上述した例では、主として、対の強磁性層5および7間の中間層6が、トンネルバリア層でTMR素子を構成する場合について説明したが、磁気抵抗効果素子として、中間層6が非磁性導電層によって構成したスピンバルブ型のいわゆるGMR素子とすることもできる。
【0110】
また、本発明による磁気抵抗効果素子は、言うまでもなく、磁気メモリ装置におけるメモリ素子への適用に限られず、磁気ヘッドおよびこの磁気ヘッドを搭載したハードディスクドライブ、集積回路チップ、更にはパソコン、携帯端末、携帯電話をはじめとする各種電子機器、電気機器等に適用することができるなど本発明の要旨内において種々の変更を行うことができる。
【0111】
【発明の効果】
上述したように、本発明によれば、優れたMR比、MR比のバイアス電圧依存性の改善、反転磁界の低減およびばらつきの低減、アステロイド特性の改善が安定してなされる磁気抵抗効果素子を構成することができる。
【0112】
また、これらの改善によって、この磁気抵抗効果素子をメモリ素子とする本発明による磁気メモリ装置は、書き込み特性および読み出し特性にすぐれ、エラーレートの改善、安定した信頼性の高い、また消費電力の低減化等を図ることができるものである。
【図面の簡単な説明】
【図1】本発明による磁気抵抗効果素子の一例の概略断面図である。
【図2】本発明による磁気抵抗効果素子の他の例の概略断面図である。
【図3】本発明による磁気抵抗効果素子の他の例の概略断面図である。
【図4】本発明による磁気メモリ装置の一例の概略構成の斜視図である。
【図5】本発明による磁気メモリ装置の一例のメモリセルの概略断面図である。
【図6】本発明および従来のTMR素子の外部磁場に対するTMR測定曲線を示す図である。
【図7】特性評価素子の概略平面図である。
【図8】特性評価素子の概略断面図である。
【図9】本発明の効果の説明に供するサンプルの元素の分布図である。
【図10】本発明の効果の説明に供するサンプルの元素の分布図である。
【符号の説明】
1・・・磁気抵抗効果素子(TMR素子)、2・・・基板、3・・・下地層、4・・・反強磁性層、5・・・強磁性層(磁化固定層)、5a・・・第1の磁化固定層、5b・・・第2の磁化固定層、5c・・・非磁性導電層、6・・・中間層(トンネルバリア層)、7・・・強磁性層(磁化自由層)、8・・・トップコート層、9・・・強磁性トンネル接合、11・・・メモリセル、12・・・絶縁層、13・・・トランジスタ、14・・・ゲート絶縁層、15・・・ゲート電極、16・・・ソース領域、17・・・ドレイン領域、18・・・コンタクトホール、19・・・導電性プラグ、20・・・配線層、23,24・・・端子パッド、30・・・絶縁層、31〜34・・・第1〜第4の層間絶縁層、40・・・移動抑制層、WL・・・ワード線、BL・・・ビット線

Claims (20)

  1. 対の強磁性層が中間層を介して対向されてなり、上記強磁性層の少なくとも一方の上記中間層と接する側とは反対側に、トップコート層もしくは下地層が配置され、膜面と交叉する方向に、通電することによって磁気抵抗変化を得る構成による磁気抵抗効果素子であって、
    上記強磁性層と、該強磁性層の上記中間層と接する側とは反対側に配置される上記トップコート層もしくは下地層との間に、該トップコート層もしくは下地層と上記強磁性層との間の特定元素の移動を抑制する移動抑制層を配置したことを特徴とする磁気抵抗効果素子。
  2. 対の強磁性層が中間層を介して対向されてなり、上記強磁性層の少なくとも一方の上記中間層と接する側とは反対側に、トップコート層もしくは下地層が接して配置される磁気抵抗効果素子であって、
    該トップコート層もしくは下地層が配置される少なくとも一方の上記強磁性層に、該強磁性層に対するトップコート層もしくは下地層との間の特定元素の移動を抑制する移動抑制効果を有する元素を含有させたことを特徴とする磁気抵抗効果素子。
  3. 上記強磁性層の上記少なくとも一方の強磁性層が、Fe、Coを含有する強磁性層であることを特徴とする請求項1または2に記載の磁気抵抗効果素子。
  4. 上記トップコート層もしくは下地層が、Ta、Cu、Al、Ru、Ti、Wおよびその酸化物または窒化物を含むことを特徴とする請求項1または2に記載の磁気抵抗効果素子。
  5. 上記移動抑制層が、B、Si、C、Hf、N、Nb、Zr、Yの少なくとも1種を含有して成ることを特徴とする請求項1に記載の磁気抵抗効果素子。
  6. 上記移動抑制層が、厚さ3nm以下のBを含有する層であることを特徴とする請求項1に記載の磁気抵抗効果素子。
  7. 上記強磁性層の上記少なくとも一方の強磁性層が、組成式FeX Coy z (組成式中、x、y、zは、原子%を表す)を有し、5≦x≦45、35≦y≦85、10≦z≦30、x+y+z=100による構成とすることを特徴とする請求項1または2に記載の磁気抵抗効果素子。
  8. 上記強磁性層の上記少なくとも一方の強磁性層のBの少なくとも一部に代えてSi、C、Hf、N、Nb、Zr、Yの少なくとも1種を含有することを特徴とする請求項7に記載の磁気抵抗効果素子。
  9. 上記磁気抵抗効果素子が、上記中間層をトンネルバリア層とするトンネル磁気抵抗効果素子であることを特徴とする請求項1または2に記載の磁気抵抗効果素子。
  10. 上記対の強磁性層の一方が、磁化固定層であり、他方が情報記録層であるスピンバルブ型磁気抵抗効果素子であることを特徴とする請求項1または2に記載の磁気抵抗効果素子。
  11. 対の強磁性層が中間層を介して対向されてなり、膜面に対して垂直に電流を流すことによって磁気抵抗変化を得る構成の磁気抵抗効果素子と、
    該磁気抵抗効果素子を厚さ方向に挟むワード線およびビット線とを備え、
    上記磁気抵抗効果素子が、対の強磁性層が中間層を介して対向されてなり、上記強磁性層の少なくとも一方の上記中間層と接する側とは反対側に、トップコート層もしくは下地層が配置され、膜面と交叉する方向に、通電することによって磁気抵抗変化を得る構成による磁気抵抗効果素子であって、
    上記強磁性層と、該強磁性層の上記中間層と接する側とは反対側に配置される上記トップコート層もしくは下地層との間に、該トップコート層もしくは下地層と上記強磁性層との間の元素の移動を抑制する移動抑制層を配置したことを特徴とする磁気メモリ装置。
  12. 対の強磁性層が中間層を介して対向されてなり、膜面に対して垂直に電流を流すことによって磁気抵抗変化を得る構成の磁気抵抗効果素子と、
    該磁気抵抗効果素子を厚さ方向に挟むワード線およびビット線とを備え、
    上記磁気抵抗効果素子が、対の強磁性層が中間層を介して対向されてなり、上記強磁性層の少なくとも一方の上記中間層と接する側とは反対側に、トップコート層もしくは下地層が接して配置される磁気抵抗効果素子であって、
    該トップコート層もしくは下地層が配置される少なくとも一方の上記強磁性層に、該強磁性層に対するトップコート層もしくは下地層との間の特定元素の移動を抑制する移動抑制効果を有する元素を含有させたことを特徴とする磁気メモリ装置。
  13. 上記強磁性層の上記少なくとも一方の強磁性層が、Fe、Coを含有する強磁性層であることを特徴とする請求項11または12に記載の磁気抵抗効果素子。
  14. 上記トップコート層もしくは下地層が、Ta、Cu、Al、Ru、Ti、Wおよびその酸化物または窒化物を含むことを特徴とする請求項11または12に記載の磁気メモリ装置。
  15. 上記移動抑制層が、B、Si、C、Hf、N、Nb、Zr、Yの少なくとも1種を含有して成ることを特徴とする請求項11に記載の磁気メモリ装置。
  16. 上記移動抑制層が、厚さ3nm以下のBを含有する層であることを特徴とする請求項11に記載の磁気メモリ装置。
  17. 上記強磁性層の上記少なくとも一方の強磁性層が、組成式FeX Coy z (組成式中、x、y、zは、原子%を表す)を有し、5≦x≦45、35≦y≦85、10≦z≦30、x+y+z=100による構成とすることを特徴とする請求項11または12に記載の磁気メモリ装置。
  18. 上記強磁性層の上記少なくとも一方の強磁性層のBの少なくとも一部に代えてSi、C、Hf、N、Nb、Zr、Yの少なくとも1種を含有することを特徴とする請求項17に記載の磁気メモリ装置。
  19. 上記磁気抵抗効果素子が、上記中間層をトンネルバリア層とするトンネル磁気抵抗効果素子であることを特徴とする請求項11または12に記載の磁気抵抗効メモリ装置。
  20. 上記対の強磁性層の一方が、磁化固定層であり、他方が情報記録層であるスピンバルブ型磁気抵抗効果素子であることを特徴とする請求項11または12に記載の磁気抵抗効果素子。
JP2002217108A 2002-07-25 2002-07-25 磁気抵抗効果素子および磁気メモリ装置 Pending JP2004063592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002217108A JP2004063592A (ja) 2002-07-25 2002-07-25 磁気抵抗効果素子および磁気メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002217108A JP2004063592A (ja) 2002-07-25 2002-07-25 磁気抵抗効果素子および磁気メモリ装置

Publications (2)

Publication Number Publication Date
JP2004063592A true JP2004063592A (ja) 2004-02-26
JP2004063592A5 JP2004063592A5 (ja) 2005-09-29

Family

ID=31938678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002217108A Pending JP2004063592A (ja) 2002-07-25 2002-07-25 磁気抵抗効果素子および磁気メモリ装置

Country Status (1)

Country Link
JP (1) JP2004063592A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073861A (ja) * 2004-09-03 2006-03-16 Renesas Technology Corp 磁気記憶装置
JP2006165059A (ja) * 2004-12-02 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
US7241514B2 (en) 2003-07-07 2007-07-10 Tdk Corporation Magneto-resistive device, and magnetic head, head suspension assembly and magnetic disk apparatus using magneto-resistive device
EP1973178A2 (en) 2004-09-07 2008-09-24 Canon Anelva Corporation Magnetoresistance effect device and method of production of the same
CN100433182C (zh) * 2004-03-31 2008-11-12 株式会社东芝 磁致电阻元件
DE102010021077A1 (de) 2009-05-20 2010-12-23 Daido Tokushuko Kabushiki Kaisha, Nagoya-shi Nanogranuläres Metall-/Isolator-Material und magnetischer Dünnfilm-Sensor
JP2012169626A (ja) * 2011-02-11 2012-09-06 Headway Technologies Inc Tmrデバイスおよびその製造方法
US8319263B2 (en) 2004-03-12 2012-11-27 Japan Science And Technology Agency Magnetic tunnel junction device
JP2013187305A (ja) * 2012-03-07 2013-09-19 Fujitsu Ltd 磁気抵抗メモリおよび磁気抵抗メモリの製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241514B2 (en) 2003-07-07 2007-07-10 Tdk Corporation Magneto-resistive device, and magnetic head, head suspension assembly and magnetic disk apparatus using magneto-resistive device
US10680167B2 (en) 2004-03-12 2020-06-09 Japan Science And Technology Agency Magnetic tunnel junction device
US11737372B2 (en) 2004-03-12 2023-08-22 Godo Kaisha Ip Bridge 1 Method of manufacturing a magnetoresistive random access memory (MRAM)
US9123463B2 (en) 2004-03-12 2015-09-01 Japan Science And Technology Agency Magnetic tunnel junction device
US10367138B2 (en) 2004-03-12 2019-07-30 Japan Science And Technology Agency Magnetic tunnel junction device
US8319263B2 (en) 2004-03-12 2012-11-27 Japan Science And Technology Agency Magnetic tunnel junction device
US9608198B2 (en) 2004-03-12 2017-03-28 Japan Science And Technology Agency Magnetic tunnel junction device
US11968909B2 (en) 2004-03-12 2024-04-23 Godo Kaisha Ip Bridge 1 Method of manufacturing a magnetoresistive random access memory (MRAM)
US11233193B2 (en) 2004-03-12 2022-01-25 Japan Science And Technology Agency Method of manufacturing a magnetorestive random access memeory (MRAM)
US8405134B2 (en) 2004-03-12 2013-03-26 Japan Science And Technology Agency Magnetic tunnel junction device
CN100433182C (zh) * 2004-03-31 2008-11-12 株式会社东芝 磁致电阻元件
JP2006073861A (ja) * 2004-09-03 2006-03-16 Renesas Technology Corp 磁気記憶装置
US8394649B2 (en) 2004-09-07 2013-03-12 Canaon Anelva Corporation Method of production of a magnetoresistance effect device
EP2166581A2 (en) 2004-09-07 2010-03-24 Canon Anelva Corporation Magnetoresistance effect device and method of production of the same
EP1973178A2 (en) 2004-09-07 2008-09-24 Canon Anelva Corporation Magnetoresistance effect device and method of production of the same
US8934290B2 (en) 2004-09-07 2015-01-13 Canon Anelva Corporation Magnetoresistance effect device and method of production of the same
JP2006165059A (ja) * 2004-12-02 2006-06-22 Sony Corp 記憶素子及びメモリ
US10128436B2 (en) 2005-12-01 2018-11-13 Sony Corporation Storage element and memory
US9293692B2 (en) 2005-12-01 2016-03-22 Sony Corporation Storage element and memory
US9728716B2 (en) 2005-12-01 2017-08-08 Sony Corporation Storage element and memory
US9978933B2 (en) 2005-12-01 2018-05-22 Sony Corporation Storage element and memory
US9287493B2 (en) 2005-12-01 2016-03-15 Sony Corporation Storage element and memory
US8575711B2 (en) 2005-12-01 2013-11-05 Sony Corporation Storage element and memory
US10566523B2 (en) 2005-12-01 2020-02-18 Sony Corporation Storage element and memory
US11322681B2 (en) 2005-12-01 2022-05-03 Sony Corporation Storage element and memory
US11839163B2 (en) 2005-12-01 2023-12-05 Sony Corporation Storage element and memory
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
DE102010021077A1 (de) 2009-05-20 2010-12-23 Daido Tokushuko Kabushiki Kaisha, Nagoya-shi Nanogranuläres Metall-/Isolator-Material und magnetischer Dünnfilm-Sensor
JP2012169626A (ja) * 2011-02-11 2012-09-06 Headway Technologies Inc Tmrデバイスおよびその製造方法
JP2013187305A (ja) * 2012-03-07 2013-09-19 Fujitsu Ltd 磁気抵抗メモリおよび磁気抵抗メモリの製造方法

Similar Documents

Publication Publication Date Title
JP4100025B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP3678213B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
KR101055595B1 (ko) 자기저항 소자 및 자기 메모리 장치
US6831314B2 (en) Magnetoresistive effect element and magnetic memory device
JP2004071897A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US6992868B2 (en) Magnetoresistive effect element and magnetic memory device
JP2006165059A (ja) 記憶素子及びメモリ
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4352659B2 (ja) 磁気抵抗効果素子の製造方法
JP2005203701A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4674433B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004039757A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091013