KR101055595B1 - 자기저항 소자 및 자기 메모리 장치 - Google Patents

자기저항 소자 및 자기 메모리 장치 Download PDF

Info

Publication number
KR101055595B1
KR101055595B1 KR1020030067660A KR20030067660A KR101055595B1 KR 101055595 B1 KR101055595 B1 KR 101055595B1 KR 1020030067660 A KR1020030067660 A KR 1020030067660A KR 20030067660 A KR20030067660 A KR 20030067660A KR 101055595 B1 KR101055595 B1 KR 101055595B1
Authority
KR
South Korea
Prior art keywords
layer
information recording
shape
recording layer
magnetoresistive element
Prior art date
Application number
KR1020030067660A
Other languages
English (en)
Other versions
KR20040029257A (ko
Inventor
호소미마사노리
벳쇼카즈히로
오오바카즈히로
미즈구치테츠야
히고유타카
소네타케유키
야마모토테츠야
카노히로시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20040029257A publication Critical patent/KR20040029257A/ko
Application granted granted Critical
Publication of KR101055595B1 publication Critical patent/KR101055595B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 중간층을 개재하여 적층된 적어도 한 쌍의 강자성층(5, 7)을 구비하며 상기 적층된 층들의 평면에 대하여 교차하는 방향으로 통전을 가능하게 함으로써 자기저항 변화를 달성하는 자기저항 소자에 관한 것으로, 정보 기록층을 구성하는 적어도 하나의 강자성층이 CoFeB계 합금 또는 CoFeNiB계 합금으로 이루어지는 비정질 구조를 갖고, 상기 자기저항 소자의 평면 형상이, 일 방향으로 장축을 가지며, 상기 장축 방향을 따르는 양 측부가 직선 또는 외향 만곡 형상을 이루고, 그 장축 방향으로의 양 단부가 외향으로 만곡 또는 굴곡되어 패턴 형상을 이루며, 패턴 형상은 1:1.2에서 1:3.5의 범위의 애스펙트비(단축 길이:장축 길이)를 갖고, 특성이 일관된, 우수한 아스테로이드(asteroid) 곡선이 얻어질 수 있다.
강자성층, 평면 형상, 애스펙트비, 정보 기록층, 워드선, 비트선

Description

자기저항 소자 및 자기 메모리 장치{Magnetoresistive element and magnetic memory unit}
도 1은 본 발명에 의한 자기저항 소자의 한 형태의 개략 단면도.
도 2의 A1 내지 A3은 본 발명의 자기저항 소자에서의 정보 기록층의 개략적 평면 패턴도이며, B1 내지 B3은 이들 평면 패턴에 대응하는 개략적 아스테로이드 곡선도.
도 3의 A4 내지 A6은 본 발명의 자기저항 소자의 정보 기록층의 개략적 평면 패턴도이며, B4 내지 B6은 이들 평면 패턴에 대응하는 개략적 아스테로이드 곡선도.
도 4는 본 발명에 의한 다른 형태의 자기저항 소자의 개략 단면도.
도 5는 본 발명에 의한 자기 메모리 장치의 한 형태의 개략 사시도.
도 6은 본 발명에 의한 자기 메모리 장치내의 메모리 셀의 한 형태의 개략 단면도.
도 7은 본 발명의 TMR 소자 및 종래의 TMR 소자에 대한 외부 자장 대, TMR 측정 곡선의 도시도.
도 8은 본 발명의 실시예 및 비교예를 설명하기 위한 특성 평가 소자(TEG)의 개략 평면도.
도 9는 상기 특성 평가 소자(TEG)의 개략 단면도.
도 10은 특성 평가를 설명하기 위한 아스테로이드 곡선도.
도 11은 이상적인 아스테로이드 곡선의 설명도.
※ 도면의 주요 부분에 대한 부호의 설명
1: 자기저항 소자(TMR 소자) 2: 기판
3: 하지층 4: 반강자성층
5: 강자성층(자화 고정층) 5a: 제 1 자화 고정층
5b: 제 2 자화 고정층 5c: 비자성 도전층
6: 중간층(터널 배리어층) 7: 강자성층(정보 기록층)
8: 보호층 9: 강자성 터널 접합
11: 메모리 셀 12: 절연층
13: 트랜지스터 14: 게이트 절연층
15: 게이트 전극 16: 소스 영역
17: 드레인 영역 18: 콘택트 홀
19: 도전성 플러그 20: 배선층
23, 24: 단자 패드 30: 절연층
31, 32, 33, 34: 층간 절연층
본 발명은 예를 들면 자기 센서 또는 자기 메모리 소자로서 사용될 수 있는 자기저항 소자에 관한 것으로, 특히 이 자기저항 소자를 구성하는 적층막의 평면에 대하여 교차하는 방향으로 통전이 이루어져 자기저항 변화를 얻는 자기저항 소자 및 자기 메모리 장치에 관한 것이다.
정보 통신 기기, 특히 휴대용 단말기와 같은 개인용 소형 기기의 비약적인 보급에 따라, 이들 기기를 구성하는 메모리 및 로직과 같은 소자에는 고집적화, 고속화, 저전력화와 같은 한층 더한 고성능화가 요청되고 있다. 특히 비휘발성 메모리의 고밀도 대용량화는 가동 부분의 존재에 의해 본질적으로 소형화가 불가능한 하드 디스크나 광 디스크를 대체하는 기술로서 점점 더 중요해지고 있다.
비휘발성 메모리의 예로서는, 반도체를 사용한 플래시 메모리나 강유전체를 사용한 FRAM(Ferro electric Random Access Memory; 강유전체 메모리) 등을 들 수 있다. 그렇지만, 플래시 메모리는 기입 속도가 마이크로초 오더라는 결점이 있다. 한편, FRAM에 있어서는, 재기록 가능 회수가 적다는 문제가 지적받고 있다.
이들 결점이 없는 비휘발성 메모리로서 주목받고 있는 것이 MRAM(Magnetic Random Access Memory)으로 불리는 자기 메모리 장치이다(비특허 문헌 1 참조.).
이 MRAM은 구조가 단순하기 때문에 고집적화가 용이하고, 또한 자기 모멘트의 회전에 의해 기억이 이루어지기 때문에, 재기록 가능 회수가 대단히 크다는 특징이 있다. 또한, 이 MRAM은 액세스 시간을 상당히 고속화할 수 있을 것으로 예상 되고 있어, 이미 나노초 대에서의 동작이 가능한 것이 확인되고 있다.
이 MRAM의 메모리 소자를 구성하는 자기저항 소자로서, 터널 자기저항(Tunnel Magnetoresistance: TMR) 소자가 있다. 이 TMR 소자의 기본적 구조는 강자성층/터널 배리어층/강자성층의 적층 구조에 의한다. 이 TMR 소자에 있어서는, 터널 배리어층을 개재시켜 배치된 한 쌍의 강자성층 간에 일정한 전류를 통전한 상태에서 외부 자장을 인가함으로써, 양 강자성층의 자화의 상대 각도에 따라서 자기저항 효과가 나타난다. 즉, 이 경우, 각 강자성층에서의 자화가 비평행인 경우는 저항치가 최대가 되고, 평행인 경우는 저항치가 최소가 된다. 따라서, 이 TMR 소자에서는, 외부 자장을 사용하여 상술한 비평행과 평행의 상태를 만들어냄으로써, 저항치 변화로서 정보 기록을 할 수 있고, 따라서 TMR 소자는 메모리 소자로서 기능할 수 있다.
특히, 스핀-밸브형 TMR 소자에서, 쌍을 이루는 강자성층 중의 한쪽 강자성층은, 반강자성층에 인접하여 배치되고 반강자성층과의 반강자성 결합에 의해 자화 방향을 일정한 방향으로 고정시킴으로써 고정 자화층을 형성한다. 그리고, 다른쪽 강자성층은, 외부 자장 등에 의해 자화가 용이하게 반전되는 자화 비고정층(magnetization unfixed layer)이며, 이 자화 비고정층은 자기 메모리 장치에 있어서 정보 기록층으로서 사용된다.
쌍을 이루는 강자성층 각각의 스핀 분극율(polarizabilities)을 P1, P2로 하면, 스핀 밸브형 TMR 소자에서의 저항치의 변화율은 하기의 식 (1)로 표현된다.
2P1 ×P2/(1-P1 ×P2) ... (1)
즉, 강자성층들의 스핀 분극율(P1, P2)이 클수록 저항 변화율이 커진다. 이 저항 변화율과 강자성층 재료와의 관계에 대해서는, 이미, Fe, Co, Ni 등의 철(iron)족의 강자성 원소나 그것들의 금속 합금에 대한 보고가 이루어져 있다.
그런데, MRAM 의 기본 구성은, 복수의 비트 기입선(bit write lines)(소위 비트선)과, 이들 복수의 비트선에 각각 직교하는 복수의 워드(word) 기입선(소위 워드선), 및 이들 비트선과 워드선의 입체적 교차부에 배치되는 자기 메모리 소자로서의 TMR 소자들을 포함한다. 이 MRAM에서의 기록은, 도 11에 도시된 아스테로이드(asteroid) 특성을 이용하여 TMR 소자에 대해 선택적인 기입을 함으로써 이루어진다 (예를 들면, 특허 문헌 1 참조).
즉, 비트선 및 워드선에 선택적으로 소정의 통전이 이루어지고, 이것에 의해 발생하는 서로 직교하는 방향의 유도 자계 합성에 의한 반전 외부 자계를 선택된 TMR 소자에 인가함으로써, 그 자화 비고정층 즉 정보 기록층의 자화 방향이 자화 고정층의 자화 방향에 대해 평행 또는 비평행으로 되어, 예를 들면 "0", "1"의 기록을 한다.
상기 MRAM 에서의 비트선 및 워드선용 도전재로서는, Cu 와 같은 통상의 반도체 장치에 사용되는 배선 재료, 또는 Al 등의 도체 박막이 사용된다. 이러한 통상의 배선 재료를 포함하고 선 폭이 0.25 ㎛인 비트선 및 워드선을 가지며 예를 들면 반전 자계(Hc)가 20 [Oe]인 자기 메모리 소자에 대하여 기입을 하기 위해서는 약 2mA의 전류가 필요해진다. 비트선 및 워드선의 두께가 선 폭과 같은 0.25 ㎛인 경우, 전류 밀도는 3.2×106A/cm2 인 바,이는 전자이동(electromigration)에 의해 초래되는 단선 한계치에 가까운 수치이다.
따라서, 배선의 신뢰성을 유지하기 위해서는, 기입 전류 저감이 불가결하다. 또한, 기입 전류에 의한 발열 문제를 방지하고 소비 전력을 저감시키는 관점에서도 기입 전류를 저감시킬 필요가 있다. MRAM 에서의 기입 전류를 저감시키기 위해서는, TMR 소자의 보자력(반전 자계)을 낮추는 것이 필요해진다.
도 11은 MRAM에 있어서의 메모리 소자를 구성하는 TMR 소자의 정보 기록층의 반전 자계 특성을 도시하는, 소위 아스테로이드 곡선이다. 상기 도 11에서 도시하는 아스테로이드 곡선은 이상적인 아스테로이드 곡선을 도시한다. 즉, 이 경우의 아스테로이드 곡선은 그 종횡비(slenderness)가 1이며, 그 곡선 형상이 아치 형상을 이루는 특성을 도시한다.
상기 아스테로이드 곡선에서, 세로 축은 자화 곤란 축 방향이고 가로 축은 자화 용이 축 방향이며, MRAM은, 각각 선택된 워드선에의 통전에 의해 발생되는 자화 곤란 축 방향의 자계(Hy)와, 선택된 비트선에의 통전에 의해 발생되는 자화 용이 축 방향의 자계(보조 자계)(Hx)를 이들 선택된 워드선과 비트선의 교차부에 위치하는 TMR 소자에 인가함으로써, TMR 소자에 있어서의 정보 기록층을 구성하는 한쪽의 강자성층에 자화 반전을 발생시키는 반전 자계 특성을 도시하는 것이다. 상기 자화 반전이 스핀 회전에 의해 초래된다고 상정하면, 상기 반전 자계 특성은 직교하는 워드선과 비트선에 의해 초래되는 합성 전류 자계에 의해, 아스테로이드 곡 선 Hx2/3+ Hy2/3= Hk2/3(Hk는 이방성 자계를 나타냄)을 따라 변화하는 곡선이 된다. 즉, Hx2/3+ Hy2/3< Hk2/3 에서는 자화 반전이 전혀 일어나지 않으며, Hx2/3+ Hy2/3> Hk2/3에서 자화 반전이 발생한다.
상술한 바와 같이, 이상적인, 즉 양호한 아스테로이드 곡선은 1의 종횡비를 갖는다. 아스테로이드 곡선의 종횡비 1이 크게 벗어나면, 기입에 필요한 반전 자계와 보조 자계 사이의 값 차이가 커져서, 워드선을 흐르는 전류와 비트선을 흐르는 전류 사이의 밸런스가 약화된다.
또한, 아스테로이드 곡선은 아치 형상을 이루어, 그 곡률 반경이 작을수록 바람직하다. 그 이유는 다음과 같다. 아스테로이드 곡선이 아치 형상이면, 보조 자계에 대한 반전 자계의 변화율, 즉 예를 들면 보조 자계가 인가되지 않은 상태로부터 소정의 자계(Hsub)가 인가된 상태로의 보자력, 즉 반전 자계의 변화율이 크고, 따라서 보조 자계 방향의 감도가 높기 때문이다.
즉, 도 11에서 도시하는 바와 같이, 소정의 보조 자계(Hsub)가 인가된 경우, 곡률은 파선 곡선 As1 (도 11에서는, 제 1 사분면에 대해서만 도시한다)으로 도시하는 바와 같이 완만하다. 이 곡선이 직선에 가까워지면, 일정한 보조 자계(Hsub)에 대하여 반전 자계(Hc)는 Hc1으로 감소하지만, 반전 자계(Hc)의 변화율은, 보조 자계(Hsub)가 인가되었을 때의, 곡률이 급격한, 즉 곡률 반경이 작은 실선 곡선(As0)에서의 반전 자계(Hco) 변화율에 비해, 작다. 즉, 아스테로이드 곡선이 직선적으로 됨에 따라서, 보조 자계에 대한 감도가 낮아지고, 반전 자계의 변화를 얻기 위한 보조 자계를 크게 할 필요가 생김으로써, MRAM에 있어서의 기입 전류가 증대되고 따라서, 소비 전력이 증가한다.
또한, 아스테로이드 곡선(As0, As1)과, 자계(Hx, Hy)의 최대 영역을 도시하는 파선 "a"에 의해 각각 한정되는 기입가능한 영역, 소위 윈도우 면적을 비교해 보면, 아스테로이드 곡선이 직선적으로 됨에 따라, 그 기입 가능한 영역이 좁아지는 것이 명백해진다. 또한, 각각의 메모리 소자, 즉 TMR 소자의 아스테로이드 특성에 격차가 존재하면, 그 아스테로이드 곡선은 도 11에 도시하는 바와 같은 하나의 곡선으로는 되지 않고, 다수의 곡선의 집합이 되어, 실질적으로 곡선의 폭이 넓어지기 때문에, 윈도우 면적이 보다 좁아져 선택적 기입이 곤란해진다. 따라서, 기입 에러가 증대한다.
그런데, MRAM 에 있어서, 기록 밀도의 향상과 고집적화를 도모하기 위해서는 TMR 소자의 소형화(downsize)가 필요해지지만, TMR 소자를 소형화하면, 자화 반전이 발생하기 어려워지며, 따라서 반전 자계(Hc)가 상승되어야 한다. 따라서, 기입 전류를 저감하면서, MRAM를 소형화 즉 고집적화하기는 곤란하다는 딜레마가 존재한다.
또한, MRAM에 있어서, 메모리 소자로서의 TMR 소자의 자기 특성에 격차가 생기거나 반복 사용으로 인해 동일 소자의 자기 특성에 격차가 생기면, 도 11을 참조하여 기술한 아스테로이드 특성을 사용한 선택적 기입이 곤란해져, 기입 에러가 커 진다는 문제가 있다.
따라서, TMR 소자는 이상적인 아스테로이드 곡선을 그려낼 것이 요구된다. 이러한 이상적 아스테로이드 곡선을 그리게 하기 위해서는, TMR 측정에 의해 얻어진 저항-자장(resistance-magnetic field)(이하, R-H 로 지칭함) 곡선에 있어서 바르크하우젠 노이즈(Barkhausen noise) 등의 노이즈가 회피되고, 각형성(角形性: squareness)이 우수할 것, 반전 자계(Hc)가 안정되어 있고 그 격차가 작을 것이 필요해진다.
한편, TMR 소자의 정보 판독에 관해서는, 상술한 터널 배리어층을 개재시켜 배치된 정보 기록층과 자화 고정층의 자기 모멘트가 비평행하고 저항치가 높은 상태인 예를 들면 "1"과, 그 반대로 서로의 자기 모멘트가 평행하고 저항치가 낮은 상태인 예를 들면 "0"을, 예를 들면 일정 바이어스 전압에서의 전압차 검출에 의해 판독한다. 따라서, 소자간의 저항 격차가 같은 경우에는, TMR비가 높을수록, 고속이고 집적도가 높으며 에러 율이 낮은 메모리 장치를 실현할 수 있다.
또한, TMR 소자의 저항 변화율은 바이어스 전압에 의존하며, 바이어스 전압이 상승함에 따라서 TMR비가 감소하는 것으로 알려져 있다.
그리고, 전류차 또는 전압차에 의해 이루어지는 판독에 있어서는 많은 경우, 저항 변화율이 바이어스 전압 의존성에 의해 반감하는 전압(Vhalf)에서 판독 신호가 최대이며 따라서 바이어스 전압 의존성이 작을수록 판독 에러를 낮추는데 유효한 것으로 알려졌다.
[비특허 문헌 1]
Wang et al., IEEE Trans. Magn. 33(1997), 4498
[특허 문헌 1]
일본 특개평 10-116490호 공보.
상술한 바와 같이, MRAM에 사용되는 TMR 소자에서는 상술한 기입 특성 요건과, 판독 특성 요건을 동시에 충족시킬 필요가 있다. 그렇지만, TMR 소자에서의 강자성층의 재료를 선택할 경우에, 식 (1) 에서의 P1 및 P2 로 표시되는 스핀 분극율이 보다 커지도록 Co, Fe, Ni 와 같은 강자성 천이 금속 원소만으로 구성되는 합금 조성으로부터 선택하면, 일반적으로 TMR 소자의 반전 자계(Hc)가 증대하는 경향이 있다.
예를 들면 Co75Fe25(원자%) 합금을 정보 기록층에 사용한 경우는, 스핀 분극율이 크고 40% 이상의 높은 TMR비를 확보할 수 있지만, 반전 자계(Hc)도 높아진다. 이에 대하여, 연자성 재료로 알려져 있는 퍼멀로이(Permalloy)라고 불리는 Ni80Fe20(원자%) 합금을 정보 기록층에 사용한 경우에는, 반전 자계(Hc) 저감은 가능하지만, 상술한 Co75Fe25(원자%) 합금과 비교하여 스핀 분극율이 작아지기 때문에, TMR비가 33% 정도까지 낮아진다. Co90Fe10(원자%) 합금은, 약 37%의 TMR비가 얻어지고, 반전 자계(Hc)를 상술한 Co75Fe25(원자%) 합금과 Ni80Fe20(원자%) 합금의 중간 정도로 낮출 수 있다는 점에서 유리하지만, R-H 곡선의 각형비(squareness ratio)가 열화되어, 기입을 가능하게 하는 아스테로이드 특성이 얻어질 수 없다. 또한, 각 소자에서의 정보 기록층의 반전 자계가 안정되지 않는다는 문제도 발생한다.
본 발명은, 특정 재료로 구성되고 기입 특성과 판독 특성을 동시에 향상시키도록 선택되는 패턴 형상을 갖는 강자성층을 갖는 자기저항 소자 및 자기 메모리 장치를 제공하는 것이다.
본 발명은 자기 센서 또는 MRAM의 메모리 소자로서 사용되는 자기저항 소자로서, 적어도 한 쌍의 강자성층이 중간층을 개재시켜 대향하도록 적층된 적어도 한 쌍의 강자성층을 구비하며, 적층된 층들의 평면에 대하여 교차하는 방향, 구체적으로는 거의 직교하는 방향으로의 전류를 허용함으로써 자기저항의 변화를 달성한다.
본 발명에 있어서는, 정보 기록층을 구성하는 강자성층들 중의 적어도 하나는 CoFeB계 합금 또는 CoFeNiB계 합금을 함유하는 비정질 구조를 갖는 합금층이다.
더욱이, 본 발명에서, 정보 기록층은 일방향으로 장축을 갖는 평면 형상을 가지며, 상기 장축 방향을 따르는 평면 형상의 양 측부는 직선과 외향 돌출 형상중 하나를 형성하며, 장축 방향을 따르는 평면 형상의 양 단부는 외향 돌출 형상을 형성하여 패턴 형상을 형성한다. 그리고, 이 패턴 형상은 단축 길이:장축 길이에 있어서 1:1.2 내지 1:3.5의 애스펙트 비를 갖는다.
또한, 본 발명에 의한 자기 메모리 장치는 서로 입체적으로 교차하는 워드선과 비트선을 가지며, 이들 워드선과 비트선의 입체적 교차부에 메모리 소자를 구성하는 자기저항 소자를 구비한다. 이 자기저항 소자는 상술한 본 발명에 의한 자기저항 소자이며, 선택된 워드선 및 비트선에의 통전에 의해, 상기 워드선과 비트선의 교차부에 위치하는 메모리 장치로서의 자기저항 소자에 소정의 자계를 인가하여, 정보 기록층에서의 자화 방향에 따른 기록을 달성한다.
상술한 바와 같이, 본 발명의 자기저항 소자에 있어서, 정보 기록층은 CoFeB계 합금 또는 CoFeNiB계 합금을 함유하는 비정질 구조를 갖는 합금층이며, 상기 정보 기록층은 일 방향으로 장축을 갖는 평면 형상을 갖고, 상기 장축 방향을 따르는 평면 형상의 양 측부가 직선 또는 외향 돌출 형상중 하나를 형성하고, 장축 방향으로의 평면 형상의 양 단부가 외향 돌출 형상을 형성하여 패턴 형상을 형성하며, 상기 패턴 형상은 단축 길이:장축 길이에 의한 애스펙트비를 1:1.2 내지 1:3.5 의 범위로 갖는다. 이러한 구조에 의하면, 우수한 아스테로이드 곡선이 형성될 수 있고, 일관된 우수한 아스테로이드 특성이 안정적으로 형성될 수 있는 것으로 밝혀졌다.
즉, 정보 기록층을 구성하는 강자성층을 비정질층으로 구성하면, 소자 사이즈, 즉 단축 치수의 감소에 따른 반전 자계(Hc)의 증가를 회피할 수 있다. 특히 CoFeNiB 합금 및 합금 원소를 포함하는 합금 또는 CoFeB 합금으로 구성되는 비정질 층은 보다 큰 TMR비를 나타내며, 큰 자기 이방성을 갖지만, 보조 자계 방향으로의 감도를 향상시킬 수 있고 즉 아스테로이드 곡선의 곡률을 날카롭게 할 수 있다. 또한, 정보 기록층의 평면 형상이 일방향으로 장축을 갖고 장축과 단축의 비(장축/단축)를 1.2 내지 3.5 로 하면, 정보 기록층은 소정의 형상 이방성을 가지며, 자화 반전이 저해되는 것이 회피되어, 양호한 아스테로이드 곡선을 얻을 수 있는 것이다.
본 발명에 의한 자기저항 소자 및 이것을 메모리 소자로 하는 자기 메모리 소자는 후술하는 장점들을 갖는다. R-H 특성에서의 각형비가 우수하고, 보자력 즉 반전 자계의 증가가 억제되는 한편 스핀 분극율이 향상되며, 따라서, 높은 TMR비가 얻어질 수 있다. 또한 바르크하우젠 노이즈가 억제되며, 우수한 아치 형상 특성을 갖는 아스테로이드 곡선이 안정적으로 얻어질 수 있도록 기입 가능 영역을 확보할 수 있고, 따라서 기입 에러가 개선된, 안정적인 기입 특성을 얻을 수 있다. 또한, 높은 TMR비가 얻어지면, 바이어스 의존성이 저감되므로, 예를 들어 기록 정보 판독에 있어서도 에러가 개선되어 안정된 판독을 행할 수 있는 우수한 판독 특성을 갖는 예를 들면 자기 메모리 장치를 제조할 수 있다.
따라서, 우수한 기입 및 판독 특성을 갖는 자기저항 소자 및 자기 메모리 장치를 안정적으로 제조할 수 있으며, 이는 그 공업적 이익 및 실용상의 이익을 상당히 증대시킨다.
실시예
본 발명의 상기 및 기타 목적, 특징 및 장점들은 첨부도면을 참조로 한 본 발명의 양호한 실시예에 대한 후술하는 기재내용으로부터 명백해질 것이다.
[자기저항 소자]
본 발명에 따른 자기저항 소자의 일 실시예는 자기 메모리 장치에 사용하기 위한 메모리 소자로서의 자기저항 소자이지만, 이 실시예에 한정되지는 않는다.
본 발명의 자기저항 소자는, 적어도 한 쌍의 강자성층, 구체적으로는, 중간층을 개재하여 적층되는 자화 비고정층으로서의 정보 기록층과 자화 고정층을 포함하는 적층 구조부를 가지고, 상기 적층 구조부의 적층된 층들의 평면에 수직한 방향, 즉 두께 방향으로 전류를 흘려 자기저항의 변화를 얻는, 소위 CPP(Current Perpendicular to Plane) 구성을 갖는다.
상기 강자성층의 쌍에 있어서, 적어도 정보 기록층(자화 비고정층)을 구성하는 강자성층은, 강자성 천이 금속 원소인 Fe, Co, B를 적어도 함유하는 FeCoB계 또는 FeCoNiB계의, 예를 들면 스퍼터막에 의한 비정질층에 의해 구성된다. 상기 TMR 소자에 있어서, 중간층은 터널 배리어층에 의해 구성된다.
또한, 적어도 상기 정보 기록층의 평면 형상, 예를 들면 자기저항 소자의 평면 형상은 일 방향으로 장축을 가지고, 이 장축 방향을 따르는 평면 형상의 양 측부가 직선 또는 외향 돌출 형상이 되고, 장축 방향의 상기 평면 형상의 양 측부는 외향으로 만곡 또는 굴곡 형상이 되어, 패턴 형상을 이룬다. 상기 패턴 형상은 장축 방향 및 단축 방향의 각 중심 축에 대하여 각각 대칭 형상을 이룬다. 또한, 이 패턴 형상에 있어서, 단축 길이:장축 길이에 의한 애스펙트비가 1:1.2 내지 1:3.5의 범위로 선정된다. 쌍을 이루는 강자성층은 각각 단층 구조일 수도 있고 다층 구조일 수도 있다. 예를 들면 자화 고정층을 구성하는 강자성층을 적층 페리(ferri) 구조로 할 수 있다.
도 1은 상기 자기저항 소자, 예를 들면 스핀 밸브형 TMR 소자(1)의 일 형태의 개략 단면도를 도시한다.
본 예에서, 상기 소자는, 기판(2) 예를 들면 Si 기판 상에 하지층(primary coat layer)(3)이 형성되고, 상기 하지층(3)위에 반강자성층(4)이 형성되며, 상기 반강자성층(4) 위에는, 자화 고정층을 구성하는 강자성층(5) 및 정보 기록층을 구성하는 강자성층(7)이 중간층(6)을 개재하여 적층되는 한 쌍의 강자성층이 형성되는, 적층 구조를 갖는다.
본 예에서는, 자화 고정층을 구성하는 강자성층(5)이 반강자성층(4) 상에 형성되고, 상기 반강자성층(4) 상에는 터널 배리어층을 구성하는 중간층(6)이 형성되며, 상기 중간층(6) 위에는 정보 기록층을 구성하는 자화 비고정층이 되는 강자성층(7)이 형성되고, 이 적층 구조에 의해 강자성 터널 접합 구조부(ferromagnetic tunnel junction)(이하 MTJ라 함)(9)가 구성된다. 상기 MTJ(9) 상에는 보호층(8), 소위 탑 코트(top coat)층이 피착 형성된다.
상기 하지층(3)은 예를 들면 비자성 도전층인 탄탈륨(Ta) 막으로 구성된다. 상기 반강자성층(4)은 자화 고정층으로서의 강자성층(5)에 반강자성적으로 결합되고, 따라서 강자성층(5)에서의 자화는 외부로부터 인가되는 신호 자계, 예를 들면 메모리 장치에서의 기입 자계에 의해 전혀 반전되지 않으며, 그로 인해 자화 고정층을 구성하는 강자성층(5)에서의 자화 방향이 일정한 방향으로 설정된다. 상기 반강자성층(4)은 Fe, Ni, Pt, Ir 또는 Rh 를 포함하는 Mn 합금, Co 산화물, Ni 산 화물로 구성될 수도 있다. 이 경우의 반강자성층(4)은 예를 들면 PtMn으로 구성된다.
중간층(6)으로서의 터널 배리어층은, 금속막 예를 들면 Al 스퍼터링막 또는 증착막을 산화 또는 질화함으로써 얻어지는 산화막 또는 질화막으로 형성될 수 있다. 그 밖에, 상기 터널 배리어층(6)은 유기 금속과, 산소, 오존, 질소, 할로겐 또는 할로겐화 가스 등을 사용한 화학 증착(Chemical Vapor Deposition; 이하 CVD라 함)법에 의해 형성될 수 있다.
본 발명에 있어서, 중간층(6)을 개재시켜 적층되는 양 강자성층(5, 7), 특히 적어도 정보 기록층을 구성하는 강자성층(7)은 FeCoB 또는 FeCoNiB를 함유하는 예를 들면 스퍼터링막으로 형성되는 강자성 비정질층에 의해 구성된다.
더욱이, 본 발명에 있어서, 적어도 상기 정보 기록층, 즉 강자성층(7)의 평면 패턴, 예를 들면 자기저항 소자(1)의 적층부의 평면 패턴은 일 방향으로 장축을 갖는 형상으로, 상기 장축 방향을 따르는 상기 평면 패턴의 양 측부는 외향 돌출 형상 또는 직선을 가지며, 상기 장축 방향으로의 평면 형상의 양 단부는 외향 돌출부를 형성하여 패턴 형상을 이룬다. 패턴 형상들의 예가 도 2 및 도 3의 A1 내지 A6에 개략 도시되어 있으며, 상기 패턴 형상들은 장축 및 단축 각각의 중심축에 대해 대칭을 갖는다. 예를 들면, 상기 패턴 형상은 도 2의 A1에 도시된 마름모형 형상일 수 있으며, 상기 장축 방향을 따르는 상기 평면 형상의 양 측부 및 상기 장축 방향으로의 평면 형상의 양 단부는 외측 굴곡 형상 또는 굴곡에 근사하는 만곡 형상과 외향 돌출부를 형성한다. 또는, 상기 패턴 형상은, 양 측부가 외측으로 만곡 된 형상, 예를 들면 도 2의 A2로 도시된 레몬 형상, 도 3의 A4로 도시된 타원 형상 또는 계란 형상, 또는 도시하지 않지만 방추(spindle)형 등의 형상을 형성하도록 될 수 있다. 상기 패턴 형상은, 양 외측부가 각각 직선이 되도록 캡슐 형상(도 3의 A5) 또는 직사각형 형상(도 3의 A6)일 수 있다.
그렇지만, 본 발명은 도 2 및 도 3의 A1 내지 A6에 도시한 예에 한정되는 것은 아니다. 본 발명에 있어서는, 패턴 형상 뿐만 아니라, (단축) : (장축) 비율을 1:1.2 내지 1:3.5의 범위로 선정한다.
본 발명의 구성에 있어서는, 상술한 바와 같이, 적어도 그 정보 기록층을 구성하는 강자성층(7), 예를 들면 양 강자성층(5, 7)은, 비정질 구조를 갖도록 B를 포함하는 FeCoB 또는 FeCoNiB 로 만들어진다. 이러한 구조를 가짐으로써, 자기저항 소자는 결정질만으로 강자성층을 구성하는 경우에 비하여, 상기 (1)식의 분극율 증대가 보자력을 높인다는 단점을 회피할 수 있다.
즉, 비정질 구조를 갖는 강자성 재료를 함유함으로써, 상기 자기저항 소자는 스핀 분극율의 향상 즉 TMR비의 향상과, 보자력 즉 반전 자계의 저감, 즉 기입 전류의 저감화를 실현할 수 있었다. 그리고, 강자성층에 있어서의 자화 곤란 축과 자화 용이 축으로 도시되는 자기 이방성이 제어됨으로써, R(저항)-H(자계) 곡선은 우수한 각형성을 가지며 정보 기록층의 반전 자계는 안정될 수 있다.
또한, 본 발명에 있어서는, 상술한 바와 같이, 정보 기록층의 평면 패턴 또는 자기저항 소자의 평면 패턴 형상 및 그 애스펙트비를 제어함으로써, 양호한 아치 형상을 갖는 아스테로이드 곡선을 얻을 수 있으며, 따라서 반전 자계 및 보조 자계에서의 기입가능한 범위를 증가시킬 수 있다. 즉, 본 발명에 의한 자기저항 소자는 상술한 바와 같이, 큰 TMR 비와 큰 자기 이방성을 나타내지만, 보조 자계 방향에 있어서 우수한 감도를 갖는다.
비정질 강자성층을 구성하는 CoFe 또는 CoFeNi의 조성은 일반적으로 자기저항 소자가 소프트한 자기 특성을 나타내도록 하는 범위에 있는 것이 바람직하며, 보통의 CoFe 정보 기록층이나 CoFeNi 정보 기록층에 사용되는 조성이 될 수 있다. B의 함유량은 비정질층을 형성하기 위해 10원자% 이상이 필요하고, 반대로 자성을 유지하기 위해서는, 35원자% 이하일 것이 필요하다.
또한, 정보 기록층을 구성하는 강자성층(7)은 1 내지 10 nm 의 막 두께를 갖는 것이, 양호한 자기 특성을 확보하는 데 있어서 바람직하다. 이것은 강자성층(7)의 막 두께가 1 nm 미만인 경우는, 자화 비고정층으로서의 자기 특성이 대폭 손상되고, 또한, 10 nm 를 넘으면 보자력이 너무 커져, 예를 들면 자기 메모리 장치의 메모리 소자로서 사용할 경우, 실용상 부적당해질 수 있기 때문이다.
강자성층(7)의 구조는 상술한 FeCoB 또는 FeCoNiB 로 구성된 단층 구조에 한정되지 않는다. 상기 강자성층(7)은 예를 들어 상기 조성의 강자성층과, 이에 비하여 자화량이 작은 NiFe층으로 구성된 적층 구조를 가질 수 있으며, 이 경우 이들 적층된 층의 총 두께는 10 nm 이상이 될 수도 있다.
또한, 자화 고정층(5)을 FeCoB 또는 FeCoNiB 로 구성할 경우, 그 막 두께는 0.5nm 내지 6nm 로 하는 것이 바람직하다. 그 이유는 다음과 같다. 자화 고정층(5)의 막 두께가 0.5 미만인 경우에는, 자화 고정층으로서의 자기 특성이 손 상되고, 또한 6nm을 넘으면 반강자성층과의 교환 결합 자계가 충분히 얻어지지 않게 되기 때문이다.
강자성층을 구성하는 FeCoB 또는 FeCoNiB의 합금 조성에는 바람직한 범위가 존재한다. 이들 FeCoB 또는 FeCoNiB 로 구성된 강자성층에 대해서는, 본 출원인에 의한 특허원 2002-106926호에서 이미 제안하고 있는 바이다. 또한, 이 강자성층은 자계에서 어닐링 처리되어 자기 이방성이 완전히 부여된다.
다음으로, 이 강자성층에 함유되는 Fe, Co, B의 합금 조성에 대해서 설명한다. 이 Fe, Co, B의 합금 조성은 불가피한 불순물 원소를 제외하고, 조성식 FexCOyBz(조성식 중, x,y,z 는 원자 % 를 나타냄)로 구성되고, 상기 x,y,z의 범위는 5≤x≤45, 35≤y≤85, 10≤z≤30 이다. 이 경우, x + y + z = 100 의 관계가 충족된다. 상기 조성의 선정에 대해서 이하 설명한다.
우선, B의 함유량에 대해서 설명한다. 이 B의 함유량이 10 원자% 미만이면, 베이스가 되는 Fe-Co 합금의 자기 특성이 크게 반영되어, 적은 개선 효과만이 인정될 수 있다. 따라서, 10 원자% 이상의 B를 함유하는 합금은, Fe, Co 등을 같은 조성으로 포함하는 합금과 비교하여, TMR비가 현저히 증대하고, 저항-자장 곡선(R-H 곡선)의 각형성이 개선된다. 또한, TMR비의 바이어스 의존성도 개선되고, 더욱이, 정보 기록층의 자화 상태가 안정되기 때문에, 보자력의 격차가 작고, R-H 곡선 상에 보이는 노이즈도 대폭 저감한다.
또한, B의 함유량은 30 원자% 이하인 것이 바람직하다. 이것은 B의 함유량 이 30원자%를 넘으면, 예를 들면 정보 기록층의 강자성적인 특성 및 자화 고정층의 고정 자계가 열화될 수 있다. 그 결과, TMR비의 저하, R-H 곡선의 각형성 열화 및 보자력 감소를 초래할 우려가 생긴다. 따라서, B를 첨가함으로써 목표로 하는 효과를 확실히 얻기 위해서는, 정보 기록층을 구성하는 강자성층(7)과 같은 적어도 하나의 강장성층이, Fe-Co 합금 조성에 따라 약간 변화하지만, B함유량을 10 내지 30 원자% 로 하는 조성을 갖는 것이 바람직하다.
다음으로, 강자성층의 베이스로서의 Fe-Co 합금에 대해서 설명한다. B를 포함시킨 합금 조성에서는, B가 첨가된 경우의 효과를 촉진하고, 더구나 강자성적인 성질을 유지하기 위해서, 적어도 35원자%의 Co가 필요하다. 이 경우, Fe가 첨가되면, Co-Fe 베이스 합금에서 초래되는 변화와 마찬가지로, TMR비의 향상 및 보자력의 증대 효과가 인정된다. 그러나, Fe 함유량이 45 원자%를 넘으면, 실제 소자 치수에서는, 보자력이 지나치게 증대하여, TMR 소자로서 부적당해진다. 한편, Fe의 함유량이 5원자% 미만이면, 강자성층의 스핀 분극율이 작아져, 자기저항 소자로서 동작하는 데 충분한 TMR비가 얻어지지 않게 될 우려가 있다. 따라서, Fe의 함유량은 5 내지 45 원자% 로 하는 것이 바람직하다.
또한, 강자성층은, 상술한 Fe, Co, B 외에 Ni를 함유하는 조성으로 할 수 있다. 강자성층이 Ni를 함유하면, 보자력 증대를 억제하면서 양호한 TMR비를 유지하여, R-H 곡선의 각형성의 개선 효과를 얻을 수 있다. 이 경우, Ni 함유량의 바람직한 범위가 존재한다. 즉 Ni 는 35원자% 이하인 것이 바람직하다. 그 이유는 Ni의 함유량이 35원자%를 넘으면 보자력이 너무 작아져, TMR 소자의 동작 제어가 곤 란해질 우려가 있기 때문이다. 즉, FeCoNiB 로 구성되는 강자성층에 있어서는, 불가피한 불순물 원소를 제외하고, 조성식 FeaCobNicBd(조성식 중, a 내지 d는 원자%를 나타냄)로 구성되어, 5≤a≤45, 35≤b≤85, 0<c≤35, 10≤d≤30인 것이 바람직하다. 그리고, 이 때, a+b+c+d=100 이 충족된다.
다음으로, 정보 기록층 또는 자기저항 소자의 평면 형상과 아스테로이드 곡선의 관계를 도 2 및 도 3을 참조하여 설명한다. 상술한 바와 같이, 도 2 및 도 3에 있어서, A1 내지 A6은 정보 기록층을 구성하는 강자성층(7) 또는 자기저항 소자(1)의 평면 패턴 형상을 개략적으로 도시하며, B1 내지 B6은 A1 내지 A6에 도시된 패턴 형상에 상응하여 각각 얻어지는 아스테로이드 곡선의 형상을 개략적으로 도시한 것이다. 이들 도 2 및 도 3에서 도시하는 바와 같이, 강자성층(7) 또는 자기저항 소자(1)의 평면 패턴 형상을 적절히 선정함으로써 아스테로이드 곡선 형상을 제어할 수 있는 것이다.
즉, 본 발명에서는, 정보 기록층의 재료 구성 뿐만 아니라, 그 형상, 즉 애스펙트비도 소정의 아스테로이드 곡선을 얻는 데 있어서 중요한 파라미터임을 발견하였으며, 이를 근거하여 본 발명이 이루어진 것이다. 상기 애스펙트비(단축 길이:장축 길이)는 상술한 바와 같이, 1:1.2 내지 1:3.5의 범위로 한다. 상기 애스펙트비가 1:1.2 미만인 경우, 보조 자계 방향의 감도는 충분히 얻어지지만, 정보 기록층의 자기적인 형상 이방성이 작아져, 자화가 불안정해짐으로써, 반전 자계가 현저하게 불안정해지는 것이 발견되었다. 또한, 애스펙트비가 1:3.5를 넘으면 반 전 자계가 현저하게 증대하는 경향이 있음을 발견하였다.
그리고, 정보 기록층의 자기 이방성은 소자의 형상에 의해서도 제어되며, 타원 형상이 양호한 밸런스의 획득 관점에서 가장 우수한 형상인 것이 밝혀졌다. 도 2 및 도 3에 도시되어 있듯이, 예를 들면 도 3의 A6로 도시하는 실질적으로 직사각형인 형상을 갖는 정보 기록층에서는, 아스테로이드 곡선이 도 3의 B6에 도시하는 바와 같이, 가로로 넓어져, 그 종횡비가 커진다. 이에 대하여, 도 2의 A1으로 도시하는 마름모형인 경우, 아스테로이드 곡선은 도 2의 B1로 도시하는 바와 같이, 이방성이 강해져, 아스테로이드 곡선이 직선적으로 되는 경향을 도시하며, 이렇게 직선적으로 되는 경우는, 상술한 바와 같이, 보조 자계 방향의 감도가 둔해진다.
이렇기 때문에, 정보 기록층의 평면 패턴은 타원 형상 또는 계란 형상으로 하는 것이 바람직하고, 도 2 및 도 3의 A2 내지 A5로 도시하는 바와 같이, 장축 방향을 따르는 그 양 측부가 직선 또는 외향 돌출 형상이 되고, 장축 방향의 양 단부가 외향으로 만곡 또는 굴곡하는 형상이 된 패턴 형상이 바람직하다. 상기 평면 패턴의 애스펙트비는 상술한 바와 같이 1:1.2 내지 1:3.5의 범위가 되도록 선정된다.
상술한 조건이 충족되면, 보조 자계 방향의 감도를 제어할 수 있고, 작은 보조 자계의 영역에서, 아스테로이드 곡선의 접선 경사, 즉 곡률 반경이 작아져 아스테로이드 곡선이 아치 형상이 되고, 아스테로이드 곡선의 형상이 이상적인 아스테로이드 곡선에 근접하도록 조정될 수 있음을 발견하였다. 따라서, 상술한 기입 가능 영역을 크게 할 수 있어, 기입 에러 발생을 현저하게 저감할 수 있는 것이다.
도 1에서 도시한 예에서 자화 고정층(5)은 단층 구조이지만, 도 4에 그 일례의 개략 단면도를 도시하는 바와 같이, 자화 고정층(5)은 예를 들면 강자성 적층 페리 구조로 할 수 있다. 이 예에서는, 반강자성층(4) 상에 이 반강자성층(4)과 반강자성 결합하는 제 1 자화 고정층(5a)이 증착되고, 그 위에 비자성 도전층(5c)을 개재시켜 제 2 자화 고정층(5b)이 적층되어 있다. 상기 비자성 도전층(5c)은 예를 들면 Ru, Cu, Cr, Au 또는 Ag 등의 금속막으로 구성될 수 있다. 도 1 및 도 4에 있어서, 유사한 부분에는 동일 부호를 붙여 중복 설명을 생략한다.
또한, 상술한 예에서는, 자기저항 소자가, 중간층(6)이 터널 배리어층으로 구성되는 TMR 소자 구성을 가졌지만, 상기 소자는 중간층(6)이 비자성 도전층으로 구성되어, 막 두께 방향으로 통전이 이루어지는 소위 CPP(Current Perpedicular to Plane) 구성의 스핀 밸브형 자기저항 소자, 소위 GMR로 할 수도 있다.
다음으로, 본 발명에 의한 자기 메모리 장치의 실시예에 대해서 설명하지만, 본 발명에 의한 자기 메모리 장치는 이 실시예 예에 한정되는 것은 아니다.
[자기 메모리 장치]
본 발명에 의한 자기 메모리 장치는 그 메모리 셀을 구성하는 메모리 소자가 상술한 본 발명의 각 구성에 의한 자기저항 소자, 예를 들면 TMR 소자에 의해 구성된다. 이 자기 메모리 장치의 일 예의 주요 부분이 예를 들면 도 5에 개략 사시도로 도시되어 있으며, 자기 메모리 장치는 도 6에 그 1개의 메모리 셀(11)의 개략 단면도를 도시하는 바와 같이, 크로스 포인트형 MRAM 어레이 구조로 할 수 있다.
즉, 상기 MRAM 은, 병치 배열된 복수의 워드선(WL), 및 이들 워드선(WL)과 각각 입체적으로 교차하도록 병치 배열된 복수의 비트선(BL)을 가지며, 이들 워드선(WL)과 비트선(BL)의 입체적 교차부에는 메모리 셀(11)로서, 본 발명에 의한 자기저항 소자, 예를 들면 TMR 소자(1)가 배치된다. 도 5에는, 자기 메모리 장치에 있어서의 3×3의 메모리 셀(11)이 매트릭스형으로 배치된 부분이 도시되어 있다.
각 메모리 셀(11)에 있어서, 도 6에 도시하는 바와 같이, 예를 들면 실리콘 기판으로 이루어지는 반도체 기판(2) 상에, 즉 반도체 웨이퍼 상에는, 스위칭용 트랜지스터(13)가 형성된다. 이 트랜지스터(13)는, 예를 들면 MOS 트랜지스터(절연 게이트 전계 효과형 트랜지스터)로 이루어진다. 이 경우, 반도체 기판(2) 상에 게이트 절연층(14)이 형성되고, 상기 게이트 절연층(14) 위에는, 게이트 전극(15)이 피착된 절연 게이트부가 구성된다. 또한, 반도체 기판(2)상에서, 상기 절연 게이트부의 양측에는 소스 영역(16)과 드레인 영역(17)이 형성된다. 이 구성에 있어서, 상기 게이트 전극(15)은 판독용 워드선(WL1)을 구성하고 있다.
트랜지스터(13)가 형성된 반도체 기판(2) 상에는, 게이트 전극(15) 위에 제 1 층간 절연층(31)이 형성되고, 상기 소스 영역(16) 및 드레인 영역(17) 위에서의 제 1 층간 절연층(31)에는 콘택트 홀(18)이 관통 형성되며, 각각의 콘택트 홀(18)에는 도전성 플러그(19)가 끼워진다. 제 1 층간 절연층(31) 상에서, 소스 영역(16)과 접촉하는 도전성 플러그(19) 상에는 소스 영역(16)용 배선층(20)이 피착 형성된다.
더욱이, 제 1 층간 절연층(31) 상에서 배선층(20) 위에는 제 2 층간 절연층(32)이 형성된다. 이 제 2 층간 절연층(32)에는 드레인 영역(17)과 접촉하는 도전성 플러그(19) 상에 콘택트 홀(18)이 관통 설치되고, 콘택트 홀에는 도전성 플러그(19)가 끼워진다.
제 2 층간 절연층(32) 상에는, 도 5의 워드선(WL)에 상당하는 기입용 워드선(WL2)이 예를 들면 판독용 워드선(WL1)의 연장 방향으로 연장하여 형성된다. 또한, 상기 제 2 층간 절연층(32) 상에는, 예를 들면 산화실리콘으로 이루어지는 제 3 층간 절연층(33)이 상기 기입용 워드선(WL2) 위에 형성된다. 이 제 3 층간 절연층(33)에 있어서도, 드레인 영역(17)에 접촉되는 도전성 플러그(19) 위에 콘택트 홀(18)이 관통 설치되고, 이것에 도전성 플러그(19)가 끼워진다.
그리고, 상기 제 3 층간 절연층(33) 상에는, 도 1 또는 도 4에 도시한 도전성의 예를 들면 Ta으로 이루어지는 하지층(3)이 제 3 층간 절연층(33)을 관통하는 도전 플러그(19)와 접촉하여 형성되며, 상기 하지층(3) 상에는 자기저항 소자 예를 들면 TMR 소자(1)가 형성된다.
또한, 상기 하지층(3)과 하지층 상의 TMR 소자(1)의 위에 제 4 층간 절연층(34)이 형성되고, 상기 제 4 층간 절연층(34) 상에는 비트선(BL)이 상기 기입용 워드선(WL) 상을 가로질러 형성된다.
필요하다면, 상기 비트선(BL) 위에 비도시의 표면 절연층이 형성된다. 상기 제 1 내지 제 4 층간 절연층 및 표면 절연층은 각각 예를 들면 플라스마 CVD 공정으로 형성될 수 있다.
자기저항 소자로서의 TMR 소자(1)의 구조 및 그 제조 방법은 도 4 또는 도 5 에 도시된 구조 및 본 발명의 제조 방법으로 설명한 구성 재료 및 적층 방법에 의한 것이다. 즉, 반강자성층(4), 단층 또는 적층 페리 구조의 자화 고정층(5), 중간층(6)을 각각 스퍼터링 공정으로 형성하고, 상기 중간층(6)을 산화 처리 또는 질화 처리하며, 이어서 자화 비고정층(7) 및 보호층(8)을 각각 스퍼터링 공정으로 형성한다.
따라서, 이 경우에, 자화 고정층으로서의 강자성층(5) 및 자화 비고정층, 즉 정보 기록층으로서의 강자성층(7)은 각각 FeCoB 또는 FeCoNiB의 비정질 층으로서 형성된다. 이들 메모리 셀(11)은 공통된 반도체 기판(2) 즉 반도체 웨이퍼 상에 도 4에서 도시하는 바와 같이, 매트릭스형으로 배열된다.
상기 반도체 기판(2)을 자기장 중에서 열처리하여, 반강자성층(4)을 규칙화, 즉 소정 방향으로 자화함으로써, 이 반강자성층(4) 상에 접하여 반강자성 결합되는 강자성층으로 구성되는 자화 고정층(5)의 자화를 한 방향으로 고정시킬 수 있다.
상기 구성을 갖는 자기 메모리 장치에 있어서, 비트선(BL)과 기입 워드선(WL)(WL1)에 소정의 전류를 통전함으로써, 비트선(BL)과 기입 워드선(WL)에 의해 발생된 자계의 합성에 의한 소정의 기입 자계를, 선택된 교차부에서의 메모리 셀(11)로서의 자기저항 소자, 예를 들면 TMR 소자(1)의 자화 비고정층에 인가하여, 상술한 바와 같이, 자화 비고정층의 자화를 반전시켜 정보 기록을 한다.
기록 정보 판독에 있어서는, 판독을 위해 선택된 메모리 셀에서의 트랜지스터(13)의 게이트 전극(15) 즉 판독 워드선(WL1)에 소정의 온 전압(on-voltage)이 인가되어 트랜지스터(13)를 온 상태로 하여, 비트선(BL)과 트랜지스터(13)의 소스 영역(16)의 배선층(20)에 판독 전류를 통전함으로써 판독이 이루어진다.
상술한 본 발명의 MRAM에 있어서, 메모리 소자로서의 자기저항 소자에서는, 강자성 터널 접합을 구성하는 강자성층들중 적어도 하나의 강자성층, 예를 들면 정보 기록층을 구성하는 강자성층이 상술한 특정한 원소를 함유하고, 또한 특정 애스펙트비를 갖는 평면 형상을 가지며, 따라서 메모리 소자로서의 TMR 소자가 TMR 출력이 극히 우수하고, 메모리 동작의 안정성이 비약적으로 향상된다. 또한, 본 발명의 MRAM은 TMR비의 바이어스 전압 의존성이 개선되고, 그로 인해 판독 시에 저저항 상태와 고저항 상태의 판별이 용이해져 에러 레이트가 낮아진다. 더욱이, 도 7에 도시하는 바와 같이, R-H 곡선 상에 보이는 노이즈도 대폭 저감하기 때문에, 아스테로이드 특성이 향상된다. 따라서, 기입 에러도 저감될 수 있다.
도 7에서의 곡선 61 및 62는 각각 Co72Fe8B20 (원자%)로 구성된 정보 기록층을 갖는 TMR 소자와, Co90Fe10 (원자%)로 구성된 정보 기록층을 갖는 TMR 소자와 관련하여, 외부 자장 변화에 대한 TMR 비 (%)를 도시하고 있다. 상기 TMR비(%)는, 외부 자장에 의해 초래되는 최대 저항치를 Rmax로 하고, 최소 저항치를 Rmin으로 할 때 수식 {(Rmax-Rmin)/Rmin}×100 (%) 에 의해 결정된다.
상기 곡선(61, 62)의 비교로부터, 정보 기록층이 Fe, Co, B를 함유하는 TMR 소자는, 정보 기록층이 Fe, Co만을 함유하는 TMR 소자에 비하여, TMR비를 높게 유지하면서 보자력이 저감하고, 더욱이 TMR비-자장 루프의 각형성이 향상되며, 바르크하우젠 노이즈도 개선되는 것으로 밝혀졌다.
본 발명에 의한 자기저항 소자는 그 적용이 상술한 MRAM 에서의 메모리 소자에 한정되지 않으며, 예를 들어 자기 헤드, 상기 자기 헤드를 탑재한 하드 디스크 드라이브, 집적 회로 칩에 적용될 수 있고, 나아가서는, 퍼스널 컴퓨터, 휴대용 단말기, 휴대 전화를 비롯한 각종 전자기기 등에 적용될 수 있다.
그 밖에, 본 발명의 구성에 있어서, 각종 변형 및 변경을 할 수 있다. 예를 들면 도 1 및 도 4에서 도시한 예에서의 자기저항 소자는 반강자성층이 하층 측에 배치되는 소위 보텀(bottom)형 구성을 갖고 있지만, 반강자성층이 상층 측에 배치되는 소위 탑형 구성으로 할 수도 있다.
다음으로, 본 발명에 의한 자기저항 소자 및 MRAM에 있어서의 메모리 소자의 실시예 및 비교예를 설명한다.
[실시예 및 비교예]
각각의 예에 대하여 특성 평가 소자[흔히 TEG(Test Element Group)로 지칭됨]를 제작하여, 이를 사용하여 본 발명의 실시예 및 비교예의 특성 평가를 하였다.
이 경우, 도 6에 있어서 설명한 바와 같이, MRAM에 있어서는, 메모리 소자로서의 자기저항 소자(TMR 소자)(1)에 추가적으로, 스위칭용 트랜지스터(13)가 형성되는 것이지만, 이 TEG에 있어서는, 반도체 기판(2) 즉 반도체 웨이퍼에 대한 스위칭용 트랜지스터(13) 형성을 생략하였다.
상기 TEG의 개략 평면도가 도 8에 도시되어 있으며, 도 9는 도 8의 A-A 선상 에서 취한 개략 단면도이며, 도 9에 도시하듯이 그 표면에 두께 2㎛ 의 열 산화막으로 구성된 절연층(12)이 형성된 두께 0.6mm의 반도체 기판(반도체 웨이퍼)(2)을 준비하였다. 이 반도체 기판(2) 상에 워드선을 구성하는 금속막을 형성하고 이를 포토리소그래피(photolithography)에 의한 패턴 에칭을 하여, 일 방향으로 연장되는 워드선(WL)을 형성하였다. 이 때, 워드선(WL) 형성부 이외의 에칭부에 있어서는, 반도체 기판(2) 표면의 산화막 즉 절연층(12)이 깊이 5nm까지 에칭되었다.
상기 워드선(WL)의 일부에 TMR 소자(1)를 형성하였다. 이 TMR 소자(1)의 형성에 있어서는, 우선, 두께 3nm인 Ta층과 두께 100nm인 Cu층으로 구성된 하지층(3), 두께 20nm인 PtMn층으로 구성된 반강자성층(4), 두께 3nm인 CoFe층과 두께 0.8nm인 Ru층으로 구성된 비자성 도전층과 두께 2.5nm인 CoFe층으로 이루어진 페리 자성층으로 구성된 자화 고정층(5), 두께 1nm의 Al을 산화 처리하여 얻어진 중간층(6), 두께 5nm인 FeCoB층으로 구성된 자화 비고정층(7), 및 두께 5nm인 Ta층으로 구성된 보호층(8)을, 반도체 기판(2) 측으로부터 순차로 형성하여 각각의 하부 층들을 전면적으로 덮는다.
이렇게 형성한 적층막의 일부에 의해 TMR 소자(1)를 구성하며, 따라서 적층막의 TMR 소자(1) 형성부 상에는, 포토리소그래피에 의해 포토레지스트층으로부터 마스크층(도시하지 않음)이 형성된다. 이 마스크층을 에칭용 마스크로 하여, 상기 적층막들을 예를 들어 드라이 에칭하여, 적층막으로 구성된 TMR 소자(1)를 형성한다. 이후, 포토레지스트층으로 구성된 마스크층 상에서 TMR 소자(1) 위에 Al2O3을 두께 100nm 정도로 스퍼터하고, 그 후, 마스크층을 제거하고 TMR 소자(1) 상의 절연층을 제거하여, 즉 리프트 오프(lift-off)를 실시하여 TMR(1)의 표면을 노출시킨다.
상기 노출된 TMR 소자(1)의 전체 면 상에 금속막이 상기 TMR 소자와 접촉하도록 형성되며, 이후 상기 금속막을 포토리소그래피에 의해 패턴 에칭하여 비트선(BL)을 형성한다. 상기 비트선(BL)과 상기 형성된 워드선(WL)은 각각 Cu층에 의해 형성되며, 상호 교차하는 방향으로 연장되는 패턴으로 형성된다.
자화 비고정층 즉 정보 기록층을 구성하는 강자성층(7)의 FeCoB 조성은 Fe8Co72B20 (원자%)으로 하였다. 또한, 자화 고정층을 구성하는 강자성층(5)의 CoFe 조성은 Co75Fe25 (원자%)로 하였다. 중간층(6)으로서의 터널 배리어층은 다음과 같이 형성하였다. 우선 Al막을 DC 스퍼터링 방법에 의해 두께 1 nm로 증착하고, 이후 금속 Al 막을, (산소 가스): (아르곤 가스) 유량비를 1:1로 하고 챔버내의 가스압을 0.1 mTorr로 한 조건하에서 유도결합 플라즈마(ICP: Inductive Coupled Plasma)에 의해, 플라스마 산화 처리하였다. 상기 산화 시간은 ICP 플라스마 출력에 따라 변화하지만, 본 예에서는 30초 동안 산화 처리를 하였다. 상기 중간층(6) 이외의 성막은 DC 마그네트론 스퍼터법을 사용하여 이루어졌다. TMR 소자(1)는 단축 0.5㎛, 장축 1.0㎛의 타원형 패턴으로 형성하였다.
워드선(WL) 및 비트선(BL)은 각각, 금속막을 형성하고 이 금속막을 포토리소그래피를 사용한 Ar 플라스마 에칭 프로세스에 의해 패턴화함으로써 형성되었다. 상기 워드선(WL) 및 비트선(BL) 각각의 양 단부에는 도 8에 도시하는 바와 같이, 단자 패드(23, 24)가 각각 형성되었다. 이 TEG는 공통의 기판(2) 상에 다수 개 배열 형성하였다.
이러한 구조의 TEG 에 있어서, 워드선 및 비트선에 흘릴 수 있는 최대 전류는 각각 20 mA 이며, TMR 적층막 및 소자를 형성하기 위한 조건을 조절함으로써 자화 반전 전류는 20mA 이하로 제어된다.
이렇게 제작한 TEG를 상술한 자기장내 열처리 장치에 의해, 자기장내 열처리 하였다. 이 열 처리는 PtMn으로 구성된 반강자성층(4)의 규칙화하기 위한 것으로, 그로 인해 강자성 터널 접합(MTJ)이 구성된다.
이 자기장내 열처리에서는, 열 처리 온도를 270℃, 자장 강도는 10 kOe, 열 처리 시간(구체적으로는 가열 유지 시간)을 2시간으로 하였다.
자기저항 소자의 정보 기록층의 재료, 두께, 애스펙트비, 소자 형상을 변화시킨 것을 제외하고는 상기 제작된 TEG에서와 실질적으로 동일한 방식으로 TEG(샘플 1 내지 20)를 제작하였다. 그리고, 이들 TEG에 대하여, 전류원으로부터 전류를 공급하여, 워드선 전류 및 비트선 전류를 단계적으로 변화시켜, 각 소자의 아스테로이드 곡선을 결정하였다. 이 경우, 동일 칩, 즉 동일 기판(2)상의 10,000개 소자의 아스테로이드 곡선을 서로 겹치게 하여, 기입 가능 범위를 구하였다. 상기 10,000개의 소자에 대한 아스테로이드 곡선을 겹쳤을 때, 기입 에러를 제로로 하기 위해서는, 반전 자계 방향 및 보조 자계 방향 각각에 관해서, 직경 3 mA 의 영역이 100%의 확률로 얻어지는 것이다.
제작한 TEG의 샘플 1 내지 20 중, 샘플 1 내지 6은 각각 도 3의 A4로 도시하는 타원 형상의 정보 기록층과 2.5의 애스펙트비를 구비하며, 이들 샘플 1 내지 6의 강자성층(7)을 구성하는 재료와 막 두께를 표 1에 나타낸다.
샘플 번호 정보 기록층
재료 막 두께
1 (Co-10Fe)80B20 5nm
2 (Co-10Fe)75B25 5nm
3 (Co-10Fe)70B30 5nm
4 Co-10Fe 4nm
5 (Co-10Fe)/NiFe 1nm /5nm
6 Co-Zr-Nb-Ta 5nm

그리고, 샘플 1 내지 20 중 샘플 7 내지 14는 그 정보 기록층의 형상을 타원 형상으로 하고 그 막 구성을 표 1에 도시한 샘플 2와 동일한 구성으로 하였다. 각 샘플에서의 애스펙트비는 표 2에 나타낸 값들로 선정하였다.
소자의 애스펙트비
샘플 번호 애스펙트비(장축 길이/단축 길이)
7 1.0
8 1.2
9 1.7
10 2.2
11 2.7
12 3.2
13 3.5
14 3.7

더욱이, 샘플 15 내지 20은 그 정보 기록층의 막 구성을 표 2에 나타난 구성으로 하고, 애스펙트비를 2.5로 하였다. 각 샘플에서의 정보 기록층의 형상은 표 3에 나타나 있다.
샘플 번호 소자 형상
15 마름모형(도 2의 A1)
16 육각형 (도 2의 A3)
17 레몬형 (도 2의 A2)
18 타원형 (도 3의 A4)
19 캡슐형 (도 3의 A5)
20 직사각형(도 3의 A6)

상술한 각 샘플에 대해서, 아스테로이드 곡선을 구하였다. 이들 아스테로이드 곡선에 있어서, 격차의 폭을 (△Hc/Hc)×100 (%)로 하여 구하였다. 도 10에 있어서, 아스테로이드 곡선의 격차는 아스테로이드 곡선(A) 외부의 파선 As1과 그 내부의 파선 As2 사이의 간격으로 표시된다. 10,000개의 소자에 대한 아스테로이드 곡선을 겹쳤을 때, 그 격차를 고려하면서 에러를 제로로 하기 위해서는, 그 기입 가능 영역 "a"에 있어서의 반전 자계 방향 및 보조 자계 방향 각각에 대하여 허용되는 파선으로 도시한 원의 영역이 직경 Φ3mA 이상 얻어지는 것이 필요하고, 이를 위해서는, (△Hc/Hc)×100 (%)가 10% 미만인 것이 필요 조건이다.
각 샘플에 대한 (△Hc/Hc)×100 (%) 값, 및 아스테로이드 곡선의 종횡비와 곡률을 표 4에 나타냈다. 워드선 및 비트선으로부터의 자장 발생 효율을 고려하면, 종횡비는 2.5 이하일 필요가 있다. 아스테로이드 곡선의 곡률은 S1/S0의 값으 로 결정하였다. 즉, 예를 들면 도 10의 제 1 사분면에 도시하는 곡선(As1)과, 그 양단을 연결하는 파선 직선(c)으로 둘러싸이는 면적을 S1 으로 하고, 상기 파선 직선(c)과 아스테로이드 곡선의 중심을 지나는 세로 축 및 가로 축의 파선(d)으로 둘러싸이는 삼각형의 면적을 S0으로 하여, S1/SO 비를 아스테로이드 곡선의 곡률로 하였다.
반전 자계 방향과 보조 자계 방향 각각으로 3 mA 의 직경을 갖는 영역을 얻기 위해서는, S1/S0의 값이 큰 쪽이 바람직하지만, 그 경계는 (△Hc/Hc)×100 (%)가 10% 미만일 때, 0.2 이상이다.
샘플 번호 △Hc/Hc(%) 아스테로이드
곡선 종횡비
아스테로이드 곡선 곡률(S1/SO) 비고
1 8 1.1 0.32 본 발명의 실시예
2 6 1.2 0.33 본 발명의 실시예
3 7 1.2 0.32 본 발명의 실시예
4 14 1.1 0.30 비교예
5 16 1.1 0.30 비교예
6 17 1.2 0.32 비교예
7 21 1.0 0.36 비교예
8 9 1.1 0.34 본 발명의 실시예
9 9 1.2 0.33 본 발명의 실시예
10 8 1.3 0.32 본 발명의 실시예
11 7 1.4 0.29 본 발명의 실시예
12 6 1.5 0.25 본 발명의 실시예
13 6 1.6 0.22 본 발명의 실시예
14 13 1.8 0.18 비교예
15 5 1.0 0.05 비교예
16 6 1.2 0.18 비교예
17 6 1.4 0.28 본 발명의 실시예
18 7 1.8 0.32 본 발명의 실시예
19 8 2.3 0.30 본 발명의 실시예
20 9 2.7 0.24 비교예

표 4로부터 분명한 바와 같이, 10,000개의 메모리 소자의 아스테로이드 곡선 에 대하여, 반전 자계 방향 및 보조 자계 방향의 각 방향으로 3 mA의 직경을 갖는 영역이 얻어지는 것을 알 수 있다. 즉, 표 4의 비고란에 본 발명의 실시예라고 기술한 샘플 1 내지 3, 샘플 8 내지 13, 샘플 17 내지 19에 의하면, 동작 범위가 확보된 MRAM이 구성된다.
상술한 바와 같이, 본 발명에 의하면, 적어도 정보 기록층으로서의 강자성층은 B를 함유하는 FeCoB 또는 FeCoNiB의 비정질 막으로 구성되며, 더욱이, 정보 기록층의 평면 형상 및 애스펙트비가 특정된다. 따라서, R-H 특성에 있어서, 각형비가 우수하고, 보자력 즉 반전 자계의 증가를 억제하면서 스핀 분극율이 향상되며, 따라서, 높은 TMR비가 얻어질 수 있고 바르크하우젠 노이즈가 억제됨으로써, 아치우수한 아치 형상 특성을 갖는 아스테로이드 곡선을 안정적으로 얻을 수 있다.
최종적으로, 상술한 실시예들 및 실험예들은 본 발명의 예시적인 것일 뿐이다. 본 발명은 그러한 실시예들 및 실험예들에 한정되지 않으며, 본 발명의 범위를 벗어나지 않는 다양한 수정, 조합, 부조합들이 그 설계에 따라 있을 수 있다.

Claims (6)

  1. 중간층을 개재하여 대향 적층되는 적어도 한 쌍의 강자성층을 포함하고, 적층된 층들의 평면에 대하여 교차하는 방향으로 전류를 통전시킴으로써 자기저항의 변화를 달성하는 자기저항 소자로서,
    정보 기록층을 구성하는 상기 강자성층들 중 적어도 하나의 강자성층은 FeCoB계 합금이나 FeCoNiB계 합금 중 어느 하나의 합금을 함유하는 비정질 구조를 가지고, 여기서, FexCoyBz에서, x 내지 z는 원자%를 나타내고, x 내지 z의 범위는 5≤x≤45, 35≤y≤85, 10≤z≤30이고, 이때 x+y+z=100이며; FeaCobNicBd에서, a 내지 d는 원자%를 나타내고, a 내지 d의 범위는 5≤a≤45, 35≤b<85, 0<c≤35, 10≤d≤30이고, 이때 a+b+c+d=100이며,
    상기 정보 기록층은 일방향으로 장축을 갖는 평면 형상을 가지며, 상기 평면 형상은 상기 장축 방향을 따른 그 양 측부가 직선 또는 외향 돌출 형상을 갖고 상기 장축 방향의 양 단부가 외향 돌출 형상을 갖는 패턴 형상을 이루며,
    상기 패턴 형상은 단축 길이:장축 길이에 의한 애스펙트비가 1:1.2에서 1:3.5의 범위에 있는 자기저항 소자.
  2. 제 1 항에 있어서, 상기 정보 기록층의 평면 형상은 상기 장축 방향 및 상기 단축 방향의 각 중심 축에 대하여 대칭인 자기저항 소자.
  3. 제 1 항에 있어서, 상기 정보 기록층의 평면 형상에서, 상기 장축 방향을 따르는 상기 평면 형상의 양 측부는 외향으로 만곡 또는 굴곡하는 타원 또는 계란 형상인 자기저항 소자.
  4. 입체적으로 교차하는 워드선과 비트선을 가지고, 상기 워드선과 상기 비트선의 입체적 교차부에 메모리 소자를 구성하는 자기저항 소자를 포함하는 자기 메모리 장치로서,
    상기 자기저항 소자는 중간층을 개재하여 대향 적층되는 적어도 한 쌍의 강자성층을 포함하며, 적층된 층들의 평면에 대하여 교차하는 방향으로 전류를 통전시킴으로써 자기저항의 변화를 달성하고,
    정보 기록층을 구성하는 상기 강자성층들 중 적어도 하나의 강자성층은 FeCoB계 합금이나 FeCoNiB계 합금 중 어느 하나의 합금을 함유하는 비정질 구조를 가지고, 여기서 FexCoyBz에서, x 내지 z는 원자%를 나타내고, x 내지 z의 범위는 5≤x≤45, 35≤y≤85, 10≤z≤30이고, 이때 x+y+z=100이며; FeaCobNicBd에서, a 내지 d는 원자%를 나타내고, a 내지 d의 범위는 5≤a≤45, 35≤b<85, 0<c≤35, 10≤d≤30이고, 이때 a+b+c+d=100이며,
    상기 정보 기록층은 일방향으로 장축을 갖는 평면 형상을 가지며, 상기 평면 형상은 상기 장축 방향을 따른 그 양 측부가 직선 또는 외향 돌출 형상을 갖고 상기 장축 방향의 양 단부가 외향 돌출 형상을 갖는 패턴 형상을 이루며,
    상기 패턴 형상은 단축 길이:장축 길이에 의한 애스펙트비가 1:1.2에서 1:3.5의 범위에 있는 자기 메모리 장치.
  5. 제 4 항에 있어서, 상기 정보 기록층의 평면 형상은 상기 장축 방향 및 상기 단축 방향의 각 중심 축에 대하여 대칭인 자기 메모리 장치.
  6. 제 4 항에 있어서, 상기 정보 기록층의 평면 형상에서, 상기 장축 방향을 따 르는 상기 평면 형상의 양 측부는 외향으로 만곡 또는 굴곡하는 타원 또는 계란 형상인 자기 메모리 장치.
KR1020030067660A 2002-09-30 2003-09-30 자기저항 소자 및 자기 메모리 장치 KR101055595B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00286560 2002-09-30
JP2002286560A JP2004128015A (ja) 2002-09-30 2002-09-30 磁気抵抗効果素子および磁気メモリ装置

Publications (2)

Publication Number Publication Date
KR20040029257A KR20040029257A (ko) 2004-04-06
KR101055595B1 true KR101055595B1 (ko) 2011-08-10

Family

ID=32279584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067660A KR101055595B1 (ko) 2002-09-30 2003-09-30 자기저항 소자 및 자기 메모리 장치

Country Status (3)

Country Link
US (3) US6879514B2 (ko)
JP (1) JP2004128015A (ko)
KR (1) KR101055595B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502639B2 (en) 2013-09-30 2016-11-22 SK Hynix Inc. Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US9786840B2 (en) 2013-06-05 2017-10-10 SK Hynix Inc. Electronic device and method for fabricating the same
US9865319B2 (en) 2014-12-17 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US10205089B2 (en) 2014-02-28 2019-02-12 SK Hynix Inc. Electronic device and method for fabricating the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP4322481B2 (ja) * 2002-08-12 2009-09-02 株式会社東芝 半導体集積回路装置
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
JP2005223086A (ja) * 2004-02-04 2005-08-18 Sony Corp 磁気記憶素子及びその駆動方法、磁気メモリ
WO2005088745A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency 磁気抵抗素子及びその製造方法
US7148072B2 (en) * 2004-05-28 2006-12-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for oxidizing conductive redeposition in TMR sensors
JP4678144B2 (ja) * 2004-06-10 2011-04-27 ソニー株式会社 フォトマスク
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
TWI266417B (en) * 2004-11-09 2006-11-11 Powerchip Semiconductor Corp One-time programmable read only memory and operating method thereof
CN101095246B (zh) * 2005-01-05 2010-05-26 株式会社爱发科 磁性多层膜的制造方法
KR100626390B1 (ko) 2005-02-07 2006-09-20 삼성전자주식회사 자기 메모리 소자 및 그 형성 방법
JP2007095750A (ja) * 2005-09-27 2007-04-12 Canon Anelva Corp 磁気抵抗効果素子
US8582252B2 (en) 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
JP2007324276A (ja) * 2006-05-31 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2008211008A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US20080272448A1 (en) * 2007-05-02 2008-11-06 Faiz Dahmani Integrated circuit having a magnetic tunnel junction device
US7663134B2 (en) * 2007-07-10 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with a selector connected to multiple resistive cells
US8138561B2 (en) * 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US8747629B2 (en) 2008-09-22 2014-06-10 Headway Technologies, Inc. TMR device with novel free layer
KR101532752B1 (ko) * 2009-01-21 2015-07-02 삼성전자주식회사 자기 메모리 소자
KR101676824B1 (ko) * 2010-06-15 2016-11-18 삼성전자주식회사 자기 메모리 소자
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
JP2013149309A (ja) * 2012-01-18 2013-08-01 Fujitsu Ltd 磁気メモリ装置、および、磁気メモリ装置のデータ書き込み方法
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
JP6323527B2 (ja) * 2016-10-17 2018-05-16 Tdk株式会社 半導体チップおよび磁気記録装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187976A (ja) 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法
KR20020015295A (ko) * 2000-08-21 2002-02-27 모리시타 요이찌 자기 저항 소자
JP2002204004A (ja) 2000-12-28 2002-07-19 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、及び磁気再生装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6567246B1 (en) * 1999-03-02 2003-05-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and method for producing the same, and magnetoresistance effect type head, magnetic recording apparatus, and magnetoresistance effect memory element
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびmram
JP2002334972A (ja) * 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置
JP4040414B2 (ja) * 2001-12-28 2008-01-30 株式会社東芝 磁気メモリ
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187976A (ja) 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法
KR20020015295A (ko) * 2000-08-21 2002-02-27 모리시타 요이찌 자기 저항 소자
JP2002204004A (ja) 2000-12-28 2002-07-19 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、及び磁気再生装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786840B2 (en) 2013-06-05 2017-10-10 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US10305030B2 (en) 2013-06-05 2019-05-28 SK Hynix Inc. Electronic device and method for fabricating the same
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US10777742B2 (en) 2013-06-05 2020-09-15 SK Hynix Inc. Electronic device and method for fabricating the same
US9502639B2 (en) 2013-09-30 2016-11-22 SK Hynix Inc. Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US10205089B2 (en) 2014-02-28 2019-02-12 SK Hynix Inc. Electronic device and method for fabricating the same
US9865319B2 (en) 2014-12-17 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US10134458B2 (en) 2014-12-17 2018-11-20 SK Hynix Inc. Electronic device and method for fabricating the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers

Also Published As

Publication number Publication date
US20050157545A1 (en) 2005-07-21
JP2004128015A (ja) 2004-04-22
US6990014B2 (en) 2006-01-24
US20050157542A1 (en) 2005-07-21
US6879514B2 (en) 2005-04-12
US20040136232A1 (en) 2004-07-15
KR20040029257A (ko) 2004-04-06

Similar Documents

Publication Publication Date Title
KR101055595B1 (ko) 자기저항 소자 및 자기 메모리 장치
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
KR100995464B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법
US6831314B2 (en) Magnetoresistive effect element and magnetic memory device
US20040100855A1 (en) Magneto-resistance effect element, magnetic memory and magnetic head
JP2003197920A (ja) 磁気スイッチング素子及び磁気メモリ
JP2002319664A (ja) 半導体記憶装置及びその製造方法
JP2007103471A (ja) 記憶素子及びメモリ
KR20050039842A (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP2006203064A (ja) 記憶素子及びメモリ
US20050162905A1 (en) Magnetoresistive effect element and magnetic memory device
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4187021B2 (ja) 記憶素子及びメモリ
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2006165265A (ja) 記憶素子及びメモリ
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4352659B2 (ja) 磁気抵抗効果素子の製造方法
JP2005203701A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2009146995A (ja) 磁気記憶装置
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 7