KR101676824B1 - 자기 메모리 소자 - Google Patents

자기 메모리 소자 Download PDF

Info

Publication number
KR101676824B1
KR101676824B1 KR1020100056651A KR20100056651A KR101676824B1 KR 101676824 B1 KR101676824 B1 KR 101676824B1 KR 1020100056651 A KR1020100056651 A KR 1020100056651A KR 20100056651 A KR20100056651 A KR 20100056651A KR 101676824 B1 KR101676824 B1 KR 101676824B1
Authority
KR
South Korea
Prior art keywords
layer
magnetization reversal
auxiliary layer
reversal auxiliary
magnetization
Prior art date
Application number
KR1020100056651A
Other languages
English (en)
Other versions
KR20110136560A (ko
Inventor
김우진
오세충
이장은
이제형
정준호
임우창
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100056651A priority Critical patent/KR101676824B1/ko
Priority to US13/159,236 priority patent/US8405173B2/en
Publication of KR20110136560A publication Critical patent/KR20110136560A/ko
Application granted granted Critical
Publication of KR101676824B1 publication Critical patent/KR101676824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 메모리 소자가 제공된다. 기판 상의 기준 자성층, 기준 자성층 상의 터널 배리어층, 터널 배리어층 상의 수평 자유층, 상기 수평 자유층 상의 상부 전극, 및 상기 터널 배리어층과 상기 상부 전극 사이의 자화 반전 보조층이 제공된다. 자화 반전 보조층의 자화 방향은 기판의 상부 평면에 실질적으로 수직한 방향으로 고정된다.

Description

자기 메모리 소자{MAGNETIC MEMORY DEVICE}
본 발명은 메모리 소자에 관한 것으로, 보다 상세하게는 자기 메모리 소자에 관한 것이다.
전자 기기의 고속화, 저소비전력화에 따라 이에 내장되는 메모리 소자 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 소자가 연구되고 있다. 자기 메모리 소자는 고속동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
일반적으로 알려진 자기 메모리 소자는 자기터널접합(Magnetic Tunnel Junction:MTJ)을 포함할 수 있다. 자기터널접합은 두 개의 자성체들과 그 사이에 개재된 절연막에 의해 형성되는 것으로, 두 개의 자성체들의 자화 방향들에 따라 상기 자기터널접합의 저항값이 달라질 수 있다. 구체적으로, 두 개의 자성체들의 자화 방향들이 반평행할 때 자기터널접합은 큰 저항값을 갖고, 두 개의 자성체들의 자화 방향들이 평행한 경우 자기터널접합은 작은 저항값을 가질 수 있다. 이러한 저항값의 차이를 이용하여 데이터를 기입/판독할 수 있다.
자기 메모리 소자의 자유층의 자화를 반전시키기 위한 전류 밀도를 임계 전류 밀도(Jc)라 한다. 자기 메모리 소자의 고밀도화를 위해서는 상기 임계 전류 밀도를 낮춰야 한다.
본 발명의 실시예들이 이루고자하는 일 기술적 과제는 임계 전류 밀도를 줄일 수 있는 메모리 소자를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 자기 메모리 소자를 제공한다. 상기 자기 메모리 소자는 기판 상의 기준 자성층, 상기 기준 자성층 상의 터널 배리어층, 상기 터널 배리어층 상의 수평 자유층, 상기 수평 자유층 상의 상부 전극, 및 상기 터널 배리어층과 상기 상부 전극 사이의 자화 반전 보조층을 포함하고,상기 자화 반전 보조층의 자화 방향은 상기 기판의 상부 평면에 실질적으로 수직한 방향으로 고정될 수 있다.
일 실시예에 있어서, 상기 수평 자유층 및 상기 기준 자성층의 자화 방향들은 상기 기판의 상부 평면과 실질적으로 평행할 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층의 자화 방향은 상기 기판의 상부 평면에 실질적으로 수직하는 제 1 방향 또는 상기 제 1 방향과 반평행하는 제 2 방향 중 한 방향으로 실질적으로 고정될 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층의 총 자기 모멘트는 상기 수평 자유층의 총 자기 모멘트와 같거나 작을 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 상기 수평 자유층과 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 약 1000G의 외부 자장하에서 고정된 자화 방향을 가질 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 상기 자화 반전 보조층에 약 1.2∼1.8V의 전압차가 걸릴때 고정된 자화 방향을 가질 수 있다.
일 실시예에 있어서, 상기 기준 자성층의 하면으로부터 상기 자화 반전 보조층의 상부 평면까지의 두께는 약 300∼400Å일 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 면심 입방 구조이고, 상기 자화 반전 보조층의 두께는 약 10∼50Å일 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 L10 구조이고, 상기 자화 반전 보조층의 두께는 약 5∼30Å일 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 육방 조밀 구조이고, 상기 자화 반전 보조층의 두께는 약 5∼30Å일 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층의 결정 구조는 장축 및 단축을 갖는 육방 조밀 구조이고, 상기 육방 조밀 구조의 장축은 상기 기판의 상부 평면과 실질적으로 수직할 수 있다.
일 실시예에 있어서, 상기 수평 자유층과 상기 자화 반전 보조층 사이에 교환 결합 조절층을 더 포함할 수 있다. 상기 교환 결합 조절층은 전이 금속을 포함할 수 있다. 상기 전이 금속은 티타늄(Ti), 크롬(Cr), 루테늄(Ru), 구리(Cu), 망간(Mn), 바나듐(V), 오스뮴(Os), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 레늄(Re) 및 금(Au) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 상기 수평 자유층과 상기 상부 전극 사이의 제 1 자화 반전 보조층 및 상기 수평 자유층과 상기 터널 배리어 사이의 제 2 자화 반전 보조층을 포함할 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 [Co/A]n, [CoFe/A]n, [CoCr/A]n(n은 반복 적층 횟수, A는 팔라듐(Pd), 백금(Pt), 니켈(Ni) 또는 루테늄(Ru))중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 비정질의 CoFeB(B는 터븀(Tb), 디스프로슘(Dy) 또는 가돌리늄(Gd))를 포함할 수 있다.
일 실시예에 있어서, 상기 자화 반전 보조층은 CoCrD 또는,CoD(D는 백금(Pt), 팔라듐(Pd) 또는 망간(Mn))를 포함할 수 있다.
본 발명의 실시예들에 따르면, 자기 메모리 소자의 열적 안정성을 유지하면서 임계 전류 밀도를 낮출 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 자기 메모리 소자를 설명하기 위한 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 자기 메모리 소자의 변형예를 설명하기 위한 도면이다
도 3은 본 발명의 제 2 실시예에 따른 자기 메모리 소자를 설명하기 위한 도면이다.
도 4는 본 발명의 제 3 실시예에 따른 자기 메모리 소자를 설명하기 위한 도면이다.
도 5는 본 발명의 제 4 실시예에 따른 자기 메모리 소자를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 자기 메모리 소자를 포함하는 전자 시스템의 블록도이다.
도 7은 본 발명의 실시예들에 따른 자기 메모리 소자를 포함하는 메모리 카드를 나타내는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 자기 메모리 소자에 대해 상세히 설명하기로 한다.
도 1을 참조하여, 기판(100) 상에 하부 전극(110)이 제공될 수 있다. 상기 기판(100)은 도전 영역 및/또는 활성 영역을 포함할 수 있다. 상기 기판(100)은 임의의 반도체 기반 구조를 가질 수 있다. 일 예로, 상기 기판(100)은 실리콘, 절연체 상의 실리콘(SOI), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs), 도핑 혹은 비도핑된 실리콘과 같은 반도체 구조에 의해 지지되는 실리콘 에피택셜층 등을 포함할 수 있다. 상기 하부 전극(110)은 상기 기판(100)의 활성 영역과 전기적으로 연결될 수 있다. 상기 하부 전극(110)은 전이금속, 도전성 전이금속질화물 및 도전성 삼원계 질화물 중에 선택된 적어도 하나로 형성될 수 있다. 상기 하부 전극(110)은 스퍼터링(Sputtering) 또는 플라즈마강화-화학기상증착(Plasma-Enhanced Chemical Vapor Deposition:PECVD)으로 형성될 수 있다.
상기 하부 전극(110) 상에 기준 자성층(120)이 제공될 수 있다. 상기 기준 자성층(120)은 상기 기판(100)의 상부 평면과 실질적으로 평행하는 자화 방향을 가질 수 있다. 상기 기준 자성층(120)은 고정층(pinning layer)(121) 및 피고정층(pinned layer)(125)을 포함할 수 있다. 상기 고정층(121)은 반강자성 물질(anti-ferromagnetic material)을 포함할 수 있다. 예를 들면, 상기 고정층(121)은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr에서 선택된 적어도 하나를 포함할 수 있다. 일 실시예에서, 상기 고정층(121)은 희유 금속(rare metal)을 포함할 수 있다. 일 예로, 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스r뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au) 및 은(Ag) 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 피고정층(125)은 상기 고정층(121)에 의해 고정된 자화방향을 가질 수 있다. 상기 피고정층(125)은 강자성 물질(ferromagnetic material)을 포함할 수 있다. 일 실시예에서, 상기 피고정층(125)은 강자성 물질을 포함하는 층을 포함할 수 있다. 상기 피고정층(125)은 예를 들어, CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다.
상기 기준 자성층 상에 터널 배리어층(130)이 제공될 수 있다. 상기 터널 배리어층(130)은 스핀 확산 길이(spin diffusion distance)보다 얇은 두께를 가질 수 있다. 상기 터널 배리어층(130)은 비자성 물질을 포함할 수 있다. 일 예로, 상기 터널 배리어층(130)은 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-붕소(MgB)의 산화물, 그리고 티타늄(Ti) 및 바나듐(V)의 질화물 중 선택된 적어도 하나를 포함할 수 있다. 일 실시예에서, 상기 터널 배리어층(130)은 소정의 결정 구조를 가질 수 있다. 예를 들어, 상기 터널 배리어층(130)은 체심입방 격자 구조를 가질 수 있다.
상기 터널 배리어층(130) 상에 수평 자유층(140)이 제공될 수 있다. 상기 수평 자유층(140)은 변화가능한 자화방향을 갖는 물질을 포함할 수 있다. 상기 수평 자유층(140)의 자화 방향은 자기 메모리 소자의 동작시, 상기 기판(100)의 상부 평면과 실질적으로 평행할 수 있다. 상기 수평 자유층(140)의 자화방향은, 자기 메모리 셀의 외부 및/또는 내부에서 제공되는 전기적/자기적 요인에 의해 변경될 수 있다. 상기 수평 자유층(140)의 자화방향과 상기 기준 자성층(120)의 자화방향의 평행여부에 따라, 이들을 포함하는 자기 메모리 셀의 자기 저항값이 달라질 수 있다. 이를 이용하여 상기 자기 메모리 셀의 데이터의 기입 및/또는 판독이 수행될 수 있다. 상기 수평 자유층(140)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함하는 강자성 물질을 포함할 수 있다. 예를 들어, 상기 수평 자유층(140)는 FeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다. 상기 수평 자유층(140)의 두께는 약 5∼40Å일 수 있다.
상기 수평 자유층(140)은 복수의 층으로 구성될 수 있다. 예를 들어, 복수의 강자성 물질을 포함하는 층들과 상기 층들 사이에 개재되는 비자성 물질을 포함하는 층을 포함할 수 있다. 이 경우, 상기 강자성 물질을 포함하는 층들과 상기 비자성 물질을 포함하는 층은 합성 반강자성층(synthetic antiferromagnetic layer)을 구성할 수 있다. 상기 합성 반강자성층은 자기 메모리 소자의 임계 전류 밀도를 감소시키고, 열적 안정성을 향상시킬 수 있다.
상기 수평 자유층(140) 상에 자화 반전 보조층(160)이 제공될 수 있다. 상기 자화 반전 보조층(160)의 자화 방향은 상기 기판(100)의 상부 평면에 실질적으로 수직한 방향으로 고정될 수 있다. 일 예로, 상기 자화 반전 보조층(160)은 상기 기판(100)의 상부 평면에 실질적으로 수직한 제 1 방향 또는 상기 제 1 방향과 반평행한 제 2 방향 중 한 방향으로 고정된 자화 방향을 가질 수 있다. 상기 자화 반전 보조층(160)은 상기 수평 자유층(140)의 자화 반전을 용이하게 하여 임계 전류 밀도(Jc)를 낮출 수 있다. 상기 기판(100)의 상부 평면과 평행하는 제 3 방향의 자화 방향을 갖는 상기 수평 자유층(140)이 상기 제 3 방향과 반평행한 제 4 방향으로 자화 반전되기 위해서는 자화 방향의 회전이 요구된다. 상기 자화 방향의 회전은 상기 기판(100)의 평면을 벗어나는(out of plane) 경로로 이루어질 수 있다. 상기 자화 반전 보조층(160)은 수직 자기 성분에 의하여 상기 자화 방향의 회전을 보다 용이하게 할 수 있다. 즉, 상기 수평 자유층(140)의 자화 반전이 보다 낮은 임계 전류에서 이루어질 수 있다. 따라서 상기 수평 자유층(140)의 포화 자화 또는 두께를 감소시키지 않고 임계 전류 밀도를 낮출 수 있다.
상기 자화 반전 보조층(160)의 총 자기 모멘트(m:total magnetic moment)은 상기 수평 자유층(140)의 총 자기 모멘트와 같거나 작을 수 있다. 총 자기 모멘트는 자화량(magnetization) 및 부피에 비례하는 값이다. 상기 자화 반전 보조층(160)의 총 자기 모멘트가 상기 수평 자유층(140)의 총 자기 모멘트 보다 클 경우, 자기 메모리 소자에 전압이 걸리지 않은 상태에서도 상기 수평 자유층(140)이 수직 성분을 갖게 되어 자기 메모리 소자의 신뢰성에 문제가 될 수 있다.
상기 자화 반전 보조층(160)의 자화 방향은 자기 메모리 소자에 전류가 흐르지 않는 경우에도 고정될 수 있다. 또한, 상기 자화 반전 보조층(160)의 자화 방향은 자기 메모리 소자에 흐르는 전류의 방향에 관계없이 고정된 자화 방향을 가질 수 있다. 상기 자화 반전 보조층(160)은 약 1000G(가우스)의 외부 자장하에서도 고정된 자화 방향을 가질 수 있다. 상기 자화 반전 보조층(160)은 자기 메모리 소자에 큰 전압차가 걸리는 경우에도 고정된 자화 방향을 유지할 수 있다. 일 예로, 상기 자화 반전 보조층(160)은 상기 자화 반전 보조층(160) 약1.2∼1.8V의 전압차가 걸릴 때에도 고정된 자화 방향을 가질 수 있다.
상기 자화 반전 보조층(160)은 {111} 결정 성장면을 갖는 면심 입방 구조일 수 있다. 일 예로, 상기 자화 반전 보조층(160)은 [Co/A]n, [CoFe/A]n 또는 [CoCr/A]n(n은 반복 적층 횟수, A는 팔라듐(Pd), 백금(Pt), 니켈(Ni) 또는 루테늄(Ru))일 수 있다. 상기 n은 2≤n≤11일 수 있다. 상기 면심 입방 구조의 자화 반전 보조층(160)의 두께는 약10∼50Å일 수 있다. 상기 면심 입방 구조의 자화 반전 보조층(160)의 두께가 약 10Å 미만일 경우, 상기 자화 반전 보조층(160)이 고정된 자화 방향을 갖지 못할 수 있으며, 약 50Å을 초과할 경우, 자기 메모리 소자에 전압이 걸리지 않은 상태에서도 상기 수평 자유층(140)의 자화 방향이 수직 성분을 갖게 될 수 있다. 본 명세서에서 [A/B]n과 같은 표현은 A층과 B층이 n회 만큼 교대로 반복 적층된 구조를 나타낼 수 있다.
다른 예로, 상기 자화 반전 보조층(160)은 비정질의 CoFeB(B는 터븀(Tb), 디스프로슘(Dy) 또는 가돌리늄(Gd))일 수 있다. 상기 비정질의 자화 반전 보조층(160)의 두께는 약5∼60Å일 수 있다. 상기 비정질의 자화 반전 보조층(160)의 두께가 약5∼60Å의 범위를 벗어날 경우, 상기 면심 입방 구조의 자화 반전 보조층(160)의 설명과 동일한 현상이 발생할 수 있다. 또 다른 예로, 상기 자화 반전 보조층(160)은 L10 구조를 갖는 FeC 또는 CoC(C는 백금(Pt), 팔라듐(Pd) 또는 니켈(Ni))일 수 있다. 상기 L10 구조의 자화 반전 보조층(160)의 두께는 약5∼30Å일 수 있다. 또 다른 예로, 상기 자화 반전 보조층(160)은 육방 조밀 구조인 CoCrD 또는,CoD(D는 백금(Pt), 팔라듐(Pd) 또는 망간(Mn))을 포함할 수 있다. 일 예로, 상기 자화 반전 보조층(160)은 무질서 합금인 육방 조밀 구조의 코발트-백금 합금 또는 질서 합금인 육방 조밀 구조의 Co3Pt일 수 있다. 상기 육방 조밀 구조의 자화 반전 보조층(160)의 두께는 약5∼30Å일 수 있다. 상기 육방 조밀 구조의 자화 반전 보조층(160)의 결정은 장축 및 단축을 가질 수 있으며, 상기 장축은 상기 기판(100)의 상부 평면과 실질적으로 수직할 수 있다.
또 다른 예로, 상기 자화 반전 보조층(160)은 철(Fe), 코발트(Co) 및 니켈(Ni) 중 적어도 하나를 포함하는 자성막과 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu) 중 적어도 하나를 포함하는 층이 교대로 적층된 구조일 수 있다. 상기 자화 반전 보조층(160)은 붕소(B), 구리(Cu), 금(Au), 아연(Zn), 은(Ag) 및 알루미늄(Al) 중 적어도 하나를 추가로 포함할 수 있다.
상기 자화 반전 보조층(160) 상에 상부 전극(150)이 제공될 수 있다. 상기 상부 전극(150)은 상기 하부 전극(110)과 동일한 물질일 수 있다. 상기 상부 전극(150)은 비트 라인이거나, 비트라인과 전기적으로 연결되는 도전체일 수 있다. 상기 자기 메모리 소자의 동작시, 상기 기판(100)의 상부 평면에 실질적으로 수직한 방향으로 전류가 흐를 수 있다. 상기 기준 자성층(120)의 하면으로부터 상기 자화 반전 보조층(160)의 상면까지의 두께는 약 300∼400Å일 수 있다. 상기 기준 자성층(120), 상기 터널 배리어층(130), 상기 수평 자유층(140) 및 상기 자화 반전 보조층(160)은 하나의 자기 메모리 셀을 이룰 수 있다. 상기 자기 메모리 셀은 상기 기판(100) 상에 제공되는 선택 소자(미도시)와 전기적으로 연결될 수 있다.
도 2를 참조하여 상기 제 1 실시예의 변형 실시예가 설명된다. 상기 변형 실시예에 있어서, 자기 메모리 소자 구조 중 일부는 상기 제 1 실시예의 역순으로 구성될 수 있다. 즉, 상기 하부 전극(110) 상에 상기 자화 반전 보조층(160), 상기 수평 자유층(140), 상기 터널 배리어층(130), 상기 기준 자성층(120)의 순서로 적층될 수 있다. 상기 자화 반전 보조층(160)을 형성하기 전에 상기 하부 전극(110) 상에 시드층(195)이 제공될 수 있다. 상기 시드층(195)은 그 위에 상기 자화 반전 보조층(160)을 보다 용이하게 형성할 수 있도록 한다. 상기 시드층(195)은 팔라듐(Pd), 백금(Pt),크롬-루테늄 합금(CrRu), 니켈(Ni), 루테늄(Ru), 티타늄(Ti) 및 질화티타늄(TiN) 중 적어도 하나를 포함할 수 있다. 상기 팔라듐(Pd), 백금(Pt) 크롬-루테늄 합금(CrRu)은 {111} 또는 {100}의 결정 성장면을 가질 수 있다. 상기 시드층(195)은 약 10Å이하로 형성될 수 있다.
본 발명의 제 1 실시예에 따르면, 자유층의 포화 자화 또는 자유층의 두께를 감소시키지 않고 임계 전류 밀도를 낮출 수 있다. 따라서, 자기 메모리 소자의 열적 안정성을 유지하며 임계 전류 밀도를 낮출 수 있다.
도 3을 참조하여, 본 발명의 제 2 실시예에 따른 자기 메모리 소자가 설명된다. 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 3을 참조하여, 기판(100) 상에 하부 전극(110)이 제공될 수 있다. 상기 하부 전극(110) 상에 기준 자성층(120)이 제공될 수 있다. 상기 기준 자성층(120)은 상기 기판(100)의 상부 평면과 실질적으로 평행하는 자화 방향을 가질 수 있다. 상기 기준 자성층(120)은 고정층(pinning layer)(121) 및 피고정층(pinned layer)(129)을 포함할 수 있다. 상기 고정층(121)은 반강자성 물질(anti-ferromagnetic material)을 포함할 수 있다. 상기 피고정층(129)은 상기 고정층(121)에 의해 고정된 자화방향을 가질 수 있다. 상기 피고정층(129)은 강자성 물질(ferromagnetic material)을 포함할 수 있다. 일 예로, 상기 피고정층(129)은 제 1 강자성층(126), 제 2 강자성층(128) 및 상기 제 1 강자성층(126)과 상기 제 2 강자성층(128) 사이에 제공되는 비자성층(127)을 포함할 수 있다. 상기 제 1 강자성층(126)의 자화방향은 상기 고정층(121)에 의해 고정될 수 있다. 상기 제 2 강자성층(128)의 자화방향은 상기 제 1 강자성층(126)의 자화방향과 반평행(anti-parallel)하도록 고정될 수 있다. 상기 비자성층(127)은 상기 제 1 강자성층(126)과 제 2 강자성층(128)의 자화방향들을 서로 반평행하도록 고정시킬 수 있다.
상기 제 1 강자성층(126) 및 제 2 강자성층(128)은 강자성 물질(ferromagnetic material)을 포함할 수 있다. 예를 들어, 상기 제 1 강자성층(126) 및 제 2 강자성층(128)은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다. 상기 비자성층(127)은 희유 금속을 포함할 수 있다. 예를 들어, 상기 비자성층(127)은 루테늄(Ru), 이리듐(Ir) 및 로듐(Rh)에서 선택된 적어도 하나를 포함할 수 있다. 상기 기준 자성층(120) 상에 터널 배리어층(130) 및 수평 자유층(140)이 차례로 제공될 수 있다.
상기 수평 자유층(140) 상에 교환 결합 조절층(170)이 제공될 수 있다. 상기 교환 결합 조절층(170)은 교환 결합 상수가 큰 자성물질 또는 표면 자기 이방성을 증가시킬 수 있는 비자성물질을 포함할 수 있다. 상기 교환 결합 조절층(170)은 전이 금속을 포함할 수 있다. 일 예로, 상기 교환 결합 조절층(170)은 티타늄(Ti), 크롬(Cr), 루테늄(Ru), 구리(Cu), 망간(Mn), 바나듐(V), 오스뮴(Os), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 레늄(Re) 및 금(Au) 중 적어도 하나를 포함하는 비자성 금속들 중에서 선택된 적어도 하나를 포함하는 단일 층이거나, 복수의 층일 수 있다. 상기 교환 결합 조절층(170)의 두께는 약 2 내지 20Å일 수 있다. 상기 교환 결합 조절층(170)은 상기 수평 자유층(140)과 후술할 자화 반전 보조층(160) 사이의 교환 결합을 강화시킬 수 있다. 상기 교환 결합 조절층(170)에 의하여 이하 설명될 자화 반전 보조층(160)의 수직 자기 성분이 상기 수평 자유층(140)에 보다 용이하게 전달될 수 있다. 상기 교환 결합 조절층(170)은 상기 교환 결합 조절층(170)의 상면 상에 산화막(미도시)을 더 포함할 수 있다. 상기 산화막은 상기 교환 결합 조절층(170)의 표면을 구성하는 물질의 산화물일 수 있다. 상기 산화막의 형성은 상기 교환 결합 조절층(170)이 형성된 결과물이 로딩된 챔버 내에 극소량의 산소를 주입하는 것에 의하여 수행될 수 있다.
상기 교환 결합 조절층(170) 상에 자화 반전 보조층(160)이 제공될 수 있다. 상기 자화 반전 보조층(160)은 상기 기판(100)의 상부 평면에 실질적으로 수직한 제 1 방향 또는 상기 제 1 방향과 반평행한 제 2 방향 중 한 방향으로 고정된 자화 방향을 가질 수 있다. 상기 자화 반전 보조층(160)은 상기 수평 자유층(140)의 자화 반전을 용이하게 하여 임계 전류 밀도(Jc)를 낮출 수 있다.
상기 자화 반전 보조층(160) 상에 캐핑층(190)이 제공될 수 있다. 상기 캐핑층(190)은 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 질화탄탈륨(TaN) 및 질화티타늄(TiN) 중 선택된 적어도 하나를 포함할 수 있다. 상기 캐핑층(190) 상에 상부 전극(150)이 제공될 수 있다. 상기 상부 전극(150)은 상기 하부 전극(110)과 동일한 물질일 수 있다. 상기 상부 전극(150)은 비트 라인이거나, 비트라인과 전기적으로 연결되는 도전체일 수 있다.
본 발명의 제 2 실시예에 따르면, 자유층의 포화 자화 또는 자유층의 두께를 감소시키지 않고 임계 전류 밀도를 낮출 수 있다.
도 4를 참조하여, 본 발명의 제 3 실시예에 따른 자기 메모리 소자가 설명된다. 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 4를 참조하여, 기판(100) 상에 하부 전극(110)이 제공될 수 있다. 상기 하부 전극(110) 상에 기준 자성층(120)이 제공될 수 있다. 상기 기준 자성층(120)은 상기 기판(100)의 상부 평면과 실질적으로 평행하는 자화 방향을 가질 수 있다. 상기 기준 자성층(120)은 고정층(pinning layer)(121) 및 피고정층(pinned layer)(125)을 포함할 수 있다. 상기 기준 자성층(120) 상에 터널 배리어층(130)이 제공될 수 있다.
상기 터널 배리어층(130) 상에 제 1 자화 반전 보조층(161)이 제공될 수 있다. 상기 제 1 자화 반전 보조층(161)은 상기 기판(100)의 상부 평면에 실질적으로 수직한 제 1 방향 또는 상기 제 1 방향과 반평행한 제 2 방향 중 한 방향으로 고정된 자화 방향을 가질 수 있다. 상기 제 1 자화 반전 보조층(161)은 이하 설명될 수평 자유층(140)의 자화 반전을 용이하게 하여 임계 전류 밀도(Jc)를 낮출 수 있다. 상기 제 1 자화 반전 보조층(161)은 {111} 결정 성장면을 갖는 면심 입방 구조일 수 있다. 일 예로, 상기 제 1 자화 반전 보조층(161)은 [Co/A]n, [CoFe/A]n 또는 [CoCr/A]n(n은 반복 적층 횟수, A는 팔라듐(Pd), 백금(Pt), 니켈(Ni) 또는 루테늄(Ru))일 수 있다. 상기 n은 2≤n≤11일 수 있다. 다른 예로, 상기 제 1 자화 반전 보조층(161)은 비정질의 CoFeB(B는 터븀(Tb), 디스프로슘(Dy) 또는 가돌리늄(Gd))일 수 있다. 또 다른 예로, 상기 제 1 자화 반전 보조층(161)은 FeC 또는 CoC(C는 백금(Pt), 팔라듐(Pd) 또는 니켈(Ni))의 L10 구조일 수 있다. 또 다른 예로, 상기 제 1 자화 반전 보조층(161)은 육방 조밀 구조인 CoCrD 또는,CoD(D는 백금(Pt), 팔라듐(Pd) 또는 망간(Mn))을 포함할 수 있다. 일 예로, 상기 제 1 자화 반전 보조층(161)은 무질서 합금인 육방 조밀 구조의 코발트-백금 합금 또는 질서 합금인 육방 조밀 구조의 Co3Pt일 수 있다. 또 다른 예로, 상기 제 1 자화 반전 보조층(160)은 철(Fe), 코발트(Co) 및 니켈(Ni) 중 적어도 하나를 포함하는 자성막과 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu) 중 적어도 하나를 포함하는 층이 교대로 적층된 구조일 수 있다. 상기 제 1 자화 반전 보조층(160)은 붕소(B), 구리(Cu), 금(Au), 아연(Zn), 은(Ag) 및 알루미늄(Al) 중 적어도 하나를 추가로 포함할 수 있다. 상기 자화 반전 보조층(160)의 두께는 약 5∼60Å일 수 있다.
상기 제 1 자화 반전 보조층(161) 상에 수평 자유층(140)이 제공될 수 있다. 상기 수평 자유층(140)은 변화가능한 자화방향을 갖는 물질을 포함할 수 있다. 상기 수평 자유층(140)의 자화 방향은 자기 메모리 소자의 동작시, 상기 기판(100)의 상부 평면과 실질적으로 평행할 수 있다.
상기 수평 자유층(140) 상에 제 2 자화 반전 보조층(162)이 제공될 수 있다. 상기 제 2 자화 반전 보조층(162)은 상기 기판(100)의 상부 평면에 실질적으로 수직한 제 1 방향 또는 상기 제 1 방향과 반평행한 제 2 방향 중 한 방향으로 고정된 자화 방향을 가질 수 있다. 일 예로 상기 제 2 자화 반전 보조층(162)은 상기 제 1 자화 반전 보조층(161)과 실질적으로 동일한 고정 자화 방향을 가질 수 있다. 상기 제 2 자화 반전 보조층(162)은 상기 수평 자유층(140)의 자화 반전을 용이하게 하여 임계 전류 밀도(Jc)를 낮출 수 있다. 상기 제 2 자화 반전 보조층(162)은 상기 제 1 자화 반전 보조층(161)의 설명시 언급한 물질들 중에서 선택된 물질일 수 있다. 일 예로, 상기 제 2 자화 반전 보조층(162)과 상기 제 1 자화 반전 보조층(161)은 동일한 물질일 수 있다. 상기 제 2 자화 반전 보조층(162) 상에 상부 전극(150)이 제공될 수 있다.
도 5를 참조하여, 본 발명의 제 4 실시예에 따른 자기 메모리 소자가 설명된다. 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 5를 참조하여, 기판(100) 상에 하부 전극(110)이 제공될 수 있다. 상기 하부 전극(110) 상에 기준 자성층(120)이 제공될 수 있다. 상기 기준 자성층(120)은 상기 기판(100)의 상부 평면과 실질적으로 평행하는 자화 방향을 가질 수 있다. 상기 기준 자성층(120)은 고정층(pinning layer)(121) 및 피고정층(pinned layer)(125)을 포함할 수 있다. 상기 기준 자성층(120) 상에 터널 배리어층(130)이 제공될 수 있다.
상기 터널 배리어층(130) 상에 제 1 자화 반전 보조층(161)이 제공될 수 있다. 상기 제 1 자화 반전 보조층(161)은 상기 기판(100)의 상부 평면에 실질적으로 수직한 제 1 방향 또는 상기 제 1 방향과 반평행한 제 2 방향 중 한 방향으로 고정된 자화 방향을 가질 수 있다. 상기 제 1 자화 반전 보조층(161)은 이하 설명될 수평 자유층(140)의 자화 반전을 용이하게 하여 임계 전류 밀도(Jc)를 낮출 수 있다. 상기 제 1 자화 반전 보조층(161) 상에 수평 자유층(140)이 제공될 수 있다. 상기 수평 자유층(140)은 변화가능한 자화방향을 갖는 물질을 포함할 수 있다. 상기 수평 자유층(140)의 자화 방향은 자기 메모리 소자의 동작시, 상기 기판(100)의 상부 평면과 실질적으로 평행할 수 있다.
상기 제 1 자화 반전 보조층(161)과 상기 수평 자유층(140) 사이에 제 1 교환 결합 조절층(171)이 제공될 수 있다. 상기 제 1 교환 결합 조절층(171)은 교환 결합 상수가 큰 자성물질 또는 표면 자기 이방성을 증가시킬 수 있는 비자성물질을 포함할 수 있다. 일 예로, 상기 제 1 교환 결합 조절층(171)은 전이 금속을 포함할 수 있다. 일 예로, 상기 교환 결합 조절층(170)은 티타늄(Ti), 크롬(Cr), 루테늄(Ru), 구리(Cu), 망간(Mn), 바나듐(V), 오스뮴(Os), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 레늄(Re) 및 금(Au) 중 적어도 하나를 포함하는 비자성 금속들 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 제 1 교환 결합 조절층(171)의 두께는 약 2 내지 20Å일 수 있다. 상기 제 1 교환 결합 조절층(171)은 상기 수평 자유층(140)과 상기 제 1 자화 반전 보조층(161) 사이의 교환 결합을 강화시킬 수 있다. 상기 제 1 교환 결합 조절층(171)은 인접한 자성층들의 표면의 수직 자기 이방성을 증가시킬 수 있다.
상기 수평 자유층(140) 상에 제 2 자화 반전 보조층(162)이 제공될 수 있다. 상기 제 2 자화 반전 보조층(162)은 상기 기판(100)의 상부 평면에 실질적으로 수직한 제 1 방향 또는 상기 제 1 방향과 반평행한 제 2 방향 중 한 방향으로 고정된 자화 방향을 가질 수 있다. 상기 제 2 자화 반전 보조층(162)은 상기 수평 자유층(140)의 자화 반전을 용이하게 하여 임계 전류 밀도(Jc)를 낮출 수 있다. 상기 제 2 자화 반전 보조층(162)은 상기 제 1 자화 반전 보조층(161)의 설명시 언급한 물질 중에서 선택된 물질일 수 있다. 일 예로, 상기 제 2 자화 반전 보조층(162)과 상기 제 1 자화 반전 보조층(161)은 동일한 물질일 수 있다. 상기 제 2 자화 반전 보조층(162) 상에 상부 전극(150)이 제공될 수 있다.
상기 수평 자유층(140)과 상기 제 2 자화 반전 보조층(162) 사이에 제 2 교환 결합 조절층(172)이 제공될 수 있다. 상기 제 2 교환 결합 조절층(172)은 교환 결합 상수가 큰 자성물질 또는 표면 자기 이방성을 증가시킬 수 있는 비자성물질을 포함할 수 있다. 상기 제 2 교환 결합 조절층(172)은 상기 수평 자유층(140)과 상기 제 2 자화 반전 보조층(162) 사이의 교환 결합을 강화시킬 수 있다. 상기 제 2 교환 결합 조절층(172)은 인접한 자성층들의 표면의 수직 자기 이방성을 증가시킬 수 있다. 상기 제 2 자화 반전 보조층(162) 상에 상부 전극(150)이 제공될 수 있다.
상술된 제 1 내지 제 4 실시예들에 따른 자기 메모리 소자들은 다양한 형태들의 반도체 패키지(semiconductor package)에 구현될 수 있다. 예를 들면, 본 발명의 실시예에 따른 반도체 기억 소자들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다. 본 발명의 실시예들에 따른 반도체 기억 소자가 실장된 패키지는 상기 반도체 기억 소자를 제어하는 컨트롤러 및/또는 논리 소자등을 더 포함할 수도 있다.
도 6은 본 발명의 실시예들에 따른 반도체 기억 소자를 포함하는 전자 시스템의 블록도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 상기 기억 장치(1130)는 상술된 제 1 내지 제 3 실시예들에 개시된 반도체 기억 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 기억 장치(1130)는 다른 형태의 반도체 기억 소자(ex, 플래쉬 기억 소자, 디램 소자 및/또는 에스램 소자등)를 더 포함할 수 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램등을 더 포함할 수도 있다.
상기 전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 7은 본 발명의 실시예들에 따른 자기 메모리 소자를 포함하는 메모리 카드를 나타내는 블록도이다.
도 7을 참조하면, 본 발명의 실시예들에 따른 메모리 카드(1200)는 기억 장치(1210)를 포함한다. 상기 기억 장치(1210)는 상술된 제 1 내지 제 3 실시예들에 개시된 반도체 기억 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 기억 장치(1210)는 다른 형태의 반도체 기억 소자(ex, 플래쉬 기억 소자, 디램 소자 및/또는 에스램 소자등)를 더 포함할 수 있다. 상기 메모리 카드(1200)는 호스트(Host)와 상기 기억 장치(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다.
상기 메모리 컨트롤러(1220)는 메모리 카드의 전반적인 동작을 제어하는 프로세싱 유닛(1222)을 포함할 수 있다. 또한, 상기 메모리 컨트롤러(1220)는 상기 프로세싱 유닛(1222)의 동작 메모리로써 사용되는 에스램(1221, SRAM)을 포함할 수 있다. 이에 더하여, 상기 메모리 컨트롤러(1220)는 호스트 인터페이스(1223), 메모리 인터페이스(1225)를 더 포함할 수 있다. 상기 호스트 인터페이스(1223)는 메모리 카드(1200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 상기 메모리 인터페이스(1225)는 상기 메모리 컨트롤러(1220)와 상기 기억 장치(1210)를 접속시킬 수 있다. 더 나아가서, 상기 메모리 컨트롤러(1220)는 에러 정정 블록(1224, Ecc)를 더 포함할 수 있다. 상기 에러 정정 블록(1224)은 상기 기억 장치(1210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 상기 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 상기 메모리 카드(1200)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이와는 달리, 상기 메모리 카드(1200)는 컴퓨터시스템의 하드디스크를 대체할 수 있는 고상 디스크(SSD, Solid State Disk)로도 구현될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100,200: 기판 110: 하부 전극
120: 기준 자성층 130: 터널 배리어층
140: 수평 자유층 160,161,162: 자화 반전 보조층
170,171,172: 교환 결합 조절층

Claims (10)

  1. 기판 상의 기준 자성층;
    상기 기준 자성층 상의 터널 배리어층;
    상기 터널 배리어층 상의 수평 자유층;
    상기 수평 자유층 상의 상부 전극; 및
    상기 터널 배리어층과 상기 상부 전극 사이의 자화 반전 보조층을 포함하고,
    상기 자화 반전 보조층의 자화 방향은 상기 기판의 상부 평면에 수직한 방향으로 고정된 자기 메모리 소자.
  2. 제 1 항에 있어서, 상기 수평 자유층 및 상기 기준 자성층의 자화 방향들은 상기 기판의 상부 평면과 평행하는 자기 메모리 소자.
  3. 제 1 항에 있어서, 상기 자화 반전 보조층의 자화 방향은 상기 기판의 상부 평면에 수직하는 제 1 방향 또는 상기 제 1 방향과 반평행하는 제 2 방향 중 한 방향으로 고정된 자기 메모리 소자.
  4. 제 1 항에 있어서, 상기 자화 반전 보조층의 총 자기 모멘트는 상기 수평 자유층의 총 자기 모멘트와 같거나 작은 자기 메모리 소자.
  5. 제 1 항에 있어서, 상기 자화 반전 보조층은 면심 입방 구조이고, 상기 자화 반전 보조층의 두께는 10∼50Å인 자기 메모리 소자.
  6. 제 1 항에 있어서, 상기 자화 반전 보조층은 L10 구조이고, 상기 자화 반전 보조층의 두께는 5∼30Å인 자기 메모리 소자.
  7. 제 1 항에 있어서, 상기 자화 반전 보조층은 육방 조밀 구조이고, 상기 자화 반전 보조층의 두께는 5∼30Å인 자기 메모리 소자.
  8. 제 1 항에 있어서, 상기 수평 자유층과 상기 자화 반전 보조층 사이에 교환 결합 조절층을 더 포함하는 자기 메모리 소자.
  9. 제 1 항에 있어서, 상기 자화 반전 보조층은 상기 수평 자유층과 상기 상부 전극 사이의 제 1 자화 반전 보조층 및 상기 수평 자유층과 상기 터널 배리어 사이의 제 2 자화 반전 보조층을 포함하는 자기 메모리 소자.
  10. 제 1 항에 있어서, 상기 자화 반전 보조층은 [Co/A]n, [CoFe/A]n, [CoCr/A]n(n은 반복 적층 횟수, A는 팔라듐(Pd), 백금(Pt), 니켈(Ni) 또는 루테늄(Ru))중 적어도 하나를 포함하는 자기 메모리 소자.
KR1020100056651A 2010-06-15 2010-06-15 자기 메모리 소자 KR101676824B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100056651A KR101676824B1 (ko) 2010-06-15 2010-06-15 자기 메모리 소자
US13/159,236 US8405173B2 (en) 2010-06-15 2011-06-13 Magnetic memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100056651A KR101676824B1 (ko) 2010-06-15 2010-06-15 자기 메모리 소자

Publications (2)

Publication Number Publication Date
KR20110136560A KR20110136560A (ko) 2011-12-21
KR101676824B1 true KR101676824B1 (ko) 2016-11-18

Family

ID=45095551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100056651A KR101676824B1 (ko) 2010-06-15 2010-06-15 자기 메모리 소자

Country Status (2)

Country Link
US (1) US8405173B2 (ko)
KR (1) KR101676824B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8913422B2 (en) 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US10783943B2 (en) * 2013-02-19 2020-09-22 Yimin Guo MRAM having novel self-referenced read method
KR102081989B1 (ko) * 2013-08-05 2020-02-27 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
KR101874171B1 (ko) * 2016-03-24 2018-08-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050157542A1 (en) 2002-09-30 2005-07-21 Sony Corporation Magnetoresistive element and magnetic memory unit
US20060126371A1 (en) 2004-11-02 2006-06-15 Toshihiko Nagase Magnetoresistive effect device, magnetic random access memory, and magnetoresistive effect device manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6714446B1 (en) 2003-05-13 2004-03-30 Motorola, Inc. Magnetoelectronics information device having a compound magnetic free layer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2008028362A (ja) 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050157542A1 (en) 2002-09-30 2005-07-21 Sony Corporation Magnetoresistive element and magnetic memory unit
US20060126371A1 (en) 2004-11-02 2006-06-15 Toshihiko Nagase Magnetoresistive effect device, magnetic random access memory, and magnetoresistive effect device manufacturing method

Also Published As

Publication number Publication date
US8405173B2 (en) 2013-03-26
US20110303996A1 (en) 2011-12-15
KR20110136560A (ko) 2011-12-21

Similar Documents

Publication Publication Date Title
US8098514B2 (en) Magnetoresistive element and magnetic memory
KR101676824B1 (ko) 자기 메모리 소자
US8934288B2 (en) Magnetic memory devices
US9048412B2 (en) Magnetic memory devices including magnetic layers separated by tunnel barriers
CN108232003B (zh) 一种垂直型磁电阻元件及其制造方法
US10446209B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
US9082534B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
US9608040B2 (en) Memory device and method of fabricating the same
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
US8704319B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US20130059168A1 (en) Magnetoresistance Device
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
CN104347796A (zh) 具有垂直磁隧道结的磁存储装置
KR101584747B1 (ko) 자기 메모리 소자
KR102134132B1 (ko) 자기 기억 소자
WO2017052606A1 (en) Psttm device with free magnetic layers coupled through a metal layer having high temperature stability
KR102117393B1 (ko) 멀티 비트 수직 자기 터널링 접합에 기반한 메모리 소자
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
US20130108889A1 (en) Magnetoresistance Device and Memory Device Including the Magnetoresistance Device
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
KR20150018390A (ko) 체심입방 코발트를 이용하며, 스핀 전달 토크 메모리들에서 사용하기 적합한 자기 접합들을 제공하는 방법 및 시스템
EP2887410A1 (en) Magnetic multilayer stack
CN111244266A (zh) 磁存储器
US20130052483A1 (en) Magnetoresistance Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant