JP2003197920A - 磁気スイッチング素子及び磁気メモリ - Google Patents
磁気スイッチング素子及び磁気メモリInfo
- Publication number
- JP2003197920A JP2003197920A JP2001397386A JP2001397386A JP2003197920A JP 2003197920 A JP2003197920 A JP 2003197920A JP 2001397386 A JP2001397386 A JP 2001397386A JP 2001397386 A JP2001397386 A JP 2001397386A JP 2003197920 A JP2003197920 A JP 2003197920A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- magnetization
- ferromagnetic
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Abstract
(57)【要約】
【課題】 消費電力が少ないアーキテクチャを有する磁
気スイッチング素子及びこれを用いることにより高集積
化が可能でしかも安価な超大容量の磁気メモリを提供す
ることを目的とする。 【解決手段】 電圧を印加することにより常磁性状態
から強磁性状態に遷移する磁性半導体層（１０）と、前
記磁性半導体層に近接して設けられ、磁化（Ｍ１）方向
が実質的に固着された強磁性層（２０）と、を備え、前
記磁性半導体層に電圧を印加した時に、前記強磁性層の
前記磁化方向に応じた磁化（Ｍ２）が前記磁性半導体層
に形成されることを特徴とする磁気スイッチング素子及
びこれを２つ設けることにより磁気抵抗効果素子の記録
層の対する書き込みを行う磁気メモリを提供する。
気スイッチング素子及びこれを用いることにより高集積
化が可能でしかも安価な超大容量の磁気メモリを提供す
ることを目的とする。 【解決手段】 電圧を印加することにより常磁性状態
から強磁性状態に遷移する磁性半導体層（１０）と、前
記磁性半導体層に近接して設けられ、磁化（Ｍ１）方向
が実質的に固着された強磁性層（２０）と、を備え、前
記磁性半導体層に電圧を印加した時に、前記強磁性層の
前記磁化方向に応じた磁化（Ｍ２）が前記磁性半導体層
に形成されることを特徴とする磁気スイッチング素子及
びこれを２つ設けることにより磁気抵抗効果素子の記録
層の対する書き込みを行う磁気メモリを提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気スイッチング
素子及び磁気メモリに関し、より詳細には、磁性半導体
層に誘起される強磁性の磁化方向を規定することによ
り、従来よりも大幅に低消費電力で磁化を発生可能な磁
気スイッチング素子及びこれを用いた磁気メモリに関す
る。
素子及び磁気メモリに関し、より詳細には、磁性半導体
層に誘起される強磁性の磁化方向を規定することによ
り、従来よりも大幅に低消費電力で磁化を発生可能な磁
気スイッチング素子及びこれを用いた磁気メモリに関す
る。
【０００２】
【従来の技術】磁性体膜を用いた磁気抵抗効果素子は、
磁気ヘッド、磁気センサーなどに用いられているととも
に、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ
（Magnetic Random Access Memory））に用いることが
提案されている。
磁気ヘッド、磁気センサーなどに用いられているととも
に、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ
（Magnetic Random Access Memory））に用いることが
提案されている。
【０００３】近年、２つの磁性金属層の間に１層の誘電
体を挿入したサンドイッチ構造膜において、膜面に対し
て垂直に電流を流し、トンネル電流を利用した磁気抵抗
効果素子として、いわゆる「強磁性トンネル接合素子
（Tunneling Magneto-Resistance effect：ＴＭＲ素
子）」が提案されている。強磁性トンネル接合素子にお
いては、２０％以上の磁気抵抗変化率が得られるように
なったことから（J. Appl.Phys. 79, 4724 (1996)）、
ＭＲＡＭへの民生化応用の可能性が高まってきた。
体を挿入したサンドイッチ構造膜において、膜面に対し
て垂直に電流を流し、トンネル電流を利用した磁気抵抗
効果素子として、いわゆる「強磁性トンネル接合素子
（Tunneling Magneto-Resistance effect：ＴＭＲ素
子）」が提案されている。強磁性トンネル接合素子にお
いては、２０％以上の磁気抵抗変化率が得られるように
なったことから（J. Appl.Phys. 79, 4724 (1996)）、
ＭＲＡＭへの民生化応用の可能性が高まってきた。
【０００４】この強磁性トンネル接合素子は、強磁性電
極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニ
ウム）層を成膜した後、その表面を酸素グロー放電また
は酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるト
ンネルバリア層を形成することにより、実現できる。
極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニ
ウム）層を成膜した後、その表面を酸素グロー放電また
は酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるト
ンネルバリア層を形成することにより、実現できる。
【０００５】また、この強磁性１重トンネル接合の片側
一方の強磁性層に反強磁性層を付与し、片方を磁化固定
層とした構造を有する強磁性１重トンネル接合が提案さ
れている（特開平１０−４２２７号公報）。
一方の強磁性層に反強磁性層を付与し、片方を磁化固定
層とした構造を有する強磁性１重トンネル接合が提案さ
れている（特開平１０−４２２７号公報）。
【０００６】また、誘電体中に分散した磁性粒子を介し
た強磁性トンネル接合や、強磁性２重トンネル接合（連
続膜）も提案されている（Phys.Rev.B56(10), R5747 (1
997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Le
tt. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L10
35(2001)）。
た強磁性トンネル接合や、強磁性２重トンネル接合（連
続膜）も提案されている（Phys.Rev.B56(10), R5747 (1
997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Le
tt. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L10
35(2001)）。
【０００７】これらにおいても、２０〜５０％の磁気抵
抗変化率が得られるようになったこと、及び、所望の出
力電圧値を得るため強磁性トンネル接合素子に印加する
電圧値を増やしても磁気抵抗変化率の減少が抑えられる
ことから、ＭＲＡＭへの応用の可能性がある。
抗変化率が得られるようになったこと、及び、所望の出
力電圧値を得るため強磁性トンネル接合素子に印加する
電圧値を増やしても磁気抵抗変化率の減少が抑えられる
ことから、ＭＲＡＭへの応用の可能性がある。
【０００８】これら強磁性１重トンネル接合あるいは強
磁性２重トンネル接合を用いた磁気記録素子は、不揮発
性で、書き込み読み出し時間も１０ナノ秒以下と速く、
書き換え回数も１０１５回以上というポテンシャルを有
する。特に、強磁性２重トンネル接合を用いた磁気記録
素子は、上述したように、所望の出力電圧値を得るため
強磁性トンネル接合素子に印加する電圧値を増やしても
磁気抵抗変化率の減少が抑えられるため、大きな出力電
圧が得られ、磁気記録素子として好ましい特性を示す。
磁性２重トンネル接合を用いた磁気記録素子は、不揮発
性で、書き込み読み出し時間も１０ナノ秒以下と速く、
書き換え回数も１０１５回以上というポテンシャルを有
する。特に、強磁性２重トンネル接合を用いた磁気記録
素子は、上述したように、所望の出力電圧値を得るため
強磁性トンネル接合素子に印加する電圧値を増やしても
磁気抵抗変化率の減少が抑えられるため、大きな出力電
圧が得られ、磁気記録素子として好ましい特性を示す。
【０００９】しかし、メモリのセルサイズに関しては、
１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャ（例
えば、ＵＳＰ５，７３４，６０５号公報に開示されてい
る）を用いた場合、半導体のＤＲＡＭ（Dynamic Random
Access Memory）以下にサイズを小さくできないという
問題がある。
１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャ（例
えば、ＵＳＰ５，７３４，６０５号公報に開示されてい
る）を用いた場合、半導体のＤＲＡＭ（Dynamic Random
Access Memory）以下にサイズを小さくできないという
問題がある。
【００１０】この問題を解決するために、ビット（bi
t）線とワード（word）線との間にＴＭＲセルとダイオ
ードを直列接続したダイオード型アーキテクチャ（ＵＳ
Ｐ５，６４０，３４３号公報）や、ビット線とワード線
の間にＴＭＲセルを配置した単純マトリックス型アーキ
テクチャ（ＤＥ １９７４４０９５、ＷＯ ９９１４７
６０）が提案されている。
t）線とワード（word）線との間にＴＭＲセルとダイオ
ードを直列接続したダイオード型アーキテクチャ（ＵＳ
Ｐ５，６４０，３４３号公報）や、ビット線とワード線
の間にＴＭＲセルを配置した単純マトリックス型アーキ
テクチャ（ＤＥ １９７４４０９５、ＷＯ ９９１４７
６０）が提案されている。
【００１１】
【発明が解決しようとする課題】しかし、いずれの場合
も、記録層への書きこみ時には、電流パルスによる電流
磁場による磁化反転を行っている。このため、メモリの
消費電力が大きく、集積化した時に配線の許容電流密度
限界があり大容量化できないという問題がある。
も、記録層への書きこみ時には、電流パルスによる電流
磁場による磁化反転を行っている。このため、メモリの
消費電力が大きく、集積化した時に配線の許容電流密度
限界があり大容量化できないという問題がある。
【００１２】また、書き込み電流の絶対値が１ｍＡ以下
でないと電流を流すためのドライバの面積が大きくなる
ため、他のタイプの不揮発固体メモリ（ＦｅＲＡＭ：強
誘電体メモリ、ＦＬＡＳＨ：フラッシュメモリ）などと
比較した場合にチップサイズが大きくなるという問題も
ある。
でないと電流を流すためのドライバの面積が大きくなる
ため、他のタイプの不揮発固体メモリ（ＦｅＲＡＭ：強
誘電体メモリ、ＦＬＡＳＨ：フラッシュメモリ）などと
比較した場合にチップサイズが大きくなるという問題も
ある。
【００１３】以上、詳述したように、磁気メモリの超大
容量化を実現するためには、消費電力が少ないアーキテ
クチャおよび新しい書きこみ方法が必要とされる。ま
た、同様の要求は磁界をスイッチングする必要があるあ
らゆる用途において存在する。例えば、磁気記録ヘッド
や磁気駆動型アクチュエータなどにおいても、電流磁場
によらずに磁界のスイッチングが可能となれば、従来の
構造から飛躍的に進歩した性能を有する各種の磁気応用
装置を実現できる。
容量化を実現するためには、消費電力が少ないアーキテ
クチャおよび新しい書きこみ方法が必要とされる。ま
た、同様の要求は磁界をスイッチングする必要があるあ
らゆる用途において存在する。例えば、磁気記録ヘッド
や磁気駆動型アクチュエータなどにおいても、電流磁場
によらずに磁界のスイッチングが可能となれば、従来の
構造から飛躍的に進歩した性能を有する各種の磁気応用
装置を実現できる。
【００１４】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、消費電力が少ないアー
キテクチャを有する磁気スイッチング素子及びこれを用
いることにより高集積化が可能でしかも安価な超大容量
の磁気メモリを提供することにある。
されたものであり、その目的は、消費電力が少ないアー
キテクチャを有する磁気スイッチング素子及びこれを用
いることにより高集積化が可能でしかも安価な超大容量
の磁気メモリを提供することにある。
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の磁気スイッチング素子は、電圧を印
加することにより常磁性状態から強磁性状態に遷移する
磁性半導体層と、前記磁性半導体層に近接して設けら
れ、磁化方向が実質的に固着された強磁性層と、を備
え、前記磁性半導体層に電圧を印加した時に、前記強磁
性層の前記磁化方向に応じた磁化が前記磁性半導体層に
形成されることを特徴とする。
め、本発明の第１の磁気スイッチング素子は、電圧を印
加することにより常磁性状態から強磁性状態に遷移する
磁性半導体層と、前記磁性半導体層に近接して設けら
れ、磁化方向が実質的に固着された強磁性層と、を備
え、前記磁性半導体層に電圧を印加した時に、前記強磁
性層の前記磁化方向に応じた磁化が前記磁性半導体層に
形成されることを特徴とする。
【００１５】上記構成によれば、磁性半導体層に誘起さ
れる強磁性の磁化方向を強磁性層の磁化の方向により規
定でき、電流磁界によらずに所定の磁界の発生をスイッ
チングすることが可能となり、従来よりも飛躍的に消費
電力が低い磁気スイッチングが可能となる。
れる強磁性の磁化方向を強磁性層の磁化の方向により規
定でき、電流磁界によらずに所定の磁界の発生をスイッ
チングすることが可能となり、従来よりも飛躍的に消費
電力が低い磁気スイッチングが可能となる。
【００１６】なおここで、「近接して」とは、磁性半導
体層と強磁性層との間に磁気的な相互作用が生ずる範囲
内であることを意味し、磁気的相互作用が生ずる限り、
磁性半導体層と強磁性層とが隣接して設けられた場合以
外にも、磁性半導体層と強磁性層とが離間して設けられ
た場合や、これらの間に非磁性層などの層が介在した場
合なども包含する。
体層と強磁性層との間に磁気的な相互作用が生ずる範囲
内であることを意味し、磁気的相互作用が生ずる限り、
磁性半導体層と強磁性層とが隣接して設けられた場合以
外にも、磁性半導体層と強磁性層とが離間して設けられ
た場合や、これらの間に非磁性層などの層が介在した場
合なども包含する。
【００１７】また、本発明の第２の磁気スイッチング素
子は、ゲート電極と、電圧を印加することにより常磁性
状態から強磁性状態に遷移する磁性半導体層と、前記ゲ
ート電極と前記磁性半導体層との間に設けられたゲート
絶縁膜と、前記ゲート絶縁膜と前記磁性半導体層との
間、若しくは前記磁性半導体層の前記ゲート絶縁膜とは
反対側に設けられ、磁化方向が実質的に固着された強磁
性層と、を備え、前記ゲート電極から前記ゲート絶縁膜
を介して前記磁性半導体層に電圧を印加した時に、前記
強磁性層の前記磁化方向に応じた磁化が前記磁性半導体
層に形成されることを特徴とする。
子は、ゲート電極と、電圧を印加することにより常磁性
状態から強磁性状態に遷移する磁性半導体層と、前記ゲ
ート電極と前記磁性半導体層との間に設けられたゲート
絶縁膜と、前記ゲート絶縁膜と前記磁性半導体層との
間、若しくは前記磁性半導体層の前記ゲート絶縁膜とは
反対側に設けられ、磁化方向が実質的に固着された強磁
性層と、を備え、前記ゲート電極から前記ゲート絶縁膜
を介して前記磁性半導体層に電圧を印加した時に、前記
強磁性層の前記磁化方向に応じた磁化が前記磁性半導体
層に形成されることを特徴とする。
【００１８】上記構成によれば、ゲート電極に所定の電
圧を印加することにより、磁性半導体層に誘起される強
磁性の磁化方向を強磁性層の磁化の方向により規定で
き、電流磁界によらずに所定の磁界の発生をスイッチン
グすることが可能なり、従来よりも飛躍的に消費電力が
低い磁気スイッチングが可能となる。
圧を印加することにより、磁性半導体層に誘起される強
磁性の磁化方向を強磁性層の磁化の方向により規定で
き、電流磁界によらずに所定の磁界の発生をスイッチン
グすることが可能なり、従来よりも飛躍的に消費電力が
低い磁気スイッチングが可能となる。
【００１９】また、本発明の第３の磁気スイッチング素
子は、ゲート電極と、電圧を印加することにより常磁性
状態から強磁性状態に遷移する磁性半導体層と、前記ゲ
ート電極と前記磁性半導体層との間に設けられ、電気的
な絶縁性を有し且つ磁化方向が実質的に固着された強磁
性層と、を備え、前記ゲート電極から前記強磁性層を介
して前記磁性半導体層に電圧を印加した時に、前記強磁
性層の前記磁化方向に応じた磁化が前記磁性半導体層に
形成されることを特徴とする。
子は、ゲート電極と、電圧を印加することにより常磁性
状態から強磁性状態に遷移する磁性半導体層と、前記ゲ
ート電極と前記磁性半導体層との間に設けられ、電気的
な絶縁性を有し且つ磁化方向が実質的に固着された強磁
性層と、を備え、前記ゲート電極から前記強磁性層を介
して前記磁性半導体層に電圧を印加した時に、前記強磁
性層の前記磁化方向に応じた磁化が前記磁性半導体層に
形成されることを特徴とする。
【００２０】上記構成によれば、ゲート電極に所定の電
圧を印加することにより、磁性半導体層に誘起される強
磁性の磁化方向を強磁性層の磁化の方向により規定で
き、電流磁界によらずに所定の磁界の発生をスイッチン
グすることが可能なり、従来よりも飛躍的に消費電力が
低い磁気スイッチングが可能となり、同時に、電気的な
絶縁と磁性半導体層の磁化の規定とを同一の強磁性層に
より行うことができる点で有利である。
圧を印加することにより、磁性半導体層に誘起される強
磁性の磁化方向を強磁性層の磁化の方向により規定で
き、電流磁界によらずに所定の磁界の発生をスイッチン
グすることが可能なり、従来よりも飛躍的に消費電力が
低い磁気スイッチングが可能となり、同時に、電気的な
絶縁と磁性半導体層の磁化の規定とを同一の強磁性層に
より行うことができる点で有利である。
【００２１】これら第１乃至第３の磁気スイッチング素
子において、前記強磁性層に隣接して反強磁性層を設け
ることにより、強磁性層における磁化を所定の方向に確
実且つ容易に固着することができる。
子において、前記強磁性層に隣接して反強磁性層を設け
ることにより、強磁性層における磁化を所定の方向に確
実且つ容易に固着することができる。
【００２２】また、前記強磁性層に隣接して、非磁性層
と、強磁性膜と、反強磁性層と、がこの順に積層され、
前記強磁性膜と前記強磁性層の磁化方向が互いに反対向
きであるものとすれば、強磁性層における磁化の固着方
向を確実且つ容易に反転させることができる。
と、強磁性膜と、反強磁性層と、がこの順に積層され、
前記強磁性膜と前記強磁性層の磁化方向が互いに反対向
きであるものとすれば、強磁性層における磁化の固着方
向を確実且つ容易に反転させることができる。
【００２３】ここで、非磁性層、強磁性膜、反強磁性層
からなる積層は、磁性半導体層のいずれの側に設けるこ
とも可能であり、例えば、磁性半導体層とゲート電極と
の間に設けてもよく、あるいは、磁性半導体層のゲート
電極とは反対の側に設けてもよい。
からなる積層は、磁性半導体層のいずれの側に設けるこ
とも可能であり、例えば、磁性半導体層とゲート電極と
の間に設けてもよく、あるいは、磁性半導体層のゲート
電極とは反対の側に設けてもよい。
【００２４】一方、本発明の磁気メモリは、上記のいず
れかの第１の磁気スイッチング素子と、上記のいずれか
の第２の磁気スイッチング素子と、強磁性体からなる記
録層を有する磁気抵抗効果素子と、を有するメモリセル
を備え、前記第１磁気スイッチング素子の前記磁性半導
体層に前記磁化が形成されると、その磁化によって前記
記録層に磁化が形成され、前記第２磁気スイッチング素
子の前記磁性半導体層に前記磁化が形成されると、その
磁化によって前記記録層に磁化が形成されることを特徴
とする。
れかの第１の磁気スイッチング素子と、上記のいずれか
の第２の磁気スイッチング素子と、強磁性体からなる記
録層を有する磁気抵抗効果素子と、を有するメモリセル
を備え、前記第１磁気スイッチング素子の前記磁性半導
体層に前記磁化が形成されると、その磁化によって前記
記録層に磁化が形成され、前記第２磁気スイッチング素
子の前記磁性半導体層に前記磁化が形成されると、その
磁化によって前記記録層に磁化が形成されることを特徴
とする。
【００２５】上記構成によれば、電流磁界によらずに記
録層への書き込みができるため、従来と比較して大幅に
消費電力を低減し、同時にデバイスのサイズも縮小して
高い集積度を実現できる。
録層への書き込みができるため、従来と比較して大幅に
消費電力を低減し、同時にデバイスのサイズも縮小して
高い集積度を実現できる。
【００２６】ここで、前記磁気抵抗効果素子として、強
磁性体からなる固着層と、前記記録層と前記固着層との
間に設けられたトンネルバリア層と、を有するＴＭＲ素
子を用いると確実且つ容易に記録と再生を実施すること
ができる。
磁性体からなる固着層と、前記記録層と前記固着層との
間に設けられたトンネルバリア層と、を有するＴＭＲ素
子を用いると確実且つ容易に記録と再生を実施すること
ができる。
【００２７】また、前記第１及び第２の磁気スイッチン
グ素子の前記磁性半導体層に形成される前記磁化の方向
は、互いに略反対方向であるものとすれば、２値情報を
確実且つ容易に記録、再生できる。
グ素子の前記磁性半導体層に形成される前記磁化の方向
は、互いに略反対方向であるものとすれば、２値情報を
確実且つ容易に記録、再生できる。
【００２８】また、前記記録層は、その磁化容易方向が
前記第１及び第２の磁気スイッチング素子の前記磁性半
導体層に形成される前記磁化の方向と略同一であるよう
な一軸異方性を有するものとすれば、２値情報の記録と
再生を確実且つ容易に行うことができる。
前記第１及び第２の磁気スイッチング素子の前記磁性半
導体層に形成される前記磁化の方向と略同一であるよう
な一軸異方性を有するものとすれば、２値情報の記録と
再生を確実且つ容易に行うことができる。
【００２９】また、複数の前記メモリセルがマトリクス
状に設けられ、これらメモリセルのいずれかを選択し、
そのメモリセルの前記第１及び第２の磁気スイッチング
素子のいずれかの前記磁性半導体層に前記電圧を印加す
ることにより、そのメモリセルの前記磁気抵抗効果素子
に設けられた前記磁気抵抗効果素子の前記記録層に２値
情報のいずれかに対応した磁化を書き込み可能とすれ
ば、低消費電力で高い集積度を有する磁気メモリを実現
できる。
状に設けられ、これらメモリセルのいずれかを選択し、
そのメモリセルの前記第１及び第２の磁気スイッチング
素子のいずれかの前記磁性半導体層に前記電圧を印加す
ることにより、そのメモリセルの前記磁気抵抗効果素子
に設けられた前記磁気抵抗効果素子の前記記録層に２値
情報のいずれかに対応した磁化を書き込み可能とすれ
ば、低消費電力で高い集積度を有する磁気メモリを実現
できる。
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
実施の形態について説明する。
【００３０】図１は、本発明の磁気スイッチング素子の
要部構成及びその動作を説明するための概念図である。
要部構成及びその動作を説明するための概念図である。
【００３１】すなわち、同図（ａ）に表したように、本
発明の磁気スイッチング素子は、磁性半導体層１０と強
磁性層２０とゲート絶縁膜３０とゲート電極４０とが積
層された構造を有する。
発明の磁気スイッチング素子は、磁性半導体層１０と強
磁性層２０とゲート絶縁膜３０とゲート電極４０とが積
層された構造を有する。
【００３２】磁性半導体層１０は、磁性的な性質と半導
体的な性質とを有し、それら２つの性質が強い相関をも
つ物質からなる層である。具体的には、III−Ｖ族化合
物半導体あるいはII−VI族化合物半導体などの半導体
に、マンガン（Ｍｎ）やクロム（Ｃｒ）などの元素を添
加したものを挙げることができる。
体的な性質とを有し、それら２つの性質が強い相関をも
つ物質からなる層である。具体的には、III−Ｖ族化合
物半導体あるいはII−VI族化合物半導体などの半導体
に、マンガン（Ｍｎ）やクロム（Ｃｒ）などの元素を添
加したものを挙げることができる。
【００３３】このような磁性半導体は、電圧を印加しな
い状態においては、常磁性的な性質を示す。これは、含
有するマンガン（Ｍｎ）やクロム（Ｃｒ）などの磁性元
素の濃度が低いために、これら磁性元素間の相互作用が
希薄であるからある。
い状態においては、常磁性的な性質を示す。これは、含
有するマンガン（Ｍｎ）やクロム（Ｃｒ）などの磁性元
素の濃度が低いために、これら磁性元素間の相互作用が
希薄であるからある。
【００３４】これに対して、このような磁性半導体に電
圧を印加すると、強磁性が誘起される（Nature 408, 94
4 (2000).）。これは、電圧を印加することにより、磁
性半導体中の電子あるいは正孔の濃度を変化させ、添加
されているマンガンやクロムなどの磁性元素同士の相互
作用を顕著にすることによると考えられている。
圧を印加すると、強磁性が誘起される（Nature 408, 94
4 (2000).）。これは、電圧を印加することにより、磁
性半導体中の電子あるいは正孔の濃度を変化させ、添加
されているマンガンやクロムなどの磁性元素同士の相互
作用を顕著にすることによると考えられている。
【００３５】磁性半導体層１０の材料としては、例え
ば、（ＩｎＭｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，
Ｍｎ）Ｔｅ、ＧａＮ、ＺｎＯ、ＴｉＯ２などのワイドギ
ャップ半導体に遷移金属をドープした材料系や、（Ｃｄ
１−ｘＭｎｘ）ＧｅＰ２、ＣｒＡｓ，（Ｇａ，Ｃｒ）Ａ
ｓなどを用いることができる。
ば、（ＩｎＭｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，
Ｍｎ）Ｔｅ、ＧａＮ、ＺｎＯ、ＴｉＯ２などのワイドギ
ャップ半導体に遷移金属をドープした材料系や、（Ｃｄ
１−ｘＭｎｘ）ＧｅＰ２、ＣｒＡｓ，（Ｇａ，Ｃｒ）Ａ
ｓなどを用いることができる。
【００３６】ワイドギャップ半導体にドープする遷移金
属の種類、濃度により、磁性半導体は、反強磁性、常磁
性、強磁性の様様な磁気状態を実現でき、本発明の磁性
半導体層１０として強磁性を誘起するものを得ることが
できる。
属の種類、濃度により、磁性半導体は、反強磁性、常磁
性、強磁性の様様な磁気状態を実現でき、本発明の磁性
半導体層１０として強磁性を誘起するものを得ることが
できる。
【００３７】例えば、（ＩｎＭｎ）Ａｓ希薄磁性半導体
に電圧を印加することによって、（ＩｎＭｎ）Ａｓ中の
正孔（ホール）数を制御し、マンガン（Ｍｎ）スピン間
の相互作用を発生させることにより強磁性を誘起するこ
とができる。
に電圧を印加することによって、（ＩｎＭｎ）Ａｓ中の
正孔（ホール）数を制御し、マンガン（Ｍｎ）スピン間
の相互作用を発生させることにより強磁性を誘起するこ
とができる。
【００３８】本発明においては、図１に表したように、
ゲート絶縁膜３０を介してゲート電極４０により電圧を
印加することができる。この構成によれば、スイッチン
グ素子に電流が流れないため、従来の電流磁界を発生さ
せる素子と比較して消費電力を大幅に低減できる。
ゲート絶縁膜３０を介してゲート電極４０により電圧を
印加することができる。この構成によれば、スイッチン
グ素子に電流が流れないため、従来の電流磁界を発生さ
せる素子と比較して消費電力を大幅に低減できる。
【００３９】但し、単に磁性半導体層１０に電圧を印加
しただけでは、そこに誘起される磁化の方向まで制御す
ることができない。これに対して、本発明においては、
強磁性層２０を隣接させることにより、磁性半導体層１
０に誘起される強磁性の磁化方向を制御する。
しただけでは、そこに誘起される磁化の方向まで制御す
ることができない。これに対して、本発明においては、
強磁性層２０を隣接させることにより、磁性半導体層１
０に誘起される強磁性の磁化方向を制御する。
【００４０】すなわち、図１（ｂ）に表したように、本
発明の磁気スイッチング素子においては、磁性半導体層
１０に隣接して、磁化Ｍ１を有する強磁性層２０が設け
られている。この状態で、ゲート絶縁膜３０を介してゲ
ート電極４０に電圧を印加すると、磁性半導体層１０に
電圧が印加され、強磁性が誘起される。そして、ここに
生ずる磁化Ｍ２は、隣接する強磁性層２０の磁化Ｍ１の
作用によって、これと同一の方向に形成される。このよ
うにして磁性半導体層１０に所定の方法の磁化Ｍ２を誘
起し、この磁界を作用対象１００に作用させることがで
きる。
発明の磁気スイッチング素子においては、磁性半導体層
１０に隣接して、磁化Ｍ１を有する強磁性層２０が設け
られている。この状態で、ゲート絶縁膜３０を介してゲ
ート電極４０に電圧を印加すると、磁性半導体層１０に
電圧が印加され、強磁性が誘起される。そして、ここに
生ずる磁化Ｍ２は、隣接する強磁性層２０の磁化Ｍ１の
作用によって、これと同一の方向に形成される。このよ
うにして磁性半導体層１０に所定の方法の磁化Ｍ２を誘
起し、この磁界を作用対象１００に作用させることがで
きる。
【００４１】ここで、作用対象１００は、例えば、磁気
メモリの記録層や磁気記録媒体、あるいは磁化Ｍ２を磁
気プローブとして用いる場合の対象物などである。ま
た、作用対象１００は、磁性半導体層１０に誘起された
磁化Ｍ２が及ぶ範囲に設けられていればよい。従って、
同図の如く磁性半導体層１０の端面近傍に配置する代わ
りに、例えば、その下面の付近に配置してもよい。
メモリの記録層や磁気記録媒体、あるいは磁化Ｍ２を磁
気プローブとして用いる場合の対象物などである。ま
た、作用対象１００は、磁性半導体層１０に誘起された
磁化Ｍ２が及ぶ範囲に設けられていればよい。従って、
同図の如く磁性半導体層１０の端面近傍に配置する代わ
りに、例えば、その下面の付近に配置してもよい。
【００４２】このように、本発明によれば、ゲート電極
４０に電圧を印加することにより、磁性半導体層１０に
所定方向の磁化を誘起することができ、低消費電力で磁
化のオン・オフを制御できるスイッチング素子が実現で
きる。
４０に電圧を印加することにより、磁性半導体層１０に
所定方向の磁化を誘起することができ、低消費電力で磁
化のオン・オフを制御できるスイッチング素子が実現で
きる。
【００４３】また、図１に例示した構成は、本発明のス
イッチング素子の基本的な概念を表すものであり、その
各要素については、種々の変形を加えることができる。
例えば、後に詳述するように、強磁性層２０とゲート絶
縁膜３０との間にさらに反強磁性層と強磁性層を積層さ
せることにより、磁化方向を反転させたり、さらに非磁
性層を挿入するなどの各種の変形が可能である。
イッチング素子の基本的な概念を表すものであり、その
各要素については、種々の変形を加えることができる。
例えば、後に詳述するように、強磁性層２０とゲート絶
縁膜３０との間にさらに反強磁性層と強磁性層を積層さ
せることにより、磁化方向を反転させたり、さらに非磁
性層を挿入するなどの各種の変形が可能である。
【００４４】また、各要素の積層順序についても、図１
には限定されず、例えば、図２に例示したように、磁性
半導体層１０と強磁性層２０の積層順序を反転させても
よい。この場合にも、ゲート絶縁膜３０を介して磁性半
導体層１０に電圧を印加することにより、強磁性が誘起
され、その磁化Ｍ２は、隣接する強磁性層２０の磁化Ｍ
１の方向に沿って形成される。従って、磁性半導体層１
０の近傍に設けた作用対象１００に対して磁化Ｍ２をス
イッチングできる。
には限定されず、例えば、図２に例示したように、磁性
半導体層１０と強磁性層２０の積層順序を反転させても
よい。この場合にも、ゲート絶縁膜３０を介して磁性半
導体層１０に電圧を印加することにより、強磁性が誘起
され、その磁化Ｍ２は、隣接する強磁性層２０の磁化Ｍ
１の方向に沿って形成される。従って、磁性半導体層１
０の近傍に設けた作用対象１００に対して磁化Ｍ２をス
イッチングできる。
【００４５】またさらに、図１において、ゲート絶縁膜
３０と強磁性層２０とを一体化することも可能である。
３０と強磁性層２０とを一体化することも可能である。
【００４６】図３は、ゲート絶縁膜と強磁性層を一体化
した磁気スイッチング素子を表す模式図である。すなわ
ち、電気的に絶縁性であり且つ強磁性を有する材料を用
いれば、強磁性層２０とゲート絶縁膜３０とを一体化し
て形成することができる。このような材料としては、例
えば、フェライトなどの酸化鉄系の磁性材料などを挙げ
ることができる。
した磁気スイッチング素子を表す模式図である。すなわ
ち、電気的に絶縁性であり且つ強磁性を有する材料を用
いれば、強磁性層２０とゲート絶縁膜３０とを一体化し
て形成することができる。このような材料としては、例
えば、フェライトなどの酸化鉄系の磁性材料などを挙げ
ることができる。
【００４７】以下、本発明の磁気スイッチング素子の応
用例として、まず、本発明の磁気スイッチング素子を用
いて構成した磁気メモリについて説明する。
用例として、まず、本発明の磁気スイッチング素子を用
いて構成した磁気メモリについて説明する。
【００４８】図４乃至図７は、本発明の磁気メモリの単
位セルの書きこみ原理を説明するための概念図である。
位セルの書きこみ原理を説明するための概念図である。
【００４９】まず、図４及び図５に表した構造は、本発
明による第１のタイプの素子構成であり、本発明のスイ
ッチング素子をメモリ記録素子の記録層に対して直接的
に接して配置したものである。すなわち、本発明のスイ
ッチング素子１Ａ、１Ｂが、強磁性層５２の両側に形成
され、強磁性層５２の中央付近には、絶縁性のトンネル
バリア５４と強磁性層５６がこの順に積層されて磁気抵
抗効果素子５０を構成している。つまり、強磁性層５２
は記録層（フリー層）として作用し、強磁性層５６は磁
化固着層（ピン層）として作用する。
明による第１のタイプの素子構成であり、本発明のスイ
ッチング素子をメモリ記録素子の記録層に対して直接的
に接して配置したものである。すなわち、本発明のスイ
ッチング素子１Ａ、１Ｂが、強磁性層５２の両側に形成
され、強磁性層５２の中央付近には、絶縁性のトンネル
バリア５４と強磁性層５６がこの順に積層されて磁気抵
抗効果素子５０を構成している。つまり、強磁性層５２
は記録層（フリー層）として作用し、強磁性層５６は磁
化固着層（ピン層）として作用する。
【００５０】さて、ここで、一対の磁気スイッチング素
子１Ａ、１Ｂにおいて、強磁性層２０は、それぞれ反対
方向の磁化Ｍ１を有する。従って、ゲート電極４０に電
圧を印加した時にこれらの磁性半導体層１０、１０に生
ずる磁化Ｍ２の向きもこれら強磁性層２０、２０の磁化
方向に応じて反対向きとなる。
子１Ａ、１Ｂにおいて、強磁性層２０は、それぞれ反対
方向の磁化Ｍ１を有する。従って、ゲート電極４０に電
圧を印加した時にこれらの磁性半導体層１０、１０に生
ずる磁化Ｍ２の向きもこれら強磁性層２０、２０の磁化
方向に応じて反対向きとなる。
【００５１】つまり、スイッチング素子１Ａと１Ｂのい
ずれに電圧を印加するかに応じて、ＴＭＲ素子５０の記
録層である強磁性層５２に対する書き込み磁化Ｍ２の方
向を選択でき、２値情報の書き込みが可能となる。
ずれに電圧を印加するかに応じて、ＴＭＲ素子５０の記
録層である強磁性層５２に対する書き込み磁化Ｍ２の方
向を選択でき、２値情報の書き込みが可能となる。
【００５２】しかも、図１に関して前述したように、本
発明によれば、電流を流さずに磁界を発生させるので、
消費電力を飛躍的に低減させることができる。
発明によれば、電流を流さずに磁界を発生させるので、
消費電力を飛躍的に低減させることができる。
【００５３】ここで、磁気抵抗効果素子５０としては、
少なくとも２層の強磁性層５２、５６と少なくとも１層
のトンネルバリア絶縁層５４とからなる強磁性トンネル
接合を有するものを用いることができる。強磁性トンネ
ル接合を用いると、磁性層のスピン偏極率を変えること
で信号出力をコントロールできるほか、トンネルバリア
絶縁層の厚さやバリア高さを変えることで接合抵抗をコ
ントロールできる点で有利である。
少なくとも２層の強磁性層５２、５６と少なくとも１層
のトンネルバリア絶縁層５４とからなる強磁性トンネル
接合を有するものを用いることができる。強磁性トンネ
ル接合を用いると、磁性層のスピン偏極率を変えること
で信号出力をコントロールできるほか、トンネルバリア
絶縁層の厚さやバリア高さを変えることで接合抵抗をコ
ントロールできる点で有利である。
【００５４】また、これらの磁気抵抗効果素子５０にお
いては、強磁性層（ピン層）５６に近接して反強磁性層
５８を設けることが望ましい。反強磁性層５８によって
ピン層５６の磁化方向を確実に固着できるからである。
いては、強磁性層（ピン層）５６に近接して反強磁性層
５８を設けることが望ましい。反強磁性層５８によって
ピン層５６の磁化方向を確実に固着できるからである。
【００５５】このように反強磁性層５８が付与されてい
るピン層５６の磁化スピンの方向と記録層５２の磁化ス
ピンの方向とが平行か反平行かによって接合抵抗が変わ
るため、信号出力を検出することによって、記録層５２
のスピン情報を容易に読み出すことができる。
るピン層５６の磁化スピンの方向と記録層５２の磁化ス
ピンの方向とが平行か反平行かによって接合抵抗が変わ
るため、信号出力を検出することによって、記録層５２
のスピン情報を容易に読み出すことができる。
【００５６】また、本発明のスイッチング素子によって
書き込みを行うため、磁気抵抗効果素子５０の強磁性記
録層５２は、一軸異方性を有することが望ましい。書き
込み磁化スピンの方向を安定させることができるからで
ある。
書き込みを行うため、磁気抵抗効果素子５０の強磁性記
録層５２は、一軸異方性を有することが望ましい。書き
込み磁化スピンの方向を安定させることができるからで
ある。
【００５７】次に、図５に表した具体例の場合、スイッ
チング素子１Ｃは、図４に表したものと同様の構成を有
するが、スイッチング素子１Ｄは、磁性半導体層１０か
ら順に、強磁性層２０、非磁性層２２、強磁性層２４、
反強磁性層２６が積層された構造を有する。このように
非磁性層２２〜反強磁性層２６を組み合わせることによ
り、磁性半導体層１０の磁化方向を制御する強磁性層２
０の磁化Ｍ１の方向をスイッチング素子１Ｃに対して反
転させることができる。従って、強磁性層に対する磁化
固着プロセスを考慮した場合に、製造が容易となるとい
う利点が得られる。
チング素子１Ｃは、図４に表したものと同様の構成を有
するが、スイッチング素子１Ｄは、磁性半導体層１０か
ら順に、強磁性層２０、非磁性層２２、強磁性層２４、
反強磁性層２６が積層された構造を有する。このように
非磁性層２２〜反強磁性層２６を組み合わせることによ
り、磁性半導体層１０の磁化方向を制御する強磁性層２
０の磁化Ｍ１の方向をスイッチング素子１Ｃに対して反
転させることができる。従って、強磁性層に対する磁化
固着プロセスを考慮した場合に、製造が容易となるとい
う利点が得られる。
【００５８】一方、図６及び図７に表した構造は、本発
明の第２のタイプの素子構成であり、スイッチング素子
１Ｅ〜１Ｈは、磁気抵抗効果素子５０の記録層５２に対
してバイアス磁界を印加するための強磁性層６０を有す
る。
明の第２のタイプの素子構成であり、スイッチング素子
１Ｅ〜１Ｈは、磁気抵抗効果素子５０の記録層５２に対
してバイアス磁界を印加するための強磁性層６０を有す
る。
【００５９】図６に表したメモリ素子の場合、スイッチ
ング素子１Ｅの要部は、図４及び図５に表したスイッチ
ング素子１Ａ及び１Ｃと同様の層構造を有する。また、
スイッチング素子１Ｆの要部は、スイッチング素子１Ｄ
と同様の層構造を有する。
ング素子１Ｅの要部は、図４及び図５に表したスイッチ
ング素子１Ａ及び１Ｃと同様の層構造を有する。また、
スイッチング素子１Ｆの要部は、スイッチング素子１Ｄ
と同様の層構造を有する。
【００６０】従って、これらスイッチング素子１Ｅと１
Ｆのいずれかに電圧を印加することにより、それぞれの
磁性半導体層１０に反対方向の磁化Ｍ２のいずれかを形
成し、この磁化を強磁性層６０を介してＴＭＲ素子の記
録層５２に作用させることにより、２値情報を自由に書
き込むことができる。
Ｆのいずれかに電圧を印加することにより、それぞれの
磁性半導体層１０に反対方向の磁化Ｍ２のいずれかを形
成し、この磁化を強磁性層６０を介してＴＭＲ素子の記
録層５２に作用させることにより、２値情報を自由に書
き込むことができる。
【００６１】また、図７に表したメモリ素子の場合、バ
イアス印加用の強磁性層６０が磁性半導体層１０とゲー
ト絶縁膜３０との間に設けられている。この場合にも、
磁性半導体層１０は、電圧の印加によって強磁性層２０
の磁化Ｍ１の方向に磁化Ｍ２を形成し、この磁化によっ
て強磁性層６０に磁化が形成され、このバイアス磁界に
よって、記録層５２に２値情報を自由に書き込むことが
できる。またさらに、図７に例示した構造において、ゲ
ート絶縁膜３０とバイアス印加用の強磁性層６０とを一
体化することも可能である。すなわち、電気的に絶縁性
であり且つ強磁性を有する材料を用いれば、これら２つ
の層を一体化して形成することができる。このような材
料としては、例えば、フェライトなどの酸化鉄系の磁性
材料などを挙げることができる。
イアス印加用の強磁性層６０が磁性半導体層１０とゲー
ト絶縁膜３０との間に設けられている。この場合にも、
磁性半導体層１０は、電圧の印加によって強磁性層２０
の磁化Ｍ１の方向に磁化Ｍ２を形成し、この磁化によっ
て強磁性層６０に磁化が形成され、このバイアス磁界に
よって、記録層５２に２値情報を自由に書き込むことが
できる。またさらに、図７に例示した構造において、ゲ
ート絶縁膜３０とバイアス印加用の強磁性層６０とを一
体化することも可能である。すなわち、電気的に絶縁性
であり且つ強磁性を有する材料を用いれば、これら２つ
の層を一体化して形成することができる。このような材
料としては、例えば、フェライトなどの酸化鉄系の磁性
材料などを挙げることができる。
【００６２】以上、図４乃至図７に例示したように、本
発明によれば、メモリ記録層５２に本発明のスイッチン
グ素子１Ａ〜１Ｈからの磁界を作用させることにより、
電流磁界ではなく電圧によってスピン反転が可能として
いる。その結果として、消費電力を大幅に低減させた磁
気メモリを実現できる。
発明によれば、メモリ記録層５２に本発明のスイッチン
グ素子１Ａ〜１Ｈからの磁界を作用させることにより、
電流磁界ではなく電圧によってスピン反転が可能として
いる。その結果として、消費電力を大幅に低減させた磁
気メモリを実現できる。
【００６３】なお、図４乃至図７に表した具体例におい
ては、メモリ記録素子である磁気抵抗効果素子として、
強磁性トンネル接合ＴＭＲ（強磁性１重トンネル接合）
が設けられている。但し、本発明はこれに限るものでは
なく、記録層がスイッチング可能な強磁性層からなるも
のであれば、他の構造の記憶素子を用いることもでき
る。
ては、メモリ記録素子である磁気抵抗効果素子として、
強磁性トンネル接合ＴＭＲ（強磁性１重トンネル接合）
が設けられている。但し、本発明はこれに限るものでは
なく、記録層がスイッチング可能な強磁性層からなるも
のであれば、他の構造の記憶素子を用いることもでき
る。
【００６４】図８は、図５に例示した第１のタイプのメ
モリ素子における書き込みを説明する模式図である。す
なわち、同図に例示したメモリ素子の場合、ＴＭＲ素子
５０の磁化固着層５６には、紙面に対して平行方向に配
線されたビット線ＢＬ１が接続され、記録層５２には、
紙面に対して垂直方向に配線されたビット線ＢＬ２が接
続されている。
モリ素子における書き込みを説明する模式図である。す
なわち、同図に例示したメモリ素子の場合、ＴＭＲ素子
５０の磁化固着層５６には、紙面に対して平行方向に配
線されたビット線ＢＬ１が接続され、記録層５２には、
紙面に対して垂直方向に配線されたビット線ＢＬ２が接
続されている。
【００６５】ここで、図８（ａ）及び（ｂ）は、２値情
報のうちの「０」を書き込む場合を表し、同図（ｃ）及
び（ｄ）は、「１」を書き込む場合を表す。
報のうちの「０」を書き込む場合を表し、同図（ｃ）及
び（ｄ）は、「１」を書き込む場合を表す。
【００６６】メモリセルのスピン情報を書きかえる際に
は、スイッチング素子１Ｃまたは１Ｄにマイナスの電圧
を印加し、または、ビット線ＢＬ１またはＢＬ２にプラ
スの電圧を印加する。すると、磁性半導体層１０に正孔
（ホール）が注入され、磁性半導体層１０が常磁性状態
から強磁性状態に磁気相転移をする。その際、磁性半導
体層１０（強磁性状態）のスピンの方向は、磁性半導体
層１０に接して設けられた強磁性層２０との磁気的な相
互作用により、強磁性体層２０の磁化Ｍ１の方向に規定
されることになる。
は、スイッチング素子１Ｃまたは１Ｄにマイナスの電圧
を印加し、または、ビット線ＢＬ１またはＢＬ２にプラ
スの電圧を印加する。すると、磁性半導体層１０に正孔
（ホール）が注入され、磁性半導体層１０が常磁性状態
から強磁性状態に磁気相転移をする。その際、磁性半導
体層１０（強磁性状態）のスピンの方向は、磁性半導体
層１０に接して設けられた強磁性層２０との磁気的な相
互作用により、強磁性体層２０の磁化Ｍ１の方向に規定
されることになる。
【００６７】第１のタイプのメモリ素子の場合、この磁
性半導体層１０にメモリセルの記録層５２も接している
ため、メモリセルの記録層５２も、記録層５２と磁性半
導体層１０との相互作用によって磁性半導体層１０のス
ピンＭ２の方向に規定されスピン反転することになる。
性半導体層１０にメモリセルの記録層５２も接している
ため、メモリセルの記録層５２も、記録層５２と磁性半
導体層１０との相互作用によって磁性半導体層１０のス
ピンＭ２の方向に規定されスピン反転することになる。
【００６８】また、図９は、図６に例示した第２のタイ
プのメモリ素子における書き込みを説明する模式図であ
る。同図については、図１乃至図８に関して前述したも
のと同様の要素には同一の符号を付して詳細な説明は省
略する。
プのメモリ素子における書き込みを説明する模式図であ
る。同図については、図１乃至図８に関して前述したも
のと同様の要素には同一の符号を付して詳細な説明は省
略する。
【００６９】図９に表した具体例の場合、記録層５２に
バイアス磁界を印加するための強磁性層６０が磁性半導
体層１０に隣接して設けられている。そして、磁性半導
体層１０とバイアス印加用強磁性層６０との相互作用に
よりバイアス印加用強磁性層６０のスピンの方向が規定
され、バイアス印加用強磁性層６０からの漏洩磁界（st
ray field）によりメモリセルの記録層５２に対してバ
イアス磁界が印加され記録層５２がスピン反転する。
バイアス磁界を印加するための強磁性層６０が磁性半導
体層１０に隣接して設けられている。そして、磁性半導
体層１０とバイアス印加用強磁性層６０との相互作用に
よりバイアス印加用強磁性層６０のスピンの方向が規定
され、バイアス印加用強磁性層６０からの漏洩磁界（st
ray field）によりメモリセルの記録層５２に対してバ
イアス磁界が印加され記録層５２がスピン反転する。
【００７０】図８及び図９に例示した構造の場合、スイ
ッチング素子１Ｄ、１Ｆにおいて、磁性半導体層１０の
磁化スピンＭ２の方向を規定するために設けられた強磁
性層２０の磁化スピンＭ１の方向を規定するために反強
磁性層２６が付与され、強磁性層２４と非磁性層２２と
を介して積層されている。このような構造にすると、強
磁性層２０の固着スピンの方向を、対向するスイッチン
グ素子１Ｃ、１Ｅの強磁性層２０の固着スピンの方向に
対して、容易に１８０度反転させることができる。
ッチング素子１Ｄ、１Ｆにおいて、磁性半導体層１０の
磁化スピンＭ２の方向を規定するために設けられた強磁
性層２０の磁化スピンＭ１の方向を規定するために反強
磁性層２６が付与され、強磁性層２４と非磁性層２２と
を介して積層されている。このような構造にすると、強
磁性層２０の固着スピンの方向を、対向するスイッチン
グ素子１Ｃ、１Ｅの強磁性層２０の固着スピンの方向に
対して、容易に１８０度反転させることができる。
【００７１】図１０は、本発明の磁気メモリのマトリク
ス構成を例示する模式図である。すなわち、スイッチン
グ素子１と磁気抵抗効果素子５０から構成されるメモリ
セルは、同図に表したように、マトリックス状に配線さ
れたビット線ＢＬ１、ＢＬ２とワード線ＷＬ１、ＷＬ２
のクロスポイントの位置に配置されている。
ス構成を例示する模式図である。すなわち、スイッチン
グ素子１と磁気抵抗効果素子５０から構成されるメモリ
セルは、同図に表したように、マトリックス状に配線さ
れたビット線ＢＬ１、ＢＬ２とワード線ＷＬ１、ＷＬ２
のクロスポイントの位置に配置されている。
【００７２】そして、これらビット線あるいはワード線
に適宜所定の電圧を印加することにより、磁気抵抗効果
素子５０と組み合わされた一対のスイッチング素子のい
ずれかの磁性半導体層１０に強磁性を誘起し、所定の磁
化スピンを形成させる。そして、この磁化スピンによっ
て、隣接する磁気抵抗効果素子５０の記録層の磁化を反
転させて書き込みを実施することができる。
に適宜所定の電圧を印加することにより、磁気抵抗効果
素子５０と組み合わされた一対のスイッチング素子のい
ずれかの磁性半導体層１０に強磁性を誘起し、所定の磁
化スピンを形成させる。そして、この磁化スピンによっ
て、隣接する磁気抵抗効果素子５０の記録層の磁化を反
転させて書き込みを実施することができる。
【００７３】また、磁気抵抗効果素子５０の記録情報を
読み出すためには、ビット線ＢＬ１とＢＬ２を選択し、
これらに接続されている磁気抵抗効果素子に流れるセン
スを検出する。読み出しのための具体的なアーキテクチ
ャとしては、後に詳述するように、ＭＯＳスイッチやダ
イオードなどを用いるアーキテクチャ、マトリックス状
に配置されたビット線とワード線の周辺部に選択用トラ
ンジスタを有するアーキテクチャ（単純マトリックス
型）などを用いることができる。
読み出すためには、ビット線ＢＬ１とＢＬ２を選択し、
これらに接続されている磁気抵抗効果素子に流れるセン
スを検出する。読み出しのための具体的なアーキテクチ
ャとしては、後に詳述するように、ＭＯＳスイッチやダ
イオードなどを用いるアーキテクチャ、マトリックス状
に配置されたビット線とワード線の周辺部に選択用トラ
ンジスタを有するアーキテクチャ（単純マトリックス
型）などを用いることができる。
【００７４】本発明の磁気スイッチング素子を用いれ
ば、ゲート絶縁膜３０を介してゲート電圧を印加するこ
とによって磁気抵抗効果素子５０の記録層５２の磁気モ
ーメントの方向を制御することことが可能となる。その
結果として、電流書き込みでなく、電圧で書きこむこと
が可能となり、消費電力が著しく小さく、それに伴って
周辺回路の規模やサイズも縮小した小型高性能の固体磁
気メモリを実現できる。
ば、ゲート絶縁膜３０を介してゲート電圧を印加するこ
とによって磁気抵抗効果素子５０の記録層５２の磁気モ
ーメントの方向を制御することことが可能となる。その
結果として、電流書き込みでなく、電圧で書きこむこと
が可能となり、消費電力が著しく小さく、それに伴って
周辺回路の規模やサイズも縮小した小型高性能の固体磁
気メモリを実現できる。
【００７５】なお、本発明において用いる磁気抵抗効果
素子５０の記録層５２の磁化方向は、後に詳述するよう
に、必ずしも直線状である必要はない。
素子５０の記録層５２の磁化方向は、後に詳述するよう
に、必ずしも直線状である必要はない。
【００７６】図１１は、記録層５２の平面形状及びその
磁化方向を例示する模式図である。
磁化方向を例示する模式図である。
【００７７】磁気抵抗効果素子の記録層５２は、同図に
例示したように種々の平面形状を有することが可能であ
り、そこに形成される磁化Ｍ３は、その形状に応じて多
様な「エッジドメイン」を形成する。すなわち、磁気記
録層５２は、例えば、同図（ａ）に表したように、長方
形の一方の対角両端に突出部を付加した形状や、同図
（ｂ）に表したような平行四辺形、同図（ｃ）に表した
ような菱形、同図（ｄ）に表したような楕円形、（ｅ）
エッジ傾斜型などの各種の形状とすることができる。そ
して、同図（ａ）及び（ｂ）のような非対称形状の場
合、磁化Ｍ３は直線状ではなく、エッジドメインの形成
によって屈曲する。本発明においては、このように屈曲
した磁化Ｍ３を有する記録層を用いてもよい。これらの
非対称な形状は、フォトリソグラフィにおいて用いるレ
チクルのパターン形状を非対称形状にすることにより容
易に作製できる。
例示したように種々の平面形状を有することが可能であ
り、そこに形成される磁化Ｍ３は、その形状に応じて多
様な「エッジドメイン」を形成する。すなわち、磁気記
録層５２は、例えば、同図（ａ）に表したように、長方
形の一方の対角両端に突出部を付加した形状や、同図
（ｂ）に表したような平行四辺形、同図（ｃ）に表した
ような菱形、同図（ｄ）に表したような楕円形、（ｅ）
エッジ傾斜型などの各種の形状とすることができる。そ
して、同図（ａ）及び（ｂ）のような非対称形状の場
合、磁化Ｍ３は直線状ではなく、エッジドメインの形成
によって屈曲する。本発明においては、このように屈曲
した磁化Ｍ３を有する記録層を用いてもよい。これらの
非対称な形状は、フォトリソグラフィにおいて用いるレ
チクルのパターン形状を非対称形状にすることにより容
易に作製できる。
【００７８】なお、磁気記録層５２を、図１１（ａ）〜
（ｃ）あるいは（ｅ）に表した形状にパターニングする
場合、実際には角部が丸まってしまう場合が多いが、そ
のように角部が丸まって形成されてもよい。
（ｃ）あるいは（ｅ）に表した形状にパターニングする
場合、実際には角部が丸まってしまう場合が多いが、そ
のように角部が丸まって形成されてもよい。
【００７９】またここで、磁気抵抗効果素子の磁気記録
層５２の幅Ｗと長さＬの比Ｗ／Ｄは、１．２よりも大き
いことが望ましく、長さＬの方向に一軸異方性が付与さ
れていることが望ましい。磁化Ｍ３の方向を互いに反対
向きの２方向に確実且つ容易に規定できるからである。
層５２の幅Ｗと長さＬの比Ｗ／Ｄは、１．２よりも大き
いことが望ましく、長さＬの方向に一軸異方性が付与さ
れていることが望ましい。磁化Ｍ３の方向を互いに反対
向きの２方向に確実且つ容易に規定できるからである。
【００８０】次に、本発明の磁気メモリに用いることが
できる磁気抵抗効果素子の積層構成の具体例について説
明する。
できる磁気抵抗効果素子の積層構成の具体例について説
明する。
【００８１】図１２及び図１３は、強磁性一重トンネル
接合を有する磁気抵抗効果素子の断面構造を表す模式図
である。
接合を有する磁気抵抗効果素子の断面構造を表す模式図
である。
【００８２】すなわち、図１２の磁気抵抗効果素子の場
合、下地層ＢＦの上に、反強磁性層ＡＦ、強磁性層ＦＭ
１、トンネルバリア層ＴＢ、強磁性層ＦＭ２、保護層Ｐ
Ｂがこの順に積層されている。反強磁性層ＡＦに隣接し
て積層された強磁性層ＦＭ１が磁化固着層（ピン層）と
して作用し、トンネルバリア層ＴＢの上に積層された強
磁性層ＦＭ２が記録層（フリー層）として作用する。゜
図１３の磁気抵抗効果素子の場合、トンネルバリア層Ｔ
Ｂの上下において、強磁性層ＦＭと非磁性層ＮＭと強磁
性層ＦＭとが積層された積層膜ＳＬがそれぞれ設けられ
ている。この場合も、反強磁性層ＡＦとトンネルバリア
層ＴＢの間に設けられた積層膜ＳＬが磁化固着層として
作用し、トンネルバリア層ＴＢの上に設けられた積層膜
ＳＬが記録層として作用する。
合、下地層ＢＦの上に、反強磁性層ＡＦ、強磁性層ＦＭ
１、トンネルバリア層ＴＢ、強磁性層ＦＭ２、保護層Ｐ
Ｂがこの順に積層されている。反強磁性層ＡＦに隣接し
て積層された強磁性層ＦＭ１が磁化固着層（ピン層）と
して作用し、トンネルバリア層ＴＢの上に積層された強
磁性層ＦＭ２が記録層（フリー層）として作用する。゜
図１３の磁気抵抗効果素子の場合、トンネルバリア層Ｔ
Ｂの上下において、強磁性層ＦＭと非磁性層ＮＭと強磁
性層ＦＭとが積層された積層膜ＳＬがそれぞれ設けられ
ている。この場合も、反強磁性層ＡＦとトンネルバリア
層ＴＢの間に設けられた積層膜ＳＬが磁化固着層として
作用し、トンネルバリア層ＴＢの上に設けられた積層膜
ＳＬが記録層として作用する。
【００８３】図１４乃至図１６は、強磁性２重トンネル
接合を有する磁気抵抗効果素子の断面構造を例示する模
式図である。これらの図面については、図１２及び図１
３に関して前述したものと同様の要素には同一の符号を
付して詳細な説明は省略する。
接合を有する磁気抵抗効果素子の断面構造を例示する模
式図である。これらの図面については、図１２及び図１
３に関して前述したものと同様の要素には同一の符号を
付して詳細な説明は省略する。
【００８４】図１４乃至図１６に例示した構造の場合、
いずれも２層のトンネルバリア層ＴＢが設けられ、その
上下に強磁性層ＦＭあるいは、強磁性層ＦＭと非磁性層
ＮＭとの積層膜ＳＬが設けられている。ここに例示した
２重トンネル接合素子の場合には、上下の反強磁性層Ａ
Ｆに隣接して積層された強磁性層ＦＭあるいは積層膜が
磁化固着層として作用し、２層のトンネルバリア層ＴＢ
の間に設けられた強磁性層ＦＭあるいは積層膜ＳＬが記
録層として作用する。
いずれも２層のトンネルバリア層ＴＢが設けられ、その
上下に強磁性層ＦＭあるいは、強磁性層ＦＭと非磁性層
ＮＭとの積層膜ＳＬが設けられている。ここに例示した
２重トンネル接合素子の場合には、上下の反強磁性層Ａ
Ｆに隣接して積層された強磁性層ＦＭあるいは積層膜が
磁化固着層として作用し、２層のトンネルバリア層ＴＢ
の間に設けられた強磁性層ＦＭあるいは積層膜ＳＬが記
録層として作用する。
【００８５】このような２重トンネル接合を採用する
と、記録層の磁化方向に対する電流変化を大きくするこ
とができる点で有利である。
と、記録層の磁化方向に対する電流変化を大きくするこ
とができる点で有利である。
【００８６】なお、本発明の磁気メモリにおいて用いる
磁気抵抗効果素子は、図１２乃至図１６に例示したもの
には限定されず、これら以外にも例えば、第１の強磁性
層と非磁性層と第２の強磁性層とを積層させたいわゆる
「スピンバルブ構造」の磁気抵抗効果素子などを用いる
こともできる。
磁気抵抗効果素子は、図１２乃至図１６に例示したもの
には限定されず、これら以外にも例えば、第１の強磁性
層と非磁性層と第２の強磁性層とを積層させたいわゆる
「スピンバルブ構造」の磁気抵抗効果素子などを用いる
こともできる。
【００８７】磁気抵抗効果素子としていずれの構造を採
用した場合も、一方の強磁性層を、磁化方向が実質的に
固定された「磁化固着層（「ピン層」などと称される場
合もある）」として作用させ、他方の強磁性層を、外部
からの磁界を印加することにより磁化方向を可変とした
「磁気記録層（磁気記録層）」として作用させることが
できる。
用した場合も、一方の強磁性層を、磁化方向が実質的に
固定された「磁化固着層（「ピン層」などと称される場
合もある）」として作用させ、他方の強磁性層を、外部
からの磁界を印加することにより磁化方向を可変とした
「磁気記録層（磁気記録層）」として作用させることが
できる。
【００８８】また、後に詳述するように、読み出し方式
によっては、反強磁性層に隣接して設けられた強磁性層
を、記録層として用いることもできる。
によっては、反強磁性層に隣接して設けられた強磁性層
を、記録層として用いることもできる。
【００８９】これらの磁気抵抗効果素子において、磁化
固着層として用いることができる強磁性体としては、例
えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケ
ル）またはこれらの合金や、スピン分極率の大きいマグ
ネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希
土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓ
ｒ（ストロンチウム）のいずれかを表す）などの酸化
物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・ア
ンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモ
ン）などのホイスラー合金を用いることができる。
固着層として用いることができる強磁性体としては、例
えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケ
ル）またはこれらの合金や、スピン分極率の大きいマグ
ネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希
土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓ
ｒ（ストロンチウム）のいずれかを表す）などの酸化
物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・ア
ンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモ
ン）などのホイスラー合金を用いることができる。
【００９０】また、磁気固着層に、磁性半導体として、
（ＩｎＭｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，Ｍ
ｎ）Ｔｅ、ＧａＮ、ＺｎＯ、ＴｉＯ２などのワイドギャ
ップ半導体に遷移金属をドープした材料系や、（Ｃｄ
１−ｘＭｎｘ）ＧｅＰ２、ＣｒＡｓ，（Ｇａ，Ｃｒ）Ａ
ｓなどを用いることができる。
（ＩｎＭｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，Ｍ
ｎ）Ｔｅ、ＧａＮ、ＺｎＯ、ＴｉＯ２などのワイドギャ
ップ半導体に遷移金属をドープした材料系や、（Ｃｄ
１−ｘＭｎｘ）ＧｅＰ２、ＣｒＡｓ，（Ｇａ，Ｃｒ）Ａ
ｓなどを用いることができる。
【００９１】ワイドギャップ半導体にドープする遷移金
属の種類、濃度により、磁性半導体は、反強磁性、常磁
性、強磁性の様様な磁気状態を実現でき、図１２乃至図
１６に例示した磁気抵抗効果素子における強磁性層、反
強磁性層、非磁性層に磁性半導体を用いることも可能で
ある。
属の種類、濃度により、磁性半導体は、反強磁性、常磁
性、強磁性の様様な磁気状態を実現でき、図１２乃至図
１６に例示した磁気抵抗効果素子における強磁性層、反
強磁性層、非磁性層に磁性半導体を用いることも可能で
ある。
【００９２】また、磁性半導体に対して、磁性元素を希
薄な濃度でドープすることにより、電圧を印加して電子
あるいは正孔（ホール）を注入した時のみ磁性を示すよ
うしたものを用いることもできる。ＺｎＯを例にとる
と、例えば、ＺｎＯにＭｎをドープすると反強磁性が得
られ、Ｖ、Ｃｒ、Ｆｅ、ＣｏあるいはＮｉをドープする
と強磁性が得られ、ＴｉまたはＣｕをドープすると常磁
性が得られる。
薄な濃度でドープすることにより、電圧を印加して電子
あるいは正孔（ホール）を注入した時のみ磁性を示すよ
うしたものを用いることもできる。ＺｎＯを例にとる
と、例えば、ＺｎＯにＭｎをドープすると反強磁性が得
られ、Ｖ、Ｃｒ、Ｆｅ、ＣｏあるいはＮｉをドープする
と強磁性が得られ、ＴｉまたはＣｕをドープすると常磁
性が得られる。
【００９３】また、ＧａＮにＭｎをドープした場合は、
Ｇａが３価で、Ｍｎが２価のため、自動的にホールもド
ープされＺｎＯのように正孔をドープする必要が無い。
ちなみにＧａＮにＭｎをいれた場合は、強磁性となる。
Ｇａが３価で、Ｍｎが２価のため、自動的にホールもド
ープされＺｎＯのように正孔をドープする必要が無い。
ちなみにＧａＮにＭｎをいれた場合は、強磁性となる。
【００９４】これらの材料からなる磁化固着層は、一方
向異方性を有することが望ましい。またその厚さは０．
１ｎｍから１００ｎｍが好ましい。さらに、この強磁性
層の膜厚は、超常磁性にならない程度の厚さが必要であ
り、０．４ｎｍ以上であることがより望ましい。
向異方性を有することが望ましい。またその厚さは０．
１ｎｍから１００ｎｍが好ましい。さらに、この強磁性
層の膜厚は、超常磁性にならない程度の厚さが必要であ
り、０．４ｎｍ以上であることがより望ましい。
【００９５】また、磁化固着層として用いる強磁性層に
は、反強磁性膜を付加して磁化を固着することが望まし
い。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ
（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ
（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ
（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）
−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２
Ｏ３（酸化鉄）、または上述した磁性半導体などを挙げ
ることができる。
は、反強磁性膜を付加して磁化を固着することが望まし
い。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ
（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ
（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ
（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）
−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２
Ｏ３（酸化鉄）、または上述した磁性半導体などを挙げ
ることができる。
【００９６】また、これら磁性体には、Ａｇ（銀）、Ｃ
ｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ
（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマ
ス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、
Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ
（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウ
ム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ
（ニオブ）Ｈ（水素）などの非磁性元素を添加して、磁
気特性を調節したり、その他、結晶性、機械的特性、化
学的特性などの各種物性を調節することができる。
ｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ
（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマ
ス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、
Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ
（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウ
ム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ
（ニオブ）Ｈ（水素）などの非磁性元素を添加して、磁
気特性を調節したり、その他、結晶性、機械的特性、化
学的特性などの各種物性を調節することができる。
【００９７】一方、磁化固着層として、強磁性層と非磁
性層との積層膜を用いても良い。例えば、図１３などに
例示したような強磁性層／非磁性層／強磁性層という３
層構造を用いることができる。この場合、非磁性層を介
して両側の強磁性層に反強磁性的な層間の相互作用が働
いていることが望ましい。
性層との積層膜を用いても良い。例えば、図１３などに
例示したような強磁性層／非磁性層／強磁性層という３
層構造を用いることができる。この場合、非磁性層を介
して両側の強磁性層に反強磁性的な層間の相互作用が働
いていることが望ましい。
【００９８】より具体的には、磁性層を一方向に固着す
る方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウ
ム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｉ
ｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ
−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、
磁性半導体強磁性層／磁性半導体非磁性層／磁性半導体
強磁性層などの３層構造の積層膜を磁化固着層とし、さ
らに、これに隣接して反強磁性膜を設けることが望まし
い。
る方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウ
ム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｉ
ｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ
−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、
磁性半導体強磁性層／磁性半導体非磁性層／磁性半導体
強磁性層などの３層構造の積層膜を磁化固着層とし、さ
らに、これに隣接して反強磁性膜を設けることが望まし
い。
【００９９】この場合の反強磁性膜としても、前述した
ものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−
Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３、
磁性半導体などを用いることかできる。この構造を用い
ると、磁化固着層の磁化がしっかりと磁化が固着される
他、磁化固着層からの漏洩磁界（stray field）を減少
（あるいは調節）でき、磁化固着層を形成する２層の強
磁性層の膜厚を変えることにより，磁気記録層（磁気記
録層）の磁化シフトを調整することができる。
ものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−
Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３、
磁性半導体などを用いることかできる。この構造を用い
ると、磁化固着層の磁化がしっかりと磁化が固着される
他、磁化固着層からの漏洩磁界（stray field）を減少
（あるいは調節）でき、磁化固着層を形成する２層の強
磁性層の膜厚を変えることにより，磁気記録層（磁気記
録層）の磁化シフトを調整することができる。
【０１００】一方、磁気記録層（フリー層）の材料とし
ても、磁化固着層と同様に、例えば、例えば、Ｆｅ
（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこ
れらの合金や、スピン分極率の大きいマグネタイト、Ｃ
ｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣ
ａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロン
チウム）のいずれかを表す）などの酸化物、あるいは、
ＮｉＭｎＳｂ（ニッケル・マンガン・ニオブ）、ＰｔＭ
ｎＳｂ（白金マンガン・アンチモン）などのホイスラー
合金、あるいは上述した各種の磁性半導体などを用いる
ことができる。
ても、磁化固着層と同様に、例えば、例えば、Ｆｅ
（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこ
れらの合金や、スピン分極率の大きいマグネタイト、Ｃ
ｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣ
ａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロン
チウム）のいずれかを表す）などの酸化物、あるいは、
ＮｉＭｎＳｂ（ニッケル・マンガン・ニオブ）、ＰｔＭ
ｎＳｂ（白金マンガン・アンチモン）などのホイスラー
合金、あるいは上述した各種の磁性半導体などを用いる
ことができる。
【０１０１】これらの材料かなる磁気記録層としての強
磁性層は、膜面に対して略平行な方向の一軸異方性を有
することが望ましい。またその厚さは０．１ｎｍから１
００ｎｍが好ましい。さらに、この強磁性層の膜厚は、
超常磁性にならない程度の厚さが必要であり、０．４ｎ
ｍ以上であることがより望ましい。
磁性層は、膜面に対して略平行な方向の一軸異方性を有
することが望ましい。またその厚さは０．１ｎｍから１
００ｎｍが好ましい。さらに、この強磁性層の膜厚は、
超常磁性にならない程度の厚さが必要であり、０．４ｎ
ｍ以上であることがより望ましい。
【０１０２】また、磁気記録層として、軟磁性層／強磁
性層という２層構造、または、強磁性層／軟磁性層／強
磁性層という３層構造を用いても良い。磁気記録層とし
て、強磁性層／非磁性層／強磁性層という３層構造また
は、強磁性層／非磁性層／強磁性層／非磁性層／強磁性
層という５層構造を用いて、強磁性層の層間の相互作用
の強さを制御することにより、メモリセルである磁気記
録層のセル幅がサブミクロン以下になっても、電流磁界
の消費電力を増大させずに済むというより好ましい効果
が得られる。５層構造の場合、中間強磁性層は軟磁性
層、または、非磁性元素で分断された強磁性層を用いる
とより好ましい。
性層という２層構造、または、強磁性層／軟磁性層／強
磁性層という３層構造を用いても良い。磁気記録層とし
て、強磁性層／非磁性層／強磁性層という３層構造また
は、強磁性層／非磁性層／強磁性層／非磁性層／強磁性
層という５層構造を用いて、強磁性層の層間の相互作用
の強さを制御することにより、メモリセルである磁気記
録層のセル幅がサブミクロン以下になっても、電流磁界
の消費電力を増大させずに済むというより好ましい効果
が得られる。５層構造の場合、中間強磁性層は軟磁性
層、または、非磁性元素で分断された強磁性層を用いる
とより好ましい。
【０１０３】磁化記録層においても、これら磁性体に、
Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニ
ウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂ
ｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ
（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウ
ム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イ
リジウム）、Ｗ（タングステン）、Ｍｏ（モリブデ
ン）、Ｎｂ（ニオブ），Ｈ（水素）などの非磁性元素を
添加して、磁気特性を調節したり、その他、結晶性、機
械的特性、化学的特性などの各種物性を調節することが
できる。
Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニ
ウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂ
ｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ
（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウ
ム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イ
リジウム）、Ｗ（タングステン）、Ｍｏ（モリブデ
ン）、Ｎｂ（ニオブ），Ｈ（水素）などの非磁性元素を
添加して、磁気特性を調節したり、その他、結晶性、機
械的特性、化学的特性などの各種物性を調節することが
できる。
【０１０４】一方、磁気抵抗効果素子としてＴＭＲ素子
を用いる場合に、磁化固着層と磁化記録層との間に設け
られるトンネルバリア層ＴＢの材料としては、Ａｌ２Ｏ
３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、
ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウ
ム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化
マグネシウム）、ＣａＦ２（フッ化カルシウム）、Ｓｒ
ＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ
３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸
化窒化アルニウム）、非磁性半導体（ＺｎＯ、ＩｎＭ
ｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、または
それらに遷移金属がドープされたもの）などを用いるこ
とができる。
を用いる場合に、磁化固着層と磁化記録層との間に設け
られるトンネルバリア層ＴＢの材料としては、Ａｌ２Ｏ
３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、
ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウ
ム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化
マグネシウム）、ＣａＦ２（フッ化カルシウム）、Ｓｒ
ＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ
３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸
化窒化アルニウム）、非磁性半導体（ＺｎＯ、ＩｎＭ
ｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、または
それらに遷移金属がドープされたもの）などを用いるこ
とができる。
【０１０５】これらの化合物は、化学量論的にみて完全
に正確な組成である必要はなく、酸素、窒素、フッ素な
どの欠損、あるいは過不足が存在していてもよい。ま
た、この絶縁層（誘電体層）の厚さは、トンネル電流が
流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以
下であることが望ましい。
に正確な組成である必要はなく、酸素、窒素、フッ素な
どの欠損、あるいは過不足が存在していてもよい。ま
た、この絶縁層（誘電体層）の厚さは、トンネル電流が
流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以
下であることが望ましい。
【０１０６】このような磁気抵抗効果素子は、各種スパ
ッタ法、蒸着法、分子線エピタキシャル法、ＣＶＤ法な
どの通常の薄膜形成手段を用いて、所定の基板上に形成
することができる。この場合の基板としては、例えば、
Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２
Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化ア
ルニウム），ＧａＡｓ，ＧａＮなど各種の基板を用いる
ことができる。
ッタ法、蒸着法、分子線エピタキシャル法、ＣＶＤ法な
どの通常の薄膜形成手段を用いて、所定の基板上に形成
することができる。この場合の基板としては、例えば、
Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２
Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化ア
ルニウム），ＧａＡｓ，ＧａＮなど各種の基板を用いる
ことができる。
【０１０７】また、基板の上に、下地層や保護層などと
して、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白
金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタ
ン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白
金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タ
ンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（ア
ルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ
（イリジウム）、Ｏｓ（オスミウム），ＧａＡｓ，Ｇａ
Ｎ，ＺｎＯ、ＴｉＯ２などの半導体下地などからなる層
を設けてもよい。
して、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白
金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタ
ン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白
金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タ
ンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（ア
ルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ
（イリジウム）、Ｏｓ（オスミウム），ＧａＡｓ，Ｇａ
Ｎ，ＺｎＯ、ＴｉＯ２などの半導体下地などからなる層
を設けてもよい。
【０１０８】また、バイアス用磁性層、固着用強磁性層
としては、Ｆｅ，Ｃｏ，Ｎｉまたはそれら合金にＰｔ，
Ｐｄなどの元素を添加しセミハード膜にしてもかまわな
い。
としては、Ｆｅ，Ｃｏ，Ｎｉまたはそれら合金にＰｔ，
Ｐｄなどの元素を添加しセミハード膜にしてもかまわな
い。
【０１０９】以上、本発明の磁気メモリにおける磁気抵
抗効果素子、スイッチング素子の配置関係、材料につい
て説明した。
抗効果素子、スイッチング素子の配置関係、材料につい
て説明した。
【０１１０】次に、本発明の磁気メモリのセル構造につ
いて具体例を挙げて説明する。
いて具体例を挙げて説明する。
【０１１１】まず、本発明の磁気メモリに採用できる読
み出し用アーキテクチャの第１の具体例について説明す
る。
み出し用アーキテクチャの第１の具体例について説明す
る。
【０１１２】図１７〜図２１は、本発明の磁気メモリに
採用できる読み出し用アーキテクチャの第１の具体例を
表す模式図である。すなわち、同図は、メモリアレーの
断面構造を表す。これらの図面については、図１乃至図
１６に関して前述したものと同様の要素には同一の符号
を付して詳細な説明は省略する。
採用できる読み出し用アーキテクチャの第１の具体例を
表す模式図である。すなわち、同図は、メモリアレーの
断面構造を表す。これらの図面については、図１乃至図
１６に関して前述したものと同様の要素には同一の符号
を付して詳細な説明は省略する。
【０１１３】このアーキテクチャにおいては、マトリク
ス状に配線された読み出し用ビット線ＢＬ１、ＢＬ２に
複数の磁気抵抗効果素子Ｃが接続されている、いわゆる
「単純マトリックス型」の読み出しアーキテクチャであ
る。
ス状に配線された読み出し用ビット線ＢＬ１、ＢＬ２に
複数の磁気抵抗効果素子Ｃが接続されている、いわゆる
「単純マトリックス型」の読み出しアーキテクチャであ
る。
【０１１４】読み出しの際には、選択トランジスタＳＴ
によりビット線ＢＬ１とＢＬ２とを選択することによ
り、目的の磁気抵抗効果素子５０にセンス電流を流して
センスアンプＳＡにより検出することができる。
によりビット線ＢＬ１とＢＬ２とを選択することによ
り、目的の磁気抵抗効果素子５０にセンス電流を流して
センスアンプＳＡにより検出することができる。
【０１１５】図１８は、図５に例示した第１のタイプの
メモリセルを用いた単純マトリクス型の磁気メモリの具
体例を表す。
メモリセルを用いた単純マトリクス型の磁気メモリの具
体例を表す。
【０１１６】また、図１９は、磁気抵抗効果素子５０を
強磁性２重トンネル接合とした具体例を表す。
強磁性２重トンネル接合とした具体例を表す。
【０１１７】一方、図２０は、図６に例示した第２のタ
イプのメモリセルを用いた単純マトリクス型の磁気メモ
リの具体例を表す。
イプのメモリセルを用いた単純マトリクス型の磁気メモ
リの具体例を表す。
【０１１８】また、図２１は、磁気抵抗効果素子５０を
強磁性２重トンネル接合とした具体例を表す。
強磁性２重トンネル接合とした具体例を表す。
【０１１９】図１７乃至図２１に表したいずれの構成に
おいても、記録層５２への書きこみは、ゲート電極４０
に電圧を印加し、磁性半導体層１０に電子あるいは正孔
（ホール）を注入することによって行う。
おいても、記録層５２への書きこみは、ゲート電極４０
に電圧を印加し、磁性半導体層１０に電子あるいは正孔
（ホール）を注入することによって行う。
【０１２０】次に、図２２及び図２３は、本発明の磁気
メモリに採用できる読み出し用アーキテクチャの第２の
具体例を表す模式図である。すなわち、この具体例は、
読み出し用アーキテクチャとしてＣＭＯＳを用いた場合
の構造例である。
メモリに採用できる読み出し用アーキテクチャの第２の
具体例を表す模式図である。すなわち、この具体例は、
読み出し用アーキテクチャとしてＣＭＯＳを用いた場合
の構造例である。
【０１２１】ＣＭＯＳを用いた場合、読み出しは下部選
択トランジスタＳＴをオンにし、ビット線ＢＬ１を介し
て磁気抵抗効果素子５０にセンス電流を流して行う。一
方、書きこみは、いずれかのスイッチング素子のゲート
電極４０に電圧を印加し、磁性半導体層１０にホールを
注入することによって行う。ここで、図２２は第１のタ
イプのメモリセルを用いた場合、図２３は、第２のタイ
プのメモリセルを用いた場合をそれぞれ表す。
択トランジスタＳＴをオンにし、ビット線ＢＬ１を介し
て磁気抵抗効果素子５０にセンス電流を流して行う。一
方、書きこみは、いずれかのスイッチング素子のゲート
電極４０に電圧を印加し、磁性半導体層１０にホールを
注入することによって行う。ここで、図２２は第１のタ
イプのメモリセルを用いた場合、図２３は、第２のタイ
プのメモリセルを用いた場合をそれぞれ表す。
【０１２２】図２４乃至図２６は、本発明の磁気メモリ
に採用できる読み出し用アーキテクチャの第３の具体例
を表す模式図である。すなわち、このアーキテクチャに
おいては、読み出し用ビット線ＢＬ１に対して、複数の
磁気抵抗効果素子５０が並列に接続されている。
に採用できる読み出し用アーキテクチャの第３の具体例
を表す模式図である。すなわち、このアーキテクチャに
おいては、読み出し用ビット線ＢＬ１に対して、複数の
磁気抵抗効果素子５０が並列に接続されている。
【０１２３】読み出し時には、目的とする磁気抵抗効果
素子５０に接続されているビット線ＢＬ１及びＢＬ２を
それぞれ選択トランジスタＳＴにより選択してセンスア
ンプＳＡにより電流を検出する。ダイオードＤは、これ
ら読み出し時に、マトリクス状に配線されている他の磁
気抵抗効果素子Ｃを介して流れる迂回電流を遮断する役
割を有する。
素子５０に接続されているビット線ＢＬ１及びＢＬ２を
それぞれ選択トランジスタＳＴにより選択してセンスア
ンプＳＡにより電流を検出する。ダイオードＤは、これ
ら読み出し時に、マトリクス状に配線されている他の磁
気抵抗効果素子Ｃを介して流れる迂回電流を遮断する役
割を有する。
【０１２４】書きこみは、いずれかのスイッチング素子
のゲート電極４０に電圧を印加し、磁性半導体に電子あ
るいは正孔（ホール）を注入することで行う。
のゲート電極４０に電圧を印加し、磁性半導体に電子あ
るいは正孔（ホール）を注入することで行う。
【０１２５】ここで、図２５は第１のタイプのメモリセ
ルを用いた場合、図２６は第２のタイプのメモリセルを
用いた場合をそれぞれ表す。
ルを用いた場合、図２６は第２のタイプのメモリセルを
用いた場合をそれぞれ表す。
【０１２６】次に、本発明の磁気メモリに採用できるア
ーキテクチャの第４の具体例について説明する。
ーキテクチャの第４の具体例について説明する。
【０１２７】図２７乃至図２９は、読み出し用アーキテ
クチャの第４の具体例を表す模式図である。すなわち、
同図は、メモリアレーの断面構造を表す。
クチャの第４の具体例を表す模式図である。すなわち、
同図は、メモリアレーの断面構造を表す。
【０１２８】このアーキテクチャにおいては、読み出し
用ビット線ＢＬ１と読み出し用ビット線ＢＬ２との間に
複数の磁気抵抗効果素子Ｃが並列に接続された「ハシゴ
型」の構成とされている。
用ビット線ＢＬ１と読み出し用ビット線ＢＬ２との間に
複数の磁気抵抗効果素子Ｃが並列に接続された「ハシゴ
型」の構成とされている。
【０１２９】書きこみは、磁気抵抗効果素子５０と組み
合わされたいずれかのスイッチング素子のゲート電極４
０に電圧を印加し、その磁性半導体層１０に電子あるい
は正孔（ホール）を注入することによって行う。ここ
で、図２８は第１のタイプのメモリセルを用いた場合、
図２９は第２のタイプのメモリセルを用いた場合をそれ
ぞれ表す。
合わされたいずれかのスイッチング素子のゲート電極４
０に電圧を印加し、その磁性半導体層１０に電子あるい
は正孔（ホール）を注入することによって行う。ここ
で、図２８は第１のタイプのメモリセルを用いた場合、
図２９は第２のタイプのメモリセルを用いた場合をそれ
ぞれ表す。
【０１３０】一方、読み出しの際には、ビット線ＢＬ１
及びＢＬ２の間に電圧を印加する。すると、これらの間
で並列に接続されている全ての磁気抵抗効果素子５０に
電流が流れる。この電流の合計をセンスアンプＳＡによ
り検出しながら、目的の磁気抵抗効果素子５０に対応し
たスイッチング素子に書き込み電圧を印加して、目的の
磁気抵抗効果素子５０の磁気記録層５２の磁化を所定の
方向に書き換える。この時の電流変化を検出することに
より、目的の磁気抵抗効果素子の記録層５２に記録され
ていた２値情報の読み出しを行うことができる。
及びＢＬ２の間に電圧を印加する。すると、これらの間
で並列に接続されている全ての磁気抵抗効果素子５０に
電流が流れる。この電流の合計をセンスアンプＳＡによ
り検出しながら、目的の磁気抵抗効果素子５０に対応し
たスイッチング素子に書き込み電圧を印加して、目的の
磁気抵抗効果素子５０の磁気記録層５２の磁化を所定の
方向に書き換える。この時の電流変化を検出することに
より、目的の磁気抵抗効果素子の記録層５２に記録され
ていた２値情報の読み出しを行うことができる。
【０１３１】すなわち、書き換え前の磁気記録層５２の
磁化方向が書き換え後の磁化方向と同一であれば、セン
スアンプＳＡにより検出される電流は変化しない。しか
し、書き換え前後で磁気記録層５２の磁化方向が反転す
る場合には、センスアンプＳＡにより検出される電流が
磁気抵抗効果により変化する。このようにして書き換え
前の磁気記録層５２の磁化方向すなわち、格納データを
読み出すことができる。
磁化方向が書き換え後の磁化方向と同一であれば、セン
スアンプＳＡにより検出される電流は変化しない。しか
し、書き換え前後で磁気記録層５２の磁化方向が反転す
る場合には、センスアンプＳＡにより検出される電流が
磁気抵抗効果により変化する。このようにして書き換え
前の磁気記録層５２の磁化方向すなわち、格納データを
読み出すことができる。
【０１３２】但し、この方法は、読み出しの際に格納デ
ータを変化させる、いわゆる「破壊読み出し」に対応す
る。
ータを変化させる、いわゆる「破壊読み出し」に対応す
る。
【０１３３】これに対して、磁気抵抗効果素子の構成
を、磁化自由層／絶縁層（非磁性層）／磁気記録層、と
いう構造とした場合には、いわゆる「非破壊読み出し」
が可能である。すなわち、この構造の磁気抵抗効果素子
を用いる場合には、磁気記録層に磁化方向を記録し、読
み出しの際には、磁化自由層の磁化方向を適宜変化させ
てセンス電流を比較することにより、磁気記録層の磁化
方向を読み出すことができる。但しこの場合には、磁気
記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界
のほうが小さくなるように設計する必要がある。
を、磁化自由層／絶縁層（非磁性層）／磁気記録層、と
いう構造とした場合には、いわゆる「非破壊読み出し」
が可能である。すなわち、この構造の磁気抵抗効果素子
を用いる場合には、磁気記録層に磁化方向を記録し、読
み出しの際には、磁化自由層の磁化方向を適宜変化させ
てセンス電流を比較することにより、磁気記録層の磁化
方向を読み出すことができる。但しこの場合には、磁気
記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界
のほうが小さくなるように設計する必要がある。
【０１３４】次に、本発明のスイッチング素子を用いた
磁気プローブ及び磁気ヘッドについて説明する。
磁気プローブ及び磁気ヘッドについて説明する。
【０１３５】図３０は、本発明の磁気プローブ及び磁気
ヘッドの基本構成を表す概念図である。同図について
は、図１乃至図２９に関して前述したものと同様の要素
については同一の符号を付して詳細な説明は省略する。
ヘッドの基本構成を表す概念図である。同図について
は、図１乃至図２９に関して前述したものと同様の要素
については同一の符号を付して詳細な説明は省略する。
【０１３６】本発明の磁気プローブは、磁極７０の両側
に一対のスイッチング素子が設けられている。同図に表
した具体例の場合、これらスイッチング素子は、図１に
表してものに相当する。そして、これらのスイッチング
素子においては、強磁性層２０の磁化Ｍ１が互いに反対
方向に固着されている。従って、磁性半導体層１０に電
圧が印加されて強磁性が誘起された時に、それぞれの磁
性半導体層１０に形成される磁化Ｍ２の方向もこれらに
対応して、反対方向となる。この磁化Ｍ２によって、磁
極７０に磁化が形成され、その漏洩磁界Ｍ３が作用対象
１００に印加される。
に一対のスイッチング素子が設けられている。同図に表
した具体例の場合、これらスイッチング素子は、図１に
表してものに相当する。そして、これらのスイッチング
素子においては、強磁性層２０の磁化Ｍ１が互いに反対
方向に固着されている。従って、磁性半導体層１０に電
圧が印加されて強磁性が誘起された時に、それぞれの磁
性半導体層１０に形成される磁化Ｍ２の方向もこれらに
対応して、反対方向となる。この磁化Ｍ２によって、磁
極７０に磁化が形成され、その漏洩磁界Ｍ３が作用対象
１００に印加される。
【０１３７】本発明の磁気プローブの動作に際しては、
Ｖ０−Ｖ１間またはＶ０−Ｖ２間のいずれかに所定の電
圧を印加する。すると、一対のスイッチング素子のいず
れか一方の磁性半導体層１０が磁化Ｍ２が形成され、磁
極７０から作用対象１００に所定の方向の磁界を印加す
ることができる。作用対象１００として、例えば磁気記
録媒体を用いれば、この磁気プローブは書き込み用の磁
気ヘッドとして用いることができる。この場合も、書き
込み磁界の形成に際して電流を流さないので、消費電力
を大幅に低減でき、駆動回路の容量や規模も小さくする
ことが可能となる。
Ｖ０−Ｖ１間またはＶ０−Ｖ２間のいずれかに所定の電
圧を印加する。すると、一対のスイッチング素子のいず
れか一方の磁性半導体層１０が磁化Ｍ２が形成され、磁
極７０から作用対象１００に所定の方向の磁界を印加す
ることができる。作用対象１００として、例えば磁気記
録媒体を用いれば、この磁気プローブは書き込み用の磁
気ヘッドとして用いることができる。この場合も、書き
込み磁界の形成に際して電流を流さないので、消費電力
を大幅に低減でき、駆動回路の容量や規模も小さくする
ことが可能となる。
【０１３８】またさらに、この磁気プローブは、磁気ヘ
ッドのみならず、磁界を印加するためのあらゆる用途に
応用して同様の作用効果を奏する。
ッドのみならず、磁界を印加するためのあらゆる用途に
応用して同様の作用効果を奏する。
【０１３９】また、図３１に例示したものは一例に過ぎ
ず、例えば、図３１に表したように、スイッチング素子
に反強磁性層を付加したものや、その他、図６乃至図３
０に例示したいずれの構造を変形したものも、本発明の
範囲に包含される。
ず、例えば、図３１に表したように、スイッチング素子
に反強磁性層を付加したものや、その他、図６乃至図３
０に例示したいずれの構造を変形したものも、本発明の
範囲に包含される。
【０１４０】
【実施例】以下、実施例を参照しつつ本発明の実施の形
態についてさらに詳細に説明する。
態についてさらに詳細に説明する。
【０１４１】（第１の実施例）まず、本発明の第１の実
施例として、図１８に表した単純マトリックス構造のメ
モリアレーを基本として、１個のメモリセルを作製し、
第１のタイプのメモリセルの動作原理を確認した例につ
いて説明する。
施例として、図１８に表した単純マトリックス構造のメ
モリアレーを基本として、１個のメモリセルを作製し、
第１のタイプのメモリセルの動作原理を確認した例につ
いて説明する。
【０１４２】この磁気メモリの構造について、その製造
手順に沿って説明すれば、以下の如くである。
手順に沿って説明すれば、以下の如くである。
【０１４３】図示しない基板上に、まず、下層のビット
線ＢＬ１として、Ｃｕからなる厚み１μｍの配線層をダ
マシン法により作製する。しかる後に、絶縁層をＣＶＤ
法で作製した後、ＣＭＰ（Chemical Mechanical Polish
ing）を行い、平坦化を行う。その後、強磁性１重トン
ネル接合構造を有するＴＭＲの積層構造膜をスパッタ法
により成膜した。その各層の材質及び層厚は、下側から
順に、Ｔａ（１０ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ
（８ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／Ｃ
ｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ
（２ｎｍ）／Ｒｕ（５ｎｍ）とした。
線ＢＬ１として、Ｃｕからなる厚み１μｍの配線層をダ
マシン法により作製する。しかる後に、絶縁層をＣＶＤ
法で作製した後、ＣＭＰ（Chemical Mechanical Polish
ing）を行い、平坦化を行う。その後、強磁性１重トン
ネル接合構造を有するＴＭＲの積層構造膜をスパッタ法
により成膜した。その各層の材質及び層厚は、下側から
順に、Ｔａ（１０ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ
（８ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／Ｃ
ｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ
（２ｎｍ）／Ｒｕ（５ｎｍ）とした。
【０１４４】次に、最上層のＷ層をハードマスクとして
用い、エッチングガスを用いたＲＩＥ（Reactive Ion E
tching）により下側のＴａ下地まで積層構造膜をエッチ
ングすることにより、ＴＭＲ素子の孤立パターンを作製
した。
用い、エッチングガスを用いたＲＩＥ（Reactive Ion E
tching）により下側のＴａ下地まで積層構造膜をエッチ
ングすることにより、ＴＭＲ素子の孤立パターンを作製
した。
【０１４５】その後、絶縁体としてＳｉＯｘを低温テオ
ス法により堆積してＣＭＰにより平坦化した後、Ｒｕを
約１．５ｎｍのこし強磁性記録層ＣｏＦｅＮｉ（２ｎ
ｍ）／Ｒｕ（１．５ｎｍ）／Ｔａ（３ｎｍ）を成膜、パ
ターニングにより形成した。このとき、磁気記録層は、
ＣｏＦｅＮｉ（２ｎｍ）（面積小さい）／Ｒｕ（１．５
ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）（面積大）からなり、
Ｒｕ層を介して強磁性的相互作用が働いている。
ス法により堆積してＣＭＰにより平坦化した後、Ｒｕを
約１．５ｎｍのこし強磁性記録層ＣｏＦｅＮｉ（２ｎ
ｍ）／Ｒｕ（１．５ｎｍ）／Ｔａ（３ｎｍ）を成膜、パ
ターニングにより形成した。このとき、磁気記録層は、
ＣｏＦｅＮｉ（２ｎｍ）（面積小さい）／Ｒｕ（１．５
ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）（面積大）からなり、
Ｒｕ層を介して強磁性的相互作用が働いている。
【０１４６】その後、パターニングしたＣｏＦｅＮｉ／
Ｒｕ／Ｔａの上に、低温テオス（ＴＥＯＳ：Tetra Ethy
l Ortho Silicate）プロセスを用いてＳｉＯ２を成膜し
た後、図１８に表した構造の左側半面をＳｉＯ２をＲＩ
Ｅし、Ｔａまで剥離した後、スパッタ装置，低温ＭＢＥ
（Molecular Beam Epitaxy）を用い、下側から順に、磁
性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎ
ｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２
（３００ｎｍ）／Ｒｕ（１０ｎｍ）という積層構造を形
成した。
Ｒｕ／Ｔａの上に、低温テオス（ＴＥＯＳ：Tetra Ethy
l Ortho Silicate）プロセスを用いてＳｉＯ２を成膜し
た後、図１８に表した構造の左側半面をＳｉＯ２をＲＩ
Ｅし、Ｔａまで剥離した後、スパッタ装置，低温ＭＢＥ
（Molecular Beam Epitaxy）を用い、下側から順に、磁
性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎ
ｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２
（３００ｎｍ）／Ｒｕ（１０ｎｍ）という積層構造を形
成した。
【０１４７】次に、同様の方法でＲｕをハードマスクと
して用い図１８に表した構造の左側のスイッチング素子
を作製した。さらに、同様の方法で右側のスイッチング
素子である磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／Ｃ
ｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎ
ｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２
（３００ｎｍ）／Ｒｕ（１０ｎｍ）を形成した後、Ｓｉ
Ｏ２でカバーをしＣＭＰで平坦化を行った後ビア（vi
a）を形成し、ゲート電極及びビット線ＢＬ２を形成し
た。
して用い図１８に表した構造の左側のスイッチング素子
を作製した。さらに、同様の方法で右側のスイッチング
素子である磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／Ｃ
ｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎ
ｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２
（３００ｎｍ）／Ｒｕ（１０ｎｍ）を形成した後、Ｓｉ
Ｏ２でカバーをしＣＭＰで平坦化を行った後ビア（vi
a）を形成し、ゲート電極及びビット線ＢＬ２を形成し
た。
【０１４８】その後、磁場を印加可能な熱処理炉に導入
し、ＴＭＲ素子の磁気記録層に一軸異方性を、ＴＭＲ素
子、スイッチング素子の磁気固着層に一方向異方性をそ
れぞれ導入した。
し、ＴＭＲ素子の磁気記録層に一軸異方性を、ＴＭＲ素
子、スイッチング素子の磁気固着層に一方向異方性をそ
れぞれ導入した。
【０１４９】このようにして製作した本発明の磁気メモ
リにおいて、スイッチング素子の原理を確認するためゲ
ート電極４０に電圧を印加しＴＭＲ素子の信号出力を測
定した。その結果、２つのスイッチング素子に交互に電
圧を印加すると、ＭＲ比が３７％変化することが確認で
き、本発明の磁化メモリの効果が実証できた。
リにおいて、スイッチング素子の原理を確認するためゲ
ート電極４０に電圧を印加しＴＭＲ素子の信号出力を測
定した。その結果、２つのスイッチング素子に交互に電
圧を印加すると、ＭＲ比が３７％変化することが確認で
き、本発明の磁化メモリの効果が実証できた。
【０１５０】（第２の実施例）次に、本発明の第２の実
施例として、図２０に表した単純マトリックス構造のメ
モリアレーを基本として、１個のメモリセルを作製し第
２のタイプのメモリセルの動作原理を確認した例につい
て説明する。
施例として、図２０に表した単純マトリックス構造のメ
モリアレーを基本として、１個のメモリセルを作製し第
２のタイプのメモリセルの動作原理を確認した例につい
て説明する。
【０１５１】図示しない基板上に、まず、下層のビット
線ＢＬ１として、Ｃｕからなる厚み１μｍの配線層をダ
マシン法により作製する。しかる後に、絶縁層をＣＶＤ
法で作製した後、ＣＭＰ（Chemical Mechanical Polish
ing）を行い、平坦化を行う。その後、強磁性一重トン
ネル接合構造を有するＴＭＲの積層構造膜をスパッタ法
により成膜した。その各層の材質及び層厚は、下側から
順に、Ｔａ（２ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ
（１２ｎｍ）／ＣｏＦｅ（２．５ｎｍ）／Ｒｕ（１ｎ
ｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／Ｃｏ
ＦｅＮｉ（１．８ｎｍ）／Ｒｕ（１．５ｎｍ）／ＣｏＦ
ｅＮｉ（１．８ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎ
ｍ）とした。 次に、最上層のＲｕ層をハードマスクと
して用い、塩素系のエッチングガスを用いたＲＩＥ（Re
active Ion Etching）により下側のＲｕ／Ｔａ／Ｃｕ配
線層ＢＬ１まで積層構造膜をエッチングすることによ
り、ＴＭＲ素子の孤立パターンを作製した。
線ＢＬ１として、Ｃｕからなる厚み１μｍの配線層をダ
マシン法により作製する。しかる後に、絶縁層をＣＶＤ
法で作製した後、ＣＭＰ（Chemical Mechanical Polish
ing）を行い、平坦化を行う。その後、強磁性一重トン
ネル接合構造を有するＴＭＲの積層構造膜をスパッタ法
により成膜した。その各層の材質及び層厚は、下側から
順に、Ｔａ（２ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ
（１２ｎｍ）／ＣｏＦｅ（２．５ｎｍ）／Ｒｕ（１ｎ
ｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／Ｃｏ
ＦｅＮｉ（１．８ｎｍ）／Ｒｕ（１．５ｎｍ）／ＣｏＦ
ｅＮｉ（１．８ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎ
ｍ）とした。 次に、最上層のＲｕ層をハードマスクと
して用い、塩素系のエッチングガスを用いたＲＩＥ（Re
active Ion Etching）により下側のＲｕ／Ｔａ／Ｃｕ配
線層ＢＬ１まで積層構造膜をエッチングすることによ
り、ＴＭＲ素子の孤立パターンを作製した。
【０１５２】その後、低温テオス・プロセスを用いてＳ
ｉＯ２を成膜した後、図２０の左側半面をＳｉＯ２をＲ
ＩＥし、Ｔａまで剥離した後、スパッタ装置および低温
ＭＢＥを用いて、下側から順に、ＣｏＦｅ（５ｎｍ）／
磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３
ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ
２（３００ｎｍ）／Ｒｕ（１０ｎｍ）なる積層構造を形
成した。
ｉＯ２を成膜した後、図２０の左側半面をＳｉＯ２をＲ
ＩＥし、Ｔａまで剥離した後、スパッタ装置および低温
ＭＢＥを用いて、下側から順に、ＣｏＦｅ（５ｎｍ）／
磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３
ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ
２（３００ｎｍ）／Ｒｕ（１０ｎｍ）なる積層構造を形
成した。
【０１５３】次に、同様の方法でＲｕをハードマスクと
して用い図２０に表した構造の左側のスイッチング素子
を作製した。さらに、同様の方法で右側のスイッチング
素子であるＣｏＦｅ（５ｎｍ）／磁性半導体（ＧａＭ
ｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎ
ｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ
（３ｎｍ）／ＳｉＯ２（３００ｎｍ）／Ｒｕ（１０ｎ
ｍ）を形成した後、ＳｉＯ ２でカバーをしＣＭＰで平坦
化を行った後ビアを形成し、ゲート電極４０及びビット
線ＢＬ２を形成した。
して用い図２０に表した構造の左側のスイッチング素子
を作製した。さらに、同様の方法で右側のスイッチング
素子であるＣｏＦｅ（５ｎｍ）／磁性半導体（ＧａＭ
ｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎ
ｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ
（３ｎｍ）／ＳｉＯ２（３００ｎｍ）／Ｒｕ（１０ｎ
ｍ）を形成した後、ＳｉＯ ２でカバーをしＣＭＰで平坦
化を行った後ビアを形成し、ゲート電極４０及びビット
線ＢＬ２を形成した。
【０１５４】その後、磁場を印加可能な熱処理炉に導入
し、ＴＭＲ素子の磁気記録層に一軸異方性を、ＴＭＲ素
子、スイッチング素子の磁気固着層に一方向異方性をそ
れぞれ導入した。
し、ＴＭＲ素子の磁気記録層に一軸異方性を、ＴＭＲ素
子、スイッチング素子の磁気固着層に一方向異方性をそ
れぞれ導入した。
【０１５５】このようにして製作した本発明の磁気メモ
リにおいて、スイッチング素子の原理を確認するためゲ
ート電極４０に電圧を印加してＴＭＲ素子の信号出力を
測定した。その結果、２つのスイッチング素子に交互に
電圧を印加すると、ＭＲ比が４２％変化することが確認
でき、本発明の磁気メモリの効果が実証できた。
リにおいて、スイッチング素子の原理を確認するためゲ
ート電極４０に電圧を印加してＴＭＲ素子の信号出力を
測定した。その結果、２つのスイッチング素子に交互に
電圧を印加すると、ＭＲ比が４２％変化することが確認
でき、本発明の磁気メモリの効果が実証できた。
【０１５６】以上、具体例を参照しつつ、本発明の実施
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、スイッチン
グ素子や磁気抵抗効果素子を構成する磁性半導体層、強
磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極
などの具体的な材料や、膜厚、形状、寸法などに関して
は、当業者が適宜選択することにより本発明を同様に実
施し、同様の効果を得ることができるものも本発明の範
囲に包含される。
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、スイッチン
グ素子や磁気抵抗効果素子を構成する磁性半導体層、強
磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極
などの具体的な材料や、膜厚、形状、寸法などに関して
は、当業者が適宜選択することにより本発明を同様に実
施し、同様の効果を得ることができるものも本発明の範
囲に包含される。
【０１５７】同様に、本発明の磁気メモリを構成する各
要素の構造、材質、形状、寸法についても、当業者が適
宜選択することにより本発明を同様に実施し、同様の効
果を得ることができるものも本発明の範囲に包含され
る。
要素の構造、材質、形状、寸法についても、当業者が適
宜選択することにより本発明を同様に実施し、同様の効
果を得ることができるものも本発明の範囲に包含され
る。
【０１５８】また、本発明は、長手磁気記録方式のみな
らず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装
置についても同様に適用して同様の効果を得ることがで
きる。
らず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装
置についても同様に適用して同様の効果を得ることがで
きる。
【０１５９】その他、本発明の実施の形態として上述し
た磁気メモリを基にして、当業者が適宜設計変更して実
施しうるすべての磁気メモリも同様に本発明の範囲に属
する。
た磁気メモリを基にして、当業者が適宜設計変更して実
施しうるすべての磁気メモリも同様に本発明の範囲に属
する。
【０１６０】
【発明の効果】以上詳述したように、本発明によれば、
電圧の印加によって所定の磁化を得ることが可能とな
り、超消費電力の磁気スイッチング素子、磁気メモリあ
るいは磁気プローブ、磁気ヘッドなどを実現することが
でき、産業上のメリットは多大である。
電圧の印加によって所定の磁化を得ることが可能とな
り、超消費電力の磁気スイッチング素子、磁気メモリあ
るいは磁気プローブ、磁気ヘッドなどを実現することが
でき、産業上のメリットは多大である。
【図１】本発明の磁気スイッチング素子の要部構成及び
その動作を説明するための概念図である。
その動作を説明するための概念図である。
【図２】磁性半導体層１０と強磁性層２０の積層順序を
反転させた構造を表す模式図である。
反転させた構造を表す模式図である。
【図３】ゲート絶縁膜と強磁性層を一体化した磁気スイ
ッチング素子を表す模式図である。
ッチング素子を表す模式図である。
【図４】本発明の磁気メモリの単位セルの書きこみ原理
を説明するための概念図である。
を説明するための概念図である。
【図５】本発明の磁気メモリの単位セルの書きこみ原理
を説明するための概念図である。
を説明するための概念図である。
【図６】本発明の磁気メモリの単位セルの書きこみ原理
を説明するための概念図である。
を説明するための概念図である。
【図７】本発明の磁気メモリの単位セルの書きこみ原理
を説明するための概念図である。
を説明するための概念図である。
【図８】図５に例示した第１のタイプのメモリ素子にお
ける書き込みを説明する模式図である。
ける書き込みを説明する模式図である。
【図９】図６に例示した第２のタイプのメモリ素子にお
ける書き込みを説明する模式図である。
ける書き込みを説明する模式図である。
【図１０】本発明の磁気メモリのマトリクス構成を例示
する模式図である。
する模式図である。
【図１１】記録層５２の平面形状及びその磁化方向を例
示する模式図である。
示する模式図である。
【図１２】強磁性一重トンネル接合を有する磁気抵抗効
果素子の断面構造を表す模式図である。
果素子の断面構造を表す模式図である。
【図１３】強磁性一重トンネル接合を有する磁気抵抗効
果素子の断面構造を表す模式図である。
果素子の断面構造を表す模式図である。
【図１４】強磁性２重トンネル接合を有する磁気抵抗効
果素子の断面構造を例示する模式図である。
果素子の断面構造を例示する模式図である。
【図１５】強磁性２重トンネル接合を有する磁気抵抗効
果素子の断面構造を例示する模式図である。
果素子の断面構造を例示する模式図である。
【図１６】強磁性２重トンネル接合を有する磁気抵抗効
果素子の断面構造を例示する模式図である。
果素子の断面構造を例示する模式図である。
【図１７】本発明の磁気メモリに採用できる読み出し用
アーキテクチャの第１の具体例を表す模式図である。
アーキテクチャの第１の具体例を表す模式図である。
【図１８】図５に例示した第１のタイプのメモリセルを
用いた単純マトリクス型の磁気メモリの具体例を表す。
用いた単純マトリクス型の磁気メモリの具体例を表す。
【図１９】磁気抵抗効果素子５０を強磁性２重トンネル
接合とした具体例を表す。
接合とした具体例を表す。
【図２０】図６に例示した第２のタイプのメモリセルを
用いた単純マトリクス型の磁気メモリの具体例を表す。
用いた単純マトリクス型の磁気メモリの具体例を表す。
【図２１】磁気抵抗効果素子５０を強磁性２重トンネル
接合とした具体例を表す。
接合とした具体例を表す。
【図２２】本発明の磁気メモリに採用できる読み出し用
アーキテクチャの第２の具体例を表す模式図である。
アーキテクチャの第２の具体例を表す模式図である。
【図２３】本発明の磁気メモリに採用できる読み出し用
アーキテクチャの第２の具体例を表す模式図である。
アーキテクチャの第２の具体例を表す模式図である。
【図２４】本発明の磁気メモリに採用できる読み出し用
アーキテクチャの第３の具体例を表す模式図である。
アーキテクチャの第３の具体例を表す模式図である。
【図２５】第１のタイプのメモリセルを用いた場合の、
本発明の磁気メモリに採用できる読み出し用アーキテク
チャの第３の具体例を表す模式図である。
本発明の磁気メモリに採用できる読み出し用アーキテク
チャの第３の具体例を表す模式図である。
【図２６】第２のタイプのメモリセルを用いた場合の本
発明の磁気メモリに採用できる読み出し用アーキテクチ
ャの第３の具体例を表す模式図である。
発明の磁気メモリに採用できる読み出し用アーキテクチ
ャの第３の具体例を表す模式図である。
【図２７】読み出し用アーキテクチャの第４の具体例を
表す模式図である。
表す模式図である。
【図２８】第１のタイプのメモリセルを用いた場合の読
み出し用アーキテクチャの第４の具体例を表す模式図で
ある。
み出し用アーキテクチャの第４の具体例を表す模式図で
ある。
【図２９】第２のタイプのメモリセルを用いた場合の読
み出し用アーキテクチャの第４の具体例を表す模式図で
ある。
み出し用アーキテクチャの第４の具体例を表す模式図で
ある。
【図３０】本発明の磁気プローブ及び磁気ヘッドの基本
構成を表す概念図である。
構成を表す概念図である。
【図３１】スイッチング素子に反強磁性層を付加した本
発明の磁気プローブ及び磁気ヘッドの基本構成を表す概
念図である。
発明の磁気プローブ及び磁気ヘッドの基本構成を表す概
念図である。
１、１Ａ〜１Ｈ 磁気スイッチング素子
１０ 磁性半導体層
２０ 強磁性体層
２２ 非磁性層
２４ 強磁性層
２６ 反強磁性層
３０ ゲート絶縁膜
４０ ゲート電極
５０ 磁気抵抗効果素子
５２ 強磁性記録層
５２ 記憶層
５４ トンネルバリア絶縁層
５６ 磁化固着層
５８ 反強磁性層
６０ バイアス印加用強磁性層
７０ 磁極
１００ 作用対象
ＡＦ 反強磁性層
ＢＦ 下地層
ＢＬ１，ＢＬ２ ビット線
Ｄ ダイオード
ＦＭ、ＦＭ１、ＦＭ２ 強磁性層
Ｍ１、Ｍ２、Ｍ３ 磁化
ＮＭ 非磁性層
ＰＢ 保護層
ＳＡ センスアンプ
ＳＬ 積層膜
ＳＴ 選択トランジスタ
ＴＢ トンネルバリア層
ＷＬ１ ワード線
Claims (10)
- 【請求項１】電圧を印加することにより常磁性状態から
強磁性状態に遷移する磁性半導体層と、 前記磁性半導体層に近接して設けられ、磁化方向が実質
的に固着された強磁性層と、 を備え、 前記磁性半導体層に電圧を印加した時に、前記強磁性層
の前記磁化方向に応じた磁化が前記磁性半導体層に形成
されることを特徴とした磁気スイッチング素子。 - 【請求項２】ゲート電極と、 電圧を印加することにより常磁性状態から強磁性状態に
遷移する磁性半導体層と、 前記ゲート電極と前記磁性半導体層との間に設けられた
ゲート絶縁膜と、 前記ゲート絶縁膜と前記磁性半導体層との間、若しくは
前記磁性半導体層の前記ゲート絶縁膜とは反対側に設け
られ、磁化方向が実質的に固着された強磁性層と、 を備え、 前記ゲート電極から前記ゲート絶縁膜を介して前記磁性
半導体層に電圧を印加した時に、前記強磁性層の前記磁
化方向に応じた磁化が前記磁性半導体層に形成されるこ
とを特徴とした磁気スイッチング素子。 - 【請求項３】ゲート電極と、 電圧を印加することにより常磁性状態から強磁性状態に
遷移する磁性半導体層と、 前記ゲート電極と前記磁性半導体層との間に設けられ、
電気的な絶縁性を有し且つ磁化方向が実質的に固着され
た強磁性層と、 を備え、 前記ゲート電極から前記強磁性層を介して前記磁性半導
体層に電圧を印加した時に、前記強磁性層の前記磁化方
向に応じた磁化が前記磁性半導体層に形成されることを
特徴とした磁気スイッチング素子。 - 【請求項４】前記強磁性層に隣接して反強磁性層が設け
られたことを特徴とする請求項１〜３のいずれか１つに
記載の磁気スイッチング素子。 - 【請求項５】前記強磁性層に隣接して、非磁性層と、強
磁性膜と、反強磁性層と、がこの順に積層され、前記強
磁性膜と前記強磁性層の磁化方向が互いに反対向きであ
ることを特徴とする請求項１〜３のいずれか１つに記載
の磁気スイッチング素子。 - 【請求項６】請求項１〜５のいずれか１つに記載の第１
の磁気スイッチング素子と、 請求項１〜５のいずれか１つに記載の第２の磁気スイッ
チング素子と、 強磁性体からなる記録層を有する磁気抵抗効果素子と、 を有するメモリセルを備え、 前記第１の磁気スイッチング素子の前記磁性半導体層に
前記磁化が形成されると、その磁化によって前記記録層
に磁化が形成され、 前記第２の磁気スイッチング素子の前記磁性半導体層に
前記磁化が形成されると、その磁化によって前記記録層
に磁化が形成されることを特徴とする磁気メモリ。 - 【請求項７】前記磁気抵抗効果素子は、強磁性体からな
る固着層と、前記記録層と前記固着層との間に設けられ
たトンネルバリア層と、を有することを特徴とする請求
項６記載の磁気メモリ。 - 【請求項８】前記第１及び第２の磁気スイッチング素子
の前記磁性半導体層に形成される前記磁化の方向は、互
いに略反対方向であることを特徴とする請求項６または
７に記載の磁気メモリ。 - 【請求項９】前記記録層は、その磁化が所定の軸に沿っ
た方向に容易となる一軸異方性を有し、前記磁化が容易
となる方向が前記第１及び第２の磁気スイッチング素子
の前記磁性半導体層に形成される前記磁化の方向と略同
一であることを特徴とする請求項８記載の磁気メモリ。 - 【請求項１０】複数の前記メモリセルがマトリクス状に
設けられ、 これらメモリセルのいずれかを選択し、そのメモリセル
の前記第１及び第２の磁気スイッチング素子のいずれか
の前記磁性半導体層に前記電圧を印加することにより、
そのメモリセルの前記磁気抵抗効果素子の前記記録層に
２値情報のいずれかに対応した磁化を書き込み可能とし
たことを特徴とする請求項６〜９のいずれか１つに記載
の磁気メモリ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397386A JP3583102B2 (ja) | 2001-12-27 | 2001-12-27 | 磁気スイッチング素子及び磁気メモリ |
| TW91137188A TW573376B (en) | 2001-12-27 | 2002-12-24 | Magnetic switching element and magnetic memory |
| KR10-2002-0083925A KR100533299B1 (ko) | 2001-12-27 | 2002-12-26 | 자기 스위칭 소자 및 자기 메모리 |
| CN02160830XA CN100407470C (zh) | 2001-12-27 | 2002-12-27 | 磁开关元件和磁存储器 |
| US10/329,535 US6807091B2 (en) | 2001-12-27 | 2002-12-27 | Magnetic switching element and a magnetic memory |
| US10/918,396 US7349247B2 (en) | 2001-12-27 | 2004-08-16 | Multi-layer magnetic switching element comprising a magnetic semiconductor layer having magnetization induced by applied voltage |
| US12/019,719 US7772630B2 (en) | 2001-12-27 | 2008-01-25 | Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397386A JP3583102B2 (ja) | 2001-12-27 | 2001-12-27 | 磁気スイッチング素子及び磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197920A true JP2003197920A (ja) | 2003-07-11 |
| JP3583102B2 JP3583102B2 (ja) | 2004-10-27 |
Family
ID=19189184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397386A Expired - Fee Related JP3583102B2 (ja) | 2001-12-27 | 2001-12-27 | 磁気スイッチング素子及び磁気メモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6807091B2 (ja) |
| JP (1) | JP3583102B2 (ja) |
| KR (1) | KR100533299B1 (ja) |
| CN (1) | CN100407470C (ja) |
| TW (1) | TW573376B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304144A (ja) * | 2003-03-18 | 2004-10-28 | Sony Corp | 磁気制御装置および磁気制御方法ならびに磁気スイッチング装置および磁気スイッチング方法ならびに磁気記憶装置および磁気記憶方法 |
| WO2005022622A1 (ja) * | 2003-08-27 | 2005-03-10 | Sony Corporation | ドライエッチング方法および磁気メモリ装置の製造方法 |
| JP2005203701A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
| JP2005259815A (ja) * | 2004-03-09 | 2005-09-22 | Japan Science & Technology Agency | 酸化物量子井戸構造及びそれを用いた光デバイス |
| WO2009048025A1 (ja) * | 2007-10-11 | 2009-04-16 | Japan Science And Technology Agency | 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ |
| JP2011512024A (ja) * | 2008-01-16 | 2011-04-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・セルおよびメモリ・デバイス |
| US20140301136A1 (en) * | 2013-04-03 | 2014-10-09 | Kabushiki Kaisha Toshiba | Magnetic memory, spin element, and spin mos transistor |
| JP2015046529A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社アルバック | 磁気抵抗素子の製造方法 |
| JP2015046528A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社アルバック | 磁気抵抗素子の製造方法 |
Families Citing this family (114)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3583102B2 (ja) * | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| US6881993B2 (en) * | 2002-08-28 | 2005-04-19 | Micron Technology, Inc. | Device having reduced diffusion through ferromagnetic materials |
| JP3684225B2 (ja) * | 2002-09-30 | 2005-08-17 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| JP2004179483A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 不揮発性磁気メモリ |
| AU2003296063A1 (en) * | 2002-12-25 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | Magnetic switching device and magnetic memory |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US7911832B2 (en) * | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| KR100612854B1 (ko) * | 2004-07-31 | 2006-08-21 | 삼성전자주식회사 | 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법 |
| US7196367B2 (en) | 2004-09-30 | 2007-03-27 | Intel Corporation | Spin polarization amplifying transistor |
| JP4535845B2 (ja) * | 2004-10-29 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2006268889A (ja) * | 2005-03-22 | 2006-10-05 | Victor Co Of Japan Ltd | 光情報記録装置 |
| US7489541B2 (en) * | 2005-08-23 | 2009-02-10 | Grandis, Inc. | Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements |
| US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
| KR100718153B1 (ko) * | 2006-02-17 | 2007-05-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
| GB2437551B (en) * | 2006-03-15 | 2008-10-15 | Toshiba Res Europ Ltd | Magnetic devices |
| US7625767B2 (en) | 2006-03-17 | 2009-12-01 | Mears Technologies, Inc. | Methods of making spintronic devices with constrained spintronic dopant |
| US20080012004A1 (en) * | 2006-03-17 | 2008-01-17 | Mears Technologies, Inc. | Spintronic devices with constrained spintronic dopant |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| JP5103259B2 (ja) * | 2008-04-22 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 磁気記憶素子及び磁気記憶装置 |
| US20110049659A1 (en) * | 2008-05-02 | 2011-03-03 | Yoshishige Suzuki | Magnetization control method, information storage method, information storage element, and magnetic function element |
| US20100103565A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing heusler alloys |
| US8196285B1 (en) | 2008-12-17 | 2012-06-12 | Western Digital (Fremont), Llc | Method and system for providing a pole for a perpendicular magnetic recording head using a multi-layer hard mask |
| US8254060B1 (en) | 2009-04-17 | 2012-08-28 | Western Digital (Fremont), Llc | Straight top main pole for PMR bevel writer |
| US8225488B1 (en) | 2009-05-22 | 2012-07-24 | Western Digital (Fremont), Llc | Method for providing a perpendicular magnetic recording (PMR) pole |
| US8450818B2 (en) * | 2009-06-18 | 2013-05-28 | Dmitri E. Nikonov | Methods of forming spin torque devices and structures formed thereby |
| US9346672B1 (en) | 2009-08-04 | 2016-05-24 | Western Digital (Fremont), Llc | Methods for fabricating damascene write poles using ruthenium hard masks |
| KR101016437B1 (ko) * | 2009-08-21 | 2011-02-21 | 한국과학기술연구원 | 스핀 축적과 확산을 이용한 다기능 논리 소자 |
| US8796794B2 (en) * | 2010-12-17 | 2014-08-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
| JP5782715B2 (ja) * | 2011-01-07 | 2015-09-24 | ソニー株式会社 | 記憶素子及び記憶装置 |
| JP5321851B2 (ja) * | 2011-03-25 | 2013-10-23 | 株式会社東芝 | 磁気発振素子及びスピン波装置 |
| US9087633B2 (en) * | 2011-12-21 | 2015-07-21 | Samsung Electronics Co., Ltd. | Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| WO2016079085A1 (en) | 2014-11-17 | 2016-05-26 | Imec Vzw | A vcma multiple gate magnetic memory element and a method of operating such a memory element |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| CN105161289A (zh) * | 2015-10-21 | 2015-12-16 | 南京大学 | 一种二维斯格明晶体的制备方法 |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10134979B1 (en) * | 2017-06-23 | 2018-11-20 | Ohio State Innovation Foundation | Strontium oxide as a tunnel barrier for spin injection and giant spin accumulation |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US20190296228A1 (en) | 2018-03-23 | 2019-09-26 | Spin Transfer Technologies, Inc. | Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| JP2021048190A (ja) * | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 磁気メモリ |
| US11069741B2 (en) | 2019-11-18 | 2021-07-20 | Western Digital Technologies, Inc. | Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same |
| US10964748B1 (en) * | 2019-11-18 | 2021-03-30 | Western Digital Technologies, Inc. | Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644277A (en) * | 1987-02-04 | 1989-01-09 | Nitto Denko Corp | Application method of putty-state epoxy resin composition |
| JP3223400B2 (ja) * | 1993-09-20 | 2001-10-29 | カシオ計算機株式会社 | 磁性半導体デバイスおよびそれを用いたアクチュエータ |
| US5701222A (en) * | 1995-09-11 | 1997-12-23 | International Business Machines Corporation | Spin valve sensor with antiparallel magnetization of pinned layers |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| JPH10206513A (ja) * | 1997-01-21 | 1998-08-07 | Toyota Central Res & Dev Lab Inc | 強磁性スピントンネル効果素子 |
| KR19990087860A (ko) * | 1998-05-13 | 1999-12-27 | 이데이 노부유끼 | 자성물질을이용한소자및그어드레싱방법 |
| JPH11330387A (ja) * | 1998-05-13 | 1999-11-30 | Sony Corp | 磁化制御方法、情報記録方法及び情報記録素子 |
| US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
| US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| JP2001196661A (ja) * | 1999-10-27 | 2001-07-19 | Sony Corp | 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子 |
| FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
| CN100466322C (zh) * | 2001-01-19 | 2009-03-04 | 松下电器产业株式会社 | 磁存储元件、其制造方法和驱动方法、及存储器阵列 |
| JP2003092440A (ja) | 2001-09-18 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 磁化スイッチ素子 |
| JP3583102B2 (ja) * | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| KR100829557B1 (ko) * | 2002-06-22 | 2008-05-14 | 삼성전자주식회사 | 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법 |
-
2001
- 2001-12-27 JP JP2001397386A patent/JP3583102B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-24 TW TW91137188A patent/TW573376B/zh not_active IP Right Cessation
- 2002-12-26 KR KR10-2002-0083925A patent/KR100533299B1/ko not_active IP Right Cessation
- 2002-12-27 US US10/329,535 patent/US6807091B2/en not_active Expired - Lifetime
- 2002-12-27 CN CN02160830XA patent/CN100407470C/zh not_active Expired - Fee Related
-
2004
- 2004-08-16 US US10/918,396 patent/US7349247B2/en not_active Expired - Fee Related
-
2008
- 2008-01-25 US US12/019,719 patent/US7772630B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304144A (ja) * | 2003-03-18 | 2004-10-28 | Sony Corp | 磁気制御装置および磁気制御方法ならびに磁気スイッチング装置および磁気スイッチング方法ならびに磁気記憶装置および磁気記憶方法 |
| WO2005022622A1 (ja) * | 2003-08-27 | 2005-03-10 | Sony Corporation | ドライエッチング方法および磁気メモリ装置の製造方法 |
| US7808026B2 (en) | 2003-08-27 | 2010-10-05 | Sony Corporation | Dry etching method and production method of magnetic memory device |
| US7473646B2 (en) | 2003-08-27 | 2009-01-06 | Sony Corporation | Dry etching method and production method of magnetic memory device |
| JP2005203701A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
| JP4543148B2 (ja) * | 2004-03-09 | 2010-09-15 | 独立行政法人科学技術振興機構 | 酸化物量子井戸構造及びそれを用いた光デバイス |
| JP2005259815A (ja) * | 2004-03-09 | 2005-09-22 | Japan Science & Technology Agency | 酸化物量子井戸構造及びそれを用いた光デバイス |
| WO2009048025A1 (ja) * | 2007-10-11 | 2009-04-16 | Japan Science And Technology Agency | 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ |
| US8310867B2 (en) | 2007-10-11 | 2012-11-13 | Japan Science And Technology Agency | Nonvolatile solid state magnetic memory and recording method thereof |
| JP2011512024A (ja) * | 2008-01-16 | 2011-04-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・セルおよびメモリ・デバイス |
| US20140301136A1 (en) * | 2013-04-03 | 2014-10-09 | Kabushiki Kaisha Toshiba | Magnetic memory, spin element, and spin mos transistor |
| US9230625B2 (en) * | 2013-04-03 | 2016-01-05 | Kabushiki Kaisha Toshiba | Magnetic memory, spin element, and spin MOS transistor |
| US9536583B2 (en) | 2013-04-03 | 2017-01-03 | Kabushiki Kaisha Toshiba | Magnetic memory, spin element, and spin MOS transistor |
| JP2015046529A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社アルバック | 磁気抵抗素子の製造方法 |
| JP2015046528A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社アルバック | 磁気抵抗素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100407470C (zh) | 2008-07-30 |
| US20080121945A1 (en) | 2008-05-29 |
| CN1430292A (zh) | 2003-07-16 |
| KR20030057374A (ko) | 2003-07-04 |
| JP3583102B2 (ja) | 2004-10-27 |
| TW200306023A (en) | 2003-11-01 |
| TW573376B (en) | 2004-01-21 |
| US20050012129A1 (en) | 2005-01-20 |
| US7772630B2 (en) | 2010-08-10 |
| US7349247B2 (en) | 2008-03-25 |
| US6807091B2 (en) | 2004-10-19 |
| KR100533299B1 (ko) | 2005-12-05 |
| US20030151944A1 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4157707B2 (ja) | 磁気メモリ | |
| JP3824600B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| JP4253225B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4080982B2 (ja) | 磁気メモリ | |
| JP4040414B2 (ja) | 磁気メモリ | |
| JP4661230B2 (ja) | 記憶素子及びメモリ | |
| JP2009094104A (ja) | 磁気抵抗素子 | |
| JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| US20020030945A1 (en) | Magnetoresistive element and magnetic memory element and magnetic head using the same | |
| JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP2006165265A (ja) | 記憶素子及びメモリ | |
| JP3836779B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| JP2007036272A (ja) | 磁気メモリ | |
| JP2007281502A (ja) | 磁気メモリ及び磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |