CN100407470C - 磁开关元件和磁存储器 - Google Patents

磁开关元件和磁存储器 Download PDF

Info

Publication number
CN100407470C
CN100407470C CN02160830XA CN02160830A CN100407470C CN 100407470 C CN100407470 C CN 100407470C CN 02160830X A CN02160830X A CN 02160830XA CN 02160830 A CN02160830 A CN 02160830A CN 100407470 C CN100407470 C CN 100407470C
Authority
CN
China
Prior art keywords
mentioned
magnetic
magnetization
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02160830XA
Other languages
English (en)
Other versions
CN1430292A (zh
Inventor
齐藤好昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1430292A publication Critical patent/CN1430292A/zh
Application granted granted Critical
Publication of CN100407470C publication Critical patent/CN100407470C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)

Abstract

提供一种磁开关元件和磁存储器。该磁开关元件具备磁化(M1)实质上已固定的强磁性层，和设置在来自上述强磁性层的磁场所波及的范围内，通过施加电压从常磁状态迁移到强磁状态的磁性半导体层(10)，其特征在于：在给上述磁性半导体层加上电压时，在上述磁性半导体层内形成与上述强磁性层的上述磁化方向对应的磁化(M2)的磁开关元件和采用设置2个磁开关元件的办法，进行对磁阻效应元件的记录层的写入的磁存储器。

Description

磁开关元件和磁存储器
(相关申请的交叉引用
本申请基于并要求2001年12月27日递交的在先日本申请2001-397386为优先权，其全部内容在此引作参考。)
技术领域
本发明涉及磁开关元件和磁存储器，更为详细地说，涉及可以通过规定在磁性半导体层中感应起来的强磁性的磁化方向，以比以前大幅度地低的功耗产生磁化的磁开关元件和使用该元件的磁存储器。
背景技术
使用磁性体膜的磁阻效应元件，可以在磁头、磁传感器等中应用，同时人们还提出了在固体磁存储器(磁阻效应存储器：MRAM(Magnetic Random Access Memory))中使用的方案。
近些年来，在把1层电介质插入到2个磁性金属层之间的夹层结构膜中，作为使电流垂直于膜面流动，利用隧道电流的磁阻效应元件，人们提出了所谓的“强磁性隧道结元件(TunnelingMagneto-Resistance effct：TMR)”的方案。在磁性隧道结元件中，从可以得到20％以上的磁阻变化率的事实(J.Appl.Phys.79，4724(1996))可知，提高了MRAM元件民用的可能性。
该强磁性隧道结元件，可以采用借助于在强磁性电极上形成0.6nm到2.0nm厚的薄Al(铝)膜之后，把其表面暴露在氧电晕放电或氧气内，形成由Al2O3构成的隧道势垒层的办法实现。
此外，人们还提出了具有把反强磁性层赋予该强磁性1重隧道结的单侧的强磁性层，把单侧作为磁化固定层的构造的强磁性1重隧道结的案(特开平10-4227号公报)。
此外，人们还提出了中间存在着已分散到电介质中的磁性粒子的强磁性隧道结，或强磁性2重隧道结(连续膜)方案(Phys.Rev.B56(10)，R5747(1997)，应用磁气学会志23，4-2，(1994)，Appl.Phys。Lett.73(19)，2829(1998)，Jpn.Appl.Phys.39，L1035(2001))。
在这些方案中，从可以得到20到50％的磁阻变化率，以及，即便是为了得到所希望的输出电压值而增加要加到强磁性隧道结元件上的电压值也可以抑制磁阻变化率的减小的事实可知，有应用于MRAM的可能性。
这些使用强磁性1重隧道结或强磁性2重隧道结的磁记录元件，具有非易失性，且写入读出时间也快达10纳秒以下，改写次数高达1015次以上这样的潜能。特别是，使用强磁性2重隧道结的磁记录元件，如上所述，由于即便是为了得到所希望的输出电压值而增加要加到强磁性隧道结元件上的电压值也可以抑制磁阻变化率的减小，故可以得到大的输出电压，作为磁记录元件显示出理想的特性。
但是，就存储器的单元大小来说，在使用1Tr(晶体管)-1TMR构造(例如，已在USP5734605号公报中公开)的情况下，却存在着尺寸不能小到半导体的DRAM(动态读写存储器)以下的问题。
为了解决该问题，人们提出了在位线与字线之间串接TMR单元和二极管的二极管型构造(USP5640343号公报)或把TMR单元配置在位线与字线之间的简单矩阵型构造(DE 19744095，WO 9914760)的方案。
但是，不论哪一种方案，在向记录层进行写入时，都要进行由电流脉冲产生的电流磁场形成的磁化反转。为此，存在着存储器的功耗大，在集成化时存在着布线的允许电流密度界限，不能大容量化的问题。
此外，由于如果写入电流的绝对值不小于1mA，则用于使电流流动的驱动器的面积就会增大，故还存在着与别的类型的非易失性固体存储器(FeRAM(强电介质存储器)、FLASH(快擦写存储器))等比较起来芯片尺寸大的问题。
发明内容
如以上所详述的那样，为了实现磁存储器的超大容量化，就需要功耗小的构造和新的写入方法。此外，在需要开关磁场的所有的用途中都存在着同样的要求。例如，即便是在磁记录磁头或磁驱动型传动机构中，如果可以不依赖于电流磁场地开关磁场，则可以实现具有从现有的构造飞跃性地进步了的性能的各种的磁性应用装置。
本发明的第1磁开关元件，具备：
磁化方向实质上已固定的强磁性层；
被设置在来自上述强磁性层的磁场所波及的范围内，采用加上电压的办法，从常磁性状态迁移到强磁性状态的磁性半导体层，
其特征在于：在把电压加到上述磁性半导体层上时，在上述磁性半导体层上形成与上述强磁性层的上述磁化方向对应的磁化。
另外，在这里，所谓“磁场所波及的范围内”，意味着在磁性半导体层与强磁性层之间产生磁相互作用的范围内，只要产生磁相互作用，除去相邻地设置磁性半导体层和强磁性层的情况下以外，还包括离开距离地设置磁性半导体层和强磁性层的情况，和在它们之间存在着非磁性层等的的情况等。
此外，本发明的第2磁开关元件，具备：
栅电极；
采用加上电压的办法，从常磁性状态迁移到强磁性状态的磁性半导体层；
设置在上述栅电极与上述磁性半导体层之间，或设置在上述磁性半导体层的与上述栅电极的相反的一侧，磁化方向实质上已固定的强磁性层，
其特征在于：在通过上述栅电极把电压加到上述磁性半导体层上时，在上述磁性半导体层上形成与上述强磁性层的上述磁化方向对应的磁化。
另一方面，本发明的磁存储器，具备存储单元，该存储单元具备：
第1磁开关元件，具有：
磁化方向实质上已固定的第1强磁性层；
被设置在来自上述第1强磁性层的磁场所波及的范围内，采用加上电压的办法，从常磁性状态迁移到强磁性状态的第1磁性半导体层，
在把电压加到上述第1磁性半导体层上时，在上述第1磁性半导体层上形成与上述第1强磁性层的上述磁化方向对应的磁化，
第2磁开关元件，具有：
磁化方向与上述第1方向不同的实质上已固定的第2强磁性层；
被设置在来自上述第2强磁性层的磁场所波及的范围内，采用加上电压的办法，从常磁性状态迁移到强磁性状态的第2磁性半导体层，
在把电压加到上述第2磁性半导体层上时，在上述第2磁性半导体层上形成与上述第2强磁性层的上述磁化方向对应的磁化，
具有由强磁性体构成的记录层的磁阻效应元件，
其特征在于：
如果可在上述第1磁开关元件的上述第1磁性半导体层上形成上述磁化，则可在上述记录层上形成与该磁化对应的磁化，
如果可在上述第2磁开关元件的上述第2磁性半导体层上形成上述磁化，则可在上述记录层上形成与该磁化对应的磁化。
此外，本发明的第2存储器，具备存储单元，该存储单元具备：
第1磁开关元件，具有：
第1栅电极，
采用加上电压的办法，从常磁性状态迁移到强磁性状态的第1磁性半导体层，以及
设置在上述第1栅电极与上述第1磁性半导体层之间，或设置在上述第1磁性半导体层的与上述栅电极的相反的一侧，磁化方向实质上已固定在第1方向上的第1强磁性层，且
在通过上述第1栅电极把电压加到上述第1磁性半导体层上时，在上述第1磁性半导体层上形成与上述第1强磁性层的上述磁化方向对应的磁化，
第2磁开关元件，具有：
第2栅电极，
采用加上电压的办法，从常磁性状态迁移到强磁性状态的第2磁性半导体层，以及
设置在上述第2栅电极与上述第2磁性半导体层之间，或设置在上述第2磁性半导体层的与上述栅电极的相反的一侧，磁化方向实质上已固定在第2方向上的第2强磁性层，且
在通过上述第2栅电极把电压加到上述第2磁性半导体层上时，在上述第2磁性半导体层上形成与上述第2强磁性层的上述磁化方向对应的磁化，
具有由强磁性体构成的记录层的磁阻效应元件，
其特征在于：
如果在上述第1磁开关元件的上述第1磁性半导体层上形成上述磁化，则在上述记录层上形成与该磁化对应的磁化，
如果在上述第2磁开关元件的上述第2磁性半导体层上形成上述磁化，则在上述记录层上形成与该磁化对应的磁化。
倘采用本发明，则可以借助于电压的施加在上述记录层上形成磁化，因而可以实现超低功耗的磁开关元件，磁存储器或磁探针、磁头等，工业上的优点很多。
附图说明
图1是用来说明本发明的磁开关元件的重要部分构成及其动作的概念图。
图2的模式图示出了使磁性半导体层10与强磁性层20的叠层顺序反转过来的构造。
图3的模式图示出了使栅绝缘膜和强磁性层一体化的磁开关元件。
图4是用来说明本发明的存储器的单位单元的写入原理的概念图。
图5是用来说明本发明的存储器的单位单元的写入原理的概念图。
图6是用来说明本发明的存储器的单位单元的写入原理的概念图。
图7是用来说明本发明的存储器的单位单元的写入原理的概念图。
图8是用来说明图5所示的第1类型的存储元件中的写入的模式图。
图9是用来说明图6所示的第2类型的存储元件中的写入的模式图。
图10的模式图示出了本发明的磁存储器的矩阵构成。
图11的模式图示出了记录层52的平面形状及其磁化方向。
图12的模式图示出了具有强磁性1重隧道结的磁阻效应元件的剖面构造。
图13的模式图示出了具有强磁性1重隧道结的磁阻效应元件的剖面构造。
图14的模式图示出了具有强磁性2重隧道结的磁阻效应元件的剖面构造。
图15的模式图示出了具有强磁性2重隧道结的磁阻效应元件的剖面构造。
图16的模式图示出了具有强磁性2重隧道结的磁阻效应元件的剖面构造。
图17的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第1具体例。
图18示出了使用图5所示的第1类型的存储单元的简单矩阵型的磁存储器的具体例。
图19示出了把磁阻效应元件50作成强磁性2重隧道结的具体例。
图20示出了使用图6所示的第2类型的存储单元的简单矩阵型的磁存储器的具体例。
图21示出了把磁阻效应元件50作成强磁性2重隧道结的具体例。
图22的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第2具体例。
图23的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第2具体例。
图24的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第3具体例。
图25的模式图示出了在使用第1类型的存储单元的情况下的、在本发明的磁存储器中可以采用的读出用构造的第3具体例。
图26的模式图示出了在使用第2类型的存储单元的情况下的、在本发明的磁存储器中可以采用的读出用构造的第3具体例。
图27的模式图示出了读出用构造的第4具体例。
图28的模式图示出了在使用第1类型的存储单元的情况下的读出用构造的第4具体例。
图29的模式图示出了在使用第2类型的存储单元的情况下的读出用构造的第4具体例。
图30的概念图示出了本发明的磁探针和磁头的基本构成。
图31的概念图示出了向开关元件附加了反强磁性层的本发明的磁探针和磁头的基本构成。
具体实施方式
图1是用来说明本发明的磁开关元件的重要部分构成及其动作的概念图。
就是说，如同图(a)所示，本发明的磁开关元件，具有把磁性半导体层10、强磁性层20和栅绝缘膜30和栅电极40叠层起来的构造。
磁性半导体层10，是由具有磁性方面的性质和半导体方面的性质，且这两个性质具有强的相关的物质构成的层。具体地说，可以举出向III-V族化合物半导体或II-VI族化合物半导体等的半导体中，添加锰(Mn)或铬(Cr)等的元素的层。
这样的磁性半导体，在不施加电压的状态下，显示常磁性的性质。这是因为由于所含的锰(Mn)或铬(Cr)等的磁性元素的浓度低，这些磁性元素间的相互作用弱的缘故。
相对于此，当给这样的磁性半导体加上电压时，就会感应强磁性(Nature 408，944(2000))。这被认为是借助于加上电压，使磁性半导体中的电子或空穴的浓度变化，已添加进去的锰或铬等的磁性元素间的相互作用变得显著起来的结果。
作为磁性半导体层10的材料，例如，可以使用向(InMn)As、(Ga，Mn)As、(Zn，Mn)Te、GaN、ZnO、TiO2等的宽能带间隙半导体中掺进了过渡性金属的材料系，或(Cd1-xMnx)GeP2、CrAs、(Ga，Cr)As等。
取决于要向宽能带间隙半导体中掺入的过渡性金属的种类和浓度，磁性半导体就可以实现反强磁性、常磁性、强磁性等各种各样的磁状态，作为本发明的磁性半导体层10，可以得到感应强磁性的半导体层。
例如，采用给(InMn)As弱磁性半导体加上电压的办法，控制(InMn)As中的空穴，使得产生锰(Mn)自旋间的相互作用，借助于此，就可以感应强磁性。
在本发明中，如图1所示，可以通过栅绝缘膜30由栅电极40加上电压。倘采用该构成，由于电流不向开关元件中流，故与现有的产生电流磁场的元件比较，可以大幅度地减小功耗。
但是，如果仅仅给磁性半导体层10加上电压，则不可能一直到在那里被感应的磁化的方向都进行控制。相对于此，在本发明中，采用使之与强磁性层20相邻的办法，来控制被磁性半导体层10感应的强磁性的磁化方向。
就是说，如图1(b)所示，在本发明的磁开关元件中，与磁性半导体层10相邻地设置具有磁化M1的强磁性层20。在该状态下，若通过栅绝缘膜30给栅电极30加上电压，电压被加到磁性半导体层10上，感应强磁性。然后，在这里产生的磁化M2，借助于相邻的强磁性层20的磁化M1的作用，就可以与之在同一方向上形成。这样一来，就可以在磁性半导体层10中感应规定的方法的磁化M2，并使该磁场作用到作用对象100上。
在这里，作用对象100，例如是磁存储器的记录层或磁记录媒体，或者，是把磁化M2用做磁探针的情况下的对象物等。此外，作用对象100，也可以设置在磁性半导体层10内感应出来的磁化M2所波及的范围内。因此，如同图所示，也可以配置在例如磁性半导体层10的下表面附近，而不配置在其端面附近。
如上所述，倘采用本发明，采用给栅电极40加上电压的办法，就可以在磁性半导体层10内感应规定的方向的磁化，可以实现可以以低功耗控制磁化的ON/OFF的开关元件。
此外，图1所示的构成，是本发明的开关元件的基本的概念图，对于其各个要素来说，可以加以种种的变形。例如，就如要在后边细说的那样，采用在强磁性层20和栅绝缘膜30之间，再使反强磁性层和强磁性层进行叠层的办法，就可以使磁化方向反转，或再插入非磁性层等的各种的变形。
此外，至于各个要素的叠层顺序，也不限于图1，例如，如图2所示，也可以使磁性半导体层10和强磁性层20的叠层顺序反转过来。在该情况下，也可以采用通过栅绝缘膜30给磁性半导体层10加上电压的办法，感应强磁性，该磁化M2也可以沿着相邻的强磁性层20的磁化M1的方向形成。因此，可以对设置在磁性半导体层10的附近的作用对象100开关磁化M2。
此外，在图1中，也可以使栅绝缘膜30和强磁性层20一体化。
图3的模式图示出了已使栅绝缘膜30和强磁性层20一体化的磁开关元件。就是说，如使用既是电绝缘材料，又具有强磁性的材料，则可以把强磁性层20和栅绝缘膜30形成为一体化。作为这样的材料，例如，可以举出铁氧体等的氧化铁系的磁性材料等。
以下，作为本发明的磁开关元件的应用例，首先，对用本发明的磁开关元件构成的磁存储器进行说明。
图4到图7是用来说明本发明的存储器的单位单元的写入原理的概念图。
首先，图4和图5所示的构造，是本发明的第1类型的元件构成，是把本发明的开关元件对存储器记录元件的记录层直接地进行配置的构成。就是说，本发明的开关元件1A、1B在强磁性层52的两侧形成，在强磁性层52的中央附近按照绝缘性的隧道势垒54和强磁性层56的顺序进行叠层构成磁阻效应元件50。即，强磁性层52起着记录层(自由层)的作用，强磁性层56则起着磁化固定层(钉扎层)的作用。
在这里，在一对磁开关元件1A、1B中，强磁性层20分别具有方向相反的磁化M1。因此，在给栅电极40加上电压时在这些磁性半导体层10、10中产生的磁化M2的方向，也与这些强磁性层20、20的磁化方向对应地变成方向相反。
即，可以与究竟给开关元件1A和1B中的哪一个加上电压对应起来地选择对本身为TMR元件的记录层的强磁性层52的写入磁化M2的方向，使得2值信息的写入成为可能。
而且，就如前边对于图1所说的那样，倘采用本发明，由于可以使之产生磁场而不流动电流，故可以飞跃地降低功耗。
在这里，作为磁阻效应元件50，可以使用具有由至少2层的强磁性层52、56和至少1层的隧道势垒绝缘层54构成的强磁性隧道结的元件。若使用强磁性隧道结，则采用改变磁性层的自旋极化率的办法，除去可以控制信号输出之外，在可以采用改变隧道势垒绝缘层的厚度或势垒高度的办法控制结电阻这一点上是有利的。
此外，在这些磁阻效应元件50中，理想的是与强磁性层(钉扎层)56靠近地设置反强磁性层58。因为借助于反强磁性层58可以确实地固定钉扎层56的磁化方向。
如上所述，为了借助于已赋予反强磁性层58的钉扎层56的磁化自旋的方向究竟是记录层52的磁化自旋的方向平行还是反平行来改变结电阻，采用检测信号输出的办法，就可以容易地读出记录层52的自旋信息。
此外，为了用本发明的开关元件进行写入，磁阻效应元件50的强磁性记录层52，理想的是具有一轴各向异性。这是因为可以使写入磁化自旋的方向稳定的缘故。
其次，在图5所示的具体例的情况下，开关元件1C，虽然具有与图4所示的构成同样的构成，但是，开关元件1D，却具有从磁性半导体层10开始按照顺序把强磁性层20、非磁性层22、强磁性层22、强磁性层24、反强磁性层26叠层起来的构造。如上所述，采用把非磁性层22到反强磁性厂26组合起来的办法，就可以使控制磁性半导体层10的磁化方向的强磁性层20的磁化M1的方向，对开关元件1C反转。因此，在考虑对强磁性层的磁化固定工艺的情况下，可以得到使得制造变成容易起来这样的优点。
另一方面，图6和图7所示的构造，是本发明的第2类型的元件构成，开关元件1E到1H，具有用来对磁阻效应元件50的记录层52施加偏置磁场的强磁性层60。
在图6所示的存储元件的情况下，开关元件1E的主要部分，具有图4和图5所示的开关元件1A和1C同样的层构造。此外，开关元件1F的主要部分，具有与开关元件1D同样的层构造。
因此，采用给这些开关元件1E、1F中的任何一个加上电压的办法，在各自的磁性半导体层10中形成方向相反的磁化M2中的任何一个，采用通过强磁性层60使该磁化作用到TMR元件的记录层52上的办法，就可以自由地写入2值信息。
此外，在图7所示的存储元件的情况下，偏置施加用强磁性层60被设置在磁性半导体层10和栅绝缘膜30之间。在该情况下，磁性半导体层10，也借助于电压的施加，在强磁性层20的磁化M1的方向上形成磁化M2，借助于该磁化在强磁性层60上形成磁化，借助于该偏置磁场可以自由地向记录层52写入2值信息。
此外，在图7所示的构造中，也可以使栅绝缘膜30和强磁性层20一体化。就是说，如使用既是电绝缘材料，而且具有强磁性的材料，则可以把强磁性层20和栅绝缘膜30形成为一体化。作为这样的材料，例如，可以举出铁氧体等的氧化铁系的磁性材料等。
如图4到图7所示，倘采用本发明，归因于使来自本发明的开关元件1A到1H的磁场作用到存储器记录层52上，就可以借助于电压而不是电流使自旋反转。作为其结果，可以实现大幅度地降低功耗的磁存储器。
另外，在图4到图7所示的具体例中，作为本身为存储器记录元件的磁阻效应元件，设置有强磁性隧道结TMR(强磁性1重隧道结)。但是，只要记录层是由可进行开关的强磁性层构成的记录层，本发明也可以使用其它的构造的存储元件而不限于TMR元件。
图8是用来说明图5所示的第1类型的存储元件中的写入的模式图。就是说，在同图所示的存储元件的情况下，在TMR元件50的磁化固定层56上，连接有在对纸面平行方向上布线的位线BL1，在记录层52上则连接有在对纸面垂直的方向上布线的位线BL2。
在这里，图8(a)和(b)表示写入2值信息之内的‘0’的情况，图8(c)和(d)表示写入2值信息之内的‘1’的情况。
在改写存储单元的自旋信息时，要给开关元件1C或1D加上负电压，或给位线BL1或BL2A加上正电压。这样一来，就可以向磁性半导体层10内注入空穴，磁性半导体层10进行从常磁性状态向强磁性状态的磁性相转移。这时，磁性半导体层10(强磁性状态)的自旋方向，结果就变成借助于被设置为与磁性半导体层10接近的强磁性层20之间的磁相互作用，规定在强磁性体层20的磁化M1的方向上。
在第1类型的存储元件的情况下，由于存储单元的记录层52也与该磁性半导体层10接连，故结果就变成存储单元的记录层52，也借助于记录层52与磁性半导体层10之间的磁相互作用，规定在磁性半导体层10的自旋M2的方向上。
图9是用来说明图6所示的第2类型的存储元件中的写入的模式图。对于同图来说，对于那些与图1到图8所述的要素同样的要素，赋予同一标号而省略详细的说明。
在图9所示的具体例的情况下，与磁性半导体层10相邻地设置有用来向记录层52施加偏置磁场的强磁性层60。因此，就可以借助于磁性半导体层10与偏置施加用强磁性层60之间的相互作用，规定偏置施加用强磁性层60的自旋的方向，借助于来自偏置施加用强磁性层60的杂散磁场，对存储单元的记录层52加上偏置磁场，使记录层52进行自旋反转。
在图8和图9所示的构造的情况下，在开关元件1D、1F中，为了规定为规定磁性半导体层10的磁化自旋M2的方向而设置的强磁性层20的磁化自旋M1的方向，附加上反强磁性层26，并通过强磁性层24和非磁性层22进行叠层。如果作成这样的构造，则可以使强磁性层20的固定自旋的方向，对于相向的开关元件1C、1E的强磁性层20的固定自旋方向，可以容易地反转180度，
图10的模式图示出了本发明的磁存储器的矩阵构成。就是说由开关元件1和磁阻效应元件50构成的存储单元，如同图所示，被配置在矩阵状地布线的位线BL1、BL2与字线WL1、WL2的交叉点的位置上。
然后，采用给这些位线或字线加上适宜的规定的电压的办法，在与磁阻效应元件50组合起来的一对开关元件中的任何一个的磁性半导体层10内感应强磁性，形成规定的磁化自旋。然后，借助于该磁化自旋，就可以使相邻的磁阻效应元件50的记录层的磁化反转以实施写入。
此外，为了读出磁阻效应元件50的记录信息，选择位线BL1和BL2，检测向已连接到它们上的磁阻效应元件流入的读出电流。作为用来进行读出的具体的构造，就如要在后边讲述的那样，可以使用使用MOS开关或二极管等的构造，在矩阵状地配置的位线和字线的周边部分具有选择用晶体管的构造(简单矩阵型)等。
若使用本发明的磁开关元件，则可以采用通过栅绝缘膜30施加栅电压的办法来控制磁阻效应元件50的记录层52的磁矩的方向。作为结果，可以用电压而不是用电流进行写入，功耗显著地减小，与此同时，还可以实现外围电路的规模和尺寸也缩小了的小型高性能的固体磁存储器。
另外，在本发明中使用的磁阻效应元件50的记录层52的磁化方向，如后所述，并非一定是直线状。
图11(a)到(f)的模式图示出了记录层52的平面形状及其磁化方向。
磁阻效应元件的记录层52，如同图所示，可以具有种种的形状，可在这里形成的磁化M3，可根据该形状形成多种多样的‘边沿区’。就是说，磁记录层52，例如，如同图(a)所示，可以作成把突出部分附加在长方形的一方的对角两端上的形状，或同图(b)所示的平行四边形、同图(c)所示的菱形、同图(d)所示的椭圆形、(e)边沿倾斜型、(f)把长方形的四个犄角45度角地切掉的大鼓型(采用作成该(f)的形状的办法，可以显著地减小开关磁场)等的各种的形状。因此，在同图(a)和(b)那样的非对称形状的情况下，磁化M3借助于边沿区的形成进行弯曲而不是直线状。在本发明中，也可以使用具有象这样地弯曲的磁化M3的记录层。这些非对称形状，采用把在光刻中使用的原版的图形形状作成非对称形状的办法，就可以容易地制作。
另外，在使磁记录层52图形化为在图11(a)到(c)或(e)到(f)中所示的形状的情况下，虽然在很多情况下都把犄角部分变成圆角，但是实际上也可以象这样地把犄角部分形成为圆角。
此外在这里，磁阻效应元件的磁记录层52的宽度W和长度L之比L/W，理想的是大于1.2，把一轴各向异性赋予长度L的方向，是理想的。这是因为可以确实且容易地把磁化M3的方向规定为彼此相反的2个方向的缘故。
其次，对可以在本发明的磁存储器中使用的磁阻效应元件的剖面构造进行说明。
图12和图13的模式图示出了具有强磁性1重隧道结的磁阻效应元件的剖面构造。
就是说，在图12的磁阻效应元件的情况下，在基底层BF的上边，按照反强磁性层AF、强磁性层FM1、隧道势垒层TB、强磁性层FM2、保护层PB的顺序进行叠层。与反强磁性层AF相邻地叠层的强磁性层FM1起着固定层(钉扎层)的作用，叠层在隧道势垒层TB的上边的强磁性层FM2则起着记录层(自由层)的作用。
在图13的磁阻效应元件的情况下，在隧道势垒层TB的上下，分别设置有把强磁性层FM和非磁性层NM和强磁性层FM叠层起来的叠层膜SL。在该情况下，设置在反强磁性层AF和隧道势垒层TB之间的叠层膜SL也起着固定层的作用，设置在隧道势垒层TB的上边的叠层膜SL也起着记录层的作用。
图14到图16的模式图示出了具有强磁性2重隧道结的磁阻效应元件的剖面构造。对于这些图来说，对于那些与在前边对图12和图13说明的要素相同的要素，赋予同一标号而省略详细的说明。
在图14到图16所示的构造的情况下，任何一个构造都设置有2层的隧道势垒层TB，在其上下则设置有强磁性层FM或强磁性层FM和非磁性层NM之间的叠层膜SL。在这里所示的2重隧道结元件的情况下，与上下的反强磁性层AF相邻地叠层起来的强磁性层FM或叠层膜起着磁化固定层的作用，设置在2重的隧道势垒层TB之间的强磁性层FM或叠层膜SL则起着记录层的作用。
若采用这样的2重隧道结，则在可以增大对记录层的磁化方向的电流变化这一点在上是有利的。
另外，在本发明的磁存储器中使用的磁阻效应元件，并不限于图12到图16所示的元件，除此之外，例如，还可以使用使第1强磁性层和非磁性层和第2强磁性层叠层起来的所谓的‘自旋阀构造’的磁阻效应元件等。
在作为磁阻效应元件采用不论哪一种构造的情况下，也都可以把一方的强磁性层用做实质上固定磁化方向的‘磁化固定层(有时候也被称为‘钉扎层’)。把另一方的强磁性层用做借助于加上来自外部的磁场而使磁化方向可变的‘磁记录层(自由层)’。
此外，就如在后边所详述的那样，取决于读出方式，也可以把与反强磁性层相邻地设置的强磁性层用做记录层。
在这些磁阻效应元件中，作为可以用做磁化固定层的强磁性体，例如，可以使用Fe(铁)、Co(钴)、Ni(镍)或它们的合金、自旋极化率大的铁磁矿、CrO2、RXMnO3-y(其中，R表示稀土类，X表示Ca(钙)、Ba(钡)、Sr(锶)中的任何一者)等的氧化物，或NiMnSb(镍锰锑)、PtMnSb(铂锰锑)、Co2MnGe、Co2MnSi等的都斯勒合金。
此外，在磁固定层中，作为磁性半导体，可以使用向(InMn)As、(Ga，Mn)As、(Zn，Mn)Te、GaN、ZnO、TiO2等的宽能带间隙半导体中掺进了过渡性金属的材料系或(Cd1-xMnx)GeP2、CrAs、(Ga，Cr)As等。
取决于要向宽能带间隙半导体中掺入的过渡性金属的种类和浓度，磁性半导体就可以实现反强磁性、常磁性、强磁性等各种各样的磁状态，图12到图16所示的磁阻效应元件中的强磁性层、反强磁性层、非磁性层，也可以使用磁性半导体。
此外，对于磁性半导体，也可以使用采用以小浓度掺入磁性元素的办法作成使得仅仅在加上电压注入了电子或空穴时才显示出磁性的磁性半导体，以ZnO为例，例如，若向ZnO掺进Mn，则可以得到反强磁性，若掺进V、Cr、Fe、Co或Ni，则可以得到强磁性，若掺进Ti或Cu，则可以得到常磁性。
此外，在向GaN掺进了Mn的情况下，由于Ga是3价，Mn是2价，故就自动地也掺进了空穴，就没有必要象ZnO那样掺进空穴。因而，在已向GaN中掺进了Mn的情况下，就将变成强磁性。
由这些材料构成的磁化固定层，理想的是具有一方向各向异性。此外，其厚度理想的是0.1nm到100nm。此外，该强磁性层的膜厚，必须是不会变成超常磁性那种程度的厚度，更为理想的是大于0.4nm。
此外，用做磁化固定层的强磁性层，理想的是，附加上反强磁性膜后进行固定。作为这样的反强磁性膜，可以举出Fe(铁)-Mn(锰)、Pt(铂)-Mn(锰)、Pt(铂)-Cr(铬)-Mn(锰)、Ni(镍)-Mn(锰)、Ir(铱)-Mn(锰)、NiO(氧化镍)、Fe2O3(氧化铁)、或前边所说的磁性半导体等。
此外，还可以向这些磁性体中掺进Ag(银)、Cu(铜)、Au(金)、Al(铝)、Mg(镁)、Si(硅)、Bi(铋)、Ta(钽)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(钯)、Pt(铂)、Zr(锆)、Ir(铱)、W(钨)、Mo(钼)、Nb(铌)、H(氢)等非磁性元素，以调节磁学特性，除此之外，还可以调节结晶性、机械特性、化学特性等的各种物性。
另一方面，作为磁化固定层，也可以使用强磁性层与非磁性层之间的叠层膜。例如，可以使用在图3等中所示的那种强磁性层/非磁性层/强磁性层这样的3层构造。在该情况下，通过非磁性层使反强磁性的层之间的相互作用作用到两侧的强磁性层上是理想的。
说得更具体点，作为把磁性层固定到一个方向上的方法，以Co(Co-Fe)/Ru(钌)/Co(Co-Fe)、Co(Co-Fe)/Ir(铱)Co(Co-Fe)、Co(Co-Fe)/Os(锇)/Co(Co-Fe)、磁性半导体强磁性层/磁性半导体非磁性层/磁性半导体强磁性层等的3层构造的叠层膜为磁化固定层，再与之相邻地设置反强磁性膜，是理想的。
作为该情况下的反强磁性膜，有和前边所说的反强磁性膜同样，可以使用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3、磁性半导体等。若使用该构造，除去可以进行磁化固定层的磁化牢固地固定磁化之外，还可以减小(或调节)来自磁化固定层的杂散磁场，采用改变要形成磁化固定层的2层的强磁性层的膜厚的办法，可以调整磁记录层(自由层)的磁化漂移。
另一方面，作为磁记录层(自由层)的材料，与磁化固定层同样，例如，也可以使用Fe(铁)、Co(钴)、Ni(镍)或它们的合金、自旋极化率大的铁磁矿、CrO2、RXMnO3-y(其中，R表示稀土类，X表示Ca(钙)、Ba(钡)、Sr(锶)中的任何一者)等的氧化物，或NiMnSb(镍锰锑)、PtMnSb(铂锰锑)、Co2MnGe、Co2MnSi等的都斯勒合金，或前边所说的各种磁性半导体。
作为由这些材料构成的磁记录层的强磁性层，理想的是具有对于膜面大体上平行的方向的一轴各向异性。此外，其厚度理想的是0.1nm到100nm。此外，该强磁性层的膜厚，必须是不会变成超常磁性那种程度的厚度，更为理想的是大于0.4nm。
此外，作为磁记录层，也可以使用软磁性层/强磁性层这样的2层构造，或强磁性层/软磁性层/强磁性层这样的3层构造。作为磁记录层，使用强磁性层/非磁性层/强磁性层这样的3层构造，或强磁性层/非磁性层/强磁性层/非磁性层/强磁性层这样的5层构造，采用对强磁性层的层间的相互作用的强度进行控制的办法，即便是作为存储单元的磁记录层的单元宽度变成亚微米以下，也可以得到可以不增大电流磁场的功耗这样的更为理想的效果。在5层构造的情况下，若用软磁性层或非磁性元素把中间强磁性层分断开来的强磁性层则更为理想。
在磁化记录层中，也可以掺进Ag(银)、Cu(铜)、Au(金)、Al(铝)、Mg(镁)、Si(硅)、Bi(铋)、Ta(钽)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(钯)、Pt(铂)、Zr(锆)、Ir(铱)、W(钨)、Mo(钼)、Nb(铌)、H(氢)等非磁性元素，以调节磁学特性，除此之外，还可以调节结晶性、机械特性、化学特性等的各种物性。
另一方面，在作为磁阻效应元件使用TMR元件的情况下，作为设置在磁化固定层与磁化记录层之间的隧道势垒层TB的材料，可以使用Al2O3(氧化铝)、SiO2(二氧化硅)、MgO(氧化镁)、AlN(氮化铝)、BiO2(氧化铋)、MgF2(氟化镁)、CaF2(氟化钙)、SrTiO2(氧化钛·锶)、AlLaO3(氧化镧铝)(该La也可以用Hf、Er等别的稀土族元素取代)、Al-N-O(氧化氮化铝)、非磁性半导体(ZnO、InMn、GaN、GaAs、TiO2、Zn、Te或向它们中掺进了过渡性金属的非磁性半导体)等。
这些化合物，从化学计量比上没有必要是完全正确的组成，即便是存在着氧元素、氮元素、氟元素等的缺损，或者过不足也没有关系。此外，该绝缘层(电介质层)的厚度，理想的是要薄到可以流过隧道电流那样的程度，但是实际上理想的是要小于10nm。
这样的磁阻效应元件，可以用各种溅射法、蒸镀法、分子束外延生长法、CVD法等通常的薄膜形成装置，在规定的衬底上边形成。在该情况下的衬底，例如，可以使用Si(硅)、SiO2(二氧化硅)、Al2O3(氧化铝)、尖晶石、AlN(氮化铝)、GaAs、GaN等的各种衬底。
此外，在衬底上边，作为基底层或保护层等，也可以设置由Ta(钽)、Ti(钛)、Pt(铂)、Pd(钯)、Au(金)、Ti(钛)/Pt(铂)、Ta(钽)/Pt(铂)、Ti(钛)/Pd(钯)、Ta(钽)/Pd(钯)、Cu(铜)、Al(铝)-Cu(铜)、Ru(镥)、Ir(铱)、Os(锇)、GaAs、GaN、ZnO、TiO2等的半导体基底等构成的层。
此外，作为偏置用磁性层、固定用强磁性层，也可以向Fe、Co、Ni或它们的合金中掺进Pt、Pd等的元素，作成半硬膜。
以上，对本发明在磁存储器中的磁阻效应元件、开关元件的配置关系、材料进行了说明。
其次，举出具体的例子对本发明的磁存储器的单元构造进行说明。
首先，对可以在本发明的磁存储器中采用的读出用构造的第1具体例进行说明。
图17到图21的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第1具体例。就是说，同图示出了存储器阵列的剖面构造。对于这些图来说，对于那些与在前边就图1到图16所述的要素同样的要素，赋予同一标号而省略详细的说明。
在该构造中，是在矩阵状地布线的读出用位线BL1、BL2上连接有多个磁阻效应元件C的、所谓的‘简单矩阵型’的读出构造。
在进行读出时，采用用选择晶体管ST选择位线BL1和BL2的办法，就可以使读出电流向目的磁阻效应元件50流以便用读出放大器SA进行检测。
图18示出了使用图5所示的第1类型的存储单元的简单矩阵型的磁存储器的具体例。
此外，图19示出了把磁阻效应元件50作成强磁性2重隧道结的具体例。
另一方面，图20示出了使用图6所示的第2类型的存储单元的简单矩阵型的磁存储器的具体例。
此外，图21示出了把磁阻效应元件50作成强磁性2重隧道结的具体例。
在图17到图21的所示的任何一个构造中，向记录层的写入，都采用给栅电极40加上电压，向磁性半导体层10内注入电子或空穴的办法进行。
其次，图22和图23的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第2具体例。就是说，该具体例是作为读出用构造使用CMOS的情况下的构造例。
在使用CMOS的情况下，通过使下部选择晶体管ST变成ON，通过位线BL1向磁阻效应元件50流读出电流来进行读出。另一方面，写入则要通过向任何一个开关元件的栅电极40加上电压，向磁性半导体层10内注入空穴来进行。在这里，图22、图23分别示出了使用第1和第2类型的存储单元的情况。
图24到图26的模式图示出了在本发明的磁存储器中可以采用的读出用构造的第3具体例。就是说，在该构造中，对于读出用位线BL1并联地连接有多个磁阻效应元件50。
在读出时，分别用选择晶体管ST选择已连接到作为默读发磁阻效应元件50上的位线BL1和BL2，用读出放大器SA检测电流。二极管D，具有在这些的读出时，切断通过布线为矩阵状的其它的磁阻效应元件50C流动的迂回电流的作用。
写入，采用给任何一个开关元件的栅电极40加上电压，向磁性半导体层10内注入电子或空穴的办法进行。
在这里，图25、图26分别示出了使用第1、第2类型的存储单元的情况。
其次，对可以在本发明的磁存储器中使用的构造的第4具体例进行说明。
图27到图29的模式图示出了读出用构造的第4具体例。就是说，同图示出了存储器阵列的剖面构造。
在该构造中，作成在读出用位线BL1和读出用位线BL1之间并联地连接有多个磁阻效应元件C的‘梯子型’的构成。
写入，采用给与磁阻效应元件50组合起来的任何一个开关元件的栅电极40加上电压，向其磁性半导体层10内注入电子或空穴的办法进行。在这里图28、图29分别示出了使用第1、第2类型的存储单元的情况。
另一方面，在读出时，则要给位线BL2间加上电压。这样一来，电流就会向在它们之间并联连接起来的所有的磁阻效应元件50中流，边用读出放大器SA检测该电流的合计，边给与目的的磁阻效应元件50对应的开关元件加上写入电压，在规定的方向上改写目的磁阻效应元件50的磁记录层52的磁化。采用检测这时的电流变化的办法，就可以进行记录在目的磁阻效应元件的记录层52中的2值信息的读出。
就是说，如果改写前的磁记录层52的磁化方向与改写后的磁化方向是同一的，用读出放大器SA检测出来的电流就不会变化。但是，在在改写前后磁记录层52的磁化方向进行了反转的情况下，被读出放大器SA检测出来的电流就会取决于磁阻效应元件而变化。这样一来就可以读出改写前的磁记录层52的磁化方向，就是说可以读出存储数据。
但是，该方法，与在读出时使存储数据变化的、所谓的‘破坏性读出’对应。
相对于此，在把磁阻效应元件的构成作成磁化自由层/绝缘层(非磁性层)/磁记录层这样的构造的情况下，所谓的  ‘非破坏性读出’是可能的。就是说，在使用该构造的磁阻效应元件的情况下，采用把磁化方向记录在磁记录层上，在读出时，使磁化记录层的磁化方向适宜变化以比较读出电流的办法，就可以读出磁记录层的磁化方向。但是，在该情况下，必须要设计为使得磁化自由层的磁化反转磁场变得比磁记录层的磁化反转磁场小。
其次，对使用本发明的开关元件的磁探针和磁头进行说明。
图30的概念图示出了本发明的磁探针和磁头的基本构成。对同图来说，对于那些与图1到图29所述的要素同样的要素，赋予同一标号而省略详细的说明。
本发明的磁探针，在磁极70的两侧设置有一对开关元件。在同图所示的具体例的情况下，这些开关元件，相当于图1所示的开关元件。在这些开关元件中，强磁性层20的磁化M1已固定在彼此相反的方向上。因此，在给磁性半导体层10加上电压并感应起强磁性时，在各自的磁性半导体层10内形成的磁化M2的方向也与它们对应地变成相反的方向。借助于该磁化M2，就可以在磁极70上形成磁化，其杂散磁场M3就会加到作用对象100上。
在进行本发明的磁探针的动作时，要给V0-V1间或V0-V2间中的任何一者间加上规定的电压。这样一来，一对开关元件中的任何一方的磁性半导体层10就会形成磁化M2，就会从磁极70给作用对象100加上规定的方向的磁场。作为作用对象100，例如若使用磁记录媒体，则该磁探针就可以用做写入时的磁头。在该情况下，由于在写入磁场的形成时电流不会流动，故也可以大幅度地减小功耗，驱动电路的容量和规模也可以减小。
此外，该磁探针不仅在磁头中，在目的为加上磁场的所有的用途中应用都可以收到同样的效果。
此外，图31所示的构造只不过是一个例子，例如，如图31所示，给开关元件附加上反强磁性层的构造，或除此之外使图6到图30所示的任何一种构造进行变形的构造，也都包括在本发明的范围内。
[实施例]
以下，参照实施例对本发明的实施形态更详细地进行说明。
(实施例1)
首先，作为本发明的实施例1，对以图18所示的简单矩阵构造的存储器阵列为基本，制作1个存储单元，确认了第1类型的存储单元的动作原理的例子进行说明。
对该磁存储器的构造，如果沿着其制造步骤进行说明，则如下所述。
在未画出来的衬底上边，首先，作为下层的位线BL1，用双金属镶嵌法制作由Cu构成的厚度1微米的布线层。然后，在用CVD法制作了绝缘层之后进行CMP(化学机械抛光)，进行平坦化。之后，用溅射法形成具有强磁性1重隧道结构造的TMR的叠层构造膜。其各层的材质和层厚，从下侧开始，依次作成Ta(10nm)/Ru(3nm)/Ir-Mn(8nm)/CoFe(3nm)/Ru(1nm)/CoFe(3nm)/AlOx(1nm)/CoFeNi(2nm)/Ru(5nm)。
其次，采用把最上层的W层用做硬掩模，用使用腐蚀气体的RIE(反应性离子刻蚀)一直到下侧的基底为止对叠层构造膜进行刻蚀的办法，制作TMR元件的孤立图形。
然后，作为绝缘体，用低温TEOS(Tetra Ethyl Ortho Silicate，四乙基原硅酸盐)法淀积SiOx并用CMP进行平坦化之后，剩下约1.5nm的Ru，用成膜、图形化，形成强磁性记录层CoFeNi(2nm)/Ru(1.5nm)/Ta(3nm)。这时，磁记录层由CoFeNi(2nm)(面积小)/Ru(1.5nm)/CoFeNi(2nm)(面积大)构成，通过Ru层起着强磁性的相互作用。
之后，在图形化后的CoFeNi/Ta的上边，用低温TEOS工艺成膜SiO2后，对SiO2进行RIE，一直到Ta为止剥离了图18所示的构造的左侧半面之后，用溅射装置、低温MBE(分子束外延)，从下侧开始依次形成磁性半导体(GaMn)N(20nm)/CoFe(3nm)/IrMn(8nm)/Ta(3nm)/SiO2(300nm)/Ru(10nm)这样的叠层构造。
其次，用同样的方法，把Ru用做硬掩模制作图18所示的构造的左侧的开关元件。接着，用同样的方法形成了本身为右侧的开关元件的磁性半导体(GaMn)N(20nm)/CoFe(3nm)/IrMn(8nm)/Ta(3nm)/SiO2(300nm)/Ru(10nm)之后，用SiO2覆盖并用CMP进行了平坦化之后，形成通孔，形成栅电极和位线BL2。
然后，导入可施加磁场的热处理炉内，向TMR元件的磁记录层导入一轴各向异性，向TMR元件、开关元件的磁记录层导入一方向各向异性。
在象这样地制作的本发明的磁存储器中，为了确认开关元件的原理，给栅电极40加上电压，测定了TMR元件的信号输出。其结果是，当给2个开关元件交互地施加电压时，可以确认MR比变化37％，验证了本发明的磁存储器的效果。
(实施例2)
其次，作为本发明的实施例2，对以图20所示的简单矩阵构造的存储器阵列为基本，制作1个存储单元，并确认了第2类型的存储单元的动作原理的例子进行说明。
在未图示的衬底上，首先，作为下层的位线BL1，用双金属镶嵌法制作由Cu构成的厚度1微米的布线层。然后，在用CVD法制作了绝缘层之后进行CMP(化学机械研磨)，进行平坦化。之后，用溅射法形成具有强磁性1重隧道结构造的TMR的叠层构造膜。其各层的材质和层厚，从下侧开始，依次为Ta(2nm)/Ru(3nm)/Pt-Mn(12nm)/CoFe(2.5nm)/Ru(1nm)/CoFe(3nm)/AlOx(1nm)/CoFeNi(1.8nm)/Ru(1.5nm)/CoFeNi(1.8nm)/Ta(9nm)/Ru(30nm)。其次，采用把最上层的层用做硬掩模，用使用氯系的腐蚀气体的RIE(反应性离子刻蚀)一直到下侧的Ru/Ta/Cu布线层BL1为止对叠层构造膜进行刻蚀的办法，制作TMR元件的孤立图形。
然后，用低温TEOS工艺形成SiO2后，对SiO2进行RIE，一直到Ta为止剥离了图18所示的构造的左侧半面之后，用溅射装置、低温MBE(分子束外延)，从下侧开始形成依次由CoFe(5nm)/磁性半导体(GaMn)N(20nm)/CoFe(3nm)/IrMn(8nm)/Ta(3nm)/SiO2(300nm)/Ru(10nm)构成的叠层构造。
其次，用同样的方法，把Ru用做硬掩模制作图18所示的构造的左侧的开关元件。接着，用同样的方法形成作为右侧开关元件的CoFe(5nm)/磁性半导体(GaMn)N(20nm)/CoFe(3nm)/IrMn(8nm)/Ta(3nm)/SiO2(300nm)/Ru(10nm)之后，用SiO2覆盖并用CMP进行平坦化之后，形成通孔，形成栅电极40和位线BL2。
然后，导入可施加磁场的热处理炉内，向TMR元件的磁记录层导入一轴各向异性，向TMR元件、开关元件的磁记录层导入一方向各向异性。
在象这样地制作的本发明的磁存储器中，为了确认开关元件的原理，给栅电极40加上电压，测定了TMR元件的信号输出。其结果是，当向2个开关元件交互地施加电压时，可以确认MR比变化42％，验证了本发明的磁存储器的效果。
以上，边参看具体例边对本发明的实施形态进行了说明。但是，本发明并不限定于这些具体例。例如对于构成开关元件或磁阻效应元件的磁性半导体层、强磁性体层、绝缘膜、反强磁性体层、非磁性金属层、电极等的具体的材料或膜厚、形状、尺寸等来说，通过专业人员进行适宜选择，可以同样地实施本发明，可以得到同样的效果，这些也都包括的本发明的范围内。
此外，本发明不仅对于长边磁记录方式的磁头，对于垂直磁记录方式的磁头或磁再生装置，也都可以应用且可以得到同样的效果。
除此之外，作为本发明的实施形态，以上边所说的磁存储器为基础，专业人员适当进行设计变更而得以实施的所有的磁存储器，同样也属于本发明的范围。

Claims (11)

1.一种磁存储器，具备存储单元，该存储单元具备第1磁开关元件、第2磁开关元件和磁阻效应元件，其中
第1磁开关元件，具有：
磁化方向实质上已固定在第1方向上的第1强磁性层；
被设置在来自上述第1强磁性层的磁场所波及的范围内，通过施加电压，从常磁性状态迁移到强磁性状态的第1磁性半导体层；以及与上述第1磁性半导体层邻接而层叠的由强磁性体构成的第1偏置施加用磁性层，且
在把电压施加到上述第1磁性半导体层上时，在上述第1磁性半导体层上形成与上述第1强磁性层的上述磁化方向对应的磁化，
第2磁开关元件，具有：
磁化方向实质上已固定在与上述第1方向不同的第2方向上的第2强磁性层；
被设置在来自上述第2强磁性层的磁场所波及的范围内，通过施加电压，从常磁性状态迁移到强磁性状态的第2磁性半导体层；
与上述第2强磁性层邻接并依次层叠的非磁性层、强磁性膜和反强磁性层；以及
与上述第2磁性半导体层邻接而层叠的由强磁性体构成的第2偏置施加用磁性层，且
在把电压施加到上述第2磁性半导体层上时，在上述第2磁性半导体层上形成与上述第2强磁性层的上述磁化方向对应的磁化，且上述强磁性膜与上述第2强磁性层的磁化方向相反，
磁阻效应元件，与上述磁性半导体层离间而并列设置，且具有由强磁性体构成的记录层，
其中：
若在上述第1磁开关元件的上述第1磁性半导体层上形成上述磁化，则经由上述第1偏置施加用磁性层在上述记录层上形成与该磁化对应的磁化，
若在上述第2磁开关元件的上述第2磁性半导体层上形成上述磁化，则经由上述第2偏置施加用磁性层在上述记录层上形成与该磁化对应的磁化。
2.根据权利要求1所述的磁存储器，其特征在于：上述磁阻效应元件具有由强磁性体构成的固定层和设置在上述记录层和上述固定层之间的隧道势垒层。
3.根据权利要求1所述的磁存储器，其特征在于：上述第1方向和上述第2方向是彼此大体相反的方向。
4.根据权利要求3所述的磁存储器，其特征在于：上述记录层具有在沿着规定的轴的方向上容易磁化的单轴各向异性，上述容易磁化的方向，与在上述第1和第2磁性半导体层上形成的上述磁化的方向大体上平行。
5.一种磁存储器，具备存储单元，该存储单元具备第1磁开关元件、第2磁开关元件和磁阻效应元件，其中
第1磁开关元件，具有：
第1栅电极；
通过施加电压，从常磁性状态迁移到强磁性状态的第1磁性半导体层；
设置在上述第1栅电极与上述第1磁性半导体层之间，或设置在上述第1磁性半导体层的与上述第1栅电极相反的一侧，磁化方向实质上已固定在第1方向上的第1强磁性层；以及
与上述第1磁性半导体层邻接而层叠的由强磁性体构成的第1偏置施加用磁性层，且
在通过上述第1栅电极把电压施加到上述第1磁性半导体层上时，在上述第1磁性半导体层上形成与上述第1强磁性层的上述磁化方向对应的磁化，
第2磁开关元件，具有：
第2栅电极；
通过施加电压，从常磁性状态迁移到强磁性状态的第2磁性半导体层；
设置在上述第2栅电极与上述第2磁性半导体层之间，或设置在上述第2磁性半导体层的与上述第2栅电极相反的一侧，磁化方向实质上已固定在不同于上述第1方向的第2方向上的第2强磁性层；与上述第2强磁性层邻接并依次层叠的非磁性层、强磁性膜和反强磁性层；以及
与上述第2磁性半导体层邻接而层叠的由强磁性体构成的第2偏置施加用磁性层，且
在通过上述第2栅电极把电压施加到上述第2磁性半导体层上时，在上述第2磁性半导体层上形成与上述第2强磁性层的上述磁化方向对应的磁化，且上述强磁性膜与上述第2强磁性层的磁化方向相反，
磁阻效应元件，与上述磁性半导体层离间而并列设置，且具有由强磁性体构成的记录层，
其中：
若在上述第1磁开关元件的上述第1磁性半导体层上形成上述磁化，则经由上述第1偏置施加用磁性层在上述记录层上形成与该磁化对应的磁化，
若在上述第2磁开关元件的上述第2磁性半导体层上形成上述磁化，则经由上述第2偏置施加用磁性层在上述记录层上形成与该磁化对应的磁化。
6.根据权利要求5所述的磁存储器，其特征在于：还具备：
设置在上述第1栅电极和上述第1磁性半导体层之间的第1栅绝缘膜；
设置在上述第2栅电极和上述第2磁性半导体层之间的第2栅绝缘膜。
7.根据权利要求5所述的磁存储器，其特征在于：
上述第1强磁性层，设置在上述第1栅电极和上述第1磁性半导体层之间，具有电绝缘性，
上述第2强磁性层，设置在上述第2栅电极和上述第2磁性半导体层之间，具有电绝缘性。
8.根据权利要求5所述的磁存储器，其特征在于：上述磁阻效应元件，具有由强磁性体构成的固定层，和设置在上述记录层与上述固定层之间的隧道势垒层。
9.根据权利要求5所述的磁存储器，其特征在于：上述第1方向和上述第2方向是彼此大体相反的方向。
10.根据权利要求9所述的磁存储器，其特征在于：上述记录层，具有在沿着规定的轴的方向上容易磁化的单轴各向异性，上述容易磁化的方向，与在上述第1和第2磁性半导体层上形成的上述磁化的方向大体上平行。
11.一种磁存储器，具备存储单元，该存储单元具备第1磁开关元件、第2磁开关元件和磁阻效应元件，其中
第1磁开关元件，具有：
磁化方向实质上已固定在第1方向上的第1强磁性层；
被设置在来自上述第1强磁性层的磁场所波及的范围内，通过施加电压，从常磁性状态迁移到强磁性状态的第1磁性半导体层；以及
与上述第1磁性半导体层邻接而层叠的由强磁性体构成的第1偏置施加用磁性层，且
在把电压施加到上述第1磁性半导体层上时，在上述第1磁性半导体层上形成与上述第1强磁性层的上述磁化方向对应的磁化，
第2磁开关元件，具有：
磁化方向上实质上已固定在与上述第1方向不同的第2方向上的第2强磁性层；
被设置在来自上述第2强磁性层的磁场所波及的范围内，通过施加电压，从常磁性状态迁移到强磁性状态的第2磁性半导体层；
与上述第2强磁性层邻接并依次层叠的非磁性层、强磁性膜和反强磁性层；以及
与上述第2磁性半导体层邻接而层叠的由强磁性体构成的第2偏置施加用磁性层，且
在把电压加到上述第2磁性半导体层上时，在上述第2磁性半导体层上形成与上述第2强磁性层的上述磁化方向对应的磁化，且上述强磁性膜与上述第2强磁性层的磁化方向相反，
磁阻效应元件，与上述磁性半导体层离间而并列设置，具有由强磁性体构成的记录层，
其中：
利用多个如下构成的存储单元设置成矩阵状：若在上述第1磁开关元件的上述第1磁性半导体层上形成上述磁化，则经由上述第1偏置施加用磁性层在上述记录层上形成与该磁化对应的磁化，若在上述第2磁开关元件的上述第2磁性半导体层上形成上述磁化，则经由上述第2偏置施加用磁性层在上述记录层上形成与该磁化对应的磁化，
通过选择这些存储单元中的任何一个，并向该存储单元的上述第1和第2磁性半导体层中的任何一方施加上述电压，可以向该存储单元的上述磁阻效应元件的上述记录层上写入与2值信息中的任何一者对应的磁化。
CN02160830XA 2001-12-27 2002-12-27 磁开关元件和磁存储器 Expired - Fee Related CN100407470C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP397386/2001 2001-12-27
JP2001397386A JP3583102B2 (ja) 2001-12-27 2001-12-27 磁気スイッチング素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
CN1430292A CN1430292A (zh) 2003-07-16
CN100407470C true CN100407470C (zh) 2008-07-30

Family

ID=19189184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02160830XA Expired - Fee Related CN100407470C (zh) 2001-12-27 2002-12-27 磁开关元件和磁存储器

Country Status (5)

Country Link
US (3) US6807091B2 (zh)
JP (1) JP3583102B2 (zh)
KR (1) KR100533299B1 (zh)
CN (1) CN100407470C (zh)
TW (1) TW573376B (zh)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6881993B2 (en) * 2002-08-28 2005-04-19 Micron Technology, Inc. Device having reduced diffusion through ferromagnetic materials
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
WO2004059745A1 (ja) * 2002-12-25 2004-07-15 Matsushita Electric Industrial Co., Ltd. 磁性スイッチ素子とそれを用いた磁気メモリ
JP2004304144A (ja) * 2003-03-18 2004-10-28 Sony Corp 磁気制御装置および磁気制御方法ならびに磁気スイッチング装置および磁気スイッチング方法ならびに磁気記憶装置および磁気記憶方法
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
JP4483231B2 (ja) 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
JP2005203701A (ja) * 2004-01-19 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP4543148B2 (ja) * 2004-03-09 2010-09-15 独立行政法人科学技術振興機構 酸化物量子井戸構造及びそれを用いた光デバイス
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
US7196367B2 (en) * 2004-09-30 2007-03-27 Intel Corporation Spin polarization amplifying transistor
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
JP2006268889A (ja) * 2005-03-22 2006-10-05 Victor Co Of Japan Ltd 光情報記録装置
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
KR100718153B1 (ko) * 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
GB2437551B (en) * 2006-03-15 2008-10-15 Toshiba Res Europ Ltd Magnetic devices
US20080012004A1 (en) * 2006-03-17 2008-01-17 Mears Technologies, Inc. Spintronic devices with constrained spintronic dopant
US7625767B2 (en) 2006-03-17 2009-12-01 Mears Technologies, Inc. Methods of making spintronic devices with constrained spintronic dopant
JP5611594B2 (ja) 2007-10-11 2014-10-22 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
JP5398740B2 (ja) * 2008-01-16 2014-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・セルおよびメモリ・デバイス
JP5103259B2 (ja) * 2008-04-22 2012-12-19 ルネサスエレクトロニクス株式会社 磁気記憶素子及び磁気記憶装置
WO2009133650A1 (ja) * 2008-05-02 2009-11-05 国立大学法人大阪大学 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
US20100103565A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing heusler alloys
US8196285B1 (en) 2008-12-17 2012-06-12 Western Digital (Fremont), Llc Method and system for providing a pole for a perpendicular magnetic recording head using a multi-layer hard mask
US8254060B1 (en) 2009-04-17 2012-08-28 Western Digital (Fremont), Llc Straight top main pole for PMR bevel writer
US8225488B1 (en) 2009-05-22 2012-07-24 Western Digital (Fremont), Llc Method for providing a perpendicular magnetic recording (PMR) pole
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US9346672B1 (en) 2009-08-04 2016-05-24 Western Digital (Fremont), Llc Methods for fabricating damascene write poles using ruthenium hard masks
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
US8796794B2 (en) * 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
JP5321851B2 (ja) * 2011-03-25 2013-10-23 株式会社東芝 磁気発振素子及びスピン波装置
US9087633B2 (en) * 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
JP2014203931A (ja) * 2013-04-03 2014-10-27 株式会社東芝 磁気メモリ、スピン素子およびスピンｍｏｓトランジスタ
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
JP6134611B2 (ja) * 2013-08-29 2017-05-24 株式会社アルバック 磁気抵抗素子の製造方法
JP6134612B2 (ja) * 2013-08-29 2017-05-24 株式会社アルバック 磁気抵抗素子の製造方法
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
WO2016079085A1 (en) 2014-11-17 2016-05-26 Imec Vzw A vcma multiple gate magnetic memory element and a method of operating such a memory element
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
CN105161289A (zh) * 2015-10-21 2015-12-16 南京大学 一种二维斯格明晶体的制备方法
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10134979B1 (en) * 2017-06-23 2018-11-20 Ohio State Innovation Foundation Strontium oxide as a tunnel barrier for spin injection and giant spin accumulation
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
JP2021048190A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 磁気メモリ
US10964748B1 (en) * 2019-11-18 2021-03-30 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11069741B2 (en) 2019-11-18 2021-07-20 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644277A (en) * 1987-02-04 1989-01-09 Nitto Denko Corp Application method of putty-state epoxy resin composition
JPH0795754A (ja) * 1993-09-20 1995-04-07 Casio Comput Co Ltd 磁性半導体デバイスおよびそれを用いたアクチュエータ
CN1148710A (zh) * 1995-09-11 1997-04-30 国际商业机器公司 具有锁定层逆平行磁化的旋转阀传感器
JPH10206513A (ja) * 1997-01-21 1998-08-07 Toyota Central Res & Dev Lab Inc 強磁性スピントンネル効果素子
JPH11330387A (ja) * 1998-05-13 1999-11-30 Sony Corp 磁化制御方法、情報記録方法及び情報記録素子
CN1236995A (zh) * 1998-05-13 1999-12-01 索尼株式会社 使用磁性材料的元件及其编址方法
CN1244017A (zh) * 1998-08-05 2000-02-09 国际商业机器公司 非易失性磁存储单元和器件
CN1308317A (zh) * 1999-09-16 2001-08-15 株式会社东芝 磁电阻元件和磁存储装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6954372B2 (en) * 2001-01-19 2005-10-11 Matsushita Electric Co., Ltd. Magnetic storage element, production method and driving method therefor, and memory array
JP2003092440A (ja) 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 磁化スイッチ素子
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
KR100829557B1 (ko) * 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644277A (en) * 1987-02-04 1989-01-09 Nitto Denko Corp Application method of putty-state epoxy resin composition
JPH0795754A (ja) * 1993-09-20 1995-04-07 Casio Comput Co Ltd 磁性半導体デバイスおよびそれを用いたアクチュエータ
CN1148710A (zh) * 1995-09-11 1997-04-30 国际商业机器公司 具有锁定层逆平行磁化的旋转阀传感器
JPH10206513A (ja) * 1997-01-21 1998-08-07 Toyota Central Res & Dev Lab Inc 強磁性スピントンネル効果素子
JPH11330387A (ja) * 1998-05-13 1999-11-30 Sony Corp 磁化制御方法、情報記録方法及び情報記録素子
CN1236995A (zh) * 1998-05-13 1999-12-01 索尼株式会社 使用磁性材料的元件及其编址方法
CN1244017A (zh) * 1998-08-05 2000-02-09 国际商业机器公司 非易失性磁存储单元和器件
CN1308317A (zh) * 1999-09-16 2001-08-15 株式会社东芝 磁电阻元件和磁存储装置

Also Published As

Publication number Publication date
KR20030057374A (ko) 2003-07-04
US7772630B2 (en) 2010-08-10
JP3583102B2 (ja) 2004-10-27
TW573376B (en) 2004-01-21
US20030151944A1 (en) 2003-08-14
CN1430292A (zh) 2003-07-16
TW200306023A (en) 2003-11-01
KR100533299B1 (ko) 2005-12-05
JP2003197920A (ja) 2003-07-11
US6807091B2 (en) 2004-10-19
US7349247B2 (en) 2008-03-25
US20050012129A1 (en) 2005-01-20
US20080121945A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
CN100407470C (zh) 磁开关元件和磁存储器
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
KR100581299B1 (ko) 자기 저항 효과 소자 및 이것을 갖는 자기 메모리
US6807094B2 (en) Magnetic memory
JP4253225B2 (ja) 磁気抵抗効果素子および磁気メモリ
EP1349172B1 (en) Magnetic logic element, magnetic memory element and arrays thereof
WO2017149874A1 (ja) 磁気抵抗素子及び電子デバイス
KR101360991B1 (ko) 기억 소자 및 메모리
CN100501865C (zh) 磁存储器
CN101114694A (zh) 磁单元和磁存储器
CN102800804B (zh) 存储元件和存储装置
KR20050039842A (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
KR20190040965A (ko) 자기 저항 소자 및 전자 디바이스
WO2011081051A1 (ja) 磁気メモリセル及び磁気メモリ
JP2003298023A (ja) 磁気メモリ及び磁気メモリ装置
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
JP2003174214A (ja) 磁気抵抗効果膜、その製造方法およびそれを用いたメモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20101227