CN1244017A - 非易失性磁存储单元和器件 - Google Patents

非易失性磁存储单元和器件 Download PDF

Info

Publication number
CN1244017A
CN1244017A CN99110623A CN99110623A CN1244017A CN 1244017 A CN1244017 A CN 1244017A CN 99110623 A CN99110623 A CN 99110623A CN 99110623 A CN99110623 A CN 99110623A CN 1244017 A CN1244017 A CN 1244017A
Authority
CN
China
Prior art keywords
unit
write
magnetic
lead
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99110623A
Other languages
English (en)
Other versions
CN1221978C (zh
Inventor
A·古普塔
R·V·乔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1244017A publication Critical patent/CN1244017A/zh
Application granted granted Critical
Publication of CN1221978C publication Critical patent/CN1221978C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

用在存储器和逻辑开关应用中的磁隧道结单元用第一铁磁层。第二铁磁层和夹在所述第一和第二铁磁层之间的绝缘层形成,用以形成磁隧道结元件。该单元还包括写入导线。写入导线由电容性结构端接,其允许使用单极写入电压和仅有单口写入端子在写入导线中建立双向电流。第一和第二铁磁层最好用半金属性铁磁材料形成,其特性接近于全自旋极化,导致单元具有接近理想开关特征。这种单元适用于开关器件、逻辑器件和非易失性存储器件。

Description

非易失性磁存储单元和器件
本发明涉及磁存储器件，尤其涉及非易失性磁存储单元和采用该存储单元的存储器和逻辑开关器件。
用于计算机存储器的存储单元的理想特征是高速，低功耗，非易失性和低成本。低成本通常是由使用简单的制备工艺和高单元密度来实现。动态随机存取存储器(DRAM)单元快速和消耗少的功率。然而，DRAM单元的内容是易失的并且紧接着在每秒要刷新许多次。快闪型EEPROM单元是非易失性的，具有低读出功率，并被做成单个器件。然而，EEPROM单元通常要用微秒级时间来写入数据内容，用毫秒级时间来擦除该内容。这种慢的存取时间使EEPROM单元对于许多应用是不理想的，尤其是对于用在计算机主存储器更是如此。
不同于DRAM，以铁磁区磁化强度取向为存储信息的磁存储单元能将存储的信息保持很长的时间，因此是非易失性的。使用磁状态来改变靠近铁磁区材料的电阻的某些类型磁存储单元总起来公知为磁阻(MR)存储单元。这种MR存储单元的阵列通常称为磁RAM或MRAM。MRAM器件是首先在美国专利US 3,375,091中以采用MR读出的双稳磁元件的形式提出的。MRAM单元的设计是基于磁性金属和合金的各向异性磁阻(AMR)效应。MRAM单元具有二个稳定的磁结构，代表逻辑状态0的“高”阻态和代表逻辑状态1的“低”阻态。然而，AMR效应的大小在大多数铁磁系统中通常低于5％，其限制了读出信号的大小。这表现为该种器件的很低的存取次数。
近来已经制备了更灵敏和有效率的原型MRAM器件，其使用表现为巨磁阻(GMR)的自旋阀结构，如在“Spin-Valve Ram Cell”，IEEETrans。Magn.，Vol.31，3206(1995)中由Tang等人所公开的。所公开的基本存储元件是条形，其由一对由薄铜隔离层分开的磁性层构成。磁性层之一个的磁化强度在固定的磁取向上通过与薄的反铁磁层的交换耦合被固定，而另一个磁性层的磁化强度是自由的。当自由层磁化强度与固定层磁化强度相同时，单元的电阻要比层的磁化强度彼此相反时低。这两个磁性结构代表“0”和“1”逻辑状态。这种器件表现出高达14％的电阻变化，其导致比先前MRAM单元较高的信号电平和较快的存取速度。然而，在读单元的内容时，该内容被破坏了。而且，自旋阀器件固有的低电阻要求高的读出功率，其抑制了高密度存储器件的生产。
磁隧道结(MTJ)是以与AMR或GMR单元根本不同的物理原理为基础的。在MTJ中，两个磁性层由绝缘隧道阻挡层分开，在两个铁磁层之间载流电子的自旋极化隧道效应产生了磁致电阻。隧道电流依赖于两个铁磁层磁化强度的相对取向。MTJ由Moodera等人在“LargeMagnetoresistance at Room Temperature in Ferromagnetic ThinFilm Tunnel Junctions”，Phy.Rev.Lett.，Vol.74，No.16，April17，1995，PP.3273-3276中进行了说明。
图1示出MTJ的简图。中心组成部分是三层的分层结构，包括二层铁磁金属层(FM1和FM2)，其由绝缘体层分开。FM1 102和FM2 104的厚度可以是在几个原子层至几个微米范围内的任何值。绝缘体层106的厚度在1-10纳米(nm)的范围内。当在FM层102和104之间施加电压108时，从一个FM层出来的电子能够隧穿绝缘层106并进入另一FM层，导致称作隧道电流的电流It。隧道电流It的大小依赖于电压的大小。MTJ电阻定义为R＝V/It，其也是所施加电压的函数。电阻的大小还依赖于FM层102和FM层104磁化强度的关系。当两层的磁化强度彼此相互平行时，R假定为小值Rmin。当两层的磁化强度反平行时，R的大小为其最大值Rmax。在这些极值之间的范围内(0＜Θ＜180°)，电阻值在最小和最大值之间变化。
通常，FM1 102的磁化强度能被固定在某个方向(例如，通过具有较高矫顽磁性的材料或者通过由反铁磁变换固定它来实现，正如在自旋阀的情况)，同时通过施加的磁场来改变FM2 104的磁化强度方向以获得理想的电阻。
尽管MTJ器件具有使它们能理想用于存储器应用中的几个特征，但先前的实际限制已阻止了这些产品的成功商业化。因此，要求改进的MTJ单元结构和存储器件结构来使MTJ单元在商业应用中的成功使用变得容易。
根据本发明的一个方案，用在存储器和逻辑开关应用中的磁性隧道结单元形成为具有第一铁磁层，第二铁磁层，以及夹在第一和第二铁磁层之间的绝缘层，形成了磁隧道结元件。单元还包括写入导线，其具有在第一方向对中且最靠近第一铁磁层放置的第一导体段和在基本上与第一方向正交的第二方向对中且最靠近第二铁磁层放置的第二导体段。单元还包括电路元件，其端接第一和第二导体段，并且使得在使用单极写入电压和仅仅单端口写入端子时在写入导体中建立双向电流。该双向电流在第一电流方向中将高阻抗状态写入单元，在第二电流方向中将低阻抗状态写入单元。
第一和第二铁磁层最好用半金属性铁磁材料形成。这种材料包括CrO2，Fe3O4，形式为La1-xDxMnO3(D是碱土元素)的亚锰酸盐(manganites)，以及形式为X2MnY的锰铝铜强磁性合金(Heusleralloys)(这里X是Co，Ni，Cu，和Pd之一个，Y是一个Al，Sn，In和Sb)。半金属性铁磁材料的特性接近全自旋极化，其导致单元具有接近理想开关的特征。
能使双向电流流动的电路元件能采用电容器结构的形式，其在第一方向存储电荷，在第二方向释放电荷。电路元件还能采用电压分压器电路的形式。在可得到双极写入电压的选择的实施例中，电路元件能够采用阻性端接到地电势的形式。
根据本发明另一实施例，形成了磁随机存取存储器(MRAM)器件，其包括多个位线和多个字线。位线和字线以形成多个交叉点的基本上正交的方式布置。MRAM还包括多个磁隧道结单元，具有与每个交叉点相关联的单个单元。单元形成有第一铁磁层，第二铁磁层，及夹在铁磁层之间的绝缘层。每个单元还包括写入导线，其具有在第一方向对中且最靠近第一铁磁层的第一导体段，以及在与第一方向基本上正交的第二方向对中且最靠近第二铁磁层的第二导体段。每个单元的写入导体用电路元件端接，例如为电容性结构的电路元件，其能使双向电流流动。第一晶体管将写入导体耦合到对应的位线和字线。第二晶体管将对应的字线耦合到第一铁磁层，用于将读信号施加到单元。每个单元具有相关联的读出放大器，其夹在第二铁磁层和对应的输出位线之间，用于检测施加的读信号。
第一和第二铁磁层最好用半金属性铁磁材料形成。这种材料包括CrO2，Fe3O4，形式为La1-xDxMnO3(D为碱土元素)的亚锰酸盐(manganites)，以及形式为X2MnY的锰铝铜强磁性合金(Heusleralloys)(这里X是Co，Ni，Cu和Pd之一，Y是一个Al，Sn，In和Sb)。半金属性铁磁材料的特性接近全自旋极化，其导致单元具有接近理想的开关特征。这导致MRAM容易和快速地读出。
根据本发明的另一个实施例，形成的磁随机存取存储器(MRAM)器件包括多个基本上相互平行且位于第一平面上的三态位线。MRAM还包括多个基本上相互平行且位于第二平面上的三态字线。字线和位线基本上正交且建立具有多个交叉点的行列阵列。每个字线和位线用电路元件端接，例如为电容性结构的电路元件，其能使双向电流流动。MRAM包括多个对应于交叉点的磁隧道结单元。该单元夹在第一平面和第二平面之间并用第一铁磁层，第二铁磁层及夹在该铁磁层之间的绝缘层形成。
MRAM还包括在读周期期间用于将每个单元耦合到对应字线和位线且在写入周期期间将单元与字线和位线电隔离的装置。单元的状态是在对应的位线和字线中通入电流写入的，该电流建立了足以极化该单元的磁场。通过启动耦合装置并将读信号提供给单元来读出单元。
第一和第二铁磁层最好用半金属性铁磁材料形成。这种材料包括CrO2，Fe3O4，形式为La1-xDxMnO3(D为碱土元素)的亚锰酸盐，以及形式为X2MnY的锰铝铜强磁性合金(Heusler alloys)(这里X是Co，Ni，Cu和Pd之一，Y是一个Al，Sn，In和Sb)。半金属性铁磁材料的特性接近全自旋极化，其导致单元具有接近理想开关的特征。这导致MRAM容易和快速读出。
根据本发明的另一方案，形成的磁逻辑器件包括第一和第二半金属性磁隧道结单元，每个单元具有输入端子，输出端子和第一写入导体输入端子。第一半金属性磁隧道结单元具有开状态和关状态，其状态的设定是响应于施加到写入导体输入端子的信号。开状态表现为在输入和输出端子之间为低电阻，而关状态则表现为在所述输入和输出端子之间为高电阻。第一和第二单元的写入导体输入端子形成逻辑输入端子，输入和输出端子互连以完成在逻辑器件输出端子和逻辑输入端子之间的各种逻辑功能。这种逻辑功能包括或，或非，与，与非和异逻辑功能。
根据本发明的另一个实施例，形成的具有非易失性磁存储器的计算机集成电路包括其上形成了计算机处理器的第一基片和其上形成了磁随机存取存储器的第二基片。第一和第二基片最好使用倒装式集成技术连接，使得计算机处理器可操作地耦合到磁随机存取存储器。
通过下面示例性实施例的详细说明，并联系到附图，本发明的上述目的，特征和优点将变得更清楚。
参考附图并对优选实施例进行详细说明来说明本发明，其中：
图1是现有技术磁隧道结单元的剖面简图；
图2A是表示根据本发明被写入MTJ单元的第一状态的俯视图；
图2B是表示根据本发明被写入MTJ单元的第二状态的俯视图；
图2C是为了建立双向电流而采用电压分压器的本发明MTJ单元的俯视图；
图3是根据本发明形成的MTJ单元的剖面图；
图4是部分地表示根据本发明形成的MRAM阵列的简图；
图4A表示能被采用以便端接本发明MRAM单元之写入导体的晶体管电路；
图5是表示根据本发明形成的MRAM器件另一实施例的方框图；
图5A是表示与图5 MRAM中的MTJ单元相联系的典型读出电路系统的简图；
图6A和6B是对于图5的MRAM实施例，描述了分别用于逻辑状态“1”和逻辑状态“0”的写入周期的时序图；
图7是用根据本发明的MTJ单元形成的逻辑与门示意图；
图8是用根据本发明的MTJ单元形成的逻辑或门的示意图；
图9是用根据本发明的MTJ单元形成的逻辑异门的简图；
图10是用根据本发明的MTJ单元形成的磁随机存储器逻辑器件的简图。
MTJ单元具有能用来表示逻辑状态的相关可变电阻。当第一和第二铁磁层中的磁化强度的取向平行时MTJ单元的阻值为低。当磁化强度的取向反平行时，阻值为高。通过将正交电流分别在第一方向和第二方向通入最靠近单元的导体能够将这二个电阻状态写入单元。
图2A和2B表示根据本发明的MTJ单元的俯视图。MTJ单元包括形成为分层结构的MTJ元件200，其具有第一铁磁(FM)层、第二铁磁(FM)层和夹在铁磁层之间的绝缘层。最好通过在与FM层接触的常规金属层上形成导电的迹线来将第一电端子202耦合到第一FM层和将第二电端子204耦合到第二FM层。在第一和第二电端子202，204之间MTJ单元的阻值是可测量的。MTJ单元还包括第一导体段206，其沿第一方向(Y轴)放置在MTJ元件200的下面。第二导体段208沿着与第一方向正交的第二方向(X轴)放置在MTJ元件200的上面。第一导体段206用第一电容性结构210端接，第二导体段208用第二电容性结构212端接。电容性结构210，212能以现有技术的任何方法形成，其包括使用场效应晶体管的栅极端子。连接第一和第二导体段以形成用于施加写入信号的公共输入端子214。
参考图2A，当输入端子214施加电压时，电流流入电容器结构210，212，由此在第一段206(+Y方向)和第二段208(+X方向)建立正交的电流。该电流流动直到电容性结构210，212被充电为止。最靠近MTJ元件200流动的正交电流以在导致端子202，204之间为高电阻的反平行结构来建立分层结构的磁性极化。0.1-10ma范围的电流通常就是以感应磁性状态的变化。
当电容器210，212充电时，通过接地输入端子214，在段206，208中能够感应相反正交方向的电流，正如图2B所示。在-X，-Y方向流动的电流极化MTJ元件200，具有按平行配置的分层结构的磁化强度，由此导致端子202，204间的低电阻。通过用电荷存储电容性结构来端接导体段，使用单极写入电压信号和单端口输入端子能够给单元建立双向的电流。
端接MTJ单元写入导体的电容器210，212能够提供在最靠近单元建立要求将两种状态写入单元的双向电流的方便方法。然而，也可以采用建立双向电流的其它方法。例如，通过用将电压保持在电压中点的电压分压器电路可以端接写入导体。电压分压器能用晶体管或电阻性元件216，218和220、222形成，如图2C所示。当写入导体处于高阻抗状态时，没有电流流动。然而当写入导体放引入全电压电势时，电流在第一方向流入电压分压器，当写入导体被引入地电势时，电流在第二方向从电压分压器流出。
图3是进一步表示MTJ元件200层结构和导体段206，208取向的剖面视图。MTJ元件200包括第一铁磁(FM)层302，第二铁磁(FM)层304和夹在FM层之间的绝缘层306。在第一FM层302下面的导体段206上放置夹在FM层302和导体段206之间的电绝缘层308。类似地，绝缘层310将第二导体段208和第二FM层304分开。这样，在导体段206，208中施加的电流在最靠近分层结构处建立磁场，但该电流不流过MTJ元件200。
第一FM层302和第二FM层304最好使用表现出接近全自旋极化的半金属性铁磁材料形成。随着自旋极化接近100％，MTJ元件200以具有极高关断电阻的理想开关相类似的方式工作。该电阻在100-10,000KΩ、μm2(千欧·平方微米)量级。已知半金属性铁磁材料包括CrO2，Fe3O4，形式为La1-xDxMnO3(D为碱土元素)的亚锰酸盐，以及形式为X2MnY的锰铝铜强磁性合金(这里X是Co，Ni，Cu，Pd等之一，Y是一个Al，Sn，Zn，Sb等)。还可预计在未来其它的半金属性铁磁材料将成为可获得的并表现出用于本发明的可接受特性。
半金属性铁磁层最好以1-100纳米范围内的厚度形成。夹在半金属性铁磁层之间的绝缘层可以是诸如Al2O3，TiO2，Mgo，SiO2，AlN等的材料，具有大约0.5-10nm范围的厚度。
图4表示根据本发明形成的一部分MRAM阵列。表示的MRAM阵列部分包括四个存储器单元400-1，400-2，400-3，400-4。然而，本领域人员可以理解，有用的存储器器件是用更多的单元(上千和上百万个单元量级)形成的，该限定部分仅是说明本发明的工作原理。每个单元400包括MTJ元件402，正交写入导体404，406和电容器408，410，这正如图2A，2B和3所讨论的。单元400矩阵配置，并对应着垂直布置位线412和水平布置字线414的交叉点。对于每个单元400，有第一晶体管416，其具有耦合到字线414的栅极端子和耦合到MTJ元件402正交写入导体的漏极端子。(应注意，为清楚起见，单元400-3和400-4在没有晶体管416和相关写入导体的情况下示出，并且这些部件也包括在这些单元中)。
为了将第一电阻状态写入单元400，电压信号施加到对应的位线412和字线414上，由此允许电流流过晶体管416并进入电容器408，410(或者其它提供用于双向电流流动的电路元件)。该电流以图2A讨论的方式极化MTJ元件402。为了将第二电阻状态写入单元400，地电位电势施加到位线412，同时正电压施加到所选择单元400的对应字线414。这样偏置晶体管406使得存储在电容器408，410的电荷放电入位线412，由此产生要求的反向电流流动以极化处于低阻状态的MTJ元件402，这正如在图2B所讨论的。为确保电容器408，410包括足够的电荷以产生要求的电流流动，电容器408，410可以在写入周期的第一部分被充电，然后放电以产生第二电阻状态。
端接MRAM单元写入导体的电容器408，410可以被能使双向电流流动的其它电路实施例替代。图4A表示为此目的用于端接写入导体的晶体管电路。替代电容器408，Y形布置的写入导体段由第一晶体管430和第二晶体管432端接。晶体管430，432是互补器件，其串联连接在电压源Vdd和地电势之间。晶体管430，432的栅极连接在一起并接到对应单元402的位线。为P型器件的晶体管430的源极连接到为N型器件的晶体管432的漏极并接到Y型布置的写入导体404。X形写入导体段406由互补对晶体管434，436类似地端接。当位线412和字线414两者为高时，晶体管432和436导通，电流以-Y到+Y方向流入晶体管432，还以-X到+X方向流入晶体管436。然而，当位线412为低同时字线414为高时，晶体管432，436截止，同时P型晶体管430，434导通。此时电流以+Y到-Y方向流入晶体管430，以+X到-X方向流入晶体管434。这样，“1”或“0”能被写入单元402。
MRAM阵列还包括读出电路，目的是确定单元400的电阻状态。读出电路最好包括第二晶体管418，其具有耦合到对应字线414的栅极端子，耦合到读出使能线420的漏极端子和耦合到字线行中每个MTJ元件402的第一端子的源极端子。当在读出操作期间电流仅施加到单元时，读出使能信号保留MRAM中的电能。每个MTJ元件的第二端子耦合到对应的读出放大器422。与位线列相关联的每个MTJ元件402的读出放大器422的输出按逻辑或功能耦合在一起。这可以通过将输出布线在一起或者通过使用与每个位线412相关联的或逻辑门424完成。
为了读出所选择单元400的状态，读出使能线420和对应的字线414被引入正电压电平。读出放大器422最好包括响应于所施加电压和MTJ电阻的检测器。读出放大器422检测当MTJ元件是处于低电阻状态时的第一信号电平，并在其输出端表示为逻辑电平“1”。类似地，读出放大器422检测当MTJ元件是处于高电阻状态时的第二信号电平，并表示为逻辑电平“0”。读出放大器422的输出耦合到位线或门424，该位线或门被耦合到合适的解码电路(未示出)。
图5表示根据本发明形成的另一MRAM布置图。如同图4，图5的MRAM由多个靠近字线506和位线504交叉处的MTJ单元502形成。MTJ元件502位于在元件502下方的垂直布置位线和元件502上方的水平布置字线之间。这样，字线506和位线504直接形成穿过每个MTJ元件502的正交写入导体段。每个位线504和每个字线506用电路元件端接，其诸如为电容性元件508，提供用于双向电流的流动。MRAM最好包括位线解码器/驱动器电路510和字线解码器/驱动器电路512，其用存储器电路阵列的传统方式形成。
为了将电阻状态写入对应的MTJ元件502，为了产生足够的磁场以极化元件502，电流一定要在对应的位线504和字线506中流动。当电流仅在单元字线或单元位线中流动时，就认为那个单元是被半选择的，其电阻状态不改变。图6A是描述将第一电阻状态写入MTJ单元502-1的时序图。在时间to，位线Bo保持在高阻抗状态，同时写入线Wo处于低状态以放电电容器Cwo。如果电容器Cwo在时间to具有电荷，则在间隔t0到t1期间电流将在Wo中流动。然而，当在这个间隔内位线保持在高阻抗状态时，没有电流在位线中流动，与字线Wo相关联的单元也仅是被半选择的。
在时间t1，字线处于高阻抗状态，位线Bo被引入低状态以放电电容器CBO正如前面，在位线中流动的电流仅半选择沿着位线的单元，并不改变这些单元的阻抗。借助放电的电容器CBO和CWO，位线Bo和字线Wo被引入高状态，由此产生最靠近单元502-1的所要求的正交电流，以极化对应于第一阻抗状态的磁矩。与位线Bo字线Wo相关联的附加单元502在这些单元仅是半选择的时候保持不变。图6B表示将单元502-1的电阻状态改变到第二电阻状态的写入周期的典型时序。这个过程类似于图6A中所说明的过程，但电容器在时间t0和t2期间最初充电然后在时间t2-t3期间放电。
在图5的MRAM中，每个位线504和字线506能用电压分压器结构而不用电容性结构508来端接。在这种情况下，当位线和字线处于高阻抗状态时，没有电流流动。然而当线被引入高状态时，电流按第一方向流入电压分压器结构，当线被引入低状态时，电流以第二方向流出电压分压器结构。该实施例增加MRAM静态电流的同时，能通过在写操作期间仅给电压分压器结构供电来进行管理。通过使用电压分压器结构，随着不再有保证电容性结构处在合适的初始条件以写所选择单元的要求时，先前说明的图6A和6B的写入周期就简化为单一的步骤处理过程。作为另外的选择，如果解码器/驱动器电路510，512用双向电压输出形成，为了取得要求的双向电流流动，位线和字线能够通过合适的电阻简单地连接到地电势。
图5A是表示图5 MRAM的单元502的简图，进一步说明典型的读出电路。晶体管520将单元502的第一FM层耦合到对应的字线506。晶体管520的栅极耦合到读出使能信号。单元502的第二FM层连接到对应的位线504。当出现读出使能信号时，出现在字线506的信号建立通过晶体管520和单元502进入位线504的读电流。每个位线包括将读电流耦合到读出放大器524的第二晶体管524和在读操作期间将电容性结构508从位线分隔开的第二晶体管526。类似地，每个字线包括在读操作期间将电容性结构508从字线分隔开的第三晶体管528。当晶体522，526和528为NMOS器件时，读出使能信号直接地施加到晶体管522的栅极，通过倒相器530并耦合到晶体管526，528的栅极。这样，就仅要求单个控制线。另外，晶体管522可以是相对于晶体管526，528为互补的器件，并且在没有倒相器530的情况下由公共使能信号驱动。
尽管图5A的读出电路用耦合到字线506的晶体管520和通过晶体管522耦合到位线504的读出放大器进行了说明，应当理解该电路可以是位线和字线相互倒换而等价构成的电路。
除了独立地应用到存储器器件之外，图4和5的MRAM器件还能被集成到微处理器中，用作为内部寄存器和缓存存储器。为方便集成，最好采用倒装式装配技术以配合这两种加工技术。
当MTJ单元用半金属性铁磁材料形成时，改进的开关特征使磁逻辑门的构造成为可能。参考图7，描述了用MTJ单元形成的逻辑与门。该门是用与第二MTJ单元702串联连接的第一MTJ单元700形成的。第一MTJ单元700的写入导线形成第一逻辑输入(A)，第二MTJ单元702的写入导线形成第二逻辑输入(B)。该门还具有连接到第一MTJ单元700的输入端子704和被耦合到第二MTJ单元702的输出端子706。当正电压施加到输入端子704时，该门按照下面所示与逻辑门的真值表工作：
表1：
A    B    输出
0    0    0
0    1    0
1    1    0
1    1    1
通过将该输入连接到逻辑低电势和将来自输出端子706的负载电阻连接到正电压源，该输出能被倒相。在这个结构中，实现了逻辑与非功能。
能够类似地构成MTJ单元形成如图8所示的逻辑或/或非门。在这个实施例中，第一MTJ单元800和第二MTJ单元802并联连接。当任何一个MTJ单元磁化使得单元的电阻为低时，施加到输入端子804的信号就传到输出端子806。
在图7和图8中，配置MTJ单元的写入导线使得单元以类似的方式响应在逻辑输入端子A，B所施加的信号。换言之，正电压的应用置单元处于低阻状态，而地电势的应用置单元处于高阻抗状态，这分别以图2B和2A的方式进行。
图9表示根据本发明形成的异逻辑门的实施例。用并联连接的第一对MTJ单元900，902和相互以并联连接且与第一对单元串联的第二对MTJ单元904，906形成异门。单元900和904受响应于施加到逻辑输入端子A之信号的写入导线控制，而单元902，906则响应于施加到逻辑输入端子B之信号。配置单元900和902的写入导线使得高输入信号保持以低阻状态磁化单元的在第一方向(+X，+Y)的电流。单元904和906中的写入导线相反地对着单元900，902中的写入导线，使得高输入信号感应以高阻状态磁化单元904，906的在第二方向(-X，-Y)的电流。结果，当高电平信号施加到端子A时，单元900被设置为低阻状态，同时单元904被设置为高阻状态。类似地，当高电平信号施加到端子B时，单元902被设置为低阻状态，同时单元906被设置为高阻状态。为了将来自输入端子908的信号传到输出端子910，单元900或902之一个一定要为低阻状态，单元904或906之一个也一定要为低阻状态，因此根据下面的真值表建立了异逻辑功能：
表2：
输入    A    B    输出
1       0    0    0
1       0    1    1
1       1    0    1
1       1    1    0
图7-9表示用MTJ单元形成的逻辑门的示例性实施例。尽管每个所说明的实施例表示了二个输入逻辑功能(A，B)，但可以容易地将输入端的数目扩展为任何希望的数目。另外，单个MTJ单元能用作缓存器/倒相器。由于用MTJ单元的简单配置能够完成组合的逻辑功能，如果需要，则使用相同的制造工艺能够在相同的基片上形成磁存储器和相关解码器逻辑的集成。
图10是表示根据本发明形成的部分组合存储器和逻辑阵列的简图。该阵列包括与图7说明的类似方式串联连接的MTJ单元1000，1002。简化的阵列包括输入端子，耦合到单元1000写入导线的第一位线端子B0，耦合到单元1002写入导线的第二位线端子B1，耦合到单元1000，1002之间的第一输出端子O0和耦合到单元1002之输出的第二输出端子O1。在这个结构中，第一输出与所施加数据和单元1000的当前状态有关。第二输出端子O1与所施加数据、单元1000状态和单元1002状态有关。尽管说明了与结构，仍能形成不同的逻辑存储器的组合。另外，阵列能被扩展到大量的组合中的单元。
尽管已经说明了本发明的优选实施例，应注意，根据上面的经验，本领域技术人员能够进行修改和变化。因此可以理解，在根据所附权利要求得到的本发明范围和精神之内在所公开的本发明的特殊实施例中可以进行改变。

Claims (44)

1.一种磁隧道结单元，包括：
第一铁磁层；
第二铁磁层；
类在所述第一和第二铁磁层之间的绝缘层；
写入导线，所述写入导线包括按第一方向对中且最靠近所述第一铁磁层的第一导体段，以及按基片上与第一方向正交的第二方向对中且最靠近所述第二铁磁层的第二导体段；和
端接所述第一和第二导体段的电路结构，所述电路结构在有写入信号的情况下启动所述导体信号中的双向电流流动。
2.根据权利要求1的磁隧道结单元，其中所述第一和第二铁磁层用半金属性铁磁材料形成。
3.根据权利要求2的磁隧道结单元，其中所述电路结构是电容性元件。
4.根据权利要求2的磁隧道结单元，其中所述电路结构是电压分压器电路，和其中所述写入信号是三态信号。
5.根据权利要求2的磁隧道结单元，其中所述电路结构包括：
耦合到正电压电势的第一晶体管；和
第二晶体管，所述第二晶体管被耦合到所述第一晶体管和电路地电势，所述第一和第二晶体管是由公共信号控制的互补器件，由此当所述信号是第一状态时，电流从所述正电压电势通过所述第一晶体管以第一方向流入所述导体段，当所述信号是第二状态时，电流从所述导体段通过所述第二晶体管以第二方向流到电路地电势。
6.根据权利要求2的磁隧道结单元，其中所述半金属性材料选自包括CrO2，Fe3O4，形式为La1-xDxMnO3且D为碱土元素的亚锰酸盐，以及形式为X2MnY且X是Co，Ni，Cu和Pd之一、Y是一个Al，Sn，In和Sb的锰铝铜强磁性合金的组。
7.一种具有多个位线和多个字线的磁随机存取存储器器件，位线和字线以基本上正交的方式放置，形成多个交叉点，该存储器器件包括：
多个磁随道结单元，所述单元与多个交叉点相关联，该单元包括：
第一铁磁层；
第二铁磁层；
夹在所述第一和第二铁磁层之间的绝缘层；
写入导线，所述写入导线包括以第一方向对中且最靠近所述第一铁磁层的第一导体段和以基本上与第一方向正交的第二方向对中且最靠近所述第二铁磁层的第二导体段；
端接所述第一和第二导体段的电路结构，所述电路结构响应接收的写入信号使双向电流在所述导体段中流动；
将所述写入导线耦合到对应的位线和字线的第一晶体管；
将所述对应字线耦合到所述第一铁磁层的第二晶体管；和
读出放大器，所述读出放大器夹在所述第二铁磁层和对应输出位线之间。
8.根据权利要求7的磁存储器器件，其中所述第一和第二铁磁层用半金属性铁磁材料形成。
9.根据权利要求8的磁存储器器件，其中所述半金属性材料选自包括CrO2，Fe3O4，形式为La1-xDxMnO3且D是碱土元素的亚锰酸盐，以及形式为X2MnY且X是Co，Ni，Cu和Pd之一、Y是一个Al，Sn，In和Sb的锰铝铜强磁性合金的组。
10.根据权利要求8的磁存储器器件，其中所述电路结构是电容性元件。
11.根据权利要求8的磁存储器器件，其中所述电路结构是电压分压器电路，和其中所述写入信号是三态信号。
12.根据权利要求8的磁存储器器件，其中所述电路结构包括：
耦合到正电压电势的第一晶体管；和
第二晶体管，所述第二晶体管耦合到所述第一晶体管和电路地电势，所述第一和第二晶体管是由公共信号控制的互补器件，由此当所述信号是处在第一状态时，电流从所述正电压电势通过所述第一晶体管以第一方向流入所述导体段，当所述信号是处在第二状态时，电流从所述导体段通过所述第二晶体管以第二方向流入电路地电势。
13.一种磁随机存取存储器件，包括：
多个三态位线，所述位线基本上相互平行且放置在第一平面上；
多个三态字线，所述字线基本上相互平行且放置在第二平面上，所述字线相对所述位线以基本上正交的方式放置，形成多个交叉点；
多个电路结构，所述电路结构端接每个所述字线和所述位线并能响应所接收的写入信号使双向电流流动；
多个磁隧道结单元，所述单元与所述多个交叉点相关联且夹在所述第一平面和所述第二平面之间，所述单元包括：
第一铁磁层；
第二铁磁层；和
夹在所述第一和第二铁磁层之间的绝缘层；和
用于在读周期期间将所述单元耦合到所述对应字线和位线的装置，由此通过将电流通入所述对应位线和字线来写入所述单元的状态，并且通过启动所述耦合装置来读出所述单元，检测来自所述单元的读信号。
14.根据权利要求13的磁隧道结单元，其中所述第一和第二铁磁层用半金属性铁磁材料形成。
15.根据权利要求14的磁隧道结单元，其中所述半金属性材料选自包括CrO2，Fe3O4，形式为La1-xDxMnO3且D为碱土元素的亚锰酸盐，和形式为X2MnY且X是Co，Ni，Cu和Pd之一、Y是一个Al，Sn，In和Sb的锰铝铜强磁性合金的组。
16.根据权利要求14的磁存储器件，其中所述电路结构是电容性元件。
17.根据权利要求14的磁存储器件，其中所述电路结构是电压分压器电路。
18.根据权利要求14的磁存储器件，其中所述电路结构包括：
耦合到正电压电势的第一晶体管；和
第二晶体管，所述第二晶体管被耦合到所述第一晶体管和电路地电势，所述第一和第二晶体管是由公共信号控制的互补器件，由此当所述信号是处于第一状态时，电流从所述正电压电势通过所述第一晶体管以第一方向流入所述导体段，当所述信号是处于第二状态时，电流从所述导体段通过所述第二晶体管以第二方向流入电路地电势。
19.一种磁逻辑器件，包括：
具有输入端子、输出端子和第一写入导线输入端子的第一半金属性磁隧道结单元，所述第一半金属性磁隧道结单元具有开状态和关状态，其设置响应于施加到所述写入导线输入端子的信号，所述开状态代表在所述输入和输出端子之间的低阻状态，所述关状态代表在所述输入和输出端子之间的高阻状态；和
具有输入端子、输出端子和第二写入导线输入端子的第二半金属性磁隧道结单元，所述第一半金属性磁隧道结单元具有开状态和关状态，其设置响应于施加到所述写入导线输入端子的信号，所述开状态代表在所述输入和输出端子之间的低阻状态，所述关状态代表在所述输入和输出端子之间的高阻状态；
所述第一和第二写入导线输入端子形成逻辑输入端子，所述输入和输出端子耦合以完成在逻辑器件输出端子和所述逻辑输入端子之间的逻辑功能。
20.根据权利要求19的磁逻辑器件，其中所述输入端子连接在一起并进一步连接到正电压电势，所述输出端子连接在一起形成所述逻辑器件输出端子，由此所述逻辑功能为或功能。
21.根据权利要求19的磁逻辑器件，其中所述第一单元的第一输入端子被耦合到正电压电势，所述第一单元的所述输出端子被耦合到所述第二单元的所述输入端子，所述第二单元的所述输出端子是所述逻辑器件输出端子，由此所述逻辑功能是与功能。
22.根据权利要求19的磁逻辑器件，还包括从正电压电势耦合到所述逻辑器件输出端子的负载电阻，其中所述输入端子连接在一起并进一步连接到地电压电势，所述输出端子连接在一起形成所述逻辑器件输出端子，由此所述逻辑功能为或非功能。
23.根据权利要求19的磁逻辑器件，还包括从正电压电势耦合到所述逻辑器件输出端子的负载电阻，其中所述第一单元的所述输入端子耦合到地电压电势，所述第一单元的所述输出端子耦合到所述第二单元的所述输入端子，所述第二单元的所述输出端子是所述逻辑器件输出端子，由此所述逻辑功能为与非功能。
24.根据权利要求19的磁逻辑器件，还包括：
具有输入端子，输出端子和第三写入导线输入端子的第三半金属性磁隧道结单元，所述第一半金属性磁隧道结单元具有开状态和关状态，其设置响应于关于所述第一和第二单元施加到所述写入导线输入端子的信号，所述开状态表示在所述输入和输出端子之间的低阻状态，所述关状态表示在所述输入和输出端子之间的高阻状态；
具有输入端子，输出端子和第四写入导线输入端子的第四半金属性磁隧道结单元，所述第一半金属性磁隧道结单元具有开状态和关状态，其设置响应于施加到所述写入导线输入端子的信号，所述开状态表示在所述输入和输出端子之间的低阻状态，所述关状态表示在所述输入和输出端子之间的高阻状态；
所述第一和第二单元的所述输入端子耦合在一起以形成器件输入端子；
所述第一和第二单元的所述输出端子耦合在一起并耦合到所述第三和第四单元的所述输入端子；
所述第三和第四单元的所述输出端子耦合在一起并形成所述逻辑输出端子；
所述第一单元的所述写入导线和所述第三单元的所述写入导线耦合在一起形成第一逻辑输入端子，所述第一单元的所述写入导线对于所述第三单元的所述写入导线以相反取向配置，由此施加到所述第一逻辑端子的信号以相反的状态设置所述第一和第三单元的状态；和
所述第二单元的所述写入导线和所述第四单元的所述写入导线耦合在一起形成第二逻辑输入端子，所述第二单元的所述写入导线对于所述第四单元的所述写入导线以相反取向配置，由此施加到所述第二逻辑端子的信号以相反的状态设置所述第一和第三单元的状态。
25.根据权利要求24的磁逻辑器件，其中所述器件输入端子耦合到正电压电势，由此所述逻辑功能为异功能。
26.根据权利要求24的磁逻辑器件，还包括在正电压电势和所述逻辑输出端子之间的负载电阻，其中所述器件输入端子耦合到地电压电势，由此所述逻辑功能为同门逻辑功能。
27.一种具有非易失性磁存储器的计算机集成电路，包括：
其上形成计算机处理器的第一基片；和
其上形成磁随机存取存储器的第二基片，所述第一基片和第二基片用倒装式集成技术连接，由此所述计算机处理器可操作地耦合到所述磁随机存取存储器。
28.根据权利要求27的计算机集成电路，春中所述磁随机存取存储器包括多个位线和多个字线，位线和字线以基本上正交方式布置形成多个交叉点，磁存储器包括：
多个磁隧道结单元，所述单元与多个交叉点相关联，单元包括：
第一铁磁层；
第二铁磁层；
夹在所述第一和第二铁磁层之间的绝缘层；
写入导线，所述写入导线包括以第一方向对中且最靠近所述第一铁磁层的第一导线段，以及以基本上与第一方向正交的第二方向对中且最靠近所述第二铁磁层的第二导线段；
端接所述第一和第二导线段的电路结构，所述电路结构响应于接收的写入信号使双向电流在所述导线段中流动；
将所述写入导线耦合到对应位线和字线的第一晶体管；
将所述对应字线耦合到所述第一铁磁层的第二晶体管；和
读出放大器，所述读出放大器夹在所述第二铁磁层和对应输出位线之间。
29.根据权利要求28的计算机集成电路，其中所述第一和第二铁磁层用半金属性铁磁材料形成。
30.根据权利要求29的计算机集成电路，其中所述半金属性材料选自包括CrO2，Fe3O4，形式为La1-xDxMnO3且D是碱土元素的亚锰酸盐，以及形式为X2MnY且X是Co，Ni，Cu和Pd之一、Y是一个Al，Sn，In和Sb的锰铝铜强磁性合金的组。
31.根据权利要求29的计算机集成电路，其中所述电路结构是电容性元件。
32.根据权利要求29的计算机集成电路，其中所述电路结构是电压分压器电路，和其中所述写信号是三态信号。
33.根据权利要求29的计算机集成电路，其中所述磁随机存取存储器还包括：
多个三态位线，所述位线基本上相互平行且配置在第一平面上；
多个三态字线，所述字线基本上相互平行且配置在第二平面上，所述字线对所述位线以基本上正交方式布置，形成多个交叉点；
多个电路结构，所述电路结构端接每个所述字线和所述位线，并且响应所接收的写入信号使双向电流流动；
多个磁隧道结单元，所述单元与所述多个交叉点相关联并夹在所述第一平面和所述第二平面之间，单元包括：
第一铁磁层；
第二铁磁层；和
夹在所述第一和第二铁磁层之间的绝缘层；和
用于在读周期时将所述单元耦合到所述对应字线和位线的装置，由此通过在所述对应位线和字线中通电流来写入所述单元的状态，通过启动所述耦合装置来读出该单元，从所述单元中检测读信号。
34.根据权利要求33的计算机集成电路，其中所述第一和第二铁磁层用半金属性铁磁材料形成。
35.根据权利要求34的计算机集成电路，其中所述半金属性材料选自包括CrO2，Fe3O4，形式为La1-xDxMnO3且D为碱土元素的亚锰酸盐，以及形式为X2MnY且X是Co，Ni，Cu和Pd之一、Y是一个Al，Sn，In和Sb的锰铝铜强磁性合金的组。
36.根据权利要求33的计算机集成电路，其中所述电路结构是电容性元件。
37.根据权利要求33的计算机集成电路，其中所述电路结构是电压分压器电路。
38.根据权利要求33的计算机集成电路，其中所述电路结构包括：
耦合到正电压电势的第一晶体管；和
第二晶体管，所述第二晶体管耦合到所述第一晶体管和电路地电势，所述第一和第二晶体管是由公共信号控制的互补器件，由此当所述信号是处于第一状态时，电流从所述正电压电势通过所述第一晶体管以第一方向流入所述导线段，当所述信号是处于第二状态时，电流从所述导线段通过所述第二晶体管以第二方向流到电路地电势。
39.一种具有多个位线和多个字线的磁随机存取存储器逻辑阵列，位线和字线以基本上正交的方式布置，形成多个交叉点，存储器逻辑阵列包括：
多个磁隧道结单元，所述单元与多个交叉点相关联，单元包括：
第一铁磁层；
第二铁磁层；
夹在所述第一和第二铁磁层之间的绝缘层；
写入导线，所述写入导线包括以第一方向对中且最靠近所述第一铁磁层的第一导线段和以基本上与第一方向正交的第二方向对中且最靠近所述第二铁磁层的第二导线段；
端接所述第一和第二导线段的电路结构，所述电路结构响应接收的写入信号使双向电流在所述导线段中流动，以将相关的单元设置成低阻状态和高阻状态之一；和
至少一部分所述多个磁隧道结单元被互连以实现组合的逻辑功能，所述阵列具有与所述至少一部分单元的状态和所述组合逻辑功能相关的至少一个输出信号。
40.根据权利要求39的磁随机存取存储器逻辑阵列，其中所述第一和第二铁磁层用半金属性铁磁材料形成。
41.根据权利要求40的磁随机存取存储器逻辑阵列，其中所述半金属性材料选自包括CrO2，Fe3O4，形式为La1-xDxMnO3且D为碱土元素的亚锰酸盐，和形式为X2MnY且X是Co，Ni，Cu和Pd之一、Y是一个Al，Sn，In和Sb的锰铝铜强磁性合金的组。
42.根据权利要求40的磁随机存取存储器逻辑阵列，其中所述电路结构是电容性元件。
43.根据权利要求40的磁随机存取存储器逻辑阵列，其中所述电路结构是电压分压器电路，并且其中所述写入信号是三态信号。
44.根据权利要求40的磁存储器器件，其中所述电路结构包括：
耦合到正电压电势的第一晶体管；和
第二晶体管，所述第二晶体管耦合到所述第一晶体管和电路地电势，所述第一和第二晶体管是由公共信号控制的互补器件，由此当所述信号是处于第一状态时，电流从所述正电压电势通过所述第一晶体管以第一方向流入所述导线段，当所述信号是处于第二状态时，电流从所述导线段通过所述第二晶体管以第二方向流入电路地电势。
CNB991106237A 1998-08-05 1999-07-21 非易失性磁存储单元和器件 Expired - Lifetime CN1221978C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/129827 1998-08-05
US09/129,827 US6034887A (en) 1998-08-05 1998-08-05 Non-volatile magnetic memory cell and devices
US09/129,827 1998-08-05

Publications (2)

Publication Number Publication Date
CN1244017A true CN1244017A (zh) 2000-02-09
CN1221978C CN1221978C (zh) 2005-10-05

Family

ID=22441784

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991106237A Expired - Lifetime CN1221978C (zh) 1998-08-05 1999-07-21 非易失性磁存储单元和器件

Country Status (6)

Country Link
US (1) US6034887A (zh)
JP (1) JP3533344B2 (zh)
KR (1) KR100530715B1 (zh)
CN (1) CN1221978C (zh)
SG (1) SG77261A1 (zh)
TW (1) TW418397B (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308959C (zh) * 2001-08-01 2007-04-04 惠普公司 包含偏移导体的磁随机存取存储器件
CN1316503C (zh) * 2000-11-23 2007-05-16 因芬尼昂技术股份公司 集成内存以及制造和操作集成内存的方法
US7349247B2 (en) 2001-12-27 2008-03-25 Kabushiki Kaisha Toshiba Multi-layer magnetic switching element comprising a magnetic semiconductor layer having magnetization induced by applied voltage
CN100403444C (zh) * 2002-09-28 2008-07-16 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路
CN100414716C (zh) * 2002-12-25 2008-08-27 松下电器产业株式会社 磁性开关元件及使用该元件的磁性存储器
CN100463208C (zh) * 2005-11-17 2009-02-18 旺宏电子股份有限公司 包括单字线晶体管的磁性存储元件的系统及其读取和编程方法
US7529119B2 (en) 2004-12-30 2009-05-05 Samsung Electronics Co., Ltd. Magnetic logic device and methods of manufacturing and operating the same
CN1524271B (zh) * 2001-01-31 2010-04-28 艾沃思宾技术公司 内容可寻址磁性随机访问存储器
CN102099862A (zh) * 2008-08-15 2011-06-15 高通股份有限公司 门电平可重配置的磁性逻辑
CN102456830A (zh) * 2010-11-01 2012-05-16 希捷科技有限公司 具有垂直各向异性和增强层的磁性隧穿结单元
CN101202302B (zh) * 2002-07-25 2012-08-15 科学技术振兴机构 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
CN102867538A (zh) * 2011-07-07 2013-01-09 三星电子株式会社 磁性结及其使用方法和磁存储器及系统
CN103151068A (zh) * 2007-03-29 2013-06-12 高通股份有限公司 使用自旋转移力矩磁阻装置的软件可编程逻辑
CN103295630A (zh) * 2012-02-13 2013-09-11 克罗科斯科技公司 基于高速磁随机存取存储器的三态cam
CN103529727A (zh) * 2013-09-17 2014-01-22 杭州电子科技大学 一种具有非易失性锁存功能的多通道数据缓冲接口芯片
CN103593497A (zh) * 2012-08-13 2014-02-19 格罗方德半导体公司 计算以多磁为基础的设备及最佳化问题的解决方案的方法
CN104134455A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种磁逻辑器件的并联编程电路
CN104425002A (zh) * 2013-09-11 2015-03-18 英特尔公司 时钟控制全自旋逻辑电路
CN108336137A (zh) * 2018-01-31 2018-07-27 许昌学院 一种基于MnAs/GaAs界面半金属性的制备工艺
CN108470574A (zh) * 2017-02-23 2018-08-31 桑迪士克科技有限责任公司 自旋累积扭矩磁阻随机存取存储器

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
JP3050189B2 (ja) * 1997-10-30 2000-06-12 日本電気株式会社 磁気抵抗効果素子及びその製造方法
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6140139A (en) 1998-12-22 2000-10-31 Pageant Technologies, Inc. Hall effect ferromagnetic random access memory device and its method of manufacture
US6266267B1 (en) * 1999-03-04 2001-07-24 Pageant Technologies, Inc. Single conductor inductive sensor for a non-volatile random access ferromagnetic memory
US6229729B1 (en) 1999-03-04 2001-05-08 Pageant Technologies, Inc. (Micromem Technologies, Inc.) Magneto resistor sensor with diode short for a non-volatile random access ferromagnetic memory
US6330183B1 (en) * 1999-03-04 2001-12-11 Pageant Technologies, Inc. (Micromem Technologies, Inc.) Dual conductor inductive sensor for a non-volatile random access ferromagnetic memory
US6288929B1 (en) 1999-03-04 2001-09-11 Pageant Technologies, Inc. Magneto resistor sensor with differential collectors for a non-volatile random access ferromagnetic memory
US6430660B1 (en) * 1999-05-21 2002-08-06 International Business Machines Corporation Unified memory hard disk drive system
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6388912B1 (en) * 2000-03-30 2002-05-14 Intel Corporation Quantum magnetic memory
JP4477199B2 (ja) * 2000-06-16 2010-06-09 株式会社ルネサステクノロジ 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法
US6363007B1 (en) * 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
JP4656720B2 (ja) * 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4726290B2 (ja) * 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
DE10053206C1 (de) * 2000-10-26 2002-01-17 Siemens Ag Logikschaltungsanordnung
US6452240B1 (en) * 2000-10-30 2002-09-17 International Business Machines Corporation Increased damping of magnetization in magnetic materials
EP1345277A4 (en) * 2000-12-21 2005-02-16 Fujitsu Ltd MAGNETORESISTIVE COMPONENT, MAGNETIC HEAD AND MAGNET PLATE PLAYER
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3677455B2 (ja) 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
DE10110292C1 (de) * 2001-02-26 2002-10-02 Dresden Ev Inst Festkoerper Stromabhängiges resistives Bauelement
DE10113787C1 (de) * 2001-03-21 2002-09-05 Siemens Ag Logikschaltungsanordnung
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
US6657888B1 (en) * 2001-05-11 2003-12-02 Board Of Regents Of The University Of Nebraska Application of high spin polarization materials in two terminal non-volatile bistable memory devices
DE10123593C2 (de) * 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
DE10123820C2 (de) * 2001-05-16 2003-06-18 Infineon Technologies Ag Verfahren zur Herstellung eines TMR-Schichtsystems mit Diodencharakteristik und MRAM-Speicheranordnung
JP2002368196A (ja) * 2001-05-30 2002-12-20 Internatl Business Mach Corp <Ibm> メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
DE10144385C2 (de) 2001-09-10 2003-07-24 Siemens Ag Standardzellenanordnung für ein magneto-resistives Bauelement und hierauf aufbauende elektronisch magneto-resistive Bauelemente
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
KR100827517B1 (ko) * 2001-12-07 2008-05-06 주식회사 하이닉스반도체 자기 저항 램
KR100450794B1 (ko) 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
JP3924461B2 (ja) * 2001-12-17 2007-06-06 Ｎｅｃエレクトロニクス株式会社 不揮発性記憶装置とその動作方法
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6646910B2 (en) * 2002-03-04 2003-11-11 Hewlett-Packard Development Company, L.P. Magnetic memory using reverse magnetic field to improve half-select margin
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
AU2003278844A1 (en) * 2002-06-21 2004-01-06 California Institute Of Technology Sensors based on giant planar hall effect in dilute magnetic semiconductors
JP2006134363A (ja) 2002-07-29 2006-05-25 Nec Corp 磁気ランダムアクセスメモリ
JP4304947B2 (ja) * 2002-09-26 2009-07-29 株式会社日立製作所 磁気記録媒体とそれを用いた磁気メモリ装置、磁気記録方法、信号再生方法
US6985384B2 (en) 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
US6711063B1 (en) * 2002-10-03 2004-03-23 Xilinx, Inc. EEPROM memory cell array architecture for substantially eliminating leakage current
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
DE60323144D1 (de) * 2002-11-27 2008-10-02 Nxp Bv Stromumlenkschema für einen seriell programmierten mram
US7173846B2 (en) * 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6862211B2 (en) * 2003-07-07 2005-03-01 Hewlett-Packard Development Company Magneto-resistive memory device
US6943040B2 (en) * 2003-08-28 2005-09-13 Headway Technologes, Inc. Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
KR100680422B1 (ko) 2004-02-09 2007-02-08 주식회사 하이닉스반도체 자기저항 램
JP4553620B2 (ja) * 2004-04-06 2010-09-29 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
KR100642638B1 (ko) 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US7397277B2 (en) * 2005-10-17 2008-07-08 Northern Lights Semiconductor Corp. Magnetic transistor circuit with the EXOR function
US7352614B2 (en) * 2005-11-17 2008-04-01 Macronix International Co., Ltd. Systems and methods for reading and writing a magnetic memory device
US8541776B2 (en) * 2005-12-02 2013-09-24 The Regents Of The University Of California Nanostructure-based memory
JP5067650B2 (ja) 2006-01-06 2012-11-07 日本電気株式会社 半導体記憶装置
US7755153B2 (en) * 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
KR100682967B1 (ko) * 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
KR100923302B1 (ko) * 2006-02-27 2009-10-27 삼성전자주식회사 자기 메모리 소자
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US8008816B2 (en) * 2006-10-19 2011-08-30 Boise State University Device with magnetoplastic and/or magnetoelastic thin-film transducer and pick-up coil for harvesting energy
WO2008061166A2 (en) * 2006-11-14 2008-05-22 Boise State University Multi-state memory and multi-functional devices comprising magnetoplastic or magnetoelastic materials
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
US8586194B2 (en) * 2007-08-30 2013-11-19 Boise State University Polycrystalline foams exhibiting giant magnetic-field-induced deformation and methods of making and using same
US7964290B2 (en) * 2007-08-30 2011-06-21 Boise State University Magnetic material with large magnetic-field-induced deformation
JP5096886B2 (ja) * 2007-11-20 2012-12-12 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
JP5288293B2 (ja) * 2008-08-25 2013-09-11 日本電気株式会社 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法
US8058906B2 (en) * 2009-06-16 2011-11-15 The University Of Notre Dame Du Lac Non-majority MQCA magnetic logic gates and arrays based on misaligned magnetic islands
US8208291B2 (en) * 2010-01-14 2012-06-26 Qualcomm Incorporated System and method to control a direction of a current applied to a magnetic tunnel junction
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
US8476925B2 (en) * 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
US8400066B1 (en) * 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
US9300301B2 (en) * 2010-10-05 2016-03-29 Carnegie Mellon University Nonvolatile magnetic logic device
US8358154B2 (en) * 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8358149B2 (en) * 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8427199B2 (en) * 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
US10706923B2 (en) * 2017-09-08 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Resistive random-access memory for exclusive NOR (XNOR) neural networks

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331591A (en) * 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5370301A (en) * 1994-01-04 1994-12-06 Texas Instruments Incorporated Apparatus and method for flip-chip bonding
US5629922A (en) * 1995-02-22 1997-05-13 Massachusetts Institute Of Technology Electron tunneling device using ferromagnetic thin films
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5748519A (en) * 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
US5774394A (en) * 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316503C (zh) * 2000-11-23 2007-05-16 因芬尼昂技术股份公司 集成内存以及制造和操作集成内存的方法
CN1524271B (zh) * 2001-01-31 2010-04-28 艾沃思宾技术公司 内容可寻址磁性随机访问存储器
CN1308959C (zh) * 2001-08-01 2007-04-04 惠普公司 包含偏移导体的磁随机存取存储器件
US7349247B2 (en) 2001-12-27 2008-03-25 Kabushiki Kaisha Toshiba Multi-layer magnetic switching element comprising a magnetic semiconductor layer having magnetization induced by applied voltage
CN100407470C (zh) * 2001-12-27 2008-07-30 株式会社东芝 磁开关元件和磁存储器
US7772630B2 (en) 2001-12-27 2010-08-10 Kabushiki Kaisha Toshiba Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
CN101202302B (zh) * 2002-07-25 2012-08-15 科学技术振兴机构 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
CN100403444C (zh) * 2002-09-28 2008-07-16 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路
CN100414716C (zh) * 2002-12-25 2008-08-27 松下电器产业株式会社 磁性开关元件及使用该元件的磁性存储器
US7529119B2 (en) 2004-12-30 2009-05-05 Samsung Electronics Co., Ltd. Magnetic logic device and methods of manufacturing and operating the same
CN100463208C (zh) * 2005-11-17 2009-02-18 旺宏电子股份有限公司 包括单字线晶体管的磁性存储元件的系统及其读取和编程方法
CN103151068A (zh) * 2007-03-29 2013-06-12 高通股份有限公司 使用自旋转移力矩磁阻装置的软件可编程逻辑
CN103151068B (zh) * 2007-03-29 2016-02-17 高通股份有限公司 使用自旋转移力矩磁阻装置的软件可编程逻辑
CN102099862A (zh) * 2008-08-15 2011-06-15 高通股份有限公司 门电平可重配置的磁性逻辑
CN102099862B (zh) * 2008-08-15 2014-11-12 高通股份有限公司 门电平可重配置的磁性逻辑
CN102456830A (zh) * 2010-11-01 2012-05-16 希捷科技有限公司 具有垂直各向异性和增强层的磁性隧穿结单元
CN102867538B (zh) * 2011-07-07 2017-03-01 三星电子株式会社 磁性结及其使用方法和磁存储器及系统
CN102867538A (zh) * 2011-07-07 2013-01-09 三星电子株式会社 磁性结及其使用方法和磁存储器及系统
CN103295630A (zh) * 2012-02-13 2013-09-11 克罗科斯科技公司 基于高速磁随机存取存储器的三态cam
CN103593497A (zh) * 2012-08-13 2014-02-19 格罗方德半导体公司 计算以多磁为基础的设备及最佳化问题的解决方案的方法
CN104425002B (zh) * 2013-09-11 2017-09-15 英特尔公司 时钟控制全自旋逻辑电路
CN104425002A (zh) * 2013-09-11 2015-03-18 英特尔公司 时钟控制全自旋逻辑电路
CN103529727A (zh) * 2013-09-17 2014-01-22 杭州电子科技大学 一种具有非易失性锁存功能的多通道数据缓冲接口芯片
CN103529727B (zh) * 2013-09-17 2016-04-06 杭州电子科技大学 一种具有非易失性锁存功能的多通道数据缓冲接口芯片
CN104134455B (zh) * 2014-07-17 2017-04-19 北京航空航天大学 一种磁逻辑器件的并联编程电路
CN104134455A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种磁逻辑器件的并联编程电路
CN108470574A (zh) * 2017-02-23 2018-08-31 桑迪士克科技有限责任公司 自旋累积扭矩磁阻随机存取存储器
CN108336137A (zh) * 2018-01-31 2018-07-27 许昌学院 一种基于MnAs/GaAs界面半金属性的制备工艺

Also Published As

Publication number Publication date
JP3533344B2 (ja) 2004-05-31
CN1221978C (zh) 2005-10-05
SG77261A1 (en) 2000-12-19
US6034887A (en) 2000-03-07
TW418397B (en) 2001-01-11
KR20000017086A (ko) 2000-03-25
KR100530715B1 (ko) 2005-11-28
JP2000082791A (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
CN1221978C (zh) 非易失性磁存储单元和器件
Daughton Magnetic tunneling applied to memory
US7852662B2 (en) Spin-torque MRAM: spin-RAM, array
US7616478B2 (en) Magnetic storage device
US5768181A (en) Magnetic device having multi-layer with insulating and conductive layers
KR100606166B1 (ko) 엠램 메모리
CN100354972C (zh) 具有含磁隧道结的存储器单元的薄膜磁存储装置
US7166881B2 (en) Multi-sensing level MRAM structures
CN100541650C (zh) 非易失性存储阵列和地址转换方法
US20060152973A1 (en) Multi-sensing level MRAM structure with different magneto-resistance ratios
US8750036B2 (en) Unipolar spin-transfer switching memory unit
JP2008518439A (ja) 角度依存選択性を用いる「スピントランスファ型」ｍｒａｍ
WO2006133342A2 (en) Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
CN1300077A (zh) 具有集成的半导体器件的mram
WO2000026918A1 (en) Magnetic storage device
US20060039183A1 (en) Multi-sensing level MRAM structures
TW516229B (en) MRAM (magnet-resistive RAM)-memory cell
US20040066668A1 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US6839274B2 (en) Magnetic random access memory
CN1276435C (zh) 磁随机存取存储器及其制造方法
US6795281B2 (en) Magneto-resistive device including soft synthetic ferrimagnet reference layer
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
CN100437817C (zh) 基于环状磁性多层膜的磁性随机存取存储器及其控制方法
JP3810048B2 (ja) 磁気記憶装置
WO2010114893A1 (en) Resistive sense memory with complementary programmable recording layers

Legal Events

Date Code Title Description
C10 Entry into substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1035577

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051005