JP3533344B2 - 不揮発性磁気メモリ・セルおよび装置 - Google Patents
不揮発性磁気メモリ・セルおよび装置Info
- Publication number
- JP3533344B2 JP3533344B2 JP19853299A JP19853299A JP3533344B2 JP 3533344 B2 JP3533344 B2 JP 3533344B2 JP 19853299 A JP19853299 A JP 19853299A JP 19853299 A JP19853299 A JP 19853299A JP 3533344 B2 JP3533344 B2 JP 3533344B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- cell
- magnetic
- conductor
- ferromagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Description
【０００１】
【発明の属する技術分野】本発明は一般に磁気記憶装置
に関し、より具体的には、不揮発性磁気メモリ・セルな
らびに同メモリ・セルを使用するメモリおよび論理切り
換え装置に関する。
に関し、より具体的には、不揮発性磁気メモリ・セルな
らびに同メモリ・セルを使用するメモリおよび論理切り
換え装置に関する。
【０００２】
【従来の技術】コンピュータ・メモリ用のメモリ・セル
に望まれる特性は、高速、低消費電力、不揮発性および
低コストである。低コストは一般に簡単な作製方法およ
び高いセル密度の使用によって達成される。ダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）セルは高
速であり、電力をほとんど消費しない。しかし、ＤＲＡ
Ｍセルの内容は揮発性であり、したがって、秒ごとに何
度もリフレッシュされなければならない。フラッシュ型
ＥＥＰＲＯＭセルは不揮発性であり、低い感知力を有
し、単一装置として構成されている。しかし、ＥＥＰＲ
ＯＭセルは一般に、データ内容を書き込むのに何マイク
ロ秒をも要し、そのような内容を消去するのに何ミリ秒
をも要する。この遅いアクセス時間がＥＥＰＲＯＭセル
を多くの用途、特にコンピュータ主メモリにおける使用
にとって望ましくないものにする。
に望まれる特性は、高速、低消費電力、不揮発性および
低コストである。低コストは一般に簡単な作製方法およ
び高いセル密度の使用によって達成される。ダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）セルは高
速であり、電力をほとんど消費しない。しかし、ＤＲＡ
Ｍセルの内容は揮発性であり、したがって、秒ごとに何
度もリフレッシュされなければならない。フラッシュ型
ＥＥＰＲＯＭセルは不揮発性であり、低い感知力を有
し、単一装置として構成されている。しかし、ＥＥＰＲ
ＯＭセルは一般に、データ内容を書き込むのに何マイク
ロ秒をも要し、そのような内容を消去するのに何ミリ秒
をも要する。この遅いアクセス時間がＥＥＰＲＯＭセル
を多くの用途、特にコンピュータ主メモリにおける使用
にとって望ましくないものにする。
【０００３】ＤＲＡＭとは違い、情報を強磁性領域の磁
化の向きとして記憶する磁気メモリ・セルは、記憶した
情報を長期間保持することができ、したがって、不揮発
性といえる。磁気状態を使用して強磁性領域の近くの材
料の電気抵抗を変化させる特定のタイプの磁気メモリ・
セルは、総称的に磁気抵抗（ＭＲ）メモリ・セルとして
知られている。このようなＭＲメモリ・セルのアレイが
一般に磁気ＲＡＭまたはＭＲＡＭと呼ばれている。ＭＲ
ＡＭ装置は、最初、米国特許第３，３７５，０９１号
で、ＭＲ感知を利用する双安定磁気素子の形態で発案さ
れた。ＭＲＡＭのセルは、磁性金属および合金の異方向
性磁気抵抗（ＡＭＲ）効果に基づいて設計されたもので
ある。ＭＲＡＭセルは、論理状態０を表す「高い」抵抗
と、論理状態１を表す「低い」抵抗とを有する二つの安
定な磁気形状を有している。しかし、ＡＭＲ効果の大き
さは大部分の強磁性系で一般に５％未満であり、これが
感知信号の大きさを制限している。これは、そのような
装置の非常に遅いアクセス時間に転化される。
化の向きとして記憶する磁気メモリ・セルは、記憶した
情報を長期間保持することができ、したがって、不揮発
性といえる。磁気状態を使用して強磁性領域の近くの材
料の電気抵抗を変化させる特定のタイプの磁気メモリ・
セルは、総称的に磁気抵抗（ＭＲ）メモリ・セルとして
知られている。このようなＭＲメモリ・セルのアレイが
一般に磁気ＲＡＭまたはＭＲＡＭと呼ばれている。ＭＲ
ＡＭ装置は、最初、米国特許第３，３７５，０９１号
で、ＭＲ感知を利用する双安定磁気素子の形態で発案さ
れた。ＭＲＡＭのセルは、磁性金属および合金の異方向
性磁気抵抗（ＡＭＲ）効果に基づいて設計されたもので
ある。ＭＲＡＭセルは、論理状態０を表す「高い」抵抗
と、論理状態１を表す「低い」抵抗とを有する二つの安
定な磁気形状を有している。しかし、ＡＭＲ効果の大き
さは大部分の強磁性系で一般に５％未満であり、これが
感知信号の大きさを制限している。これは、そのような
装置の非常に遅いアクセス時間に転化される。
【０００４】最近、Tangらによって「Spin-Valve Ram
Cell」IEEE Trans. Magn., Vol. 31, 3206（199
5）に開示されたように、巨大磁気抵抗（ＧＭＲ）を示
すスピンバルブ構造を使用する、より高感度で効率的な
プロトタイプＭＲＡＭ装置が作製された。開示された基
本的記憶素子は、１対の磁性層を薄い銅のスペーサ層に
よって隔てたものからなるストライプである。一方の磁
性層の磁化が、薄い反強磁性層への交換カップリングに
より、固定された磁気方向にピン止めされ、他方の層の
磁化は自由である。自由な層の磁化がピン止めされた層
の磁化と同じであるときのセルの抵抗は、両層の磁化が
互いに反対であるときよりも低い。これら二つの磁気構
造が「０」および「１」の論理状態を表す。このような
装置は、１４％もの抵抗変化を示し、その結果、以前の
ＭＲＡＭセルよりも高い信号レベルおよび速いアクセス
時間が得られる。しかし、セルの内容を読み取ると、内
容は破壊される。そのうえ、スピンバルブ装置の本来低
い抵抗が高い感知力を要求し、それが、高密度メモリ装
置の製造を妨げる。
Cell」IEEE Trans. Magn., Vol. 31, 3206（199
5）に開示されたように、巨大磁気抵抗（ＧＭＲ）を示
すスピンバルブ構造を使用する、より高感度で効率的な
プロトタイプＭＲＡＭ装置が作製された。開示された基
本的記憶素子は、１対の磁性層を薄い銅のスペーサ層に
よって隔てたものからなるストライプである。一方の磁
性層の磁化が、薄い反強磁性層への交換カップリングに
より、固定された磁気方向にピン止めされ、他方の層の
磁化は自由である。自由な層の磁化がピン止めされた層
の磁化と同じであるときのセルの抵抗は、両層の磁化が
互いに反対であるときよりも低い。これら二つの磁気構
造が「０」および「１」の論理状態を表す。このような
装置は、１４％もの抵抗変化を示し、その結果、以前の
ＭＲＡＭセルよりも高い信号レベルおよび速いアクセス
時間が得られる。しかし、セルの内容を読み取ると、内
容は破壊される。そのうえ、スピンバルブ装置の本来低
い抵抗が高い感知力を要求し、それが、高密度メモリ装
置の製造を妨げる。
【０００５】磁気トンネル接合（ＭＴＪ）は、ＡＭＲま
たはＧＭＲセルとは実質的に異なる物理的原理に基づ
く。ＭＴＪでは、２枚の磁性層が絶縁トンネル遮断層に
よって隔てられ、２枚の強磁性層の間の電子導通のスピ
ン偏極トンネル効果から磁気抵抗が生じる。トンネル電
流は、２枚の強磁性層の磁化の相対的な向きに依存す
る。あるＭＴＪがMooderaらによって「Large Magnetor
esistance at Room Temperature in Ferromagneti
c Thin Film Tunnel Junctions」Phy. Rev.Lett.,
Vol. 74, No. 16, April 17, 1995, pp. 327
3-3276に記載されている。
たはＧＭＲセルとは実質的に異なる物理的原理に基づ
く。ＭＴＪでは、２枚の磁性層が絶縁トンネル遮断層に
よって隔てられ、２枚の強磁性層の間の電子導通のスピ
ン偏極トンネル効果から磁気抵抗が生じる。トンネル電
流は、２枚の強磁性層の磁化の相対的な向きに依存す
る。あるＭＴＪがMooderaらによって「Large Magnetor
esistance at Room Temperature in Ferromagneti
c Thin Film Tunnel Junctions」Phy. Rev.Lett.,
Vol. 74, No. 16, April 17, 1995, pp. 327
3-3276に記載されている。
【０００６】ＭＴＪの概略を図１に示す。中枢部品は、
絶縁層によって隔てられた２枚の強磁性金属層（ＦＭ１
およびＦＭ２）を含む３枚の層を挟み合わせたものであ
る。ＦＭ１（１０２）およびＦＭ２（１０４）の厚さ
は、数原子層から数ミクロンまでの範囲のいかなる数値
であってもよい。絶縁層１０６の厚さは１〜１０ナノメ
ートル（nm）の範囲である。電圧１０８がＦＭ層１０２
および１０４に印加されると、一方のＦＭ層からの電子
が絶縁層１０６を貫通し、他方のＦＭ層に進入して、ト
ンネル電流と呼ばれる電流Ｉtを発生させる。トンネル
電流Ｉtの大きさは電圧の大きさに依存する。ＭＴＪの
抵抗はＲ＝Ｖ／Ｉtと定義され、これはまた、印加電流
の関数である。抵抗の大きさはまた、ＦＭ層１０２の磁
化とＦＭ層１０４の磁化との関係にも依存する。両層の
磁化が互いに対して平行であるとき、Ｒは小さな値Ｒ
minをとる。両層の磁化が反平行であるとき、Ｒの大き
さはその最大値Ｒmaxになる。これらの極限値の間の範
囲（０＜θ＜１８０°）では、抵抗の値は最小値と最大
値との間で変化する。
絶縁層によって隔てられた２枚の強磁性金属層（ＦＭ１
およびＦＭ２）を含む３枚の層を挟み合わせたものであ
る。ＦＭ１（１０２）およびＦＭ２（１０４）の厚さ
は、数原子層から数ミクロンまでの範囲のいかなる数値
であってもよい。絶縁層１０６の厚さは１〜１０ナノメ
ートル（nm）の範囲である。電圧１０８がＦＭ層１０２
および１０４に印加されると、一方のＦＭ層からの電子
が絶縁層１０６を貫通し、他方のＦＭ層に進入して、ト
ンネル電流と呼ばれる電流Ｉtを発生させる。トンネル
電流Ｉtの大きさは電圧の大きさに依存する。ＭＴＪの
抵抗はＲ＝Ｖ／Ｉtと定義され、これはまた、印加電流
の関数である。抵抗の大きさはまた、ＦＭ層１０２の磁
化とＦＭ層１０４の磁化との関係にも依存する。両層の
磁化が互いに対して平行であるとき、Ｒは小さな値Ｒ
minをとる。両層の磁化が反平行であるとき、Ｒの大き
さはその最大値Ｒmaxになる。これらの極限値の間の範
囲（０＜θ＜１８０°）では、抵抗の値は最小値と最大
値との間で変化する。
【０００７】一般に、ＦＭ１（１０２）の磁化を特定の
方向に固定し（たとえば、より高い飽和保磁力の材料を
有することにより、または、スピンバルブの場合のよう
にそれを反強磁性交換によってピン止めすることによ
り）、一方でＦＭ２（１０４）の磁化方向を印加磁場に
よって変化させると、所望の抵抗を達成することができ
る。
方向に固定し（たとえば、より高い飽和保磁力の材料を
有することにより、または、スピンバルブの場合のよう
にそれを反強磁性交換によってピン止めすることによ
り）、一方でＦＭ２（１０４）の磁化方向を印加磁場に
よって変化させると、所望の抵抗を達成することができ
る。
【０００８】
【発明が解決しようとする課題】ＭＴＪ装置は、それを
メモリ用途に使用するのに望ましくするいくつかの特性
を有するが、これまで実施上の制限がこれらの製品の市
販化の成功を妨げてきた。したがって、商業的用途にお
けるＭＴＪセルの使用を成功させるために、改良された
ＭＴＪセル構造およびメモリ装置アーキテクチャが求め
られる。
メモリ用途に使用するのに望ましくするいくつかの特性
を有するが、これまで実施上の制限がこれらの製品の市
販化の成功を妨げてきた。したがって、商業的用途にお
けるＭＴＪセルの使用を成功させるために、改良された
ＭＴＪセル構造およびメモリ装置アーキテクチャが求め
られる。
【０００９】
【課題を解決するための手段】本発明の一つの形態によ
ると、メモリおよび論理切り換え用途に使用するための
磁気トンネル接合セルであって、第一の強磁性層と、第
二の強磁性層と、第一および第二の強磁性層の間に介挿
されて磁気トンネル接合素子を形成する絶縁層とを有す
る磁気トンネル接合セルが形成される。セルはまた、第
一の方向に並べられ、第一の強磁性層に隣接して位置す
る第一の導体セグメントと、第一の方向に対して実質的
に直交する第二の方向に並べられ、第二の強磁性層に隣
接して位置する第二の導体セグメントとを有する書き込
み導体を含む。セルはさらに、第一および第二の導体セ
グメントを終端させ、モノポーラ書き込み電圧および唯
一の単一ポート書き込み端子を使用して双方向電流を書
き込み導体中に発生させることを可能にする回路素子を
含む。双方向電流は、第一の電流方向で高インピーダン
ス状態をセルに書き込み、第二の電流方向で低インピー
ダンス状態をセルに書き込む。
ると、メモリおよび論理切り換え用途に使用するための
磁気トンネル接合セルであって、第一の強磁性層と、第
二の強磁性層と、第一および第二の強磁性層の間に介挿
されて磁気トンネル接合素子を形成する絶縁層とを有す
る磁気トンネル接合セルが形成される。セルはまた、第
一の方向に並べられ、第一の強磁性層に隣接して位置す
る第一の導体セグメントと、第一の方向に対して実質的
に直交する第二の方向に並べられ、第二の強磁性層に隣
接して位置する第二の導体セグメントとを有する書き込
み導体を含む。セルはさらに、第一および第二の導体セ
グメントを終端させ、モノポーラ書き込み電圧および唯
一の単一ポート書き込み端子を使用して双方向電流を書
き込み導体中に発生させることを可能にする回路素子を
含む。双方向電流は、第一の電流方向で高インピーダン
ス状態をセルに書き込み、第二の電流方向で低インピー
ダンス状態をセルに書き込む。
【００１０】好ましくは、第一および第二の強磁性層
は、半金属強磁性材料で形成されている。そのような材
料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはア
ルカリ土類元素である）の形態をとる水マンガン鉱およ
びＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのい
ずれかであり、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのい
ずれかである）の形態のホイスラー合金を含む。半金属
強磁性材料は、理想に近い切り換え特性を有するセルを
もたらす近全スピン偏極を特徴とする。
は、半金属強磁性材料で形成されている。そのような材
料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはア
ルカリ土類元素である）の形態をとる水マンガン鉱およ
びＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのい
ずれかであり、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのい
ずれかである）の形態のホイスラー合金を含む。半金属
強磁性材料は、理想に近い切り換え特性を有するセルを
もたらす近全スピン偏極を特徴とする。
【００１１】双方向電流を可能にする回路素子は、第一
の方向で電荷を蓄積し、第二の方向で電流を放出するコ
ンデンサ構造の形態をとることができる。回路素子はま
た、分圧回路の形態をとることもできる。バイポーラ書
き込み電圧が利用できる代替態様では、回路素子は、大
地電位に対する抵抗端子の形態をとることができる。
の方向で電荷を蓄積し、第二の方向で電流を放出するコ
ンデンサ構造の形態をとることができる。回路素子はま
た、分圧回路の形態をとることもできる。バイポーラ書
き込み電圧が利用できる代替態様では、回路素子は、大
地電位に対する抵抗端子の形態をとることができる。
【００１２】本発明のもう一つの実施態様によると、複
数のビット線および複数のワード線を含む磁気ランダム
・アクセス・メモリ（ＭＲＡＭ）装置が形成される。ビ
ット線とワード線とは、実質的に直交する方向に延び
て、複数の交差点を形成する。ＭＲＡＭはさらに、一つ
一つが各交差点に対応する複数の磁気トンネル接合セル
を含む。セルは、第一の強磁性層と、第二の強磁性層
と、これらの強磁性層の間に介挿された絶縁層とで形成
されている。各セルはまた、第一の方向に並べられ、第
一の強磁性層に隣接する第一の導体セグメントと、第一
の方向に対して実質的に直交する第二の方向に並べら
れ、第二の強磁性層に隣接する第二の導体セグメントと
を有する書き込み導体を含む。各セルの書き込み導体
は、双方向電流を可能にする回路素子、たとえば容量性
構造で終端している。第一のトランジスタが書き込み導
体を対応するビット線およびワード線に結合する。第二
のトランジスタが、読み取り信号をセルに印加するた
め、対応するワード線を第一の強磁性層に結合する。各
セルは、第二の強磁性層と、対応する出力ビット線との
間に介挿された、印加された読み取り信号を検出するた
めの、対応する感度増幅器を有している。
数のビット線および複数のワード線を含む磁気ランダム
・アクセス・メモリ（ＭＲＡＭ）装置が形成される。ビ
ット線とワード線とは、実質的に直交する方向に延び
て、複数の交差点を形成する。ＭＲＡＭはさらに、一つ
一つが各交差点に対応する複数の磁気トンネル接合セル
を含む。セルは、第一の強磁性層と、第二の強磁性層
と、これらの強磁性層の間に介挿された絶縁層とで形成
されている。各セルはまた、第一の方向に並べられ、第
一の強磁性層に隣接する第一の導体セグメントと、第一
の方向に対して実質的に直交する第二の方向に並べら
れ、第二の強磁性層に隣接する第二の導体セグメントと
を有する書き込み導体を含む。各セルの書き込み導体
は、双方向電流を可能にする回路素子、たとえば容量性
構造で終端している。第一のトランジスタが書き込み導
体を対応するビット線およびワード線に結合する。第二
のトランジスタが、読み取り信号をセルに印加するた
め、対応するワード線を第一の強磁性層に結合する。各
セルは、第二の強磁性層と、対応する出力ビット線との
間に介挿された、印加された読み取り信号を検出するた
めの、対応する感度増幅器を有している。
【００１３】好ましくは、第一および第二の強磁性層
は、半金属強磁性材料で形成されている。そのような材
料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはア
ルカリ土類元素である）の形態をとる水マンガン鉱およ
びＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのい
ずれかであり、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのい
ずれかである）の形態のホイスラー合金を含む。半金属
強磁性材料は、理想に近い切り換え特性を有するセルを
もたらす近全スピン偏極を特徴とする。これが、簡単か
つ迅速に読み取られるＭＲＡＭをもたらす。
は、半金属強磁性材料で形成されている。そのような材
料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはア
ルカリ土類元素である）の形態をとる水マンガン鉱およ
びＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのい
ずれかであり、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのい
ずれかである）の形態のホイスラー合金を含む。半金属
強磁性材料は、理想に近い切り換え特性を有するセルを
もたらす近全スピン偏極を特徴とする。これが、簡単か
つ迅速に読み取られるＭＲＡＭをもたらす。
【００１４】本発明のもう一つの実施態様によると、互
いに対して実質的に並行であり、第一の平面上に位置す
る複数の３値状態ビット線を含む磁気ランダム・アクセ
ス・メモリ（ＭＲＡＭ）装置が形成される。ＭＲＡＭは
また、互いに対して実質的に並行であり、第二の平面上
に位置する複数の３値状態ワード線を含む。ワード線と
ビット線とは実質的に直交し、複数の交差点を有する行
列のアレイを設ける。各ワード線およびビット線は、双
方向電流を可能にする回路素子、たとえば容量性構造で
終端している。ＭＲＡＭは、交差点に対応する複数の磁
気トンネル接合セルを含む。セルは、第一の平面と第二
の平面との間に介挿され、第一の強磁性層と、第二の強
磁性層と、それらの強磁性層の間に介挿された絶縁層と
で形成されている。
いに対して実質的に並行であり、第一の平面上に位置す
る複数の３値状態ビット線を含む磁気ランダム・アクセ
ス・メモリ（ＭＲＡＭ）装置が形成される。ＭＲＡＭは
また、互いに対して実質的に並行であり、第二の平面上
に位置する複数の３値状態ワード線を含む。ワード線と
ビット線とは実質的に直交し、複数の交差点を有する行
列のアレイを設ける。各ワード線およびビット線は、双
方向電流を可能にする回路素子、たとえば容量性構造で
終端している。ＭＲＡＭは、交差点に対応する複数の磁
気トンネル接合セルを含む。セルは、第一の平面と第二
の平面との間に介挿され、第一の強磁性層と、第二の強
磁性層と、それらの強磁性層の間に介挿された絶縁層と
で形成されている。
【００１５】ＭＲＡＭはさらに、読み取りサイクル中に
各セルを対応するワード線およびビット線に結合し、書
き込みサイクル中にセルをワード線およびビット線から
電気的に切り離すための手段を含む。セルの状態は、セ
ルを偏極させるのに十分な磁場を設ける電流を対応する
ビット線およびワード線に通すことによって書き込まれ
る。セルは、結合手段を動作可能にし、読み取り信号を
セルに提供することによって読み取られる。
各セルを対応するワード線およびビット線に結合し、書
き込みサイクル中にセルをワード線およびビット線から
電気的に切り離すための手段を含む。セルの状態は、セ
ルを偏極させるのに十分な磁場を設ける電流を対応する
ビット線およびワード線に通すことによって書き込まれ
る。セルは、結合手段を動作可能にし、読み取り信号を
セルに提供することによって読み取られる。
【００１６】好ましくは、第一および第二の強磁性層
は、半金属強磁性材料で形成されている。そのような材
料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはア
ルカリ土類元素である）の形態をとる水マンガン鉱およ
びＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのい
ずれかであり、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのい
ずれかである）の形態のホイスラー合金を含む。半金属
強磁性材料は、理想に近い切り換え特性を有するセルを
もたらす近全スピン偏極を特徴とする。これが、簡単か
つ迅速に読み取られるＭＲＡＭをもたらす。
は、半金属強磁性材料で形成されている。そのような材
料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはア
ルカリ土類元素である）の形態をとる水マンガン鉱およ
びＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのい
ずれかであり、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのい
ずれかである）の形態のホイスラー合金を含む。半金属
強磁性材料は、理想に近い切り換え特性を有するセルを
もたらす近全スピン偏極を特徴とする。これが、簡単か
つ迅速に読み取られるＭＲＡＭをもたらす。
【００１７】本発明のもう一つの態様によると、それぞ
れが入力端子、出力端子および第一の書き込み導体入力
端子を有する第一および第二の半金属磁気トンネル接合
セルを含む磁気論理装置が形成される。第一の半金属磁
気トンネル接合セルは、書き込み導体入力端子に印加さ
れる信号に応答してセットされるオン状態およびオフ状
態を有している。オン状態は、入力端子と出力端子との
間に低い抵抗を提示し、オフ状態は、入力端子と出力端
子との間に高い抵抗を提示する。第一および第二のセル
の書き込み導体入力端子が論理入力端子を形成し、入力
端子と出力端子とが相互接続されて、論理装置出力端子
と論理入力端子との間に種々の論理機能を実現する。こ
のような論理機能は、論理和、否定論理和、論理積、否
定論理積および排他的論理和の論理機能を含む。
れが入力端子、出力端子および第一の書き込み導体入力
端子を有する第一および第二の半金属磁気トンネル接合
セルを含む磁気論理装置が形成される。第一の半金属磁
気トンネル接合セルは、書き込み導体入力端子に印加さ
れる信号に応答してセットされるオン状態およびオフ状
態を有している。オン状態は、入力端子と出力端子との
間に低い抵抗を提示し、オフ状態は、入力端子と出力端
子との間に高い抵抗を提示する。第一および第二のセル
の書き込み導体入力端子が論理入力端子を形成し、入力
端子と出力端子とが相互接続されて、論理装置出力端子
と論理入力端子との間に種々の論理機能を実現する。こ
のような論理機能は、論理和、否定論理和、論理積、否
定論理積および排他的論理和の論理機能を含む。
【００１８】本発明のさらに別の実施態様によると、コ
ンピュータ・プロセッサが形成されている第一の基板
と、磁気ランダム・アクセス・メモリが形成されている
第二の基板とを含む、不揮発性磁気メモリを有するコン
ピュータ集積回路が形成される。第一および第二の基板
は、好ましくは、フリップチップ集積技術を使用して結
合されて、コンピュータ・プロセッサが機能的に磁気ラ
ンダム・アクセス・メモリに結合されるようになる。
ンピュータ・プロセッサが形成されている第一の基板
と、磁気ランダム・アクセス・メモリが形成されている
第二の基板とを含む、不揮発性磁気メモリを有するコン
ピュータ集積回路が形成される。第一および第二の基板
は、好ましくは、フリップチップ集積技術を使用して結
合されて、コンピュータ・プロセッサが機能的に磁気ラ
ンダム・アクセス・メモリに結合されるようになる。
【００１９】本発明の前記ならびに他の目的、特徴およ
び利点は、添付図面と関連させて参照される本発明の例
示的な実施態様の以下の詳細な説明から明らかになるで
あろう。
び利点は、添付図面と関連させて参照される本発明の例
示的な実施態様の以下の詳細な説明から明らかになるで
あろう。
【００２０】
【発明の実施の形態】ＭＴＪセルは、論理状態を示すた
めに使用することができる、対応する可変性の抵抗を有
している。第一および第二の強磁性層における磁化の向
きが平行であるとき、ＭＴＪセルの抵抗は低い。磁化の
向きが反平行であるとき、抵抗は高い。これら二つの抵
抗状態は、直交電流をそれぞれ第一および第二の方向で
セルに隣接する導体に印加することにより、セルに書き
込むことができる。
めに使用することができる、対応する可変性の抵抗を有
している。第一および第二の強磁性層における磁化の向
きが平行であるとき、ＭＴＪセルの抵抗は低い。磁化の
向きが反平行であるとき、抵抗は高い。これら二つの抵
抗状態は、直交電流をそれぞれ第一および第二の方向で
セルに隣接する導体に印加することにより、セルに書き
込むことができる。
【００２１】図２および３は、本発明のＭＴＪセルの平
面図を示す。ＭＴＪセルは、第一の強磁性（ＦＭ）層、
第二のＦＭ層およびそれらの強磁性層の間に介挿された
絶縁層を有する積層構造として形成されたＭＴＪ素子２
００を含む。好ましくは、ＦＭ層と接触する従来の金属
層の上に導電トレースを形成することにより、第一の電
気端子２０２が第一のＦＭ層に結合され、第二の電気端
子２０４が第二のＦＭ層に結合されている。ＭＴＪセル
の抵抗は、第一および第二の電気端子２０２、２０４の
間で測定することができる。ＭＴＪセルはまた、ＭＴＪ
素子２００の下を第一の方向（Ｙ軸）に沿って延びる第
一の導体セグメント２０６を含む。第二の導体セグメン
ト２０８が、ＭＴＪ素子２００の上を、第一の方向に対
して直交する第二の方向（Ｘ軸）に沿って延びている。
第一の導体セグメント２０６は第一の容量性構造２１０
で終端し、第二の導体セグメント２０８は第二の容量性
構造２１２で終端している。容量性構造２１０、２１２
は、電界効果トランジスタのゲート端子の利用をはじめ
とする、従来技術で公知のいかなる方法で形成してもよ
い。第一の導体セグメントと第二の導体セグメントとが
接続されて、書き込み信号を印加するための共通入力端
子２１４を形成している。
面図を示す。ＭＴＪセルは、第一の強磁性（ＦＭ）層、
第二のＦＭ層およびそれらの強磁性層の間に介挿された
絶縁層を有する積層構造として形成されたＭＴＪ素子２
００を含む。好ましくは、ＦＭ層と接触する従来の金属
層の上に導電トレースを形成することにより、第一の電
気端子２０２が第一のＦＭ層に結合され、第二の電気端
子２０４が第二のＦＭ層に結合されている。ＭＴＪセル
の抵抗は、第一および第二の電気端子２０２、２０４の
間で測定することができる。ＭＴＪセルはまた、ＭＴＪ
素子２００の下を第一の方向（Ｙ軸）に沿って延びる第
一の導体セグメント２０６を含む。第二の導体セグメン
ト２０８が、ＭＴＪ素子２００の上を、第一の方向に対
して直交する第二の方向（Ｘ軸）に沿って延びている。
第一の導体セグメント２０６は第一の容量性構造２１０
で終端し、第二の導体セグメント２０８は第二の容量性
構造２１２で終端している。容量性構造２１０、２１２
は、電界効果トランジスタのゲート端子の利用をはじめ
とする、従来技術で公知のいかなる方法で形成してもよ
い。第一の導体セグメントと第二の導体セグメントとが
接続されて、書き込み信号を印加するための共通入力端
子２１４を形成している。
【００２２】図２を参照すると、電位が入力端子２１４
に印加されると、電流が容量性構造２１０、２１２の中
に流れ、それにより、第一のセグメント２０６（＋Ｙ方
向）および第二のセグメント２０８（＋Ｘ方向）に直交
電流を生じさせる。これらの電流は、容量性構造２１
０、２１２が充電されるまで流れる。ＭＴＪ素子２００
に隣接して流れる直交電流が積層構造の磁気偏極を反平
行方向に生じさせ、それが端子２０２、２０４の間に高
い抵抗を生じさせる。一般に、０．１〜１０maの範囲の
電流が磁気状態の変化を誘発するのに十分である。
に印加されると、電流が容量性構造２１０、２１２の中
に流れ、それにより、第一のセグメント２０６（＋Ｙ方
向）および第二のセグメント２０８（＋Ｘ方向）に直交
電流を生じさせる。これらの電流は、容量性構造２１
０、２１２が充電されるまで流れる。ＭＴＪ素子２００
に隣接して流れる直交電流が積層構造の磁気偏極を反平
行方向に生じさせ、それが端子２０２、２０４の間に高
い抵抗を生じさせる。一般に、０．１〜１０maの範囲の
電流が磁気状態の変化を誘発するのに十分である。
【００２３】コンデンサ２１０、２１２が充電される
と、図３に示すように、入力端子２１４を接地すること
により、反対の直交方向の電流をセグメント２０６、２
０８中に誘発することができる。−Ｘ、−Ｙ方向の電流
がＭＴＪ素子２００を偏極させて積層構造の磁化を平行
方向に生じさせ、それにより、端子２０２、２０４の間
に低い抵抗を生じさせる。導体セグメントを電荷蓄積容
量性構造で終端させることにより、モノポーラ書き込み
電圧信号およびセルへの単一ポート入力端子を使用して
双方向電流を生じさせることができる。
と、図３に示すように、入力端子２１４を接地すること
により、反対の直交方向の電流をセグメント２０６、２
０８中に誘発することができる。−Ｘ、−Ｙ方向の電流
がＭＴＪ素子２００を偏極させて積層構造の磁化を平行
方向に生じさせ、それにより、端子２０２、２０４の間
に低い抵抗を生じさせる。導体セグメントを電荷蓄積容
量性構造で終端させることにより、モノポーラ書き込み
電圧信号およびセルへの単一ポート入力端子を使用して
双方向電流を生じさせることができる。
【００２４】ＭＴＪセルの書き込み導体を終端させるコ
ンデンサ２１０、２１２が、二つの状態をセルに書き込
むために必要な双方向電流をセルに隣接するところで生
じさせる簡便な方法を提供する。しかし、双方向電流を
生じさせる他の方法を用いてもよい。たとえば、書き込
み導体は、電圧を電圧中間点のあたりに維持する分圧回
路によって終端させてもよい。分圧器は、図４に示すよ
うに、トランジスタまたは抵抗素子２１６、２１８およ
び２２０、２２２で形成することができる。書き込み導
体が高インピーダンス状態にあるとき、電流は流れな
い。しかし、書き込み導体が最大電位になると、電流は
分圧器へと第一の方向に流れ、書き込み導体が大地電位
になると、電流は分圧器から第二の方向に流れる。
ンデンサ２１０、２１２が、二つの状態をセルに書き込
むために必要な双方向電流をセルに隣接するところで生
じさせる簡便な方法を提供する。しかし、双方向電流を
生じさせる他の方法を用いてもよい。たとえば、書き込
み導体は、電圧を電圧中間点のあたりに維持する分圧回
路によって終端させてもよい。分圧器は、図４に示すよ
うに、トランジスタまたは抵抗素子２１６、２１８およ
び２２０、２２２で形成することができる。書き込み導
体が高インピーダンス状態にあるとき、電流は流れな
い。しかし、書き込み導体が最大電位になると、電流は
分圧器へと第一の方向に流れ、書き込み導体が大地電位
になると、電流は分圧器から第二の方向に流れる。
【００２５】図５は、ＭＴＪ素子２００の層構造および
導体セグメント２０６、２０８の向きをさらに示す断面
図である。ＭＴＪ素子２００は、第一の強磁性（ＦＭ）
層３０２、第二の強磁性（ＦＭ）層３０４およびそれら
のＦＭ層の間に介挿された絶縁層３０６を含む。第一の
導体セグメント２０６が第一のＦＭ層３０２の下に設け
られ、電気絶縁層３０８がＦＭ層３０２と導体セグメン
ト２０６との間に介挿されている。同様に、絶縁層３１
０が第二の導体セグメント２０８を第二のＦＭ層３０４
から隔てている。このようにして、導体セグメント２０
６、２０８に印加された電流は、積層構造に隣接すると
ころで磁場を生じさせるが、ＭＴＪ素子２００の中を流
れることはない。
導体セグメント２０６、２０８の向きをさらに示す断面
図である。ＭＴＪ素子２００は、第一の強磁性（ＦＭ）
層３０２、第二の強磁性（ＦＭ）層３０４およびそれら
のＦＭ層の間に介挿された絶縁層３０６を含む。第一の
導体セグメント２０６が第一のＦＭ層３０２の下に設け
られ、電気絶縁層３０８がＦＭ層３０２と導体セグメン
ト２０６との間に介挿されている。同様に、絶縁層３１
０が第二の導体セグメント２０８を第二のＦＭ層３０４
から隔てている。このようにして、導体セグメント２０
６、２０８に印加された電流は、積層構造に隣接すると
ころで磁場を生じさせるが、ＭＴＪ素子２００の中を流
れることはない。
【００２６】好ましくは、第一のＦＭ層３０２および第
二のＦＭ層３０４は、完全に近いスピン偏極を示す半金
属強磁性材料を使用して形成されている。スピン偏極が
１００％に近づくにつれ、ＭＴＪ素子２００は、きわめ
て高いオフ抵抗を有する理想的なスイッチのように働
く。この抵抗は１００〜１０，０００ＫΩ・μ2（キロ
オーム・ミクロン自乗）のオーダである。公知の半金属
強磁性材料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3
（Ｄはアルカリ土類元素である）の形態をとる水マンガ
ン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、Ｃｕ、Ｐｄ
などのいずれかであり、Ｙは、Ａｌ、Ｓｎ、Ｉｎ、Ｓｂ
などのいずれかである）の形態のホイスラー合金を含
む。また、他の半金属強磁性材料が将来利用可能にな
り、本発明で使用するのに受け入れられる性質を示すも
のと期待される。
二のＦＭ層３０４は、完全に近いスピン偏極を示す半金
属強磁性材料を使用して形成されている。スピン偏極が
１００％に近づくにつれ、ＭＴＪ素子２００は、きわめ
て高いオフ抵抗を有する理想的なスイッチのように働
く。この抵抗は１００〜１０，０００ＫΩ・μ2（キロ
オーム・ミクロン自乗）のオーダである。公知の半金属
強磁性材料は、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3
（Ｄはアルカリ土類元素である）の形態をとる水マンガ
ン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、Ｃｕ、Ｐｄ
などのいずれかであり、Ｙは、Ａｌ、Ｓｎ、Ｉｎ、Ｓｂ
などのいずれかである）の形態のホイスラー合金を含
む。また、他の半金属強磁性材料が将来利用可能にな
り、本発明で使用するのに受け入れられる性質を示すも
のと期待される。
【００２７】好ましくは、半金属強磁性層は、１〜１０
０nmの範囲の厚さで形成される。半金属強磁性層の間に
介挿される絶縁層は、約０．５〜１０nmの範囲の厚さを
有するＡｌ2Ｏ3、ＴｉＯ2、ＭｇＯ、ＳｉＯ2、ＡｌＮな
どの材料であることができる。
０nmの範囲の厚さで形成される。半金属強磁性層の間に
介挿される絶縁層は、約０．５〜１０nmの範囲の厚さを
有するＡｌ2Ｏ3、ＴｉＯ2、ＭｇＯ、ＳｉＯ2、ＡｌＮな
どの材料であることができる。
【００２８】図６は、本発明にしたがって形成されたＭ
ＲＡＭアレイの一部を示す。図示するＭＲＡＭアレイの
部分は、４個のメモリ・セル４００−１、４００−２、
４００−３、４００−４を含む。しかし、有用なメモリ
装置がはるかに多くのセル（何十万個、何百万個という
オーダ）で形成され、この限定部分が単に本発明の作動
原理を説明するだけであるということが当該技術で十分
に理解されよう。各セル４００は、図２、３および５に
関連して論じたように、ＭＴＪ素子４０２、直交書き込
み導体４０４、４０６およびコンデンサ４０８、４１０
を含む。セル４００は行列に配置され、垂直方向に延び
るビット線４１２と、水平方向に延びるワード線４１４
との交差点に対応する。セル４００ごとに、ワード線４
１４に結合されたゲート端子と、ＭＴＪ素子４０２の直
交書き込み導体に結合されたドレン端子とを有する第一
のトランジスタ４１６がある。セル４００−３および４
００−４は、簡潔に示すため、トランジスタ４１６およ
び対応する書き込み導体なしで示されているが、そのよ
うな部品がこれらのセルにも含まれることが理解されよ
う。
ＲＡＭアレイの一部を示す。図示するＭＲＡＭアレイの
部分は、４個のメモリ・セル４００−１、４００−２、
４００−３、４００−４を含む。しかし、有用なメモリ
装置がはるかに多くのセル（何十万個、何百万個という
オーダ）で形成され、この限定部分が単に本発明の作動
原理を説明するだけであるということが当該技術で十分
に理解されよう。各セル４００は、図２、３および５に
関連して論じたように、ＭＴＪ素子４０２、直交書き込
み導体４０４、４０６およびコンデンサ４０８、４１０
を含む。セル４００は行列に配置され、垂直方向に延び
るビット線４１２と、水平方向に延びるワード線４１４
との交差点に対応する。セル４００ごとに、ワード線４
１４に結合されたゲート端子と、ＭＴＪ素子４０２の直
交書き込み導体に結合されたドレン端子とを有する第一
のトランジスタ４１６がある。セル４００−３および４
００−４は、簡潔に示すため、トランジスタ４１６およ
び対応する書き込み導体なしで示されているが、そのよ
うな部品がこれらのセルにも含まれることが理解されよ
う。
【００２９】第一の抵抗状態をセル４００に書き込むた
めには、電圧信号を対応するビット線４１２およびワー
ド線４１４に印加し、それにより、電流をトランジスタ
４１６を介してコンデンサ４０８、４１０（または、双
方向電流に対応する他の回路素子）に流れ込ませる。こ
の電流が、図２に関連して論じた方法で、ＭＴＪ素子４
０２を偏極させる。第二の抵抗状態をセル４００に書き
込むためには、大地レベル電位をビット線４１２に印加
すると同時に、正電圧を、選択されたセル４００の対応
するワード線４１４に印加する。これがトランジスタ４
０６を偏倚させて、コンデンサ４０８、４１０に蓄積さ
れた電荷がビット線４１２に放電され、それにより、図
３に関連して論じたように、ＭＴＪ素子４０２を低抵抗
状態に偏極させるために必要な逆方向電流を生じさせ
る。コンデンサ４０８、４１０が、必要な電流を生じさ
せるのに十分な電荷を含むことを保証するために、コン
デンサ４０８、４１０は、書き込みサイクルの第一の部
分で充電したのち、放電させて第二の抵抗状態を生じさ
せてもよい。
めには、電圧信号を対応するビット線４１２およびワー
ド線４１４に印加し、それにより、電流をトランジスタ
４１６を介してコンデンサ４０８、４１０（または、双
方向電流に対応する他の回路素子）に流れ込ませる。こ
の電流が、図２に関連して論じた方法で、ＭＴＪ素子４
０２を偏極させる。第二の抵抗状態をセル４００に書き
込むためには、大地レベル電位をビット線４１２に印加
すると同時に、正電圧を、選択されたセル４００の対応
するワード線４１４に印加する。これがトランジスタ４
０６を偏倚させて、コンデンサ４０８、４１０に蓄積さ
れた電荷がビット線４１２に放電され、それにより、図
３に関連して論じたように、ＭＴＪ素子４０２を低抵抗
状態に偏極させるために必要な逆方向電流を生じさせ
る。コンデンサ４０８、４１０が、必要な電流を生じさ
せるのに十分な電荷を含むことを保証するために、コン
デンサ４０８、４１０は、書き込みサイクルの第一の部
分で充電したのち、放電させて第二の抵抗状態を生じさ
せてもよい。
【００３０】ＭＲＡＭセルの書き込み導体を終端させる
コンデンサ４０８、４１０は、双方向電流を可能にする
他の回路実施態様で置き換えることができる。図７は、
このために書き込み導体を終端させるために使用される
トランジスタ回路を示す。コンデンサ４０８の代わり
に、Ｙ方向書き込み導体セグメントは、第一のトランジ
スタ４３０および第二のトランジスタ４３２によって終
端されている。トランジスタ４３０、４３２は、電源Ｖ
ddと大地電位との間に直列に接続された相補形装置であ
る。トランジスタ４３０、４３２のゲートは互いに接続
され、また、対応するセル４０２のビット線に接続され
ている。Ｐ型装置であるトランジスタ４３０のソース
は、Ｎ型装置であるトランジスタ４３２のドレンおよび
Ｙ方向書き込み導体４０４に接続されている。Ｘ方向書
き込み導体セグメント４０６も同様に、相補形トランジ
スタ対４３４、４３６によって終端されている。ビット
線４１２およびワード線４１４がいずれも高になると、
トランジスタ４３２および４３６がオンになり、電流
が、トランジスタ４３２の中を−Ｙから＋Ｙの方向に流
れ、また、トランジスタ４３６の中を−Ｘから＋Ｘの方
向に流れる。しかし、ワード線４１４が高であるときに
ビット線４１２が低になると、トランジスタ４３２、４
３６はオフになり、同時にＰ型トランジスタ４３０、４
３４がオンになる。すると、電流は、トランジスタ４３
０の中を＋Ｙから−Ｙの方向に流れ、また、トランジス
タ４３４の中を＋Ｘから−Ｘの方向に流れる。このよう
にして、「１」または「０」をセル４０２に書き込むこ
とができる。
コンデンサ４０８、４１０は、双方向電流を可能にする
他の回路実施態様で置き換えることができる。図７は、
このために書き込み導体を終端させるために使用される
トランジスタ回路を示す。コンデンサ４０８の代わり
に、Ｙ方向書き込み導体セグメントは、第一のトランジ
スタ４３０および第二のトランジスタ４３２によって終
端されている。トランジスタ４３０、４３２は、電源Ｖ
ddと大地電位との間に直列に接続された相補形装置であ
る。トランジスタ４３０、４３２のゲートは互いに接続
され、また、対応するセル４０２のビット線に接続され
ている。Ｐ型装置であるトランジスタ４３０のソース
は、Ｎ型装置であるトランジスタ４３２のドレンおよび
Ｙ方向書き込み導体４０４に接続されている。Ｘ方向書
き込み導体セグメント４０６も同様に、相補形トランジ
スタ対４３４、４３６によって終端されている。ビット
線４１２およびワード線４１４がいずれも高になると、
トランジスタ４３２および４３６がオンになり、電流
が、トランジスタ４３２の中を−Ｙから＋Ｙの方向に流
れ、また、トランジスタ４３６の中を−Ｘから＋Ｘの方
向に流れる。しかし、ワード線４１４が高であるときに
ビット線４１２が低になると、トランジスタ４３２、４
３６はオフになり、同時にＰ型トランジスタ４３０、４
３４がオンになる。すると、電流は、トランジスタ４３
０の中を＋Ｙから−Ｙの方向に流れ、また、トランジス
タ４３４の中を＋Ｘから−Ｘの方向に流れる。このよう
にして、「１」または「０」をセル４０２に書き込むこ
とができる。
【００３１】ＭＲＡＭアレイはまた、セル４００の抵抗
状態を確認するため、読み取り回路を含む。読み取り回
路は、好ましくは、対応するワード線４１４に結合され
たゲート端子と、読み取りイネーブル線４２０に結合さ
れたドレン端子と、ワード線の行の各ＭＴＪ素子４０２
の第一の端子に結合されたソース端子とを有する第二の
トランジスタ４１８を含む。電流は読み取り動作中にし
かセルに印加されないため、読み取りイネーブル信号は
ＭＲＡＭの電力を節約する。各ＭＴＪ素子の第二の端子
は、対応する感度増幅器４２２に結合されている。ビッ
ト線の列と対応するＭＴＪ素子４０２ごとの感度増幅器
４２２の出力は、論理和機能によって結合される。これ
は、出力どうしを配線で結合するか、各ビット線４１２
に対応する論理和ゲート４２４を使用することによって
達成することができる。
状態を確認するため、読み取り回路を含む。読み取り回
路は、好ましくは、対応するワード線４１４に結合され
たゲート端子と、読み取りイネーブル線４２０に結合さ
れたドレン端子と、ワード線の行の各ＭＴＪ素子４０２
の第一の端子に結合されたソース端子とを有する第二の
トランジスタ４１８を含む。電流は読み取り動作中にし
かセルに印加されないため、読み取りイネーブル信号は
ＭＲＡＭの電力を節約する。各ＭＴＪ素子の第二の端子
は、対応する感度増幅器４２２に結合されている。ビッ
ト線の列と対応するＭＴＪ素子４０２ごとの感度増幅器
４２２の出力は、論理和機能によって結合される。これ
は、出力どうしを配線で結合するか、各ビット線４１２
に対応する論理和ゲート４２４を使用することによって
達成することができる。
【００３２】選択されたセル４００の状態を読み取るた
めには、読み取りイネーブル線４２０および対応するワ
ード線４１４を正の電圧レベルにする。感度増幅器４２
２は、好ましくは、印加電圧およびＭＴＪ抵抗に応答す
る検出器を含む。感度増幅器４２２は、ＭＴＪ素子が低
抵抗状態にあるとき第一の信号レベルを検出し、その出
力で論理レベル「１」を示す。同様に、感度増幅器４２
２は、ＭＴＪ素子が高抵抗状態にあるとき第二の信号レ
ベルを検出し、論理レベル「０」を示す。感度増幅器４
２２の出力はビット線論理和ゲート４２４に結合され、
このゲートは適当なデコード回路（図示せず）に結合さ
れている。
めには、読み取りイネーブル線４２０および対応するワ
ード線４１４を正の電圧レベルにする。感度増幅器４２
２は、好ましくは、印加電圧およびＭＴＪ抵抗に応答す
る検出器を含む。感度増幅器４２２は、ＭＴＪ素子が低
抵抗状態にあるとき第一の信号レベルを検出し、その出
力で論理レベル「１」を示す。同様に、感度増幅器４２
２は、ＭＴＪ素子が高抵抗状態にあるとき第二の信号レ
ベルを検出し、論理レベル「０」を示す。感度増幅器４
２２の出力はビット線論理和ゲート４２４に結合され、
このゲートは適当なデコード回路（図示せず）に結合さ
れている。
【００３３】図８は、本発明にしたがって形成された代
替のＭＲＡＭトポロジーを示す。図６と同様に、図８の
ＭＲＡＭは、ビット線５０４とワード線５０６との交差
点に隣接する複数のＭＴＪセル５０２で形成されてい
る。ＭＴＪ素子５０２は、素子５０２の下を垂直に延び
るビット線と、素子５０２の上を水平に延びるワード線
との間に位置している。このようにして、ワード線５０
６およびビット線５０４は、各ＭＴＪ素子５０２にかか
る直交書き込み導体セグメントを直接形成する。各ビッ
ト線５０４および各ワード線５０６は、双方向電流を可
能にする回路素子、たとえば容量性素子５０８で終端し
ている。ＭＲＡＭは、好ましくは、メモリ回路アレイに
とって従来的な方法で形成されたビット線デコーダ／ド
ライバ回路５１０およびワード線デコーダ／ドライバ回
路５１２を含む。
替のＭＲＡＭトポロジーを示す。図６と同様に、図８の
ＭＲＡＭは、ビット線５０４とワード線５０６との交差
点に隣接する複数のＭＴＪセル５０２で形成されてい
る。ＭＴＪ素子５０２は、素子５０２の下を垂直に延び
るビット線と、素子５０２の上を水平に延びるワード線
との間に位置している。このようにして、ワード線５０
６およびビット線５０４は、各ＭＴＪ素子５０２にかか
る直交書き込み導体セグメントを直接形成する。各ビッ
ト線５０４および各ワード線５０６は、双方向電流を可
能にする回路素子、たとえば容量性素子５０８で終端し
ている。ＭＲＡＭは、好ましくは、メモリ回路アレイに
とって従来的な方法で形成されたビット線デコーダ／ド
ライバ回路５１０およびワード線デコーダ／ドライバ回
路５１２を含む。
【００３４】抵抗状態を対応するＭＴＪ素子５０２に書
き込むには、電流が、対応するビット線５０４およびワ
ード線５０６の両方に流れて、素子５０２を偏極するの
に充分な磁場を発生させなければならない。電流がセル
のワード線またはビット線のいずれかだけを流れると
き、そのセルは半選択状態といわれ、その抵抗状態は変
わらない。図１０は、第一の抵抗状態をＭＴＪセル５０
２−１に書き込む場合を示すタイミング図である。時間
ｔ0で、ビット線Ｂ0は高インピーダンス状態に保持さ
れ、同時に、書き込みラインＷ0が低になってコンデン
サＣW0を放電させる。コンデンサＣW0が時間ｔ0で電荷
を有するならば、期間ｔ0〜ｔ1の間、電流がＷ0に流れ
る。しかし、この期間中はビット線が高インピーダンス
状態に保持されているため、電流はビット線には流れ
ず、ワード線Ｗ0に対応するセルは半選択状態にしかな
らない。
き込むには、電流が、対応するビット線５０４およびワ
ード線５０６の両方に流れて、素子５０２を偏極するの
に充分な磁場を発生させなければならない。電流がセル
のワード線またはビット線のいずれかだけを流れると
き、そのセルは半選択状態といわれ、その抵抗状態は変
わらない。図１０は、第一の抵抗状態をＭＴＪセル５０
２−１に書き込む場合を示すタイミング図である。時間
ｔ0で、ビット線Ｂ0は高インピーダンス状態に保持さ
れ、同時に、書き込みラインＷ0が低になってコンデン
サＣW0を放電させる。コンデンサＣW0が時間ｔ0で電荷
を有するならば、期間ｔ0〜ｔ1の間、電流がＷ0に流れ
る。しかし、この期間中はビット線が高インピーダンス
状態に保持されているため、電流はビット線には流れ
ず、ワード線Ｗ0に対応するセルは半選択状態にしかな
らない。
【００３５】時間ｔ1で、ワード線が高インピーダンス
状態に置かれ、ビット線ｂ0が低になってコンデンサＣ
B0を放電させる。前記と同様、ビット線を流れる電流は
ビット線沿いのセルを半選択するだけであり、それらの
セルのインピーダンスを変化させない。コンデンサＣB0
およびＣW0が放電すると、ビット線Ｂ0およびワード線
Ｗ0が高になり、それにより、磁気モーメントを第一の
抵抗状態に偏極させるのに必要な直交電流がセル５０２
−１に隣接するところで発生する。ビット線Ｂ0および
ワード線Ｗ0に対応するさらなるセル５０２は、半選択
状態でしかないため、変化のないままである。図１１
は、セル５０２−１の抵抗状態を第二の抵抗状態に変化
させる書き込みサイクルのタイミングを例示する。この
プロセスは、図１０に関連して説明したプロセスと類似
しているが、コンデンサが、はじめ時間ｔ0〜ｔ2の間に
充電されたのち、時間ｔ2〜ｔ3の間に放電される。
状態に置かれ、ビット線ｂ0が低になってコンデンサＣ
B0を放電させる。前記と同様、ビット線を流れる電流は
ビット線沿いのセルを半選択するだけであり、それらの
セルのインピーダンスを変化させない。コンデンサＣB0
およびＣW0が放電すると、ビット線Ｂ0およびワード線
Ｗ0が高になり、それにより、磁気モーメントを第一の
抵抗状態に偏極させるのに必要な直交電流がセル５０２
−１に隣接するところで発生する。ビット線Ｂ0および
ワード線Ｗ0に対応するさらなるセル５０２は、半選択
状態でしかないため、変化のないままである。図１１
は、セル５０２−１の抵抗状態を第二の抵抗状態に変化
させる書き込みサイクルのタイミングを例示する。この
プロセスは、図１０に関連して説明したプロセスと類似
しているが、コンデンサが、はじめ時間ｔ0〜ｔ2の間に
充電されたのち、時間ｔ2〜ｔ3の間に放電される。
【００３６】図８のＭＲＡＭでは、各ビット線５０４お
よびワード線５０６は、容量性構造５０８ではなく、分
圧構造で終端させることができる。この場合、ビット線
およびワード線が高インピーダンス状態にあるとき、電
流は流れない。しかし、両線が高になると、電流は第一
の方向に流れて分圧構造に入り、両線が低になると、電
流は分圧構造から第二の方向に流れる。この実施態様は
ＭＲＡＭの零入力電流を増すが、これは、書き込み動作
の間にだけ分圧構造を動作可能にすることによって対処
することができる。分圧構造を使用することにより、容
量性構造が選択されたセルに対して書き込みを行うのに
適切な初期状態にあることを保証する必要がもはやなく
なるため、図１０および１１の前記書き込みサイクルが
一段階プロセスに簡素化される。さらなる代替として、
デコーダ／ドライバ回路５１０、５１２が双方向電圧出
力で形成されるならば、ビット線およびワード線を適当
な抵抗を介して大地電位に接続するだけで、求められる
双方向電流を達成することができる。
よびワード線５０６は、容量性構造５０８ではなく、分
圧構造で終端させることができる。この場合、ビット線
およびワード線が高インピーダンス状態にあるとき、電
流は流れない。しかし、両線が高になると、電流は第一
の方向に流れて分圧構造に入り、両線が低になると、電
流は分圧構造から第二の方向に流れる。この実施態様は
ＭＲＡＭの零入力電流を増すが、これは、書き込み動作
の間にだけ分圧構造を動作可能にすることによって対処
することができる。分圧構造を使用することにより、容
量性構造が選択されたセルに対して書き込みを行うのに
適切な初期状態にあることを保証する必要がもはやなく
なるため、図１０および１１の前記書き込みサイクルが
一段階プロセスに簡素化される。さらなる代替として、
デコーダ／ドライバ回路５１０、５１２が双方向電圧出
力で形成されるならば、ビット線およびワード線を適当
な抵抗を介して大地電位に接続するだけで、求められる
双方向電流を達成することができる。
【００３７】図９は、読み取り回路の例をさらに示す、
図８のＭＲＡＭのセル５０２を示す略図である。トラン
ジスタ５２０がセル５０２の第一のＦＭ層を対応するワ
ード線５０６に結合している。トランジスタ５２０のゲ
ートは読み出しイネーブル信号に結合されている。セル
５０２の第二のＦＭ層は、対応するビット線５０４に接
続されている。読み取りイネーブル信号が存在すると
き、ワード線５０６上で提示される信号が読み取り電流
を発生させてトランジスタ５２０およびセル５０２に通
してビット線５０４に入れる。各ビット線は、読み取り
電流を感度増幅器５２４に結合するための第二のトラン
ジスタ５２４と、読み取り動作中に容量性構造５０８を
ビット線から反結合するための第二のトランジスタ５２
６とを含む。同様に、各ワード線は、読み取り動作中に
容量性構造５０８をワード線から反結合するための第三
のトランジスタ５２８を含む。トランジスタ５２２、５
２６および５２８がＮＭＯＳ装置であるとき、トランジ
スタ５２２のゲートに直接印加された読み取りイネーブ
ル信号は、インバータ５３０に通され、トランジスタ５
２６、５２８のゲートに結合される。このように、１本
の制御線しか要らない。あるいはまた、トランジスタ５
２２は、トランジスタ５２６、５２８に対して相補形装
置であることもでき、その場合、インバータ５３０なし
で共通のイネーブル信号によって駆動される。
図８のＭＲＡＭのセル５０２を示す略図である。トラン
ジスタ５２０がセル５０２の第一のＦＭ層を対応するワ
ード線５０６に結合している。トランジスタ５２０のゲ
ートは読み出しイネーブル信号に結合されている。セル
５０２の第二のＦＭ層は、対応するビット線５０４に接
続されている。読み取りイネーブル信号が存在すると
き、ワード線５０６上で提示される信号が読み取り電流
を発生させてトランジスタ５２０およびセル５０２に通
してビット線５０４に入れる。各ビット線は、読み取り
電流を感度増幅器５２４に結合するための第二のトラン
ジスタ５２４と、読み取り動作中に容量性構造５０８を
ビット線から反結合するための第二のトランジスタ５２
６とを含む。同様に、各ワード線は、読み取り動作中に
容量性構造５０８をワード線から反結合するための第三
のトランジスタ５２８を含む。トランジスタ５２２、５
２６および５２８がＮＭＯＳ装置であるとき、トランジ
スタ５２２のゲートに直接印加された読み取りイネーブ
ル信号は、インバータ５３０に通され、トランジスタ５
２６、５２８のゲートに結合される。このように、１本
の制御線しか要らない。あるいはまた、トランジスタ５
２２は、トランジスタ５２６、５２８に対して相補形装
置であることもでき、その場合、インバータ５３０なし
で共通のイネーブル信号によって駆動される。
【００３８】図９の読み取り回路は、トランジスタ５２
０がワード線５０６に結合され、感度増幅器がトランジ
スタ５２２を介してビット線５０４に結合されているよ
うに示すが、この回路は、ビット線とワード線とを互い
に逆にしても等価に設計できることが理解されよう。
０がワード線５０６に結合され、感度増幅器がトランジ
スタ５２２を介してビット線５０４に結合されているよ
うに示すが、この回路は、ビット線とワード線とを互い
に逆にしても等価に設計できることが理解されよう。
【００３９】図６および８のＭＲＡＭ装置は、独立型メ
モリ装置に適用可能であるだけでなく、内部レジスタお
よびキャッシュ・メモリとして使用するためにマイクロ
プロセッサに集積することもできる。集積しやすくする
ため、フリップチップ実装技術を使用して二つの製作技
術を合併することが好ましい。
モリ装置に適用可能であるだけでなく、内部レジスタお
よびキャッシュ・メモリとして使用するためにマイクロ
プロセッサに集積することもできる。集積しやすくする
ため、フリップチップ実装技術を使用して二つの製作技
術を合併することが好ましい。
【００４０】ＭＴＪセルが半金属強磁性材料で形成され
ているとき、改善された切り換え特性が磁気論理ゲート
の構築を可能にする。図１２を参照すると、ＭＴＪセル
で形成された論理積ゲートが示されている。このゲート
は、第一のＭＴＪセル７００を第二のＭＴＪセル７０２
と直列に接続したもので形成されている。第一のＭＴＪ
セル７００の書き込み導体が第一の論理入力（Ａ）を形
成し、第二のＭＴＪセル７０２の書き込み導体が第二の
論理入力（Ｂ）を形成している。ゲートはまた、第一の
ＭＴＪセル７００に接続された入力端子７０４と、第二
のＭＴＪセル７０２に結合された出力端子７０６とを有
している。正電圧が入力端子７０４に印加されると、ゲ
ートは、以下に示す論理積ゲートの真理値表にしたがっ
て作動する。
ているとき、改善された切り換え特性が磁気論理ゲート
の構築を可能にする。図１２を参照すると、ＭＴＪセル
で形成された論理積ゲートが示されている。このゲート
は、第一のＭＴＪセル７００を第二のＭＴＪセル７０２
と直列に接続したもので形成されている。第一のＭＴＪ
セル７００の書き込み導体が第一の論理入力（Ａ）を形
成し、第二のＭＴＪセル７０２の書き込み導体が第二の
論理入力（Ｂ）を形成している。ゲートはまた、第一の
ＭＴＪセル７００に接続された入力端子７０４と、第二
のＭＴＪセル７０２に結合された出力端子７０６とを有
している。正電圧が入力端子７０４に印加されると、ゲ
ートは、以下に示す論理積ゲートの真理値表にしたがっ
て作動する。
【００４１】
【表１】
【００４２】出力は、入力を論理低電位に接続し、出力
端子７０６からのプルアップ抵抗を正の電源に接続する
ことによって逆転させることができる。この設計では、
否定論理積機能が達成される。
端子７０６からのプルアップ抵抗を正の電源に接続する
ことによって逆転させることができる。この設計では、
否定論理積機能が達成される。
【００４３】同様に、ＭＴＪセルは、図１３に示すよう
に、論理和／否定論理和ゲートを形成するように設計す
ることもできる。この実施態様では、第一のＭＴＪセル
８００と第二のＭＴＪセル８０２とが並列に接続されて
いる。いずれかのＭＴＪセルが磁化されてセルの抵抗が
低くなると、入力端子８０４に印加された信号が出力端
子８０６に通される。
に、論理和／否定論理和ゲートを形成するように設計す
ることもできる。この実施態様では、第一のＭＴＪセル
８００と第二のＭＴＪセル８０２とが並列に接続されて
いる。いずれかのＭＴＪセルが磁化されてセルの抵抗が
低くなると、入力端子８０４に印加された信号が出力端
子８０６に通される。
【００４４】図１２および１３のいずれでも、ＭＴＪセ
ルの書き込み導体は、各セルが論理入力端子Ａ、Ｂで印
加される信号に対して同じように応答するように配置さ
れている。換言するならば、図３および２に関連してそ
れぞれ記載したように、正電圧の印加がセルを低抵抗状
態に置き、大地電位の印加がセルを高インピーダンス状
態に置く。
ルの書き込み導体は、各セルが論理入力端子Ａ、Ｂで印
加される信号に対して同じように応答するように配置さ
れている。換言するならば、図３および２に関連してそ
れぞれ記載したように、正電圧の印加がセルを低抵抗状
態に置き、大地電位の印加がセルを高インピーダンス状
態に置く。
【００４５】図１４は、本発明にしたがって形成された
排他的論理和ゲートの実施態様を示す。排他的論理和ゲ
ートは、並列に接続されたＭＴＪセル９００、９０２の
第一の対と、互いには並列に、第一の対のセルとは直列
に接続されたＭＴＪセル９０４、９０６の第二の対とで
形成されている。セル９００および９０４は、論理入力
端子Ａに印加される信号に応答する書き込み導体によっ
て制御され、セル９０２、９０６は、論理入力端子Ｂに
印加される信号に応答する。セル９００および９０２の
書き込み導体は、高入力信号が、セルを低抵抗状態に
（＋ｘ、＋ｙ）磁化する第一の方向への電流を誘発する
ように配置されている。セル９０４および９０６中の書
き込み導体は、高入力信号が、セル９０４、９０６を高
抵抗状態に（−ｘ、−ｙ）磁化する第二の方向への電流
を誘発するよう、セル９００、９０２中の書き込み導体
に対して反対の向きである。その結果、高レベル信号が
端子Ａに印加されると、セル９００は低抵抗状態にセッ
トされ、セル９０４は高抵抗状態にセットされる。同様
に、高レベル信号が端子Ｂに印加されると、セル９０２
は低抵抗状態にセットされ、セル９０６は高抵抗状態に
セットされる。信号を入力端子９０８から出力端子９１
０に通すためには、セル９００または９０２の一方が低
抵抗状態になければならず、セル９０４または９０６の
一方もまた低抵抗状態になければならず、それにより、
以下の真理値表によって定義されるような排他的論理和
機能が確立される。
排他的論理和ゲートの実施態様を示す。排他的論理和ゲ
ートは、並列に接続されたＭＴＪセル９００、９０２の
第一の対と、互いには並列に、第一の対のセルとは直列
に接続されたＭＴＪセル９０４、９０６の第二の対とで
形成されている。セル９００および９０４は、論理入力
端子Ａに印加される信号に応答する書き込み導体によっ
て制御され、セル９０２、９０６は、論理入力端子Ｂに
印加される信号に応答する。セル９００および９０２の
書き込み導体は、高入力信号が、セルを低抵抗状態に
（＋ｘ、＋ｙ）磁化する第一の方向への電流を誘発する
ように配置されている。セル９０４および９０６中の書
き込み導体は、高入力信号が、セル９０４、９０６を高
抵抗状態に（−ｘ、−ｙ）磁化する第二の方向への電流
を誘発するよう、セル９００、９０２中の書き込み導体
に対して反対の向きである。その結果、高レベル信号が
端子Ａに印加されると、セル９００は低抵抗状態にセッ
トされ、セル９０４は高抵抗状態にセットされる。同様
に、高レベル信号が端子Ｂに印加されると、セル９０２
は低抵抗状態にセットされ、セル９０６は高抵抗状態に
セットされる。信号を入力端子９０８から出力端子９１
０に通すためには、セル９００または９０２の一方が低
抵抗状態になければならず、セル９０４または９０６の
一方もまた低抵抗状態になければならず、それにより、
以下の真理値表によって定義されるような排他的論理和
機能が確立される。
【００４６】
【表２】
【００４７】図１２〜１４は、ＭＴＪセルで形成された
論理ゲートの実施例を示す。例示する各実施態様は２入
力論理機能（Ａ、Ｂ）を表すが、入力の数は、いかなる
所望の数にも容易に拡張することができる。加えて、１
個のＭＴＪセルをバッファ／インバータとして使用する
こともできる。ＭＴＪセルの簡単な配置によって組み合
わせ論理機能を実現することができるため、望むなら
ば、磁気メモリと、対応するデコーダ論理とを、同じ製
造工程を使用して同じ基板上に集積することもできる。
論理ゲートの実施例を示す。例示する各実施態様は２入
力論理機能（Ａ、Ｂ）を表すが、入力の数は、いかなる
所望の数にも容易に拡張することができる。加えて、１
個のＭＴＪセルをバッファ／インバータとして使用する
こともできる。ＭＴＪセルの簡単な配置によって組み合
わせ論理機能を実現することができるため、望むなら
ば、磁気メモリと、対応するデコーダ論理とを、同じ製
造工程を使用して同じ基板上に集積することもできる。
【００４８】図１５は、本発明にしたがって形成された
組み合わせメモリおよび論理アレイの一部を示す略図で
ある。このアレイは、図１２に関連して説明した方法と
同様にして直列に接続されたＭＴＪセル１０００、１０
０２を含む。簡略化されたアレイは、入力端子と、セル
１０００の書き込み導体に結合された第一のビット線端
子Ｂ0と、セル１００２の書き込み導体に結合された第
二のビット線端子Ｂ1と、セル１０００、１００２の接
合に結合された第一の出力端子Ｏ0と、セル１００２の
出力に結合された第二の出力端子Ｏ1とを含む。この構
成では、第一の出力は、印加されるデータおよびセル１
０００の現在の状態に関連する。第二の出力端子Ｏ
1は、印加されるデータ、セル１０００の状態およびセ
ル１００２の状態に関連する。論理積構造を示すが、種
々の論理メモリ組み合わせを形成することができる。加
えて、アレイは、多数のセルの組み合わせにも拡張する
ことができる。
組み合わせメモリおよび論理アレイの一部を示す略図で
ある。このアレイは、図１２に関連して説明した方法と
同様にして直列に接続されたＭＴＪセル１０００、１０
０２を含む。簡略化されたアレイは、入力端子と、セル
１０００の書き込み導体に結合された第一のビット線端
子Ｂ0と、セル１００２の書き込み導体に結合された第
二のビット線端子Ｂ1と、セル１０００、１００２の接
合に結合された第一の出力端子Ｏ0と、セル１００２の
出力に結合された第二の出力端子Ｏ1とを含む。この構
成では、第一の出力は、印加されるデータおよびセル１
０００の現在の状態に関連する。第二の出力端子Ｏ
1は、印加されるデータ、セル１０００の状態およびセ
ル１００２の状態に関連する。論理積構造を示すが、種
々の論理メモリ組み合わせを形成することができる。加
えて、アレイは、多数のセルの組み合わせにも拡張する
ことができる。
【００４９】本発明の好ましい実施態様を記載したが、
当業者によると、上記教示を考慮して修正および変形を
加えうることが理解されよう。したがって、開示した発
明の具体的な実施態様に対し、請求の範囲によって定義
される本発明の範囲および真髄に該当する変更を加えう
ることが理解されよう。
当業者によると、上記教示を考慮して修正および変形を
加えうることが理解されよう。したがって、開示した発
明の具体的な実施態様に対し、請求の範囲によって定義
される本発明の範囲および真髄に該当する変更を加えう
ることが理解されよう。
【００５０】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）第一の強磁性層と、第二の強磁性層と、前記第一
および第二の強磁性層の間に介挿された絶縁層と、第一
の方向に並べられ、前記第一の強磁性層に隣接する第一
の導体セグメントと、前記第一の方向に対して実質的に
直交する第二の方向に並べられ、前記第二の強磁性層に
隣接する第二の導体セグメントとを含む書き込み導体
と、前記第一および第二の導体セグメントを終端させ、
書き込み信号の存在で双方向電流を前記導体信号中に可
能にする回路構造と、を含むことを特徴とする磁気トン
ネル接合セル。 （２）前記第一および第二の強磁性層が半金属強磁性材
料で形成されている上記（１）記載の磁気トンネル接合
セル。 （３）前記回路構造が容量性素子である上記（２）記載
の磁気トンネル接合セル。 （４）前記回路構造が分圧回路であり、前記書き込み信
号が３値状態信号である上記（２）記載の磁気トンネル
接合セル。 （５）前記回路構造が、正電位に結合された第一のトラ
ンジスタと、前記第一のトランジスタおよび回路大地電
位に結合された第二のトランジスタとを含み、前記第一
および第二のトランジスタが、共通の信号によって制御
される相補形装置であり、前記信号が第一の状態にある
とき、電流が前記正電位から前記第一のトランジスタを
介して前記導体セグメントに第一の方向で流れ込み、前
記信号が第二の状態にあるとき、電流が前記導体セグメ
ントから前記第二のトランジスタを介して前記回路大地
電位に第二の方向で流れる上記（２）記載の磁気トンネ
ル接合セル。 （６）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-x
ＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態をと
る水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、
ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓｎ、
ＩｎおよびＳｂのいずれかである）の形態のホイスラー
合金を含む群より選択される上記（２）記載の磁気トン
ネル接合セル。 （７）実質的に直交する方向に延びて複数の交差点を形
成する複数のビット線および複数のワード線を有する磁
気ランダム・アクセス・メモリ装置であって、前記複数
の交差点に対応する複数の磁気トンネル接合セルを含
み、前記セルが、第一の強磁性層と、第二の強磁性層
と、前記第一および第二の強磁性層の間に介挿された絶
縁層と、第一の方向に並べられ、前記第一の強磁性層に
隣接する第一の導体セグメントと、前記第一の方向に対
して実質的に直交する第二の方向に並べられ、前記第二
の強磁性層に隣接する第二の導体セグメントとを含む書
き込み導体と、前記第一および第二の導体セグメントを
終端させ、受けた書き込み信号に応答して双方向電流を
前記導体セグメント中に可能にする回路構造と、前記書
き込み導体を対応するビット線およびワード線に結合す
る第一のトランジスタと、前記対応するワード線を前記
第一の強磁性層に結合する第二のトランジスタと、前記
第二の強磁性層と、対応する出力ビット線との間に介挿
された感度増幅器と、を含むことを特徴とする磁気メモ
リ装置。 （８）前記第一および第二の強磁性層が半金属強磁性材
料で形成されている上記（７）記載の磁気メモリ装置。 （９）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-x
ＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態をと
る水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、
ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓｎ、
ＩｎおよびＳｂのいずれかである）の形態のホイスラー
合金を含む群より選択される上記（８）記載の磁気メモ
リ装置。 （１０）前記回路構造が容量性素子である上記（８）記
載の磁気メモリ装置。 （１１）前記回路構造が分圧回路であり、前記書き込み
信号が３値状態信号である上記（８）記載の磁気メモリ
装置。 （１２）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（８）記載の磁気メモ
リ装置。 （１３）互いに対して実質的に並行であり、第一の平面
上に位置する複数の３値状態ビット線と、互いに対して
実質的に並行であり、第二の平面上に位置し、前記ビッ
ト線に対して実質的に直交する方向に延びて複数の交差
点を形成する複数の３値状態ワード線と、前記ワード線
および前記ビット線それぞれを終端させ、受けた書き込
み信号に応答して双方向電流を可能にする複数の回路構
造と、前記複数の交差点に対応し、前記第一の平面と前
記第二の平面との間に介挿された複数の磁気トンネル接
合セルであって、第一の強磁性層と、第二の強磁性層
と、前記第一および第二の強磁性層の間に介挿された絶
縁層と、を含むセルと、読み取りサイクル中に前記セル
を前記対応するワード線およびビット線に結合するため
の手段と、を含み、前記セルの状態が、電流を前記対応
するビット線およびワード線に通すことによって書き込
まれ、前記セルが、前記結合手段を動作可能にして前記
セルから読み取り信号を検出することによって読み取ら
れることを特徴とする磁気ランダム・アクセス・メモリ
装置。 （１４）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（１３）記載の磁気メモリ装
置。 （１５）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（１４）記載の磁
気メモリ装置。 （１６）前記回路構造が容量性素子である上記（１４）
記載の磁気メモリ装置。 （１７）前記回路構造が分圧回路である上記（１４）記
載の磁気メモリ装置。 （１８）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（１４）記載の磁気メ
モリ装置。 （１９）入力端子、出力端子および第一の書き込み導体
入力端子を有する第一の半金属磁気トンネル接合セルで
あって、前記書き込み導体入力端子に印加される信号に
応答してセットされるオン状態およびオフ状態を有し、
前記オン状態が、前記入力端子と前記出力端子との間に
低い抵抗を提示し、前記オフ状態が、前記入力端子と前
記出力端子との間に高い抵抗を提示する第一の半金属磁
気トンネル接合セルと、入力端子、出力端子および第二
の書き込み導体入力端子を有する第二の半金属磁気トン
ネル接合セルであって、前記書き込み導体入力端子に印
加される信号に応答してセットされるオン状態およびオ
フ状態を有し、前記オン状態が、前記入力端子と前記出
力端子との間に低い抵抗を提示し、前記オフ状態が、前
記入力端子と前記出力端子との間に高い抵抗を提示する
第二の半金属磁気トンネル接合セルと、を含み、前記第
一および第二の書き込み導体入力端子が論理入力端子を
形成し、前記入力端子と前記出力端子とが結合されて、
論理装置出力端子と前記論理入力端子との間に論理機能
を実現することを特徴とする磁気論理装置。 （２０）前記入力端子どうしが接続され、さらに正電位
に接続され、前記出力端子どうしが接続されて前記論理
装置出力端子を形成し、それにより、前記論理機能が論
理和機能である上記（１９）記載の磁気論理装置。 （２１）前記第一のセルの前記入力端子が正電位に接続
され、前記第一のセルの前記出力端子が前記第二のセル
の前記入力端子に結合され、前記第二のセルの前記出力
端子が前記論理装置出力端子であり、それにより、前記
論理機能が論理積機能である上記（１９）記載の磁気論
理装置。 （２２）正電位から前記論理装置出力端子に結合された
プルアップ抵抗をさらに含み、前記入力端子どうしが接
続され、さらに大地電位に接続され、前記出力端子どう
しが接続されて前記論理装置出力端子を形成し、それに
より、前記論理機能が否定論理和機能である上記（１
９）記載の磁気論理装置。 （２３）正電位から前記論理装置出力端子に結合された
プルアップ抵抗をさらに含み、前記第一のセルの前記入
力端子が大地電位に結合され、前記第一のセルの前記出
力端子が前記第二のセルの前記入力端子に結合され、前
記第二のセルの前記出力端子が前記論理装置出力端子で
あり、それにより、前記論理機能が否定論理積機能であ
る上記（１９）記載の磁気論理装置。 （２４）入力端子、出力端子および第三の書き込み導体
入力端子を有する第三の半金属磁気トンネル接合セルで
あって、前記第一および第二のセルに対して前記書き込
み導体入力端子に印加される信号に応答してセットされ
るオン状態およびオフ状態を有し、前記オン状態が、前
記入力端子と前記出力端子との間に低い抵抗を提示し、
前記オフ状態が、前記入力端子と前記出力端子との間に
高い抵抗を提示する第三の半金属磁気トンネル接合セル
と、入力端子、出力端子および第四の書き込み導体入力
端子を有する第四の半金属磁気トンネル接合セルであっ
て、前記書き込み導体入力端子に印加される信号に応答
してセットされるオン状態およびオフ状態を有し、前記
オン状態が、前記入力端子と前記出力端子との間に低い
抵抗を提示し、前記オフ状態が、前記入力端子と前記出
力端子との間に高い抵抗を提示する第四の半金属磁気ト
ンネル接合セルと、をさらに含み、前記第一および第二
のセルの前記入力端子どうしが結合されて装置入力端子
を形成し、前記第一および第二のセルの前記出力端子が
互いに、また、前記第三および第四のセルの前記入力端
子に結合され、前記第三および第四のセルの前記入力端
子どうしが結合されて前記論理入力端子を形成し、前記
第一のセルの前記書き込み導体と、前記第三のセルの前
記書き込み導体とが結合されて第一の論理入力端子を形
成し、前記第一のセルの前記書き込み導体が、前記第三
のセルの前記書き込み導体に対して反対の向きに配置さ
れ、それにより、前記第一の論理端子に印加される信号
が前記第一および第三のセルの状態を反対の状態にセッ
トし、前記第二のセルの前記書き込み導体と、前記第四
のセルの前記書き込み導体とが結合されて第二の論理入
力端子を形成し、前記第二のセルの前記書き込み導体
が、前記第四のセルの前記書き込み導体に対して反対の
向きに配置され、それにより、前記第二の論理端子に印
加される信号が前記第一および第三のセルの状態を反対
の状態にセットする上記（１９）記載の磁気論理装置。 （２５）前記装置出力端子が正電位に結合され、それに
より、前記論理機能が排他的論理和機能である上記（２
４）記載の磁気論理装置。 （２６）正電位と前記論理出力端子との間にプルアップ
抵抗をさらに含み、前記装置入力端子が大地電位に結合
され、それにより、前記論理機能が排他的否定論理和機
能である上記（２４）記載の磁気論理装置。 （２７）コンピュータ・プロセッサが形成されている第
一の基板と、磁気ランダム・アクセス・メモリが形成さ
れている第二の基板と、を含み、前記第一の基板と前記
第二の基板とがフリップチップ集積技術によって結合さ
れ、それにより、前記コンピュータ・プロセッサが前記
磁気ランダム・アクセス・メモリに機能的に結合されて
いることを特徴とする不揮発性磁気メモリを有するコン
ピュータ集積回路。 （２８）前記磁気ランダム・アクセス・メモリが、実質
的に直交する方向に延びて複数の交差点を形成する複数
のビット線および複数のワード線を含み、前記磁気メモ
リが、前記複数の交差点に対応する複数の磁気トンネル
接合セルを含み、前記セルが、第一の強磁性層と、第二
の強磁性層と、前記第一および第二の強磁性層の間に介
挿された絶縁層と、第一の方向に並べられ、前記第一の
強磁性層に隣接する第一の導体セグメントと、前記第一
の方向に対して実質的に直交する第二の方向に並べら
れ、前記第二の強磁性層に隣接する第二の導体セグメン
トとを含む書き込み導体と、前記第一および第二の導体
セグメントを終端させ、受けた書き込み信号に応答して
双方向電流を前記導体セグメント中に可能にする回路構
造と、前記書き込み導体を対応するビット線およびワー
ド線に結合する第一のトランジスタと、前記対応するワ
ード線を前記第一の強磁性層に結合する第二のトランジ
スタと、前記第二の強磁性層と、対応する出力ビット線
との間に介挿された感度増幅器と、を含む上記（２７）
記載のコンピュータ集積回路。 （２９）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（２８）記載のコンピュータ
集積回路。 （３０）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（２９）記載のコ
ンピュータ集積回路。 （３１）前記回路構造が容量性素子である上記（２９）
記載のコンピュータ集積回路。 （３２）前記回路構造が分圧回路であり、前記書き込み
信号が３値状態信号である上記（２９）記載のコンピュ
ータ集積回路。 （３３）前記磁気ランダム・アクセス・メモリが、互い
に実質的に並行であり、第一の平面上に位置する複数の
３値状態ビット線と、互いに実質的に並行であり、第二
の平面上に位置し、前記ビット線に対して実質的に直交
する方向に延びて複数の交差点を形成する複数の３値状
態ワード線と、前記ワード線および前記ビット線それぞ
れを終端させ、受けた書き込み信号に応答して双方向電
流を可能にする複数の回路構造と、前記複数の交差点に
対応し、前記第一の平面と前記第二の平面との間に介挿
された複数の磁気トンネル接合セルであって、第一の強
磁性層と、第二の強磁性層と、前記第一および第二の強
磁性層の間に介挿された絶縁層と、を含むセルと、読み
取りサイクル中に前記セルを前記対応するワード線およ
びビット線に結合するための手段とをさらに含み、前記
セルの状態が、電流を前記対応するビット線およびワー
ド線に通すことによって書き込まれ、前記セルが、前記
結合手段を動作可能にして前記セルから読み取り信号を
検出することによって読み取られる上記（２９）記載の
コンピュータ集積回路。 （３４）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（３３）記載のコンピュータ
集積回路。 （３５）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（３４）記載のコ
ンピュータ集積回路。 （３６）前記回路構造が容量性素子である上記（３３）
記載のコンピュータ集積回路。 （３７）前記回路構造が分圧回路である上記（３３）記
載のコンピュータ集積回路。 （３８）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（３３）記載のコンピ
ュータ集積回路。 （３９）実質的に直交する方向に延びて複数の交差点を
形成する複数のビット線および複数のワード線を有する
磁気ランダム・アクセス・メモリ論理アレイであって、
前記複数の交差点に対応する複数の磁気トンネル接合セ
ルを含み、前記セルが、第一の強磁性層と、第二の強磁
性層と、前記第一および第二の強磁性層の間に介挿され
た絶縁層と、第一の方向に並べられ、前記第一の強磁性
層に隣接する第一の導体セグメントと、前記第一の方向
に対して実質的に直交する第二の方向に並べられ、前記
第二の強磁性層に隣接する第二の導体セグメントとを含
む書き込み導体と、前記第一および第二の導体セグメン
トを終端させ、受けた書き込み信号に応答して双方向電
流を前記導体セグメント中に可能にして、対応するセル
を低抵抗状態および高抵抗状態のいずれかにセットする
回路構造と、を含み、前記複数の磁気トンネル接合セル
の少なくとも一部が相互接続されて組み合わせ論理機能
を実現し、前記アレイが、セルの前記少なくとも一部の
状態および前記組み合わせ論理機能に関連する少なくと
も一つの出力信号を有することを特徴とする磁気ランダ
ム・アクセス・メモリ論理アレイ。 （４０）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（３９）記載の磁気ランダム
・アクセス・メモリ論理アレイ。 （４１）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（４０）記載の磁
気ランダム・アクセス・メモリ論理アレイ。 （４２）前記回路構造が容量性素子である上記（４０）
記載の磁気ランダム・アクセス・メモリ論理アレイ。 （４３）前記回路構造が分圧回路であり、前記書き込み
信号が３値状態信号である上記（４０）記載の磁気ラン
ダム・アクセス・メモリ論理アレイ。 （４４）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（４０）記載の磁気ラ
ンダム・アクセス・メモリ論理アレイ。
の事項を開示する。 （１）第一の強磁性層と、第二の強磁性層と、前記第一
および第二の強磁性層の間に介挿された絶縁層と、第一
の方向に並べられ、前記第一の強磁性層に隣接する第一
の導体セグメントと、前記第一の方向に対して実質的に
直交する第二の方向に並べられ、前記第二の強磁性層に
隣接する第二の導体セグメントとを含む書き込み導体
と、前記第一および第二の導体セグメントを終端させ、
書き込み信号の存在で双方向電流を前記導体信号中に可
能にする回路構造と、を含むことを特徴とする磁気トン
ネル接合セル。 （２）前記第一および第二の強磁性層が半金属強磁性材
料で形成されている上記（１）記載の磁気トンネル接合
セル。 （３）前記回路構造が容量性素子である上記（２）記載
の磁気トンネル接合セル。 （４）前記回路構造が分圧回路であり、前記書き込み信
号が３値状態信号である上記（２）記載の磁気トンネル
接合セル。 （５）前記回路構造が、正電位に結合された第一のトラ
ンジスタと、前記第一のトランジスタおよび回路大地電
位に結合された第二のトランジスタとを含み、前記第一
および第二のトランジスタが、共通の信号によって制御
される相補形装置であり、前記信号が第一の状態にある
とき、電流が前記正電位から前記第一のトランジスタを
介して前記導体セグメントに第一の方向で流れ込み、前
記信号が第二の状態にあるとき、電流が前記導体セグメ
ントから前記第二のトランジスタを介して前記回路大地
電位に第二の方向で流れる上記（２）記載の磁気トンネ
ル接合セル。 （６）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-x
ＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態をと
る水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、
ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓｎ、
ＩｎおよびＳｂのいずれかである）の形態のホイスラー
合金を含む群より選択される上記（２）記載の磁気トン
ネル接合セル。 （７）実質的に直交する方向に延びて複数の交差点を形
成する複数のビット線および複数のワード線を有する磁
気ランダム・アクセス・メモリ装置であって、前記複数
の交差点に対応する複数の磁気トンネル接合セルを含
み、前記セルが、第一の強磁性層と、第二の強磁性層
と、前記第一および第二の強磁性層の間に介挿された絶
縁層と、第一の方向に並べられ、前記第一の強磁性層に
隣接する第一の導体セグメントと、前記第一の方向に対
して実質的に直交する第二の方向に並べられ、前記第二
の強磁性層に隣接する第二の導体セグメントとを含む書
き込み導体と、前記第一および第二の導体セグメントを
終端させ、受けた書き込み信号に応答して双方向電流を
前記導体セグメント中に可能にする回路構造と、前記書
き込み導体を対応するビット線およびワード線に結合す
る第一のトランジスタと、前記対応するワード線を前記
第一の強磁性層に結合する第二のトランジスタと、前記
第二の強磁性層と、対応する出力ビット線との間に介挿
された感度増幅器と、を含むことを特徴とする磁気メモ
リ装置。 （８）前記第一および第二の強磁性層が半金属強磁性材
料で形成されている上記（７）記載の磁気メモリ装置。 （９）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ1-x
ＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態をと
る水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎｉ、
ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓｎ、
ＩｎおよびＳｂのいずれかである）の形態のホイスラー
合金を含む群より選択される上記（８）記載の磁気メモ
リ装置。 （１０）前記回路構造が容量性素子である上記（８）記
載の磁気メモリ装置。 （１１）前記回路構造が分圧回路であり、前記書き込み
信号が３値状態信号である上記（８）記載の磁気メモリ
装置。 （１２）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（８）記載の磁気メモ
リ装置。 （１３）互いに対して実質的に並行であり、第一の平面
上に位置する複数の３値状態ビット線と、互いに対して
実質的に並行であり、第二の平面上に位置し、前記ビッ
ト線に対して実質的に直交する方向に延びて複数の交差
点を形成する複数の３値状態ワード線と、前記ワード線
および前記ビット線それぞれを終端させ、受けた書き込
み信号に応答して双方向電流を可能にする複数の回路構
造と、前記複数の交差点に対応し、前記第一の平面と前
記第二の平面との間に介挿された複数の磁気トンネル接
合セルであって、第一の強磁性層と、第二の強磁性層
と、前記第一および第二の強磁性層の間に介挿された絶
縁層と、を含むセルと、読み取りサイクル中に前記セル
を前記対応するワード線およびビット線に結合するため
の手段と、を含み、前記セルの状態が、電流を前記対応
するビット線およびワード線に通すことによって書き込
まれ、前記セルが、前記結合手段を動作可能にして前記
セルから読み取り信号を検出することによって読み取ら
れることを特徴とする磁気ランダム・アクセス・メモリ
装置。 （１４）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（１３）記載の磁気メモリ装
置。 （１５）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（１４）記載の磁
気メモリ装置。 （１６）前記回路構造が容量性素子である上記（１４）
記載の磁気メモリ装置。 （１７）前記回路構造が分圧回路である上記（１４）記
載の磁気メモリ装置。 （１８）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（１４）記載の磁気メ
モリ装置。 （１９）入力端子、出力端子および第一の書き込み導体
入力端子を有する第一の半金属磁気トンネル接合セルで
あって、前記書き込み導体入力端子に印加される信号に
応答してセットされるオン状態およびオフ状態を有し、
前記オン状態が、前記入力端子と前記出力端子との間に
低い抵抗を提示し、前記オフ状態が、前記入力端子と前
記出力端子との間に高い抵抗を提示する第一の半金属磁
気トンネル接合セルと、入力端子、出力端子および第二
の書き込み導体入力端子を有する第二の半金属磁気トン
ネル接合セルであって、前記書き込み導体入力端子に印
加される信号に応答してセットされるオン状態およびオ
フ状態を有し、前記オン状態が、前記入力端子と前記出
力端子との間に低い抵抗を提示し、前記オフ状態が、前
記入力端子と前記出力端子との間に高い抵抗を提示する
第二の半金属磁気トンネル接合セルと、を含み、前記第
一および第二の書き込み導体入力端子が論理入力端子を
形成し、前記入力端子と前記出力端子とが結合されて、
論理装置出力端子と前記論理入力端子との間に論理機能
を実現することを特徴とする磁気論理装置。 （２０）前記入力端子どうしが接続され、さらに正電位
に接続され、前記出力端子どうしが接続されて前記論理
装置出力端子を形成し、それにより、前記論理機能が論
理和機能である上記（１９）記載の磁気論理装置。 （２１）前記第一のセルの前記入力端子が正電位に接続
され、前記第一のセルの前記出力端子が前記第二のセル
の前記入力端子に結合され、前記第二のセルの前記出力
端子が前記論理装置出力端子であり、それにより、前記
論理機能が論理積機能である上記（１９）記載の磁気論
理装置。 （２２）正電位から前記論理装置出力端子に結合された
プルアップ抵抗をさらに含み、前記入力端子どうしが接
続され、さらに大地電位に接続され、前記出力端子どう
しが接続されて前記論理装置出力端子を形成し、それに
より、前記論理機能が否定論理和機能である上記（１
９）記載の磁気論理装置。 （２３）正電位から前記論理装置出力端子に結合された
プルアップ抵抗をさらに含み、前記第一のセルの前記入
力端子が大地電位に結合され、前記第一のセルの前記出
力端子が前記第二のセルの前記入力端子に結合され、前
記第二のセルの前記出力端子が前記論理装置出力端子で
あり、それにより、前記論理機能が否定論理積機能であ
る上記（１９）記載の磁気論理装置。 （２４）入力端子、出力端子および第三の書き込み導体
入力端子を有する第三の半金属磁気トンネル接合セルで
あって、前記第一および第二のセルに対して前記書き込
み導体入力端子に印加される信号に応答してセットされ
るオン状態およびオフ状態を有し、前記オン状態が、前
記入力端子と前記出力端子との間に低い抵抗を提示し、
前記オフ状態が、前記入力端子と前記出力端子との間に
高い抵抗を提示する第三の半金属磁気トンネル接合セル
と、入力端子、出力端子および第四の書き込み導体入力
端子を有する第四の半金属磁気トンネル接合セルであっ
て、前記書き込み導体入力端子に印加される信号に応答
してセットされるオン状態およびオフ状態を有し、前記
オン状態が、前記入力端子と前記出力端子との間に低い
抵抗を提示し、前記オフ状態が、前記入力端子と前記出
力端子との間に高い抵抗を提示する第四の半金属磁気ト
ンネル接合セルと、をさらに含み、前記第一および第二
のセルの前記入力端子どうしが結合されて装置入力端子
を形成し、前記第一および第二のセルの前記出力端子が
互いに、また、前記第三および第四のセルの前記入力端
子に結合され、前記第三および第四のセルの前記入力端
子どうしが結合されて前記論理入力端子を形成し、前記
第一のセルの前記書き込み導体と、前記第三のセルの前
記書き込み導体とが結合されて第一の論理入力端子を形
成し、前記第一のセルの前記書き込み導体が、前記第三
のセルの前記書き込み導体に対して反対の向きに配置さ
れ、それにより、前記第一の論理端子に印加される信号
が前記第一および第三のセルの状態を反対の状態にセッ
トし、前記第二のセルの前記書き込み導体と、前記第四
のセルの前記書き込み導体とが結合されて第二の論理入
力端子を形成し、前記第二のセルの前記書き込み導体
が、前記第四のセルの前記書き込み導体に対して反対の
向きに配置され、それにより、前記第二の論理端子に印
加される信号が前記第一および第三のセルの状態を反対
の状態にセットする上記（１９）記載の磁気論理装置。 （２５）前記装置出力端子が正電位に結合され、それに
より、前記論理機能が排他的論理和機能である上記（２
４）記載の磁気論理装置。 （２６）正電位と前記論理出力端子との間にプルアップ
抵抗をさらに含み、前記装置入力端子が大地電位に結合
され、それにより、前記論理機能が排他的否定論理和機
能である上記（２４）記載の磁気論理装置。 （２７）コンピュータ・プロセッサが形成されている第
一の基板と、磁気ランダム・アクセス・メモリが形成さ
れている第二の基板と、を含み、前記第一の基板と前記
第二の基板とがフリップチップ集積技術によって結合さ
れ、それにより、前記コンピュータ・プロセッサが前記
磁気ランダム・アクセス・メモリに機能的に結合されて
いることを特徴とする不揮発性磁気メモリを有するコン
ピュータ集積回路。 （２８）前記磁気ランダム・アクセス・メモリが、実質
的に直交する方向に延びて複数の交差点を形成する複数
のビット線および複数のワード線を含み、前記磁気メモ
リが、前記複数の交差点に対応する複数の磁気トンネル
接合セルを含み、前記セルが、第一の強磁性層と、第二
の強磁性層と、前記第一および第二の強磁性層の間に介
挿された絶縁層と、第一の方向に並べられ、前記第一の
強磁性層に隣接する第一の導体セグメントと、前記第一
の方向に対して実質的に直交する第二の方向に並べら
れ、前記第二の強磁性層に隣接する第二の導体セグメン
トとを含む書き込み導体と、前記第一および第二の導体
セグメントを終端させ、受けた書き込み信号に応答して
双方向電流を前記導体セグメント中に可能にする回路構
造と、前記書き込み導体を対応するビット線およびワー
ド線に結合する第一のトランジスタと、前記対応するワ
ード線を前記第一の強磁性層に結合する第二のトランジ
スタと、前記第二の強磁性層と、対応する出力ビット線
との間に介挿された感度増幅器と、を含む上記（２７）
記載のコンピュータ集積回路。 （２９）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（２８）記載のコンピュータ
集積回路。 （３０）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（２９）記載のコ
ンピュータ集積回路。 （３１）前記回路構造が容量性素子である上記（２９）
記載のコンピュータ集積回路。 （３２）前記回路構造が分圧回路であり、前記書き込み
信号が３値状態信号である上記（２９）記載のコンピュ
ータ集積回路。 （３３）前記磁気ランダム・アクセス・メモリが、互い
に実質的に並行であり、第一の平面上に位置する複数の
３値状態ビット線と、互いに実質的に並行であり、第二
の平面上に位置し、前記ビット線に対して実質的に直交
する方向に延びて複数の交差点を形成する複数の３値状
態ワード線と、前記ワード線および前記ビット線それぞ
れを終端させ、受けた書き込み信号に応答して双方向電
流を可能にする複数の回路構造と、前記複数の交差点に
対応し、前記第一の平面と前記第二の平面との間に介挿
された複数の磁気トンネル接合セルであって、第一の強
磁性層と、第二の強磁性層と、前記第一および第二の強
磁性層の間に介挿された絶縁層と、を含むセルと、読み
取りサイクル中に前記セルを前記対応するワード線およ
びビット線に結合するための手段とをさらに含み、前記
セルの状態が、電流を前記対応するビット線およびワー
ド線に通すことによって書き込まれ、前記セルが、前記
結合手段を動作可能にして前記セルから読み取り信号を
検出することによって読み取られる上記（２９）記載の
コンピュータ集積回路。 （３４）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（３３）記載のコンピュータ
集積回路。 （３５）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（３４）記載のコ
ンピュータ集積回路。 （３６）前記回路構造が容量性素子である上記（３３）
記載のコンピュータ集積回路。 （３７）前記回路構造が分圧回路である上記（３３）記
載のコンピュータ集積回路。 （３８）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（３３）記載のコンピ
ュータ集積回路。 （３９）実質的に直交する方向に延びて複数の交差点を
形成する複数のビット線および複数のワード線を有する
磁気ランダム・アクセス・メモリ論理アレイであって、
前記複数の交差点に対応する複数の磁気トンネル接合セ
ルを含み、前記セルが、第一の強磁性層と、第二の強磁
性層と、前記第一および第二の強磁性層の間に介挿され
た絶縁層と、第一の方向に並べられ、前記第一の強磁性
層に隣接する第一の導体セグメントと、前記第一の方向
に対して実質的に直交する第二の方向に並べられ、前記
第二の強磁性層に隣接する第二の導体セグメントとを含
む書き込み導体と、前記第一および第二の導体セグメン
トを終端させ、受けた書き込み信号に応答して双方向電
流を前記導体セグメント中に可能にして、対応するセル
を低抵抗状態および高抵抗状態のいずれかにセットする
回路構造と、を含み、前記複数の磁気トンネル接合セル
の少なくとも一部が相互接続されて組み合わせ論理機能
を実現し、前記アレイが、セルの前記少なくとも一部の
状態および前記組み合わせ論理機能に関連する少なくと
も一つの出力信号を有することを特徴とする磁気ランダ
ム・アクセス・メモリ論理アレイ。 （４０）前記第一および第二の強磁性層が半金属強磁性
材料で形成されている上記（３９）記載の磁気ランダム
・アクセス・メモリ論理アレイ。 （４１）前記半金属材料が、ＣｒＯ2、Ｆｅ3Ｏ4、Ｌａ
1-xＤxＭｎＯ3（Ｄはアルカリ土類元素である）の形態
をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘは、Ｃｏ、Ｎ
ｉ、ＣｕおよびＰｄのいずれかであり、Ｙは、Ａｌ、Ｓ
ｎ、ＩｎおよびＳｂのいずれかである）の形態のホイス
ラー合金を含む群より選択される上記（４０）記載の磁
気ランダム・アクセス・メモリ論理アレイ。 （４２）前記回路構造が容量性素子である上記（４０）
記載の磁気ランダム・アクセス・メモリ論理アレイ。 （４３）前記回路構造が分圧回路であり、前記書き込み
信号が３値状態信号である上記（４０）記載の磁気ラン
ダム・アクセス・メモリ論理アレイ。 （４４）前記回路構造が、正電位に結合された第一のト
ランジスタと、前記第一のトランジスタおよび回路大地
電位に結合された第二のトランジスタとを含み、前記第
一および第二のトランジスタが、共通の信号によって制
御される相補形装置であり、前記信号が第一の状態にあ
るとき、電流が前記正電位から前記第一のトランジスタ
を介して前記導体セグメントに第一の方向で流れ込み、
前記信号が第二の状態にあるとき、電流が前記導体セグ
メントから前記第二のトランジスタを介して前記回路大
地電位に第二の方向で流れる上記（４０）記載の磁気ラ
ンダム・アクセス・メモリ論理アレイ。
【図１】従来技術で公知の磁気トンネル接合セルの断面
図である。
図である。
【図２】本発明にしたがってＭＴＪセルに書き込まれる
第一の状態を示す平面図である。
第一の状態を示す平面図である。
【図３】本発明にしたがってＭＴＪセルに書き込まれる
第二の状態を示す平面図である。
第二の状態を示す平面図である。
【図４】本発明にしたがって双方向電流を生じさせるた
めの分圧器を使用したＭＴＪセルの平面図である。
めの分圧器を使用したＭＴＪセルの平面図である。
【図５】本発明にしたがって形成されたＭＴＪセルの断
面図である。
面図である。
【図６】本発明にしたがって形成されたＭＲＡＭアレイ
を部分的に示す略図である。
を部分的に示す略図である。
【図７】本発明のＭＲＡＭセルの書き込み導体を終端せ
るために使用されるトランジスタ回路を示す図である。
るために使用されるトランジスタ回路を示す図である。
【図８】本発明にしたがって形成されたＭＲＡＭ装置の
代替態様を示すブロック図である。
代替態様を示すブロック図である。
【図９】図８のＭＲＡＭ中のＭＴＪセルに対応する読み
取り回路の例を示す略図である。
取り回路の例を示す略図である。
【図１０】図８に示すＭＲＡＭ実施態様に関して論理状
態「１」の書き込みサイクルを示すタイミング図であ
る。
態「１」の書き込みサイクルを示すタイミング図であ
る。
【図１１】図８に示すＭＲＡＭ実施態様に関して論理状
態「０」の書き込みサイクルを示すタイミング図であ
る。
態「０」の書き込みサイクルを示すタイミング図であ
る。
【図１２】本発明にしたがってＭＴＪセルで形成された
論理積ゲートの略図である。
論理積ゲートの略図である。
【図１３】本発明にしたがってＭＴＪセルで形成された
論理和ゲートの略図である。
論理和ゲートの略図である。
【図１４】本発明にしたがってＭＴＪセルで形成された
排他的論理和ゲートの略図である。
排他的論理和ゲートの略図である。
【図１５】本発明にしたがってＭＴＪセルで形成された
磁気ランダム・メモリ論理装置の略図である。
磁気ランダム・メモリ論理装置の略図である。
２００ ＭＴＪ素子
２０６、２０８ 導体セグメント
３０２、３０４ 強磁性層
３０６、３０８、３１０ 絶縁層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ラジヴィ・ヴイ・ジョシ
アメリカ合衆国10598 ニューヨーク州、
ヨークタウン・ハイツ、 パインブロ
ック・コート 1418
(56)参考文献 特開 昭57−71171（ＪＰ，Ａ)
特開 昭63−164261（ＪＰ，Ａ)
特開 平９−320257（ＪＰ，Ａ)
米国特許5640343（ＵＳ，Ａ)
米国特許6034887（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
G11C 11/15
H01L 43/08
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (35)
- 【請求項１】 第一の強磁性層と、 第二の強磁性層と、 前記第一および第二の強磁性層の間に介挿された絶縁層
と、 第一の方向に並べられ、前記第一の強磁性層に絶縁層を
介して接続する第一の導体セグメントと、前記第一の方
向に対して実質的に直交する第二の方向に並べられ、前
記第二の強磁性層に絶縁層を介して接続する第二の導体
セグメントとを含む導体と、 前記第一および第二の導体セグメントを終端させ、前記
導体への印加電位に応じて、双方向電流を前記導体中に
生じさせる回路構造と、 を含むことを特徴とする磁気トンネル接合セル。 - 【請求項２】 前記第一および第二の強磁性層が半金属
強磁性材料で形成されている請求項１記載の磁気トンネ
ル接合セル。 - 【請求項３】 前記回路構造が容量性素子である請求項
２記載の磁気トンネル接合セル。 - 【請求項４】 前記回路構造が分圧回路であり、前記印
加電位が３つの電位からなる請求項２記載の磁気トンネ
ル接合セル。 - 【請求項５】 前記回路構造が、 正電位に結合された第一のトランジスタと、 前記第一のトランジスタおよび回路大地電位に結合され
た第二のトランジスタとを含み、前記第一および第二の
トランジスタが、共通の信号によって制御される相補形
装置であり、前記信号が第一の状態にあるとき、電流が
前記正電位から前記第一のトランジスタを介して前記第
一の導体セグメントへ流れ込み、前記信号が第二の状態
にあるとき、電流が前記第一の導体セグメントから前記
第二のトランジスタを介して前記回路大地電位へ流れる
請求項２記載の磁気トンネル接合セル。 - 【請求項６】 前記半金属強磁性材料が、ＣｒＯ2、Ｆ
ｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはアルカリ土類元素で
ある）の形態をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘ
は、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのいずれかであり、Ｙ
は、Ａｌ、Ｓｎ、ＩｎおよびＳｂのいずれかである）の
形態のホイスラー合金を含む群より選択される請求項２
記載の磁気トンネル接合セル。 - 【請求項７】 実質的に直交する方向に延びて複数の交
差点を形成する複数のビット線および複数のワード線を
有する磁気ランダム・アクセス・メモリ装置であって、 前記複数の交差点に対応する複数の磁気トンネル接合セ
ルを含み、 前記セルが、 第一の強磁性層と、 第二の強磁性層と、 前記第一および第二の強磁性層の間に介挿された絶縁層
と、 第一の方向に並べられ、前記第一の強磁性層に絶縁層を
介して接続する第一の導体セグメントと、前記第一の方
向に対して実質的に直交する第二の方向に並べられ、前
記第二の強磁性層に絶縁層を介して接続する第二の導体
セグメントとを含む導体と、 前記第一および第二の導体セグメントを終端させ、前記
導体への印加電位に応じて、双方向電流を前記導体中に
生じさせる回路構造と、 前記導体を対応するビット線に接続する第一のトランジ
スタと、前記第一の強磁性層に接続する 第二のトランジスタと、 前記第二の強磁性層と、対応する出力ビット線との間に
介挿された感度増幅器と、 を含むことを特徴とする磁気メモリ装置。 - 【請求項８】 前記第一および第二の強磁性層が半金属
強磁性材料で形成されている請求項７記載の磁気メモリ
装置。 - 【請求項９】 前記半金属強磁性材料が、ＣｒＯ2、Ｆ
ｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはアルカリ土類元素で
ある）の形態をとる水マンガン鉱およびＸ2ＭｎＹ（Ｘ
は、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのいずれかであり、Ｙ
は、Ａｌ、Ｓｎ、ＩｎおよびＳｂのいずれかである）の
形態のホイスラー合金を含む群より選択される請求項８
記載の磁気メモリ装置。 - 【請求項１０】 前記回路構造が容量性素子である請求
項８記載の磁気メモリ装置。 - 【請求項１１】 前記回路構造が分圧回路であり、前記
印加電位が３つの電位からなる請求項８記載の磁気メモ
リ装置。 - 【請求項１２】 前記回路構造が、 正電位に結合された第一のトランジスタと、 前記第一のトランジスタおよび回路大地電位に結合され
た第二のトランジスタとを含み、前記第一および第二の
トランジスタが、共通の信号によって制御される相補形
装置であり、前記信号が第一の状態にあるとき、電流が
前記正電位から前記第一のトランジスタを介して前記第
一の導体セグメントへ流れ込み、前記信号が第二の状態
にあるとき、電流が前記第一の導体セグメントから前記
第二のトランジスタを介して前記回路大地電位へ流れる
請求項８記載の磁気メモリ装置。 - 【請求項１３】 互いに対して実質的に並行であり、第
一の平面上に位置する複数の３値状態ビット線と、 互いに対して実質的に並行であり、第二の平面上に位置
し、前記ビット線に対して実質的に直交する方向に延び
て複数の交差点を形成する複数の３値状態ワード線と、 前記ワード線および前記ビット線それぞれを終端させ、
データの書き込み信号に応答して双方向電流を生じさせ
る複数の回路構造と、 前記複数の交差点に対応し、前記第一の平面と前記第二
の平面との間に介挿された複数の磁気トンネル接合セル
であって、 第一の強磁性層と、 第二の強磁性層と、 前記第一および第二の強磁性層の間に介挿された絶縁層
と、 を含むセルと、 読み取りサイクル中に前記セルを対応するビット線に接
続するための手段と、 を含み、前記データ書き込み信号に応じて、電流を前記
対応するビット線およびワード線に通すことによって、
および前記双方向電流を当該セルに流すことによって、
前記セルへのデータ書込みがおこなわれ、前記セルの書
込みデータが、前記接続手段を動作可能にして前記セル
から読み取り信号を検出することによって読み取られる
ことを特徴とする磁気ランダム・アクセス・メモリ装
置。 - 【請求項１４】前記第一および第二の強磁性層が半金属
強磁性材料で形成されている請求項１３記載の磁気メモ
リ装置。 - 【請求項１５】 前記半金属強磁性材料が、ＣｒＯ2、
Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはアルカリ土類元素
である）の形態をとる水マンガン鉱およびＸ2ＭｎＹ
（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのいずれかであ
り、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのいずれかであ
る）の形態のホイスラー合金を含む群より選択される請
求項１４記載の磁気メモリ装置。 - 【請求項１６】 前記回路構造が容量性素子である請求
項１４記載の磁気メモリ装置。 - 【請求項１７】 前記回路構造が分圧回路である請求項
１４記載の磁気メモリ装置。 - 【請求項１８】 前記回路構造が、正電位に結合された
第一のトランジスタと、 前記第一のトランジスタおよび回路大地電位に結合され
た第二のトランジスタとを含み、前記第一および第二の
トランジスタが、共通の信号によって制御される相補形
装置であり、前記信号が第一の状態にあるとき、電流が
前記正電位から前記第一のトランジスタを介して前記第
一の導体セグメントへ流れ込み、前記信号が第二の状態
にあるとき、電流が前記第一の導体セグメントから前記
第二のトランジスタを介して前記回路大地電位へ流れる
請求項１４記載の磁気メモリ装置。 - 【請求項１９】 コンピュータ・プロセッサが形成され
ている第一の基板と、 磁気ランダム・アクセス・メモリが形成されている第二
の基板と、 を含み、前記第一の基板と前記第二の基板とがフリップ
チップ集積技術によって結合され、それにより、前記コ
ンピュータ・プロセッサが前記磁気ランダム・アクセス
・メモリに機能的に結合されていることを特徴とする不
揮発性磁気メモリを有するコンピュータ集積回路であっ
て、 前記磁気ランダム・アクセス・メモリが、実質的に直交
する方向に延びて複数の交差点を形成する複数のビット
線および複数のワード線を含み、前記磁気メモリが、 前記複数の交差点に対応する複数の磁気トンネル接合セ
ルを含み、 前記セルが、 第一の強磁性層と、 第二の強磁性層と、 前記第一および第二の強磁性層の間に介挿された絶縁層
と、 第一の方向に並べられ、前記第一の強磁性層に絶縁層を
介して接続する第一の導体セグメントと、前記第一の方
向に対して実質的に直交する第二の方向に並べられ、前
記第二の強磁性層に絶縁層を介して接続する第二の導体
セグメントとを含む導体と、 前記第一および第二の導体セグメントを終端させ、前記
導体への印加電位に応じて、双方向電流を前記導体中に
生じさせる回路構造と、 前記導体を対応するビット線に接続する第一のトランジ
スタと、前記第一の強磁性層に接続する 第二のトランジスタと、 前記第二の強磁性層と、対応する出力ビット線との間に
介挿された感度増幅器と、 を含むコンピュータ集積回路。 - 【請求項２０】 前記第一および第二の強磁性層が半金
属強磁性材料で形成されている請求項１９記載のコンピ
ュータ集積回路。 - 【請求項２１】 前記半金属強磁性材料が、ＣｒＯ2、
Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはアルカリ土類元素
である）の形態をとる水マンガン鉱およびＸ2ＭｎＹ
（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのいずれかであ
り、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのいずれかであ
る）の形態のホイスラー合金を含む群より選択される請
求項２０記載のコンピュータ集積回路。 - 【請求項２２】 前記回路構造が容量性素子である請求
項２０記載のコンピュータ集積回路。 - 【請求項２３】 前記回路構造が分圧回路であり、前記
印加電位が３つの電位からなる請求項２０記載のコンピ
ュータ集積回路。 - 【請求項２４】 コンピュータ・プロセッサが形成され
ている第一の基板と、 磁気ランダム・アクセス・メモリが形成されている第二
の基板と、 を含み、前記第一の基板と前記第二の基板とがフリップ
チップ集積技術によって結合され、それにより、前記コ
ンピュータ・プロセッサが前記磁気ランダム・アクセス
・メモリに機能的に結合されていることを特徴とする不
揮発性磁気メモリを有するコンピュータ集積回路であっ
て、 前記磁気ランダム・アクセス・メモリが、 互いに対して実質的に並行であり、第一の平面上に位置
する複数の３値状態ビット線と、 互いに対して実質的に並行であり、第二の平面上に位置
し、前記ビット線に対して実質的に直交する方向に延び
て複数の交差点を形成する複数の３値状態ワード線と、 前記ワード線および前記ビット線それぞれを終端させ、
データの書き込み信号に応答して双方向電流を生じさせ
る複数の回路構造と、 前記複数の交差点に対応し、前記第一の平面と前記第二
の平面との間に介挿された複数の磁気トンネル接合セル
であって、 第一の強磁性層と、 第二の強磁性層と、 前記第一および第二の強磁性層の間に介挿された絶縁層
と、 を含むセルと、 読み取りサイクル中に前記セルを対応するビット線に接
続するための手段と、 を含み、前記データ書き込み信号に応じて、電流を前記
対応するビット線およびワード線に通すことによって、
および前記双方向電流を当該セルに流すことによって、
前記セルへのデータ書込みがおこなわれ、前記セルの書
込みデータが、前記接続手段を動作可能にして前記セル
から読み取り信号を検出することによって読み取られる
ことを特徴とするコンピュータ集積回路。 - 【請求項２５】 前記第一および第二の強磁性層が半金
属強磁性材料で形成されている請求項２４記載のコンピ
ュータ集積回路。 - 【請求項２６】 前記半金属強磁性材料が、ＣｒＯ2、
Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはアルカリ土類元素
である）の形態をとる水マンガン鉱およびＸ2ＭｎＹ
（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのいずれかであ
り、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのいずれかであ
る）の形態のホイスラー合金を含む群より選択される請
求項２５記載のコンピュータ集積回路。 - 【請求項２７】 前記回路構造が容量性素子である請求
項２４記載のコンピュータ集積回路。 - 【請求項２８】 前記回路構造が分圧回路である請求項
２４記載のコンピュータ集積回路。 - 【請求項２９】 前記回路構造が、正電位に結合された
第一のトランジスタと、 前記第一のトランジスタおよび回路大地電位に結合され
た第二のトランジスタとを含み、前記第一および第二の
トランジスタが、共通の信号によって制御される相補形
装置であり、前記信号が第一の状態にあるとき、電流が
前記正電位から前記第一のトランジスタを介して前記第
一の導体セグメントへ流れ込み、前記信号が第二の状態
にあるとき、電流が前記第一の導体セグメントから前記
第二のトランジスタを介して前記回路大地電位へ流れる
請求項２４記載のコンピュータ集積回路。 - 【請求項３０】 実質的に直交する方向に延びて複数の
交差点を形成する複数のビット線および複数のワード線
を有する磁気ランダム・アクセス・メモリ論理アレイで
あって、 前記複数の交差点に対応する複数の磁気トンネル接合セ
ルを含み、 前記セルが、 第一の強磁性層と、 第二の強磁性層と、 前記第一および第二の強磁性層の間に介挿された絶縁層
と、 第一の方向に並べられ、前記第一の強磁性層に絶縁層を
介して接続する第一の導体セグメントと、前記第一の方
向に対して実質的に直交する第二の方向に並べられ、前
記第二の強磁性層に絶縁層を介して接続する第二の導体
セグメントとを含む導体と、 前記第一および第二の導
体セグメントを終端させ、前記導体への印加電位に応じ
て、双方向電流を前記導体中に生じさせて、対応するセ
ルを低抵抗状態および高抵抗状態のいずれかにセットす
る回路構造と、を含み、 前記複数の磁気トンネル接合セルの少なくとも一部が相
互接続されて組み合わせ論理機能を実現し、前記アレイ
が、セルの前記少なくとも一部の状態および前記組み合
わせ論理機能に関連する少なくとも一つの出力信号を有
することを特徴とする磁気ランダム・アクセス・メモリ
論理アレイ。 - 【請求項３１】 前記第一および第二の強磁性層が半金
属強磁性材料で形成されている請求項３０記載の磁気ラ
ンダム・アクセス・メモリ論理アレイ。 - 【請求項３２】 前記半金属強磁性材料が、ＣｒＯ2、
Ｆｅ3Ｏ4、Ｌａ1-xＤxＭｎＯ3（Ｄはアルカリ土類元素
である）の形態をとる水マンガン鉱およびＸ2ＭｎＹ
（Ｘは、Ｃｏ、Ｎｉ、ＣｕおよびＰｄのいずれかであ
り、Ｙは、Ａｌ、Ｓｎ、ＩｎおよびＳｂのいずれかであ
る）の形態のホイスラー合金を含む群より選択される請
求項３１記載の磁気ランダム・アクセス・メモリ論理ア
レイ。 - 【請求項３３】 前記回路構造が容量性素子である請求
項３１記載の磁気ランダム・アクセス・メモリ論理アレ
イ。 - 【請求項３４】 前記回路構造が分圧回路であり、前記
印加電位が３つの電位からなる請求項３１記載の磁気ラ
ンダム・アクセス・メモリ論理アレイ。 - 【請求項３５】 前記回路構造が、 正電位に結合された第一のトランジスタと、 前記第一のトランジスタおよび回路大地電位に結合され
た第二のトランジスタとを含み、前記第一および第二の
トランジスタが、共通の信号によって制御される相補形
装置であり、前記信号が第一の状態にあるとき、電流が
前記正電位から前記第一のトランジスタを介して前記第
一の導体セグメントへ流れ込み、前記信号が第二の状態
にあるとき、電流が前記第一の導体セグメントから前記
第二のトランジスタを介して前記回路大地電位へ流れる
請求項３１記載の磁気ランダム・アクセス・メモリ論理
アレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/129827 | 1998-08-05 | ||
| US09/129,827 US6034887A (en) | 1998-08-05 | 1998-08-05 | Non-volatile magnetic memory cell and devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082791A JP2000082791A (ja) | 2000-03-21 |
| JP3533344B2 true JP3533344B2 (ja) | 2004-05-31 |
Family
ID=22441784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19853299A Expired - Fee Related JP3533344B2 (ja) | 1998-08-05 | 1999-07-13 | 不揮発性磁気メモリ・セルおよび装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6034887A (ja) |
| JP (1) | JP3533344B2 (ja) |
| KR (1) | KR100530715B1 (ja) |
| CN (1) | CN1221978C (ja) |
| SG (1) | SG77261A1 (ja) |
| TW (1) | TW418397B (ja) |
Families Citing this family (109)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741494B2 (en) * | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| US6140838A (en) * | 1995-04-21 | 2000-10-31 | Johnson; Mark B. | High density and high speed magneto-electronic logic family |
| JP3050189B2 (ja) * | 1997-10-30 | 2000-06-12 | 日本電気株式会社 | 磁気抵抗効果素子及びその製造方法 |
| US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
| US6140139A (en) | 1998-12-22 | 2000-10-31 | Pageant Technologies, Inc. | Hall effect ferromagnetic random access memory device and its method of manufacture |
| US6288929B1 (en) | 1999-03-04 | 2001-09-11 | Pageant Technologies, Inc. | Magneto resistor sensor with differential collectors for a non-volatile random access ferromagnetic memory |
| US6266267B1 (en) * | 1999-03-04 | 2001-07-24 | Pageant Technologies, Inc. | Single conductor inductive sensor for a non-volatile random access ferromagnetic memory |
| US6330183B1 (en) | 1999-03-04 | 2001-12-11 | Pageant Technologies, Inc. (Micromem Technologies, Inc.) | Dual conductor inductive sensor for a non-volatile random access ferromagnetic memory |
| US6229729B1 (en) | 1999-03-04 | 2001-05-08 | Pageant Technologies, Inc. (Micromem Technologies, Inc.) | Magneto resistor sensor with diode short for a non-volatile random access ferromagnetic memory |
| US6430660B1 (en) * | 1999-05-21 | 2002-08-06 | International Business Machines Corporation | Unified memory hard disk drive system |
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| US6388912B1 (en) * | 2000-03-30 | 2002-05-14 | Intel Corporation | Quantum magnetic memory |
| JP4477199B2 (ja) * | 2000-06-16 | 2010-06-09 | 株式会社ルネサステクノロジ | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法 |
| US6363007B1 (en) * | 2000-08-14 | 2002-03-26 | Micron Technology, Inc. | Magneto-resistive memory with shared wordline and sense line |
| DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
| JP4656720B2 (ja) * | 2000-09-25 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP4726290B2 (ja) * | 2000-10-17 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| DE10053206C1 (de) * | 2000-10-26 | 2002-01-17 | Siemens Ag | Logikschaltungsanordnung |
| US6452240B1 (en) * | 2000-10-30 | 2002-09-17 | International Business Machines Corporation | Increased damping of magnetization in magnetic materials |
| DE10058047A1 (de) * | 2000-11-23 | 2002-06-13 | Infineon Technologies Ag | Integrierter Speicher mit einer Anordnung von nicht-flüchtigen Speicherzellen und Verfahren zur Herstellung und zum Betrieb des integrierten Speichers |
| JPWO2002050924A1 (ja) * | 2000-12-21 | 2004-04-22 | 富士通株式会社 | 磁気抵抗効果素子、磁気ヘッド及びこれを用いる磁気再生装置 |
| KR100390977B1 (ko) * | 2000-12-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US6304477B1 (en) * | 2001-01-31 | 2001-10-16 | Motorola, Inc. | Content addressable magnetic random access memory |
| JP3677455B2 (ja) | 2001-02-13 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性磁気記憶装置およびその製造方法 |
| DE10110292C1 (de) * | 2001-02-26 | 2002-10-02 | Dresden Ev Inst Festkoerper | Stromabhängiges resistives Bauelement |
| DE10113787C1 (de) * | 2001-03-21 | 2002-09-05 | Siemens Ag | Logikschaltungsanordnung |
| JP2002299575A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
| US6657888B1 (en) * | 2001-05-11 | 2003-12-02 | Board Of Regents Of The University Of Nebraska | Application of high spin polarization materials in two terminal non-volatile bistable memory devices |
| DE10123593C2 (de) * | 2001-05-15 | 2003-03-27 | Infineon Technologies Ag | Magnetische Speicheranordnung |
| DE10123820C2 (de) * | 2001-05-16 | 2003-06-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines TMR-Schichtsystems mit Diodencharakteristik und MRAM-Speicheranordnung |
| JP2002368196A (ja) * | 2001-05-30 | 2002-12-20 | Internatl Business Mach Corp <Ibm> | メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 |
| US6385083B1 (en) * | 2001-08-01 | 2002-05-07 | Hewlett-Packard Company | MRAM device including offset conductors |
| US6510080B1 (en) | 2001-08-28 | 2003-01-21 | Micron Technology Inc. | Three terminal magnetic random access memory |
| DE10144385C2 (de) * | 2001-09-10 | 2003-07-24 | Siemens Ag | Standardzellenanordnung für ein magneto-resistives Bauelement und hierauf aufbauende elektronisch magneto-resistive Bauelemente |
| US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
| US6576969B2 (en) * | 2001-09-25 | 2003-06-10 | Hewlett-Packard Development Company, L.P. | Magneto-resistive device having soft reference layer |
| KR100827517B1 (ko) * | 2001-12-07 | 2008-05-06 | 주식회사 하이닉스반도체 | 자기 저항 램 |
| KR100450794B1 (ko) * | 2001-12-13 | 2004-10-01 | 삼성전자주식회사 | 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 |
| JP3924461B2 (ja) * | 2001-12-17 | 2007-06-06 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性記憶装置とその動作方法 |
| JP3583102B2 (ja) * | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
| US6646910B2 (en) * | 2002-03-04 | 2003-11-11 | Hewlett-Packard Development Company, L.P. | Magnetic memory using reverse magnetic field to improve half-select margin |
| US6778421B2 (en) * | 2002-03-14 | 2004-08-17 | Hewlett-Packard Development Company, Lp. | Memory device array having a pair of magnetic bits sharing a common conductor line |
| JP4047615B2 (ja) * | 2002-04-03 | 2008-02-13 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
| US6724652B2 (en) * | 2002-05-02 | 2004-04-20 | Micron Technology, Inc. | Low remanence flux concentrator for MRAM devices |
| US6879512B2 (en) * | 2002-05-24 | 2005-04-12 | International Business Machines Corporation | Nonvolatile memory device utilizing spin-valve-type designs and current pulses |
| AU2003278844A1 (en) * | 2002-06-21 | 2004-01-06 | California Institute Of Technology | Sensors based on giant planar hall effect in dilute magnetic semiconductors |
| CN101202302B (zh) * | 2002-07-25 | 2012-08-15 | 科学技术振兴机构 | 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器 |
| JP2006134363A (ja) | 2002-07-29 | 2006-05-25 | Nec Corp | 磁気ランダムアクセスメモリ |
| JP4304947B2 (ja) * | 2002-09-26 | 2009-07-29 | 株式会社日立製作所 | 磁気記録媒体とそれを用いた磁気メモリ装置、磁気記録方法、信号再生方法 |
| CN100403444C (zh) * | 2002-09-28 | 2008-07-16 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取存储器电路 |
| US6985384B2 (en) | 2002-10-01 | 2006-01-10 | International Business Machines Corporation | Spacer integration scheme in MRAM technology |
| US6711063B1 (en) * | 2002-10-03 | 2004-03-23 | Xilinx, Inc. | EEPROM memory cell array architecture for substantially eliminating leakage current |
| US6771534B2 (en) * | 2002-11-15 | 2004-08-03 | International Business Machines Corporation | Thermally-assisted magnetic writing using an oxide layer and current-induced heating |
| AU2003274523A1 (en) * | 2002-11-27 | 2004-06-18 | Koninklijke Philips Electronics N.V. | Current re-routing scheme for serial-programmed mram |
| US7184301B2 (en) | 2002-11-27 | 2007-02-27 | Nec Corporation | Magnetic memory cell and magnetic random access memory using the same |
| CN100414716C (zh) * | 2002-12-25 | 2008-08-27 | 松下电器产业株式会社 | 磁性开关元件及使用该元件的磁性存储器 |
| US7173846B2 (en) * | 2003-02-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic RAM and array architecture using a two transistor, one MTJ cell |
| US7002228B2 (en) * | 2003-02-18 | 2006-02-21 | Micron Technology, Inc. | Diffusion barrier for improving the thermal stability of MRAM devices |
| US6862211B2 (en) * | 2003-07-07 | 2005-03-01 | Hewlett-Packard Development Company | Magneto-resistive memory device |
| US6943040B2 (en) * | 2003-08-28 | 2005-09-13 | Headway Technologes, Inc. | Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling |
| US7072209B2 (en) * | 2003-12-29 | 2006-07-04 | Micron Technology, Inc. | Magnetic memory having synthetic antiferromagnetic pinned layer |
| KR100680422B1 (ko) | 2004-02-09 | 2007-02-08 | 주식회사 하이닉스반도체 | 자기저항 램 |
| JP4553620B2 (ja) * | 2004-04-06 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US7211446B2 (en) * | 2004-06-11 | 2007-05-01 | International Business Machines Corporation | Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory |
| KR100642638B1 (ko) | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들 |
| KR100612884B1 (ko) * | 2004-12-30 | 2006-08-14 | 삼성전자주식회사 | 자기 논리 소자와 그 제조 및 동작 방법 |
| WO2007020823A1 (ja) | 2005-08-15 | 2007-02-22 | Nec Corporation | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
| US7397277B2 (en) * | 2005-10-17 | 2008-07-08 | Northern Lights Semiconductor Corp. | Magnetic transistor circuit with the EXOR function |
| US7352614B2 (en) * | 2005-11-17 | 2008-04-01 | Macronix International Co., Ltd. | Systems and methods for reading and writing a magnetic memory device |
| US7257019B2 (en) * | 2005-11-17 | 2007-08-14 | Macronix International Co., Ltd. | Systems and methods for a magnetic memory device that includes a single word line transistor |
| US8541776B2 (en) * | 2005-12-02 | 2013-09-24 | The Regents Of The University Of California | Nanostructure-based memory |
| JP5067650B2 (ja) | 2006-01-06 | 2012-11-07 | 日本電気株式会社 | 半導体記憶装置 |
| US7755153B2 (en) * | 2006-01-13 | 2010-07-13 | Macronix International Co. Ltd. | Structure and method for a magnetic memory device with proximity writing |
| KR100682967B1 (ko) * | 2006-02-22 | 2007-02-15 | 삼성전자주식회사 | 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법 |
| KR100923302B1 (ko) * | 2006-02-27 | 2009-10-27 | 삼성전자주식회사 | 자기 메모리 소자 |
| US7486550B2 (en) * | 2006-06-06 | 2009-02-03 | Micron Technology, Inc. | Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell |
| WO2008049124A2 (en) * | 2006-10-19 | 2008-04-24 | Boise State University | Magnetomechanical transducer, and apparatus and methods of harvesting energy |
| WO2008061166A2 (en) * | 2006-11-14 | 2008-05-22 | Boise State University | Multi-state memory and multi-functional devices comprising magnetoplastic or magnetoelastic materials |
| US7742329B2 (en) * | 2007-03-06 | 2010-06-22 | Qualcomm Incorporated | Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory |
| US7728622B2 (en) * | 2007-03-29 | 2010-06-01 | Qualcomm Incorporated | Software programmable logic using spin transfer torque magnetoresistive random access memory |
| US7688616B2 (en) * | 2007-06-18 | 2010-03-30 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Device and method of programming a magnetic memory element |
| US20090027943A1 (en) * | 2007-07-24 | 2009-01-29 | Thomas Nirschl | Resistive memory including bidirectional write operation |
| US8586194B2 (en) * | 2007-08-30 | 2013-11-19 | Boise State University | Polycrystalline foams exhibiting giant magnetic-field-induced deformation and methods of making and using same |
| WO2009029953A2 (en) * | 2007-08-30 | 2009-03-05 | Boise State University | Magnetic material with large magnetic-field-induced deformation |
| JP5096886B2 (ja) * | 2007-11-20 | 2012-12-12 | シャープ株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
| US8295082B2 (en) * | 2008-08-15 | 2012-10-23 | Qualcomm Incorporated | Gate level reconfigurable magnetic logic |
| WO2010024126A1 (ja) * | 2008-08-25 | 2010-03-04 | 日本電気株式会社 | 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法 |
| US8058906B2 (en) * | 2009-06-16 | 2011-11-15 | The University Of Notre Dame Du Lac | Non-majority MQCA magnetic logic gates and arrays based on misaligned magnetic islands |
| US8208291B2 (en) * | 2010-01-14 | 2012-06-26 | Qualcomm Incorporated | System and method to control a direction of a current applied to a magnetic tunnel junction |
| US8270208B2 (en) * | 2010-02-08 | 2012-09-18 | International Business Machines Corporation | Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor |
| US8400066B1 (en) * | 2010-08-01 | 2013-03-19 | Lawrence T. Pileggi | Magnetic logic circuits and systems incorporating same |
| US8476925B2 (en) * | 2010-08-01 | 2013-07-02 | Jian-Gang (Jimmy) Zhu | Magnetic switching cells and methods of making and operating same |
| US9300301B2 (en) * | 2010-10-05 | 2016-03-29 | Carnegie Mellon University | Nonvolatile magnetic logic device |
| US8427199B2 (en) * | 2010-10-29 | 2013-04-23 | Honeywell International Inc. | Magnetic logic gate |
| US8374020B2 (en) | 2010-10-29 | 2013-02-12 | Honeywell International Inc. | Reduced switching-energy magnetic elements |
| US8358149B2 (en) * | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
| US8358154B2 (en) * | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
| US20120104522A1 (en) * | 2010-11-01 | 2012-05-03 | Seagate Technology Llc | Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer |
| US8427197B2 (en) | 2011-06-15 | 2013-04-23 | Honeywell International Inc. | Configurable reference circuit for logic gates |
| US8766383B2 (en) * | 2011-07-07 | 2014-07-01 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic junction using half metallic ferromagnets |
| EP2626861B1 (en) * | 2012-02-13 | 2015-01-07 | Crocus Technology S.A. | High speed magnetic random access memory-based ternary CAM |
| US8698517B2 (en) * | 2012-08-13 | 2014-04-15 | Globalfoundries Inc. | Computing multi-magnet based devices and methods for solution of optimization problems |
| US9712171B2 (en) * | 2013-09-11 | 2017-07-18 | Intel Corporation | Clocked all-spin logic circuit |
| CN103529727B (zh) * | 2013-09-17 | 2016-04-06 | 杭州电子科技大学 | 一种具有非易失性锁存功能的多通道数据缓冲接口芯片 |
| CN104134455B (zh) * | 2014-07-17 | 2017-04-19 | 北京航空航天大学 | 一种磁逻辑器件的并联编程电路 |
| US10211393B2 (en) * | 2017-02-23 | 2019-02-19 | Sandisk Technologies Llc | Spin accumulation torque MRAM |
| US10706923B2 (en) * | 2017-09-08 | 2020-07-07 | Arizona Board Of Regents On Behalf Of Arizona State University | Resistive random-access memory for exclusive NOR (XNOR) neural networks |
| CN108336137A (zh) * | 2018-01-31 | 2018-07-27 | 许昌学院 | 一种基于MnAs/GaAs界面半金属性的制备工艺 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331591A (en) * | 1993-02-01 | 1994-07-19 | At&T Bell Laboratories | Electronic module including a programmable memory |
| US5343422A (en) * | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
| US5370301A (en) * | 1994-01-04 | 1994-12-06 | Texas Instruments Incorporated | Apparatus and method for flip-chip bonding |
| US5629922A (en) * | 1995-02-22 | 1997-05-13 | Massachusetts Institute Of Technology | Electron tunneling device using ferromagnetic thin films |
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5748519A (en) * | 1996-12-13 | 1998-05-05 | Motorola, Inc. | Method of selecting a memory cell in a magnetic random access memory device |
| US5774394A (en) * | 1997-05-22 | 1998-06-30 | Motorola, Inc. | Magnetic memory cell with increased GMR ratio |
-
1998
- 1998-08-05 US US09/129,827 patent/US6034887A/en not_active Expired - Lifetime
-
1999
- 1999-02-10 TW TW088102032A patent/TW418397B/zh not_active IP Right Cessation
- 1999-07-13 JP JP19853299A patent/JP3533344B2/ja not_active Expired - Fee Related
- 1999-07-21 CN CNB991106237A patent/CN1221978C/zh not_active Expired - Lifetime
- 1999-07-29 SG SG1999003711A patent/SG77261A1/en unknown
- 1999-08-04 KR KR10-1999-0031997A patent/KR100530715B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6034887A (en) | 2000-03-07 |
| CN1244017A (zh) | 2000-02-09 |
| SG77261A1 (en) | 2000-12-19 |
| CN1221978C (zh) | 2005-10-05 |
| KR20000017086A (ko) | 2000-03-25 |
| JP2000082791A (ja) | 2000-03-21 |
| KR100530715B1 (ko) | 2005-11-28 |
| TW418397B (en) | 2001-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3533344B2 (ja) | 不揮発性磁気メモリ・セルおよび装置 | |
| US5768181A (en) | Magnetic device having multi-layer with insulating and conductive layers | |
| USRE47583E1 (en) | Circuit selection of magnetic memory cells and related cell structures | |
| US7190611B2 (en) | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization | |
| TW459227B (en) | Magnetic random access memory with a reference memory array | |
| US6958927B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
| Slaughter et al. | Fundamentals of MRAM technology | |
| JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
| US8476723B2 (en) | Magnetic element having low saturation magnetization | |
| JP4658102B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 | |
| US6850433B2 (en) | Magnetic memory device and method | |
| US7166881B2 (en) | Multi-sensing level MRAM structures | |
| JP4226295B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子 | |
| JP2008518439A (ja) | 角度依存選択性を用いる「スピントランスファ型」ｍｒａｍ | |
| US20040152218A1 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
| US20170372761A1 (en) | Systems for Source Line Sensing of Magnetoelectric Junctions | |
| EP1580758A2 (en) | Soft-reference three conductor magnetic memory storage device | |
| US20060039183A1 (en) | Multi-sensing level MRAM structures | |
| US6865105B1 (en) | Thermal-assisted switching array configuration for MRAM | |
| US6873542B2 (en) | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory | |
| US10832750B2 (en) | Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin | |
| US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| CN110910924B (zh) | 磁阻式随机存取存储器 | |
| CN113451355B (zh) | 基于自旋轨道矩的磁性存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3533344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |