TW418397B - Non-volatile magnetic memory cell and devices - Google Patents

Non-volatile magnetic memory cell and devices Download PDF

Info

Publication number
TW418397B
TW418397B TW088102032A TW88102032A TW418397B TW 418397 B TW418397 B TW 418397B TW 088102032 A TW088102032 A TW 088102032A TW 88102032 A TW88102032 A TW 88102032A TW 418397 B TW418397 B TW 418397B
Authority
TW
Taiwan
Prior art keywords
unit
conductor
magnetic
transistor
state
Prior art date
Application number
TW088102032A
Other languages
English (en)
Inventor
Arunava Gupta
Rajiv V Joshi
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW418397B publication Critical patent/TW418397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Description

I - · - -.........—.. ~ ·-.......... 五、發明說明（ι) 發明範園 本發明是有關 磁性記憶體單元 裝置。 相關技藝之說明 用於電腦記憶 耗電、非揮發性 製程及高單元密 速且消耗一點電 於磁性儲存裝置，詳言之是有關於 - F輝 和利用此記憶體單元之記憶體及環轉 體之一記憶體單元的理想特性是高 聲 的’因此每秒必 揮發、具有低感 EEPROM單元通常 容抹去。這樣慢 應用，特別是使 不像DRAM，將 記憶體單元可以 發。某種型式使 磁性記憶體單元 記憶體單元之一 置首先在美國專 穩態磁性元件.# 合金之非等方性 有兩個穩定的磁 11低π磁阻代表〆 且低成本。達到低成本通常是利用簡％他 度。動態隨機存取記憶體（DRAM )單元f 力的。然而丄DRAM單元之内容是會趣，块 非 應電力且構造如一單獨裝置。然而 需要幾微秒寫入資料内容及幾毫秒轉 的存取時間讓EE PROM單元無法在許客％内 ^ 用於電腦主記憶體。 方 資訊儲存成一強磁性區域磁化方向之、 將儲存資料保留一段長時間，此即作舞生 用磁性狀態改變接近強磁區域材質電既 共同地被稱為磁阻（MR )記憶體單元。此^ 陣列通常被稱為磁性R A Μ或M R A Μ。M R A Μ裝 利第3，3 7 5，0 9 1號肀以利周Μ R感應之一雙 式被提出。MRAM之單元是基於磁性金屬及 的磁阻UMR )效應被設計的。MR AM單元具 性組態，一"高"磁fl且代表一邏輯狀態0且 邏輯狀態1。然而，AMR效應的大小在大部 此
------------------------- 五、發明說明（2) 份強磁性系統中通常是低於5 %，其限制感應信號之大小。 此將此裝置轉化進入非常慢的存取次數。 更易感應且有效率的原型MRAM裝置最近已經利用旋轉閥 、 結構被製造出，其呈現巨大磁阻（G M R )，如I E E E教育雜諸 1995 年 31 ,3206 卷"Spin-Valve Ram Cell1’ 中由 Tang 等人所 發明的。基本的儲存元件是一長條狀，其包含由一薄銅間 隔層所隔開之一對磁.性層。其中一磁性層之磁化是利用交 換約束一固定磁方位耦合至一薄的反鐵磁層，而另一層之 磁化是自由的。當自由層之磁化與約束層相同時，單元之 磁阻比當兩層磁化相反時低。這兩種磁性組態代表邏輯狀；^) 態” "和"1 11 。此裝置呈現的磁阻改變高達1 4%，其導致比 先前MR AM單元較高的信號等級及更快的存取次數。然而， 緊接著讀取單元内容，該内容被破壞。此外，旋轉閥裝置 之固有低磁阻需要高感應電力，其使得高密度記憶體裝置 之產品難以完成。 一磁性隧道接面（MTJ)實質上是與AMR或GMR單元基於不 同的自然原理。在MTJ中，兩個磁性層是以一絕緣隧道障 壁分隔，且磁阻是得自兩鐵磁層之間導體電子之旋轉極化 隧道效應。隧道電流依據兩鐵磁層之磁化相對定向而定。 、 —種MTJ 在 1995 年4 月 17 日 Phy, Rev. Lett.，74 卷第 1 6 號 / 3273-3276 H IT. Large Magnetoresistance at Room Temperature in Ferromagnetic Thin Film Tunnel Junctions"中被說明，其是由Moodera等人所提出。 圖1中顯示一 Μ T J之示意圖。中心元件是3層之交互重
第7頁 __ j A1 839 ί_________ 五、發明喪明（3) 疊’包含以一絕緣層分隔之兩強磁金屬層（FM1 &FM2)。 FM1 10 2及FM2 104的厚度可以是幾個原子層至幾微米範圍-中之任何值。絕緣層1〇6之厚度是在1-1〇奈米（nm)之範圍 内。當電壓10M皮跨接在FM層102與104，來自一 FM層之電 子可以打通道通過絕緣層1 〇 6且進入另一;f Μ層而得到一電 抓’其稱為遂道電流it。遂道電流11的大小是依據電壓的 大小而定。MTJ電阻的大小定義為R = V/It，其亦為應用電 壓之函數。電阻的大小亦是依據㈣層1〇2及FM層1 04之極化 關係而定。當兩者之層極化互相平行時，r假設是一很小 值，Rmin。當兩者之層極化反平行時，R的大小在最大值 〇 Kax。在這些極端（〇 < Θ < 1 8 0。）之範圍間，電阻值在最小 與最大值之間改變。 一般來說’FM1 1〇2之磁化可以被固定在某一方向（例 如’以具有更高強度金屬或以反強磁交換壓制它，如在旋 轉閥的狀況下）’而以一應用磁場改-FM2 1〇4之磁化方向 以連到想要的電阻。 然而MT J裝置具有多種讓其常被用於記憶體應用之特 性’前面所提及之實際限制妨礙這些產品的成功商業化。 因此’有需要改良的MT J單元結構及記憶體裝置架構以將 MTJ單元成功地使用於商業應用。 . 發明搞要… 根據本發明的一種形式，—種使用於記憶體及邏輯開關 應用之磁性隧道接面單元被形成，其具有第一鐵磁層、第 二鐵磁層及一介於第一鐵磁層與第二鐵磁層間以形成一磁
O:\57\57058.PTD 第8頁 ：418397 五、發明說明C4) 性隧道接面元件之絕緣層。此單元亦包含一寫入導體，其. 具有一以第一方向排列且置於接近第一鐵磁層之第一導體 部份及一以第二方向排列，實質上與第一方向垂直且置於 接近第二鐵磁層之第二導體部份。此單元尚包含一電路元 件，其終止第一及第二導體部份且允許在寫入導體中利用 一單極寫入電壓及唯一單淳寫入終端建立一雙向電流。此 雙向電流將一高阻抗以第二電流方向寫入單元中。 較佳地，第一及第二鐵磁層是以一種半金屬強磁性材質 所形成。該材質包含Cr02、Fe3 04、取La卜xDxMn03形式之猛， 其中D代表一鹼體元素及X2MnY形式之Heusler合金，其中X 是Co、Ni、Cu或Pd且Y是Al、Sn、In或Sb。半金屬強磁材 質功能接近整個旋轉極化，其導致一具有近乎理想的開關 特性之單元。 致使雙向電流流動之電路元件可以是一種電容結構的形 式，其以第一方向儲存充電且以第二方向放電。此電路元 件亦可以是一種分壓器電路。在一替代實施例中，其中可 以得到一雙極寫入電壓，電路元件可以是一種接地電位之 電卩且終端。 根據本發明的另一個實施例，一磁性隨機存取記憶體. (MRAM)裝置被形成，其包含多個位元線及多個字組線。，位 元線及字組線是以一實質形成多個交叉點之直角式樣。 MR AM尚包含多個磁性隧道接面單元，單一單元與各交叉點 有關。這些單元是由第一鐵磁層、第二鐵磁層及介於兩鐵 磁層之間之絕緣層所形成。此單元亦包含一寫入導體，其
卜41只39T ! ......... " " ................... ' ........... _ .... ^ 丨五、發侧（5) 丨具有一以第一方向排列且置於接近第一鐵磁層之第一導體. 部份及一以第二方向排列，實質上與第一方向垂直且置於 |接近第二鐵磁層之第二導體部份。各單元之寫入導體是以 j ί 一電路元件終止，此電路元件致能雙向電流流動，諸如一 :電容結構。一第一電晶體將寫入導體連接至對應位元線及 字組線。一第二電晶體將對應字組線連接至第一鐵磁層以 j 應用一讀取信號至單元。各單元具有一關聯感應放大器， ：其介於第二，鐵磁層其一對應輸出位元線以偵測一應用讀 ;取信號13 、 較佳地，第一及第二鐵磁層是以一種半金屬強磁性材質Θ ;所形成。該材質包含Cr02、Fe3 04、取La卜xDxMn03形式之猛’
|其中D代表一驗體元素及X2MnY形式之Heusler合金，其中X !是Co、Ni、Cu或Pd且Y是A1、Sn、In或Sb。半金屬強磁材 !質功能接近整個旋轉極化，其導致一具有近乎理想的開關 丨特性之單元。這樣導致一 MR AM可以簡單且快速地被讀取。 根據本發明另一個實施例，一磁性隨機存取記憶體 :C MR AM)裝置被形成，其包含多個三態位元線，這些位元線 :實質彼此平行且存在於第一平面上。MR AM亦包含多個三態 :字组線，這些字組線實質彼此平行且存在於第二平面上。. 這些字組線及位元線實質是正交且建立具有多個交叉點之 |欄與列之陣列。各字組線及位元線是以一電路元件終止， | ' . ^ 此電路元件致能雙向電流流動，諸如一電容結構。MR AM包 含多個對應交叉點之磁性隧道接面單元。此單元介於第一 :平面與第二平面之間且以第一鐵磁層、第二鐵磁層及一介
第10頁 418397 丨五、發明說明（6) 於兩鐵磁層間之絕緣層所形成。 MR AM尚包含用於在一讀取周期期間將各單元連接 |字組線及位元線且在一寫入周期期間將單元自字組 1元線電隔離之裝置。單元之狀態利用在對應位元線 線傳送一電流被寫入建立一足夠極化此單元磁場。
I 較佳地，苐一及第二鐵磁層是以一種半金屬強磁 所形成。該材質包含Cr 02、F e3 04、取03形式 其中D代表一絵：體元素及X2MnY形式之Heusler合金， |是Co、Ni、Cu或Pd且Y是A1、Sn、In或Sb。半金屬安 質功能接近整個旋轉極化，其導致一具有近乎理想 特性之單元。這樣導致一 MR AM可以簡單且快速地被 I 根據本發明之另一形式，磁性邏輯裝置形成，其 丨一及第二半金屬磁性隧道接面單元，這些單元各具 i入端、一輸出端及第一寫入導體輸入端。第一半金
i隧道接面單元有開（ON)態及閉（OFF)態，這兩狀態S :一應用至寫入導體輸入端之信號而設定。開悲在輸 ：出端間呈現一低電阻且閉態在輸入與輸出端間呈現 阻。第一及第二單元之寫入導體輸入端形成邏輯輸 輸入及輸出端交互連接以在一邏輯裝置輸出端及輸
:現不同的邏輯功能。該邏輯功能包含OR、NOR、AND 丨及X0R邏輯功能。 ! » ! 根據本發明再另一個實施例，一種具有非揮發磁 體之電腦積體電路被形成，其包含第一基板及第二 在第一基板上面一電腦處理器形成，在第二基板上 至對應 線及位 及字組 性材質 其中X i磁材 的開關^ 讀取。 包含第 有一輸 屬磁性 L依據 入與輸 一高電 入端， 出端實. 、NAND 性記憶 基板’ 面一磁 ' 418397 五、發明說明（7) :性隨機存取記憶體形成。第一及第二基板利用飛晶 ;(f 1 i p - c h i p )積體技術較佳地被連接，以致電腦處理器操 |作地連接磁性隨機存取記憶體。 I 從接下來圖樣說明實施例之詳細描述並參考附圖，本發 ;明這些及其他的目的、功能及優點將變得淺顯易懂。 |附圖摘要說明 i 將以接下來的較佳實施例說明並參考附圖詳細說明本發 明，其中： I 圖1是先前技藝所知磁性隧道接面單元之一剖面示意 丨圖； | 圖2A是說明根據本發明第一狀態被寫入一 MTJ單元之一 i頂視示意圖； ‘ ! 圖2B是說明根據本發明第二狀態被寫入一 MTJ單元之一 了貝視不意圖； 圖2 C是說明根據本發明一 MT J單元替代實施例之一頂視
I I示意圖； 圖3是根據本發明所形成之MTJ單元之剖面示意圖； 圖4是部份說明根據本發明所形成之一 MR AM陣列之示意 圖； . I 圖4 A是部份說明根據本發明所形成之一 MR AM陣列替代實 施例之示意圖.； | " 圖5是說明根據本發明所形成之一 MR AM裝置替代實施例 之方塊圖； 圖5A是說明與圖5MRAM中MTJ單元有關之範例讀取電路之
第12頁
4 1 839 T 五、發明說明（8) 一示意圖； 圖6Α及6Β分別是說明一邏輯狀態1' Γ及邏輯狀態π (Γ寫入 周期之時序圖； 圖7是根據本發明MTJ單元所形成一邏輯AND閘之示意 圖； 圖8是根據本發明MT J單元所形成一邏輯OR閘之示意圖； 圖9是根據本發明MTJ單元所形成一邏輯X0R閘之示意· 圖， 圖1 0是根據本發明MTJ單元所形成一磁性隨機記憶體邏 輯裝置之示意圖。 q丨 較佳實施例之詳細說明 一種MT J單元具有一相關有效電阻，其可以使用於指示 一邏輯狀態。當第一及第二鐵磁層中磁性方位是平行時， Μ T J單元之電阻是低的。當磁性方位是反平行時，電阻是 高的。這兩個電阻狀態可以各自利用流經導體以第一方向 及第二方向接近單元之正交電流被寫入單元中。 圖2Α及2Β說明根據本發明之一MT J單元之上視圖。此MTJ 單元包含一具有MT J元件2 0 0，其形成如分層堆積結構，具 有第一強磁（F Μ )層、第二鐵磁層及一個介於兩鐵磁層之間 \ 的絕緣層。第一電終端2 0 2連接至第一 FM層及第二電終端 | 2 〇 4連接至！二F Μ層，較佳地利用在傳統金屬層上形成傳 導痕跡與FM層接觸。MTJ單元之電阻是可以跨越第一及第 二電終端2 0 2、2 0 4測量的。MT J單元亦包含第一導體部份 2 0 6，其在MTJ元件2 0 0之下沿著第一方向（Υ軸）延續。第二
O:\57\57058.PTD 第13頁 -t A183 97 五、發明說明（9) 導體部份208是在MTJ元件2 0 0之上沿著與第一方向正交之 第一方向（X軸）延續。第一導體部份206是以第一電容結構 21 0終止且第二導體部份2〇8是以第二電容結構2 12終止。 電容結構2 1 0、2 1 2可以以聞名此技藝中之任何方法形成， 包含使用一場效電晶體之閘終端。第一及第二導體部份被 連接形成一共用輸入端214用於提供一寫入信號。 參考圖2 A ’當一電位被提供至輸入端2 1 4，一電流流入 電容結構210、212，藉此在第一導體部份2 06 (以一+ γ方 向）與第一導體部份208(以一+ Χ方向）建立正交電流。這些 電流流動直到電容結構2 1 0、2 1 2被充電完成為止。鄰近（J MT J元件2 0 0流動之正交電流建立一層結構在—導致終端 20 2、2 04間之高電阻之反平行組態磁極化。〇.丨〜1〇ma範圍 間的電流通常足夠招致一磁性狀態改變。 當電谷210、212被充電時，一相反正交方向之電流可以 在部份2 0 6、2 0 8中以接地輸入終端2 1 4被感應，如圖2 b中 所述。-X、-Υ方向之電流流動極化具有以—平行配置之分 層堆積結構磁化之MTJ元件2〇〇，因此導致一低電阻跨於終 端2 0 2 ' 204。利用充電儲存電容結構終止導體部份，一雙 向電流可以利用一單極寫入電壓信號及一單埠輪入終端= MT J單元葶入，體末端之電容21〇、212提供—種適合建 立鄰近單元之雙向電流方法，其需要將兩狀態寫入元 中。然而，亦可以利用其他方法建立雙向電流。例如，寫 入導體的末端可以是一分壓器電路，其將電壓維持在電壓
O:\57\57058.PTD 第14頁
41839T 五 '發明說明（10) 中點。分壓器可'以由電晶體或電阻元件2 U、2 1 8及2 2 0、 2 2 2形成，如圖2 C中所示。當寫入導體是在_高阻抗狀維 時，沒有電流流動。然而當寫入導體帶有一滿電位時，泰 流以第一方向流入分壓器中且當寫入導體帶有二接地電二 時，電流以第二方向流出分壓器。 ％ 圖3是進一步說明MTJ元件200層結構及導體部份、 20 8方位之剖視圖。MTJ元件2 0 0包含第一強磁&/)層3〇'2、 第二強磁（FM )層3 0 4及介於兩鐵磁層間之—絕緣層。第一 導體部份3 0 6隔著介於FM層3 0 2及導體部份2〇6間一電絕緣 層2 0 8配置於第一 f Μ層下方。相似地，絕緣層3丨〇將第二導 體部份20 8自第二F μ層3 0 4隔離開.。以這種方3式，導體^份 2 0 6、2 08中應用電流建立近似層結構之磁場，但=妹乃 MTJ 元件 2 0 0。 Μ'·" 較佳地，第—FM層3 0 2及第二FM層304是利用呈現幾乎完 王旋轉極化之半金屬強磁材料所形成。當旋轉極化達到
100% 時，MTJ 元杜 m a 丨” #s ν 曰士 A ^ J 疋件200疋以類似一具有特別高電阻之理想開 2二乍。电、阻是在1〇〇-1〇,〇〇〇1(〇.^(千歐姆.微米 “ °半金屬強磁材料包含Cr02、Fee ，取
La,_xDxMn03 形式 > 料 甘 + 3 4 取
Heusler合金，中D代表一驗體元素及LMnY形式之
Sn、in、Sb等广中X疋〇〇、&、CU、Pd等等…且Y是八1、 未來變得有致期的其他半金屬強磁材料將在 較佳地，丰將玉見使用於本發明中可接受的特性。 卞金屬強磁材料的厚度Α彳1 η η ^ ^ ^ ρη . 於半金屬鐵礤層子度在卜丨Μ奈未犯圍。，介 ^ 彖層可以疋一種金屬諸如A 1 203、
ii 418 3 9 T -·------------------------------------------------------——— - j五、發明說明（11) i Ti02、Mg〇、Si〇2、A1N 等，其厚度大約在 0.5-10nm 範圍。 I 圖4說明部份根據本發明之MRAM陣列。此所說明之部份 i MRAM陣列包含4個記憶體單元400-1、400-2、400-3、 i 400-4。然而，有效的記憶體裝置是以更多的單元組成是 此技藝中所周知的（有幾千至幾百萬個單元之等級）且這裡 的限制只是說明本發明之操作原理。各單元4 〇 〇包含有一 Μ T J元件4 0 2，如圖2 A、2 B及3聯結所討論，與寫入導體 4 0 4、4 0 6及電容4 〇 8、41 0正交。單元4 0 0以一矩陣排列且 對應一垂直連續位元線4 1 2及水平連續字組線4 1 <4之交叉 點。於各單元4〇〇，有第一電晶體416，其具有一連接字组$ 線4 1 4之閘終端及一連接M j J元件4 〇 2正交寫入導體之淡終 端。（注意單元4 〇 〇 - 3及4 0 0 - 4為了讓該圖能清楚的緣故， 所以》又有電晶體4 1 6及關聯的寫入導體，這些單元還是包 含有這些元件） 為了將第一電阻狀態寫入單元4〇〇中，一電壓信號被應 用至對應位元線4 1 2及字組線4 1 4，因此允許一電流流經電 晶體416且流入電容4〇8、41〇(或其他提供雙向電流之電路 兀件）。此電流以圖2A所討論之方法將MTJ元件40 2極化。 為了將第二電阻狀態寫入單元4〇〇中，一接地電位被應用 ，，應位兀線4 1 2，而一正電壓被應用至選擇單元4 〇 〇、之對 文η子組^14·:。#偏壓電晶體40 6，諸如儲存於電容4〇8、 流以之將:Τ:元：二電進入位元線412，因此產生需求反向電 馬二°2以低電阻狀態極化，如圖2Β所討論的。 為了確保電容m、410包含足夠的電荷以引發需求電流，
1 _______ 五、發明說明（12) 電容40 8、41 0可以在第一部分寫入周期然後放電產生第二 電阻狀態。 MRAM單元寫入導體末端之電容、410可以用其他致能 雙向電流之電路實施例。圖4A說明用於此目的使用於寫入 導體末端之一電晶體電路。取代電容4〇8，流出寫入導體 部分之Y的末端是第一電晶體430及第二電晶體432。電晶 體430、432是補償裝置，其事接在一電壓源，Vdd，與一 接地電位之間。電晶體4 3 0、43 2之閘極連接在一起且連接 至對應單元4 0 2之位元線。電晶體43 〇之p型裝置源極連接 電晶體432之N型裝置之汲極且連接至流出寫入導體4〇4之@ Y。類似地’指入寫入導體406之X末端是complimentary電 晶體對434、43 6。當位元線412及字組線414同時都是高電 位時’電晶體4 3 2及4 3 6被導通，而且電流以-γ與+ γ方向流 經電晶體4 3 2及以-X與+ X方向流經電晶體4 3 6。然而，當位 元線4 1 2轉成低電位時而字組線4 1 4為高電位時，電晶體 432及4 3 6被關閉，而P型電晶體430、434被導通。現在電 流以-Y與+ Y方向流經電晶體43 0及以-X與+ X方向流經電晶 體434。依此方法，一種11 1 "或” 可以被寫入單元4 〇2中。 為了確定單4 〇 〇之電阻狀態，μ RAM陣列亦包含讀取電 t 路。讀取電路較佳地包含一第二電晶體4 1 8，其閘極連接 -一對應字組绛41 4，汲極連接一讀取致能線42 0且源極以字 組線列連接各ΜΪ J元件之第一端。當一電流只在讀取操作 時被應用至單元40 2時，讀取致能信號在MRAM中保存電 力。各MTJ元件之第二端連接一對應感應放大器422。各與
O:\57\57058.PTD 第17頁 '418397 !五 '發明說明（13) ί 一位元線行有關之对Τ】元件4 〇 2之感應放大器4 2 2輸出利用 | 一邏輯0R功能連接在一起。此可以利用將輸出配線在一起 或使用一與各位元線41 2有關之〇 R邏輯間4 2 4來實現。 為了要讀取所選擇單元40 0之狀態，讀取致能線42〇及對 |應字組線414被帶到一正電壓能階。感應放大器422較佳地 |包含一偵測器，其對應應用電壓及MTJ電阻。當MTJ元件是 i在低電阻狀態時，感應放大器42 2读測到第一;號能階且 ,丨在其輸出指示一邏輯鸫階"丨。類似地，當MTJ元件是在高 丨電阻狀態時，感應放大器42 2痛測到第二信號能階且在其 i輸出指示一邏輯能階^感應放大器42 2之輸出連接位元^ ;線01?閘4 24，其連接適合的解碼電路（未顯示）。 ：圖5說明根據本發明所形成之一替代MRAM佈局。如圖4， :圖5之M RAM是以多個位於位元線5〇4及字組線5〇6交叉點之 ;MTJ單元5 02形成。MTJ單元5〇2位於在單元5〇2之下的垂直 |流出位元，及在單元5 02之上的水平流出字組線之間。以 :此式’字組線506及位元線504跨越MTJ單元502直接形成 正=寫入導體部分。各位元線5〇4及各字組線5〇6的末端是 ：提供雙向電流之電路元件，諸如電容元件508 °MRAM較 佳也^ έ 位元解碼器’驅動器電路5 1 0及字組線解碼器/ ^ |驅動器電路5 12，以一種傳統記憶體電路陣列方式形成、/ ! ^ 了將一束气狀態且入一對應Μ T J元件5 0 2中，電流必須 :同^流入對應位元線5 0 4及字組線中5 0 6，因為要產生一足 |夠的磁場以將元件5 02極化。當電流只流入單元之一字組 丨線或位疋線時，此單元被稱為半選擇（half„selected)，
j 41 83 91 — ___________ — _______________ I五、發明說明（14) !且它的電阻狀態沒有改變。圖6A是描述將第一電阻狀態寫 | 入一 MT J單元5 0 2 - 1之時序圖。在時間t〇時，位元線B〇維持 i在一高阻抗狀態而字組線Wu轉變為低電位將電容(：„放電。 ；如果電容CW|J在時間具有一電荷，在週期t〇至h期間，一 |電流將流入I。然而，當位元線在此週期期間維持高阻抗 I狀態時，沒有電流流入位元線且與字組線t相關之單元只 i是半選擇。 i | 在時間t時，字組線變成一高阻抗狀態且位元線來到低 ί阻抗將電容C β (j放電。和之兩一樣’流入位元線之電流只半 丨選擇位元線沿線之單元且不改變那些單元之阻抗。因為電@ !容C%及C„放電，位元線Β〇及字組線I被帶到高阻抗，因此 j 鄰近單元502-1處產生一需要正交電流以極化磁力矩 j (magnetic moments) 至第一電阻狀態。當與位元線B0及 字組線I有關之其他單元5 0 2被半選擇時，其維持不變。 圖6 B說明一寫入周期將單元5 0 2 - 1之電阻狀態改變至第二 電阻狀態之典範時序。此程序是與圖6 A所述之程序連續，
I 然而電容在時間％及士2時被初步充電然後在時間t2-13被放 電ύ 圖5之M R A Μ中，各位元線5 0 4及字組線5 0 6的末端可以是 1) i 一分壓器結構取代電容結構5 0 8。在此例中，當位元線友 ：字組線在一高阻抗狀態時，沒有電流流動。然而，當這些 線之阻抗變高時，電流以第一方向流入分壓器結構且當這 些線之阻抗變低時，電流以第二方向流出分壓器結構。雖 :然此實施例增加MR AM之靜' 態電流，可是這樣可以在一寫入
d 18397 • .... _______________ —, __________________ 五、發明說明（15) …―-------------- 操作時只利用分壓器結構 η , 得破官理。利闬一分壓器結構，圖 6 Α及6 Β先前所述之寫入周湘妯气几> 〇〇 α '月被簡化成一單一步驟程序，如
此不再需要確定電容結構早不々仓 D 疋否在寫入一選擇單元之適當的 羊刀始條件。如一進一步的娃 ♦ Λ 〕a代方案，如果解碼器/驅動器 <路510、512是由雙向|厭岭山 i昼輸出所組成，因為要達到需要 又向電流流動，位元線及本δ碎π 子·，且、.泉了以經由一適合的電阻簡 化連接一接地電位。 圖5A是說明圖5 MRAM之單元5〇2之示意圖，其進一步說 月典型5賣取电路。一電晶體520將單元502之第一 FM.層連 接至一對應字組線5 0 6。電晶體52〇之閘極連接一讀取致能 唬。單兀5 02之第二FM層連接至—對應位元線5〇4。當讀 取致能信號出現時，一出現在字組線5〇6上之信號建立一 讀取電流流經電晶體520及單元5 0 2進入位元線5 0 4。各位 元線包含一第二電晶體5 24將讀取電流連接至一感應放大 器524 ’且包含一第二電晶體526在一讀取操作期間將電容 結構508自位元線斷接（decouple)。同樣地，各字組線包 含一第二電晶體5 2 8 ’其在一讀取操作期間將電容結構5 〇 8 自子組線缺接。當電晶體522、526及528是NM0S裝置時， 讀取致能信號被直接應用至電晶體5 22閘極且經由一反相 器5 30被傳送且連接至電晶體5 2 6及5 28之閘極。以此方 式，只需要二緣單控制線。替代地，電晶體5 2 2可以是電 晶體5 2 6、5 2 8之一補償裝置且不需要反相器5 3 〇利用一共 用致能信號驅動。 雖然、圖5A之讀取電路是以連接字組線5〇6之電晶體52 〇及
第20頁 ί 418397 五、發明說明（16) _ i經由電晶體522連接位元線504之感應放大器說明，所幸此 ί電路可以以位元線及字組線彼此顛倒相等地配置。 ! I 除了可被應用至單獨的記憶體裝置外，圖4及5之MRAM裝 I置亦可以被整合進入一微處理器内當成内部暫存器及快取 j記憶體。為了促進此整合，最好利用飛晶封裝技術 ί (flip-chip packaging technology)合併 it匕兩種製造技 術。 當一 Μ T J單元是由半金屬強磁材料形成時，改良的開關-|特性致能磁性邏輯閘之結構。參考圖7，其描述一個由MT J |單元所形成之邏輯AND閘。此閘是由第一 MTJ單元700串接0 |第二MTJ單元702所形成。MTJ單元700之寫入導體形成第— |邏輯輸入（A)且第二MTJ單元702之寫入導體形成第二邏輯 |輸出（B) °此閘亦具有一連接訂j單元7〇〇之輸入端7Q4：及一 連接M TJ單元702之輸出端706。當一正電壓被應用至輸入 丨端7 0 4時’此閘根據邏輯閘之真值表操作，如下： 表1 : j A B Out
將輸入連接至一邏輯低電位且自輸出端7 〇 6連接一拉升 電阻至一正電壓源時，輸出會相反。在此組態中可形成— 邏輯N A N D功能。
ι· 41839 7 _____ 五、發明說明（17) 相同地’ MTJ單元可以被配置形成一邏輯〇r/n〇R間，如 圖8中所說明。在此實施例中，第一 MT J單元8 0 0及第二MT J 單元8 0 2被並聯。當其中任何之一 Μ T J單元被磁化致使單元 電阻下降，一被應用至一輸入端8 0 4之信號被傳送至輸出 端 8 G 6。
圖7及圖8中，MTJ單元之寫入導體被配置，致使單元以 一類似方式對應在邏輯輸入端A、Β之一應用信號。換言 之，各依據圖2A及2B中所述之方法，一正電壓之應用使得 單元在低電阻狀態而一接地電位之應用使得單元在高電阻 狀態。 Q 圖9說明根據本發明所形成異〇R (X〇R)邏輯閘之實施例。 X0R閘是由第一對彼此並接之MTJ單元9 0 0、9 02及第二對彼 此並接之MTJ單元9 04、9 0 6所形成，第一對與第二對MTJ單 元彼此串接。單元900及904利用對應應用至邏輯輸入端A 信號之寫入導體被控制且單元9 0 2、9 0 6對應一應用至邏輯 輸入端B之信號。單元9 0 0及9 0 2之寫入導體被配置，致使 一高輸入信號以在低電阻狀態中（+x，+y )將單元磁化第一 方向忍受一電流。單元904、906中之寫入導體反向地被導 引至單元9 0 0及9 0 2之那些寫入導體，致使一高輸入信號以 ） 在高電阻狀態中（-x，-y)將單元磁化第二方向感應一電_ / 流。如此，當一高電位信號被應用至輸入端A時’單元9 0 0 被設定在低電阻狀態而單元9 0 4被設定在高電阻狀態。相 同地，當一高電位信號被應用至輸入端B時，單元9 0 2被設 定在低電阻狀態而單元9 0 6被設定在高電阻狀態°因為要
第22頁 ί 4183 9 T_____________ 五、發明說明（18) 自輸入端908傳送一信號至輸出端910，單元900或902其中 之一必須在低電阻狀態且單元9 0 4或9 0 6其中之一亦必須在 低電阻狀態，於是建立一 X 0 R邏輯功能，如下面真值表所 定義： 表2 :
IN A B OUT
； 圖7 - 9說明由Μ T J單元所形成邏輯閘之典範實施例。雖然 i各實施例都是以兩輸入邏輯功能（A, B )說明，但是輸入之 個數可以容易地擴充至任何想要的數目。此外，一單一 MTJ單元可以被當成一缓衝器/反相器使用。當組合邏輯功 能可以以MT J單元簡單配置被實現時，磁性記憶體及相關 解碼器邏輯如果有需要可以形成在相同的基板上，使用相 同的製程。 ί 圖10是說明根據本發明所形成一部分組合記憶體及邏輯 陣列之示意圖。此陣列包含以類似圖7所述方式串接之MTJ 單元1 0 0 0、1 0 0 2。簡化陣列包含一輸出端、連接單元1 0 0 0 :寫入導體之第.一位元線端Β 0、連接單元1 0 0 2寫入導體之第 二位元線端Β1、連接單元1000、1002接面之第一輸出端0〇 :及連接單元1 0 0 2之輸出之第二輸出端0丨。在此組態中，第 :一輸出與應用資料及單元1 0 0 0之電流狀態有關。第二輸出
第23頁 真1、發 端01與應用 關。雖然說 憶體組合。 元3 已經說明 文技術之啟 此我們必須 都包含在本 述。 元件符號說 資料、單元1000之狀態及單元1002之狀態有 明一 A N D組態，但是也可以形成不同的邏輯記 此外，陣列可以以組合方式延伸至大數目單 完本發明之較佳實施例，必須注意的是根據上 發，精通此技藝者可能修改及變更本發明。在 明白在本發明任何特殊的實施例中所做的改變 發明之目的及精神之内，如申請專利範圍所描 102 108 202 210 216 302 310 104 204 2 1 2 218, 304 強磁金屬層 電壓 電終端 電容結構 106 2002 0 6,2 0 8 214 絕緣層 MTJ元件 導體部分 共用輸入端
Q 2 2 0, 2 2 2 電晶體或電阻元件 強磁（FM)層 306,308 電絕緣層 絕緣層 400-1， 400-2,400-3,400-4 記憶體單元 元件 電容 字組線 讀取致能線 OQ還邏輯閘 402 MTJ 408,410 414 420 424 430,432,434,436 404,406 412 416,418 422 電晶體 寫入導體 位元線 電晶體 感應放大Is
O:\57\57058.PTD 第24頁
A 1 839 T 五、發明說明（20) 502 506 5 1 0 5 12 5 2 0,5 2 2, 5 24 7 0 0, 7 0 2 706 804 9 0 0,9 0 2, 908 MT J單元 504 字組線 508 位元解碼器/驅動器電路 字組線解碼器/驅動器電路 526,528 電晶體 感應放大器 530 位元線 電容元件 MTJ單元 輸出端 輸入端 904,906 輸入端 MTJ單元 704 800,802 806 9 1 0 反相器 輸入端 MT J單元 輸出端 輸出端 0 1000,1002 輸出端
O:\57\57058.PTD 第25頁

Claims (1)

  1. ί Λ1Β39Τ_ ‘六、申請專利範圍 1. 一種磁性隧道接面單元，包含： 一第一鐵磁層； 一第二鐵磁層； 一介於該第一鐵磁層與第二鐵磁層之間之絕緣層； 一寫入導體，該寫入導體包含沿第一方向排列且位於鄰 近第一鐵磁層之第一導體部分及沿第二方向，實質垂直於 第一方向排列且位於鄰近第二鐵磁層之第二導體部分；及 一位於該第一及第二導體部分末端之電路結構，該電路 結構致能雙向電流流入該導體形成一寫入信號。 2. 如申請專利範圍第1項之磁性隧道接面單元，其中該 L. 第一及第二鐵磁層是由半金屬強磁材料形成。 p 3 .如申請專利範圍第2項之磁性隧道接面單元，該電路 結構是一電容元件。 4. 如申請專利範圍第2項之磁性隧道接面單元，其中該 電路結構是一分壓器，且其中該寫入信號是一三態信號。 5. 如申請專利範圍第2項之磁性隧道接面單元，其中該 電路結構包含： 一連接至一正電位之第一電晶體；及 一第二電晶體，該第二電晶體連接該第一電晶體及一電 路接地電位，該第一及第二電晶體是補償裝置，其由一共 . 用信號所控制，當該信號在第一狀態時，電流以第一方向/ ；! 自該正電位流經該第一電晶體進入該導體部分且當該信號：> 在第二狀態時，電流以第二方向自該導體部分流經該第二 電晶體進入該電路接地電位。
    O:\57\57058.PTD 第26頁 418397 六、申請專利範圍 6 .如申請專利範圍第2項之磁性隧道接面單元，其中該 半金屬材質可自下列群組中選擇，包含：Cr02、Fe3 04，取 Ι^ί_χΙ)χΜη03Β式之猛，其中D是一驗體元素及X2MnY形式之 Heusler合金，其中X是Co、Ni、Cu 'Pd其中之一且Υ是 Al 、Sn、In、Sb 其中之一。 7. —種具有多個位元線及多個字組線之磁性隨機存取記 憶體裝置，這些位元線與字組線以一實質正交排列，形成 多個交叉點，此記憶體裝置包含： 多個磁性隧道接面單元，該單元與多個交叉點有關聯， 這些單元包含： 一第一鐵磁層； '〜 一第二鐵磁層； 一介於該第一鐵磁層與第二鐵磁層之間之絕緣層； 一寫入導體，該寫入導體包含沿第一方向排列且位於 鄰近第一鐵磁層之第一導體部分及沿第二方向，實質垂直 於第一方向排列且位於鄰近第二鐵磁層之第二導體部分； 及 一位於該第一及第二導體部分末端之電路結構，該電 路結構致能雙向電流流入該導體部分形成一接收寫入信 號； 一將該寫入導體連接一對應位元線及字組線之第一電「 晶體^ 一將該對應字組線連接該第一鐵磁層之第二電晶體； 及
    O:\57V57058.PTD 第27頁 4 1 83 9 T 六、申請專利範圍 一感應放大器，該感應放大器是介於該第二鐵磁層與 一對應輸出位元線之間。 8 .如申請專利範圍第7項之磁性記憶體裝置，其中該第 一及第二鐵磁層是以半金屬強磁材質形成。 9 .如申請專利範圍第8項之磁性記憶體裝置，其中該半 金屬強磁材質可自下列群组中選擇，包含：Cr02、Fe3 04， 取1^1_]^，11〇3形式之錳，其中])是一鹼體元素及1311¥形式之 Heusler合金，其中X是Co、Ni、Cu、Pd其中之一且Y是 A1、Sn、In、Sb 其中之一。 1 0.如申請專利範圍第8項之磁性記憶體裝置，其中該電j— 路結構是一電容元件。 V- 1 1.如申請專利範圍第8項之磁性記憶體裝置，其中該電 路結構是一分塵器電路，且其中該寫入信號是一個三態信 號。 1 2.如申請專利範圍第8項之磁性記憶體裝置，其中該電 路結構包含： 一連接至一正電位之第一電晶體；及 一第二電晶體，該第二電晶體連接該第一電晶體及一電 路接地電位，該第一及第二電晶體是補償裝置，其由一共 用信號所控制，當該信號在第一狀態時，電流以第一方向 自該正電位流經該第一電晶體進入該導體部分且當該信號I丨 在第二狀態時，電流以第二方向自該導體部分流經該第二 電晶體進入該電路接地電位。 1 3. —種磁性隨機存取記憶體裝置，包含：
    O:\57\57058.PTD 第28頁 4^8397 六、申請專利範圍 多個三態位元線，該位元線實質上彼此平行且設置於第 一平面上； 多個三態字組線，該字組線實質上彼此平行且設置於第 二平面上，該字組線實質地是與該位元線以正交式樣配置 形成多個交叉點； 多個電路結構，該電路結構各位於該字組線與該位元線 之末端且依據一接收寫入信號致能雙向電流流動； 多個磁性隧道接面單元，該單元與多個交叉點有關聯且 介於該第一平面與該第二平面之間，單元包含： 一第一鐵磁層； ^ 一第二鐵磁層； —介於該第一及第二鐵磁層間之絕緣層；及 用於在一讀取周期中將該單元連接至該對應字組線及 位元線之裝置，該單元狀態之寫入是利用在該對應字組線 及位元線中傳送一電流而且單元狀態之讀取是利用致能該 連接裝置偵測來自該單元之一讀取信號。 1 4.如申請專利範圍第1 3項之磁性記憶體裝置，其中該 第一及第二鐵磁層是以半金屬強磁材質形成。 1 5.如申請專利範圍第1 4項之磁性記憶體裝置，其中該 半金屬強磁材質可自下列群組中選擇，包含：Cr02、 Fe304，取La卜xDxMn03形式之猛，其中D是一驗體元素及X2MnY.') 形式之Heusler合金，其中X是Co、Ni、Cu、Pd其中之一且 Y 是、Sn、In、Sb 其中之一。 1 6.如申請專利範圍第1 4項之磁性記憶體裝置，其中該
    O:\5T67058.PTD 第29頁 4^8397 六、申請專利範圍 電路結構是一電容元件。 1 7.如申請專利範圍第1 4項之磁性記憶體裝置，其中該 電路結構是一分壓器電路。 1 8.如申請專利範圍第1 4項之磁性記憶·體裝置，其中該 電路結構包含： 一連接至一正電位之第一電晶體；及 Q 一第二電晶體，該第二電晶體連接’該第一電晶體及一電 路接地電位，該第一及第二電晶體是補償裝置，其由一共 用信號所控制，當該信號在第一狀態時，電流以第一方向 自該正電位流經該第一電晶體進入該導體部分且當該信號 在第二狀態時，電流以第二方向自該導體部分流經該第二 電晶體進入該電路接地電位。 19. 一種磁性邏輯裝置，包含： 一第一半金屬磁性隧道接面單元，其具有一輸入端、一 輸出端及一苐一寫入導體輸入端，該第一半金屬磁性隧道 接面單元具有一 ON態及一 OFF態，其是依據一應用至該寫 入導體輸入端之信號而設定，該ON態在該輸入與輸出端之 間呈現一低電阻且該0 F F態在該輸入與輸出端之間呈現一 高電阻；及 一第二半金屬磁性隧道接面單元.，其具有一輸入端、一 輸出端及一第二寫入導體輸入端，該第一半金屬磁性隧道 接面單元具有一ON態及一OFF態，其是依據一應周至該寫 入導體輸入端之信號而設定，該ON態在該輸入與輸出·端之 間呈現一低電阻且該OFF態在該輸入與輸出端之間呈現一
    Ο:\57\57053,ΡΤΌ 第30頁 Λ1Β39Τ 六、申請專利範園 向電阻； 該第一與第二寫入導體輸入端形成邏輯輸入端，該輸入 與輸出端被連接以在一邏輯裝置輸出端與該邏輯輸入端之 間實現一邏輯功能。 2 0.如申請專利範圍第1 9項之磁性邏輯裝置，其甲該輸 入端被連接在一起且尚連接一正電位，而且該輸出端被連 接在一起形成該邏輯裝置輸出端，該邏輯功能是一 OR功 能。 21.如申請專刹範圍第19項之磁性邏輯裝置，其中該第 一單元之該輸入端被連接至一正電位，該第一單元之該輸 出端被連接至該第二單元之該輸入端，且第二單元之該輸 出端是該邏輯裝置輸出端，該邏輯功能是一 AND功能。 2 2.如申請專利範圍第1 9項之磁性邏輯裝置，尚包含一 自一正電位連接至該邏輯裝置輸出端之拉升電阻，其中該 輸入端被連接在一起且尚連接一接地電位，該輸出端被連 接在一起形成該邏輯裝置輸出端，該邏輯功能是一 NOR功 能。 23.如申請專利範圍第19項之磁性邏輯裝置，尚包含一 自一正電位連接至該邏輯裝置輸出端之拉升電阻，其中該 第一單元之該輸入端連接一接地電位，該第一單元之該輸 出端連接該第二單元之該輸入端且該第二單元之該輸.出端 是該邏輯裝置輸出端，該邏輯功能是一NAND功能。 2 4.如申請專利範圍第1 9項之磁性邏輯裝置，尚包含： 一第三半金屬磁性隧道接面單元，其具有一輸入端、々
    〇:\57\57058,PTD 第31頁 Μδ39 六、申請專利範圍 輸出端及一第三寫 接面 第一 該ON 該輸 單元具 及第二 怨在該 入與輸 第四半 有一 ON 單元對 輸入與 出端之 金屬磁 輸出 接面 入導 間呈 南電 該 輸入 該 該第 該 輯輸 該 接在 體以 該第 相反 該 接在 入導體輸入端，該第一半金屬磁性隧道 態及一 OFF態，其是依據一應用至與該 應之該寫入導體輸入端之信號而設定， 輸出端之間呈現一低電阻且該0 F F態在 間呈現一高電阻；及' 性隧道接面單元，其具有一輸入端、一 入導體輸入端，該第一半金屬磁性隧道 態及一OFF態，其是依據一應用至該寫 號而設定，該ON態在該輸入與輸出端之 該OFF態在該輸入與輸出端之間呈現一 端及一第四寫 單元具有一ON 體輸入端之信 現一低電阻且 阻； 第一與第二單元之該輸入端被連接在一起形成一裝置 端； . ’ 第一與第二單元之該輸出端被連接以在一起且連接至 三與第四單元之該輸入端； 第三與第四單元之該輸出端被連接在一起且形成該邏 出端； 第一單元之該寫入導體與該第三單元之該寫入導體連 一起形成一第一邏輯輸入端，該第一單元之該寫入導 一與該第三單元之該寫入導體相反的方向配置，一至 一邏輯端之應角信號設定該第一與第三單元之狀態在 狀態；且 第二單元之該寫入導體與該第四單元之該寫入導體連 一起形成一第二邏輯輸入端，該第二單元之該寫入'導
    O:\57\57058.PTD 第32頁 f 4 1 839T____ 六、申請專利範圍 體以一與該第四單元之該寫入導體相反的方向配置，一至 該第二邏輯端之應用信號設定該第二與第四單元之狀態在 相反狀態。 V 2 5.如申請專利範圍第2 4項之磁性邏輯裝置，其中該裝 置輸入端被連接一正電位，該邏輯功能是一異0 R功能。 26.如申請專利範圍第24項之磁性邏輯裝置，尚包含一 自一正電位連接至該邏輯裝置輸出端之拉升電阻，其中該 裝置輸.入端被連接一接地電位，該邏輯功能是一異NOR功 能。 2 7. —種具有非揮發磁性記憶體之電腦積體電路，包含： 一第一基板，一電腦處理器在這上面形成；及 一第二基板，一磁性隨機存取記憶體在這上面形成，該 第一基板與第二基板利用飛晶整合技術接合，該電腦處理 器操作地連接該磁性隨機存取記憶體。 28.如申請專利範圍第27項之電腦積體電路，其中該磁 性隨機存取記憶體包含多個位元線及多個字組線，位元線 及字組線是以實質地正交式樣排列形成多個交又點，磁性 記憶體包含： 多個磁性隧道接面單元，該單元是與多個交叉點有關 聯，單元包含： 一第一鐵磁層； 一第二鐵磁層； 一介於該第一與第二鐵磁層間之絕緣層； - 一寫入導體，該寫入導體包含沿第一方向排列且位於
    O:\57V57058.PTD 第33頁 418397 六、申請專利範圍 鄰近該第一鐵磁層之第一導體部分及沿第二方向，實質正 交於第一方向排列且位於鄰近該第二鐵磁層之第二導體部 分； 一位於該第一及第二導體部分末端之電路結構，該電 路結構致能雙向電流流入該導體部分形成一接收寫入信 號； 一將該寫入導體連接一對應位元線及字組線之第一電 晶體； 一將該對應字組線連接該第一鐵磁層之第二電晶體； 及 一感應放大器，該感應放大器是介於該第二鐵磁層與 一對應輸出位元線之間。 29. 如申請專利範圍第28項之電腦積體電路，其中該第 一及第二鐵磁層是以半金屬強磁材料形成。 30. 如申請專利範圍第29項之電腦積體電路，其中該半 金屬強磁材質可自下列群組中選擇，包含：Cr02、：Fe3 04， 取LahE^MnOs形式之猛，其中D是一鹼體元素及X2Mn Y形式之 Heusier合金，其中X是Co、Ni、Cu、Pd其中之一且Y是 A1、Sn、In、Sb 其中之一。 31. 如申請專利範圍第29項之電腦積體電路，其中該電 路結構是一電容元件。 3 2.如申請專利範圍第2 9項之電腦積體電路，其中該電 路結構是一分壓器電路，且其中該寫入信號是一個三態信 號。
    O:\57\57058.PTD 第34頁 4^8397 六、申請專利範圍 33.如申請專利範圍第29項之電腦積體電路，其中該磁. 性隨機存取記憶體尚包含： 多個三態位元線，該位元線實質上彼此平行且設置於第 一平面上； 多個三態字組線，該字組線實質上彼此平行且設置於第 二平面上，該字組線實質地是與該位元線以正交式樣配置 形成多個交叉點； 多個電路結構，該電路結構各位於該字組線與該位元線 之末端且依據一接收寫入信號致能雙向電流流動； 多個磁性隧道接面單元，該單元與多個交叉點有關聯且 介於該第一平面與該第二平面之間，單元包含： 一第一鐵磁層； 一第二鐵磁層； 一介於該第一及第二鐵磁層間之絕緣層；及 用於在一讀取周期中將該單元連接至該對應字組線及 位元線之裝置，該單元狀態之寫入是利用在該對應位元線 及字組線中傳送一電流而且單元狀態之讀取是利用致能該 連接裝置偵測來自該單元之一讀取信號。 3 4.如申請專利範圍第33項之電腦積體電路，其中該第 一及第二鐵磁層是以半金屬強磁材料形成。 3 5.如申請專利範圍第34項之電腦積體電路，其中該半 金屬強磁材質可自下列群組中選擇，包含：Cr02、：Fe3 04， 取La^D^nOs形式之錳，其中D是一鹼體元素及X2MnY形式之 Heusler合金，其中X是Co、Ni、Cu、Pd其中之一且Υ是
    O:\57\57058.PTD 第35頁 六、申請專利範圍 A -1 /、S η .、I η、S b 其中之一。 i.如申請專利範圍第3 3項之電腦積體電路，其中該電 結構是一電容元件。 37. 如申請專利範圍第33項之電腦積體電路，其中該電 路結構是一分壓器電路。 38. 如申請專利範圍第33項之電腦積體電路，其中該電 路結構包含： 一連接至一正電位之第一電晶體；及 0 一第二電晶體，該第二電晶體連接該第一電晶體及一電 路接地電位，該第一及第二電晶體是補償裝置，其由一共 用信號所控制，當該信號在第一狀態時，電流以第一方向 自該正電位流經該第一電晶體進入該導體部分且當該信號 在第二狀態時，電流以第二方向自該導體部分流經該第二 電晶體進入該電路接地電位。 3 9. —種具有多個位元線及多個字組線之磁性隨機存取 記憶體邏輯陣列，位元線實質地是與字組線以正交式樣配 置形成多個交叉點，此記憶體邏輯陣列包含： 多個磁性隧道接面單元，該單元與多個交叉點有關聯， 單元包含： 一第__一鐵磁層； 一第二鐵磁層； 一介於該第一及第二鐵磁層間之絕緣層； 一寫入導體，該寫入導體包含沿第一方向排列且位於 鄰近該第一鐵磁層之第一導體部分及沿第二方向，實質正
    O:\57\57058.PTD 第36頁 六、申請專利範圍 交於第一方向排列且位於鄰近該第二鐵磁層之第二導體部 分： 一位於該第一及第二導體部分末端之電路結構，該電 路結構致能雙向電流流入該導體部分形成一接收寫入信號 以設定相關單元進入一低電阻狀態或一高電阻狀態；及 至少一部份該多個磁性隧道接面單元，其被交互連接 以實一組合邏輯功能，該陣列具有至少一個與該之至少一 部份單元及該組合邏輯功能有關之輸出信號。 \, 4 0.如申請專利範圍第3 9項之磁性隨機存取記憶體邏輯 陣列，其中該第一及第二鐵磁層是以半金屬強磁材料形 成。 4 1.如申請專利範圍第4 0項之磁性隨機存取記憶體邏輯 陣列，其中該半金屬強磁材質可自下列群組中選擇，包 含：。]：02、？63 04，取1^卜)£1);^11〇3形式之猛，其中0是一驗體 元素及X2MnY形式之Heusler合金，其中X是Co、Ni、Cu、 Pd其中之一且Y是A1 'Sn、In、Sb其中之一.。 4 2 .如申請專利範圍第4 0項之磁性隨機存取記憶體邏輯 陣列，其中該電路結構是一電容元件。 4 3.如申請專利範圍第4 0項之磁性隨機存取記憶體邏輯 陣列，‘其中該電路結構是一分壓器電路，且其中該寫入信 號是一個三態信號。 4 4..如申請專利範圍第40項之磁性隨機存取記憶體邏輯 陣列，其中該電路結構包含： 一連接至一正電位之第一電晶體；及
    O:\57\57058.PTD 第37頁 i1839^ 申請專利範圍 —第二電晶體，該第二電晶體連接該第一電晶體及一電 路接地電位，該第一及第二電晶體是補償裝置，其由.一共 用信號所控制，當該信號在第一狀態時，電流以第一方向 自該正電位流經該第一電晶體進入該導體部分且當該信號 在第二狀態時，電流以第二方向自該導體部分流經該第二 電晶體進入該電路接地電位。 Q
    O:\57\57058.PTD 第38頁
TW088102032A 1998-08-05 1999-02-10 Non-volatile magnetic memory cell and devices TW418397B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/129,827 US6034887A (en) 1998-08-05 1998-08-05 Non-volatile magnetic memory cell and devices

Publications (1)

Publication Number Publication Date
TW418397B true TW418397B (en) 2001-01-11

Family

ID=22441784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088102032A TW418397B (en) 1998-08-05 1999-02-10 Non-volatile magnetic memory cell and devices

Country Status (6)

Country Link
US (1) US6034887A (zh)
JP (1) JP3533344B2 (zh)
KR (1) KR100530715B1 (zh)
CN (1) CN1221978C (zh)
SG (1) SG77261A1 (zh)
TW (1) TW418397B (zh)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP3050189B2 (ja) * 1997-10-30 2000-06-12 日本電気株式会社 磁気抵抗効果素子及びその製造方法
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6034887A (en) 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US6140139A (en) 1998-12-22 2000-10-31 Pageant Technologies, Inc. Hall effect ferromagnetic random access memory device and its method of manufacture
US6229729B1 (en) 1999-03-04 2001-05-08 Pageant Technologies, Inc. (Micromem Technologies, Inc.) Magneto resistor sensor with diode short for a non-volatile random access ferromagnetic memory
US6288929B1 (en) 1999-03-04 2001-09-11 Pageant Technologies, Inc. Magneto resistor sensor with differential collectors for a non-volatile random access ferromagnetic memory
US6266267B1 (en) * 1999-03-04 2001-07-24 Pageant Technologies, Inc. Single conductor inductive sensor for a non-volatile random access ferromagnetic memory
US6330183B1 (en) * 1999-03-04 2001-12-11 Pageant Technologies, Inc. (Micromem Technologies, Inc.) Dual conductor inductive sensor for a non-volatile random access ferromagnetic memory
US6430660B1 (en) * 1999-05-21 2002-08-06 International Business Machines Corporation Unified memory hard disk drive system
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6388912B1 (en) * 2000-03-30 2002-05-14 Intel Corporation Quantum magnetic memory
JP4477199B2 (ja) * 2000-06-16 2010-06-09 株式会社ルネサステクノロジ 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法
US6363007B1 (en) * 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
JP4656720B2 (ja) * 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4726290B2 (ja) 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
DE10053206C1 (de) * 2000-10-26 2002-01-17 Siemens Ag Logikschaltungsanordnung
US6452240B1 (en) * 2000-10-30 2002-09-17 International Business Machines Corporation Increased damping of magnetization in magnetic materials
DE10058047A1 (de) * 2000-11-23 2002-06-13 Infineon Technologies Ag Integrierter Speicher mit einer Anordnung von nicht-flüchtigen Speicherzellen und Verfahren zur Herstellung und zum Betrieb des integrierten Speichers
EP1345277A4 (en) * 2000-12-21 2005-02-16 Fujitsu Ltd MAGNETORESISTIVE COMPONENT, MAGNETIC HEAD AND MAGNET PLATE PLAYER
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
US6304477B1 (en) * 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
JP3677455B2 (ja) 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
DE10110292C1 (de) * 2001-02-26 2002-10-02 Dresden Ev Inst Festkoerper Stromabhängiges resistives Bauelement
DE10113787C1 (de) * 2001-03-21 2002-09-05 Siemens Ag Logikschaltungsanordnung
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
US6657888B1 (en) * 2001-05-11 2003-12-02 Board Of Regents Of The University Of Nebraska Application of high spin polarization materials in two terminal non-volatile bistable memory devices
DE10123593C2 (de) * 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
DE10123820C2 (de) * 2001-05-16 2003-06-18 Infineon Technologies Ag Verfahren zur Herstellung eines TMR-Schichtsystems mit Diodencharakteristik und MRAM-Speicheranordnung
JP2002368196A (ja) * 2001-05-30 2002-12-20 Internatl Business Mach Corp <Ibm> メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
US6385083B1 (en) * 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
US6510080B1 (en) 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
DE10144385C2 (de) 2001-09-10 2003-07-24 Siemens Ag Standardzellenanordnung für ein magneto-resistives Bauelement und hierauf aufbauende elektronisch magneto-resistive Bauelemente
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
KR100827517B1 (ko) * 2001-12-07 2008-05-06 주식회사 하이닉스반도체 자기 저항 램
KR100450794B1 (ko) * 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
JP3924461B2 (ja) * 2001-12-17 2007-06-06 Ｎｅｃエレクトロニクス株式会社 不揮発性記憶装置とその動作方法
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6646910B2 (en) * 2002-03-04 2003-11-11 Hewlett-Packard Development Company, L.P. Magnetic memory using reverse magnetic field to improve half-select margin
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
WO2004001805A2 (en) * 2002-06-21 2003-12-31 California Institute Of Technology Sensors based on giant planar hall effect in dilute magnetic semiconductors
CN101202302B (zh) * 2002-07-25 2012-08-15 科学技术振兴机构 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
JP2006134363A (ja) 2002-07-29 2006-05-25 Nec Corp 磁気ランダムアクセスメモリ
JP4304947B2 (ja) * 2002-09-26 2009-07-29 株式会社日立製作所 磁気記録媒体とそれを用いた磁気メモリ装置、磁気記録方法、信号再生方法
CN100403444C (zh) * 2002-09-28 2008-07-16 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路
US6985384B2 (en) 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
US6711063B1 (en) * 2002-10-03 2004-03-23 Xilinx, Inc. EEPROM memory cell array architecture for substantially eliminating leakage current
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
CN1717742B (zh) * 2002-11-27 2012-06-13 Nxp股份有限公司 用于串行编程mram的电流重新路由方案
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
CN100414716C (zh) * 2002-12-25 2008-08-27 松下电器产业株式会社 磁性开关元件及使用该元件的磁性存储器
US7173846B2 (en) * 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6862211B2 (en) * 2003-07-07 2005-03-01 Hewlett-Packard Development Company Magneto-resistive memory device
US6943040B2 (en) * 2003-08-28 2005-09-13 Headway Technologes, Inc. Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
KR100680422B1 (ko) 2004-02-09 2007-02-08 주식회사 하이닉스반도체 자기저항 램
JP4553620B2 (ja) * 2004-04-06 2010-09-29 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
KR100642638B1 (ko) 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
KR100612884B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 자기 논리 소자와 그 제조 및 동작 방법
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US7397277B2 (en) * 2005-10-17 2008-07-08 Northern Lights Semiconductor Corp. Magnetic transistor circuit with the EXOR function
US7352614B2 (en) * 2005-11-17 2008-04-01 Macronix International Co., Ltd. Systems and methods for reading and writing a magnetic memory device
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
WO2008054430A2 (en) * 2005-12-02 2008-05-08 The Regents Of The University Of California Nanostructure-based memory
JP5067650B2 (ja) 2006-01-06 2012-11-07 日本電気株式会社 半導体記憶装置
US7755153B2 (en) * 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
KR100682967B1 (ko) * 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
KR100923302B1 (ko) * 2006-02-27 2009-10-27 삼성전자주식회사 자기 메모리 소자
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
WO2008049124A2 (en) * 2006-10-19 2008-04-24 Boise State University Magnetomechanical transducer, and apparatus and methods of harvesting energy
US7710766B2 (en) * 2006-11-14 2010-05-04 Boise State University Multi-state memory and multi-functional devices comprising magnetoplastic or magnetoelastic materials
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7728622B2 (en) * 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
US8586194B2 (en) * 2007-08-30 2013-11-19 Boise State University Polycrystalline foams exhibiting giant magnetic-field-induced deformation and methods of making and using same
WO2009029953A2 (en) * 2007-08-30 2009-03-05 Boise State University Magnetic material with large magnetic-field-induced deformation
JP5096886B2 (ja) * 2007-11-20 2012-12-12 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
US8354861B2 (en) * 2008-08-25 2013-01-15 Nec Corporation Magnetoresistive element, logic gate and method of operating logic gate
US8058906B2 (en) * 2009-06-16 2011-11-15 The University Of Notre Dame Du Lac Non-majority MQCA magnetic logic gates and arrays based on misaligned magnetic islands
US8208291B2 (en) * 2010-01-14 2012-06-26 Qualcomm Incorporated System and method to control a direction of a current applied to a magnetic tunnel junction
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
US8476925B2 (en) * 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
US8400066B1 (en) * 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
US9300301B2 (en) * 2010-10-05 2016-03-29 Carnegie Mellon University Nonvolatile magnetic logic device
US8358154B2 (en) * 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8358149B2 (en) * 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8427199B2 (en) * 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US20120104522A1 (en) * 2010-11-01 2012-05-03 Seagate Technology Llc Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
EP2626861B1 (en) * 2012-02-13 2015-01-07 Crocus Technology S.A. High speed magnetic random access memory-based ternary CAM
US8698517B2 (en) * 2012-08-13 2014-04-15 Globalfoundries Inc. Computing multi-magnet based devices and methods for solution of optimization problems
US9712171B2 (en) * 2013-09-11 2017-07-18 Intel Corporation Clocked all-spin logic circuit
CN103529727B (zh) * 2013-09-17 2016-04-06 杭州电子科技大学 一种具有非易失性锁存功能的多通道数据缓冲接口芯片
CN104134455B (zh) * 2014-07-17 2017-04-19 北京航空航天大学 一种磁逻辑器件的并联编程电路
US10211393B2 (en) * 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM
US10706923B2 (en) * 2017-09-08 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Resistive random-access memory for exclusive NOR (XNOR) neural networks
CN108336137A (zh) * 2018-01-31 2018-07-27 许昌学院 一种基于MnAs/GaAs界面半金属性的制备工艺
US11114146B2 (en) * 2019-11-25 2021-09-07 International Business Machines Corporation Nanosecond non-destructively erasable magnetoresistive random-access memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331591A (en) * 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5370301A (en) * 1994-01-04 1994-12-06 Texas Instruments Incorporated Apparatus and method for flip-chip bonding
US5629922A (en) * 1995-02-22 1997-05-13 Massachusetts Institute Of Technology Electron tunneling device using ferromagnetic thin films
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5748519A (en) * 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
US5774394A (en) * 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US6034887A (en) 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices

Also Published As

Publication number Publication date
KR100530715B1 (ko) 2005-11-28
CN1244017A (zh) 2000-02-09
US6034887A (en) 2000-03-07
CN1221978C (zh) 2005-10-05
SG77261A1 (en) 2000-12-19
JP2000082791A (ja) 2000-03-21
KR20000017086A (ko) 2000-03-25
JP3533344B2 (ja) 2004-05-31

Similar Documents

Publication Publication Date Title
TW418397B (en) Non-volatile magnetic memory cell and devices
CN101036195B (zh) 使用依赖角度的灵敏度的基于自旋转移的mram
JP4187925B2 (ja) メモリセル装置
TW418392B (en) Memory-cell arrangement
US7009877B1 (en) Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP3942930B2 (ja) トンネル接合メモリセル
US5343422A (en) Nonvolatile magnetoresistive storage device using spin valve effect
US5768181A (en) Magnetic device having multi-layer with insulating and conductive layers
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US6538921B2 (en) Circuit selection of magnetic memory cells and related cell structures
JP2001195878A (ja) 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置
TW200304230A (en) Magneto resistive storage device having a double tunnel junction
JP2004507885A (ja) 全金属巨大磁気抵抗メモリ
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
TWI336079B (en) Magnetic random access memory and data reading circuit therefor
TW200404308A (en) Magnetoresistive memory cell array and MRAM memory comprising such array
CN1612263B (zh) 加热磁随机存取存储单元以易于状态转换
TW200907963A (en) Magnetic random access memory and operation method
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
CN112259139B (zh) 存储单元、存储器以及存储器的初始化方法
CN111512313B (zh) 积和运算器、神经形态器件及积和运算器的使用方法
KR20140135566A (ko) 자기저항요소 및 이를 포함하는 메모리소자
JP4419408B2 (ja) 磁気抵抗効果素子および磁気メモリデバイス
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees