CN100403444C - 磁阻式随机存取存储器电路 - Google Patents

磁阻式随机存取存储器电路 Download PDF

Info

Publication number
CN100403444C
CN100403444C CNB021444757A CN02144475A CN100403444C CN 100403444 C CN100403444 C CN 100403444C CN B021444757 A CNB021444757 A CN B021444757A CN 02144475 A CN02144475 A CN 02144475A CN 100403444 C CN100403444 C CN 100403444C
Authority
CN
China
Prior art keywords
mentioned
magnetic axis
axis layer
random access
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021444757A
Other languages
English (en)
Other versions
CN1485854A (zh
Inventor
邓端理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CNB021444757A priority Critical patent/CN100403444C/zh
Publication of CN1485854A publication Critical patent/CN1485854A/zh
Application granted granted Critical
Publication of CN100403444C publication Critical patent/CN100403444C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种磁阻式随机存取存储器电路，包括下列元件：磁阻式存储单元，具有固定磁轴层、自由磁轴层，以及设置于固定磁轴层和自由磁轴层之间的绝缘层；位线是直接耦接于自由磁轴层，用以于读取动作时提供读取电流；编程线是于执行编程动作时提供编程电流；第一开关装置与第二开关装置是耦接于固定磁轴层与编程线之间，并各自具有栅极；字线是耦接于栅极，用以导通第一开关装置以及第二开关装置以借由流经固定磁轴层的编程电流来改变磁阻式存储单元的状态。本发明具有新颖的MRAM单元结构及对应的外围电路，能够避免发生在写入目标MRAM单元附近的MRAM单元被误写的情形，并提高数据写入的正确性以及效率。

Description

磁阻式随机存取存储器电路
技术领域
本发明涉及一种存储阵列，特别是涉及一种磁阻式随机存取存储器的存储阵列。
背景技术
磁阻式随机存取存储器(Magnetic Random Access Memory，以下简称为MRAM)是一种金属磁性材料，其抗辐射性比半导体材料要高出许多，属于非易失性存储器(Non-volatile Random Access Memory)，当电脑断电、关机的时候，仍然可以保持存储性。
MRAM是利用磁电阻特性储存记录信息，具有低耗能、非易失、以及永久的特性。其运作的基本原理与在硬盘上存储数据一样，数据以磁性的方向为依据，存储为0或1，所储存的数据具有永久性，直到被外界的磁场影响之后，才会改变这个磁性数据。
图1是显示传统MRAM阵列的模式图。MRAM单元10A及10B的顶部耦接于位线Bn，而其底部耦接于电极12。晶体管14的栅极耦接于字线(Wm，Wn+1)，源极接地，而其漏极分别耦接于对应的电极12。用以写入数据的数据线16A、16B与电极12之间具有绝缘层13，用以隔离数据线16A、16B与电极12。
图2A及图2B是显示MRAM单元10的详细结构图。电流可垂直由电磁层102透过绝缘层(tunnel junction)104流过(或穿过)另一电磁层106。电磁层102的磁轴方向可受其他磁场的影响而变化，而电磁层106的磁轴方向固定，其磁轴方向分别如图2A及图2B的标号108A及108B所示。当电磁层102与电磁层106的磁轴方向为同一方向时(如图2A所示)，MRAM单元会有低电阻的情况，而当电磁层102与电磁层106为不同方向时，则MRAM单元便会有具有高电阻的特性。参阅图1，电磁层104的磁轴方向是借由数据线16A、16B所产生的磁场、并结合位线产生的磁场而改变。
各MRAM单元的自旋反转磁场是由流经位线Bn与数据线的电流磁场所共同合成的。经由此动作则只有被选择的MRAM单元的磁轴会进行反转，而得以顺利进行记录的动作。至于未被选择的存储元部分，则只有位线或是数据线的其中之一会被施加电流磁场，因此无法形成足够的反转磁场，所以无法进行信息写入动作。
上述位线与数据线的电流所产生的磁场，必须经过精确的设计才能够使得MRAM阵列正常执行编程动作。参阅图3，图3是显示位线与数据线所提供的磁场与MRAM切换条件的关系图。横向磁场Ht是由位线的电流所提供，而纵向磁场H1是由数据线的电流所提供，而在没有横向磁场Ht的情况下，纵向磁场H1为H0时，将导致MRAM单元切换其导通程度。若有横向磁场Ht的存在，此时使MRAM单元切换的临界值将降低，因此，施加较H0小的纵向磁场H1即可使MRAM单元切换其导通状态。
在虚线所形成的区域A中，MRAM单元呈第一导通状态(以高阻抗为例)，而在区域A以外的部分，MRAM单元将受到磁场的影响而切换为另一导通状态(以低阻抗为例)。
在读取MRAM数据时，以MRAM单元10A为例，此时字线Wm导通晶体管14，而根据MRAM单元10A的导通状态，即可决定位线Bn所提供的电流是否能够经由MRAM单元10A、晶体管14而流至接地点，借以读取MRAM单元10A所储存的数据。
在写入步骤中，由于磁场的大小与电流的截面中心距离成反比，在传统MRAM阵列的模式下，若数据线16A上具有编程电流，数据线16A所产生的磁场除了可改变MRAM单元10A的导通状态，位于MRAM阵列中，与数据线16A平行以及MRAM单元10A所在的整行的MRAM单元，其磁轴方向同样会受到数据线16A所产生的磁场影响，甚至位于另一行的MRAM单元10B同样会受到影响，因此，数据线16A所供应的磁场不可过大。
另外，当数据线16A所供应的磁场过小时，会造成MRAM单元10A的导通状态无法切换。因此，传统MRAM阵列的位线与数据线的电流量，必须经过精确的设计才能够使得MRAM阵列正常执行编程动作。
也即，若数据线16A所供应的磁场过大时，此时固然MRAM单元10A可写入数据，但其他MRAM单元也有可能因此被写入数据，造成编程错误(programming disturb)。而当数据线16A所供应的磁场过小时，又无法达到写入数据至特定MRAM单元的效果。
然而，若位线与数据线的电流量必须控制得如此精确，当有外界磁场干扰，或者是外部环境出现变化时(如温度、湿度等)，势必会造成编程错误，显示传统需要精确控制编程电流的MRAM模式具有可靠度不佳的缺点。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的在于提供一种磁阻式随机存取存储阵列电路，其具有新颖的MRAM单元结构及对应的外围电路，能够避免发生在写入目标MRAM单元附近的MRAM单元被误写的情形，并提高数据写入的正确性以及效率。
本发明的上述目的是这样实现的：一种磁阻式随机存取存储器电路，其特征是，它包括：
磁阻式存储单元，具有固定磁轴层、自由磁轴层，以及设置于上述固定磁轴层和自由磁轴层之间的绝缘层，上述磁阻式存储单元具有第一导通状态；
位线，耦接于上述自由磁轴层，用以于读取动作时提供读取电流；
第一开关装置，耦接于上述固定磁轴层的一端，并具有第一栅极；
第二开关装置，耦接于上述固定磁轴层的另一端，并具有第二栅极；
第一编程线，耦接于上述第一开关装置，用以于执行编程动作时提供编程电流；
第二编程线，耦接于上述第二开关装置，提供上述编程电流或者上述读取电流的电路路径；以及
字线，耦接于上述第一栅极以及第二栅极，用以提供致能信号以导通上述第一开关装置以及第二开关装置。
本发明所述的磁阻式随机存取存储器电路，其中于执行编程动作时，上述位线是浮接，而上述第二编程线是接地，且上述致能信号导通上述第一开关装置以及第二开关装置，使得上述编程电流经由上述第一开关装置、固定磁轴层以及第二开关装置而流至上述第二编程线，而上述编程电流流经上述固定磁轴层时所产生的磁场改变上述自由磁轴层的磁轴方向，使得上述磁阻式存储单元的导通状态由上述第一导通状态改变为一第二导通状态。
本发明所述的磁阻式随机存取存储器电路，其中于执行读取动作时，上述第一编程线以及第二编程线是接地，而上述致能信号导通上述第一开关装置以及第二开关装置，使得上述读取电流经由上述第一开关装置以及第二开关装置而流至上述第一编程线以及第二编程线，并根据上述位线的电压电平读取储存于上述磁阻式存储单元的数据。
本发明所述的磁阻式随机存取存储器电路，其中上述第一导通状态为高阻抗状态。而上述第二导通状态为低阻抗状态。
本发明所述的磁阻式随机存取存储器电路，其中上述第一开关装置及第二开关装置为晶体管。
本发明所述的磁阻式随机存取存储器电路，其中上述第一开关装置及第二开关装置为NMOS晶体管。
本发明所述的磁阻式随机存取存储器电路，其中上述第一开关装置及第二开关装置为PMOS晶体管。
由此可见，本发明提出了一种磁阻式随机存取存储器电路，包括下列元件：磁阻式存储单元，具有固定磁轴层、自由磁轴层，以及设置于固定磁轴层和自由磁轴层之间的绝缘层；位线是直接耦接于自由磁轴层，用以于读取动作时提供读取电流；编程线是于执行编程动作时提供编程电流；第一开关装置与第二开关装置是耦接于固定磁轴层与编程线之间，并各自具有栅极；字线是耦接于栅极，用以导通第一开关装置以及第二开关装置以借由流经固定磁轴层的编程电流来改变磁阻式存储单元的状态。
下面，结合具体实施例，并配合附图，对本发明的上述目的、特征和优点作进一步详细说明。
附图说明
图1是显示传统MRAM阵列的模式图；
图2A及图2B是显示MRAM单元10的详细结构图；
图3是显示位线与数据线所提供的磁场与MRAM切换条件的关系图；
图4是显示根据本发明实施例所述的磁阻式随机存取存储单元(MRAMcell)的模式示意图；
图5是显示根据本发明实施例所述的磁阻式随机存取存储阵列(MRAM)电路的模式图。
具体实施方式
参照图4，其是显示根据本发明实施例所述的磁阻式随机存取存储单元(MRAM cell)的模式示意图。
磁阻式存储单元40A及40B(或称磁性通道接面单元)的内部结构如图2A所示，具有固定磁轴层106、自由磁轴层102，以及设置于固定磁轴层106和自由磁轴层102之间的绝缘层(magnetic tunnelingjunction)104，而磁阻式存储单元40A及40B的磁阻(magnetoresistance)是由固定磁轴层106以及自由磁轴层102的磁轴方向所决定。当自由磁轴层102与固定磁轴层106的磁轴方向为同一方向时，MRAM单元会有低电阻的情况，而当自由磁轴层102与固定磁轴层106为不同方向时，则MRAM单元便会有具有高电阻的特性。
MRAM单元40A及40B的自由磁轴层102是电性连接于以一既定方向配置的位线Bn，而MRAM单元40A及40B的固定磁轴层106是分别电性连接于数据线42A及42B。再者，数据线42A，42B可为MRAM单元的一部分，例如与固定磁轴层106一体成型，或者是位于固定磁轴层、抗强磁层或其他金属材料之下。数据线的尺寸相对于磁阻式随机存取存储单元最宽的部分来说，并不会太大。当电流流经数据线时，会产生磁场。由于自由磁轴层102与数据线的距离仅为几个埃(angstrom)(范围约为8-15埃)，因此能够接收到很大的磁场。故，相对于公知技术，仅需少量的编程电流IW即可改变自由磁轴层102的磁轴方向，因此达到省电的效果。另外，参阅图4，数据线42A与MRAM单元40A的距离甚小于其与MRAM单元40B的距离，由于磁场大小与距离的平方成反比，因此数据线42A对MRAM单元40A的影响远大于对MRAM单元40B的影响，因此不会改变MRAM单元40B的阻抗而发生编程错误的情形。
数据线42A，42B是耦接于编程线PL，编程线PL是用以提供编程电流IW。当要于MRAM单元40A写入数据时，此时编程线PL所提供的编程电流IW流经数据线42A。编程电流IW流经数据线42A时所产生的磁场改变自由磁轴层102的磁轴方向，使得MRAM单元40A的导通状态由高阻抗状态改变为低阻抗状态，或由低阻抗状态改变为高阻抗状态。
同样的，当要读取MRAM单元40B所储存的数据时，此时位线Bn提供的读取电流Ir经由MRAM单元40B流至接地点，并检测位线Bn的电压，根据位线Bn的电压电平可得知MRAM单元40B所储存的数据。
若将根据本发明图4所述的模式应用于存储阵列时，必须辅以外围电路的设计才能正常操作。以下将介绍其外围电路的设计。
图5是显示根据本发明实施例所述的磁阻式随机存取存储阵列(MRAM)电路的模式图。在图5中，为了简化图示，并未显示数据线，事实上，可将数据线与固定磁轴层106视为一体。
磁阻式存储单元50(或称磁性通道接面单元)的内部结构如图2A所示，具有固定磁轴层106、自由磁轴层102，以及设置于固定磁轴层106和自由磁轴层102之间的绝缘层(magnetic tunneling junction)104。MRAM单元50的自由磁轴层102是电性连接于以一既定方向配置的位线Bn，而固定磁轴层106的两端是分别电性连接至晶体管52A以及52B(在此以NMOS晶体管为例)。另外，晶体管52A及52B的栅极是分别耦接于以垂直上述既定方向配置的字线Wm，源极是分别耦接至编程线PL，PL’。
根据本发明实施例所述的磁阻式随机存取存储器的数据存取动作如下：
当要于MRAM单元50写入数据时，此时存储阵列的外围电路选取字线Wm，并浮接位线Bn，且由编程线PL供应编程电流IW。由于此时字线Wm是高电平，因此晶体管52A以及52B导通，故编程电流IW流经MRAM单元50而改变MRAM单元50的导通状态以达到写入数据的目的。
当要读取MRAM单元50所储存的数据时，外围电路选取该MRAM单元50所属的字线Wm，且编程线PL，PL’接地，此时于位线Bn提供读取电流Ir使其经由MRAM单元50以及导通的晶体管52A、52B而流至接地的编程线PL、PL’，再根据于位线Bn所检测的电压值而得知MRAM单元50此时所储存的数据。
综上所述，根据本发明实施例所述的磁阻式随机存取存储器电路，是由直接流经磁阻式随机存取存储器单元的电流来改变磁阻式随机存取存储单元的导通状态，因此其所产生的磁场是集中于所对应的存储单元。再者，基于磁场的特性，磁场强度会随着与磁场源的距离增加而明显减弱，相较传统磁阻式随机存取存储器电路借由纵横整个存储阵列的数据线以及位线写入数据的模式而言，被写入数据的存储器单元附近的存储器单元被磁场的影响甚小，降低了编程错误的风险。相对的，由于个别存储单元受到其他存储单元的编程电流所产生磁场的影响甚小，因此可以扩大编程电流所允许的误差范围。
本发明虽以较佳实施例公开如上，但其并非用以限定本发明的范围，任何熟悉本技术的人员，在不脱离本发明的精神和范围内，当可做适当的更动与润饰，因此本发明的保护范围当以权利要求所确定的保护范围为准。

Claims (8)

1.一种磁阻式随机存取存储器电路，其特征是，它包括：
磁阻式存储单元，具有固定磁轴层、自由磁轴层，以及设置于上述固定磁轴层和自由磁轴层之间的绝缘层，上述磁阻式存储单元具有第一导通状态；
位线，耦接于上述自由磁轴层，用以于读取动作时提供读取电流；
第一开关装置，耦接于上述固定磁轴层的一端，并具有第一栅极；
第二开关装置，耦接于上述固定磁轴层的另一端，并具有第二栅极；
第一编程线，耦接于上述第一开关装置，用以于执行编程动作时提供编程电流；
第二编程线，耦接于上述第二开关装置，提供上述编程电流或者上述读取电流的电路路径；以及
字线，耦接于上述第一栅极以及第二栅极，用以提供致能信号以导通上述第一开关装置以及第二开关装置。
2.如权利要求1所述的磁阻式随机存取存储器电路，其特征是于执行编程动作时，上述位线是浮接，而上述第二编程线是接地，且上述致能信号导通上述第一开关装置以及第二开关装置，使得上述编程电流经由上述第一开关装置、固定磁轴层以及第二开关装置而流至上述第二编程线，而上述编程电流流经上述固定磁轴层时所产生的磁场改变上述自由磁轴层的磁轴方向，使得上述磁阻式存储单元的导通状态由上述第一导通状态改变为第二导通状态。
3.如权利要求1所述的磁阻式随机存取存储器电路，其特征是于执行读取动作时，上述第一编程线以及第二编程线是接地，而上述致能信号导通上述第一开关装置以及第二开关装置，使得上述读取电流经由上述第一开关装置以及第二开关装置而流至上述第一编程线以及第二编程线，并根据上述位线的电压电平读取储存于上述磁阻式存储单元的数据。
4.如权利要求1所述的磁阻式随机存取存储器电路，其特征是上述第一导通状态为高阻抗状态。
5.如权利要求2所述的磁阻式随机存取存储器电路，其特征是上述第二导通状态为低阻抗状态。
6.如权利要求1所述的磁阻式随机存取存储器电路，其特征是上述第一开关装置及第二开关装置为晶体管。
7.如权利要求6所述的磁阻式随机存取存储器电路，其特征是上述晶体管为NMOS晶体管。
8.如权利要求6所述的磁阻式随机存取存储器电路，其特征是上述晶体管为PMOS晶体管。
CNB021444757A 2002-09-28 2002-09-28 磁阻式随机存取存储器电路 Expired - Lifetime CN100403444C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021444757A CN100403444C (zh) 2002-09-28 2002-09-28 磁阻式随机存取存储器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021444757A CN100403444C (zh) 2002-09-28 2002-09-28 磁阻式随机存取存储器电路

Publications (2)

Publication Number Publication Date
CN1485854A CN1485854A (zh) 2004-03-31
CN100403444C true CN100403444C (zh) 2008-07-16

Family

ID=34148494

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021444757A Expired - Lifetime CN100403444C (zh) 2002-09-28 2002-09-28 磁阻式随机存取存储器电路

Country Status (1)

Country Link
CN (1) CN100403444C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995180B2 (en) * 2012-11-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) differential bit cell and method of use

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004551A1 (en) * 1998-07-20 2000-01-27 Motorola, Inc. Mram with shared word and digit lines
CN1244017A (zh) * 1998-08-05 2000-02-09 国际商业机器公司 非易失性磁存储单元和器件
CN1362709A (zh) * 2000-12-26 2002-08-07 株式会社东芝 磁随机存取存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004551A1 (en) * 1998-07-20 2000-01-27 Motorola, Inc. Mram with shared word and digit lines
CN1244017A (zh) * 1998-08-05 2000-02-09 国际商业机器公司 非易失性磁存储单元和器件
CN1362709A (zh) * 2000-12-26 2002-08-07 株式会社东芝 磁随机存取存储器

Also Published As

Publication number Publication date
CN1485854A (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
CN100378864C (zh) 磁阻式随机存取存储器电路
CN100419904C (zh) 磁阻式随机存取存储器电路
CN100409363C (zh) 数据存储器件及其制造方法
Reohr et al. Memories of tomorrow
CN102272847B (zh) 在磁性隧道结元件处读取及写入数据的系统及方法
CN1312564A (zh) 具有带磁致电阻存储效应的存储器单元的集成存储器
JP2008310868A (ja) 半導体メモリデバイス、および、そのデータ読み出し方法
US6930910B2 (en) Magnetic random access memory cell device using magnetic tunnel junction
CN100401423C (zh) 磁阻式随机存取内存电路
US7286421B2 (en) Active compensation for operating point drift in MRAM write operation
US8824189B2 (en) Semiconductor device
CN103971725A (zh) 基于电阻的随机存取存储器
US9934834B2 (en) Magnetoresistive memory device
CN100403444C (zh) 磁阻式随机存取存储器电路
KR20040031467A (ko) 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
US6975555B2 (en) Magnetic random access memory using memory cells with rotated magnetic storage elements
US9767863B2 (en) Redundancy memory device comprising a plurality of selecting circuits
US6826077B2 (en) Magnetic random access memory with reduced parasitic currents
US20170309321A1 (en) Peak Current Bypass Protection Control Device Applicable in MRAM
KR20180031836A (ko) 저항성 메모리 장치 및 이를 위한 라인 선택 회로
JP2004530244A (ja) Ｍｒａｍ半導体メモリーシステムの駆動方法
CN100481251C (zh) 磁阻式存储单元结构及磁阻式随机存取存储器电路
GB2392327A (en) MRAM with word line repeaters
KR100919577B1 (ko) 자기저항 램의 셀 어레이 장치
CN1321421C (zh) 磁阻式随机存取存储单元的编程方法与编程电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080716

CX01 Expiry of patent term