KR100390977B1 - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 )을 제조하기 위하여, 반도체기판 상에 라이트 라인인 제2워드라인을 형성하고, 상기 제2워드라인을 노출시키는 평탄화된 층간절연막을 형성한 다음, 상기 제2워드라인 표면을 산화시켜 산화막을 형성하고 상기 제2워드라인에 접속되는 씨드층을 형성한 다음, 상기 씨드층 상부의 제2워드라인 상측에 MTJ 셀을 형성하는 공정으로 MRAM을 형성함으로써 적은 전류로 라이트 동작을 가능하게 하는 기술이다.

Description

반도체소자의 제조방법{A method for forming a semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 )을 제조하는 기술에 관한 것이다.

대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.

상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비 휘발성 메모리 동작이 가능한 것으로 알려져 있다.

상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.

상기 거대자기 저항(GMR) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.

상기 스핀 편극 자기 투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기 투과접합 메모리 소자를 구현하는 것이다.

그러나, 상기 MRAM 에 대한 연구는 현재 초기 단계에 있으며, 주로 다층 자성 박막의 형성에 집중되어 있고, 단위 셀 구조 및 주변 감지 회로 등에 대한 연구는 아직 미비한 실정이다.

도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도이다.

도 1을 참조하면, 반도체기판(31) 상부에 게이트전극(33), 즉 제1워드라인을 형성한다.

그리고, 상기 워드라인(33)의 양측 반도체기판(31)에 소오스/드레인 접합영역(35a,35b)을 형성하고 그에 접속되는 접지선(37a)과 제1도전층(37b)을 형성한다. 이때, 상기 접지선(37a)는 상기 제1도전층(37b) 형성공정시 형성한다.

그 다음, 전체표면 상부를 평탄화시키는 제1층간절연막(39)을 형성하고 상기 제1도전층(41)을 노출시키는 제1콘택플러그(41)를 형성한다.

그리고, 상기 제1콘택플러그(41)에 접속되는 하부리드층(43)인 제2도전층을 패터닝한다.

전체표면상부를 평탄화시키는 제2층간절연막(45)을 형성하고 상기 제2층간절연막(45) 상부에 라이트라인(47)인 제2워드라인을 형성한다.

그리고, 상기 라이트라인(47)인 제2워드라인 상부를 평탄화시키는 제3층간절연막(48)을 형성한다.

그리고, 상기 제2도전층(43)을 노출시키는 제2콘택플러그(49)를 형성한다.

그리고, 상기 제2콘택플러그(49)에 접속되는 씨드층(51)을 형성한다. 이때, 상기 씨드층(51)은 상기 제2콘택플러그(49) 상측으로부터 상기 라이트라인(47) 상측에 중첩되도록 형성한다.

그 다음, 상기 씨드층(51) 상부에 반강자성층(도시안됨), 고정 강자성층(pinned ferromagnetic)(55), 터널 접합층(tunnel junction layer)(57) 및 자유 강자성층(free ferromagnetic)(59)을 적층하여 MTJ ( magnetic tunnel junction ) 셀을 형성하되, 상기 라이트라인(47) 만큼 의 패턴 크기로 중첩하여 형성한다.

여기서, 상기 반 강자성층은 고정층의 자화 방향이 변하기 않도록 하는 역할을 하며, 상기 터널 접합층(57)은 자화 방향이 한 방향으로 고정되어 있는 것이다. 그리고, 상기 자유 강자성층(59)은 외부 자장에 의해 자화 방향이 바뀌어 지며, 상기 자유 강자성층(59)의 자화 방향에 따라 "0" 또는 "1" 의 정보를 기억할 수 있다.

그 다음, 전체표면상부에 제4층간절연막(60)을 형성하여 평탄화식각하여 상기 자유 강자성층(59)을 노출시키고, 상기 자유 강자성층(59)에 접속되는 상부리드층, 즉 비트라인(61)을 형성한다.

도 2 는 상기 도 1 의 ⓐ 부분을 상세히 도시한 단면도이다.

도 2를 참조하면, 상기 제2워드라인(47)과 씨드층(51)이 "d" 의 간격을 유지하고, 상기 씨드층(51) 상부에 고정 강자성층(pinned ferromagnetic)(55), 터널 접합층(tunnel junction layer)(57) 및 자유 강자성층(free ferromagnetic)(59)을 적층하여 MTJ ( magnetic tunnel junction ) 셀을 형성한 것이다.

이때, 상기 "d" 는 제3층간절연막(48)으로 형성된 공간이며 1000 ∼ 2000 Å 만큼의 크기를 갖는 것이다.

상기한 바와같이 종래기술에 따른 반도체소자의 제조방법은, MRAM 에 구비되는 MTJ 셀하부의 시드층과 그 하측의 제2워드라인 간의 거리가 너무 멀어 많은 전류를 사용하여 쓰기 동작을 가능하도록 하는 문제점이 있다.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해소하기 위하여, MTJ 셀과 라이트 라인인 제2워드라인의 거리를 감소시켜 적은 전류로 라이트 동작을 가능하도록 하는 반도체소자의 반도체소자의 제조방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도.

도 2 는 상기 도 1 의 ⓐ 부분을 도시한 상세도.

도 3 은 본 발명의 실시예에 따른 반도체소자의 제조방법을 나타낸 단면도.

< 도면의 주요주분에 대한 부호의 설명 >

31 : 반도체기판

33 : 게이트전극, 제1워드라인

35a,35b : 소오스/드레인 접합영역

37a : 접지선 37b : 제1도전층

39 : 제1층간절연막 41 : 제1콘택플러그

43 : 하부리드층

45 : 제2층간절연막 47,101 : 라이트라인, 제2워드라인

48,102 : 제3층간절연막

49 : 제2콘택플러그 51,105 : 씨드층

53 : 제4층간절연막 55,107 : 고정 강자성층

57,109 : 터널 접합층 59,111 : 자유 강자성층

60 : 제5층간절연막 61 : 비트라인, 상부리드층

103 : 산화막

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 제조방법은,반도체기판 상에 라이트 라인인 제2워드라인을 형성하는 공정과,상기 제2워드라인을 노출시키는 평탄화된 층간절연막을 형성하는 공정과,상기 제2워드라인 표면에 산화막을 형성하는 공정과,상기 제2워드라인에 접속되는 씨드층을 형성하되, 계면에 상기 산화막이 구비되는 공정과,

상기 씨드층 상부의 제2워드라인 상측에 MTJ 셀을 형성하는 공정을 포함하는 것을 특징으로 한다.

도 3 은 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도이다.

도 3 를 참조하면, 상기 도 2 에 해당하는 부분을 본 발명에 따라 도시한 것이다.

먼저, 상기 도 1 의 제2층간절연막(45) 상부에 형성되는 제2워드라인(101)을 패터닝하여 형성한다.

이때, 상기 제2워드라인(101)은 표면 산화가 용이한 텅스텐, 알루미늄 또는 구리를 이용하여 형성한다.

그 다음, 상기 제2워드라인(101)을 노출시키는 평탄화된 제3층간절연막(102)을 형성한다. 여기서, 상기 제3층간절연막(102)은 유전상수가 낮은 절연물질을 이용하여 형성한다.

이때, 상기 제3층간절연막(102)은 상기 제2워드라인(101)을 도포하도록 형성하고 화학기계연마 ( CMP ) 공정으로 평탄화식각하여 상기 제2워드라인(101)을 노출시킨 것이다.

그 다음, 상기 노출된 제2워드라인(101) 표면을 산화시켜 100 ∼ 500 Å 두께를 갖는 산화막(103)을 형성한다.

이때, 상기 산화막(103)은 질화막, 알루미나 등과 같은 절연막으로 형성한다. 그리고, 상기 제2워드라인(101)이 구리로 형성될 때는 상기 구리의 강한 내산화성으로 인하여 표면 산화가 어려우므로 CVD 산화막으로 형성한다.

여기서, 상기 산화막(103)은 주변의 층간절연막으로 형성되는 절연막과는 유전상수 크기 차이를 갖는다. 그리고, 상기 알루미나는 일반적으로 사용되는 층간절연막보다 높은 유전상수를 갖는 층이다.

그 다음, 상기 산화막(103)을 포함한 제2워드라인(101) 상부에 씨드층(105)을 형성하고 그 상부에 고정 강자성층(107), 터널 접합층(109) 및 자유 강자성층(111) 적층구조의 MTJ 셀을 형성한다.

이때, 상기 산화막(103)이 얇게 형성되어 종래기술보다 적은 전류로 라이트 동작을 실시할 수 있다.

본 발명의 다른 실시예는 상기 산화막(103) 형성공정후 상기 산화막(103)을 노출시키는 평탄화된 층간절연막(120)을 형성하고 평탄화된 상부구조에 씨드층과 MTJ 셀을 형성할 수도 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 라이트라인인 제2워드라인과 MTJ 셀과의 거리를 감소시켜 적은 전류만으로도 라이트 동작을 가능하게 하여 소자의 특성을 향상시키는 효과를 제공한다.

Claims (4)

1. 반도체기판 상에 라이트 라인인 제2워드라인을 형성하는 공정과,

   상기 제2워드라인을 노출시키는 평탄화된 층간절연막을 형성하는 공정과,

   상기 제2워드라인 표면에 산화막을 형성하는 공정과,

   상기 제2워드라인에 접속되는 씨드층을 형성하되, 계면에 상기 산화막이 구비되는 공정과,

   상기 씨드층 상부의 제2워드라인 상측에 MTJ 셀을 형성하는 공정을 포함하는 반도체소자의 제조방법.
2. 제 1 항에 있어서,

   상기 제2워드라인은 텅스텐, 알루미늄 또는 구리로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
3. 제 1 항에 있어서,

   상기 산화막은 100 ∼ 500 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제 1 항에 있어서,

   상기 산화막을 알루미나, 질화막 및 CVD 산화막 중 선택된 어느 하나로 형성하는 것을 특징으로하는 반도체소자의 제조방법.