JPH11273336A - 反転用の中心核形成を備えた細長い磁気ｒａｍセル - Google Patents
反転用の中心核形成を備えた細長い磁気ｒａｍセルInfo
- Publication number
- JPH11273336A JPH11273336A JP11024003A JP2400399A JPH11273336A JP H11273336 A JPH11273336 A JP H11273336A JP 11024003 A JP11024003 A JP 11024003A JP 2400399 A JP2400399 A JP 2400399A JP H11273336 A JPH11273336 A JP H11273336A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- region
- regions
- forming
- intersection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 印加した磁気書込み刺激を使用して、その中
で２通りの磁気状態のそれぞれを課すことができる可変
性磁気領域を含む磁気デバイスを提供すること。 【解決手段】 その後、デバイスを電気が通り抜ける
と、可変性磁気領域と最も近い基準磁気領域との磁気状
態の相対配向を感知することができ、それにより、２進
記憶能力が得られる。本発明は、可変性磁気領域の好ま
しい一部分、たとえば、互いに反対になるように２通り
の磁気状態を確実に書き込むことができる一部分だけに
磁気書込み刺激を制限する。磁気書込み刺激は、磁気刺
激の印加に関連するビット線またはワード線構造を狭く
するか、またはその縦寸法がそのそれぞれのワード線お
よびビット線の一方または両方の横寸法より大きくなる
ような細長い構造になるよう可変性磁気領域を長くする
ことにより、可変性磁気領域の好ましい一部分に制限さ
れる。本発明の原理は、ビット線とワード線のそれぞれ
の交点で磁気トンネル接合（「ＭＴＪ」）セルを使用す
る、磁気ランダム・アクセス（「ＭＲＡＭ」）アレイに
適用することができる。
で２通りの磁気状態のそれぞれを課すことができる可変
性磁気領域を含む磁気デバイスを提供すること。 【解決手段】 その後、デバイスを電気が通り抜ける
と、可変性磁気領域と最も近い基準磁気領域との磁気状
態の相対配向を感知することができ、それにより、２進
記憶能力が得られる。本発明は、可変性磁気領域の好ま
しい一部分、たとえば、互いに反対になるように２通り
の磁気状態を確実に書き込むことができる一部分だけに
磁気書込み刺激を制限する。磁気書込み刺激は、磁気刺
激の印加に関連するビット線またはワード線構造を狭く
するか、またはその縦寸法がそのそれぞれのワード線お
よびビット線の一方または両方の横寸法より大きくなる
ような細長い構造になるよう可変性磁気領域を長くする
ことにより、可変性磁気領域の好ましい一部分に制限さ
れる。本発明の原理は、ビット線とワード線のそれぞれ
の交点で磁気トンネル接合（「ＭＴＪ」）セルを使用す
る、磁気ランダム・アクセス（「ＭＲＡＭ」）アレイに
適用することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば、磁気ラ
ンダム・アクセス・メモリ（「ＭＲＡＭ」）内の磁気メ
モリ・セルで使用する磁気デバイスの作成およびアクセ
スに関する。
ンダム・アクセス・メモリ（「ＭＲＡＭ」）内の磁気メ
モリ・セルで使用する磁気デバイスの作成およびアクセ
スに関する。
【０００２】
【従来の技術】２件の米国特許第５，６４０，３４３号
および第５，６５０，９５８号に開示され、本出願の図
１および図２に示すタイプの磁気ランダム・アクセス・
メモリ（「ＭＲＡＭ」）アレイは、ワード線１、２、３
とビット線４、５、６との交点に位置決めされた磁気メ
モリ・セル（たとえば、セル９）のアレイを含む。各セ
ルは、磁気トンネル接合（「ＭＴＪ」）デバイス８にな
るように配置された磁気的に可変性または「自由」領域
２４と最も近い磁気基準領域２０とを含む。（基準領域
という用語は、自由または可変性領域と協力して、全体
としてデバイスを検出可能状態にするような、いかなる
タイプの領域も示すように、ここでは広い意味で使用す
る。）このようなセルでのデータの格納の基礎となる原
理は、自由領域の磁化容易軸（「ＥＡ」）に沿って磁化
方向を変更することにより、自由および基準領域の磁化
の相対配向を変更できることと、その後、この相対配向
の差を読みとれることである。
および第５，６５０，９５８号に開示され、本出願の図
１および図２に示すタイプの磁気ランダム・アクセス・
メモリ（「ＭＲＡＭ」）アレイは、ワード線１、２、３
とビット線４、５、６との交点に位置決めされた磁気メ
モリ・セル（たとえば、セル９）のアレイを含む。各セ
ルは、磁気トンネル接合（「ＭＴＪ」）デバイス８にな
るように配置された磁気的に可変性または「自由」領域
２４と最も近い磁気基準領域２０とを含む。（基準領域
という用語は、自由または可変性領域と協力して、全体
としてデバイスを検出可能状態にするような、いかなる
タイプの領域も示すように、ここでは広い意味で使用す
る。）このようなセルでのデータの格納の基礎となる原
理は、自由領域の磁化容易軸（「ＥＡ」）に沿って磁化
方向を変更することにより、自由および基準領域の磁化
の相対配向を変更できることと、その後、この相対配向
の差を読みとれることである。
【０００３】より具体的には、ＭＲＡＭセルは、それぞ
れのビット線とワード線を介して印加された双方向電気
刺激およびその結果の磁気刺激を使用して自由領域の磁
化を反転することによって書込みが行われ、その後、ビ
ット線とワード線との間の結果的なトンネル抵抗を測定
することによって読取りが行われ、これは基準領域に対
する自由領域の磁化の相対配向によって決まる２つの値
の一方をとる。自由に回転できるがその磁化容易軸に沿
っていずれかの方向（＋ＥＡまたは−ＥＡ）に整列する
傾向が強い磁化方向を有する単純単体磁石として自由領
域がモデル化されている場合、ならびに基準領域が同様
の要素磁石であるが＋ＥＡ方向に固定された磁化方向を
有する場合、そのセルについては、整列（＋ＥＡ／＋Ｅ
Ａ）および逆整列（−ＥＡ／＋ＥＡ）という２通りの状
態（したがって、２通りの可能なトンネル抵抗値）が定
義される。
れのビット線とワード線を介して印加された双方向電気
刺激およびその結果の磁気刺激を使用して自由領域の磁
化を反転することによって書込みが行われ、その後、ビ
ット線とワード線との間の結果的なトンネル抵抗を測定
することによって読取りが行われ、これは基準領域に対
する自由領域の磁化の相対配向によって決まる２つの値
の一方をとる。自由に回転できるがその磁化容易軸に沿
っていずれかの方向（＋ＥＡまたは−ＥＡ）に整列する
傾向が強い磁化方向を有する単純単体磁石として自由領
域がモデル化されている場合、ならびに基準領域が同様
の要素磁石であるが＋ＥＡ方向に固定された磁化方向を
有する場合、そのセルについては、整列（＋ＥＡ／＋Ｅ
Ａ）および逆整列（−ＥＡ／＋ＥＡ）という２通りの状
態（したがって、２通りの可能なトンネル抵抗値）が定
義される。
【０００４】印加されたＥＡ磁界に対するトンネル接合
抵抗の特性を示す理想的なヒステリシス・ループを図３
に示す。トンネル接合の抵抗は、領域５０で刺激が一切
加えられていない、すなわち、領域５０における磁化容
易軸フリップ磁界強度＋／−Ｈc以下の印加された磁界
に対する抵抗の感度が欠落している状態で、２つの別個
の値の一方を呈することができる。印加された磁化容易
軸磁界が＋／−Ｈcを超える場合、そのセルは強制的に
それぞれの高抵抗（基準領域に対する自由領域の逆整列
磁化）状態または低抵抗（基準領域に対する自由領域の
整列磁化）状態になる。
抵抗の特性を示す理想的なヒステリシス・ループを図３
に示す。トンネル接合の抵抗は、領域５０で刺激が一切
加えられていない、すなわち、領域５０における磁化容
易軸フリップ磁界強度＋／−Ｈc以下の印加された磁界
に対する抵抗の感度が欠落している状態で、２つの別個
の値の一方を呈することができる。印加された磁化容易
軸磁界が＋／−Ｈcを超える場合、そのセルは強制的に
それぞれの高抵抗（基準領域に対する自由領域の逆整列
磁化）状態または低抵抗（基準領域に対する自由領域の
整列磁化）状態になる。
【０００５】トンネル接合を形成する２つの領域の磁化
パターンが単純であっても、書込み中に自由領域の磁化
方向を反転すると、実際には一方または両方の領域に思
いがけない影響を及ぼす可能性がある。たとえば、書込
み中に自由領域を反転すると、欠陥またはエッジ粗さに
よって固定された磁気性渦または複合磁区壁を含む可能
性がある。接合抵抗は接合領域について平均化したドッ
ト積ｍfreeｍreferenc eによって決まるので、磁化パタ
ーン内にこのような複合微小磁性構造を含むと、読取り
中に測定したトンネル接合抵抗を実質的に崩壊する可能
性がある。
パターンが単純であっても、書込み中に自由領域の磁化
方向を反転すると、実際には一方または両方の領域に思
いがけない影響を及ぼす可能性がある。たとえば、書込
み中に自由領域を反転すると、欠陥またはエッジ粗さに
よって固定された磁気性渦または複合磁区壁を含む可能
性がある。接合抵抗は接合領域について平均化したドッ
ト積ｍfreeｍreferenc eによって決まるので、磁化パタ
ーン内にこのような複合微小磁性構造を含むと、読取り
中に測定したトンネル接合抵抗を実質的に崩壊する可能
性がある。
【０００６】たとえば、その磁化容易軸ＥＡの周りに左
右対称に形成された自由磁気領域５９内の磁化パターン
を図４に示すが、その領域では本来受け入れられる磁化
パターン領域間に複雑な壁構造がはっきり見える状態に
なっている。この磁化パターン全体は、名目上均一に磁
化されたサンプルから得られたものであり（上下の層は
どちらも元々は右を指し示している）、それに関する磁
化容易軸バイアスは＋７００Ｏｅから−７００Ｏｅへ掃
引され、＋７００Ｏｅに戻されている。磁界として複雑
な構造に発達した磁化の反転は、＋７００Ｏｅから約−
２８０Ｏｅまで掃引された。（磁化は、単に１つの臨界
磁界で反転するのではなく、２通りの可能な対向する磁
化方向の間の正味磁化変化として一部は連続し、一部は
段階的に発達する可能性がある。）
右対称に形成された自由磁気領域５９内の磁化パターン
を図４に示すが、その領域では本来受け入れられる磁化
パターン領域間に複雑な壁構造がはっきり見える状態に
なっている。この磁化パターン全体は、名目上均一に磁
化されたサンプルから得られたものであり（上下の層は
どちらも元々は右を指し示している）、それに関する磁
化容易軸バイアスは＋７００Ｏｅから−７００Ｏｅへ掃
引され、＋７００Ｏｅに戻されている。磁界として複雑
な構造に発達した磁化の反転は、＋７００Ｏｅから約−
２８０Ｏｅまで掃引された。（磁化は、単に１つの臨界
磁界で反転するのではなく、２通りの可能な対向する磁
化方向の間の正味磁化変化として一部は連続し、一部は
段階的に発達する可能性がある。）
【０００７】図５は、この崩壊サンプル用の印加された
磁化容易軸磁界に対するそのデバイスについて平均化し
た正味磁化方向を示すヒステリシス・ループである。領
域１５０は正方形ではないので、磁化容易軸印加磁界を
除去したときにセルが予想通りその２通りの状態のうち
のいずれか一方を呈しなくなるが、これはセル内でこの
ような複合微小磁性構造が発達したためである。
磁化容易軸磁界に対するそのデバイスについて平均化し
た正味磁化方向を示すヒステリシス・ループである。領
域１５０は正方形ではないので、磁化容易軸印加磁界を
除去したときにセルが予想通りその２通りの状態のうち
のいずれか一方を呈しなくなるが、これはセル内でこの
ような複合微小磁性構造が発達したためである。
【０００８】このような状況の改善策はいくつか可能で
ある。たとえば、米国特許出願第０９／０７１，５６９
号では、本発明者は、典型的なＭＲＡＭセル内で望まし
くない微小磁性構造の一部が発達するのを回避するため
の技法を開示している。実質的な改善策は実証されてい
るが、最善の場合、磁化を反転するために使用する磁界
の循環中にいかなる壁構造も発達しない。しかし、この
ような改善された条件の場合でも、依然として磁化パタ
ーンに相当なねじれが存在する可能性がある。
ある。たとえば、米国特許出願第０９／０７１，５６９
号では、本発明者は、典型的なＭＲＡＭセル内で望まし
くない微小磁性構造の一部が発達するのを回避するため
の技法を開示している。実質的な改善策は実証されてい
るが、最善の場合、磁化を反転するために使用する磁界
の循環中にいかなる壁構造も発達しない。しかし、この
ような改善された条件の場合でも、依然として磁化パタ
ーンに相当なねじれが存在する可能性がある。
【０００９】磁化反転プロセスの挙動がこのように理想
的ではないので、最善の場合は有用な動作パラメータ・
ウィンドウが削減されるか、または最悪の場合は記憶に
必要な正方形のヒステリシス・ループが完全に崩壊す
る。したがって、必要なものは、その磁気状態間で自由
磁気領域を変更するための技法および構造の改善であ
り、本来はこの磁化反転プロセス中に現れる複合微小磁
性構造の不要な影響を最小限にするかまたは除去するも
のである。
的ではないので、最善の場合は有用な動作パラメータ・
ウィンドウが削減されるか、または最悪の場合は記憶に
必要な正方形のヒステリシス・ループが完全に崩壊す
る。したがって、必要なものは、その磁気状態間で自由
磁気領域を変更するための技法および構造の改善であ
り、本来はこの磁化反転プロセス中に現れる複合微小磁
性構造の不要な影響を最小限にするかまたは除去するも
のである。
【００１０】
【発明が解決しようとする課題】可変性磁気領域の反転
中に作成される可能性のある複合微小磁性構造の望まし
くない影響を回避するため、本発明の一態様は、それに
印加された磁気刺激に応じて２通りの磁気状態のそれぞ
れに変化可能な第１の磁気領域を含む磁気デバイスに関
する。第１の磁気領域の好ましい一部分だけに磁気刺激
を印加するために、この第１の磁気領域に対して磁気印
加構造が配置されている。
中に作成される可能性のある複合微小磁性構造の望まし
くない影響を回避するため、本発明の一態様は、それに
印加された磁気刺激に応じて２通りの磁気状態のそれぞ
れに変化可能な第１の磁気領域を含む磁気デバイスに関
する。第１の磁気領域の好ましい一部分だけに磁気刺激
を印加するために、この第１の磁気領域に対して磁気印
加構造が配置されている。
【００１１】
【課題を解決するための手段】この第１の磁気領域を含
み、それに印加された磁気刺激に応じて２通りの磁気状
態のそれぞれにほぼ同時に変化可能な複数の第１の磁気
領域を設けることができる。磁気印加構造は、複数の第
１の磁気領域のそれぞれの好ましい一部分だけに磁気刺
激を印加するために、この複数の第１の磁気領域に対し
て配置されている。複数の第１の磁気領域は、磁気刺激
を印加したときにその中の磁気パターンが２通りの磁気
状態のそれぞれにほぼ同時に変化するように配置するこ
とができる。
み、それに印加された磁気刺激に応じて２通りの磁気状
態のそれぞれにほぼ同時に変化可能な複数の第１の磁気
領域を設けることができる。磁気印加構造は、複数の第
１の磁気領域のそれぞれの好ましい一部分だけに磁気刺
激を印加するために、この複数の第１の磁気領域に対し
て配置されている。複数の第１の磁気領域は、磁気刺激
を印加したときにその中の磁気パターンが２通りの磁気
状態のそれぞれにほぼ同時に変化するように配置するこ
とができる。
【００１２】複数の第１の磁気領域のそれぞれは細長い
ものにすることができ、これらの領域は互いに平行して
配置することができる。
ものにすることができ、これらの領域は互いに平行して
配置することができる。
【００１３】刺激印加構造は、第１の線と、交差する第
２の線とを含むことができ、これらの線の少なくとも一
方の一部分は、複数の第１の磁気領域の縦寸法より小さ
い横寸法を有する。これらの領域のそれぞれの好ましい
一部分だけに磁気刺激を印加するために、この線の小さ
い方の一部分は、そのそれぞれの好ましい一部分に最も
近い複数の第１の磁気領域と交差する。
２の線とを含むことができ、これらの線の少なくとも一
方の一部分は、複数の第１の磁気領域の縦寸法より小さ
い横寸法を有する。これらの領域のそれぞれの好ましい
一部分だけに磁気刺激を印加するために、この線の小さ
い方の一部分は、そのそれぞれの好ましい一部分に最も
近い複数の第１の磁気領域と交差する。
【００１４】この磁気デバイスは磁気メモリと組み合わ
せて使用することができ、磁気デバイスは磁気メモリ内
の磁気メモリ・セルを含む。磁気メモリは、複数の交差
領域を形成する、第１および第２の複数の交差線を含む
ことができる。それぞれが交差領域のそれぞれに配置さ
れた複数の磁気メモリ・セルが設けられ、各セルはその
それぞれの交差領域を形成するそれぞれの交差線によっ
てアクセスされる。
せて使用することができ、磁気デバイスは磁気メモリ内
の磁気メモリ・セルを含む。磁気メモリは、複数の交差
領域を形成する、第１および第２の複数の交差線を含む
ことができる。それぞれが交差領域のそれぞれに配置さ
れた複数の磁気メモリ・セルが設けられ、各セルはその
それぞれの交差領域を形成するそれぞれの交差線によっ
てアクセスされる。
【００１５】交差領域を形成する線は垂直に交差するこ
とができるが、各第１の磁気領域は第１または第２の線
のいずれかに対して平行ではないその交差領域を通って
交差することができる。メモリ・アレイ内の磁気メモリ
・セルの第１の磁気領域のそれぞれがそのそれぞれの交
差領域を形成するそれぞれの交差線のいずれかに対して
平行ではないそのそれぞれの交差領域を通って交差する
場合、細長い第１の磁気領域は、第１および第２の複数
の交差線が形成される平面に対して平行な平面内の磁気
メモリ全体にわたって互いにかみ合わせることができ、
それにより、メモリ密度を改善することができる。
とができるが、各第１の磁気領域は第１または第２の線
のいずれかに対して平行ではないその交差領域を通って
交差することができる。メモリ・アレイ内の磁気メモリ
・セルの第１の磁気領域のそれぞれがそのそれぞれの交
差領域を形成するそれぞれの交差線のいずれかに対して
平行ではないそのそれぞれの交差領域を通って交差する
場合、細長い第１の磁気領域は、第１および第２の複数
の交差線が形成される平面に対して平行な平面内の磁気
メモリ全体にわたって互いにかみ合わせることができ、
それにより、メモリ密度を改善することができる。
【００１６】第１の可変性磁気領域の細長い実施例で
は、少なくとも２通りの磁気状態は、その領域の縦軸の
中心部分に沿って実質的に対向する磁化方向を含むこと
ができる。実質的に対向する２通りの磁化方向は、この
領域のそれぞれの端部で共通の磁化方向に発展すること
ができる。
は、少なくとも２通りの磁気状態は、その領域の縦軸の
中心部分に沿って実質的に対向する磁化方向を含むこと
ができる。実質的に対向する２通りの磁化方向は、この
領域のそれぞれの端部で共通の磁化方向に発展すること
ができる。
【００１７】この領域は、第１の磁気領域がその中心の
好ましい一部分で実質的に対向する２通りの磁化方向の
いずれか一方を呈することができるようにしながら、そ
のそれぞれの端部でこのような共通の磁化方向を維持す
るように形成することができる。第１の可変性磁気領域
のそれぞれの端部で共通の磁化方向のこのような形成を
促進するため、細長い第１の磁気領域のそれぞれの端部
に固定磁化ソースを設け、配置することができる。
好ましい一部分で実質的に対向する２通りの磁化方向の
いずれか一方を呈することができるようにしながら、そ
のそれぞれの端部でこのような共通の磁化方向を維持す
るように形成することができる。第１の可変性磁気領域
のそれぞれの端部で共通の磁化方向のこのような形成を
促進するため、細長い第１の磁気領域のそれぞれの端部
に固定磁化ソースを設け、配置することができる。
【００１８】２通りの磁気状態の一方を磁気デバイスに
書き込むための方法ならびに前述のデバイスを作成する
ための方法も、本発明の原理により提供する。
書き込むための方法ならびに前述のデバイスを作成する
ための方法も、本発明の原理により提供する。
【００１９】細長い可変性磁気領域例の好ましい中心部
分だけに磁気刺激を制限することにより、好ましい一部
分内の磁化パターンは確実かつ均一に対向する２通りの
磁化方向の一方を呈することになり、可変性領域の両端
に向かう潜在的に望ましくない磁化パターンは最小限に
なり、それにより、デバイスのその後の書込みパフォー
マンスに影響しなくなる。
分だけに磁気刺激を制限することにより、好ましい一部
分内の磁化パターンは確実かつ均一に対向する２通りの
磁化方向の一方を呈することになり、可変性領域の両端
に向かう潜在的に望ましくない磁化パターンは最小限に
なり、それにより、デバイスのその後の書込みパフォー
マンスに影響しなくなる。
【００２０】
【発明の実施の形態】可変性磁気領域の好ましい一部分
だけに磁気書込み刺激が印加される磁気デバイスの使用
および形成に関する本発明の原理については、図６〜図
１０に関連して以下に述べる。しかし、背景として、米
国特許第５６４０３４３号および第５６５０９５８号に
より、まず図１〜図２に示す磁気メモリ・アレイの形成
および動作の基礎となる一般原理について簡単に説明す
る。
だけに磁気書込み刺激が印加される磁気デバイスの使用
および形成に関する本発明の原理については、図６〜図
１０に関連して以下に述べる。しかし、背景として、米
国特許第５６４０３４３号および第５６５０９５８号に
より、まず図１〜図２に示す磁気メモリ・アレイの形成
および動作の基礎となる一般原理について簡単に説明す
る。
【００２１】図１を参照すると、ＭＲＡＭアレイの例
は、水平平面内の平行なワード線１、２、３として機能
する１組の導電線と、他の水平平面内の平行なビット線
４、５、６として機能する１組の導電線とを含む。上か
ら見たときに２組の線が交差するように、ビット線は異
なる方向に、たとえば、ワード線に対して直角に向けら
れている。図２に詳細に示す典型的なメモリ・セル９な
どのメモリ・セルは、線同士の間に垂直に間隔をあけた
交差領域内のワード線とビット線との各交差点に位置す
る。図１には３本のワード線と３本のビット線が示され
ているが、線の数は通常、これよりかなり多くなるだろ
う。メモリ・セル９は垂直スタックとして配置され、ダ
イオード７と磁気トンネル接合（「ＭＴＪ」）８とを含
むことができる。アレイの動作中、電流はセル９内を垂
直方向に流れる。電流がメモリ・セルを垂直に通ること
により、メモリ・セルが占有する表面積を非常に小さく
することができる。ワード線との接点、ＭＴＪ、ダイオ
ード、ビット線との接点は、いずれも同じ面積を占有す
る。図１には示されていないが、このアレイは、他の回
路が存在するはずのシリコン基板などの基板上に形成す
ることができる。また、公差領域以外のＭＲＡＭの領域
では、ビット線とワード線との間に通常、絶縁材料の層
が位置する。
は、水平平面内の平行なワード線１、２、３として機能
する１組の導電線と、他の水平平面内の平行なビット線
４、５、６として機能する１組の導電線とを含む。上か
ら見たときに２組の線が交差するように、ビット線は異
なる方向に、たとえば、ワード線に対して直角に向けら
れている。図２に詳細に示す典型的なメモリ・セル９な
どのメモリ・セルは、線同士の間に垂直に間隔をあけた
交差領域内のワード線とビット線との各交差点に位置す
る。図１には３本のワード線と３本のビット線が示され
ているが、線の数は通常、これよりかなり多くなるだろ
う。メモリ・セル９は垂直スタックとして配置され、ダ
イオード７と磁気トンネル接合（「ＭＴＪ」）８とを含
むことができる。アレイの動作中、電流はセル９内を垂
直方向に流れる。電流がメモリ・セルを垂直に通ること
により、メモリ・セルが占有する表面積を非常に小さく
することができる。ワード線との接点、ＭＴＪ、ダイオ
ード、ビット線との接点は、いずれも同じ面積を占有す
る。図１には示されていないが、このアレイは、他の回
路が存在するはずのシリコン基板などの基板上に形成す
ることができる。また、公差領域以外のＭＲＡＭの領域
では、ビット線とワード線との間に通常、絶縁材料の層
が位置する。
【００２２】図２を参照して、メモリ・セル９の構造に
ついて詳細に説明する。メモリ・セル９は、ワード線３
（図１）上およびワード線に接触して形成されている。
メモリ・セル９は、ダイオード状デバイスの垂直スタッ
ク、たとえば、電気的に直列接続になっているシリコン
接合ダイオード７とＭＴＪ８とを含む。ダイオード７
は、ｎ型シリコン層１０とｐ型シリコン層１１とを含む
シリコン接合ダイオードである。ダイオードのｐ型シリ
コン層１１は、タングステン・スタッド１２を介してＭ
ＴＪ８に接続されている。ダイオードのｎ型シリコン層
１０はワード線３に接続されている。
ついて詳細に説明する。メモリ・セル９は、ワード線３
（図１）上およびワード線に接触して形成されている。
メモリ・セル９は、ダイオード状デバイスの垂直スタッ
ク、たとえば、電気的に直列接続になっているシリコン
接合ダイオード７とＭＴＪ８とを含む。ダイオード７
は、ｎ型シリコン層１０とｐ型シリコン層１１とを含む
シリコン接合ダイオードである。ダイオードのｐ型シリ
コン層１１は、タングステン・スタッド１２を介してＭ
ＴＪ８に接続されている。ダイオードのｎ型シリコン層
１０はワード線３に接続されている。
【００２３】ＭＴＪ８は、交互に積み重ねられた一連の
材料層で形成することができる。図２のＭＴＪ８は、Ｐ
ｔなどのテンプレート層１５と、パーマロイ（Ｎｉ−Ｆ
ｅ）などの初期強磁性層１６と、Ｍｎ−Ｆｅなどの反強
磁性層（ＡＦ）１８と、Ｃｏ、Ｆｅ、パーマロイなどの
一定または「固定」型の基準強磁性層（ＦＭＦ）２０
と、アルミナ（Ａｌ2Ｏ3）の薄いトンネル・バリア層２
２と、薄いＣｏ−Ｆｅとパーマロイとのサンドイッチな
どの柔らかい可変性「自由」強磁性層（ＦＭＳ）２４
と、Ｐｔなどの接点層２５とを含む。
材料層で形成することができる。図２のＭＴＪ８は、Ｐ
ｔなどのテンプレート層１５と、パーマロイ（Ｎｉ−Ｆ
ｅ）などの初期強磁性層１６と、Ｍｎ−Ｆｅなどの反強
磁性層（ＡＦ）１８と、Ｃｏ、Ｆｅ、パーマロイなどの
一定または「固定」型の基準強磁性層（ＦＭＦ）２０
と、アルミナ（Ａｌ2Ｏ3）の薄いトンネル・バリア層２
２と、薄いＣｏ−Ｆｅとパーマロイとのサンドイッチな
どの柔らかい可変性「自由」強磁性層（ＦＭＳ）２４
と、Ｐｔなどの接点層２５とを含む。
【００２４】自由層は、磁化容易軸（「ＥＡ」）という
磁化方向のための好ましい軸を有するように作成されて
いる。この磁化容易軸に沿った自由層の磁化方向として
２通りの方向が可能であり、これがメモリ・セルの２通
りの状態を定義する。対照的に、基準層は、その単一方
向異方性方向という好ましい磁化方向を１つだけ有する
ように作成することができ、この方向は自由層の磁化容
易軸に平行である。自由層の所望の磁化容易軸は、ＭＴ
Ｊの固有異方性とひずみ誘導異方性と形状異方性との組
合せによって設定される。図示のＭＴＪと自由層は、長
さがＬで幅がＷの矩形として作成することができ、Ｌは
Ｗより大きい（図２）。自由層の磁気モーメントは、Ｌ
方向に沿って整列される傾向がある。
磁化方向のための好ましい軸を有するように作成されて
いる。この磁化容易軸に沿った自由層の磁化方向として
２通りの方向が可能であり、これがメモリ・セルの２通
りの状態を定義する。対照的に、基準層は、その単一方
向異方性方向という好ましい磁化方向を１つだけ有する
ように作成することができ、この方向は自由層の磁化容
易軸に平行である。自由層の所望の磁化容易軸は、ＭＴ
Ｊの固有異方性とひずみ誘導異方性と形状異方性との組
合せによって設定される。図示のＭＴＪと自由層は、長
さがＬで幅がＷの矩形として作成することができ、Ｌは
Ｗより大きい（図２）。自由層の磁気モーメントは、Ｌ
方向に沿って整列される傾向がある。
【００２５】基準層の単一方向異方性方向は、初期強磁
性層１６上にＦｅ−Ｍｎ ＡＦ層１８を成長させること
によって設定され、初期強磁性層自体は、ＰｔまたはＣ
ｕまたはＴａなどのテンプレート層１５上で成長する。
テンプレート層１５は、初期強磁性層１６内に１１１の
結晶学的組織を誘導する。これらの層は、自由層の所望
の磁化容易軸に平行に向けられた磁界内に付着され、基
準層の所望の固有単一方向異方性方向を作成する。ある
いは、ＡＦ層は、ＡＦ材料の耐ブロッキング温度より高
い温度まで基板を加熱している間に前記磁化容易軸に平
行な十分な大きさの磁界内のテンプレート層上に付着す
ることもできる。この代替実施例では、初期強磁性層１
６は不要である。また、付着中の印加磁界方向に沿って
磁化を整列する磁気異方性を処理中に発生させるために
一定層の磁気ひずみを利用することも可能である。
性層１６上にＦｅ−Ｍｎ ＡＦ層１８を成長させること
によって設定され、初期強磁性層自体は、ＰｔまたはＣ
ｕまたはＴａなどのテンプレート層１５上で成長する。
テンプレート層１５は、初期強磁性層１６内に１１１の
結晶学的組織を誘導する。これらの層は、自由層の所望
の磁化容易軸に平行に向けられた磁界内に付着され、基
準層の所望の固有単一方向異方性方向を作成する。ある
いは、ＡＦ層は、ＡＦ材料の耐ブロッキング温度より高
い温度まで基板を加熱している間に前記磁化容易軸に平
行な十分な大きさの磁界内のテンプレート層上に付着す
ることもできる。この代替実施例では、初期強磁性層１
６は不要である。また、付着中の印加磁界方向に沿って
磁化を整列する磁気異方性を処理中に発生させるために
一定層の磁気ひずみを利用することも可能である。
【００２６】基準層とＡＦ層との間は交換結合になって
いるため、基準層の磁化方向は自由層の磁化方向より変
更するのが難しい。ビット線とワード線を通る電流によ
って印加された磁界の範囲内では、この実施例では基準
層の磁化方向は一定になるかまたは固定される。基準層
の形状異方性は、ＭＴＪの形状異方性に従うものであ
り、一定層の磁化方向の安定性を追加する。メモリ・セ
ルに書き込むために印加された磁界は、基準層の方向で
はなく、自由層の磁化方向を反転させるのに十分な大き
さである。したがって、一定層を磁化しても、ＭＲＡＭ
内のメモリ・セルの動作中に方向を変更することはな
い。
いるため、基準層の磁化方向は自由層の磁化方向より変
更するのが難しい。ビット線とワード線を通る電流によ
って印加された磁界の範囲内では、この実施例では基準
層の磁化方向は一定になるかまたは固定される。基準層
の形状異方性は、ＭＴＪの形状異方性に従うものであ
り、一定層の磁化方向の安定性を追加する。メモリ・セ
ルに書き込むために印加された磁界は、基準層の方向で
はなく、自由層の磁化方向を反転させるのに十分な大き
さである。したがって、一定層を磁化しても、ＭＲＡＭ
内のメモリ・セルの動作中に方向を変更することはな
い。
【００２７】アレイ動作中に、十分な大きさの電流がＭ
ＲＡＭの書込み線とビット線の両方を通過すると、書込
み線とビット線との交点で結合された電流の自己電磁界
は、励起された書込み線とビット線の交点に位置する単
一の特定のＭＴＪの自由層の磁化を回転させることにな
る。電流レベルは、結合された自己電磁界が自由層のス
イッチング磁界を超えるように設計されている。この自
己電磁界は、基準層の磁化を回転させるために必要な磁
界よりかなり小さくなるように設計されている。セル・
アレイ・アーキテクチャは、書込み電流がＭＴＪ自体を
通過しないように設計されている。メモリ・セルは、ダ
イオードとＭＴＪを通って基準層からトンネル接合バリ
アを通り自由層まで（またはその逆）センス電流を垂直
に通過させることによって読み取られる。Ａｌ2Ｏ3トン
ネル・バリアの抵抗はＡｌ2Ｏ3層の厚さに著しく依存
し、この層の厚さに応じてほぼ指数関数的に変化するの
で、これは、電流が主にＡｌ2Ｏ3トンネル・バリアを通
って垂直に流れることを意味する。Ａｌ2Ｏ3の厚さを増
加するにつれて電荷担体がバリアを通り抜ける確率は著
しく低下するので、接合部を通り抜ける唯一の担体は接
合層に対して垂直に移動するものになる。メモリ・セル
の状態は、書込み電流よりかなり小さいセンス電流がＭ
ＴＪを垂直に通過するときにメモリ・セルの抵抗を測定
することによって決まる。このセンス電流または読取り
電流の自己電磁界はごくわずかなので、メモリ・セルの
磁気状態に影響しない。電荷担体がトンネル・バリアを
通り抜ける確率は、自由層と基準層との磁気モーメント
の相対整列に依存する。トンネル電流はスピン偏極さ
れ、強磁性層の１つ、たとえば、一定層から伝わる電流
が主に１つのスピン・タイプ（強磁性層の磁化の配向に
応じて、スピン・アップまたはスピン・ダウン）の電子
から構成されることを意味する。電流のスピン偏極の程
度は、強磁性層とトンネル・バリアとの境界面にある強
磁性層を構成する磁性材料の電子バンド構造によって決
まる。したがって、第１の強磁性層トンネル・バリアは
スピン・フィルタとして動作する。電荷担体が通り抜け
る確率は、第２の強磁性層内の電流のスピン偏極と同じ
スピン偏極の電子状態が得られるかどうかに依存する。
通常、第２の強磁性層の磁気モーメントが第１の強磁性
層の磁気モーメントに整列されると、第２の強磁性層の
磁気モーメントが第１の強磁性層の磁気モーメントに逆
整列されたときより多くの電子状態が得られる。したが
って、電化担体のトンネル確率は、両方の層の磁気モー
メントが整列されたときに最高になり、磁気モーメント
が逆整列されたときに最低になる。整列でも逆整列でも
なく、モーメントが配置されたときに、トンネル確率は
中間値を取る。したがって、セルの電気抵抗は、両方の
強磁性層の電流のスピン偏極と電子状態の両方に依存す
る。その結果、自由層の２通りの磁化方向によって、メ
モリ・セルの２通りのビット状態（０または１）が明確
に定義される。
ＲＡＭの書込み線とビット線の両方を通過すると、書込
み線とビット線との交点で結合された電流の自己電磁界
は、励起された書込み線とビット線の交点に位置する単
一の特定のＭＴＪの自由層の磁化を回転させることにな
る。電流レベルは、結合された自己電磁界が自由層のス
イッチング磁界を超えるように設計されている。この自
己電磁界は、基準層の磁化を回転させるために必要な磁
界よりかなり小さくなるように設計されている。セル・
アレイ・アーキテクチャは、書込み電流がＭＴＪ自体を
通過しないように設計されている。メモリ・セルは、ダ
イオードとＭＴＪを通って基準層からトンネル接合バリ
アを通り自由層まで（またはその逆）センス電流を垂直
に通過させることによって読み取られる。Ａｌ2Ｏ3トン
ネル・バリアの抵抗はＡｌ2Ｏ3層の厚さに著しく依存
し、この層の厚さに応じてほぼ指数関数的に変化するの
で、これは、電流が主にＡｌ2Ｏ3トンネル・バリアを通
って垂直に流れることを意味する。Ａｌ2Ｏ3の厚さを増
加するにつれて電荷担体がバリアを通り抜ける確率は著
しく低下するので、接合部を通り抜ける唯一の担体は接
合層に対して垂直に移動するものになる。メモリ・セル
の状態は、書込み電流よりかなり小さいセンス電流がＭ
ＴＪを垂直に通過するときにメモリ・セルの抵抗を測定
することによって決まる。このセンス電流または読取り
電流の自己電磁界はごくわずかなので、メモリ・セルの
磁気状態に影響しない。電荷担体がトンネル・バリアを
通り抜ける確率は、自由層と基準層との磁気モーメント
の相対整列に依存する。トンネル電流はスピン偏極さ
れ、強磁性層の１つ、たとえば、一定層から伝わる電流
が主に１つのスピン・タイプ（強磁性層の磁化の配向に
応じて、スピン・アップまたはスピン・ダウン）の電子
から構成されることを意味する。電流のスピン偏極の程
度は、強磁性層とトンネル・バリアとの境界面にある強
磁性層を構成する磁性材料の電子バンド構造によって決
まる。したがって、第１の強磁性層トンネル・バリアは
スピン・フィルタとして動作する。電荷担体が通り抜け
る確率は、第２の強磁性層内の電流のスピン偏極と同じ
スピン偏極の電子状態が得られるかどうかに依存する。
通常、第２の強磁性層の磁気モーメントが第１の強磁性
層の磁気モーメントに整列されると、第２の強磁性層の
磁気モーメントが第１の強磁性層の磁気モーメントに逆
整列されたときより多くの電子状態が得られる。したが
って、電化担体のトンネル確率は、両方の層の磁気モー
メントが整列されたときに最高になり、磁気モーメント
が逆整列されたときに最低になる。整列でも逆整列でも
なく、モーメントが配置されたときに、トンネル確率は
中間値を取る。したがって、セルの電気抵抗は、両方の
強磁性層の電流のスピン偏極と電子状態の両方に依存す
る。その結果、自由層の２通りの磁化方向によって、メ
モリ・セルの２通りのビット状態（０または１）が明確
に定義される。
【００２８】本発明により、図６を参照すると、磁気デ
バイス１０９は、下にあるワード線１０３と交差ビット
線１０５（まとめて、刺激印加構造の形式例になってい
る）とによって形成される交差領域よりかなり長い、１
つまたは複数の（１０８ａ〜１０８ｆ）可変性または自
由磁気領域を含む。その好ましい一部分だけがワード線
１０３とビット線１０５とによって形成される交差領域
と交差するように可変性磁気領域（複数も可）を配置す
ることにより、ビット線とワード線による書込みサイク
ル中に、可変性領域（複数も可）の好ましい一部分だけ
が刺激される。図示の細長い可変性磁気領域（複数も
可）例の好ましい（たとえば、中心の）一部分だけに磁
気刺激を制限することにより、好ましい（たとえば、中
心の）一部分（複数も可）内の磁化パターンは確実かつ
均一に対向する２通りの磁化方向の一方を呈することに
なり、可変性領域１０８の両端に向かう潜在的に望まし
くない磁化パターンは使用されないかまたは完全に除去
され、したがって、デバイスのその後の書込みパフォー
マンスに影響しない。デバイスの安定性のためには、大
きいアスペクト比、たとえば、幅が１０分の１ミクロン
単位で長さがミクロン単位の自由領域を備えたデバイス
が望ましい。
バイス１０９は、下にあるワード線１０３と交差ビット
線１０５（まとめて、刺激印加構造の形式例になってい
る）とによって形成される交差領域よりかなり長い、１
つまたは複数の（１０８ａ〜１０８ｆ）可変性または自
由磁気領域を含む。その好ましい一部分だけがワード線
１０３とビット線１０５とによって形成される交差領域
と交差するように可変性磁気領域（複数も可）を配置す
ることにより、ビット線とワード線による書込みサイク
ル中に、可変性領域（複数も可）の好ましい一部分だけ
が刺激される。図示の細長い可変性磁気領域（複数も
可）例の好ましい（たとえば、中心の）一部分だけに磁
気刺激を制限することにより、好ましい（たとえば、中
心の）一部分（複数も可）内の磁化パターンは確実かつ
均一に対向する２通りの磁化方向の一方を呈することに
なり、可変性領域１０８の両端に向かう潜在的に望まし
くない磁化パターンは使用されないかまたは完全に除去
され、したがって、デバイスのその後の書込みパフォー
マンスに影響しない。デバイスの安定性のためには、大
きいアスペクト比、たとえば、幅が１０分の１ミクロン
単位で長さがミクロン単位の自由領域を備えたデバイス
が望ましい。
【００２９】ワード線／ビット線の組合せを励起したと
きにその好ましい中心部分（複数も可）が確実に磁化の
反転を開始するように、可変性磁気領域（複数も可）
は、十分長いものでなければならない。これがおそらく
最も完璧なリソグラフィ定義領域であり、有害な壁また
はその他の微小磁性構造がこの領域内に一切存在しそう
もないので、反転プロセスは、所与のデバイスについて
デバイスごとに高度に反復可能なものでなければならな
い。
きにその好ましい中心部分（複数も可）が確実に磁化の
反転を開始するように、可変性磁気領域（複数も可）
は、十分長いものでなければならない。これがおそらく
最も完璧なリソグラフィ定義領域であり、有害な壁また
はその他の微小磁性構造がこの領域内に一切存在しそう
もないので、反転プロセスは、所与のデバイスについて
デバイスごとに高度に反復可能なものでなければならな
い。
【００３０】その対向する２通りの磁化方向間でデバイ
スを変化させることは、ワード線上に硬軸磁界を印加
し、続いてビット線上にパルス磁界を印加することによ
って行うことができる。磁化を上に回転させることによ
り、接合端部に向かって掃引する１対の壁が形成され
る。この壁は可変性領域の端部に向かって掃引すると消
滅し、したがって、複数の壁の「ワインドアップ」が最
小限になることが予想される。このタイプのデバイスの
スイッチング時間の推定値は、数ナノ秒でプロセス全体
が完了することを示している。
スを変化させることは、ワード線上に硬軸磁界を印加
し、続いてビット線上にパルス磁界を印加することによ
って行うことができる。磁化を上に回転させることによ
り、接合端部に向かって掃引する１対の壁が形成され
る。この壁は可変性領域の端部に向かって掃引すると消
滅し、したがって、複数の壁の「ワインドアップ」が最
小限になることが予想される。このタイプのデバイスの
スイッチング時間の推定値は、数ナノ秒でプロセス全体
が完了することを示している。
【００３１】図６には、６つの個別の自由または可変性
領域１０８ａ〜１０８ｆ（ならびに、それによる６つの
個別のトンネル接合）が示されているが、当業者であれ
ば、本発明は単一の可変性領域または任意の数の可変性
領域に及び、それが１つの磁気デバイスを形成すること
が分かるだろう。「MAGNETIC MEMORY DEVICES HAVINGMU
LTIPLE MAGNETIC TUNNEL JUNCTIONS THEREIN」という名
称の同時出願の米国特許出願で述べたように、各デバイ
スで複数の磁気トンネル接合を使用することにより、所
与の利点が得られる。このような利点としては、このよ
うなデバイスのアレイ全体を通る応答の予測精度を含
む。複数の可変性領域はこの手法を使用して所与の状態
にほぼ同時に変化可能であり、すなわち、いずれも変化
しない可能性があるが、その全体的な平均状態によって
アレイを通る応答の予測精度が得られる。
領域１０８ａ〜１０８ｆ（ならびに、それによる６つの
個別のトンネル接合）が示されているが、当業者であれ
ば、本発明は単一の可変性領域または任意の数の可変性
領域に及び、それが１つの磁気デバイスを形成すること
が分かるだろう。「MAGNETIC MEMORY DEVICES HAVINGMU
LTIPLE MAGNETIC TUNNEL JUNCTIONS THEREIN」という名
称の同時出願の米国特許出願で述べたように、各デバイ
スで複数の磁気トンネル接合を使用することにより、所
与の利点が得られる。このような利点としては、このよ
うなデバイスのアレイ全体を通る応答の予測精度を含
む。複数の可変性領域はこの手法を使用して所与の状態
にほぼ同時に変化可能であり、すなわち、いずれも変化
しない可能性があるが、その全体的な平均状態によって
アレイを通る応答の予測精度が得られる。
【００３２】図７および図８は、可変性磁気領域例１０
８ａ内の２通りのそれぞれ対向する磁化方向を示してい
る。磁化容易軸（「ＥＡ」）はこれらの領域の縦軸に沿
って存在し、図示の通り、この領域の好ましい中心部分
例は２通りの対向する磁化状態の一方を均一に呈する。
８ａ内の２通りのそれぞれ対向する磁化方向を示してい
る。磁化容易軸（「ＥＡ」）はこれらの領域の縦軸に沿
って存在し、図示の通り、この領域の好ましい中心部分
例は２通りの対向する磁化状態の一方を均一に呈する。
【００３３】また、図７および図８には、細長い可変性
領域１０８ａの各端部に存在する可能性のある磁化パタ
ーンも示されている。対向する磁化方向が領域の中心部
分に存在するにもかかわらず、領域の両端部は、引き続
きその中心部分の磁化方向とは無関係の、共通の（たと
えば、垂直の）磁化方向を有する可能性がある。本発明
の原理によれば、細長い磁気領域の両端部は、磁化容易
軸に対して直交するこの方向にこのように磁化を整列す
るために、故意にバイアスをかけることができる。この
結果は単に、可変性領域への結合によって好ましい直交
方向を誘導するように磁気トンネル接合の基準領域を磁
化容易軸に対して所定の角度に設定することによって達
成することができる。同様の結果は、近くに付着させた
一定の磁化ソースを使用することによって達成すること
ができる。この技法は図７および図８に示すが、同図で
は、この共通の磁化方向を維持するために細長い領域の
両端部に硬質磁石の例１６０ａ〜１６０ｄまたは１６２
ａ〜１６２ｂが配置されている。また、反強磁性層への
交換結合も使用することができる。このようなバイアス
配置から得られる利点は、領域の両端部に向かう「ワイ
ンドアップ」または有害な磁化パターンを発生せずに、
可変性磁気領域の好ましい中心部分の反転を実施できる
ことである。
領域１０８ａの各端部に存在する可能性のある磁化パタ
ーンも示されている。対向する磁化方向が領域の中心部
分に存在するにもかかわらず、領域の両端部は、引き続
きその中心部分の磁化方向とは無関係の、共通の（たと
えば、垂直の）磁化方向を有する可能性がある。本発明
の原理によれば、細長い磁気領域の両端部は、磁化容易
軸に対して直交するこの方向にこのように磁化を整列す
るために、故意にバイアスをかけることができる。この
結果は単に、可変性領域への結合によって好ましい直交
方向を誘導するように磁気トンネル接合の基準領域を磁
化容易軸に対して所定の角度に設定することによって達
成することができる。同様の結果は、近くに付着させた
一定の磁化ソースを使用することによって達成すること
ができる。この技法は図７および図８に示すが、同図で
は、この共通の磁化方向を維持するために細長い領域の
両端部に硬質磁石の例１６０ａ〜１６０ｄまたは１６２
ａ〜１６２ｂが配置されている。また、反強磁性層への
交換結合も使用することができる。このようなバイアス
配置から得られる利点は、領域の両端部に向かう「ワイ
ンドアップ」または有害な磁化パターンを発生せずに、
可変性磁気領域の好ましい中心部分の反転を実施できる
ことである。
【００３４】本発明の原理は、単独で使用するか、また
は同時出願の米国特許出願に開示された他の原理と組み
合わせて使用することができる。たとえば、磁気抵抗電
気相互作用を可変性磁気領域の好ましい一部分、たとえ
ば、ビット線／ワード線の下に制限することにより、ヒ
ステリシス・ループの改善を達成することができる。好
ましい領域への相互作用の限定は、酸化アルミニウムを
付着する前にトンネル領域をマスキングすることを含む
か、または部分酸化アルミニウム・バリア内に酸素分子
を注入することにより、「LIMITING MAGNETORESISTIVE
ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A
CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES」
という名称の米国特許出願の原理によって達成すること
ができる。
は同時出願の米国特許出願に開示された他の原理と組み
合わせて使用することができる。たとえば、磁気抵抗電
気相互作用を可変性磁気領域の好ましい一部分、たとえ
ば、ビット線／ワード線の下に制限することにより、ヒ
ステリシス・ループの改善を達成することができる。好
ましい領域への相互作用の限定は、酸化アルミニウムを
付着する前にトンネル領域をマスキングすることを含む
か、または部分酸化アルミニウム・バリア内に酸素分子
を注入することにより、「LIMITING MAGNETORESISTIVE
ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A
CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES」
という名称の米国特許出願の原理によって達成すること
ができる。
【００３５】さらに、非対称または複数接合部のアレイ
（たとえば、平行に配置したもの）を使用すると、「MA
GNETIC MEMORY DEVICES HAVING MULTIPLE MAGNETIC TUN
NELJUNCTIONS THEREIN」および「INTENTIONAL ASYMMETR
Y IMPOSED DURING FABRICATION AND/OR ACCESS OF MAGN
ETIC TUNNEL JUNCTION DEVICES」という名称の前記米国
特許出願に開示された非対称セル配置および刺激手法に
より、製造上の変動を低減し、スイッチング磁界のエン
ジニアリングを見込むことができる。
（たとえば、平行に配置したもの）を使用すると、「MA
GNETIC MEMORY DEVICES HAVING MULTIPLE MAGNETIC TUN
NELJUNCTIONS THEREIN」および「INTENTIONAL ASYMMETR
Y IMPOSED DURING FABRICATION AND/OR ACCESS OF MAGN
ETIC TUNNEL JUNCTION DEVICES」という名称の前記米国
特許出願に開示された非対称セル配置および刺激手法に
より、製造上の変動を低減し、スイッチング磁界のエン
ジニアリングを見込むことができる。
【００３６】さらに、必要な反転磁界をさらに調整する
ため、基準層および可変性磁気層の一方または両方は、
２つの磁気層が薄い金属層によって著しく反強磁性結合
されている逆平行構造を含むことができる。このような
逆方向固定は、安定した磁気状態を達成するために必要
なアスペクト比も低減することができる。
ため、基準層および可変性磁気層の一方または両方は、
２つの磁気層が薄い金属層によって著しく反強磁性結合
されている逆平行構造を含むことができる。このような
逆方向固定は、安定した磁気状態を達成するために必要
なアスペクト比も低減することができる。
【００３７】細長い接合アスペクト比はメモリ・アレイ
密度に悪影響を及ぼす可能性があるが、より大きい記録
密度を得るために接合部を互いにかみ合わせることが可
能である。このような配置は図９に示すが、同図では、
磁気メモリ・アレイを形成するためにトンネル接合デバ
イスが配置されている複数の交差領域を形成するワード
線２０１〜２０３とビット線２０４〜２０６が示されて
いる。個々のセル（たとえば、セル２０９）は、ビット
線とワード線が配置された平面に対して平行な平面内で
ある程度の重なりが得られるように、そのそれぞれの交
差ビット線とワード線に対して所定の角度に向けること
ができる。あるいは、すべてのデバイスの局所直交性を
維持しながら密度を増加するように、ビット線またはワ
ード線をジグザグのパターンに形成することができる。
（本発明の「交差線」は垂直に交差する必要はない、す
なわち、任意の角度、たとえば、４５°で交差すること
もできる。）
密度に悪影響を及ぼす可能性があるが、より大きい記録
密度を得るために接合部を互いにかみ合わせることが可
能である。このような配置は図９に示すが、同図では、
磁気メモリ・アレイを形成するためにトンネル接合デバ
イスが配置されている複数の交差領域を形成するワード
線２０１〜２０３とビット線２０４〜２０６が示されて
いる。個々のセル（たとえば、セル２０９）は、ビット
線とワード線が配置された平面に対して平行な平面内で
ある程度の重なりが得られるように、そのそれぞれの交
差ビット線とワード線に対して所定の角度に向けること
ができる。あるいは、すべてのデバイスの局所直交性を
維持しながら密度を増加するように、ビット線またはワ
ード線をジグザグのパターンに形成することができる。
（本発明の「交差線」は垂直に交差する必要はない、す
なわち、任意の角度、たとえば、４５°で交差すること
もできる。）
【００３８】メモリ・アレイ内のセルのパターンの密度
は、磁化容易軸方向の可変性磁気領域（複数も可）の長
さに依存する。この長さは、線が接合部に印加する磁界
の範囲に依存する。一般に、可変性磁気領域は、ビット
線の幅のほぼ３倍程度またはそれ以上の長さにする必要
がある。したがって、デバイス密度を維持するために
は、それでも必要なスイッチング磁界を生成できる、最
小限のビット線幅を使用することが望ましい場合があ
る。
は、磁化容易軸方向の可変性磁気領域（複数も可）の長
さに依存する。この長さは、線が接合部に印加する磁界
の範囲に依存する。一般に、可変性磁気領域は、ビット
線の幅のほぼ３倍程度またはそれ以上の長さにする必要
がある。したがって、デバイス密度を維持するために
は、それでも必要なスイッチング磁界を生成できる、最
小限のビット線幅を使用することが望ましい場合があ
る。
【００３９】ビット線幅を最小限にするための可能な手
法の１つを図１０に示すが、同図では、ワード線３０３
とビット線の一部分３０５との間に磁気デバイス３０９
が配置されている。ビット線の一部分３０５は、ハイブ
リッドＥビーム／光学リソグラフィ手法を使用して、ビ
ット線の一部分３２５ａ〜３２５ｂから「細くなってい
る」。この幾何学的配置は、完全Ｅビーム露光を必要と
せず、デバイス・サイズを収縮するという利点を有する
だろう。
法の１つを図１０に示すが、同図では、ワード線３０３
とビット線の一部分３０５との間に磁気デバイス３０９
が配置されている。ビット線の一部分３０５は、ハイブ
リッドＥビーム／光学リソグラフィ手法を使用して、ビ
ット線の一部分３２５ａ〜３２５ｂから「細くなってい
る」。この幾何学的配置は、完全Ｅビーム露光を必要と
せず、デバイス・サイズを収縮するという利点を有する
だろう。
【００４０】所与のセル内の接合部を定義する正規格子
状構造を作成するための既知の方法を使用して、その中
の磁気領域を書込みリソグラフィ長スケールに対して非
常に小さいものにすることができる。一例として、２通
りの妨害ビームを使用してフォトレジストを露光し、続
いて従来の露光を使用する第２のフォトレジスト・ステ
ップを行い、各セル内の接合領域を定義して、磁気領域
の一次元格子を作成することができる。前記の米国特許
および同時出願の特許出願に開示したものなどの追加の
作成方法も使用可能である。
状構造を作成するための既知の方法を使用して、その中
の磁気領域を書込みリソグラフィ長スケールに対して非
常に小さいものにすることができる。一例として、２通
りの妨害ビームを使用してフォトレジストを露光し、続
いて従来の露光を使用する第２のフォトレジスト・ステ
ップを行い、各セル内の接合領域を定義して、磁気領域
の一次元格子を作成することができる。前記の米国特許
および同時出願の特許出願に開示したものなどの追加の
作成方法も使用可能である。
【００４１】明瞭にするため、図６〜図１０では可変性
磁気領域だけを示すが、当業者であれば、図１および図
２に示す他の促進構造の一部または全部が存在すること
が分かるだろう。個別の各可変性磁気領域ごとに別々の
トンネル領域と基準磁気領域を設けるか、または単一の
凝集トンネル層と一定層を使用して複数の可変性領域を
サポートすることができる。このような構造について
は、「MAGNETIC MEMORYDEVICES HAVING MULTIPLE MAGNE
TIC TUNNEL JUNCTIONS THEREIN」という名称の前記米国
特許出願に記載されている。
磁気領域だけを示すが、当業者であれば、図１および図
２に示す他の促進構造の一部または全部が存在すること
が分かるだろう。個別の各可変性磁気領域ごとに別々の
トンネル領域と基準磁気領域を設けるか、または単一の
凝集トンネル層と一定層を使用して複数の可変性領域を
サポートすることができる。このような構造について
は、「MAGNETIC MEMORYDEVICES HAVING MULTIPLE MAGNE
TIC TUNNEL JUNCTIONS THEREIN」という名称の前記米国
特許出願に記載されている。
【００４２】ここでは、主にＭＲＡＭ内の磁気トンネル
接合デバイスに関連して本発明を開示したが、本明細書
の改善策は、一般に、論理デバイスなどを含む、刺激印
加構造を使用する書込みを可変性磁気領域が必要とする
ような磁気デバイスに適用可能である。
接合デバイスに関連して本発明を開示したが、本明細書
の改善策は、一般に、論理デバイスなどを含む、刺激印
加構造を使用する書込みを可変性磁気領域が必要とする
ような磁気デバイスに適用可能である。
【００４３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４４】（１）印加された磁気刺激に応じて２通り
の磁気状態のそれぞれに変化可能な第１の磁気領域と、
前記第１の磁気領域の好ましい一部分だけに前記磁気刺
激を印加するために、前記第１の磁気領域に対して配置
された磁気印加構造とを含む、磁気デバイス。 （２）前記第１の磁気領域を含み、それに印加された前
記磁気刺激に応じて前記２通りの磁気状態のそれぞれに
ほぼ同時に変化可能な複数の第１の磁気領域をさらに含
み、前記磁気印加構造が、前記複数の第１の磁気領域の
それぞれの好ましい一部分だけに前記磁気刺激を印加す
るために、前記複数の第１の磁気領域に対して配置され
ている、上記（１）に記載の磁気デバイス。 （３）前記複数の第１の磁気領域が、前記磁気刺激を印
加したときにそれぞれの第１の磁気領域内の磁気パター
ンが前記２通りの磁気状態のそれぞれにほぼ同時に変化
するように配置されている、上記（２）に記載の磁気デ
バイス。 （４）前記複数の第１の磁気領域のそれぞれが、他の第
１の磁気領域に対して平行に配置された細長い領域を含
む、上記（３）に記載の磁気デバイス。 （５）前記刺激印加構造が、第１の線と、交差する第２
の線とを含み、前記線の少なくとも一方の一部分が、前
記複数の第１の磁気領域の縦寸法より小さい横寸法を有
し、そのそれぞれの好ましい一部分だけに前記磁気刺激
を印加するために、前記線の前記少なくとも一方の前記
一部分が、前記それぞれの好ましい一部分に最も近い前
記複数の第１の磁気領域と交差する、上記（２）に記載
の磁気デバイス。 （６）磁気メモリと組み合わせて、前記磁気デバイスが
前記磁気メモリ内の磁気メモリ・セルを含み、複数の交
差領域を形成する、前記第１および第２の線をそれぞれ
含む、第１および第２の複数の交差線と、それぞれが複
数の交差領域のそれぞれ１つに配置され、そのそれぞれ
の交差領域を形成するそれぞれの交差線によってアクセ
スされ、前記磁気メモリ・セルを含む、複数の磁気メモ
リ・セルとを含む、上記（５）に記載の磁気デバイス。 （７）前記第１の磁気領域が細長い、上記（１）に記載
の磁気デバイス。 （８）前記刺激印加構造が、第１の線と、交差する第２
の線とを含み、前記線の少なくとも一方が前記第１の磁
気領域の縦寸法より小さい横寸法を有し、その好ましい
一部分だけに前記磁気刺激を印加するために、前記好ま
しい一部分に最も近い前記第１の磁気領域と交差する、
上記（７）に記載の磁気デバイス。 （９）磁気メモリと組み合わせて、前記磁気デバイスが
前記磁気メモリ内の磁気メモリ・セルを含み、複数の交
差領域を形成する、前記第１および第２の線をそれぞれ
含む、第１および第２の複数の交差線と、それぞれが複
数の交差領域のそれぞれ１つに配置され、そのそれぞれ
の交差領域を形成するそれぞれの交差線によってアクセ
スされ、前記磁気メモリ・セルを含む、複数の磁気メモ
リ・セルとを含む、上記（８）に記載の磁気デバイス。 （１０）前記第１および第２の線が垂直に交差して、そ
の間に交差領域を形成し、前記第１の磁気領域が前記第
１または第２の線のいずれかに対して平行ではない前記
交差領域を通って交差する、上記（８）に記載の磁気デ
バイス。 （１１）磁気メモリと組み合わせて、前記磁気デバイス
が前記磁気メモリ内の磁気メモリ・セルを含み、複数の
交差領域を形成する、前記第１および第２の線をそれぞ
れ含む、第１および第２の複数の交差線と、それぞれが
複数の交差領域のそれぞれ１つに配置され、そのそれぞ
れの交差領域を形成するそれぞれの交差線によってアク
セスされ、前記磁気メモリ・セルを含む、複数の磁気メ
モリ・セルとを含み、前記複数の磁気メモリ・セルの前
記第１の磁気領域のそれぞれが、そのそれぞれの交差領
域を形成するそれぞれの交差線のいずれかに対して平行
ではない前記それぞれの交差領域を通って交差する、上
記（１０）に記載の磁気デバイス。 （１２）前記第１の磁気領域が、前記第１および第２の
複数の交差線が形成される平面に対して平行な平面内の
前記磁気メモリ全体にわたって互いにかみ合わされ、そ
れにより、メモリ密度を改善する、上記（１１）に記載
の磁気デバイス。 （１３）前記第１の磁気領域が細長く、前記少なくとも
２通りの磁気状態が、前記第１の領域の縦軸の中心部分
に沿って実質的に対向する磁化方向を含み、前記実質的
に対向する２通りの磁化方向が前記細長い第１の磁気領
域のそれぞれの端部で共通の磁化方向に発展する、上記
（１）に記載の磁気デバイス。 （１４）前記細長い第１の磁気領域が、前記第１の磁気
領域がその中心部分で実質的に対向する２通りの磁化方
向のいずれか一方を呈することができるようにしなが
ら、そのそれぞれの端部で前記共通の磁化方向を維持す
るように形成される、上記（１３）に記載の磁気デバイ
ス。 （１５）前記第１の磁気領域がその中心部分で実質的に
対向する２通りの磁化方向のいずれか一方を呈すること
ができるようにしながら、前記細長い第１の磁気領域の
それぞれの端部で前記共通の磁化方向を維持するよう
に、前記細長い第１の磁気領域のそれぞれの端部に配置
された、少なくとも１つの固定磁化ソースをさらに含
む、上記（１４）に記載の磁気デバイス。 （１６）前記共通の磁化方向が、第１および第２の磁化
方向の両方に対して直交する、上記（１３）に記載の磁
気デバイス。 （１７）２通りの磁気状態のそれぞれに変化可能な第１
の磁気領域を有する磁気デバイスに前記２通りの磁気状
態の一方を書き込むための方法であって、前記第１の磁
気領域の好ましい一部分だけに磁気書込み刺激を印加す
るステップを含む方法。 （１８）前記第１の磁気領域の前記好ましい一部分が、
前記２通りの磁気状態のそれぞれが互いに反対方向にな
ると確実に予測できる領域を含む、上記（１７）に記載
の方法。 （１９）前記第１の磁気領域が細長く、前記第１の磁気
領域の前記好ましい一部分がその中心部分を含み、前記
細長い第１の磁気領域の前記中心部分の対向する２通り
の磁化方向が前記細長い第１の磁気領域のそれぞれの端
部で共通の磁化方向に発展する、上記（１８）に記載の
方法。 （２０）前記印加ステップが、その残りの部分ではな
く、前記第１の磁気領域の好ましい一部分だけに前記磁
気書込み刺激を印加するために配置された磁気印加構造
を使用することを含む、上記（１７）に記載の方法。 （２１）磁気メモリ内の磁気メモリ・セルにアクセスす
るための方法であって、上記（１７）に記載の磁気デバ
イスに２通りの磁気状態の一方を書き込むための方法を
含み、前記磁気デバイスが前記磁気メモリ・セルを含む
方法。 （２２）磁気デバイスを形成するための方法であって、
それに印加された磁気刺激に応じて２通りの磁気状態の
それぞれに変化可能な第１の磁気領域を形成するステッ
プと、それにより前記第１の磁気領域の好ましい一部分
だけに前記磁気刺激が印加されるように、前記第１の磁
気領域に最も近い磁気印加構造を形成するステップとを
含む方法。 （２３）前記第１の磁気領域を形成するステップが、細
長くなるように前記第１の磁気領域を形成することを含
み、前記第１の磁気領域の前記好ましい一部分が前記細
長い第１の磁気領域の中心部分を含む、上記（２２）に
記載の方法。 （２４）前記刺激印加構造を形成するステップが、前記
磁気刺激を印加するための少なくとも１本の線を形成す
ることを含み、前記線が前記第１の磁気領域と交差し、
前記少なくとも１本の線が前記第１の磁気領域の前記好
ましい中心部分だけに前記磁気刺激を印加するように、
前記第１の磁気領域の縦寸法より小さい横寸法を有す
る、上記（２３）に記載の方法。 （２５）前記第１の磁気領域を含み、第１の２通りの磁
気状態のそれぞれに変化可能であり、前記２通りの磁気
状態のそれぞれにほぼ同時に変化可能な複数の磁気領域
を形成するステップをさらに含む、上記（２２）に記載
の方法。 （２６）前記複数の第１の磁気領域を形成するステップ
が、細長くなるように前記複数の第１の磁気領域のそれ
ぞれを形成することを含む、上記（２５）に記載の方
法。 （２７）前記刺激印加構造を形成するステップが、第１
および第２の交差線を形成して、交差領域を形成するこ
とを含み、前記第１の磁気領域を形成するステップが、
前記第１および第２の交差線の間の前記交差領域内に前
記第１の磁気領域を形成することを含む、上記（２２）
に記載の方法。 （２８）前記第１の磁気領域を形成するステップが、そ
の間に前記第１の磁気領域が形成される交差領域を形成
する前記第１および第２の交差線の少なくとも一方の横
寸法よりその縦寸法が大きくなるように、細長くなるよ
うに前記第１の磁気領域を形成することを含む、上記
（２７）に記載の方法。 （２９）前記第１の磁気領域を形成するステップが、細
長くなるように前記第１の磁気領域を形成することを含
み、前記２通りの磁気状態のそれぞれが、前記細長い第
１の磁気領域の縦軸の中心部分に沿った対向する磁化方
向を含み、前記対向する磁化方向が、前記細長い第１の
磁気領域のそれぞれの端部で共通の磁化方向に発展す
る、上記（２２）に記載の方法。 （３０）その中心部分で前記対向する磁化方向のいずれ
か一方を呈することができるという前記第１の磁気領域
の能力に悪い影響を与えずに、その少なくとも１つの端
部で前記共通の磁化方向を維持するように、前記細長い
第１の磁気領域のそれぞれの端部の少なくとも一方に故
意にバイアスをかけるステップをさらに含む、上記（２
９）に記載の方法。 （３１）前記故意にバイアスをかけるステップが、前記
細長い第１の磁気領域の少なくとも１つの端部で少なく
とも１つの固定磁化ソースを印加することを含む、上記
（３０）に記載の方法。
の磁気状態のそれぞれに変化可能な第１の磁気領域と、
前記第１の磁気領域の好ましい一部分だけに前記磁気刺
激を印加するために、前記第１の磁気領域に対して配置
された磁気印加構造とを含む、磁気デバイス。 （２）前記第１の磁気領域を含み、それに印加された前
記磁気刺激に応じて前記２通りの磁気状態のそれぞれに
ほぼ同時に変化可能な複数の第１の磁気領域をさらに含
み、前記磁気印加構造が、前記複数の第１の磁気領域の
それぞれの好ましい一部分だけに前記磁気刺激を印加す
るために、前記複数の第１の磁気領域に対して配置され
ている、上記（１）に記載の磁気デバイス。 （３）前記複数の第１の磁気領域が、前記磁気刺激を印
加したときにそれぞれの第１の磁気領域内の磁気パター
ンが前記２通りの磁気状態のそれぞれにほぼ同時に変化
するように配置されている、上記（２）に記載の磁気デ
バイス。 （４）前記複数の第１の磁気領域のそれぞれが、他の第
１の磁気領域に対して平行に配置された細長い領域を含
む、上記（３）に記載の磁気デバイス。 （５）前記刺激印加構造が、第１の線と、交差する第２
の線とを含み、前記線の少なくとも一方の一部分が、前
記複数の第１の磁気領域の縦寸法より小さい横寸法を有
し、そのそれぞれの好ましい一部分だけに前記磁気刺激
を印加するために、前記線の前記少なくとも一方の前記
一部分が、前記それぞれの好ましい一部分に最も近い前
記複数の第１の磁気領域と交差する、上記（２）に記載
の磁気デバイス。 （６）磁気メモリと組み合わせて、前記磁気デバイスが
前記磁気メモリ内の磁気メモリ・セルを含み、複数の交
差領域を形成する、前記第１および第２の線をそれぞれ
含む、第１および第２の複数の交差線と、それぞれが複
数の交差領域のそれぞれ１つに配置され、そのそれぞれ
の交差領域を形成するそれぞれの交差線によってアクセ
スされ、前記磁気メモリ・セルを含む、複数の磁気メモ
リ・セルとを含む、上記（５）に記載の磁気デバイス。 （７）前記第１の磁気領域が細長い、上記（１）に記載
の磁気デバイス。 （８）前記刺激印加構造が、第１の線と、交差する第２
の線とを含み、前記線の少なくとも一方が前記第１の磁
気領域の縦寸法より小さい横寸法を有し、その好ましい
一部分だけに前記磁気刺激を印加するために、前記好ま
しい一部分に最も近い前記第１の磁気領域と交差する、
上記（７）に記載の磁気デバイス。 （９）磁気メモリと組み合わせて、前記磁気デバイスが
前記磁気メモリ内の磁気メモリ・セルを含み、複数の交
差領域を形成する、前記第１および第２の線をそれぞれ
含む、第１および第２の複数の交差線と、それぞれが複
数の交差領域のそれぞれ１つに配置され、そのそれぞれ
の交差領域を形成するそれぞれの交差線によってアクセ
スされ、前記磁気メモリ・セルを含む、複数の磁気メモ
リ・セルとを含む、上記（８）に記載の磁気デバイス。 （１０）前記第１および第２の線が垂直に交差して、そ
の間に交差領域を形成し、前記第１の磁気領域が前記第
１または第２の線のいずれかに対して平行ではない前記
交差領域を通って交差する、上記（８）に記載の磁気デ
バイス。 （１１）磁気メモリと組み合わせて、前記磁気デバイス
が前記磁気メモリ内の磁気メモリ・セルを含み、複数の
交差領域を形成する、前記第１および第２の線をそれぞ
れ含む、第１および第２の複数の交差線と、それぞれが
複数の交差領域のそれぞれ１つに配置され、そのそれぞ
れの交差領域を形成するそれぞれの交差線によってアク
セスされ、前記磁気メモリ・セルを含む、複数の磁気メ
モリ・セルとを含み、前記複数の磁気メモリ・セルの前
記第１の磁気領域のそれぞれが、そのそれぞれの交差領
域を形成するそれぞれの交差線のいずれかに対して平行
ではない前記それぞれの交差領域を通って交差する、上
記（１０）に記載の磁気デバイス。 （１２）前記第１の磁気領域が、前記第１および第２の
複数の交差線が形成される平面に対して平行な平面内の
前記磁気メモリ全体にわたって互いにかみ合わされ、そ
れにより、メモリ密度を改善する、上記（１１）に記載
の磁気デバイス。 （１３）前記第１の磁気領域が細長く、前記少なくとも
２通りの磁気状態が、前記第１の領域の縦軸の中心部分
に沿って実質的に対向する磁化方向を含み、前記実質的
に対向する２通りの磁化方向が前記細長い第１の磁気領
域のそれぞれの端部で共通の磁化方向に発展する、上記
（１）に記載の磁気デバイス。 （１４）前記細長い第１の磁気領域が、前記第１の磁気
領域がその中心部分で実質的に対向する２通りの磁化方
向のいずれか一方を呈することができるようにしなが
ら、そのそれぞれの端部で前記共通の磁化方向を維持す
るように形成される、上記（１３）に記載の磁気デバイ
ス。 （１５）前記第１の磁気領域がその中心部分で実質的に
対向する２通りの磁化方向のいずれか一方を呈すること
ができるようにしながら、前記細長い第１の磁気領域の
それぞれの端部で前記共通の磁化方向を維持するよう
に、前記細長い第１の磁気領域のそれぞれの端部に配置
された、少なくとも１つの固定磁化ソースをさらに含
む、上記（１４）に記載の磁気デバイス。 （１６）前記共通の磁化方向が、第１および第２の磁化
方向の両方に対して直交する、上記（１３）に記載の磁
気デバイス。 （１７）２通りの磁気状態のそれぞれに変化可能な第１
の磁気領域を有する磁気デバイスに前記２通りの磁気状
態の一方を書き込むための方法であって、前記第１の磁
気領域の好ましい一部分だけに磁気書込み刺激を印加す
るステップを含む方法。 （１８）前記第１の磁気領域の前記好ましい一部分が、
前記２通りの磁気状態のそれぞれが互いに反対方向にな
ると確実に予測できる領域を含む、上記（１７）に記載
の方法。 （１９）前記第１の磁気領域が細長く、前記第１の磁気
領域の前記好ましい一部分がその中心部分を含み、前記
細長い第１の磁気領域の前記中心部分の対向する２通り
の磁化方向が前記細長い第１の磁気領域のそれぞれの端
部で共通の磁化方向に発展する、上記（１８）に記載の
方法。 （２０）前記印加ステップが、その残りの部分ではな
く、前記第１の磁気領域の好ましい一部分だけに前記磁
気書込み刺激を印加するために配置された磁気印加構造
を使用することを含む、上記（１７）に記載の方法。 （２１）磁気メモリ内の磁気メモリ・セルにアクセスす
るための方法であって、上記（１７）に記載の磁気デバ
イスに２通りの磁気状態の一方を書き込むための方法を
含み、前記磁気デバイスが前記磁気メモリ・セルを含む
方法。 （２２）磁気デバイスを形成するための方法であって、
それに印加された磁気刺激に応じて２通りの磁気状態の
それぞれに変化可能な第１の磁気領域を形成するステッ
プと、それにより前記第１の磁気領域の好ましい一部分
だけに前記磁気刺激が印加されるように、前記第１の磁
気領域に最も近い磁気印加構造を形成するステップとを
含む方法。 （２３）前記第１の磁気領域を形成するステップが、細
長くなるように前記第１の磁気領域を形成することを含
み、前記第１の磁気領域の前記好ましい一部分が前記細
長い第１の磁気領域の中心部分を含む、上記（２２）に
記載の方法。 （２４）前記刺激印加構造を形成するステップが、前記
磁気刺激を印加するための少なくとも１本の線を形成す
ることを含み、前記線が前記第１の磁気領域と交差し、
前記少なくとも１本の線が前記第１の磁気領域の前記好
ましい中心部分だけに前記磁気刺激を印加するように、
前記第１の磁気領域の縦寸法より小さい横寸法を有す
る、上記（２３）に記載の方法。 （２５）前記第１の磁気領域を含み、第１の２通りの磁
気状態のそれぞれに変化可能であり、前記２通りの磁気
状態のそれぞれにほぼ同時に変化可能な複数の磁気領域
を形成するステップをさらに含む、上記（２２）に記載
の方法。 （２６）前記複数の第１の磁気領域を形成するステップ
が、細長くなるように前記複数の第１の磁気領域のそれ
ぞれを形成することを含む、上記（２５）に記載の方
法。 （２７）前記刺激印加構造を形成するステップが、第１
および第２の交差線を形成して、交差領域を形成するこ
とを含み、前記第１の磁気領域を形成するステップが、
前記第１および第２の交差線の間の前記交差領域内に前
記第１の磁気領域を形成することを含む、上記（２２）
に記載の方法。 （２８）前記第１の磁気領域を形成するステップが、そ
の間に前記第１の磁気領域が形成される交差領域を形成
する前記第１および第２の交差線の少なくとも一方の横
寸法よりその縦寸法が大きくなるように、細長くなるよ
うに前記第１の磁気領域を形成することを含む、上記
（２７）に記載の方法。 （２９）前記第１の磁気領域を形成するステップが、細
長くなるように前記第１の磁気領域を形成することを含
み、前記２通りの磁気状態のそれぞれが、前記細長い第
１の磁気領域の縦軸の中心部分に沿った対向する磁化方
向を含み、前記対向する磁化方向が、前記細長い第１の
磁気領域のそれぞれの端部で共通の磁化方向に発展す
る、上記（２２）に記載の方法。 （３０）その中心部分で前記対向する磁化方向のいずれ
か一方を呈することができるという前記第１の磁気領域
の能力に悪い影響を与えずに、その少なくとも１つの端
部で前記共通の磁化方向を維持するように、前記細長い
第１の磁気領域のそれぞれの端部の少なくとも一方に故
意にバイアスをかけるステップをさらに含む、上記（２
９）に記載の方法。 （３１）前記故意にバイアスをかけるステップが、前記
細長い第１の磁気領域の少なくとも１つの端部で少なく
とも１つの固定磁化ソースを印加することを含む、上記
（３０）に記載の方法。
【図１】交差するビット線とワード線との交点にある複
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
【図２】交差するビット線とワード線との交点にある複
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
数の磁気メモリ・セルと、個々の磁気トンネル接合メモ
リ・セルとを有するＭＲＡＭアレイを示す図である。
【図３】理想的な磁気トンネル接合デバイスの印加され
た磁化容易軸磁界に対する測定抵抗を示す理想的なヒス
テリシス・ループを示す図である。
た磁化容易軸磁界に対する測定抵抗を示す理想的なヒス
テリシス・ループを示す図である。
【図４】その中に複合微小磁性構造を有し、左右対称に
形成された可変性磁気領域サンプルの磁化パターンを示
す図である。
形成された可変性磁気領域サンプルの磁化パターンを示
す図である。
【図５】図４のサンプル領域の計算ヒステリシス・ルー
プを示す図である。
プを示す図である。
【図６】単一デバイス内に１つ（または複数の）細長い
可変性磁気領域が設けられ、可変性磁気領域（複数も
可）の好ましい中心部分（複数も可）だけに磁気書込み
刺激が印加される、本発明の第１の実施例を示す図であ
る。
可変性磁気領域が設けられ、可変性磁気領域（複数も
可）の好ましい中心部分（複数も可）だけに磁気書込み
刺激が印加される、本発明の第１の実施例を示す図であ
る。
【図７】図６の細長い可変性磁気領域の１つを示し、そ
の両端で共通の磁化方向を維持しながら、その好ましい
中心部分で２通りの対向する磁化方向のそれぞれを呈す
る領域を示し、可変性磁気領域の両端の固定磁化バイア
ス・ソースをさらに示す図である。
の両端で共通の磁化方向を維持しながら、その好ましい
中心部分で２通りの対向する磁化方向のそれぞれを呈す
る領域を示し、可変性磁気領域の両端の固定磁化バイア
ス・ソースをさらに示す図である。
【図８】図６の細長い可変性磁気領域の１つを示し、そ
の両端で共通の磁化方向を維持しながら、その好ましい
中心部分で２通りの対向する磁化方向のそれぞれを呈す
る領域を示し、可変性磁気領域の両端の固定磁化バイア
ス・ソースをさらに示す図である。
の両端で共通の磁化方向を維持しながら、その好ましい
中心部分で２通りの対向する磁化方向のそれぞれを呈す
る領域を示し、可変性磁気領域の両端の固定磁化バイア
ス・ソースをさらに示す図である。
【図９】ビット線とワード線との交点にある細長い可変
性磁気領域を有し、可変性磁気領域がビット線およびワ
ード線に対して平行ではなく、メモリ・アレイ密度を改
善するために互いにかみ合わされている磁気メモリ・ア
レイを示す図である。
性磁気領域を有し、可変性磁気領域がビット線およびワ
ード線に対して平行ではなく、メモリ・アレイ密度を改
善するために互いにかみ合わされている磁気メモリ・ア
レイを示す図である。
【図１０】ビット線とワード線との交点にあるデバイス
の可変性磁気領域の好ましい一部分だけに磁気書込み刺
激が供給されるように、ワード線との交点付近でビット
線が狭くなっている、本発明の代替実施例を示す図であ
る。
の可変性磁気領域の好ましい一部分だけに磁気書込み刺
激が供給されるように、ワード線との交点付近でビット
線が狭くなっている、本発明の代替実施例を示す図であ
る。
１０３ ワード線 １０５ ビット線 １０８ａ 可変性または自由磁気領域 １０８ｂ 可変性または自由磁気領域 １０８ｃ 可変性または自由磁気領域 １０８ｄ 可変性または自由磁気領域 １０８ｅ 可変性または自由磁気領域 １０８ｆ 可変性または自由磁気領域 １０９ 磁気デバイス
フロントページの続き (72)発明者 フィリップ・ルイ・トルユー アメリカ合衆国07430 ニュージャージー 州マーワ チェドワース・サークル 1171
Claims (31)
- 【請求項１】印加された磁気刺激に応じて２通りの磁気
状態のそれぞれに変化可能な第１の磁気領域と、 前記第１の磁気領域の好ましい一部分だけに前記磁気刺
激を印加するために、前記第１の磁気領域に対して配置
された磁気印加構造とを含む、磁気デバイス。 - 【請求項２】前記第１の磁気領域を含み、それに印加さ
れた前記磁気刺激に応じて前記２通りの磁気状態のそれ
ぞれにほぼ同時に変化可能な複数の第１の磁気領域をさ
らに含み、 前記磁気印加構造が、前記複数の第１の磁気領域のそれ
ぞれの好ましい一部分だけに前記磁気刺激を印加するた
めに、前記複数の第１の磁気領域に対して配置されてい
る、請求項１に記載の磁気デバイス。 - 【請求項３】前記複数の第１の磁気領域が、前記磁気刺
激を印加したときにそれぞれの第１の磁気領域内の磁気
パターンが前記２通りの磁気状態のそれぞれにほぼ同時
に変化するように配置されている、請求項２に記載の磁
気デバイス。 - 【請求項４】前記複数の第１の磁気領域のそれぞれが、
他の第１の磁気領域に対して平行に配置された細長い領
域を含む、請求項３に記載の磁気デバイス。 - 【請求項５】前記刺激印加構造が、第１の線と、交差す
る第２の線とを含み、前記線の少なくとも一方の一部分
が、前記複数の第１の磁気領域の縦寸法より小さい横寸
法を有し、そのそれぞれの好ましい一部分だけに前記磁
気刺激を印加するために、前記線の前記少なくとも一方
の前記一部分が、前記それぞれの好ましい一部分に最も
近い前記複数の第１の磁気領域と交差する、請求項２に
記載の磁気デバイス。 - 【請求項６】磁気メモリと組み合わせて、前記磁気デバ
イスが前記磁気メモリ内の磁気メモリ・セルを含み、 複数の交差領域を形成する、前記第１および第２の線を
それぞれ含む、第１および第２の複数の交差線と、 それぞれが複数の交差領域のそれぞれ１つに配置され、
そのそれぞれの交差領域を形成するそれぞれの交差線に
よってアクセスされ、前記磁気メモリ・セルを含む、複
数の磁気メモリ・セルとを含む、請求項５に記載の磁気
デバイス。 - 【請求項７】前記第１の磁気領域が細長い、請求項１に
記載の磁気デバイス。 - 【請求項８】前記刺激印加構造が、第１の線と、交差す
る第２の線とを含み、前記線の少なくとも一方が前記第
１の磁気領域の縦寸法より小さい横寸法を有し、その好
ましい一部分だけに前記磁気刺激を印加するために、前
記好ましい一部分に最も近い前記第１の磁気領域と交差
する、請求項７に記載の磁気デバイス。 - 【請求項９】磁気メモリと組み合わせて、前記磁気デバ
イスが前記磁気メモリ内の磁気メモリ・セルを含み、 複数の交差領域を形成する、前記第１および第２の線を
それぞれ含む、第１および第２の複数の交差線と、 それぞれが複数の交差領域のそれぞれ１つに配置され、
そのそれぞれの交差領域を形成するそれぞれの交差線に
よってアクセスされ、前記磁気メモリ・セルを含む、複
数の磁気メモリ・セルとを含む、請求項８に記載の磁気
デバイス。 - 【請求項１０】前記第１および第２の線が垂直に交差し
て、その間に交差領域を形成し、前記第１の磁気領域が
前記第１または第２の線のいずれかに対して平行ではな
い前記交差領域を通って交差する、請求項８に記載の磁
気デバイス。 - 【請求項１１】磁気メモリと組み合わせて、前記磁気デ
バイスが前記磁気メモリ内の磁気メモリ・セルを含み、 複数の交差領域を形成する、前記第１および第２の線を
それぞれ含む、第１および第２の複数の交差線と、 それぞれが複数の交差領域のそれぞれ１つに配置され、
そのそれぞれの交差領域を形成するそれぞれの交差線に
よってアクセスされ、前記磁気メモリ・セルを含む、複
数の磁気メモリ・セルとを含み、 前記複数の磁気メモリ・セルの前記第１の磁気領域のそ
れぞれが、そのそれぞれの交差領域を形成するそれぞれ
の交差線のいずれかに対して平行ではない前記それぞれ
の交差領域を通って交差する、請求項１０に記載の磁気
デバイス。 - 【請求項１２】前記第１の磁気領域が、前記第１および
第２の複数の交差線が形成される平面に対して平行な平
面内の前記磁気メモリ全体にわたって互いにかみ合わさ
れ、それにより、メモリ密度を改善する、請求項１１に
記載の磁気デバイス。 - 【請求項１３】前記第１の磁気領域が細長く、前記少な
くとも２通りの磁気状態が、前記第１の領域の縦軸の中
心部分に沿って実質的に対向する磁化方向を含み、前記
実質的に対向する２通りの磁化方向が前記細長い第１の
磁気領域のそれぞれの端部で共通の磁化方向に発展す
る、請求項１に記載の磁気デバイス。 - 【請求項１４】前記細長い第１の磁気領域が、前記第１
の磁気領域がその中心部分で実質的に対向する２通りの
磁化方向のいずれか一方を呈することができるようにし
ながら、そのそれぞれの端部で前記共通の磁化方向を維
持するように形成される、請求項１３に記載の磁気デバ
イス。 - 【請求項１５】前記第１の磁気領域がその中心部分で実
質的に対向する２通りの磁化方向のいずれか一方を呈す
ることができるようにしながら、前記細長い第１の磁気
領域のそれぞれの端部で前記共通の磁化方向を維持する
ように、前記細長い第１の磁気領域のそれぞれの端部に
配置された、少なくとも１つの固定磁化ソースをさらに
含む、請求項１４に記載の磁気デバイス。 - 【請求項１６】前記共通の磁化方向が、第１および第２
の磁化方向の両方に対して直交する、請求項１３に記載
の磁気デバイス。 - 【請求項１７】２通りの磁気状態のそれぞれに変化可能
な第１の磁気領域を有する磁気デバイスに前記２通りの
磁気状態の一方を書き込むための方法であって、前記第
１の磁気領域の好ましい一部分だけに磁気書込み刺激を
印加するステップを含む方法。 - 【請求項１８】前記第１の磁気領域の前記好ましい一部
分が、前記２通りの磁気状態のそれぞれが互いに反対方
向になると確実に予測できる領域を含む、請求項１７に
記載の方法。 - 【請求項１９】前記第１の磁気領域が細長く、前記第１
の磁気領域の前記好ましい一部分がその中心部分を含
み、前記細長い第１の磁気領域の前記中心部分の対向す
る２通りの磁化方向が前記細長い第１の磁気領域のそれ
ぞれの端部で共通の磁化方向に発展する、請求項１８に
記載の方法。 - 【請求項２０】前記印加ステップが、その残りの部分で
はなく、前記第１の磁気領域の好ましい一部分だけに前
記磁気書込み刺激を印加するために配置された磁気印加
構造を使用することを含む、請求項１７に記載の方法。 - 【請求項２１】磁気メモリ内の磁気メモリ・セルにアク
セスするための方法であって、請求項１７に記載の磁気
デバイスに２通りの磁気状態の一方を書き込むための方
法を含み、前記磁気デバイスが前記磁気メモリ・セルを
含む方法。 - 【請求項２２】磁気デバイスを形成するための方法であ
って、 それに印加された磁気刺激に応じて２通りの磁気状態の
それぞれに変化可能な第１の磁気領域を形成するステッ
プと、 それにより前記第１の磁気領域の好ましい一部分だけに
前記磁気刺激が印加されるように、前記第１の磁気領域
に最も近い磁気印加構造を形成するステップとを含む方
法。 - 【請求項２３】前記第１の磁気領域を形成するステップ
が、細長くなるように前記第１の磁気領域を形成するこ
とを含み、前記第１の磁気領域の前記好ましい一部分が
前記細長い第１の磁気領域の中心部分を含む、請求項２
２に記載の方法。 - 【請求項２４】前記刺激印加構造を形成するステップ
が、前記磁気刺激を印加するための少なくとも１本の線
を形成することを含み、前記線が前記第１の磁気領域と
交差し、前記少なくとも１本の線が前記第１の磁気領域
の前記好ましい中心部分だけに前記磁気刺激を印加する
ように、前記第１の磁気領域の縦寸法より小さい横寸法
を有する、請求項２３に記載の方法。 - 【請求項２５】前記第１の磁気領域を含み、第１の２通
りの磁気状態のそれぞれに変化可能であり、前記２通り
の磁気状態のそれぞれにほぼ同時に変化可能な複数の磁
気領域を形成するステップをさらに含む、請求項２２に
記載の方法。 - 【請求項２６】前記複数の第１の磁気領域を形成するス
テップが、細長くなるように前記複数の第１の磁気領域
のそれぞれを形成することを含む、請求項２５に記載の
方法。 - 【請求項２７】前記刺激印加構造を形成するステップ
が、 第１および第２の交差線を形成して、交差領域を形成す
ることを含み、 前記第１の磁気領域を形成するステップが、 前記第１および第２の交差線の間の前記交差領域内に前
記第１の磁気領域を形成することを含む、請求項２２に
記載の方法。 - 【請求項２８】前記第１の磁気領域を形成するステップ
が、その間に前記第１の磁気領域が形成される交差領域
を形成する前記第１および第２の交差線の少なくとも一
方の横寸法よりその縦寸法が大きくなるように、細長く
なるように前記第１の磁気領域を形成することを含む、
請求項２７に記載の方法。 - 【請求項２９】前記第１の磁気領域を形成するステップ
が、細長くなるように前記第１の磁気領域を形成するこ
とを含み、前記２通りの磁気状態のそれぞれが、前記細
長い第１の磁気領域の縦軸の中心部分に沿った対向する
磁化方向を含み、前記対向する磁化方向が、前記細長い
第１の磁気領域のそれぞれの端部で共通の磁化方向に発
展する、請求項２２に記載の方法。 - 【請求項３０】その中心部分で前記対向する磁化方向の
いずれか一方を呈することができるという前記第１の磁
気領域の能力に悪い影響を与えずに、その少なくとも１
つの端部で前記共通の磁化方向を維持するように、前記
細長い第１の磁気領域のそれぞれの端部の少なくとも一
方に故意にバイアスをかけるステップをさらに含む、請
求項２９に記載の方法。 - 【請求項３１】前記故意にバイアスをかけるステップ
が、前記細長い第１の磁気領域の少なくとも１つの端部
で少なくとも１つの固定磁化ソースを印加することを含
む、請求項３０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/021,569 US5946228A (en) | 1998-02-10 | 1998-02-10 | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
| US09/021569 | 1998-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273336A true JPH11273336A (ja) | 1999-10-08 |
| JP3393823B2 JP3393823B2 (ja) | 2003-04-07 |
Family
ID=21804959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02400399A Expired - Fee Related JP3393823B2 (ja) | 1998-02-10 | 1999-02-01 | 反転用の中心核形成を備えた細長い磁気ｒａｍセル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5946228A (ja) |
| JP (1) | JP3393823B2 (ja) |
| KR (1) | KR100336240B1 (ja) |
| TW (1) | TW406264B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390977B1 (ko) * | 2000-12-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2004504715A (ja) * | 2000-07-18 | 2004-02-12 | マイクロン テクノロジー インコーポレイテッド | 書込み選択性増大のためのｍｒａｍアーキテクチャ |
| WO2007099874A1 (ja) * | 2006-02-27 | 2007-09-07 | Nec Corporation | 磁気抵抗素子及び磁気ランダムアクセスメモリ |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590750B2 (en) * | 1996-03-18 | 2003-07-08 | International Business Machines Corporation | Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices |
| US6104633A (en) * | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
| US6072717A (en) * | 1998-09-04 | 2000-06-06 | Hewlett Packard | Stabilized magnetic memory cell |
| US6097626A (en) * | 1999-07-28 | 2000-08-01 | Hewlett-Packard Company | MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells |
| US6163477A (en) * | 1999-08-06 | 2000-12-19 | Hewlett Packard Company | MRAM device using magnetic field bias to improve reproducibility of memory cell switching |
| SG88760A1 (en) * | 1999-10-13 | 2002-05-21 | Inst Data Storage | Four state magnetoresistive random access memory |
| US20020055190A1 (en) * | 2000-01-27 | 2002-05-09 | Anthony Thomas C. | Magnetic memory with structures that prevent disruptions to magnetization in sense layer |
| KR100366702B1 (ko) * | 2000-02-03 | 2003-01-08 | 삼성전자 주식회사 | 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 |
| US6236590B1 (en) * | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
| US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
| US6555858B1 (en) | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| US6351409B1 (en) * | 2001-01-04 | 2002-02-26 | Motorola, Inc. | MRAM write apparatus and method |
| US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
| JP4818519B2 (ja) | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| JP4405103B2 (ja) * | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6835591B2 (en) | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6784028B2 (en) * | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US6597049B1 (en) * | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
| US6667897B1 (en) | 2002-06-28 | 2003-12-23 | International Business Machines Corporation | Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer |
| JP4322481B2 (ja) * | 2002-08-12 | 2009-09-02 | 株式会社東芝 | 半導体集積回路装置 |
| JP2004111437A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 磁気記憶装置 |
| US6890767B2 (en) * | 2002-10-24 | 2005-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce switch threshold of soft magnetic films |
| KR100536592B1 (ko) | 2002-11-01 | 2005-12-14 | 삼성전자주식회사 | 자기 메모리 및 그 제조 방법 |
| KR100506932B1 (ko) * | 2002-12-10 | 2005-08-09 | 삼성전자주식회사 | 기준 셀들을 갖는 자기 램 소자 및 그 구조체 |
| US6943038B2 (en) * | 2002-12-19 | 2005-09-13 | Freescale Semiconductor, Inc. | Method for fabricating a flux concentrating system for use in a magnetoelectronics device |
| US6812538B2 (en) * | 2003-02-05 | 2004-11-02 | Applied Spintronics Technology, Inc. | MRAM cells having magnetic write lines with a stable magnetic state at the end regions |
| US20040175845A1 (en) * | 2003-03-03 | 2004-09-09 | Molla Jaynal A. | Method of forming a flux concentrating layer of a magnetic device |
| JP2004288311A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
| US6947333B2 (en) * | 2003-10-30 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Memory device |
| US20050095855A1 (en) * | 2003-11-05 | 2005-05-05 | D'urso John J. | Compositions and methods for the electroless deposition of NiFe on a work piece |
| US7211446B2 (en) * | 2004-06-11 | 2007-05-01 | International Business Machines Corporation | Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory |
| US7173841B2 (en) * | 2004-12-03 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic memory array |
| US10948555B2 (en) * | 2019-05-23 | 2021-03-16 | Allegro Microsystems, Llc | Magnetic field sensor and magnetoresistance element structure having at least two magnetoresistance elements disposed in a proximate arrangement |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY108176A (en) * | 1991-02-08 | 1996-08-30 | Hitachi Global Storage Tech Netherlands B V | Magnetoresistive sensor based on oscillations in the magnetoresistance |
| US5408377A (en) * | 1993-10-15 | 1995-04-18 | International Business Machines Corporation | Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5748519A (en) * | 1996-12-13 | 1998-05-05 | Motorola, Inc. | Method of selecting a memory cell in a magnetic random access memory device |
| US5838608A (en) * | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
-
1998
- 1998-02-10 US US09/021,569 patent/US5946228A/en not_active Expired - Lifetime
- 1998-07-07 TW TW087110926A patent/TW406264B/zh not_active IP Right Cessation
-
1999
- 1999-01-15 KR KR1019990001023A patent/KR100336240B1/ko not_active IP Right Cessation
- 1999-02-01 JP JP02400399A patent/JP3393823B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004504715A (ja) * | 2000-07-18 | 2004-02-12 | マイクロン テクノロジー インコーポレイテッド | 書込み選択性増大のためのｍｒａｍアーキテクチャ |
| KR100390977B1 (ko) * | 2000-12-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| WO2007099874A1 (ja) * | 2006-02-27 | 2007-09-07 | Nec Corporation | 磁気抵抗素子及び磁気ランダムアクセスメモリ |
| US7894249B2 (en) | 2006-02-27 | 2011-02-22 | Nec Corporation | Magnetoresistive element and magnetic random access memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3393823B2 (ja) | 2003-04-07 |
| TW406264B (en) | 2000-09-21 |
| KR100336240B1 (ko) | 2002-05-30 |
| KR19990072262A (ko) | 1999-09-27 |
| US5946228A (en) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393823B2 (ja) | 反転用の中心核形成を備えた細長い磁気ｒａｍセル | |
| JP3368224B2 (ja) | 不完全オーバラップ磁気ｒａｍセル | |
| JP3548036B2 (ja) | 磁気ｒａｍセル内の内部非対称 | |
| KR100339176B1 (ko) | 복수의 자기 터널 접합을 구비하는 자기 메모리 소자 | |
| US6545906B1 (en) | Method of writing to scalable magnetoresistance random access memory element | |
| US8755222B2 (en) | Bipolar spin-transfer switching | |
| US6531723B1 (en) | Magnetoresistance random access memory for improved scalability | |
| US6509621B2 (en) | Magnetic random access memory capable of writing information with reduced electric current | |
| US6791868B2 (en) | Ferromagnetic resonance switching for magnetic random access memory | |
| US7622784B2 (en) | MRAM device with improved stack structure and offset field for low-power toggle mode writing | |
| US20030048676A1 (en) | Antiparallel magnetoresistive memory cells | |
| US6727537B2 (en) | Magnetic memory cell | |
| JP2000076842A (ja) | 磁気メモリ・セル | |
| EP2053613A1 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
| JP2000100153A (ja) | 磁気メモリ・セル | |
| US7630231B2 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell | |
| JP2007317734A (ja) | 記憶素子及びメモリ | |
| JP2012524992A (ja) | 磁気渦記憶装置 | |
| CN110581214B (zh) | 复合多层磁性纳米环阵列存储器件及其制备方法和应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |