JP2000076842A - 磁気メモリ・セル - Google Patents
磁気メモリ・セルInfo
- Publication number
- JP2000076842A JP2000076842A JP11230773A JP23077399A JP2000076842A JP 2000076842 A JP2000076842 A JP 2000076842A JP 11230773 A JP11230773 A JP 11230773A JP 23077399 A JP23077399 A JP 23077399A JP 2000076842 A JP2000076842 A JP 2000076842A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic memory
- memory cell
- data storage
- magnetization
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title abstract description 141
- 230000015654 memory Effects 0.000 title abstract description 109
- 230000005415 magnetization Effects 0.000 claims abstract description 83
- 238000013500 data storage Methods 0.000 claims abstract description 75
- 239000013598 vector Substances 0.000 abstract description 43
- 230000004888 barrier function Effects 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000002885 antiferromagnetic material Substances 0.000 description 4
- 229910000889 permalloy Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- GUBSQCSIIDQXLB-UHFFFAOYSA-N cobalt platinum Chemical compound [Co].[Pt].[Pt].[Pt] GUBSQCSIIDQXLB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 1
- ZAUUZASCMSWKGX-UHFFFAOYSA-N manganese nickel Chemical compound [Mn].[Ni] ZAUUZASCMSWKGX-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】磁気メモリ・セルに対する読み取り操作中に得
られる信号を増強する。 【解決手段】 磁気メモリ・セル４０は、データ記憶層
５０、基準層５４およびトンネル・バリヤ５２を備えて
いる。磁気メモリ・セル４０の論理状態は、磁化容易軸
に沿った磁化とデータ記憶層５０のエッジ・ドメインに
おける磁化とによる寄与が含まれ、データ記憶層５０に
おいて結果として生じる配向を示すベクトルＭ１と、デ
ータ記憶層５０の磁化容易軸に対して軸を外した特定の
方向に固定され、基準層５４における磁化配向を示すベ
クトルＭ２との相対的配向に応じて異なる抵抗を測定す
ることによって判定される。基準層５４の軸を外した配
向の角度は、磁気メモリ・セル４０に対する読み取り操
作中に得られる信号を強めるように選択されている。
られる信号を増強する。 【解決手段】 磁気メモリ・セル４０は、データ記憶層
５０、基準層５４およびトンネル・バリヤ５２を備えて
いる。磁気メモリ・セル４０の論理状態は、磁化容易軸
に沿った磁化とデータ記憶層５０のエッジ・ドメインに
おける磁化とによる寄与が含まれ、データ記憶層５０に
おいて結果として生じる配向を示すベクトルＭ１と、デ
ータ記憶層５０の磁化容易軸に対して軸を外した特定の
方向に固定され、基準層５４における磁化配向を示すベ
クトルＭ２との相対的配向に応じて異なる抵抗を測定す
ることによって判定される。基準層５４の軸を外した配
向の角度は、磁気メモリ・セル４０に対する読み取り操
作中に得られる信号を強めるように選択されている。
Description
【０００１】
【発明の属する技術分野】本発明は磁気メモリに関し、
より詳しくは、本発明は軸を外した配向（ off-axis or
ientation ）の基準層を有する磁気メモリ・セルに関す
る。
より詳しくは、本発明は軸を外した配向（ off-axis or
ientation ）の基準層を有する磁気メモリ・セルに関す
る。
【０００２】
【従来の技術】磁気ＲＡＭ（ＭＲＡＭ, magnetic rando
m access ram）のような磁気メモリには、一般に、磁気
メモリ・セルのアレイ（ array）が含まれている。各磁
気メモリ・セルは、通常、データ記憶層（ data storag
e layer ）および基準層（ reference layer）を有す
る。一般に、磁気メモリ・セルの論理状態（ logic sta
te）は、データ記憶層および基準層における磁化の相対
的な配向（ orientation）によって決まる。
m access ram）のような磁気メモリには、一般に、磁気
メモリ・セルのアレイ（ array）が含まれている。各磁
気メモリ・セルは、通常、データ記憶層（ data storag
e layer ）および基準層（ reference layer）を有す
る。一般に、磁気メモリ・セルの論理状態（ logic sta
te）は、データ記憶層および基準層における磁化の相対
的な配向（ orientation）によって決まる。
【０００３】磁気メモリ・セルのデータ記憶層は、通
常、変更可能な磁化状態を記憶する磁性材料の層または
薄膜（ film ）である。一般に、これらの変更可能な磁
化状態には、普通、データ記憶層の磁化容易軸（ easy
axis）と呼ばれるものに対して平行な方向に形成される
磁化が含まれている。データ記憶層には、通常、その磁
化容易軸に垂直なエッジ（ edge ）を含む、そのエッジ
近くに形成される磁化も含まれている。垂直なエッジの
近くに形成される磁化部分は、一般に、エッジ・ドメイ
ン（ edge domain）と呼ばれる。データ記憶層において
結果生じる磁化の配向（以下、磁化配向という。）は、
磁化容易軸に沿った磁化の影響（ effect）と、エッジ
・ドメインにおける垂直な磁化の影響との結果である。
常、変更可能な磁化状態を記憶する磁性材料の層または
薄膜（ film ）である。一般に、これらの変更可能な磁
化状態には、普通、データ記憶層の磁化容易軸（ easy
axis）と呼ばれるものに対して平行な方向に形成される
磁化が含まれている。データ記憶層には、通常、その磁
化容易軸に垂直なエッジ（ edge ）を含む、そのエッジ
近くに形成される磁化も含まれている。垂直なエッジの
近くに形成される磁化部分は、一般に、エッジ・ドメイ
ン（ edge domain）と呼ばれる。データ記憶層において
結果生じる磁化の配向（以下、磁化配向という。）は、
磁化容易軸に沿った磁化の影響（ effect）と、エッジ
・ドメインにおける垂直な磁化の影響との結果である。
【０００４】磁気メモリ・セルの基準層は、通常、磁化
が特定の方向に固定または「ピン止め（ pinned ）」さ
れる、磁性材料の層である。従来の磁気メモリ・セルの
場合、基準層は、その磁化がデータ記憶層の磁化容易軸
に平行な方向にピン止めされるように形成される。結果
として、従来の磁気メモリ・セルの基準層における磁化
配向は、一般に、データ記憶層の磁化容易軸に対して平
行になる。
が特定の方向に固定または「ピン止め（ pinned ）」さ
れる、磁性材料の層である。従来の磁気メモリ・セルの
場合、基準層は、その磁化がデータ記憶層の磁化容易軸
に平行な方向にピン止めされるように形成される。結果
として、従来の磁気メモリ・セルの基準層における磁化
配向は、一般に、データ記憶層の磁化容易軸に対して平
行になる。
【０００５】磁気メモリ・セルは、一般に、そのデータ
記憶層における磁化配向がその基準層における磁化配向
に対して平行であれば、低抵抗状態（ low resistance
state ）にある。対照的に、磁気メモリ・セルは、一般
に、そのデータ記憶層における磁化配向がその基準層に
おける磁化配向に対して逆平行（ antiparallel ）であ
れば、高抵抗状態（ high resistance state）にある。
記憶層における磁化配向がその基準層における磁化配向
に対して平行であれば、低抵抗状態（ low resistance
state ）にある。対照的に、磁気メモリ・セルは、一般
に、そのデータ記憶層における磁化配向がその基準層に
おける磁化配向に対して逆平行（ antiparallel ）であ
れば、高抵抗状態（ high resistance state）にある。
【０００６】従来の磁気メモリ・セルは、通常、ある方
向から別の方向に、データ記憶層における磁化配向をそ
の磁化容易軸に沿って回転させる外部磁界を加えること
によって書き込まれる。これによって、磁気メモリ・セ
ルは、その高抵抗状態と低抵抗状態との間でスイッチ
（ switch ）される。磁気メモリ・セルの論理状態は、
読み取り操作中に、その抵抗を測定することによって判
定することが可能である。
向から別の方向に、データ記憶層における磁化配向をそ
の磁化容易軸に沿って回転させる外部磁界を加えること
によって書き込まれる。これによって、磁気メモリ・セ
ルは、その高抵抗状態と低抵抗状態との間でスイッチ
（ switch ）される。磁気メモリ・セルの論理状態は、
読み取り操作中に、その抵抗を測定することによって判
定することが可能である。
【０００７】しかしながら、こうした磁気メモリ・セル
におけるエッジ・ドメインの影響によって、通常、デー
タ記憶層に結果として生じる磁化配向が、その磁化容易
軸から離れることになる。このため、通常は、磁気メモ
リ・セルの高抵抗状態と低抵抗状態との差が縮小され、
読み取り操作中に得られる信号が減衰する。こうした信
号の減衰により、ＭＲＡＭにおけるビット・エラー・レ
ート（ bit error rate ）が増大する。
におけるエッジ・ドメインの影響によって、通常、デー
タ記憶層に結果として生じる磁化配向が、その磁化容易
軸から離れることになる。このため、通常は、磁気メモ
リ・セルの高抵抗状態と低抵抗状態との差が縮小され、
読み取り操作中に得られる信号が減衰する。こうした信
号の減衰により、ＭＲＡＭにおけるビット・エラー・レ
ート（ bit error rate ）が増大する。
【０００８】
【発明が解決しようとする課題】従来において、このよ
うなエッジ・ドメインの影響を最小限に抑えるための解
決策の１つしては、その磁化容易軸に沿った方向に細長
い矩形になるようにデータ記憶層を形成することにあ
る。こうした構造では、通常、データ記憶層に結果生じ
る磁化配向に対する磁化容易軸の寄与が、エッジ・ドメ
インからの寄与に比べて大きくなる。しかしながら、こ
うした矩形構造は、書き込み操作中に、データ記憶層に
おける磁化配向を反転するのにより多くのエネルギを必
要とし、このため、こうした構造を利用するＭＲＡＭに
おける電力消費が増大する。さらに、こうした矩形の磁
気メモリ・セルは、通常、ＭＲＡＭによって得ることが
可能なメモリ・セル全体の密度を制限するという問題点
がある。
うなエッジ・ドメインの影響を最小限に抑えるための解
決策の１つしては、その磁化容易軸に沿った方向に細長
い矩形になるようにデータ記憶層を形成することにあ
る。こうした構造では、通常、データ記憶層に結果生じ
る磁化配向に対する磁化容易軸の寄与が、エッジ・ドメ
インからの寄与に比べて大きくなる。しかしながら、こ
うした矩形構造は、書き込み操作中に、データ記憶層に
おける磁化配向を反転するのにより多くのエネルギを必
要とし、このため、こうした構造を利用するＭＲＡＭに
おける電力消費が増大する。さらに、こうした矩形の磁
気メモリ・セルは、通常、ＭＲＡＭによって得ることが
可能なメモリ・セル全体の密度を制限するという問題点
がある。
【０００９】本発明は上記事情に鑑みてなされたもの
で、磁気メモリ・セルに対する読み取り操作中に得られ
る信号を増強できる磁気メモリ・セルを提供することを
目的とする。
で、磁気メモリ・セルに対する読み取り操作中に得られ
る信号を増強できる磁気メモリ・セルを提供することを
目的とする。
【００１０】
【課題を解決するための手段】本実施形態の磁気メモリ
・セルは、磁化容易軸を備えるデータ記憶層と、磁化配
向が磁化容易軸に対して軸を外した方向にピン止めされ
た基準層を備える。この構造によって、データ記憶層の
エッジ・ドメインの影響にもかかわらず、磁気メモリ・
セルに対する読み取り操作中に得られる信号が増強され
る。さらに、この構造によれば、正方形の構造を利用し
て高密度ＭＲＡＭ（ high MRAM densisty ）を実現する
ことが可能になる。
・セルは、磁化容易軸を備えるデータ記憶層と、磁化配
向が磁化容易軸に対して軸を外した方向にピン止めされ
た基準層を備える。この構造によって、データ記憶層の
エッジ・ドメインの影響にもかかわらず、磁気メモリ・
セルに対する読み取り操作中に得られる信号が増強され
る。さらに、この構造によれば、正方形の構造を利用し
て高密度ＭＲＡＭ（ high MRAM densisty ）を実現する
ことが可能になる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図面を参照して説明する。図１は、データ記憶層５０
の磁化容易軸に対して軸を外した磁化配向の基準層５４
を備える磁気メモリ・セル４０の基本構造の説明図であ
る。データ記憶層５０の磁化容易軸に対する基準層５４
の軸を外した配向の程度または角度は、磁気メモリ・セ
ル４０に対する読み取り操作中に得られる信号を強める
ように選択されている。
を図面を参照して説明する。図１は、データ記憶層５０
の磁化容易軸に対して軸を外した磁化配向の基準層５４
を備える磁気メモリ・セル４０の基本構造の説明図であ
る。データ記憶層５０の磁化容易軸に対する基準層５４
の軸を外した配向の程度または角度は、磁気メモリ・セ
ル４０に対する読み取り操作中に得られる信号を強める
ように選択されている。
【００１２】一実施態様において、磁気メモリ・セル４
０は、データ記憶層５０と基準層５４の間のトンネル・
バリヤ（ tunnel barrier ）５２を備えている。この磁
気メモリ・セル４０は、電荷が、読み取り操作中にトン
ネル・バリヤ５２を通って移動することから、スピン・
トンネリング・デバイス（ spin tunneling device）と
呼ぶ。トンネル・バリヤ５２を介した電荷の移動は、ス
ピン・トンネリングとして知られる現象に起因するもの
であり、読み取り電圧が磁気メモリ・セル４０に印加さ
れた場合に生じる。代替実施形態では、磁気メモリ・セ
ル４０において、巨大磁気抵抗（ＧＭＲ, giant magnet
o-resistive）構造を利用することが可能である。
０は、データ記憶層５０と基準層５４の間のトンネル・
バリヤ（ tunnel barrier ）５２を備えている。この磁
気メモリ・セル４０は、電荷が、読み取り操作中にトン
ネル・バリヤ５２を通って移動することから、スピン・
トンネリング・デバイス（ spin tunneling device）と
呼ぶ。トンネル・バリヤ５２を介した電荷の移動は、ス
ピン・トンネリングとして知られる現象に起因するもの
であり、読み取り電圧が磁気メモリ・セル４０に印加さ
れた場合に生じる。代替実施形態では、磁気メモリ・セ
ル４０において、巨大磁気抵抗（ＧＭＲ, giant magnet
o-resistive）構造を利用することが可能である。
【００１３】磁気メモリ・セル４０の論理状態は、デー
タ記憶層５０および基準層５４における相対的磁化配向
に対応する。データ記憶層５０における全体的な、また
は、結果として生じる配向は、ベクトルＭ１によって表
示されている。ベクトルＭ１には、磁化容易軸に沿った
磁化とデータ記憶層５０のエッジ・ドメインにおける磁
化とによる寄与（ contribution ）が含まれている。基
準層５４における磁化配向は、データ記憶層５０の磁化
容易軸に対して軸を外した特定の方向に固定されたベク
トルＭ２によって表示されている。
タ記憶層５０および基準層５４における相対的磁化配向
に対応する。データ記憶層５０における全体的な、また
は、結果として生じる配向は、ベクトルＭ１によって表
示されている。ベクトルＭ１には、磁化容易軸に沿った
磁化とデータ記憶層５０のエッジ・ドメインにおける磁
化とによる寄与（ contribution ）が含まれている。基
準層５４における磁化配向は、データ記憶層５０の磁化
容易軸に対して軸を外した特定の方向に固定されたベク
トルＭ２によって表示されている。
【００１４】ベクトルＭ１は、磁気メモリ・セル４０の
論理状態に従って変化する。ベクトルＭ１は、磁気メモ
リ・セル４０と関連した導体を利用して、外部磁界を加
えることによって操作される。これらの外部磁界は、磁
化容易軸の磁化を含むデータ記憶層５０における磁化方
向およびエッジ・ドメインにおける磁化方向を反転また
は回転させるために加えられる。
論理状態に従って変化する。ベクトルＭ１は、磁気メモ
リ・セル４０と関連した導体を利用して、外部磁界を加
えることによって操作される。これらの外部磁界は、磁
化容易軸の磁化を含むデータ記憶層５０における磁化方
向およびエッジ・ドメインにおける磁化方向を反転また
は回転させるために加えられる。
【００１５】磁気メモリ・セル４０の論理状態は、ベク
トルＭ１およびベクトルＭ２の相対的配向に応じて異な
る抵抗を測定することによって判定される。磁気メモリ
・セル４０の抵抗は、読み取り電圧を印加し、結果生じ
るセンス電流（ sense current）を測定することによっ
て検出することが可能である。
トルＭ１およびベクトルＭ２の相対的配向に応じて異な
る抵抗を測定することによって判定される。磁気メモリ
・セル４０の抵抗は、読み取り電圧を印加し、結果生じ
るセンス電流（ sense current）を測定することによっ
て検出することが可能である。
【００１６】図２は、磁気メモリ・セル４０の基準層５
４の平面図である。基準層５４の固定された磁化配向を
表すベクトルＭ２も示されている。ベクトルＭ２は、ｘ
軸に対して角度θ0を形成する。ベクトルＭ２は、デー
タ記憶層５０の磁化容易軸がｘ軸に対して平行であるた
め、その軸から外れている。
４の平面図である。基準層５４の固定された磁化配向を
表すベクトルＭ２も示されている。ベクトルＭ２は、ｘ
軸に対して角度θ0を形成する。ベクトルＭ２は、デー
タ記憶層５０の磁化容易軸がｘ軸に対して平行であるた
め、その軸から外れている。
【００１７】角度θ0に基づく軸を外した磁化配向のベ
クトルＭ２は、さまざまな既知の技法を利用して実現可
能である。例えば、基準層５４は、パーマロイ層（ per
malloy layer）（ＮｉＦｅ）における磁化配向を角度θ
0によって決まる方向にピン止めする反強磁性層（ anti
ferromagnetic layer）に結合されたパーマロイ層とす
ることが可能である。反強磁性材料は、鉄マンガン（Ｆ
ｅＭｎ）またはニッケル・マンガン（ＮｉＭｎ）とする
ことが可能である。反強磁性材料の代替材料には、Ｎｉ
Ｏ、ＴｂＣｏ、ＰｔＭｎ、および、ＩｒＭｎが含まれ
る。
クトルＭ２は、さまざまな既知の技法を利用して実現可
能である。例えば、基準層５４は、パーマロイ層（ per
malloy layer）（ＮｉＦｅ）における磁化配向を角度θ
0によって決まる方向にピン止めする反強磁性層（ anti
ferromagnetic layer）に結合されたパーマロイ層とす
ることが可能である。反強磁性材料は、鉄マンガン（Ｆ
ｅＭｎ）またはニッケル・マンガン（ＮｉＭｎ）とする
ことが可能である。反強磁性材料の代替材料には、Ｎｉ
Ｏ、ＴｂＣｏ、ＰｔＭｎ、および、ＩｒＭｎが含まれ
る。
【００１８】ベクトルＭ２の角度θ0は、１０００エル
ステッド（ oersted）の強磁界を所望のベクトルＭ２に
対して平行な方向に加えて、磁気メモリ・セル４０を２
００゜Ｃの高温になるまで加熱することによって実現す
ることが可能である。次に、この磁界にさらされた状態
で磁気メモリ・セル４０を冷却することによって、反強
磁性材料における磁化配向が所望の角度θ0に平行な方
向に固定される。アニーリングを施される反強磁性材料
と基準層５４のパーマロイ材料との間における磁気交換
結合（ magnetic exchange coupling ）によって、ベク
トルＭ２が所望の角度θ0にピン止めされる。
ステッド（ oersted）の強磁界を所望のベクトルＭ２に
対して平行な方向に加えて、磁気メモリ・セル４０を２
００゜Ｃの高温になるまで加熱することによって実現す
ることが可能である。次に、この磁界にさらされた状態
で磁気メモリ・セル４０を冷却することによって、反強
磁性材料における磁化配向が所望の角度θ0に平行な方
向に固定される。アニーリングを施される反強磁性材料
と基準層５４のパーマロイ材料との間における磁気交換
結合（ magnetic exchange coupling ）によって、ベク
トルＭ２が所望の角度θ0にピン止めされる。
【００１９】また、基準層５４は、コバルト・プラチナ
合金（ cobalt platinum alloy）のような高保磁力（ h
igh coercivity）の材料とすることも可能である。基準
層５４に十分な強さの磁界を加えることによって、磁化
配向のベクトルＭ２を所望の角度θ0に固定することが
可能である。基準層５４の比較的高い保磁力によって、
磁気メモリ・セル４０に対する書き込み操作中に加えら
れる外部磁界にさらされた状態におけるベクトルＭ２の
スイッチングが阻止される。
合金（ cobalt platinum alloy）のような高保磁力（ h
igh coercivity）の材料とすることも可能である。基準
層５４に十分な強さの磁界を加えることによって、磁化
配向のベクトルＭ２を所望の角度θ0に固定することが
可能である。基準層５４の比較的高い保磁力によって、
磁気メモリ・セル４０に対する書き込み操作中に加えら
れる外部磁界にさらされた状態におけるベクトルＭ２の
スイッチングが阻止される。
【００２０】図３は、磁気メモリ・セル４０の２つの論
理状態に関するデータ記憶層５０の磁化の説明図であ
る。図３（Ａ）には、磁気メモリ・セル４０の第１の論
理状態が示され、図３（Ｂ）には、第２の論理状態が示
されている。ベクトル６０は、ｘ軸に対して平行な、デ
ータ記憶層５０の磁化容易軸に沿った磁化を表してい
る。１対のベクトル６２および６４は、データ記憶層５
０の垂直なエッジ・ドメインにおける磁化を表してい
る。ベクトル６２および６４は、データ記憶層５０の磁
化容易軸に対して垂直で、ｙ軸に対して平行である。
理状態に関するデータ記憶層５０の磁化の説明図であ
る。図３（Ａ）には、磁気メモリ・セル４０の第１の論
理状態が示され、図３（Ｂ）には、第２の論理状態が示
されている。ベクトル６０は、ｘ軸に対して平行な、デ
ータ記憶層５０の磁化容易軸に沿った磁化を表してい
る。１対のベクトル６２および６４は、データ記憶層５
０の垂直なエッジ・ドメインにおける磁化を表してい
る。ベクトル６２および６４は、データ記憶層５０の磁
化容易軸に対して垂直で、ｙ軸に対して平行である。
【００２１】第１の論理状態において、ベクトル６２お
よび６４で表されたエッジ・ドメインの磁界は、正のｙ
方向であり、第２の論理状態において、エッジ・ドメイ
ンの磁界は、負のｙ方向である。従来技術におけるよう
に、データ記憶層を細長くすることによってエッジ・ド
メインの磁界の影響を最小限に抑えようとするのではな
く、本実施形態の磁気メモリ・セル４０では、読み取り
操作中に得ることが可能な信号を強化する角度θ0を選
択するために、エッジ・ドメインの磁界を考慮する。
よび６４で表されたエッジ・ドメインの磁界は、正のｙ
方向であり、第２の論理状態において、エッジ・ドメイ
ンの磁界は、負のｙ方向である。従来技術におけるよう
に、データ記憶層を細長くすることによってエッジ・ド
メインの磁界の影響を最小限に抑えようとするのではな
く、本実施形態の磁気メモリ・セル４０では、読み取り
操作中に得ることが可能な信号を強化する角度θ0を選
択するために、エッジ・ドメインの磁界を考慮する。
【００２２】図４は、磁気メモリ・セル４０の２つの論
理状態に関して結果生じるベクトルＭ１の説明図であ
る。ベクトルＭ１は、データ記憶層５０におけるベクト
ル６０〜６４に対応する磁化の寄与を考慮している。図
４（Ａ）には、磁気メモリ・セル４０の第１の論理状態
に関して結果生じるベクトルＭ１が示され、図４（Ｂ）
には、第２の論理状態に関して結果生じるベクトルＭ１
が示されている。
理状態に関して結果生じるベクトルＭ１の説明図であ
る。ベクトルＭ１は、データ記憶層５０におけるベクト
ル６０〜６４に対応する磁化の寄与を考慮している。図
４（Ａ）には、磁気メモリ・セル４０の第１の論理状態
に関して結果生じるベクトルＭ１が示され、図４（Ｂ）
には、第２の論理状態に関して結果生じるベクトルＭ１
が示されている。
【００２３】ベクトルＭ１は、外部から印加される磁界
の寄与の下において２つの論理状態間で反転する。読み
取り操作中に磁気メモリ・セル４０から得られる信号
は、角度θ0およびθ1がほぼ等しい場合に、最強にな
る。これによって、ベクトルＭ１が、略軸を外した角度
θ0だけ回転し、ベクトルＭ２と平行または逆平行にな
る。
の寄与の下において２つの論理状態間で反転する。読み
取り操作中に磁気メモリ・セル４０から得られる信号
は、角度θ0およびθ1がほぼ等しい場合に、最強にな
る。これによって、ベクトルＭ１が、略軸を外した角度
θ0だけ回転し、ベクトルＭ２と平行または逆平行にな
る。
【００２４】磁気メモリ・セル４０は、エッジ・ドメイ
ンのベクトル６２および６４を正のｙ方向に反転する外
部磁界を加え、磁化容易軸のベクトル６０を正のｘ方向
に反転する外部磁界を加えることによって、第１の論理
状態になるように書き込まれる。この結果、図４（Ａ）
に示すように、ｘ軸に対する角度がθ1の、正のｘ方向
および正のｙ方向のベクトルＭ１が生じる。
ンのベクトル６２および６４を正のｙ方向に反転する外
部磁界を加え、磁化容易軸のベクトル６０を正のｘ方向
に反転する外部磁界を加えることによって、第１の論理
状態になるように書き込まれる。この結果、図４（Ａ）
に示すように、ｘ軸に対する角度がθ1の、正のｘ方向
および正のｙ方向のベクトルＭ１が生じる。
【００２５】磁気メモリ・セル４０は、エッジ・ドメイ
ンのベクトル６２および６４を負のｙ方向に反転する外
部磁界を加え、磁化容易軸のベクトル６０を負のｘ方向
に反転する外部磁界を加えることによって、第２の論理
状態になるように書き込まれる。この結果、図４（Ｂ）
に示すように、ｘ軸に対する角度がθ1の、負のｘ方向
および負のｙ方向のベクトルＭ１が生じる。
ンのベクトル６２および６４を負のｙ方向に反転する外
部磁界を加え、磁化容易軸のベクトル６０を負のｘ方向
に反転する外部磁界を加えることによって、第２の論理
状態になるように書き込まれる。この結果、図４（Ｂ）
に示すように、ｘ軸に対する角度がθ1の、負のｘ方向
および負のｙ方向のベクトルＭ１が生じる。
【００２６】図５は、データ記憶層５０の磁化容易軸に
対して軸を外したベクトルＭ２の配向の影響の説明図で
ある。これらの影響は、データ記憶層５０の結晶異方性
値（crystalline anistropy value）（Ｈｋ）およびデ
ータ記憶層５０の厚さに応じて変動する。
対して軸を外したベクトルＭ２の配向の影響の説明図で
ある。これらの影響は、データ記憶層５０の結晶異方性
値（crystalline anistropy value）（Ｈｋ）およびデ
ータ記憶層５０の厚さに応じて変動する。
【００２７】図５（Ａ）には、さまざまなＨｋ値に関す
る角度θ0とデータ記憶層５０の厚さとの関係が示され
ている。一連の曲線８０〜８２は、それぞれ、５、２０
および１００ＯｅのＨｋ値に関する最適なピン止め角θ
0を示している。この曲線８０〜８２は、データ記憶層
５０の所定の厚さ、および、データ記憶層５０の所定の
Ｈｋ値に関する最適なピン止め角θ0を選択するために
利用することが可能である。
る角度θ0とデータ記憶層５０の厚さとの関係が示され
ている。一連の曲線８０〜８２は、それぞれ、５、２０
および１００ＯｅのＨｋ値に関する最適なピン止め角θ
0を示している。この曲線８０〜８２は、データ記憶層
５０の所定の厚さ、および、データ記憶層５０の所定の
Ｈｋ値に関する最適なピン止め角θ0を選択するために
利用することが可能である。
【００２８】図５（Ｂ）には、磁気メモリ・セル４０か
ら得られる読み取り信号と、曲線８０〜８２を利用して
選択された最適なピン止め角θ0におけるデータ記憶層
５０のさまざまなＨｋ値に関するデータ記憶層５０の厚
さとの関係が示されている。一連の曲線９０〜９２は、
それぞれ、１００、２０および５ＯｅのＨｋ値を表して
いる。
ら得られる読み取り信号と、曲線８０〜８２を利用して
選択された最適なピン止め角θ0におけるデータ記憶層
５０のさまざまなＨｋ値に関するデータ記憶層５０の厚
さとの関係が示されている。一連の曲線９０〜９２は、
それぞれ、１００、２０および５ＯｅのＨｋ値を表して
いる。
【００２９】データ記憶層５０の寸法ｄｘおよびｄｙ
は、ほぼ等しくなるように選択されており、正方形を形
成する。データ記憶層５０を正方形にすると、ＭＲＡＭ
で得ることが可能な密度が、矩形の磁気メモリ・セルを
利用した場合に得ることが可能な密度に比べて高くな
る。これは、所定の最小特徴サイズの場合、矩形の磁気
メモリ・セルに比べて、正方形の磁気メモリ・セルのほ
うが、所定の基板の領域により多く形成することができ
ることによる。
は、ほぼ等しくなるように選択されており、正方形を形
成する。データ記憶層５０を正方形にすると、ＭＲＡＭ
で得ることが可能な密度が、矩形の磁気メモリ・セルを
利用した場合に得ることが可能な密度に比べて高くな
る。これは、所定の最小特徴サイズの場合、矩形の磁気
メモリ・セルに比べて、正方形の磁気メモリ・セルのほ
うが、所定の基板の領域により多く形成することができ
ることによる。
【００３０】図６は、追加の磁気メモリ・セル４１〜４
３と共に磁気メモリ・セル４０により構成される磁気メ
モリ・セルのアレイを有する磁気メモリ１０の平面図で
ある。磁気メモリ１０には、磁気メモリ・セル４０〜４
３への読み取りおよび書き込みアクセスを可能にする導
体２０，２１および３０，３１のアレイも含まれてい
る。導体３０，３１は、上部の導体であり、導体２０，
２１は、直交下部（ orthogonal bottom）の導体であ
る。磁気メモリ・セル４０〜４３は、それぞれ、寸法ｄ
ｘおよびｄｙを備えている。
３と共に磁気メモリ・セル４０により構成される磁気メ
モリ・セルのアレイを有する磁気メモリ１０の平面図で
ある。磁気メモリ１０には、磁気メモリ・セル４０〜４
３への読み取りおよび書き込みアクセスを可能にする導
体２０，２１および３０，３１のアレイも含まれてい
る。導体３０，３１は、上部の導体であり、導体２０，
２１は、直交下部（ orthogonal bottom）の導体であ
る。磁気メモリ・セル４０〜４３は、それぞれ、寸法ｄ
ｘおよびｄｙを備えている。
【００３１】磁気メモリ・セル４０〜４３の論理状態
は、導体２０，２１および３０，３１に電流を通すこと
によって操作される。例えば、導体３０に＋ｘ方向に電
流を通すと、右手の法則に従って、データ記憶層５０に
＋ｙ方向に磁界（Ｈy+）が発生する。導体３０に−ｘ方
向に電流を通すと、データ記憶層５０に−ｙ方向に磁界
（Ｈy-）が発生する。同様に、導体２０に＋ｙ方向に電
流を通すと、データ記憶層５０に＋ｘ方向に磁界
（Ｈx+）が発生し、一方、導体２０に−ｙ方向に電流を
通すと、データ記憶層５０に−ｘ方向に磁界（Ｈx-）が
発生する。これらの誘導磁界Ｈx+、Ｈx-、Ｈy+およびＨ
y-を利用して、ベクトル６０〜６４の方向を変更し、そ
れによって、磁気メモリ・セル４０の論理状態を変更す
ることが可能である。
は、導体２０，２１および３０，３１に電流を通すこと
によって操作される。例えば、導体３０に＋ｘ方向に電
流を通すと、右手の法則に従って、データ記憶層５０に
＋ｙ方向に磁界（Ｈy+）が発生する。導体３０に−ｘ方
向に電流を通すと、データ記憶層５０に−ｙ方向に磁界
（Ｈy-）が発生する。同様に、導体２０に＋ｙ方向に電
流を通すと、データ記憶層５０に＋ｘ方向に磁界
（Ｈx+）が発生し、一方、導体２０に−ｙ方向に電流を
通すと、データ記憶層５０に−ｘ方向に磁界（Ｈx-）が
発生する。これらの誘導磁界Ｈx+、Ｈx-、Ｈy+およびＨ
y-を利用して、ベクトル６０〜６４の方向を変更し、そ
れによって、磁気メモリ・セル４０の論理状態を変更す
ることが可能である。
【００３２】以下に本発明の実施の形態を要約する。
【００３３】１．磁化容易軸を備えたデータ記憶層（５
０）と、磁化配向が前記磁化容易軸に対して軸を外した
方向にピン止めされた基準層（５４）とを備えている磁
気メモリ・セル。
０）と、磁化配向が前記磁化容易軸に対して軸を外した
方向にピン止めされた基準層（５４）とを備えている磁
気メモリ・セル。
【００３４】２．前記方向が、前記磁化容易軸に沿った
前記データ記憶層（５０）における磁化と、容前記易軸
に対して垂直な前記データ記憶層（５０）における１組
の磁化との結果として生じるベクトルに対してほぼ平行
である上記１に記載の磁気メモリ・セル。
前記データ記憶層（５０）における磁化と、容前記易軸
に対して垂直な前記データ記憶層（５０）における１組
の磁化との結果として生じるベクトルに対してほぼ平行
である上記１に記載の磁気メモリ・セル。
【００３５】３．前記磁気メモリ・セルの論理状態が、
前記磁化容易軸に沿った磁化と、前記磁化容易軸に対し
て垂直な磁化とを回転させる一連の外部磁界を加えるこ
とによって書き込まれる上記２に記載の磁気メモリ・セ
ル。
前記磁化容易軸に沿った磁化と、前記磁化容易軸に対し
て垂直な磁化とを回転させる一連の外部磁界を加えるこ
とによって書き込まれる上記２に記載の磁気メモリ・セ
ル。
【００３６】４．第１の論理状態が、前記基準層（５
４）における磁化配向のｘ成分に対してほぼ平行な方向
まで、前記磁化容易軸に沿った磁化を回転させ、また、
前記基準層（５４）における磁化配向のｙ成分に対して
ほぼ平行な方向まで、前記磁化容易軸に対して垂直な磁
化を回転させる一連の外部磁界を加えることによって書
き込まれる上記２に記載の磁気メモリ・セル。
４）における磁化配向のｘ成分に対してほぼ平行な方向
まで、前記磁化容易軸に沿った磁化を回転させ、また、
前記基準層（５４）における磁化配向のｙ成分に対して
ほぼ平行な方向まで、前記磁化容易軸に対して垂直な磁
化を回転させる一連の外部磁界を加えることによって書
き込まれる上記２に記載の磁気メモリ・セル。
【００３７】５．第２の論理状態が、前記基準層（５
４）における磁化配向のｘ成分に対してほぼ逆平行な方
向まで、前記磁化容易軸に沿った磁化を回転させ、前記
基準層（５４）における磁化配向のｙ成分に対してほぼ
逆平行な方向まで、前記磁化容易軸に対して垂直な磁化
を回転させる一連の外部磁界を加えることによって書き
込まれる上記２に記載の磁気メモリ・セル。
４）における磁化配向のｘ成分に対してほぼ逆平行な方
向まで、前記磁化容易軸に沿った磁化を回転させ、前記
基準層（５４）における磁化配向のｙ成分に対してほぼ
逆平行な方向まで、前記磁化容易軸に対して垂直な磁化
を回転させる一連の外部磁界を加えることによって書き
込まれる上記２に記載の磁気メモリ・セル。
【００３８】６．前記方向が、前記データ記憶層（５
０）の厚さに基づいてあらかじめ選択される上記１に記
載の磁気メモリ・セル。
０）の厚さに基づいてあらかじめ選択される上記１に記
載の磁気メモリ・セル。
【００３９】７．前記方向が、前記データ記憶層（５
０）の結晶異方性に基づいてあらかじめ選択される上記
１に記載の磁気メモリ・セル。
０）の結晶異方性に基づいてあらかじめ選択される上記
１に記載の磁気メモリ・セル。
【００４０】８．磁化容易軸を備えたデータ記憶層（５
０）と、磁化配向が前記磁化容易軸に対して軸を外した
方向にピン止めされた基準層（５４）とを各々有する磁
気メモリ・セル（４０〜４３）のアレイと、前記磁気メ
モリ・セル（４０〜４３）への読み取りおよび書き込み
アクセスを可能にする１組の導体（２０および２１，３
０および３１）とを備える磁気メモリ。
０）と、磁化配向が前記磁化容易軸に対して軸を外した
方向にピン止めされた基準層（５４）とを各々有する磁
気メモリ・セル（４０〜４３）のアレイと、前記磁気メ
モリ・セル（４０〜４３）への読み取りおよび書き込み
アクセスを可能にする１組の導体（２０および２１，３
０および３１）とを備える磁気メモリ。
【００４１】９．前記方向が、前記磁化容易軸に沿った
データ記憶層（５０）における磁化と、前記磁化容易軸
に対して垂直なデータ記憶層（５０）における１組の磁
化との結果として生じるベクトルに対してほぼ平行であ
る上記８に記載の磁気メモリ・セル。
データ記憶層（５０）における磁化と、前記磁化容易軸
に対して垂直なデータ記憶層（５０）における１組の磁
化との結果として生じるベクトルに対してほぼ平行であ
る上記８に記載の磁気メモリ・セル。
【００４２】１０．磁気メモリ・セル（４０〜４３）の
特定の１つの論理状態が、導体（２０および２１、３０
および３１）を利用して一連の外部磁界を加えることに
より書き込まれ、前記磁化容易軸に沿った磁気メモリ・
セル（４０〜４３）の特定の１つのデータ記憶層（５
０）における磁化を回転させ、また、前記磁化容易軸に
対して垂直な磁気メモリ・セル（４０〜４３）の特定の
１つのデータ記憶層（５０）における磁化を回転させる
上記９に記載の磁気メモリ・セル。
特定の１つの論理状態が、導体（２０および２１、３０
および３１）を利用して一連の外部磁界を加えることに
より書き込まれ、前記磁化容易軸に沿った磁気メモリ・
セル（４０〜４３）の特定の１つのデータ記憶層（５
０）における磁化を回転させ、また、前記磁化容易軸に
対して垂直な磁気メモリ・セル（４０〜４３）の特定の
１つのデータ記憶層（５０）における磁化を回転させる
上記９に記載の磁気メモリ・セル。
【００４３】１１．磁気メモリ・セル（４０〜４３）の
特定の１つの第１の論理状態が、導体（２０および２
１，３０および３１）を利用して一連の外部磁界を加え
ることにより書き込まれ、前記磁気メモリ・セル（４０
〜４３）の特定の１つの基準層（５４）における磁化配
向のｘ成分に対してほぼ平行な方向まで、前記磁化容易
軸に沿った磁気メモリ・セル（４０〜４３）の特定の１
つのデータ記憶層（５０）における磁化を回転させ、ま
た、前記磁気メモリ・セル（４０〜４３）の特定の１つ
の基準層（５４）における磁化配向のｙ成分に対してほ
ぼ平行な方向まで、前記磁化容易軸に対して垂直な磁気
メモリ・セル（４０〜４３）の特定の１つのデータ記憶
層（５０）における磁化を回転させる上記９に記載の磁
気メモリ。
特定の１つの第１の論理状態が、導体（２０および２
１，３０および３１）を利用して一連の外部磁界を加え
ることにより書き込まれ、前記磁気メモリ・セル（４０
〜４３）の特定の１つの基準層（５４）における磁化配
向のｘ成分に対してほぼ平行な方向まで、前記磁化容易
軸に沿った磁気メモリ・セル（４０〜４３）の特定の１
つのデータ記憶層（５０）における磁化を回転させ、ま
た、前記磁気メモリ・セル（４０〜４３）の特定の１つ
の基準層（５４）における磁化配向のｙ成分に対してほ
ぼ平行な方向まで、前記磁化容易軸に対して垂直な磁気
メモリ・セル（４０〜４３）の特定の１つのデータ記憶
層（５０）における磁化を回転させる上記９に記載の磁
気メモリ。
【００４４】１２．磁気メモリ・セル（４０〜４３）の
特定の１つの第２の論理状態が、導体（２０および２
１，３０および３１）を利用して一連の外部磁界を加え
ることにより書き込まれ、前記磁気メモリ・セル（４０
〜４３）の特定の１つの基準層（５４）における磁化配
向のｘ成分に対してほぼ逆平行な方向まで、前記磁化容
易軸に沿った磁気メモリ・セル（４０〜４３）の特定の
１つのデータ記憶層（５０）における磁化を回転させ、
また、前記磁気メモリ・セル（４０〜４３）の特定の１
つの基準層（５４）における磁化配向のｙ成分に対して
ほぼ逆平行な方向まで、前記磁化容易軸に対して垂直な
磁気メモリ・セル（４０〜４３）の特定の１つのデータ
記憶層（５０）における磁化を回転させる上記９に記載
の磁気メモリ。
特定の１つの第２の論理状態が、導体（２０および２
１，３０および３１）を利用して一連の外部磁界を加え
ることにより書き込まれ、前記磁気メモリ・セル（４０
〜４３）の特定の１つの基準層（５４）における磁化配
向のｘ成分に対してほぼ逆平行な方向まで、前記磁化容
易軸に沿った磁気メモリ・セル（４０〜４３）の特定の
１つのデータ記憶層（５０）における磁化を回転させ、
また、前記磁気メモリ・セル（４０〜４３）の特定の１
つの基準層（５４）における磁化配向のｙ成分に対して
ほぼ逆平行な方向まで、前記磁化容易軸に対して垂直な
磁気メモリ・セル（４０〜４３）の特定の１つのデータ
記憶層（５０）における磁化を回転させる上記９に記載
の磁気メモリ。
【００４５】１３．前記方向が、前記データ記憶層（５
０）の厚さに基づいてあらかじめ選択される上記８に記
載の磁気メモリ。
０）の厚さに基づいてあらかじめ選択される上記８に記
載の磁気メモリ。
【００４６】１４．前記方向が、前記データ記憶層（５
０）の結晶異方性に基づいてあらかじめ選択される上記
８に記載の磁気メモリ・セル。
０）の結晶異方性に基づいてあらかじめ選択される上記
８に記載の磁気メモリ・セル。
【００４７】１５．磁気メモリ・セルのデータ記憶層
（５０）の磁化容易軸に対して軸を外した方向にピン止
めされた磁化配向を有する前記磁気メモリ・セルの基準
層（５４）を形成する形成ステップを有する磁気メモリ
・セル生成方法。
（５０）の磁化容易軸に対して軸を外した方向にピン止
めされた磁化配向を有する前記磁気メモリ・セルの基準
層（５４）を形成する形成ステップを有する磁気メモリ
・セル生成方法。
【００４８】１６．前記基準層（５４）の形成ステップ
は、前記磁化容易軸に沿ったデータ記憶層（５０）にお
ける磁化と、前記磁化容易軸に対して垂直なデータ記憶
層（５０）における１組の磁化との結果として生じるベ
クトルに対してほぼ平行な方向にピン止めされた磁化配
向を有する前記基準層（５４）を形成するステップを有
する上記１５記載の磁気メモリ・セル生成方法。
は、前記磁化容易軸に沿ったデータ記憶層（５０）にお
ける磁化と、前記磁化容易軸に対して垂直なデータ記憶
層（５０）における１組の磁化との結果として生じるベ
クトルに対してほぼ平行な方向にピン止めされた磁化配
向を有する前記基準層（５４）を形成するステップを有
する上記１５記載の磁気メモリ・セル生成方法。
【００４９】１７．前記基準層（５４）の形成ステップ
は、前記データ記憶層（５０）の厚さに基づいて方向を
選択するステップを有する上記１５に記載の磁気メモリ
・セル生成方法。
は、前記データ記憶層（５０）の厚さに基づいて方向を
選択するステップを有する上記１５に記載の磁気メモリ
・セル生成方法。
【００５０】１８．前記基準層（５４）の形成ステップ
は、前記データ記憶層（５０）の結晶異方性に基づいて
方向を選択するステップを有する上記１５に記載の磁気
メモリ・セル生成方法。
は、前記データ記憶層（５０）の結晶異方性に基づいて
方向を選択するステップを有する上記１５に記載の磁気
メモリ・セル生成方法。
【００５１】１９．前記基準層（５４）の形成ステップ
は、軸を外した方向に対して平行な方向において、前記
基準層（５４）に強い磁界を加えるステップと、前記基
準層（５４）を高温まで加熱するステップと、強い磁界
にさらされた状態で前記基準層（５４）を冷却し、前記
基準層（５４）の磁化配向を固定するステップとを有す
る上記１５に記載の磁気メモリ・セル生成方法。
は、軸を外した方向に対して平行な方向において、前記
基準層（５４）に強い磁界を加えるステップと、前記基
準層（５４）を高温まで加熱するステップと、強い磁界
にさらされた状態で前記基準層（５４）を冷却し、前記
基準層（５４）の磁化配向を固定するステップとを有す
る上記１５に記載の磁気メモリ・セル生成方法。
【００５２】２０．前記基準層（５４）の形成ステップ
は、保磁力の強い材料で前記基準層（５４）を形成する
ステップと、前記基準層（５４）に磁界を加えて、前記
基準層（５４）の磁化配向を軸を外した方向に固定する
ステップとを有する上記１５に記載の磁気メモリ・セル
生成方法。
は、保磁力の強い材料で前記基準層（５４）を形成する
ステップと、前記基準層（５４）に磁界を加えて、前記
基準層（５４）の磁化配向を軸を外した方向に固定する
ステップとを有する上記１５に記載の磁気メモリ・セル
生成方法。
【００５３】
【発明の効果】本発明の磁気メモリ・セルによれば、磁
気メモリ・セルに対する読み取り操作中に得られる信号
を増強することができる。
気メモリ・セルに対する読み取り操作中に得られる信号
を増強することができる。
【図１】データ記憶層の磁化容易軸に対して軸を外した
磁化配向の基準層を備える磁気メモリ・セルの基本構造
の説明図である。
磁化配向の基準層を備える磁気メモリ・セルの基本構造
の説明図である。
【図２】磁気メモリ・セルの基準層の平面図である。
【図３】磁気メモリ・セルの２つの論理状態に関するデ
ータ記憶層の磁化の説明図である。
ータ記憶層の磁化の説明図である。
【図４】磁気メモリ・セルの２つの論理状態に関して結
果生じるベクトルＭ１の説明図である。
果生じるベクトルＭ１の説明図である。
【図５】データ記憶層の磁化容易軸に対して軸を外した
ベクトルＭ２の配向の影響の説明図である。
ベクトルＭ２の配向の影響の説明図である。
【図６】追加の磁気メモリ・セルと共に磁気メモリ・セ
ルにより構成される磁気メモリ・セルのアレイを有する
磁気メモリの平面図である。
ルにより構成される磁気メモリ・セルのアレイを有する
磁気メモリの平面図である。
２０，２１，３０，３１ 導体 ４０，４１，４２，４３ 磁気メモリ・セル ５０ データ記憶層 ５４ 基準層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・エー・ブルグ アメリカ合衆国 カリフォルニア，メンロ ー・パーク，マルモナ・アベニュー 205
Claims (1)
- 【請求項１】磁化容易軸を備えたデータ記憶層（５０）
と、 磁化配向が前記磁化容易軸に対して軸を外した方向にピ
ン止めされた基準層（５４）とを備えていることを特徴
とする磁気メモリ・セル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/140992 | 1998-08-27 | ||
| US09/140,992 US5982660A (en) | 1998-08-27 | 1998-08-27 | Magnetic memory cell with off-axis reference layer orientation for improved response |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000076842A true JP2000076842A (ja) | 2000-03-14 |
Family
ID=22493683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11230773A Pending JP2000076842A (ja) | 1998-08-27 | 1999-08-17 | 磁気メモリ・セル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5982660A (ja) |
| EP (1) | EP0982736A3 (ja) |
| JP (1) | JP2000076842A (ja) |
| CN (1) | CN1246708A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005520325A (ja) * | 2002-03-12 | 2005-07-07 | エイジェンシー フォー サイエンス，テクノロジー アンド リサーチ | 多段セルの磁気抵抗効果型ランダムアクセスメモリ |
| US7046545B2 (en) | 2002-08-07 | 2006-05-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device including magnetoresistive effect device and method of manufacturing the same |
| US7339817B2 (en) | 2001-01-11 | 2008-03-04 | Samsung Electronics Co., Ltd. | Thermally-assisted switching of magnetic memory elements |
| US7397074B2 (en) | 2005-01-12 | 2008-07-08 | Samsung Electronics Co., Ltd. | RF field heated diodes for providing thermally assisted switching to magnetic memory elements |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104633A (en) | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
| US6114719A (en) * | 1998-05-29 | 2000-09-05 | International Business Machines Corporation | Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell |
| US6163477A (en) * | 1999-08-06 | 2000-12-19 | Hewlett Packard Company | MRAM device using magnetic field bias to improve reproducibility of memory cell switching |
| JP2001084756A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 磁化駆動方法、磁気機能素子および磁気装置 |
| US6128239A (en) * | 1999-10-29 | 2000-10-03 | Hewlett-Packard | MRAM device including analog sense amplifiers |
| US6172904B1 (en) * | 2000-01-27 | 2001-01-09 | Hewlett-Packard Company | Magnetic memory cell with symmetric switching characteristics |
| US6236590B1 (en) | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
| JP4818519B2 (ja) * | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| US6404674B1 (en) | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
| US6538920B2 (en) | 2001-04-02 | 2003-03-25 | Manish Sharma | Cladded read conductor for a pinned-on-the-fly soft reference layer |
| DE10118196C2 (de) * | 2001-04-11 | 2003-02-27 | Infineon Technologies Ag | Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung |
| US6466471B1 (en) | 2001-05-29 | 2002-10-15 | Hewlett-Packard Company | Low power MRAM memory array |
| DE10128264A1 (de) * | 2001-06-11 | 2002-12-12 | Infineon Technologies Ag | Digitale magnetische Speicherzelleneinrichtung |
| DE10128154A1 (de) | 2001-06-11 | 2002-12-12 | Infineon Technologies Ag | Digitale magnetische Speicherzelleneinrichtung |
| WO2002103798A1 (fr) * | 2001-06-19 | 2002-12-27 | Matsushita Electric Industrial Co., Ltd. | Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci |
| US6649423B2 (en) * | 2001-10-04 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Method for modifying switching field characteristics of magnetic tunnel junctions |
| DE10149737A1 (de) * | 2001-10-09 | 2003-04-24 | Infineon Technologies Ag | Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind |
| US6643195B2 (en) | 2002-01-11 | 2003-11-04 | Hewlett-Packard Development Company, Lp. | Self-healing MRAM |
| US20030161180A1 (en) * | 2002-02-22 | 2003-08-28 | Bloomquist Darrel R. | Shared bit lines in stacked MRAM arrays |
| US6744663B2 (en) * | 2002-06-28 | 2004-06-01 | Motorola, Inc. | Circuit and method for reading a toggle memory cell |
| US6654278B1 (en) * | 2002-07-31 | 2003-11-25 | Motorola, Inc. | Magnetoresistance random access memory |
| US6809958B2 (en) | 2002-09-13 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | MRAM parallel conductor orientation for improved write performance |
| KR100506932B1 (ko) * | 2002-12-10 | 2005-08-09 | 삼성전자주식회사 | 기준 셀들을 갖는 자기 램 소자 및 그 구조체 |
| GB0304610D0 (en) * | 2003-02-28 | 2003-04-02 | Eastgate Invest Ltd | Magnetic logic system |
| US6826086B1 (en) | 2003-08-05 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Method, apparatus and system for erasing and writing a magnetic random access memory |
| US6751147B1 (en) | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
| US7240275B2 (en) * | 2003-08-05 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Logical data block, magnetic random access memory, memory module, computer system and method |
| US6987692B2 (en) * | 2003-10-03 | 2006-01-17 | Hewlett-Packard Development Company, L.P. | Magnetic memory having angled third conductor |
| DE102005004126B4 (de) * | 2004-02-06 | 2008-05-08 | Qimonda Ag | MRAM-Speicherzelle mit schwacher intrinsisch anisotroper Speicherschicht |
| US7436700B2 (en) * | 2004-02-06 | 2008-10-14 | Infineon Technologies Ag | MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same |
| ATE541295T1 (de) | 2005-01-24 | 2012-01-15 | Nxp Bv | Magnetisches speichersystem unter verwendung von mram-abtaster |
| US7548452B2 (en) * | 2006-03-15 | 2009-06-16 | Honeywell International Inc. | MRAM read bit with askew fixed layer |
| TWI320930B (en) * | 2007-01-29 | 2010-02-21 | Ind Tech Res Inst | Direct writing method on magnetic memory cell and magetic memory cell structure |
| US7859069B2 (en) * | 2007-03-16 | 2010-12-28 | Seagate Technology Llc | Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current |
| US8242776B2 (en) * | 2008-03-26 | 2012-08-14 | Everspin Technologies, Inc. | Magnetic sensor design for suppression of barkhausen noise |
| SE1051137A1 (sv) * | 2010-10-29 | 2012-04-30 | Fairchild Semiconductor | Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav |
| US8467234B2 (en) * | 2011-02-08 | 2013-06-18 | Crocus Technology Inc. | Magnetic random access memory devices configured for self-referenced read operation |
| US8576615B2 (en) | 2011-06-10 | 2013-11-05 | Crocus Technology Inc. | Magnetic random access memory devices including multi-bit cells |
| US8488372B2 (en) | 2011-06-10 | 2013-07-16 | Crocus Technology Inc. | Magnetic random access memory devices including multi-bit cells |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107099A (en) * | 1989-04-24 | 1992-04-21 | Smith Malcolm G | Magnetic card reader and method |
| US5546253A (en) * | 1994-05-06 | 1996-08-13 | Quantum Corporation | Digitial output magnetoresistive (DOMR) head and methods associated therewith |
| US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
| US6081446A (en) * | 1998-06-03 | 2000-06-27 | Hewlett-Packard Company | Multiple bit magnetic memory cell |
-
1998
- 1998-08-27 US US09/140,992 patent/US5982660A/en not_active Expired - Lifetime
-
1999
- 1999-08-17 JP JP11230773A patent/JP2000076842A/ja active Pending
- 1999-08-24 EP EP99307373A patent/EP0982736A3/en not_active Withdrawn
- 1999-08-27 CN CN99118321A patent/CN1246708A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339817B2 (en) | 2001-01-11 | 2008-03-04 | Samsung Electronics Co., Ltd. | Thermally-assisted switching of magnetic memory elements |
| JP2005520325A (ja) * | 2002-03-12 | 2005-07-07 | エイジェンシー フォー サイエンス，テクノロジー アンド リサーチ | 多段セルの磁気抵抗効果型ランダムアクセスメモリ |
| US7046545B2 (en) | 2002-08-07 | 2006-05-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device including magnetoresistive effect device and method of manufacturing the same |
| US7397074B2 (en) | 2005-01-12 | 2008-07-08 | Samsung Electronics Co., Ltd. | RF field heated diodes for providing thermally assisted switching to magnetic memory elements |
Also Published As
| Publication number | Publication date |
|---|---|
| US5982660A (en) | 1999-11-09 |
| CN1246708A (zh) | 2000-03-08 |
| EP0982736A3 (en) | 2000-12-27 |
| EP0982736A2 (en) | 2000-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000076842A (ja) | 磁気メモリ・セル | |
| US7738287B2 (en) | Method and system for providing field biased magnetic memory devices | |
| KR101086911B1 (ko) | 자기저항 효과 소자와 자기 랜덤 액세스 메모리 | |
| US7881099B2 (en) | Multibit magnetic random access memory device | |
| CN112002722B (zh) | 自旋电子器件、sot-mram存储单元、存储阵列以及存算一体电路 | |
| US7486552B2 (en) | Method and system for providing a spin transfer device with improved switching characteristics | |
| US7230845B1 (en) | Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices | |
| KR100875383B1 (ko) | 보텍스 자기 랜덤 액세스 메모리 | |
| TWI272610B (en) | Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element | |
| JP4708602B2 (ja) | 磁気的に安定な磁気抵抗メモリ素子 | |
| US6791868B2 (en) | Ferromagnetic resonance switching for magnetic random access memory | |
| US6946302B2 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
| US9129692B1 (en) | High density magnetic random access memory | |
| US7068537B2 (en) | Magnetic device and method of making the same | |
| JP2003110094A (ja) | 垂直磁化膜を用いた磁気メモリ及びその製造方法 | |
| JP2004072090A (ja) | 磁性トンネル接合 | |
| JP2000100153A (ja) | 磁気メモリ・セル | |
| JP2000030434A (ja) | 磁気メモリセル | |
| US20060146598A1 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell | |
| US7630231B2 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell | |
| KR100923772B1 (ko) | 자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법 | |
| US7852664B2 (en) | Magnetic memory cell structure with thermal assistant and magnetic dynamic random access memory | |
| JP5354388B2 (ja) | スピンバルブ記録素子及び記憶装置 | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 |