DE10118196C2 - Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung - Google Patents

Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung

Info

Publication number
DE10118196C2
DE10118196C2 DE10118196A DE10118196A DE10118196C2 DE 10118196 C2 DE10118196 C2 DE 10118196C2 DE 10118196 A DE10118196 A DE 10118196A DE 10118196 A DE10118196 A DE 10118196A DE 10118196 C2 DE10118196 C2 DE 10118196C2
Authority
DE
Germany
Prior art keywords
tmr
magnetic layer
memory cell
current signal
soft magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10118196A
Other languages
English (en)
Other versions
DE10118196A1 (de
Inventor
Till Schloesser
Dietmar Gogl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10118196A priority Critical patent/DE10118196C2/de
Priority to TW091106639A priority patent/TW559810B/zh
Priority to KR10-2003-7013295A priority patent/KR100521527B1/ko
Priority to JP2002581557A priority patent/JP2004530244A/ja
Priority to PCT/DE2002/001255 priority patent/WO2002084705A2/de
Priority to CN028080637A priority patent/CN1503976B/zh
Publication of DE10118196A1 publication Critical patent/DE10118196A1/de
Application granted granted Critical
Publication of DE10118196C2 publication Critical patent/DE10118196C2/de
Priority to US10/685,082 priority patent/US6807089B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem an­ deren Ende an Wortleitungen angeschlossen sind.
Eine MRAM-Halbleiterspeicheranordnung beruht bekanntlich auf ferromagnetischer Speicherung mit Hilfe des TMR-Effekts: an der Kreuzungsstelle einer Wortleitung und einer Bitleitung liegt eine TMR-Speicherzelle, die einen Schichtstapel aus einer weichmagnetischen Schicht, einer Tunnelwiderstands­ schicht und einer hartmagnetischen Schicht aufweist. Allge­ mein ist die Magnetisierungsrichtung der hartmagnetischen Schicht vorgegeben, während die Magnetisierungsrichtung der weichmagnetischen Schicht einstellbar ist, indem durch die Wortleitung und die Bitleitung entsprechende Ströme in be­ stimmten Richtungen geschickt werden. Mit diesen Strömen kann die weichmagnetische Schicht parallel oder antiparallel zur hartmagnetischen Schicht magnetisiert werden. Bei paral­ leler Magnetisierung ist der Widerstandswert des Schichtsta­ pels niedriger als bei antiparalleler Magnetisierung, was als logischer Zustand "0" bzw. "1" oder umgekehrt ausgewer­ tet werden kann. Alternativ kann Information auch in der hartmagnetischen Schicht gespeichert werden, wobei die weichmagnetische Schicht zum Auslesen dient. Dabei ist je­ doch nachteilig, dass ein erhöhter Schreibstrom zum Schalten der Magnetisierung der hartmagnetischen Schicht benötigt wird.
Für eine MRAM-Halbleiterspeicheranordnung wurden bisher im wesentlichen zwei sich voneinander unterscheidende Architek­ turen vorgeschlagen:
Bei dem sogenannten "Crosspoint"-Aufbau liegen die einzelnen TMR-Speicherzellen direkt zwischen sich kreuzenden, Bit- und Wortleitungen bildenden Leiterbahnen. Bei diesem Crosspoint- Aufbau werden für die einzelnen Speicherzellen keine Halb­ leiterbauelemente und insbesondere keine Transistoren benö­ tigt, so dass ohne weiteres mehrere Lagen von TMR- Speicherzellen übereinander gestapelt werden können. Damit lassen sich für einen MRAM sehr hohe Integrationsdichten er­ reichen. Allerdings fließen bei einem derartigen "Cros­ spoint"-Aufbau zwangsläufig parasitäre Ströme über nicht ausgewählte Speicherzellen. Daher müssen in großen Speicher­ zellenfeldern die einzelnen TMR-Speicherzellen mit einem sehr hohen Widerstand ausgestattet werden, um diese parasi­ tären Ströme gering halten zu können. Infolge des hohen Wi­ derstandes der einzelnen TMR-Speicherzellen ist der Lesevor­ gang relativ langsam.
Bei der anderen Architektur ist jeder einzelnen TMR-Spei­ cherzelle mit dem oben genannten Schichtstapel zusätzlich ein Schalt- oder Auswahltransistor zugeordnet (vgl. hierzu M. Durlam: "Nonvolatile RAM based on Magnetic Tunnel Junc­ tion Elements").
Die beiliegende Fig. 1 zeigt schematisch und perspektivisch einen Abschnitt aus vier TMR-Speicherzellen TMR1, TMR2, TMR5, TMR6, denen jeweils ein derartiger Auswahltransistor TR11, TR12, TR21, TR22 zugeordnet ist. Wie erwähnt besteht jede TMR-Speicherzelle aus einem Schichtstapel der hartma­ gnetischen Schicht 11, der Tunnelwiderstandsschicht 12 und der weichmagnetischen Schicht 13. Bitleitungen BL1 und BL2 bilden Leiterbahnen oberhalb der weichmagnetischen Schicht 13 und sind direkt mit dieser verbunden. Daten- oder Digit­ lines DL1 sind in einer die Bitleitungen BL1, BL2 kreuzenden Richtung unterhalb der hartmagnetischen Schicht 11 angeord­ net und mit letzterer verbunden. Mit jeder TMR-Speicherzelle ist ein Auswahltransistor TR11, TR12, TR21 und TR22 gekop­ pelt, deren Gates an Wortleitungen WL1 und WL2 liegen.
Eine MRAM-Halbleiterspeicheranordnung mit TMR- Speicherzellen, die mit derartigen Schalttransistoren ver­ bunden sind, zeichnet sich dadurch aus, dass parasitäre Ströme praktisch ausgeschlossen sind. Dadurch können die Speicherzellen auch in großen Speicherzellenfeldern mit ei­ nem geringeren Widerstandswert des TMR-Elementes versehen werden. Auch ist das Leseverfahren vereinfacht, so dass ein schnellerer Zugriff als beim "Crosspoint"-Aufbau möglich ist. Allerdings hat der Aufbau mit Transistor-TMR- Speicherzellen den Nachteil, dass die Abmessungen gegenüber dem Crosspoint-Aufbau erheblich größer sind. Außerdem kann keine direkte Stapelung von TMR-Zellenebenen vorgenommen werden, da für jede Speicherzelle eines Speicherzellenfelds ein Transistor und damit eine Siliziumoberfläche benötigt wird.
Von der vorliegenden Anmelderin wurde in einer früheren Pa­ tentanmeldung eine MRAM-Speicheranordnung vorgeschlagen, bei der die Vorteile eines "Crosspoint"-Aufbaus weitgehend mit den Vorteilen von Transistor-TMR-Speicherzellen vereint sind.
Die beiliegende Fig. 2 zeigt eine derartige einen Cros­ spoint-Aufbau mit einem Transistor-TMR-Speicherzellenaufbau kombinierende MRAM-Halbleiterspeicheranordnung. Dabei sind Gruppen aus jeweils mehreren TMR-Speicherzellen gebildet. Die TMR-Speicherzellen TMR1, TMR2, TMR3 und TMR4 einer Grup­ pe sind jeweils mit ihrem einen Ende gemeinsam an einer Bit­ leitung BL und an ihrem Ende gemeinsam an einem Auswahltran­ sistor TR1 angeschlossen, an dessen Gate die Wortleitung 1 liegt. In einer weiteren TMR-Speicherzellengruppe sind eben­ falls mehrere, zum Beispiel vier TMR-Speicherzellen TMR5, TMR6, TMR7 und TMR8 mit ihrem einen Ende gemeinsam mit derselben Bitleitung BL und mit ihrem anderen Ende gemeinsam mit einem zweiten Auswahltransistor TR2 verbunden, an dessen Gateanschluss eine zweite Wortleitung WL2 angeschlossen ist. Bei der in Fig. 2 gezeigten MRAM-Halbleiterspeicheranordnung kann durch die Zuordnung von nur einem Schalt- oder Auswahl­ transistor TR1, TR2 zu jeweils mehreren TMR-Speicherzellen, zum Beispiel vier TMR-Speicherzellen, der für die Transisto­ ren TR1, TR2 erforderliche Platzbedarf erheblich reduziert werden, so dass eine derartige MRAM- Halbleiterspeicheranordnung eine erhöhte Packungsdichte im Speicherzellenfeld erlaubt.
Allgemein besteht bei MRAM-Halbleiterspeicheranordnungen das Problem, dass die Reproduzierbarkeit oder die Verteilung der Widerstände der TMR-Speicherzellen ungenau realisierbar bzw. unausgeglichen sein kann, da die Widerstände der TMR-Spei­ cherzellen extrem empfindlich (exponentiell) von der Barrie­ rendicke, d. h. der Dicke der Tunnelschicht abhängen. Dies erschwert die Realisierung einer sinnvollen Referenz zum Be­ werten des Lesesignals. Zur Lösung dieses Problems wurden bislang im wesentlichen zwei Möglichkeiten diskutiert:
  • - Man sieht eine äußere Referenz (Referenzzelle oder Refe­ renzstrom/Spannungsquelle) vor. Dafür muss der TMR-Hub deutlich größer sein als die Schwankungen der Widerstände. Für eine Speicheranordnung mit mehreren parallelen TMR- Speicherzellen pro Transistor, wie oben beschrieben, wäre dieses Verfahren unmöglich.
  • - Zerstörendes Lesen: Die TMR-Speicherzelle wird nach dem Le­ sen in eine bestimmte Richtung umgeschrieben und damit verglichen; anschließend muss rückgeschrieben werden. Hier dient die Speicherzelle selber als Referenz, so dass Wi­ derstandsschwankungen der Speicherzelle keine Rolle spie­ len. Dieses Verfahren ist jedoch zeitaufwendig und führt zu Datenveränderungen, wenn das Leseverfahren nicht 100% zuverlässig ist. Da häufiger geschrieben werden muss, kön­ nen Zuverlässigkeitsprobleme entstehen.
Im einzelnen beschreibt die EP 1 003 176 A2 ein Verfahren, bei dem verschiedene Magnetfelder an MRAM-Zellen angelegt werden, um durch diese Felder bedingte Änderungen des Wider­ standes der Zelle zu erfassen. Da die beiden Magnetschichten der Zelle unterschiedliche Dicken haben, werden so insgesamt vier Grenzwerte geschaffen, zwischen denen das angelegte Ma­ gnetfeld variieren kann, ohne eine Änderung der Ausgangs­ spannung der Zelle in Kauf nehmen zu müssen. Auf diese Weise kann auf eine genaue Steuerung der Stärke des Magnetfeldes verzichtet werden.
Weiterhin ist aus der US 5,703,805 A ein magnetischer Spei­ cher bekannt, bei dem eine Auswerteschaltung eine Ver­ gleichsschaltung besitzt, mittels welcher ein von einem Referenzelement geliefertes Referenzsignal mit einem Sen­ sesignal der auszulesenden Speicherzelle verglichen wird.
Es ist somit Aufgabe der Erfindung, ein Verfahren zum Be­ trieb einer MRAM-Halbleiterspeicheranordnung mit einer Viel­ zahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem anderen Ende an Wortleitungen angeschlossen sind, so zu er­ möglichen, dass die Speicherzelle selbst als Referenz dienen kann und die Information in der Speicherzelle nicht zerstört wird, d. h. dass nicht zurückgeschrieben werden muss.
Diese Aufgabe wird anspruchsgemäß gelöst.
Bei dem erfindungsgemäßen Verfahren werden reversible magne­ tische Änderungen an der TMR-Speicherzelle vorgenommen und ein dadurch hervorgerufenes Stromsignal mit dem ursprüngli­ chen Stromsignal verglichen; dadurch kann die Speicherzelle selbst als Referenz dienen, obwohl die Information in der Speicherzelle nicht zerstört wird, d. h. es muss nicht zu­ rückgeschrieben werden.
Das erfindungsgemäße Verfahren ist bevorzugt bei einem TMR- Speicherzellentyp mit einer nicht mit der Speicherzelle elektrisch verbundenen Schreibleitung (zum Beispiel die TMR- Speicherzelle plus Transistor) anwendbar. Eine Anwendung bei einem reinen Crosspoint-Aufbau, d. h. einer TMR-Speicherzelle ohne Transistor ist jedoch auch möglich.
Besonders vorteilhaft ist das erfindungsgemäße Verfahren bei einer oben beschriebenen MRAM-Halbleiterspeicheranordnung anwendbar, bei der mehrere TMR-Speicherzellen parallel an einen Auswahltransistor angeschlossen sind (vgl. Fig. 2).
Nachstehend werden zwei Ausführungsbeispiele der Erfindung bezogen auf die Zeichnungsfiguren näher erläutert. Die Figu­ ren zeigen im einzelnen:
Fig. 1 schematisch und perspektivisch einen bereits be­ schriebenen Aufbau einer MRAM-Halbleiterspei­ cheranordnung mit jeweils einer TMR-Zelle zuge­ ordnetem Auswahltransistor und
Fig. 2 als schematisches Ersatzschaltbild eine bereits beschriebene MRAM-Halbleiterspeicheranordnung mit mehreren parallel an einen Auswahltransistor an­ geschlossenen TMR-Zellen.
Bei einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird Information in der weichmagnetischen Schicht 13 (Fig. 1) gespeichert. Beim Lesen wird das der in der TMR- Speicherzelle gespeicherten Information entsprechende Strom­ signal zunächst ohne von außen angelegtes Magnetfeld aufge­ nommen. Dann wird die Magnetisierung der weichmagnetischen Schicht 13 durch das Feld, welches durch einen Stromimpuls in der nicht verbundenen Schreibleitung, z. B. WL2, erzeugt wird, um ca. 45-60° gegenüber der leichten Magnetisie­ rungsachse (Easy-Achse) gedreht und das dadurch veränderte Stromsignal mit dem zuvor aufgenommenen Stromsignal vergli­ chen. Falls die Magnetisierung der weichmagnetischen Schicht 13 parallel zur Magnetisierung der hartmagnetischen Schicht 11 war (zum Beispiel entsprechend logisch "0"), erhöht sich der Widerstand; falls die Magnetisierung der weichmagneti­ schen Schicht 13 antiparallel zu der der hartmagnetischen Schicht 11 war (entsprechend logisch "1") erniedrigt sich der Widerstand. Danach fällt die Magnetisierung aufgrund der magnetischen Anisotropie in die der gespeicherten Informati­ on entsprechende ursprüngliche Richtung zurück. Das Ausfüh­ rungsbeispiel des erfindungsgemäßen Verfahrens ermöglicht somit ein Lesen der in der Zelle gespeicherten Information ohne dass diese Information zerstört wird, wobei die Zelle selbst als Referenz dient. Nachteil dieses Verfahrens ist im Vergleich mit dem zerstörenden Lesen ein maximal ein Drittel so großes Lesesignal.
Bei einem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird die Information in der hartmagnetischen Schicht 11 gespeichert. Die weichmagnetische Schicht 13 dient zum Auslesen. Durch einen Stromimpuls durch die elek­ trisch nicht verbundene Schreibleitung (zum Beispiel WL2) wird die weichmagnetische Schicht in eine definierte Rich­ tung parallel zur "Easy"-Achse gebracht und der Messwert mit dem bei genau entgegengesetzt orientierter weichmagnetischer Schicht verglichen. Die Signaldifferenz zwischen logisch "0" und "1" entspricht hier maximal dem Doppelten TMR-Hub, d. h. sie ist sechsmal höher als im ersten Ausführungsbeispiel. Die in der hartmagnetischen Schicht 11 gespeicherte Informa­ tion wird hierdurch nicht verändert. Nachteil dieses Verfah­ rens ist der zum Schalten der Magnetisierung der hartmagne­ tischen Schicht notwendige höhere Schreibstrom.
Bezugszeichenliste
TMR1, . . ., TMR8 TMR-Speicherzelle
BL, BL1, BL2 Bitleitung
WL1, WL2 Wortleitung
DL1, DL2 Daten-Digitleitung
TR1, TR2, TR11, TR12, TR21, TR22 Schalttransistoren
11
hartmagnetische Schicht
12
Tunnelwiderstandsschicht
13
weichmagnetische Schicht

Claims (4)

1. Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranord­ nung mit einer Vielzahl von TMR-Speicherzellen (TMR), die in einem Speicherzellenfeld an ihren einen Enden mit Bitleitun­ gen (BL) verbunden und an ihrem anderen Ende an Wortleitun­ gen (WL) angeschlossen sind, dadurch gekennzeichnet, dass beim Lesen einer Information die TMR-Speicherzelle (TMR) durch einen Stromimpuls einer kurzzeitigen reversiblen magnetischen Änderung unterworfen wird und das dadurch ver­ änderte Stromsignal mit dem ursprünglichen Stromsignal ver­ glichen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass die Information in der weichmagnetischen Schicht der TMR-Speicherzelle (TMR) gespeichert wird,
dass beim Lesen ein Stromsignal in der Leseleitung (BL) zu­ erst ohne ein von außen angelegtes magnetisches Feld erfasst wird,
dass anschließend durch einen Stromimpuls durch die elek­ trisch nicht verbundene Schreibleitung (WL1, WL2) die Magne­ tisierung der weichmagnetischen Schicht (13) reversibel ge­ genüber der Easy-Magnetisierungsachse derselben gedreht wird,
dass das dadurch veränderte Stromsignal in der Leseleitung (BL) mit dem zuerst erfassten Stromsignal verglichen wird und
aus diesem Vergleich die gespeicherte Information ermittelt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die durch den Stromimpuls bewirkte Drehung der Magneti­ sierung der weichmagnetischen Schicht gegenüber der Easy- Magnetisierungsachse etwa 45 bis 60° beträgt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass die Information in der hartmagnetischen Schicht (11) der TMR-Speicherzelle (TMR) gespeichert wird,
dass durch einen Stromimpuls durch die elektrisch nicht ver­ bundene Schreibleitung (WL) die weichmagnetische Schicht (13) in eine definierte Richtung parallel zur Easy- Magnetisierungsachse gebracht wird,
dass anschließend das dadurch veränderte Stromsignal in der Leseleitung (BL) gemessen wird,
dass der Messwert mit dem Stromsignal bei genau entgegenge­ setzt orientierter weichmagnetischer Schicht (11) verglichen wird und
dass aus diesem Vergleich die gespeicherte Information der TMR-Speicherzelle (TMR) ermittelt wird.
DE10118196A 2001-04-11 2001-04-11 Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung Expired - Fee Related DE10118196C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10118196A DE10118196C2 (de) 2001-04-11 2001-04-11 Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
TW091106639A TW559810B (en) 2001-04-11 2002-04-02 Method for operating an MRAM semiconductor memory arrangement
JP2002581557A JP2004530244A (ja) 2001-04-11 2002-04-05 Ｍｒａｍ半導体メモリーシステムの駆動方法
PCT/DE2002/001255 WO2002084705A2 (de) 2001-04-11 2002-04-05 Verfahren zum betrieb einer mram-halbleiterspeicheranordnung
KR10-2003-7013295A KR100521527B1 (ko) 2001-04-11 2002-04-05 Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법
CN028080637A CN1503976B (zh) 2001-04-11 2002-04-05 操作mram半导体存储器排列的方法
US10/685,082 US6807089B2 (en) 2001-04-11 2003-10-14 Method for operating an MRAM semiconductor memory configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10118196A DE10118196C2 (de) 2001-04-11 2001-04-11 Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung

Publications (2)

Publication Number Publication Date
DE10118196A1 DE10118196A1 (de) 2002-10-24
DE10118196C2 true DE10118196C2 (de) 2003-02-27

Family

ID=7681296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10118196A Expired - Fee Related DE10118196C2 (de) 2001-04-11 2001-04-11 Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung

Country Status (7)

Country Link
US (1) US6807089B2 (de)
JP (1) JP2004530244A (de)
KR (1) KR100521527B1 (de)
CN (1) CN1503976B (de)
DE (1) DE10118196C2 (de)
TW (1) TW559810B (de)
WO (1) WO2002084705A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847544B1 (en) * 2003-10-20 2005-01-25 Hewlett-Packard Development Company, L.P. Magnetic memory which detects changes between first and second resistive states of memory cell
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
JP2006294179A (ja) * 2005-04-14 2006-10-26 Renesas Technology Corp 不揮発性記憶装置
US7577018B2 (en) * 2006-03-07 2009-08-18 Tdk Corporation Readout circuit of magnetic memory
US20080162856A1 (en) * 2006-12-29 2008-07-03 Motorola, Inc. Method for dynamic memory allocation on reconfigurable logic
US8488357B2 (en) 2010-10-22 2013-07-16 Magic Technologies, Inc. Reference cell architectures for small memory array block activation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703805A (en) * 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
EP1003176A2 (de) * 1998-11-19 2000-05-24 Infineon Technologies AG Magnetischer Speicher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187976A (ja) * 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6134139A (en) * 1999-07-28 2000-10-17 Hewlett-Packard Magnetic memory structure with improved half-select margin
DE19947118C1 (de) * 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703805A (en) * 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
EP1003176A2 (de) * 1998-11-19 2000-05-24 Infineon Technologies AG Magnetischer Speicher

Also Published As

Publication number Publication date
WO2002084705A2 (de) 2002-10-24
CN1503976A (zh) 2004-06-09
US20040083328A1 (en) 2004-04-29
DE10118196A1 (de) 2002-10-24
KR100521527B1 (ko) 2005-10-12
JP2004530244A (ja) 2004-09-30
WO2002084705A3 (de) 2003-05-01
US6807089B2 (en) 2004-10-19
TW559810B (en) 2003-11-01
KR20030088131A (ko) 2003-11-17
CN1503976B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
DE60112860T2 (de) Dünnfilmspeicheranordnungen
DE69930129T2 (de) Mram speicher mit mehreren speicherbanken
DE60303835T2 (de) Magnetischer Direktzugriffsspeicher sowie entsprechendes Leseverfahren
DE602004004253T2 (de) Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen
DE10228578A1 (de) Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen, die ein Tunnel-Magnetwiderstandselement enthalten
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE10314812A1 (de) Magnetische Kleinbereichs-Speichervorrichtungen
DE102006008264B4 (de) MRAM Zelle mit Domänenwandumschaltung und Feldauswahl
DE10220897A1 (de) Dünnfilmmagnetspeicher
DE10032271C2 (de) MRAM-Anordnung
DE102005035166A1 (de) MRAM mit magnetischem Via zur Speicherung von Information und Feldsensor
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE60109307T2 (de) Nichtfluechtige passive speicherarray und sein leseverfahren
DE10307991A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen des Lesebetriebs nach einem selbstreferenzierenden Verfahren
DE10235467A1 (de) Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen mit Magnettunnelübergang
DE10244969A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenlesevorgangs ohne Verwendung einer Referenzzelle
DE10053965A1 (de) Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung
DE60214374T2 (de) Magnetoresistiver Speicher mit weichmagnetischen Referenzschichte
DE102004030591A1 (de) Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
EP1360692B1 (de) Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher
DE112012004304T5 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
DE60306782T2 (de) Vorrichtung und verfahren zum beschreiben eines kippspeichers
DE1474480A1 (de) Speichereinrichtung mit Matrixauswahlschaltung
DE10118196C2 (de) Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
EP1189236A1 (de) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt und Verfahren zum Betrieb eines solchen Speichers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee