DE60112860T2

DE60112860T2 - Dünnfilmspeicheranordnungen

Info

Publication number: DE60112860T2
Application number: DE60112860T
Authority: DE
Inventors: Frederick A. Palo Alto Perner; Thomas C. Sunnyvale Anthony
Original assignee: Hewlett Packard Development Co LP
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-09-15
Filing date: 2001-09-14
Publication date: 2006-07-13
Anticipated expiration: 2021-09-15
Also published as: EP1189239A3; EP1189239A2; CN100380527C; HK1045754A1; JP2002117684A; EP1189239B1; TW511089B; HK1045754B; KR20020021614A; DE60112860D1; US6324093B1; CN1345071A

Description

Die vorliegende Erfindung bezieht sich auf Datenspeicherungsvorrichtungen. Insbesondere bezieht sich die vorliegende Erfindung auf eine einmal-beschreibbare Dünnfilmdatenspeicherungsvorrichtung.
Neue Arten von nicht-flüchtigem Dünnfilmspeicher umfassen einen magnetischen Direktzugriffsspeicher („MRAM"; MRAM = Magnetic Random Access Memory), der auf spinabhängigen Tunnelungs-Übergängen („SDT"-Übergängen; SDT = spin dependent tunneling) basiert. Ein typischer SDT-Übergang weist eine festgelegte ferromagnetische Schicht, eine ferromagnetische Erfassungsschicht und eine dünne isolierende Tunnelbarriere auf, sandwichartig angeordnet zwischen den ferromagnetischen Schichten. Ein Logikwert kann an einen SDT-Übergang geschrieben werden, durch Anlegen eines Magnetfelds, das die Magnetisierungsausrichtung des SDT-Übergangs auf parallel (Logikwert „0") oder antiparallel (Logikwert „1") einstellt. Die relative Ausrichtung und Größe der Spinpolarisierung der ferromagnetischen Schichten bestimmen den Widerstandszustand (R oder R + ΔR) des SDT-Übergangs. Der Logikwert, der in dem SDT-Übergang gespeichert ist, kann gelesen werden durch Erfassen des Widerstands des SDT-Übergangs.
Ein anderer Typ eines nicht-flüchtigen Dünnfilmspeichers ist ein Polymerspeicher, der auf polaren leitfähigen Polymermolekülen basiert. Daten werden gespeichert als „permanente Polarisierung" in einem Polymermolekül (im Gegensatz zu einem SDT-Übergang, wo Daten als ein „permanentes magnetisches Moment" gespeichert sind). Polymerspeicherelemente können geschrieben werden durch Anlegen elektrischer Felder. Der Widerstandszustand (R oder R + ΔR) eines Polymerspeicherelements ist abhängig von der Ausrichtung der Polarisierung der Polymermoleküle. Polymerspeicherelemente können auch gelesen werden durch Erfassen ihres Widerstands.
Diese Dünnfilmspeicherelemente sind neu beschreibbar. Das heißt, Daten können mehrere Male auf diese Elemente geschrieben werden.
Einmal-beschreibbarer Speicher im Gegensatz dazu ermöglicht, dass Daten nur einmal geschrieben werden. Ein einmalbeschreibbarer Speicher wird üblicherweise verwendet, um Schlüssel-Chip-Informationen permanent zu speichern, wie z. B. Chip-/Herstellungs-ID, Zugriffscodes und Fehlerdarstellungen.
Typische Vorrichtungen zum Speichern von Schlüssel-Chip-Informationen umfassen löschbare programmierbare Nur-Lese-Speicher-Vorrichtungen („EPROM"-Vorrichtungen; EPROM = erasable programmable read-only memory) und Schmelzverbindungs-programmierbare Vorrichtungen. EPROM- und schmelzverbindungsprogrammierbare Vorrichtungen bieten jedoch nicht die Hochdichte- und Niedrigspannungs-Merkmale von MRAM- und Polymerspeicher-Vorrichtungen. Ferner werden EPROM- und Schmelzverbindungs-programmierbare Vorrichtungen nicht ohne weiteres mit MRAM- und Polymerspeicher-Vorrichtungen integriert.
Gemäß der vorliegenden Erfindung wird eine Gruppe aus Dünnfilmspeicherzellen geschaffen; und eine Schaltung zum Anlegen von Schreibpotentialen an zumindest einige der Speicherzellen; dadurch gekennzeichnet, dass die Speicherzellen einen Widerstand aufweisen, der auf einen Nenn- oder einen höheren Wert eingestellt werden kann, durch Anlegen eines ersten Schreibpotentials, und Dünnfilmbarrieren aufweisen, die beschädigt werden, wenn zweite Schreibpotentiale mit einem größeren Wert angelegt werden als die ersten Schreibpotentiale.
Andere Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung offensichtlich in Verbindung mit den beiliegenden Zeichnungen, die beispielhaft die Prinzipien der vorliegenden Erfindung darstellen.
1 ist eine Darstellung einer Datenspeicherungsvorrichtung, die ein Array aus Dünnfilmspeicherzellen umfasst;
2a und 2b sind Darstellungen von einmal-beschreibbaren Speicherzellen an unterschiedlichen Logikzuständen;
3 ist eine Darstellung von Lese- und Schreib-Spannungen für die einmal-beschreibbaren Speicherzellen;
4a und 4b sind Darstellungen von Zeilen- und Spalten-Schal– tungen für die Datenspeicherungsvorrichtung aus 1;
5 ist eine Darstellung einer alternativen, einmal-beschreibbaren Dünnfilmspeicherzelle;
6 ist eine Darstellung von Lese- und Schreib-Spannungen für die alternative, einmal-beschreibbare Dünnfilmspeicherzelle;
7 ist eine Darstellung einer Datenspeicherungsvorrichtung, die die alternativen einmal-beschreibbaren Dünnfilmspeicherzellen umfasst;
8 ist eine Darstellung eines einmal-beschreibbaren Dünnfilmspeicherregisters; und
9 ist eine Darstellung von Taktsignalen für das einmal-beschreibbare Dünnfilmspeicherregister.
Wie in den Zeichnungen zu Zwecken der Darstellung gezeigt ist, ist die vorliegende Erfindung in einer Datenspeicherungsvorrichtung verkörpert, die ein Array aus Dünnfilmspeicherzellen und eine Schaltungsanordnung zum Lesen und Schreiben der Speicherzellen umfasst. Einmal-Beschreib-Operationen können ausgeführt werden durch Beschädigen der Dünnfilmbarrieren von zumindest einigen der Speicherzellen.
Es wird Bezug auf 1 genommen, die eine Datenspeicherungsvorrichtung 8 darstellt, die ein resistives Kreuzpunkt-Array 10 aus Dünnfilmspeicherzellen 12 umfasst. Die Speicherzellen 12 sind in Zeilen und Spalten angeordnet, wobei sich die Zeilen entlang einer x-Richtung erstrecken und die Spalten entlang einer y-Richtung erstrecken. Nur eine relativ geringe Anzahl von Speicherzellen 12 ist gezeigt, um die Erklärung der Vorrichtung 8 zu vereinfachen. In der Praxis können Arrays jeglicher Größe verwendet werden.
Spuren, die als Wortleitungen 14 funktionieren, erstrecken sich entlang der x-Richtung in einer Ebene auf einer Seite des Arrays 10. Spuren, die als Bitleitungen 16 funktionieren, erstrecken sich entlang der y-Richtung in einer Ebene auf einer gegenüberliegenden Seite des Arrays 10. Es kann eine Wortleitung 14 für jede Zeile des Arrays 10 und eine Bitleitung 16 für jede Spalte des Arrays 10 vorliegen. Jede Speicherzelle 12 ist an einem Kreuzungspunkt einer entsprechenden Wortleitung 14 und einer Bitleitung 16 angeordnet.
Die Speicherzellen 12 bilden ein resistives Kreuzpunkt-Array, da sie resistive Elemente umfassen, die miteinander durch viele parallele Wege gekoppelt sind. Der Widerstand, der an einem Kreuzungspunkt ersichtlich ist, ist gleich dem Widerstand der Speicherzelle 12 an diesem Kreuzungspunkt parallel zu den Widerständen von Speicherzellen 12 in den anderen Zeilen und Spalten.
Die Vorrichtung 8 umfasst ferner eine Lese-/Schreib-Schaltung (dargestellt durch eine erste und zweite Zeilenschaltung 18 und 20 und eine erste und zweite Spaltenschaltung 22 und 24) zum Anlegen von Lese- und Schreib-Potentialen an ausgewählte Speicherzellen während Lese- und Schreib-Operationen. Um die Lese- und Schreib-Ströme zu erzeugen, legen die erste und die zweite Zeilenschaltung 18 und 20 geeignete Potentiale an die Wortleitungen 14 an, und die erste und zweite Spaltenschaltung 22 und 24 legen geeignete Potentiale an die Spaltenleitungen 16 an.
Die zweite Spaltenschaltung 24 umfasst ferner Erfassungsverstärker zum Erfassen der Widerstandszustände der ausgewählten Speicherzellen. Die Widerstandszustände zeigen die gespeicherten Logikwerte an.
Kriechpfadströme können ein Problem während Lese-Operationen darstellen, da die Speicherzellen in dem Array miteinander durch viele parallele Wege gekoppelt sind. Wenn sie nicht blockiert werden, neigen die Kriechpfadströme dazu, das Erfassen zu hemmen.
Es gibt verschiedene Wege zum Blockieren der Kriechpfadströme während Lese-Operationen. Zum Beispiel kann die Vorrichtung 8 Schalter oder Dioden umfassen zum Isolieren der ausgewählten Zellen und dadurch Blockieren der Kriechpfadströme.
Alternativ können die Kriechpfadströme blockiert werden durch Implementieren eines „Äquipotential"-Verfahrens, offenbart in der mitanhängigen europäischen Patentveröffentlichung EP1152429 . Ein Lese-Potential kann an die Bitleitung angelegt werden, die die ausgewählte Speicherzelle kreuzt, und ein Massepotential kann an die Wortleitung angelegt werden, die die ausgewählte Speicherzelle kreuzt. Folglich fließt ein Erfassungsstrom durch die ausgewählte Speicherzelle. Um zu verhindern, dass die Kriechpfadströme den Erfassungsstrom hemmen, wird das selbe Potential an einen Teilsatz von nicht-ausgewählten Bitleitungen und nicht-ausgewählten Wortleitungen angelegt.
Während einer Schreiboperation legt die Lese-/Schreib-Schaltung Schreibpotentiale an ausgewählte Wort- und Bit-Leitungen 14 und 16 an. Folglich werden elektrische oder magnetische Felder um die ausgewählten Wort- und Bit-Leitungen 14 und 16 erzeugt. Eine Speicherzelle 12, die beide Felder sieht (d. h., eine Speicherzelle, die an einem Kreuzungspunkt einer ausgewählten Wortleitung und einer ausgewählten Bitleitung liegt), wird als eine „ausgewählte" Speicherzelle bezeichnet. Alle anderen Speicherzellen 12 entlang der ausgewählten Wortleitung 14 sehen eines der zwei Felder und alle der anderen Speicherzellen 12 entlang der ausgewählten Bitleitung 16 sehen das andere der zwei Magnetfelder. Diese Speicherzellen 12, die eines der zwei Magnetfelder sehen, werden als „halbgewählte" Speicherzellen bezeichnet. Die verbleibenden Speicherzellen 12 in dem Array 10 werden als „nicht-ausgewählte" Speicherzellen bezeichnet.
Eine Neuschreib-Operation kann ausgeführt werden durch Anlegen eines ersten und zweiten Schreibpotentials an die Wort- und Bit-Leitungen 14 und 16. Es resultiert ein Feld, das den Widerstandszustand der ausgewählten Speicherzelle auf einen Nennwert (R) oder einen höheren Wert (R + ΔR) einstellt. Das erste und das zweite Schreibpotential verursachen keinen dielektrischen Zusammenbruch der Dünnfilmbarriere (z. B. der tunnelisolierenden Barriere) der ausgewählten Speicherzelle. Folglich kann der Widerstandszustand wiederholt geändert werden.
Eine Einmal-Schreib-Operation kann ausgeführt werden durch Anlegen eines dritten und vierten Schreibpotentials an die Wort- und Bit-Leitungen 14 und 16. Das dritte und vierte Schreibpotential verursachen keine dielektrischen Zusammenbrüche der Dünnfilmbarrieren der halbgewählten Speicherzellen. Das dritte und vierte Potential verursacht jedoch einen dielektrischen Zusammenbruch der Dünnfilmbarriere der ausgewählten Speicherzelle. Folglich verursachen das dritte und vierte Schreibpotential, dass die Dünnfilmbarriere überbeansprucht oder beschädigt wird, und die ausgewählte Speicherzelle wird dauerhaft auf einen Niedrigwiderstandszustand verändert. Leseströme verursachen keine Beschädigung an nicht-beschädigten Dünnfilmbarrieren. Der Widerstandszustand einer einmal-beschreibbaren Dünnfilmspeicherzelle gemäß der vorliegenden Erfindung kann nur einmal geändert werden, von einem hohen Widerstandszustand zu einem niedrigen Widerstandszustand.
Eine oder mehrere Gruppen der Speicherzellen 12 können entworfen sein für Einmal-Schreib-Operationen, und die verbleibenden Speicherzellen 12 können entworfen sein für Neuschreib-Operationen. Bei einer Gruppe, die für Einmal-Schreib-Operationen entworfen ist, stellen die Speicherzellen, die beschädigte Dünnfilme aufweisen, einen ersten Logikzustand dar und die Speicherzellen, die unbeschädigte Dünnfilme aufweisen, stellen einen zweiten Logikzustand dar.
Die Speicherzellen können einfach nach Spalten gruppiert sein. Das heißt, „einmal-beschreibbare" Spalten aus Speicherzellen 12 können für Einmal-Schreib-Operationen entworfen sein und „neu-beschreibbare" Spalten aus Speicherzellen 12 können für Neuschreib-Operationen entworfen sein. Ein solches Gruppieren ermöglicht, dass Schreibschaltungen für die einmal-beschreibbaren Spalten hergestellt werden und unterschiedliche Schreibspalten für die neu-beschreibbaren Spalten hergestellt werden. Schreibschaltungen für die einmal-beschreibbaren Spalten legen das dritte und vierte Schreibpotential an ausgewählte Speicherzellen an, und Schreibschaltungen für die neu-beschreibbaren Spalten wenden das erste und zweite Schreibpotential an ausgewählte Speicherzellen an. Alternativ könnte eine Schreibschaltung entworfen sein, um entweder das erste oder zweite Betriebspotential an eine ausgewählte Speicherzelle oder das dritte und vierte Betriebspotential an die ausgewählte Speicherzelle anzulegen.
Der Herstellungsprozess für das Array 10 muss nicht modifiziert werden; Speicherzellen 12, die für Einmal-Schreib-Operationen entworfen sind, weisen denselben Aufbau auf wie Speicherzellen 12, die für Neuschreib-Operationen entworfen sind. Der Herstellungsprozess sollte jedoch so gesteuert werden, dass die Zusammenbruch-Parameter gesteuert werden auf einen engen Bereich innerhalb von Grenzen, die durch Schreibtreiber für die Lese-/Schreib-Schaltung gesetzt werden.
Es wird nun Bezug auf 2a und 2b genommen, die einmal-beschreibbare Dünnfilmspeicherzellen 12 auf unterschiedlichen Widerstandszuständen zeigen. Jede Dünnfilmspeicherzelle 12 umfasst ein resistives Speicherelement 30. Jedes resistive Speicherelement 30 seinerseits umfasst einen ersten und zweiten Leiter 32 und 34 und eine Hochwiderstands-Dünnfilmbarriere 36 zwischen denselben. Bei einem SDT-Übergang z. B. kann der erste Leiter 32 eine freie ferromagnetische Schicht sein, der zweite Leiter 34 kann eine festgelegte ferromagnetische Schicht sein und die Dünnfilmbarriere 36 kann eine isolierende Tunnelbarriere sein. Bei einem Polymer-Speicherelement kann der erste Leiter 32 ein Metall sein, der zweite Leiter 34 kann ein Metall sein und die Dünnfilmbarriere 36 kann ein Polymerspeichermaterial sein.
Die Dicke der Dünnfilmbarriere 36 ist so ausgewählt, dass die Barriere zusammenbricht, wenn das dritte und vierte Schreibpotential angelegt werden, aber nicht, wenn das erste und zweite Schreibpotential angelegt werden. Ein dielektrischer Zusammenbruch tritt üblicherweise bei einem kritischen elektrischen Feld und nicht einer kritischen Spannung auf.
Die Dünnfilmbarriere 36 der Speicherzelle 12, gezeigt in 2a, ist noch nicht zusammengebrochen, überbelastet oder anderweitig beschädigt. Daher weist die Speicherzelle 12 einen Nennwiderstand auf, der dem ersten Logikwert entspricht. Wenn ein Erfassungsstrom durch eine ausgewählte Speicherzelle fließt, bricht die Dünnfilmbarriere nicht zusammen.
Die Dünnfilmbarriere der Speicherzelle 12, gezeigt in 2b, ist bereits zusammengebrochen. Daher weist die Speicherzelle 12, gezeigt in 2b, einen Widerstand auf, der niedriger ist als der Nennwert. Dieser niedrigere Widerstand entspricht dem zweiten Logikwert.
Der Widerstand des resistiven Speicherelements 30, gezeigt in 2a (unbeschädigte Barriere), kann im Bereich von 1 Megaohm sein, und der Widerstand des resistiven Speicherelements 30, gezeigt in 2b (beschädigte Barriere), kann im Bereich von 100 Ohm bis 10.000 Ohm sein. Im Gegensatz dazu kann ein resistives Speicherelement einer neu-beschreibbaren Speicherzelle einen Widerstand im Bereich von 1 Megaohm bei einem Widerstandszustand und 1,1 Megaohm bei dem anderen Widerstandszustand aufweisen.
Wenn ein Speicherelement 30 einen Widerstand nahe Null aufweist, könnte es übermäßig große Lese- und Schreibströme während Lese- und Schreib-Operationen ziehen. Um zu verhindern, dass ein solches Speicherelement 30 große Ströme zieht, kann ein Widerstand 38 in Reihe mit dem resistiven Speicherelement 30 geschaltet sein. Der Widerstand des in Reihe geschalteten Widerstands 38 sollte niedrig genug sein, um eine minimale Auswirkung auf Lese-Operationen aufzuweisen, und hoch genug, um minimale Auswirkung auf Schreiboperationen auszuüben. Somit sollte der tatsächliche Widerstand des in Reihe geschalteten Widerstands 38 das Speicherelement 30 isolieren, ohne die Erfassung des Erfassungsstroms während Lese-Operationen zu verschlechtern und ohne die Schreibströme während Schreiboperationen zu ver schlechtern. Der Widerstandsbereich des in Reihe geschalteten Widerstands 38 kann zwischen 0,1 % und 50 % des Nennwerts sein. Somit, wenn das resistive Speicherelement 30 eine beschädigte Barriere 36 aufweist, ist der Widerstand der Speicherzelle 12 zumindest gleich dem Widerstand des in Reihe geschalteten Widerstands 38. Die U.S.-Anmeldung 6 456 525 der Anmelderin, eingereicht am 15. September 2000 mit dem Titel „SHORT TOLERANT RESISTIVE CROSS POINT ARRAY" offenbart resistive Elemente, die in Reihe mit Speicherelementen geschaltet sind.
Es wird nun Bezug auf 3 genommen, die die Lese- und Schreib-Spannungen für die Speicherzellen darstellt. Die maximale Lesespannung (V_RMAX) ist kleiner als die minimale Einmalbeschreibspannung (V_WMIN). Die Spannung für eine Einmalbeschreiboperation ist größer als die minimale Einmalbeschreibspannung (V_WMIN) und kleiner oder gleich der vollen V_DD-Spannung. Somit liegt keine Überlappung zwischen der Lese- und Einmalbeschreibspannung vor.
Die Spannung für eine Einmalbeschreiboperation wird für ein kurzes Intervall angelegt. Der dielektrische Zusammenbruch tritt sehr schnell auf, sobald die Zusammenbruchschwelle überschritten wird. Eine Einmalbeschreiboperation könnte innerhalb einer einzelnen Taktperiode (10 – 30 ns) ausgeführt werden. Der Zusammenbruchstrom könnte überwacht werden und die Einmalbeschreibspannung beseitigt werden, sobald ein Zusammenbruch erfasst wird. Es wäre jedoch einfacher, die Einmalbeschreibspannung für eine kurze, feste Zeitperiode anzulegen.
Die Spannung, die während einer Neuschreib-Operation angelegt wird, ist beschränkt durch die Zusammenbruchgrenzen der Speicherzelle, die an der Maximallesespannung ist (V_RMAX). Somit ist die Spannung während einer Neuschreib-Operation geringer als die maximale Lesespannung (V_RMAX). Eine typische Spannung während einer Leseoperation ist zwischen dem Massepotential (GND) und der Spannung für die Neuschreiboperation.
Es wird Bezug auf 4a und 4b genommen, die die erste Zeilen- und die zweite Spalten-Schaltung 18 und 24 detaillierter zeigen. Die erste Zeilenschaltung 18 umfasst einen ersten Schalter 52 für jede Wortleitung 14. Der erste Schalter 52 führt drei Funktionen aus: Verbinden der ausgewählten Wortleitungen 14 mit Masse sowohl für Lese- als auch Schreiboperationen; Verbinden der nicht-ausgewählten Wortleitungen 14 mit der Array-Spannung (Vs) während Lese-Operationen (was ein äquipotentielles Lesen ermöglicht); und Verbinden der nicht-ausgewählten Wortleitungen 14 mit der Halbwähl-Schreibspannung (Vw) während einer Einmalbeschreib-Operation. Wenn die Einmalbeschreib- und Neuschreib-Funktionalität kombiniert werden, liefert der erste Schalter 52 eine Leerlaufschaltung für die nicht-ausgewählten Zeilen während Neuschreib-Schreiboperationen. Die Halbwählspannung (Vw) ist geringer als die Zusammenbruchspannung.
Während Lese- und Einmalbeschreib-Operationen verbindet die zweite Zeilenschaltung 20 alle Wortleitungen mit einer hohen Impedanz (z. B. Leerlaufschalter). Während einer Neuschreib-Operation legt die zweite Zeilenschaltung 20 eine Zeilenschreibspannung an alle Wortleitungen 14 an oder liefert alternativ die Zeilenschreibspannung nur zu den ausgewählten Wortleitungen 14 und verbindet die nicht-ausgewählten Wortleitungen mit einer hohen Impedanz (z. B. Leerlaufschaltern).
Während Lese- und Einmalbeschreib-Operationen verbindet die erste Spaltenschaltung 22 alle Bitleitungen 16 mit einer hohen Impedanz. Während einer Neuschreib-Operation verbindet die erste Spaltenschaltung 22 die ausgewählte Bitleitung 16 mit den Schaltungen 18 bis 24 und alle nicht-ausgewählten Bitleitungen 16 mit einer hohen Impedanz (z. B. Leerlaufschaltern).
Die zweite Spaltenschaltung 24 umfasst einen Erfassungsverstärker 54 und eine Mehrzahl von zweiten Schaltern 56. Jeder zweite Schalter 56 führt drei Funktionen aus: Verbinden der ausgewählten Spalte 16 mit dem Eingang des Erfassungsverstärkers 54 während Lese- und Neuschreib-Operationen; Verbinden der nicht-ausgewählten Bitleitungen 16 mit der Arrayspannung (Vs) während Leseoperationen; und Verbinden der nicht-ausgewählten Bitleitungen 16 mit einer Halbwählspannung (Vw) während Einmalbeschreib-Operationen. Wenn er mit einer ausgewählten Bitleitung verbunden ist, erfasst der Erfassungsverstärker 54 den Widerstandszustand von ausgewählten Speicherzellen während einer Leseoperation und legt ein Neuschreibpotential während einer Neuschreib-Operation an. Während einer Einmalbeschreib-Operation legt der Erfassungsverstärker 54 ein Masse-Potential an, um eine logische „0" zu schreiben, und zwei Mal die Halbwählspannung (2WV), um eine logische „1" zu schreiben. Ein Anlegen von zwei Mal der Halbwählspannung verursacht einen Zusammenbruch.
4a zeigt die erste Zeilenschaltung 18 und die zweiten Spaltenschaltungen 24 während einer Leseoperation. Während einer Leseoperation binden die ersten Schalter 52 eine ausgewählte Wortleitung 14 an Masse und nicht-ausgewählte Wortleitungen 14 an die Array-Spannung (Vs), und der zweite Schalter 56 verbindet eine ausgewählte Bitleitung 16 mit dem Erfassungsverstärker 54 und die nicht-ausgewählten Bitleitungen 16 mit der Array-Spannung (Vs). Der Erfassungsverstärker 54 legt ein Lese-Potential an die ausgewählte Bitleitung an und erfasst einen Erfassungsstrom.
4b zeigt die erste Zeilen- und die zweite Spalten-Schaltung 18 und 24 während einer Schreiboperation. Während einer Einmalbeschreib-Operation legen die zweiten Schalter 56 ein Schreibpotential (entweder GND oder 2·Vw) an ein Ende der ausgewählten Bitleitung 16 und ein Halbwähl-Schreibpotential (Vw) an die nicht-ausgewählten Bitleitun gen 16 an. Die ersten Schalter 52 legen ein Schreibpotential (GND) an die ausgewählte Wortleitung 14 und ein Halbwähl-Schreibpotential (Vw) an die nicht-ausgewählten Wortleitungen 14 an. Die Zelle 12 an dem Kreuzungspunkt der ausgewählten Bitleitung 16 und der ausgewählten Wortleitung 14 sieht eine Spannung (2·Vw), die größer ist als die Zusammenbruchspannung, um eine logische „1" zu schreiben, oder eine Null-Spannung, um eine logische „0" zu schreiben, während alle nicht-ausgewählten Speicherzellen entweder eine Null-Spannung oder eine Halbwählspannung sehen.
Derart offenbart ist ein einmal beschreibbarer Dünnfilmspeicher, der eine höhere Dichte aufweist als ein EPROM und ein schmelzverbindungsprogrammierbarer Speicher. Der einmalbeschreibbare Dünnfilmspeicher weist ferner eine niedrigere Spannungs-Operation auf als der EPROM und der schmelzverbindungsprogrammierbare Speicher. Die volle V_DD-Spannung kann verwendet werden, um die Dünnfilmbarrieren zu überbelasten. Somit wird eine niedrigere Energie verwendet, um die einmal-beschreibbaren Dünnfilmspeicherzellen zu beschreiben, als für Speicherzellen bei schmelzverbindungsprogrammierbaren Vorrichtungen. Eine niedrigere Energie ihrerseits führt zu geringerem strukturellen Schaden und höherer Zuverlässigkeit. Die niedrigeren Lese- und Schreibspannungen können ferner den einmal-beschreibbaren Dünnfilmspeicher kompatibel mit einer hochentwickelten CMOS-Technik machen.
Der einmal-beschreibbare Dünnfilmspeicher wird mit denselben Komponenten und der Prozesstechnik hergestellt, die beim Herstellen von neubeschreibbarem Dünnfilmspeicher verwendet werden. Der Herstellungsprozess muss nicht verändert werden, um einmal-beschreibbare und neu-beschreibbare Speicherzellen zu mischen. Somit können im Gegensatz zum EPROM und schmelzverbindungsprogrammierbaren Speichern einmal-beschreibbare Speicherzellen auf demselben Siliziumsubstrat mit den neu-beschreibbaren Speicherzellen gemischt werden. Vorteile des Mischens der einmal-beschreibbaren und neu-beschreibbaren Speicherzellen umfassen dieselbe grundlegende Speicherzellenstruktur; und einen einfacheren Entwurf für die Leseschaltungen für den einmal-beschreibbaren Speicher, was ermöglicht, dass ein Teilsatz des einmal-beschreibbaren Speichers automatisch während des Hochfahrzyklus der Schaltung erfasst wird. Ein anderer Vorteil ist, dass Einmalbeschreibdaten permanent gespeichert werden und für ID, Sicherheit, Leistung bei der Konfiguration oder Anwendungscode-Speicherung verwendet werden können. Somit werden keine separaten Chips benötigt, um Schlüssel-Chip-Informationen zu speichern, wie z. B. Chip-/Herstellungs-ID, Zugriffscode und Fehlerpläne.
Der einmal-beschreibbare Dünnfilmspeicher weist eine robuste Leseoperation auf. Die Differenz zwischen einem logischen „1"- und „0"-Zustand ist relativ groß. Zum Beispiel kann ein Schreiben von „0" durch einen Widerstand von einem Megaohm dargestellt werden und ein Schreiben von „1" kann durch einen niedrigen Widerstand von 1.000 Ohm dargestellt werden. Ein solch großer Unterschied ist relativ leicht zu erfassen und vereinfacht den Leseschaltungsentwurf.
Die Vorrichtung 8 ist nicht auf einen bestimmten Typ eines Dünnfilmspeichers beschränkt. MRAM und Polymerspeicher sind nur zwei Typen. MRAM-Speicherelemente können SDT-Übergänge und Gigant-Magnetoresistenz-Vorrichtungen („GMR"-Vorrichtungen; GMR = giant magnetoresistance) umfassen.
Wenn Dioden oder Schalter zum Blockieren von Kriechpfadströmen während Leseoperationen verwendet werden, muss die Leseschaltungsanordnung nur entsprechende Potentiale an die Wort- und Bitleitung anlegen, die die ausgewählte Speicherzelle kreuzen, um einen Erfassungsstrom zu erzeugen.
Die Einmalbeschreib-Dünnfilmzellen können irgendwo in dem Array 10 angeordnet sein. Einmalbeschreib-Speicherzellen können jedoch von den neubeschreibbaren Speicherzellen getrennt sein, um zu ermöglichen, dass robustere Erfas sungsverstärker für den einmal-beschreibbaren Speicher verwendet werden. Separate Gruppen von einmal-beschreibbaren Speicherzellen können beim Hochfahren betrieben werden, um spezielle Funktionen zu liefern, wie z. B. das Einrichten von Konfigurationsdaten, Fehlerplänen oder ID-Daten.
5 zeigt eine alternative Speicherzelle 110, die ein einmal-beschreibbares, resistives Dünnfilmspeicherelement 112 und einen Zugriffstransistor 114 umfasst, in Reihe geschaltet mit dem resistiven Speicherelement 112; und 6 zeigt Spannungen, die während Lese- und Einmalbeschreib-Operationen angelegt werden. Während einer Leseoperation an der alternativen Speicherzelle 110 kann der Zugriffstransistor 114 als ein Sourcefolger betrieben werden. Eine Spannung (V_R), angelegt über das einmal-beschreibbare Speicherelement 112 ist ungefähr gleich der Spannung (V_GATE) zu dem Zugriffstransistor-Gate minus die Body-Effekt-Schwellenspannung des Zugriffstransistors 114. Die Gate-Spannung (V_GATE) wird niedrig gehalten, um eine niedrige Spannung (V_R) über das einmal-beschreibbare Speicherelement 112 zu halten. Der Zugriffstransistor 114 funktioniert als eine Stromquelle, die das Speicherelement 112 an der Source des Zugriffstransistors 114 von einem Erfassungsverstärker 116 isoliert, der mit dem Drain des Zugriffstransistors 114 gekoppelt ist. Erfassungsspannungen (V_R/W) an dem Drain des Zugriffstransistors 114 können hochgehen, ohne die Dünnfilmbarriere des Speicherelements 112 während Lese-Operationen zu beschädigen. Der Erfassungsverstärker 116 kann einen Erfassungsstrom (i_R/W) mit einer Schwelle vergleichen, um den Widerstandszustand des einmal-beschreibbaren Speicherelements 112 zu bestimmen.
Daten können in die Speicherzelle 110 geschrieben werden, durch Anlegen der vollen V_DD-Spannung an das Gate und den Drain des Zugriffstransistors 114. Somit ist V_GATE = V_DD und V_R/W = V_DD. Die resultierende Spannung (V_R), angelegt an das Speicherelement 112 verursacht, dass die Dünnfilmbarriere überbelastet wird und zusammenbricht. Sobald die Überbelastung auftritt, wird die Gate-Spannung (V_GATE) entfernt. Die Gate-Spannung (V_GATE) kann für eine Dauer von weniger als einer Taktperiode angelegt werden.
Die Zugriffstransistoren 114 können nur in den Speicherzellen 110 angewendet werden, die für Einmalbeschreib-Operationen entworfen sind, oder sie können in allen Speicherzellen 110 verwendet werden. Wenn sie in allen Speicherzellen 110 verwendet werden, können die Zugriffstransistoren 114 gesteuert werden, um zu verhindern, dass Kriechpfadströme die Erfassungsströme während den Leseoperationen hemmen.
7 zeigt eine Datenspeicherungsvorrichtung 210, die ein Array 212 der alternativen einmal-beschreibbaren Speicherzellen 110 umfasst. Gates der Zugriffstransistoren 114 sind mit Wortleitungen 214 verbunden, und Drains der Zugriffstransistoren 114 sind mit Bitleitungen 216 verbunden. Die Vorrichtung 210 umfasst ferner einen Strommoden-Erfassungsverstärker 218 und Bitleitungs-Zugriffstransistoren 220. Ein Referenzelement 222 wird verwendet, unreinen Referenzstrom (i_r) für einen Vergleich mit dem Erfassungsstrom (i_s) zu liefern.
Während einer Leseoperation wird eine Speicherzelle 110 ausgewählt durch Auswählen ihrer überkreuzenden Wort- und Bitleitungen 214 und 216. Ein Erfassungsstrom (i_s) fließt durch die ausgewählte Speicherzelle 110. Zusätzlich dazu wird ein Transistor 224 geschlossen, wodurch ein Referenzstrom (i_r) durch das Referenzelement 222 fließt. Die Größe des Referenzstroms (i_r) liegt zwischen dem Erfassungsstrom, der einer Unbeschädigte-Barriere-Logik „0" entspricht und einem Erfassungsstrom, der einer logischen „1" entspricht. Zum Beispiel kann die Referenzstromgröße vier Mal die erwartete Größe des Erfassungsstroms sein, der durch eine Speicherzelle mit unbeschädigter Barriere fließt.
Der Strommoden-Erfassungsverstärker 118 umfasst einen Pufferverstärker 226 und einen Verhältnis-Stromspiegel 228 zum Vergleichen des Erfassungsstroms (i_s) mit einem Verhältnis-Stromspiegelstrom, um den Widerstandszustand der ausgewählten Speicherzelle 110 zu bestimmen. Der Verhältnis-Stromspiegel 228 umfasst drei P-Kanal-Transistoren und zwei n-Kanal-Transistoren. Ein p-Kanal-Transistor 230 ist größer als sein benachbarter p-Kanal-Transistor 232. Wenn z. B. der eine p-Kanal-Transistor 230 vier Mal größer ist als sein benachbarter p-Kanal-Transistor 232, ist der Erfassungsstrom (i_s) drei Mal der Referenzstrom (i_r). Der Referenzstrom (i_r) zieht einen Erfassungsknoten (xs) hoch, wenn die ausgewählte Speicherzelle 110 keine beschädigte Barriere aufweist (hoher Widerstand), und zieht den Erfassungsknoten (xs) nach unten, wenn die ausgewählte Speicherzelle 110 eine beschädigte Barriere aufweist (niedriger Widerstand).
Der Pufferverstärker 224 kann ein Paar aus Invertern umfassen, die in Reihe geschaltet sind, um als ein Erfassungsverstärker-Komparator und ein Ausgangstreiber zu funktionieren. Das Inverterpaar führt die Funktion des Pufferns eines Hochimpedanzknotens (Knoten Y1) von Schaltungen aus, die mit dem Verstärkerausgang verbunden sind (d. h. das Inverterpaar puffert den Eingang und Ausgang und verstärkt das Eingangssignal). Das Paar aus Invertern funktioniert auch als ein Komparator: wenn der Erfassungsknoten (xs) unter eine Schaltschwelle des Inverterpaars gezogen wird, berichtet der Pufferverstärker 226 ein Ausgangssignal (Dout), das eine logische „0" darstellt, und wenn der Erfassungsknoten (xs) über der Schaltschwelle ist, stellt das Ausgangssignal (Dout) eine logische „1" dar. Somit funktioniert der Erfassungsverstärker 218 als ein Stromspiegel-Komparator.
Daten werden in die ausgewählte Speicherzelle 110 geschrieben durch Steuern der Gate-Signale (d0 bis dn) zu den Bitleitungs-Zugriffstransistoren 220 und einem Rücksetz transistor 234 gemäß den Einmalbeschreibzuständen, die oben in Verbindung mit 5 und 6 beschrieben wurden. Die Funktion des Rücksetztransistors 234 ist das Hochziehen des Erfassungsknotens (xs) zwischen Leseoperationen und das Liefern des Schreibpotentials während Schreiboperationen, wie in 6 beschrieben ist.
Die vorliegende Erfindung ist nicht auf Speicherzellen-Arrays beschränkt. Zum Beispiel kann ein einmal-beschreibbares Register die einmal-beschreibbaren Dünnfilmspeicherzellen umfassen. Das einmal-beschreibbare Register weist keine Wortleitungen auf. Speicherzellen werden ausgewählt durch Auswählen von ausschließlich Bitleitungen. Das volle Schreibpotential, das an eine ausgewählte Bitleitung angelegt wird, verursacht einen dielektrischen Zusammenbruch in einer ausgewählten Speicherzelle.
Es wird nun Bezug auf 8 genommen, die ein einmal-beschreibbares Register 310 zeigt, das eine Speicherzelle 312 umfasst. Die Speicherzelle 312 umfasst ein Dünnfilmelement 314, einen Zugriffstransistor 316 und einen Schreibtransistor 318. Ein Drain-Source-Weg des Schreibtransistors 318 ist über den Drain-Source-Weg des Zugriffstransistors 316 gekoppelt. Das einmal-beschreibbare Register 310 umfasst ferner einen Differenzverstärker 320, der zwischen einen ersten und zweiten Knoten (na und nb) geschaltet ist. Der Differenzverstärker 320 ist konfiguriert, um eine Widerstandsdifferenz zwischen einer Referenzzelle 322 und dem Dünnfilmelement 314 zu erfassen, während eine niedrige Lesespannung an der Referenzzelle 322 und dem Dünnfilmelement 314 beibehalten wird. Der Differenzverstärker 320 legt ferner die Schreibspannung an das einmal-beschreibbare Dünnfilmelement 314 an.
Es wird zusätzlich Bezug auf 9 genommen. Lese- und Schreib-Operationen werden durch ein erstes, zweites und drittes Taktsignal (LV1, LV2, LV3), ein Ausgleichssignal (EQ) und ein Schreibsignal (W) gesteuert. Diese Signale werden durch einen Steuersignalgenerator 324 erzeugt.
Ein Schreibdatensignal (Din) wird zu dem Gate eines Transistors 326 geliefert, dessen Drain-Source-Weg zwischen den ersten Knoten (na) und Masse gekoppelt ist. Ein Signal (Dinb), das das Komplement des Schreibdatensignals (Din) darstellt, wird zu dem Gate eines Transistors 328 geliefert, dessen Drain-Source-Weg zwischen den zweiten Knoten (nb) und Masse gekoppelt ist. Um die Register 310 zuverlässig zu schreiben, werden die Transistoren 326 und 328 gesteuert, um entweder den ersten oder den zweiten Knoten (na oder nb) gemäß dem Pegel des Schreibdatensignals (Din) herunterzuziehen.
Eine Schreiboperation wird durchgeführt durch Einschalten eines p-Kanal-Transistors 330 (mit dem zweiten Taktsignal LV2), um den internen Knoten des Differenzverstärkers 320 auf den vollen VDD-Pegel zu bringen und das Schreibdatensignal (Din) zu dem Gate des Transistors 326 zu liefern. Wenn das Datensignal (Din) niedrig ist, dann wird ermöglicht, dass die Spannung an dem ersten Knoten (na) floatet und die Spannung an dem zweiten Knoten (nb) abwärts gezwungen wird. Folglich wird keine Spannung an das einmal-beschreibbare Element 314 angelegt, wenn das Schreibsignal (W) aktiviert ist. Somit, wenn der Widerstand des einmal-beschreibbaren Elements 314 hoch ist, wenn das Schreibsignal (W) aktiviert wird, bleibt er hoch.
Wenn jedoch das Datensignal (Din) hoch ist, wird der Differenzverstärker 320 auf die volle V_DD-Spannung an dem zweiten Knoten (nb) getrieben. Wenn der Schreibzugriffstransistor 318 angeschaltet wird und das Schreibsignal W aktiviert wird, wird die Spannung an dem zweiten Knoten (nb) hoch auf die volle V_DD-Spannung gezwungen, und die hohe Spannung wird an das Dünnfilmelement 314 angelegt. Die hohe Spannung verursacht einen dielektrischen Zusammenbruch in dem Dünnfilmelement 314.
Während einer Leseoperation erfasst der Differenzverstärker 320 die Stufe des Dünnfilmelements 314 in zwei Schritten. Zuerst wird ein n-Kanaltransistor 332 angeschaltet (durch das erste Taktsignal LV1), um die Spannung an dem ersten und zweiten Knoten (na und nb) auf eine niedrige Spannung zu bringen (ungefähr V_DD/2). Als nächstes wird ein Ausgleichstransistor 334 angeschaltet (durch das Ausgleichssignal EQ), um beide Knoten (na und nb) auf eine gleiche (niedrige) Spannung zu zwingen, und die Zugriffstransistoren 316 und 336 werden angeschaltet (durch das dritte Steuersignal LV3), um die Speicher- und Referenzzellen 312 und 322 mit den Eingängen des Differenzverstärkers 320 zu verbinden. Wenn das Ausgleichssignal EQ beseitigt wird, entwickelt sich eine Differenzspannung über den ersten und zweiten Knoten (na und nb). Diese Differenzspannung wird bestimmt durch den Widerstand des Dünnfilmelements 314 im Vergleich zu dem Widerstand der Referenzzelle 322. Der Widerstand der Referenzzelle 322 kann einen Wert gleich dem Mittelwert des Nennwiderstands des Dünnfilmelements 314 und seinen Widerstand in dem Niedrigwiderstandszustand aufweisen. Nach einer kurzen Verzögerung, um das Entwickeln der Differenzspannung zu ermöglichen, schaltet das dritte Steuersignal (LV3) die Zugriffstransistoren 316 und 336 ab, um die Speicher- und Referenz-Zellen 312 und 322 von dem Differenzverstärker 320 zu isolieren.
Der zweite Schritt wird ausgeführt durch Einschalten des p-Kanal-Transistors 330, um die Knoten (na und nb) des Differenzverstärkers 320 auf die volle V_DD-Spannung zu bringen. Die volle V_DD-Spannung überträgt den Zustand des Registers 310 als ein Voll-Schwing-Logiksignal zu den Logikschaltungen, die mit dem Datenausgang des Registers 310 verbunden sind. Der Datenausgang des Registers 310 wird von dem ersten Knoten (na) genommen.
Während der Lese-Operation wird das Dünnfilmspeicherelement 314 von dem vollen V_DD isoliert, durch die Zugriffs- und Schreibtransistoren 316 und 318, die durch das dritte Taktsignal (LV3) und ein Schreibsignal (W) gesteuert werden. Der Zugriffstransistor 316 funktioniert als ein Spannungsfolger, der die Spannung V_R auf die Gate-Spannung (V_GATE) minus die Body-Effekt-Schwellenspannungen des Zugriffstransistors 316 beschränkt. Die Gate-Spannung an dem Zugriffstransistor 316 ist begrenzt durch Begrenzen des dritten Taktsignals (LV3) auf eine Spannung geringer als die volle V_DD-Spannung (z. B. V_DD/2). Das Schreibsignal (W) betreibt den Schreibtransistor 318 als einen Ein-Aus-Schalter. Somit werden hohe Spannungen an dem zweiten Knoten (nb) nicht an das Dünnfilmspeicherelement 314 während Lese-Operationen angelegt.
Der einmal-beschreibbare Dünnfilmspeicher ist nicht auf eine bestimmte Anwendung beschränkt. Er könnte für eine kostengünstige Dauerspeicheranwendung verwendet werden. Zusätzlich zu Chip/Herstellungs-ID, Zugriffscode und Fehlerplänen könnten Anwendungen für den einmal-beschreibbaren Dünnfilmspeicher einen einmal-beschreibbaren digitalen Film für Digitalkameras, eine einmal-beschreibbare MP3-Digital-Audio-Speicherung, einmal-beschreibbare Benutzer-ID-Felder für Passwörter oder Sicherheit, Programmcode-Speicherung, etc., umfassen.
Die vorliegende Erfindung ist nicht auf die spezifischen Ausführungsbeispiele beschränkt, die oben beschrieben und dargestellt sind. Statt dessen ist die Erfindung gemäß den nachfolgenden Ansprüchen erdacht.

Claims

Eine Datenspeicherungsvorrichtung (8, 210, 310), die folgende Merkmale aufweist: eine Gruppe aus Dünnfilmspeicherzellen (12, 110, 312); und eine Schaltung (18–24, 218, 320) zum Anlegen von ersten und zweiten Schreibpotenzialen an zumindest einige der Speicherzellen (12, 110, 312); dadurch gekennzeichnet, dass die Speicherzellen (12, 110, 312) einen Widerstand aufweisen, der auf einen Nenn- oder einen höheren Wert eingestellt werden kann, durch Anlegen der ersten Schreibpotenziale, und Dünnfilmbarrieren (36) aufweisen, die beschädigt werden, wenn die zweiten Schreibpotenziale mit einem größeren Wert als den ersten Schreibpotenzialen angelegt werden.
Die Vorrichtung gemäß Anspruch 1, bei der die Gruppe ein Array (10, 212) aus Speicherzellen (12) ist.
Die Vorrichtung gemäß Anspruch 2, bei der die Schaltung (18 bis 24) angeordnet ist, um erste und zweite Schreibpotenziale an Wort- und Bit-Leitungen (14 und 16) anzulegen, die eine erste Gruppe aus Speicherzellen während Neuschreiboperationen überkreuzen, wobei die ersten und die zweiten Schreibpotenziale keinen dielektrischen Zusammenbruch in ausgewählten Speicherzellen der ersten Gruppe verursachen; und wobei die Schaltung (18 bis 24) angeordnet ist, um eine dritte und vierte Schreibspeicherzelle während Einmalbeschreiboperationen anzulegen, wobei das dritte und vierte Schreibpotenzial einen dielektrischen Zusammenbruch in den ausgewählten Speicherzellen (12) der zweiten Gruppe verursachen.
Die Vorrichtung gemäß Anspruch 3, bei der die Speicherzellen (12) der ersten Gruppe zwischen einem Nennwiderstand, der einem ersten logischen Wert entspricht, und einem zweiten Widerstandszustand, der einem zweiten logischen Wert entspricht, geschaltet werden können; wobei die Speicherzellen (12) der zweiten Gruppe entweder den Nennwiderstand, der dem ersten logischen Wert entspricht, oder einen dritten Widerstand, der dem zweiten logischen Wert entspricht, aufweisen; und wobei der Nenn-, der zweite und der dritte Widerstand unterschiedlich sind.
Die Vorrichtung gemäß Anspruch 2, die ferner eine Mehrzahl von Wort- und Bit-Leitungen (14 und 16) aufweist, wobei jede Speicherzelle (12) an einem Kreuzungspunkt einer Wortleitung (14) und einer Bitleitung (16) vorliegt; und wobei die Schaltung (18 bis 24) Folgendes umfasst: einen Erfassungsverstärker (54); einen ersten Schalter (52) für jede Wortleitung (14), wobei jeder erste Schalter (52) eine ausgewählte Zeile mit Masse für Lese- als auch Schreib-Operationen verbindet, eine nicht-ausgewählte Zeile mit einer Arrayspannung während Leseoperationen verbindet und nichtausgewählte Zeilen mit einer Halbwähl-Schreibspannung während Einmalbeschreiboperationen verbindet; und einen zweiten Schalter (56) für jede Bitleitung (16), wobei jeder zweite Schalter (56) eine ausgewählte Bitleitung mit einem Eingang des Erfassungsverstärkers (54) während Lese- und Schreib-Operationen verbindet, nicht-ausgewählte Bitleitungen mit der Arrayspannung während Leseoperationen verbindet und die nicht-ausgewählten Bitleitungen mit einer Halbwählspannung während Einmalbeschreiboperationen verbindet.
Die Vorrichtung gemäß Anspruch 5, bei der der Erfassungsverstärker (54) die Widerstandszustände von ausgewählten Speicherzellen (12) während Leseoperationen erfasst und Neuschreibpotenziale an ausgewählte Speicherzellen während Neuschreiboperationen anlegt; und wobei während Einmalbeschreiboperationen der Erfassungsverstärker (54) ein Massepotenzial anlegt, um eine logische „0" in ausgewählte Speicherzellen (12) zu schreiben, und zweimal die Halbwählspannung, um eine logische „1" in ausgewählte Speicherzellen (12) zu schreiben.
Die Vorrichtung (210) gemäß Anspruch 2, bei der die Schaltung einen Erfassungsverstärker (218) umfasst, der einen Verhältnisstromspiegel (228) und einen Pufferverstärker (224) zum Erfassen eines Widerstandszustands einer ausgewählten Speicherzelle (110) umfasst.
Die Vorrichtung (310) gemäß Anspruch 1, bei der die Gruppe Register aus einmal beschreibbaren Speicherzellen (312) umfasst.
Die Vorrichtung gemäß Anspruch 8, bei der die Schaltung einen Differenzverstärker (320) und ein Referenzelement (322) umfasst, wobei der Differenzverstärker (320) eine Differenz zwischen Erfassungs- und Referenz-Strömen anzeigt, die durch ausgewählte Speicherzellen (312) und die Referenzelemente (322) während Leseoperationen an den ausgewählten Speicherzellen (312) fließen, wobei die Differenzen den Widerstandszustand der ausgewählten Speicherzellen (312) anzeigen, wobei der Differenzverstärker (320) eine Voll schreibspannung während Schreiboperationen erzeugt, wobei die Schaltung ferner einen Transistor (325, 328) umfasst zum Herunterziehen des Knotens gemäß einem Zustand einer Eingangsleitung.
Die Vorrichtung gemäß Anspruch 1, bei der jede Speicherzelle ein Speicherelement (112) und einen Zugriffstransistor (114) für das Speicherelement (112) umfasst; und bei der Spannungen, die an die Speicherelemente (112) angelegt werden, durch Steuern von Gatespannungen der Zugriffstransistoren (114) eingeschränkt werden.