JP4294307B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP4294307B2 JP4294307B2 JP2002377151A JP2002377151A JP4294307B2 JP 4294307 B2 JP4294307 B2 JP 4294307B2 JP 2002377151 A JP2002377151 A JP 2002377151A JP 2002377151 A JP2002377151 A JP 2002377151A JP 4294307 B2 JP4294307 B2 JP 4294307B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- holding node
- voltage
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17752—Structural details of configuration resources for hot reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17756—Structural details of configuration resources for partial configuration or partial reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、不揮発性記憶装置に関し、より特定的には、プログラム情報をラッチして出力するデータラッチ回路を備えた不揮発性記憶装置に関する。
【０００２】
【従来の技術】
近年、書換可能な大規模集積回路としてＦＰＧＡ（Field Programmable Gate Array）が注目されている。
【０００３】
ＦＰＧＡとは、内部回路に対して、外部からのデータ等を与えることにより所定の動作を実現するよう後から機能を変更することができる半導体装置である。
【０００４】
ＦＰＧＡは、ゲートアレイよりも開発期間が短い性質を利用し、機器の試作向けに用いられており、近年では、携帯電話やＥＴＣ（Electronic Toll Collection system）（高速道路料金の自動支払いシステム）の試作機器として利用されている。
【０００５】
このＦＰＧＡは、一般的に複数の論理ブロックと、複数の論理ブロックの接続関係（信号経路）を切替えるための複数のスイッチ回路と、複数のスイッチ回路を制御するための制御回路が設けられている。制御回路は、複数のスイッチ回路を制御するために、所定領域にプログラムされたプログラム情報をラッチして選択的にスイッチ回路に供給する。これに伴い、複数の論理ブロックの接続関係（信号経路）が切替えられ、ＦＰＧＡの機能が変更される。
【０００６】
このプログラム情報をラッチする回路として、種々のラッチ回路が提案されている。従来ではいわゆるＳＲＡＭ素子にプログラム情報を記憶させるとともに、その記憶データをラッチするデータラッチ回路を用いて切替制御を実行する構成が用いられてきた。
【０００７】
しかしながら、揮発性素子であるＳＲＡＭ素子を用いたデータラッチ回路は、電源供給停止後は、ラッチしたプログラム情報が消失してしまうため、電源投入毎にデータラッチ回路にラッチするプログラム情報を一旦ダウンロードする必要があるという問題がある。
【０００８】
そこで、近年においては、不揮発性素子を用いて、電源投入時に当該プログラム情報をダウンロードすることなく、記憶データをラッチして出力することが可能なデータラッチ回路が提案されている。（例えば、特許文献１参照）
【０００９】
【特許文献１】
特表２００２−５１１６３１号公報（Ｐ１５〜ｐ１７，図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、ＦＰＧＡは、種々のパターンの切替制御を実行することにより種々の機能に変更することが求められており、機能を変更する際には、一旦格納されたデータラッチ回路のプログラム情報を書換える必要がある。
【００１１】
したがって、高速かつ効率的にＦＰＧＡの機能を変更することは困難であるという問題があった。
【００１２】
本発明の目的は、上記のような問題を解決するためのものであって、高速かつ効率的にＦＰＧＡの機能を変更することが可能な不揮発性記憶装置を提供する。
【００１３】
【課題を解決するための手段】
この発明に係る不揮発性記憶装置は、複数のプログラム部と、ラッチ回路とを含む。複数のプログラム部は、各々が、周辺回路に対して用いられるプログラムデータに応じたデータ書込電流の供給を受けて不揮発的なデータ記憶を実行する。ラッチ回路は、データ読出時に、選択された複数のプログラム部のうちの選択プログラム部から生成されるデータ信号を保持する。
【００１４】
また、不揮発性記憶装置は、複数のスイッチ部と、複数のスイッチ制御部とを含む。複数のスイッチ部は、複数の回路ブロック間の信号伝送経路を設定する。複数のスイッチ制御部は、複数のスイッチ部にそれぞれ対応して設けられ、各々が対応するスイッチ部を制御する。複数のスイッチ制御部の各々は、複数のプログラム部と、ラッチ回路とを含む。複数のプログラム部の各々は、信号伝送経路の設定に用いられるプログラムデータに応じたデータ書込電流の供給を受けて不揮発的なデータ記憶を実行する。ラッチ回路は、データ読出時に、選択された複数のプログラム部のうちの選択プログラム部から生成されるデータ信号を保持するためのラッチ回路とを含む。
【００１５】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付しその説明は繰返さない。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１に従うＦＰＧＡの全体構成を示す概略ブロック図である。
【００１７】
図１を参照して、本発明の実施の形態１に従うＦＰＧＡは、行列状に配置された複数の論理ブロックＢＫを含み、これらのブロック間には配線領域が設けられている。また、配線領域には行方向に複数の水平配線群ＸＧと、列方向に複数の垂直配線群ＹＧとが設けられている。
【００１８】
論理ブロックＢＫの各々は、隣接する垂直配線群ＹＧからのデータ信号の入力を受ける入力インターフェイス部ＩＦと、隣接する水平配線群ＸＧに各論理ブロックの動作によって得られた出力結果を出力する出力インターフェイス部ＯＦとを含む。また、論理ブロックＢＫと配線領域とを電気的に接続するためのスイッチ部ＣＯＮが設けられている。このスイッチ部ＣＯＮの接続制御によって各論理ブロック間ＢＫの接続関係が決定される。また、ＦＰＧＡ全体を制御し、データ読出や書込等を指示するコマンドＣＭＤに応答して種々の動作を実行するための後述する制御信号（ＰＯＲ，ＳＥＬ１〜ＳＥＬ４，ＷＥ）等を出力するコントロール回路１が所定領域に設けられる。なお、コントロール回路１は、必要に応じて、入力されるクロック信号ＣＬＫに同期して動作する。また、コントロール回路１は、入力データＤＱに応答して書込データＰＤＩＮを生成する。
【００１９】
以下において明らかになるように、本例においては一つのスイッチ部ＣＯＮに含まれる後述する一つのデータラッチ回路についてのみ説明するが、他のスイッチ部および他のデータラッチ回路についても同様であり、コントロール回路１で制御されているものとする。
【００２０】
図２は、スイッチ部ＣＯＮの構成を示す概念図である。
図２を参照して、スイッチ部ＣＯＮは、行列状に配置された複数のトランジスタＰＴＲと、複数のトランジスタＰＴＲにそれぞれ対応して設けられた複数のデータラッチ回路ＰＭＵとを含む。ブロック間に設けられた配線領域には垂直配線および水平配線がそれぞれ設けられ、トランジスタのターンオンに応答して水平配線からの信号が選択的に垂直配線に伝達される。この水平配線から垂直配線への信号経路の切換を実行するトランジスタＰＴＲの接続制御にデータラッチ回路ＰＭＵが用いられる。
【００２１】
図３は、本発明の実施の形態１に従うデータラッチ回路ＰＭＵの回路構成図である。
【００２２】
図３を参照して、本発明の実施の形態１に従うデータラッチ回路ＰＭＵは、対応するトランジスタＰＴＲに伝達するプログラム情報を構成する複数のプログラムデータをそれぞれ格納するプログラム部ＭＵ１〜ＭＵ４と、プログラム部ＭＵ１〜ＭＵ４から選択的に供給されるプログラムデータをラッチして、対応するトランジスタＰＴＲに伝達するラッチユニット１００とを含む。
【００２３】
プログラム部ＭＵ１〜ＭＵ４は、全て同一の回路構成を有し、ここでは代表的にプログラム部ＭＵ１について説明する。
【００２４】
プログラム部ＭＵ１は、データ書込電流を供給するためのビット線ＳＢＬと、ビット線ＳＢＬの一端側および他端側にそれぞれ対応して設けられるビット線ドライバＷＷＲｂ，ＷＷＲａと、ビット線ＳＢＬの一端側に設けられ、接地電圧ＧＮＤとビット線ＳＢＬの接続ノードＮ３との間に配置されてプログラムデータを格納するための磁性体記憶素子であるトンネル磁気抵抗素子ＴＭＲｂと、ビット線ＳＢＬの他端側に設けられ、接地電圧ＧＮＤとビット線ＳＢＬの接続ノードＮ４との間に配置されてプログラムデータを格納するためのトンネル磁気抵抗素子ＴＭＲａと、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂにそれぞれ対応して設けられ、データ書込時にデータ書込電流が供給されるデジット線ＤＬａおよびＤＬｂとを含む。ここで、ビット線ＳＢＬは、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して互いに異なる向きのデータ書込電流を供給するように配置される。なお、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを総括してトンネル磁気抵抗素子ＴＭＲとも称する。
【００２５】
ここで、トンネル磁気抵抗素子ＴＭＲを利用したデータ書込について説明する。
【００２６】
図４は、トンネル磁気抵抗素子ＴＭＲに対するデータ書込動作を説明する概念図である。
【００２７】
図４を参照して、トンネル磁気抵抗素子ＴＭＲは、固定された一定の磁化方向を有する強磁性体層（以下、単に「固定磁化層」とも称する）ＦＬと、外部からの印加磁界に応じた方向に磁化される強磁性体層（以下、単に「自由磁化層」とも称する）ＶＬとを有する。固定磁化層ＦＬおよび自由磁化層ＶＬの間には、絶縁体膜で形成されるトンネルバリア（トンネル膜）ＴＢが設けられる。自由磁化層ＶＬは、書込まれる記憶データのレベルに応じて、固定磁化層ＦＬと同一方向または固定磁化層ＦＬと反対方向に磁化される。これらの固定磁化層ＦＬ、トンネルバリアＴＢおよび自由磁化層ＶＬによって、磁気トンネル接合が形成される。
【００２８】
トンネル磁気抵抗素子ＴＭＲの電気抵抗は、固定磁化層ＦＬおよび自由磁化層ＶＬのそれぞれの磁化方向の相対関係に応じて変化する。具体的には、トンネル磁気抵抗素子ＴＭＲの電気抵抗は、固定磁化層ＦＬの磁化方向と自由磁化層ＶＬの磁化方向とが同じ（平行）である場合に最小値Ｒｍｉｎとなり、両者の磁化方向が反対（反平行）方向である場合に最大値Ｒｍａｘとなる。
【００２９】
データ書込時においては、自由磁化層ＶＬを磁化するためのデータ書込電流は、ビット線ＢＬおよびデジット線ＤＬのそれぞれにおいて、書込データのレベルに応じた方向に流される。
【００３０】
図５は、データ書込時におけるデータ書込電流とトンネル磁気抵抗素子の磁化方向との関連を示す概念図である。
【００３１】
図５を参照して、横軸Ｈ（ＥＡ）は、トンネル磁気抵抗素子ＴＭＲ内の自由磁化層ＶＬにおいて磁化容易軸（ＥＡ：Easy Axis）方向に印加される磁界を示す。一方、縦軸Ｈ（ＨＡ）は、自由磁化層ＶＬにおいて磁化困難軸（ＨＡ：Hard Axis）方向に作用する磁界を示す。磁界Ｈ（ＥＡ）およびＨ（ＨＡ）は、ビット線ＢＬおよびデジット線ＤＬをそれぞれ流れる電流によって生じる２つの磁界の一方ずつにそれぞれ対応する。
【００３２】
トンネル磁気抵抗素子ＭＣにおいては、固定磁化層ＦＬの固定された磁化方向は、自由磁化層ＶＬの磁化容易軸に沿っており、自由磁化層ＶＬは、記憶データのレベル（“１”および“０”）に応じて、磁化容易軸方向に沿って、固定磁化層ＦＬと平行あるいは反平行（反対）方向に磁化される。トンネル磁気抵抗素子ＭＣは、自由磁化層ＶＬの２通りの磁化方向と対応させて、１ビットのデータ（“１”および“０”）を記憶することができる。
【００３３】
自由磁化層ＶＬの磁化方向は、印加される磁界Ｈ（ＥＡ）およびＨ（ＨＡ）の和が、図５に示されるアステロイド特性線の外側の領域に達する場合においてのみ新たに書換えることができる。すなわち、印加されたデータ書込磁界がアステロイド特性線の内側の領域に相当する強度である場合には、自由磁化層ＶＬの磁化方向は変化しない。
【００３４】
アステロイド特性線に示されるように、自由磁化層ＶＬに対して磁化困難軸方向の磁界を印加することによって、磁化容易軸に沿った磁化方向を変化させるのに必要な磁化しきい値を下げることができる。図５に示した例のようにデータ書込時の動作点を設計した場合には、データ書込対象であるトンネル磁気抵抗素子ＭＣにおいて、磁化容易軸方向のデータ書込磁界は、その強度がＨWRとなるように設計される。すなわち、このデータ書込磁界ＨWRが得られるように、ビット線ＢＬまたはデジット線ＤＬを流されるデータ書込電流の値が設計される。一般的に、データ書込磁界ＨWRは、磁化方向の切換えに必要なスイッチング磁界ＨSWと、マージン分ΔＨとの和で示される。すなわち、ＨWR＝ＨSW＋ΔＨで示される。
【００３５】
トンネル磁気抵抗素子ＭＣの記憶データ、すなわちトンネル磁気抵抗素子ＴＭＲの磁化方向を書換えるためには、デジット線ＤＬとビット線ＢＬとの両方に所定レベル以上のデータ書込電流を流す必要がある。これにより、トンネル磁気抵抗素子ＴＭＲ中の自由磁化層ＶＬは、磁化容易軸（ＥＡ）に沿ったデータ書込磁界の向きに応じて、固定磁化層ＦＬと平行もしくは、反対（反平行）方向に磁化される。トンネル磁気抵抗素子ＴＭＲに一旦書込まれた磁化方向、すなわちトンネル磁気抵抗素子ＭＣの記憶データは、新たなデータ書込が実行されるまでの間不揮発的に保持される。
【００３６】
再び、図３を参照して、ビット線ドライバＷＷＲａは、トランジスタ１１１，１１２と、ＡＮＤ回路１１３，１１４とを含む。トランジスタ１１１は、電源電圧Ｖｃｃとビット線ＳＢＬの他端側との間に配置され、そのゲートはＡＮＤ回路１１３の出力ノードと電気的に結合される。トランジスタ１１２は、ビット線ＳＢＬの他端側と接地電圧ＧＮＤとの間に配置され、そのゲートはＡＮＤ回路１１４の出力ノードと電気的に結合される。ＡＮＤ回路１１３は、書込制御信号ＷＤＴａおよびコントロール回路１から出力される制御信号ＷＥの入力に応じてＡＮＤ論理演算結果をトランジスタ１１１のゲートに出力する。ＡＮＤ回路１１４は、書込制御信号ＷＤＴｂおよび制御信号ＷＥの入力に応じてＡＮＤ論理演算結果をトランジスタ１１２のゲートに出力する。
【００３７】
ビット線ドライバＷＷＲｂは、トランジスタ１１５，１１６と、ＡＮＤ回路１１７，１１８とを含む。トランジスタ１１５は、電源電圧Ｖｃｃとビット線ＳＢＬの一端側との間に配置され、そのゲートはＡＮＤ回路１１７の出力ノードと電気的に結合される。トランジスタ１１６は、接地電圧ＧＮＤとビット線ＳＢＬの一端側との間に配置され、そのゲートはＡＮＤ回路１１８の出力ノードと電気的に結合される。ＡＮＤ回路１１７は、書込制御信号ＷＤＴｂおよび制御信号ＷＥの入力に応じてそのＡＮＤ論理演算結果をトランジスタ１１５のゲートに出力する。ＡＮＤ回路１１８は、書込制御信号ＷＤＴａおよび制御信号ＷＥの入力に応じてＡＮＤ論理演算結果をトランジスタ１１６のゲートに出力する。なお、トランジスタ１１１，１１２，１１５，１１６は、一例としてＮチャンネルＭＯＳトランジスタとする。
【００３８】
たとえば、書込制御信号ＷＤＴａが「Ｈ」レベルに設定され、制御信号ＷＥが「Ｈ」レベルの場合、ビット線ドライバＷＷＲａは、トランジスタ１１１をオンし、電源電圧Ｖｃｃとビット線ＳＢＬの他端側とを電気的に結合させる。一方、ビット線ドライバＷＷＲｂは、トランジスタ１１６をオンし、接地電圧ＧＮＤとビット線ＳＢＬの一端側とを電気的に結合させる。これに伴い、ビット線ＳＢＬの他端側から一端側への電流経路が形成され、データ書込電流−Ｉｗが流れる。なお、書込制御信号ＷＤＴｂが「Ｈ」レベルに設定される場合には、ビット線ＳＢＬの一端側から他端側への電流経路が形成され、データ書込電流＋Ｉｗが流れる。
【００３９】
また、プログラム部ＭＵ１は、ビット線ＳＢＬと接続されるトンネル磁気抵抗素子ＴＭＲａの接続ノードＮ４と、トンネル磁気抵抗素子ＴＭＲｂの接続ノードＮ３とを電気的に結合してイコライズするイコライズ回路１３０と、制御信号ＳＥＬ１に応答してラッチユニット１００とプログラム部ＭＵ１のトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂをそれぞれ電気的に結合するためのアクセス素子であるトランジスタＳＧａおよびＳＧｂとを含む。
【００４０】
イコライズ回路１３０は、ＯＲ回路１１０と、トランスファゲート１０８と、インバータ１０９とを含む。トランスファゲート１０８は、ノードＮ３とノードＮ４との間に配置され、ＯＲ回路１１０およびインバータ１０９を介するＯＲ回路の出力信号の入力を受けてノードＮ３とノードＮ４とを電気的に結合する。ＯＲ回路１１０は、コントロール回路１から出力された制御信号ＰＯＲを反転した制御信号／ＰＯＲおよび制御信号ＷＥの入力に応答して、そのＯＲ論理演算結果をトランスファゲート１０８およびインバータ１０９に出力する。これに伴い、「Ｈ」レベルの制御信号／ＰＯＲもしくは制御信号ＷＥの入力に応答して、イコライズ回路１３０は活性化状態となり、ノードＮ３とノードＮ４とを電気的に接続する。一方、ともに「Ｌ」レベルの制御信号／ＰＯＲおよび制御信号ＷＥの入力に応答して、イコライズ回路１３０は非活性化状態となり、ノードＮ３とノードＮ４とを電気的に非接続とする。
【００４１】
上述したようにプログラム部ＭＵ１〜ＭＵ４は、各々同一の構成であり、コントロール回路１から出力される制御信号ＳＥＬ１〜ＳＥＬ４にそれぞれ応答してラッチユニット１００と対応するプログラム部ＭＵとが電気的に結合される。なお、制御信号ＳＥＬ１〜ＳＥＬ４は、他の図示しないデータラッチ回路ＰＭＣにおいて共通に用いられる制御信号である。
【００４２】
ラッチユニット１００は、出力ノードＮ０および出力ノードＮ１をイコライズするイコライズ回路１２０と、トランジスタ１０１〜１０４と、１０７とを含む。
【００４３】
トランジスタ１０７は、電源電圧ＶｃｃとノードＮ２との間に配置され、そのゲートは制御信号ＷＥの入力を受ける。トランジスタ１０１はノードＮ２とノードＮ０との間に配置され、そのゲートはノードＮ１と電気的に結合される。トランジスタ１０２はノードＮ０とトランジスタＳＧｂとの間に配置され、そのゲートはノードＮ１と電気的に結合される。トランジスタ１０３は、ノードＮ２とノードＮ１との間に配置され、そのゲートはノードＮ０と電気的に結合される。トランジスタ１０４は、ノードＮ１とトランジスタＳＧａとの間に配置され、そのゲートはノードＮ０と電気的に結合される。ここでは一例としてトランジスタ１０１，１０３，１０７は、ＰチャネルＭＯＳトランジスタとし、トランジスタ１０２，１０４は、ＮチャネルＭＯＳトランジスタとする。
【００４４】
イコライズ回路１２０は、インバータ１０６とトランスファゲート１０５とを含み、制御信号ＰＯＲの入力を受けてノードＮ０とノードＮ１とを電気的に結合する。一例として、「Ｈ」レベルの制御信号ＰＯＲの入力に応答して、イコライズ回路１２０は活性化状態となり、ノードＮ０とノードＮ１とを電気的に結合する。一方、「Ｌ」レベルの制御信号ＰＯＲの入力に応答して、イコライズ回路１２０は非活性化状態となり、ノードＮ０とノードＮ１とを電気的に非接続となる。
【００４５】
また、データラッチ回路ＰＭＵは、書込データＰＤＩＮに応答して書込制御信号ＷＤＴａ，ＷＤＴｂを生成する書込制御ユニット１４０と、データ書込時にデジット線ＤＬａおよびデジット線ＤＬｂに対してデータ書込電流を供給するデジット線ドライバ帯１６０と、ラッチユニット１００の出力ノードＮ０およびＮ１からそれぞれ出力されるデータ信号ＰＯ，／ＰＯを伝達するゲートトランジスタＴＲＧｂ，ＴＲＧａと、ゲートトランジスタＴＲＧａおよびＴＲＧｂのゲートと電気的に結合される選択線ＣＷＬと、制御信号ＰＯＲを所定期間遅延させるための遅延ユニットＩＶＧと、遅延ユニットＩＶＧからの出力信号と制御信号ＰＯＲとのＮＡＮＤ論理演算結果を制御信号ＰＯＲ＃として選択線ＣＷＬに伝達するＮＡＮＤ回路ＡＤとをさらに備える。
【００４６】
ここで、制御信号ＰＯＲは、必要に応じてデバイスの内部回路のリセット信号に用いられる。本例においては、コントロール回路１がいわゆるパワーオンリセット回路（図示せず）を有するものとする。当該パワーオンリセット回路から制御信号ＰＯＲを出力することができる。具体的には、パワーオンリセット回路は、一例として電源投入時に電源電圧が所定の閾値電圧を超えるまで「Ｌ」レベルに設定され、所定の閾値電圧を超えた場合には「Ｈ」レベルに設定する。なお、電源投入後、制御信号ＰＯＲは必要に応じてコントロール回路１により「Ｌ」レベルに設定される。また、ドライバＩＶＧは、偶数個のインバータ（本例では２個）で構成され、制御信号ＰＯＲの入力に応答して所定期間遅延させた信号を生成する。また、本例においては、デジット線ドライバ帯１６０が代表的にプログラム部ＭＵ１のデジット線にデータ書込電流を供給する構成について示しているが、他のプログラム部ＭＵ２〜ＭＵ４においても、同様の方式に従ってデジット線ドライバ帯１６０からそれぞれのプログラム部ＭＵが有するデジット線に対してデータ書込電流が供給される。
【００４７】
図６は、データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対するプログラムデータのデータ書込を実行する場合の概念図である。本例においては、プログラムデータ「０」を書込む場合について説明する。なお、データ書込時において制御信号ＷＥは、「Ｈ」レベルに設定されるものとする。
【００４８】
図６を参照して、書込制御ユニット１４０は、書込データＰＤＩＮに応じて書込制御信号ＷＤＴａおよびＷＤＴｂを生成する。ここでは、書込制御信号ＷＤＴａおよびＷＤＴｂは、それぞれ「Ｈ」レベルおよび「Ｌ」レベルに設定されるものとする。
【００４９】
これに伴い、ビット線ドライバＷＷＲａにおいてトランジスタ１１１がオンし、電源電圧Ｖｃｃとビット線ＳＢＬの他端側とが電気的に結合される。また、ビット線ドライバＷＷＲｂにおいてトランジスタ１１６がオンし、接地電圧ＧＮＤとビット線ＳＢＬの一端側とが電気的に結合される。また、イコライズ回路１３０は、データ書込時に「Ｈ」レベルに設定される制御信号ＷＥに応答してノードＮ３とノードＮ４とを電気的に結合している。
【００５０】
したがって、ビット線ＳＢＬにおいて他端側から一端側に対してデータ書込電流−Ｉｗが供給される。
【００５１】
また、同様のタイミングにおいて、コントロール回路１からの動作指示に応答してデジット線ドライバ帯１６０が活性化され、デジット線ＤＬａおよびＤＬｂに対してデータ書込電流が供給される。このビット線ＳＢＬおよびデジット線ＤＬａ，ＤＬｂにそれぞれ供給されたデータ書込電流に応じて、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して所定磁界が印加され、磁化方向に応じたデータ書込を実行することができる。本例においては、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを通過するビット線ＳＢＬのデータ書込電流の方向は互いに逆向きであるため、トンネル磁気抵抗素子ＴＭＲａの電気抵抗はＲｍｉｎとなり、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗はＲｍａｘに設定される。これにより、このデータラッチ回路ＰＭＵのトンネル磁気抵抗素子を用いてプログラムデータ（「０」）を記憶させることができる。
【００５２】
図７は、データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対する別のプログラムデータのデータ書込を実行する場合の概念図である。本例においては、プログラムデータ（「１」）を書込む場合について説明する。なお、データ書込時に制御信号ＷＥは、「Ｈ」レベルに設定されるものとする。
【００５３】
図７を参照して、書込制御ユニット１４０は、書込データＰＤＩＮに応答して書込制御信号ＷＤＴａおよびＷＤＴｂを生成する。ここでは、書込制御信号ＷＤＴａおよびＷＤＴｂは、それぞれ「Ｌ」レベルおよび「Ｈ」レベルに設定されるものとする。
【００５４】
これに伴い、ビット線ドライバＷＷＲａにおいてトランジスタ１１２がオンし、接地電圧ＧＮＤとビット線ＳＢＬの他端側とが電気的に結合される。また、ビット線ドライバＷＷＲｂにおいてトランジスタ１１５がオンし、電源電圧Ｖｃｃとビット線ＳＢＬの一端側とが電気的に結合される。また、イコライズ回路１３０は、データ書込時に「Ｈ」レベルに設定される制御信号ＷＥに応答してノードＮ３とノードＮ４とを電気的に結合している。これによりビット線ＳＢＬにおいて一端側から他端側に対してデータ書込電流＋Ｉｗが供給される。
【００５５】
また、同様のタイミングにおいて、コントロール回路１の動作指示に応答してデジット線ドライバ帯１６０が活性化される。これに伴い、デジット線ＤＬａおよびＤＬｂに対してデータ書込電流が供給される。このビット線ＳＢＬおよびデジット線ＤＬａ，ＤＬｂにそれぞれ供給されたデータ書込電流に応じてトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して所定磁界が印加され、磁化方向に応じたデータ書込を実行することができる。本例においては、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを通過するビット線ＳＢＬのデータ書込電流の方向は互いに逆向きであるため、トンネル磁気抵抗素子ＴＭＲａの電気抵抗はＲｍｉｎとなり、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗はＲｍａｘに設定される。これにより、このデータラッチ回路ＰＭＵのトンネル磁気抵抗素子を用いてプログラムデータ（「１」）をプログラムすることができる。
【００５６】
図８は、データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１が保持するプログラムデータを電源投入時に自動的に読み出してラッチするデータ読出動作について説明する概念図である。
【００５７】
図８を参照して、本例においては、プログラム部ＭＵ１がプログラムデータ（「０」）を記憶している場合、すなわちトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂがそれぞれ電気抵抗値ＲｍｉｎおよびＲｍａｘに設定されている場合について説明する。
【００５８】
図９のタイミングチャート図を用いて、電源投入時の本発明の実施の形態１に従うデータ読出動作について詳細に説明する。本例においては、電源投入時において、クロック信号ＣＬＫに同期することなくデータ読出動作を実行する構成について説明する。
【００５９】
図９を参照して、電源電圧Ｖｃｃが時刻Ｔ０に投入され、電源電圧Ｖｃｃの電圧レベルが上昇する。この時点においては、電源電圧Ｖｃｃは、所定の閾値電圧レベル以下であり、制御信号ＰＯＲは、「Ｌ」レベルに設定されている。したがって、イコライズ回路１２０は、制御信号ＰＯＲ（「Ｌ」レベル）に応答してノードＮ０とノードＮ１とを電気的に接続し、ラッチユニット１００の出力ノードをイコライズしている。また、イコライズ回路１３０は、制御信号／ＰＯＲ（「Ｈ」レベル）に応答してノードＮ３とノードＮ４とをイコライズするために電気的に接続している。また、電源投入時において、制御信号ＷＥは、「Ｌ」レベルに設定されているものとする。これに伴い、ラッチユニット１００は、制御信号ＷＥ（「Ｌ」レベル）に応答して活性化され、電源電圧ＶｃｃがノードＮ２に供給され、ノードＮ０およびノードＮ１に充電が開始される。
【００６０】
次に、電源投入後時刻Ｔ１において、電源電圧Ｖｃｃは所定の閾値電圧レベルに達し、制御信号ＰＯＲは、上述したように「Ｌ」レベルから「Ｈ」レベルに遷移し始める。これに応答してイコライズ回路１２０および１３０のイコライズが終了する。また、同様のタイミングにおいて、コントロール回路１は、制御信号ＳＥＬ１を活性化（「Ｈ」レベル）させる。
【００６１】
これに伴い、アクセス素子であるトランジスタＳＧａおよびＳＧｂがオンし、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂとラッチユニット１００とが電気的に結合される。具体的には、直列に接続されたトランジスタ１０１および１０２とトンネル磁気抵抗素子ＴＭＲｂとが直列に電気的に結合される。また、直列に接続されたトランジスタ１０３および１０４とトンネル磁気抵抗素子ＴＭＲａとが直列に電気的に結合される。これに伴い、電源電圧Ｖｃｃの供給を受けるノードＮ２からトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを介して接地電圧ＧＮＤへ流れる電流経路が形成される。すなわち、ラッチユニット１００からトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して電気抵抗に応じた動作電流が供給される。
【００６２】
次に、時刻Ｔ２において、ノードＮ０およびＮ１に対してトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを通過する電流差に応じた電位差が生じるようになる。この電位差がラッチユニット１００によりさらに増幅されて出力ノードＮ０の電圧レベルは「Ｈ」レベルに設定され、出力ノードＮ１の電圧レベルは「Ｌ」レベルに設定される。これに伴い、ラッチユニット１００において、プログラムデータがラッチされる。
【００６３】
次に、出力ノードＮ０およびＮ１の電圧レベルが十分に安定した時刻Ｔ３において、制御信号ＰＯＲ＃に基づいてゲートトランジスタＴＲＧａおよびＴＲＧｂがオンし、データ信号ＰＯ，／ＰＯがプログラムデータとして外部に出力される。具体的には、「Ｈ」レベルのデータ信号ＰＯがトランジスタＰＴＲに伝達される。
【００６４】
このようにして、データラッチ回路ＰＭＵのプログラム部ＭＵ１に予め記憶されたプログラムデータをラッチユニット１００で増幅するとともに、ラッチして出力することができる。また、電源投入時に所定期間経過後に「Ｈ」レベルに活性化される制御信号ＰＯＲに従い自動的にプログラムデータがトランジスタＰＴＲに伝達される。したがって、たとえば、プログラム部ＭＵ１が初期状態のＦＰＧＡの接続制御を実行するためのプログラムデータを記憶している場合には、プログラム部ＭＵ１を用いて容易に初期状態のＦＰＧＡの接続制御を実行することができる。すなわち、途中でプログラムがハングアップした場合等において、システムをリセットする制御信号ＰＯＲを用いることによって基本動作のプログラムデータを復号させる。これに伴い、初期状態に再設定することが可能となり、システムのフェールセーフと安定性の向上を図ることができる。
【００６５】
また、ＦＰＧＡの機能を変更したい場合には、他のプログラムデータが格納されているプログラム部ＭＵを用いてスイッチ部ＣＯＮの接続制御を実行する。なお、本例においては、プログラム部ＭＵ１を初期状態の接続制御を実行するプログラム部として説明したが他のプログラム部ＭＵにすることも可能である。
【００６６】
また、本例においては、一例としてプログラム部ＭＵ１〜ＭＵ４が１つのデータラッチ回路ＰＭＵに含まれている構成であり、制御信号ＳＥＬ１〜ＳＥＬ４を選択的に活性化されることにより４パターンの切替制御を実行することが可能である。このプログラム部ＭＵの個数に限定はなく、さらに複数のプログラム部ＭＵを設けて切替制御のバリーションを拡大することも可能である。
【００６７】
このように、複数のプログラム部をデータラッチ回路ＰＭＵに設けて、接続制御に用いるプログラムデータを各々のプログラム部に予め記憶させておくことにより、効率的にＦＰＧＡの機能の変更を実行することが可能となる。
【００６８】
図１０のタイミングチャート図を用いて、ＦＰＧＡの機能変更をする際の本発明の実施の形態１に従うデータラッチ回路ＰＭＵのデータ読出動作について説明する。すなわち、電源投入後において、クロック信号ＣＬＫに同期してデータ読出動作を実行する場合の構成について説明する。
【００６９】
クロック信号ＣＬＫの立上りに同期した時刻Ｔ４とほぼ同様のタイミングにおいて、コントロール回路１は、制御信号ＰＯＲを「Ｌ」レベルに設定する。また、制御信号ＷＥを「Ｈ」レベルに設定する。これに伴い、イコライズ回路１２０において、ノードＮ０とノードＮ１とが電気的に結合されてイコライズされる。また、イコライズ回路１３０において、制御信号ＰＯＲの反転信号である制御信号／ＰＯＲ（「Ｈ」レベル）に応答して、ノードＮ３とノードＮ４とが電気的に結合されてイコライズされる。これに伴い、前のラッチ（データ保持）していたデータが消失する（イコライズ）。すなわち、イコライズ回路を用いることにより、簡易にラッチしていたデータをクリアすることができる。
【００７０】
また、同様のタイミングである時刻Ｔ４において、制御信号ＳＥＬ１が「Ｈ」レベルに設定される。これに伴い、ラッチユニット１００とプログラム部ＭＵ１とが電気的に結合される。
【００７１】
次に、時刻Ｔ５の制御信号ＷＥの立下り（「Ｌ」レベル）に応答して、ラッチユニット１００のトランジスタ１０７がターンオンする。これに伴い、電源電圧Ｖｃｃからトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを介して接地電圧ＧＮＤへの電流経路が形成される（リード）。
【００７２】
次に、クロック信号ＣＬＫの立下りに同期した時刻Ｔ６において、制御信号ＰＯＲが「Ｈ」レベルに設定される。これに伴い、イコライズ回路１２０におけるノードＮ０とノードＮ１とのイコライズが終了する。また、イコライズ回路１３０におけるノードＮ３とノードＮ４とのイコライズも終了する。これにより、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂの抵抗差に応じた電流差が電圧差として増幅されてノードＮ０とノードＮ１に生成される。
【００７３】
次に、制御信号ＰＯＲの立上りの所定期間経過後の時刻Ｔ７に制御信号ＰＯＲ＃が「Ｈ」レベルに立ち上がる。これに伴い、制御信号ＰＯＲ＃（「Ｈ」レベル）に基づいてゲートトランジスタＴＲＧａおよびＴＲＧｂがオンし、データ信号ＰＯ，／ＰＯがプログラムデータとして外部に出力される。
【００７４】
次のクロック信号ＣＬＫの立ち上がりの時刻Ｔ８においては、ラッチ（データ保持）されたデータ信号ＰＯが安定的に出力されている。これに伴い、出力されたデータ信号ＰＯに基づいてＦＰＧＡの機能を変更することができる。
【００７５】
本例においては、ＦＰＧＡの機能変更時においてプログラム部ＭＵに記憶されたプログラムデータを１クロックサイクルの期間内において、イコライズし、読出し、増幅して出力するデータ読出動作について説明した。
【００７６】
次に、高周波クロック信号ＣＬＫ＃（以下、単にクロック信号ＣＬＫ＃とも称する）に同期して上記の機能変更のためのデータ読出動作を実行する場合の構成について説明する。
【００７７】
図１１のタイミングチャート図を用いて、本実施の形態１におけるクロック信号ＣＬＫ＃に同期した機能変更する際のデータ読出動作について説明する。
【００７８】
クロック信号ＣＬＫ＃の立上りに同期した時刻Ｔ１０とほぼ同様のタイミングにおいて、制御信号ＰＯＲが「Ｌ」レベルに設定される。これに伴い、イコライズ回路１２０において、ノードＮ０とノードＮ１とが電気的に結合されてイコライズされる。また、イコライズ回路１３０において、制御信号ＰＯＲの反転信号である制御信号／ＰＯＲ（「Ｈ」レベル）に応答して、ノードＮ３とノードＮ４とが電気的に結合されてイコライズされる。これに伴い、前のラッチ（データ保持）していたデータが消失する。また同様のタイミングにおいて、制御信号ＷＥが「Ｈ」レベルに設定される。これに伴い、トランジスタ１０７からの電源電圧Ｖｃｃの供給が停止する。
【００７９】
また、同様のタイミングである時刻Ｔ１０において、コントロール回路１から出力される制御信号ＳＥＬ１が「Ｈ」レベルに設定される。これに伴い、ラッチユニット１００とプログラム部ＭＵ１とが電気的に結合される。
【００８０】
次のクロック信号ＣＬＫ＃の立ち上がりに同期した時刻Ｔ１１において、制御信号ＷＥが「Ｌ」レベルに設定される。これに伴い、ラッチユニット１００のトランジスタ１０７がターンオンする。具体的には、電源電圧Ｖｃｃからトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを介して接地電圧ＧＮＤへの電流経路が形成される（リード）。
【００８１】
次のクロック信号ＣＬＫ＃の立ち上がりに同期した時刻Ｔ１２において、制御信号ＰＯＲが「Ｈ」レベルに設定される。これに伴い、イコライズ回路１２０におけるノードＮ０とノードＮ１とのイコライズが終了する。また、イコライズ回路１３０におけるノードＮ３とノードＮ４とのイコライズも終了する。これにより、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂの抵抗差に応じた電流差が電圧差に変換され、増幅されてノードＮ０とノードＮ１に生成される。
【００８２】
次に、クロック信号ＣＬＫ＃の立ち上がりに同期した時刻Ｔ１３において、制御信号ＰＯＲ＃が「Ｈ」レベルに立ち上がる。これに伴い、制御信号ＰＯＲ＃（「Ｈ」レベル）に基づいてゲートトランジスタＴＲＧａおよびＴＲＧｂがオンし、データ信号ＰＯ，／ＰＯがプログラムデータとして外部に出力される。
【００８３】
高周波クロック信号（例えば１ＧＨｚ）においては、図１０で説明した１クロックサイクル期間内において、データ読出動作を実行することは困難であるが、本例の如く、制御信号ＷＥ，ＰＯＲ，ＰＯＲ＃およびＳＥＬ１をクロック信号ＣＬＫ＃に同期したタイミングで出力することにより高速かつ効率的にデータ読出動作を実行することができる。これに伴い、最小のレイテンシでＦＰＧＡの機能の切替が可能となる。
【００８４】
また、トンネル磁気抵抗素子ＴＭＲ等をＦＰＧＡの機能を変更するために用いるプログラムデータを格納する記憶素子として用いることにより、フラッシュメモリ（Ｒ）等の如く書換回数の制限を考慮することなく、無限回のシステムの機能切換の接続制御が可能であり効率的である。
【００８５】
（実施の形態１の変形例１）
上記の実施の形態１のデータラッチ回路ＰＭＵにおいては、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂにデータ書込電流を供給することによりトンネル磁気抵抗素子の磁化方向に応じてプログラム部ＭＵにプログラムデータを記憶させる構成について説明した。
【００８６】
本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵにおいては、固定的なプログラムデータをプログラム部ＭＵに記憶させる構成について説明する。
【００８７】
図１２は、本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵのデータ書込を説明する回路構成図である。
【００８８】
図１２を参照して、本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵの回路構成は、図３に示される本実施の形態１のデータラッチ回路ＰＭＵの回路構成と同様であるのでその詳細な説明は繰り返さない。
【００８９】
本例においては、トンネル磁気抵抗素子ＴＭＲを破壊することにより、固定的にプログラムデータを記憶させることを目的とする。
【００９０】
具体的には、トンネル磁気抵抗素子ＴＭＲに高電圧を印加する。すなわち、データ書込時にイコライズ回路１３０において、ノードＮ３およびノードＮ４を電気的に切断する。これに伴い、データ書込時に書込ドライバＷＷＲａから書込ドライバＷＷＲｂへの電流経路もしくは書込ドライバＷＷＲｂから書込ドライバＷＷＲａへの電流経路が形成されるのではなく、書込ドライバからトンネル磁気抵抗素子ＴＭＲａもしくはトンネル磁気抵抗素子ＴＭＲｂを通過する電流経路のみが形成される。
【００９１】
具体的には、上記において説明したデータ書込時において、制御信号ＷＥを「Ｌ」レベルに維持する。また、書込制御ユニット１４０は、書込データＰＤＩＮに応答して書込制御信号ＷＤＴａもしくはＷＤＴｂのいずれか一方を「Ｈ」レベルに設定する。これに伴い、トンネル磁気抵抗素子ＴＭＲａもしくはＴＭＲｂには、高電圧が印加され、トンネル磁気抵抗素子の薄膜磁性体が破壊される。破壊されたトンネル磁気抵抗素子の電気抵抗値はＲｍｉｎよりも小さいＲｍｉｎ＃（＜Ｒｍｉｎ）に固定的に設定される。
【００９２】
一例として、「Ｈ」レベルの書込制御信号ＷＤＴａが書込ドライバＷＷＲａおよびＷＷＲｂに入力された場合には、トンネル磁気抵抗素子ＴＭＲａが破壊される。一方、「Ｈ」レベルの書込制御信号ＷＤＴｂが書込ドライバＷＷＲａおよびＷＷＲｂに入力された場合には、トンネル磁気抵抗素子ＴＭＲｂが破壊される。
【００９３】
したがって、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂのいずれか一方を破壊することにより、プログラムデータをプログラム部ＭＵにおいて固定的に記憶させることができる。
【００９４】
したがって、破壊したトンネル磁気抵抗素子ＴＭＲ（抵抗値小）と破壊していないトンネル磁気抵抗素子ＴＭＲ（抵抗値大）との電気抵抗差に基づき上記実施の形態１で説明した抵抗ＲｍａｘとＲｍｉｎとの抵抗差に基づくデータ読出動作と同様のデータ読出動作を実行することができる。
【００９５】
当該方式により、磁気ノイズ等の影響により、プログラム部ＭＵに記憶したプログラムデータが書換わることはなく、安定的に所望のプログラムデータを固定的に記憶させることができる。
【００９６】
（実施の形態１の変形例２）
本実施の形態１の変形例２においては、プログラム部ＭＵとラッチユニットとの電気的な接続を変更したデータラッチ回路ＰＭＵ＃の構成について説明する。
【００９７】
図１３は、本実施の形態１の変形例２に従うデータラッチ回路ＰＭＵ＃の回路構成図である。
【００９８】
図１３を参照して、本実施の形態１の変形例２に従うデータラッチ回路ＰＭＵ＃は、図３に示されるデータラッチ回路ＰＭＵと比較して、ラッチユニット１００をラッチユニット１００＃に置換した点と、ラッチユニット１００＃の出力ノードＮ０およびＮ１とプログラム部ＭＵ１〜ＭＵ４とを電気的に接続した点とが異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。
【００９９】
ラッチユニット１００＃は、ラッチユニット１００と比較してトランジスタ１０２および１０４がノードＮ０およびノードＮ１と接地電圧ＧＮＤの間にそれぞれ設けられる点が異なる。その他の点は同様であるので繰り返さない。
【０１００】
当該ラッチユニット１００＃は、いわゆるクロスラッチ回路に相当し、出力ノードＮ０およびＮ１の電圧レベルに応じた動作電流を供給することにより、出力ノードの電圧レベルを増幅してラッチする。
【０１０１】
データ読出動作およびデータ書込動作については、実施の形態１で説明したのと同様であるのでその説明は繰り返さない。
【０１０２】
（実施の形態２）
上記において説明したように、データラッチ回路ＰＭＵには複数のプログラム部ＭＵが含まれ、複数のパターンに基づく効率的なＦＰＧＡの機能変更をすることが可能であるが、システム状況においては、複数のプログラム部のうち機能変更に用いられる有効なプログラム部ＭＵを選別することが可能であればシステムの管理上効率的である。
【０１０３】
本発明の実施の形態２は、上記において説明した実施の形態１に従うデータラッチ回路ＰＭＵとともに所定領域に配置され、データラッチ回路ＰＭＵ各々が有する複数のプログラム部ＭＵのうち有効なプログラム部ＭＵを指し示す判定信号ＰＳを出力するデータラッチ回路ＰＭＵａについて説明する。
【０１０４】
図１４は、本発明の実施の形態２に従うデータラッチ回路ＰＭＵａの回路構成図である。
【０１０５】
図１４を参照して、本発明の実施の形態２に従うデータラッチ回路ＰＭＵａは、データラッチ回路ＰＭＵと比較して、プログラム部ＭＵ１〜ＭＵ４とプログラム部ＭＵ＃１〜ＭＵ＃４とを置換した点が異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。なお、プログラム部ＭＵ＃１〜ＭＵ＃４の構成は各々同一であるので、ここでは、代表的にプログラム部ＭＵ＃１の構成について説明する。また、ラッチユニット１００は、プログラム部ＭＵ＃１〜ＭＵ＃４に記憶されたプログラムデータを判定信号ＰＳ，／ＰＳとして出力する。
【０１０６】
プログラム部ＭＵ＃１は、プログラム部ＭＵ１と比較して、固定抵抗ＲｆをトランジスタＳＧｂとノードＮ３との間に配置した点が異なる。その他の回路構成については同様であるのでその詳細な説明は繰り返さない。
【０１０７】
プログラム部ＭＵ＃１において、固定抵抗Ｒｆは、トンネル磁気抵抗素子の電気抵抗値ＲｍａｘとＲｍｉｎとの差の間の値、本例においては一例として中間抵抗値Ｒｍｉｄ（＝（Ｒｍａｘ−Ｒｍｉｎ）／２）を有するように設計されるものとする。
【０１０８】
図１５は、初期状態（データ無効状態）におけるデータラッチ回路ＰＭＵａを説明する概念図である。
【０１０９】
図１５を参照して、データ書込前の初期状態において、プログラム部ＭＵ＃１のトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂはともに電気抵抗値Ｒｍｉｎに設定されているものとする。これに伴い、トンネル磁気抵抗素子ＴＭＲｂと固定抵抗Ｒｆとの合成抵抗値（Ｒｍｉｄ＋Ｒｍｉｎ）はトンネル磁気抵抗素子ＴＭＲａの電気抵抗値Ｒｍｉｎよりも大きい。
【０１１０】
したがって、この状態において、上記の実施の形態１で説明したデータ読出動作を実行した場合、ノードＮ０が「Ｈ」レベル、ノードＮ１が「Ｌ」レベルにラッチされる。すなわち、初期状態においては、「Ｈ」レベルの判定信号ＰＳがデータラッチ回路ＰＭＵａでラッチされて出力される。この状態をデータ無効状態とする。
【０１１１】
図１６は、データラッチ回路ＰＭＵａをデータ無効状態からデータ有効状態に設定する場合の概念図である。
【０１１２】
図１６を参照して、実施の形態１で説明したように、書込制御ユニット１４０において、書込制御信号ＷＤＴｂを「Ｈ」レベルに設定する。これに伴い、ビット線ＳＢＬにデータ書込電流＋Ｉｗが供給される。また、デジット線ＤＬａおよびＤＬｂに流れるデータ書込電流に応じてトンネル磁気抵抗素子ＴＭＲａの電気抵抗がＲｍｉｎからＲｍａｘに遷移する。一方、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗は、Ｒｍｉｎに維持される。
【０１１３】
この場合、トンネル磁気抵抗素子ＴＭＲａの電気抵抗値Ｒｍａｘは、トンネル磁気抵抗素子ＴＭＲｂと固定抵抗Ｒｆとの合成抵抗値（Ｒｍｉｄ＋Ｒｍｉｎ）よりも大きくなる。
【０１１４】
したがって、この状態において、上記の実施の形態１で説明したデータ読出動作を実行した場合、ノードＮ０が「Ｌ」レベルに設定され、ノードＮ１が「Ｈ」レベルに設定されラッチされる。すなわち、「Ｌ」レベルの判定信号ＰＳがデータラッチ回路ＰＭＵａでラッチされて出力される。この状態をデータ有効状態とする。
【０１１５】
一方、トンネル磁気抵抗素子ＴＭＲａの電気抵抗をＲｍａｘからＲｍｉｎに遷移させた場合には、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗はＲｍａｘとなり、トンネル磁気抵抗素子ＴＭＲａの電気抵抗値Ｒｍｉｎは、トンネル磁気抵抗素子ＴＭＲｂと固定抵抗Ｒｆとの合成抵抗値（Ｒｍａｘ＋Ｒｍｉｄ）よりも小さくなる。
【０１１６】
したがって、上述したように「Ｈ」レベルの判定信号ＰＳがデータラッチ回路ＰＭＵａでラッチされて出力される。すなわち、データ無効状態となる。
【０１１７】
本実施の形態の如く、判定信号ＰＳのデータレベルをコントロール回路１で検知することにより、データ有効状態かデータ無効状態かを判定し、これに基づいてデータ有効状態を示すプログラム部ＭＵを効率的に選択することができる。
【０１１８】
具体的には、データラッチ回路ＰＭＵａに含まれるプログラム部ＭＵ＃１〜ＭＵ＃４のデータ読出動作をそれぞれ実行して出力される判定信号ＰＳをコントロール回路１で検出する。この判定信号ＰＳに基づいて、データラッチ回路ＰＭＵにおいて、制御信号ＳＥＬ１〜ＳＥＬ４を選択的に活性化させる。
【０１１９】
これにより、システム状況に応じた有効なプログラム部ＭＵを容易に判定することができ、効率的なＦＰＧＡの機能の変更すなわちシステムを効率的に管理することが可能となる。
【０１２０】
また、本構成の如く、固定抵抗Ｒｆをトンネル磁気抵抗素子ＴＭＲｂと直列に接続することにより、初期状態のデータレベルを設定することができ、当該初期状態のデータレベルとの比較に基づいて有効、無効を判定することができるため簡易に判定信号を検出することができる。
【０１２１】
また、実施の形態２に従うデータラッチ回路ＰＭＵａにおいても、上記の実施の形態１の変形例２において説明したのと同様、トンネル磁気抵抗素子ＴＭＲを破壊することにより、恒久的に有効もしくは無効状態の判定信号を出力するように設定することも可能である。
【０１２２】
たとえば、本例においては、固定抵抗Ｒｆ側のトンネル磁気抵抗素子ＴＭＲｂを破壊することにより、固定抵抗Ｒｆとトンネル磁気抵抗素子ＴＭＲｂの合成抵抗（Ｒｍｉｄ＋Ｒｍｉｎ＃）は、一般的にトンネル磁気抵抗素子ＴＭＲａの電気抵抗よりも小さくなる。
【０１２３】
これに伴い、データ読出時においては、常に判定信号ＰＳは、「Ｌ」レベルに設定され、データ有効状態を示すこととなる。
【０１２４】
なお、本例においては、トンネル磁気抵抗素子ＴＭＲｂ側に固定抵抗Ｒｆを配置した構成について説明したが、トンネル磁気抵抗素子ＴＭＲａ側に固定抵抗Ｒｆを配置した構成とすることも可能である。
【０１２５】
また、固定抵抗Ｒｆを実施の形態１のデータラッチ回路ＰＭＵの構成に設けた点のみが異なり、簡易にデータラッチ回路ＰＭＵａを構成することが可能である。
【０１２６】
なお、上記において、説明したデータラッチ回路は、ＦＰＧＡの切替制御に用いられるプログラムデータを格納する場合について主に説明したが、ＦＰＧＡに限らず、他の内部回路の動作で用いられるプログラムデータを記憶することも可能である。また、データ有効状態もしくは無効状態を指し示す判定信号を出力するデータラッチ回路もＦＰＧＡ以外において用いることも可能である。
【０１２７】
また、上記の実施の形態においては、トンネル磁気抵抗素子を用いてデータ記憶を実行する構成について説明したが、薄膜のカルコゲナイドという材料を用いて結晶状態（低抵抗）およびアモルファス状態（高抵抗）のいずれか一方への相転移に従う特性を利用した可変抵抗素子によりデータ記憶を実行することも可能である。
【０１２８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２９】
【発明の効果】
この発明は以上説明したように、データラッチ回路において、複数のプログラム部のうちの選択プログラム部のデータ信号を保持して出力する。したがって、ラッチするデータを書換える必要がなく効率的に周辺回路に用いられるデータ信号を出力することができる。
【０１３０】
また、不揮発性記憶装置において、スイッチ制御部は、複数のプログラム部とラッチ回路とを含む。ラッチ回路は、複数のプログラム部のうちの選択プログラム部からのデータ信号を保持する。したがって、信号伝送経路の設定をするためにプログラム部のデータを書換える必要がなく、複数のプログラム部の中の選択プログラム部を用いて効率的に信号伝送経路を設定することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に従うＦＰＧＡの全体構成を示す概略ブロック図である。
【図２】 スイッチ部ＣＯＮの構成を示す概念図である。
【図３】 本発明の実施の形態１に従うデータラッチ回路ＰＭＵの回路構成図である。
【図４】 トンネル磁気抵抗素子ＴＭＲに対するデータ書込動作を説明する概念図である。
【図５】 データ書込時におけるデータ書込電流とトンネル磁気抵抗素子の磁化方向との関連を示す概念図である。
【図６】 データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対するプログラムデータのデータ書込を実行する場合の概念図である。
【図７】 データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対する別のプログラムデータのデータ書込を実行する場合の概念図である。
【図８】 データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１が保持するプログラムデータを電源投入時に自動的に読み出してラッチするデータ読出動作について説明する概念図である。
【図９】 本発明の実施の形態１に従うデータ読出動作について詳細に説明するタイミングチャート図である。
【図１０】 ＦＰＧＡの機能変更をする際の本発明の実施の形態１に従うデータラッチ回路ＰＭＵのデータ読出動作について説明するタイミングチャート図である。
【図１１】 本実施の形態１におけるクロック信号ＣＬＫ＃に同期した機能変更する際のデータ読出動作について説明するタイミングチャート図である。
【図１２】 本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵのデータ書込を説明する回路構成図である。
【図１３】 本実施の形態１の変形例２に従うデータラッチ回路ＰＭＵ＃の回路構成図である。
【図１４】 本発明の実施の形態２に従うデータラッチ回路ＰＭＵａの回路構成図である。
【図１５】 初期状態（データ無効状態）におけるデータラッチ回路ＰＭＵａを説明する概念図である。
【図１６】 データラッチ回路ＰＭＵａをデータ無効状態からデータ有効状態に設定する場合の概念図である。
【符号の説明】
ＸＧ 水平配線群、ＹＧ 垂直配線群、ＢＫ 論理ブロック、ＩＦ 入力インターフェイス部、ＯＦ 出力インターフェイス部、ＣＯＮ スイッチ部、ＰＭＵデータラッチ回路、ＭＵ プログラム部、１ コントロール回路、１００ ラッチユニット、１４０ 書込制御ユニット。
【発明の属する技術分野】
この発明は、不揮発性記憶装置に関し、より特定的には、プログラム情報をラッチして出力するデータラッチ回路を備えた不揮発性記憶装置に関する。
【０００２】
【従来の技術】
近年、書換可能な大規模集積回路としてＦＰＧＡ（Field Programmable Gate Array）が注目されている。
【０００３】
ＦＰＧＡとは、内部回路に対して、外部からのデータ等を与えることにより所定の動作を実現するよう後から機能を変更することができる半導体装置である。
【０００４】
ＦＰＧＡは、ゲートアレイよりも開発期間が短い性質を利用し、機器の試作向けに用いられており、近年では、携帯電話やＥＴＣ（Electronic Toll Collection system）（高速道路料金の自動支払いシステム）の試作機器として利用されている。
【０００５】
このＦＰＧＡは、一般的に複数の論理ブロックと、複数の論理ブロックの接続関係（信号経路）を切替えるための複数のスイッチ回路と、複数のスイッチ回路を制御するための制御回路が設けられている。制御回路は、複数のスイッチ回路を制御するために、所定領域にプログラムされたプログラム情報をラッチして選択的にスイッチ回路に供給する。これに伴い、複数の論理ブロックの接続関係（信号経路）が切替えられ、ＦＰＧＡの機能が変更される。
【０００６】
このプログラム情報をラッチする回路として、種々のラッチ回路が提案されている。従来ではいわゆるＳＲＡＭ素子にプログラム情報を記憶させるとともに、その記憶データをラッチするデータラッチ回路を用いて切替制御を実行する構成が用いられてきた。
【０００７】
しかしながら、揮発性素子であるＳＲＡＭ素子を用いたデータラッチ回路は、電源供給停止後は、ラッチしたプログラム情報が消失してしまうため、電源投入毎にデータラッチ回路にラッチするプログラム情報を一旦ダウンロードする必要があるという問題がある。
【０００８】
そこで、近年においては、不揮発性素子を用いて、電源投入時に当該プログラム情報をダウンロードすることなく、記憶データをラッチして出力することが可能なデータラッチ回路が提案されている。（例えば、特許文献１参照）
【０００９】
【特許文献１】
特表２００２−５１１６３１号公報（Ｐ１５〜ｐ１７，図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、ＦＰＧＡは、種々のパターンの切替制御を実行することにより種々の機能に変更することが求められており、機能を変更する際には、一旦格納されたデータラッチ回路のプログラム情報を書換える必要がある。
【００１１】
したがって、高速かつ効率的にＦＰＧＡの機能を変更することは困難であるという問題があった。
【００１２】
本発明の目的は、上記のような問題を解決するためのものであって、高速かつ効率的にＦＰＧＡの機能を変更することが可能な不揮発性記憶装置を提供する。
【００１３】
【課題を解決するための手段】
この発明に係る不揮発性記憶装置は、複数のプログラム部と、ラッチ回路とを含む。複数のプログラム部は、各々が、周辺回路に対して用いられるプログラムデータに応じたデータ書込電流の供給を受けて不揮発的なデータ記憶を実行する。ラッチ回路は、データ読出時に、選択された複数のプログラム部のうちの選択プログラム部から生成されるデータ信号を保持する。
【００１４】
また、不揮発性記憶装置は、複数のスイッチ部と、複数のスイッチ制御部とを含む。複数のスイッチ部は、複数の回路ブロック間の信号伝送経路を設定する。複数のスイッチ制御部は、複数のスイッチ部にそれぞれ対応して設けられ、各々が対応するスイッチ部を制御する。複数のスイッチ制御部の各々は、複数のプログラム部と、ラッチ回路とを含む。複数のプログラム部の各々は、信号伝送経路の設定に用いられるプログラムデータに応じたデータ書込電流の供給を受けて不揮発的なデータ記憶を実行する。ラッチ回路は、データ読出時に、選択された複数のプログラム部のうちの選択プログラム部から生成されるデータ信号を保持するためのラッチ回路とを含む。
【００１５】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付しその説明は繰返さない。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１に従うＦＰＧＡの全体構成を示す概略ブロック図である。
【００１７】
図１を参照して、本発明の実施の形態１に従うＦＰＧＡは、行列状に配置された複数の論理ブロックＢＫを含み、これらのブロック間には配線領域が設けられている。また、配線領域には行方向に複数の水平配線群ＸＧと、列方向に複数の垂直配線群ＹＧとが設けられている。
【００１８】
論理ブロックＢＫの各々は、隣接する垂直配線群ＹＧからのデータ信号の入力を受ける入力インターフェイス部ＩＦと、隣接する水平配線群ＸＧに各論理ブロックの動作によって得られた出力結果を出力する出力インターフェイス部ＯＦとを含む。また、論理ブロックＢＫと配線領域とを電気的に接続するためのスイッチ部ＣＯＮが設けられている。このスイッチ部ＣＯＮの接続制御によって各論理ブロック間ＢＫの接続関係が決定される。また、ＦＰＧＡ全体を制御し、データ読出や書込等を指示するコマンドＣＭＤに応答して種々の動作を実行するための後述する制御信号（ＰＯＲ，ＳＥＬ１〜ＳＥＬ４，ＷＥ）等を出力するコントロール回路１が所定領域に設けられる。なお、コントロール回路１は、必要に応じて、入力されるクロック信号ＣＬＫに同期して動作する。また、コントロール回路１は、入力データＤＱに応答して書込データＰＤＩＮを生成する。
【００１９】
以下において明らかになるように、本例においては一つのスイッチ部ＣＯＮに含まれる後述する一つのデータラッチ回路についてのみ説明するが、他のスイッチ部および他のデータラッチ回路についても同様であり、コントロール回路１で制御されているものとする。
【００２０】
図２は、スイッチ部ＣＯＮの構成を示す概念図である。
図２を参照して、スイッチ部ＣＯＮは、行列状に配置された複数のトランジスタＰＴＲと、複数のトランジスタＰＴＲにそれぞれ対応して設けられた複数のデータラッチ回路ＰＭＵとを含む。ブロック間に設けられた配線領域には垂直配線および水平配線がそれぞれ設けられ、トランジスタのターンオンに応答して水平配線からの信号が選択的に垂直配線に伝達される。この水平配線から垂直配線への信号経路の切換を実行するトランジスタＰＴＲの接続制御にデータラッチ回路ＰＭＵが用いられる。
【００２１】
図３は、本発明の実施の形態１に従うデータラッチ回路ＰＭＵの回路構成図である。
【００２２】
図３を参照して、本発明の実施の形態１に従うデータラッチ回路ＰＭＵは、対応するトランジスタＰＴＲに伝達するプログラム情報を構成する複数のプログラムデータをそれぞれ格納するプログラム部ＭＵ１〜ＭＵ４と、プログラム部ＭＵ１〜ＭＵ４から選択的に供給されるプログラムデータをラッチして、対応するトランジスタＰＴＲに伝達するラッチユニット１００とを含む。
【００２３】
プログラム部ＭＵ１〜ＭＵ４は、全て同一の回路構成を有し、ここでは代表的にプログラム部ＭＵ１について説明する。
【００２４】
プログラム部ＭＵ１は、データ書込電流を供給するためのビット線ＳＢＬと、ビット線ＳＢＬの一端側および他端側にそれぞれ対応して設けられるビット線ドライバＷＷＲｂ，ＷＷＲａと、ビット線ＳＢＬの一端側に設けられ、接地電圧ＧＮＤとビット線ＳＢＬの接続ノードＮ３との間に配置されてプログラムデータを格納するための磁性体記憶素子であるトンネル磁気抵抗素子ＴＭＲｂと、ビット線ＳＢＬの他端側に設けられ、接地電圧ＧＮＤとビット線ＳＢＬの接続ノードＮ４との間に配置されてプログラムデータを格納するためのトンネル磁気抵抗素子ＴＭＲａと、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂにそれぞれ対応して設けられ、データ書込時にデータ書込電流が供給されるデジット線ＤＬａおよびＤＬｂとを含む。ここで、ビット線ＳＢＬは、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して互いに異なる向きのデータ書込電流を供給するように配置される。なお、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを総括してトンネル磁気抵抗素子ＴＭＲとも称する。
【００２５】
ここで、トンネル磁気抵抗素子ＴＭＲを利用したデータ書込について説明する。
【００２６】
図４は、トンネル磁気抵抗素子ＴＭＲに対するデータ書込動作を説明する概念図である。
【００２７】
図４を参照して、トンネル磁気抵抗素子ＴＭＲは、固定された一定の磁化方向を有する強磁性体層（以下、単に「固定磁化層」とも称する）ＦＬと、外部からの印加磁界に応じた方向に磁化される強磁性体層（以下、単に「自由磁化層」とも称する）ＶＬとを有する。固定磁化層ＦＬおよび自由磁化層ＶＬの間には、絶縁体膜で形成されるトンネルバリア（トンネル膜）ＴＢが設けられる。自由磁化層ＶＬは、書込まれる記憶データのレベルに応じて、固定磁化層ＦＬと同一方向または固定磁化層ＦＬと反対方向に磁化される。これらの固定磁化層ＦＬ、トンネルバリアＴＢおよび自由磁化層ＶＬによって、磁気トンネル接合が形成される。
【００２８】
トンネル磁気抵抗素子ＴＭＲの電気抵抗は、固定磁化層ＦＬおよび自由磁化層ＶＬのそれぞれの磁化方向の相対関係に応じて変化する。具体的には、トンネル磁気抵抗素子ＴＭＲの電気抵抗は、固定磁化層ＦＬの磁化方向と自由磁化層ＶＬの磁化方向とが同じ（平行）である場合に最小値Ｒｍｉｎとなり、両者の磁化方向が反対（反平行）方向である場合に最大値Ｒｍａｘとなる。
【００２９】
データ書込時においては、自由磁化層ＶＬを磁化するためのデータ書込電流は、ビット線ＢＬおよびデジット線ＤＬのそれぞれにおいて、書込データのレベルに応じた方向に流される。
【００３０】
図５は、データ書込時におけるデータ書込電流とトンネル磁気抵抗素子の磁化方向との関連を示す概念図である。
【００３１】
図５を参照して、横軸Ｈ（ＥＡ）は、トンネル磁気抵抗素子ＴＭＲ内の自由磁化層ＶＬにおいて磁化容易軸（ＥＡ：Easy Axis）方向に印加される磁界を示す。一方、縦軸Ｈ（ＨＡ）は、自由磁化層ＶＬにおいて磁化困難軸（ＨＡ：Hard Axis）方向に作用する磁界を示す。磁界Ｈ（ＥＡ）およびＨ（ＨＡ）は、ビット線ＢＬおよびデジット線ＤＬをそれぞれ流れる電流によって生じる２つの磁界の一方ずつにそれぞれ対応する。
【００３２】
トンネル磁気抵抗素子ＭＣにおいては、固定磁化層ＦＬの固定された磁化方向は、自由磁化層ＶＬの磁化容易軸に沿っており、自由磁化層ＶＬは、記憶データのレベル（“１”および“０”）に応じて、磁化容易軸方向に沿って、固定磁化層ＦＬと平行あるいは反平行（反対）方向に磁化される。トンネル磁気抵抗素子ＭＣは、自由磁化層ＶＬの２通りの磁化方向と対応させて、１ビットのデータ（“１”および“０”）を記憶することができる。
【００３３】
自由磁化層ＶＬの磁化方向は、印加される磁界Ｈ（ＥＡ）およびＨ（ＨＡ）の和が、図５に示されるアステロイド特性線の外側の領域に達する場合においてのみ新たに書換えることができる。すなわち、印加されたデータ書込磁界がアステロイド特性線の内側の領域に相当する強度である場合には、自由磁化層ＶＬの磁化方向は変化しない。
【００３４】
アステロイド特性線に示されるように、自由磁化層ＶＬに対して磁化困難軸方向の磁界を印加することによって、磁化容易軸に沿った磁化方向を変化させるのに必要な磁化しきい値を下げることができる。図５に示した例のようにデータ書込時の動作点を設計した場合には、データ書込対象であるトンネル磁気抵抗素子ＭＣにおいて、磁化容易軸方向のデータ書込磁界は、その強度がＨWRとなるように設計される。すなわち、このデータ書込磁界ＨWRが得られるように、ビット線ＢＬまたはデジット線ＤＬを流されるデータ書込電流の値が設計される。一般的に、データ書込磁界ＨWRは、磁化方向の切換えに必要なスイッチング磁界ＨSWと、マージン分ΔＨとの和で示される。すなわち、ＨWR＝ＨSW＋ΔＨで示される。
【００３５】
トンネル磁気抵抗素子ＭＣの記憶データ、すなわちトンネル磁気抵抗素子ＴＭＲの磁化方向を書換えるためには、デジット線ＤＬとビット線ＢＬとの両方に所定レベル以上のデータ書込電流を流す必要がある。これにより、トンネル磁気抵抗素子ＴＭＲ中の自由磁化層ＶＬは、磁化容易軸（ＥＡ）に沿ったデータ書込磁界の向きに応じて、固定磁化層ＦＬと平行もしくは、反対（反平行）方向に磁化される。トンネル磁気抵抗素子ＴＭＲに一旦書込まれた磁化方向、すなわちトンネル磁気抵抗素子ＭＣの記憶データは、新たなデータ書込が実行されるまでの間不揮発的に保持される。
【００３６】
再び、図３を参照して、ビット線ドライバＷＷＲａは、トランジスタ１１１，１１２と、ＡＮＤ回路１１３，１１４とを含む。トランジスタ１１１は、電源電圧Ｖｃｃとビット線ＳＢＬの他端側との間に配置され、そのゲートはＡＮＤ回路１１３の出力ノードと電気的に結合される。トランジスタ１１２は、ビット線ＳＢＬの他端側と接地電圧ＧＮＤとの間に配置され、そのゲートはＡＮＤ回路１１４の出力ノードと電気的に結合される。ＡＮＤ回路１１３は、書込制御信号ＷＤＴａおよびコントロール回路１から出力される制御信号ＷＥの入力に応じてＡＮＤ論理演算結果をトランジスタ１１１のゲートに出力する。ＡＮＤ回路１１４は、書込制御信号ＷＤＴｂおよび制御信号ＷＥの入力に応じてＡＮＤ論理演算結果をトランジスタ１１２のゲートに出力する。
【００３７】
ビット線ドライバＷＷＲｂは、トランジスタ１１５，１１６と、ＡＮＤ回路１１７，１１８とを含む。トランジスタ１１５は、電源電圧Ｖｃｃとビット線ＳＢＬの一端側との間に配置され、そのゲートはＡＮＤ回路１１７の出力ノードと電気的に結合される。トランジスタ１１６は、接地電圧ＧＮＤとビット線ＳＢＬの一端側との間に配置され、そのゲートはＡＮＤ回路１１８の出力ノードと電気的に結合される。ＡＮＤ回路１１７は、書込制御信号ＷＤＴｂおよび制御信号ＷＥの入力に応じてそのＡＮＤ論理演算結果をトランジスタ１１５のゲートに出力する。ＡＮＤ回路１１８は、書込制御信号ＷＤＴａおよび制御信号ＷＥの入力に応じてＡＮＤ論理演算結果をトランジスタ１１６のゲートに出力する。なお、トランジスタ１１１，１１２，１１５，１１６は、一例としてＮチャンネルＭＯＳトランジスタとする。
【００３８】
たとえば、書込制御信号ＷＤＴａが「Ｈ」レベルに設定され、制御信号ＷＥが「Ｈ」レベルの場合、ビット線ドライバＷＷＲａは、トランジスタ１１１をオンし、電源電圧Ｖｃｃとビット線ＳＢＬの他端側とを電気的に結合させる。一方、ビット線ドライバＷＷＲｂは、トランジスタ１１６をオンし、接地電圧ＧＮＤとビット線ＳＢＬの一端側とを電気的に結合させる。これに伴い、ビット線ＳＢＬの他端側から一端側への電流経路が形成され、データ書込電流−Ｉｗが流れる。なお、書込制御信号ＷＤＴｂが「Ｈ」レベルに設定される場合には、ビット線ＳＢＬの一端側から他端側への電流経路が形成され、データ書込電流＋Ｉｗが流れる。
【００３９】
また、プログラム部ＭＵ１は、ビット線ＳＢＬと接続されるトンネル磁気抵抗素子ＴＭＲａの接続ノードＮ４と、トンネル磁気抵抗素子ＴＭＲｂの接続ノードＮ３とを電気的に結合してイコライズするイコライズ回路１３０と、制御信号ＳＥＬ１に応答してラッチユニット１００とプログラム部ＭＵ１のトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂをそれぞれ電気的に結合するためのアクセス素子であるトランジスタＳＧａおよびＳＧｂとを含む。
【００４０】
イコライズ回路１３０は、ＯＲ回路１１０と、トランスファゲート１０８と、インバータ１０９とを含む。トランスファゲート１０８は、ノードＮ３とノードＮ４との間に配置され、ＯＲ回路１１０およびインバータ１０９を介するＯＲ回路の出力信号の入力を受けてノードＮ３とノードＮ４とを電気的に結合する。ＯＲ回路１１０は、コントロール回路１から出力された制御信号ＰＯＲを反転した制御信号／ＰＯＲおよび制御信号ＷＥの入力に応答して、そのＯＲ論理演算結果をトランスファゲート１０８およびインバータ１０９に出力する。これに伴い、「Ｈ」レベルの制御信号／ＰＯＲもしくは制御信号ＷＥの入力に応答して、イコライズ回路１３０は活性化状態となり、ノードＮ３とノードＮ４とを電気的に接続する。一方、ともに「Ｌ」レベルの制御信号／ＰＯＲおよび制御信号ＷＥの入力に応答して、イコライズ回路１３０は非活性化状態となり、ノードＮ３とノードＮ４とを電気的に非接続とする。
【００４１】
上述したようにプログラム部ＭＵ１〜ＭＵ４は、各々同一の構成であり、コントロール回路１から出力される制御信号ＳＥＬ１〜ＳＥＬ４にそれぞれ応答してラッチユニット１００と対応するプログラム部ＭＵとが電気的に結合される。なお、制御信号ＳＥＬ１〜ＳＥＬ４は、他の図示しないデータラッチ回路ＰＭＣにおいて共通に用いられる制御信号である。
【００４２】
ラッチユニット１００は、出力ノードＮ０および出力ノードＮ１をイコライズするイコライズ回路１２０と、トランジスタ１０１〜１０４と、１０７とを含む。
【００４３】
トランジスタ１０７は、電源電圧ＶｃｃとノードＮ２との間に配置され、そのゲートは制御信号ＷＥの入力を受ける。トランジスタ１０１はノードＮ２とノードＮ０との間に配置され、そのゲートはノードＮ１と電気的に結合される。トランジスタ１０２はノードＮ０とトランジスタＳＧｂとの間に配置され、そのゲートはノードＮ１と電気的に結合される。トランジスタ１０３は、ノードＮ２とノードＮ１との間に配置され、そのゲートはノードＮ０と電気的に結合される。トランジスタ１０４は、ノードＮ１とトランジスタＳＧａとの間に配置され、そのゲートはノードＮ０と電気的に結合される。ここでは一例としてトランジスタ１０１，１０３，１０７は、ＰチャネルＭＯＳトランジスタとし、トランジスタ１０２，１０４は、ＮチャネルＭＯＳトランジスタとする。
【００４４】
イコライズ回路１２０は、インバータ１０６とトランスファゲート１０５とを含み、制御信号ＰＯＲの入力を受けてノードＮ０とノードＮ１とを電気的に結合する。一例として、「Ｈ」レベルの制御信号ＰＯＲの入力に応答して、イコライズ回路１２０は活性化状態となり、ノードＮ０とノードＮ１とを電気的に結合する。一方、「Ｌ」レベルの制御信号ＰＯＲの入力に応答して、イコライズ回路１２０は非活性化状態となり、ノードＮ０とノードＮ１とを電気的に非接続となる。
【００４５】
また、データラッチ回路ＰＭＵは、書込データＰＤＩＮに応答して書込制御信号ＷＤＴａ，ＷＤＴｂを生成する書込制御ユニット１４０と、データ書込時にデジット線ＤＬａおよびデジット線ＤＬｂに対してデータ書込電流を供給するデジット線ドライバ帯１６０と、ラッチユニット１００の出力ノードＮ０およびＮ１からそれぞれ出力されるデータ信号ＰＯ，／ＰＯを伝達するゲートトランジスタＴＲＧｂ，ＴＲＧａと、ゲートトランジスタＴＲＧａおよびＴＲＧｂのゲートと電気的に結合される選択線ＣＷＬと、制御信号ＰＯＲを所定期間遅延させるための遅延ユニットＩＶＧと、遅延ユニットＩＶＧからの出力信号と制御信号ＰＯＲとのＮＡＮＤ論理演算結果を制御信号ＰＯＲ＃として選択線ＣＷＬに伝達するＮＡＮＤ回路ＡＤとをさらに備える。
【００４６】
ここで、制御信号ＰＯＲは、必要に応じてデバイスの内部回路のリセット信号に用いられる。本例においては、コントロール回路１がいわゆるパワーオンリセット回路（図示せず）を有するものとする。当該パワーオンリセット回路から制御信号ＰＯＲを出力することができる。具体的には、パワーオンリセット回路は、一例として電源投入時に電源電圧が所定の閾値電圧を超えるまで「Ｌ」レベルに設定され、所定の閾値電圧を超えた場合には「Ｈ」レベルに設定する。なお、電源投入後、制御信号ＰＯＲは必要に応じてコントロール回路１により「Ｌ」レベルに設定される。また、ドライバＩＶＧは、偶数個のインバータ（本例では２個）で構成され、制御信号ＰＯＲの入力に応答して所定期間遅延させた信号を生成する。また、本例においては、デジット線ドライバ帯１６０が代表的にプログラム部ＭＵ１のデジット線にデータ書込電流を供給する構成について示しているが、他のプログラム部ＭＵ２〜ＭＵ４においても、同様の方式に従ってデジット線ドライバ帯１６０からそれぞれのプログラム部ＭＵが有するデジット線に対してデータ書込電流が供給される。
【００４７】
図６は、データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対するプログラムデータのデータ書込を実行する場合の概念図である。本例においては、プログラムデータ「０」を書込む場合について説明する。なお、データ書込時において制御信号ＷＥは、「Ｈ」レベルに設定されるものとする。
【００４８】
図６を参照して、書込制御ユニット１４０は、書込データＰＤＩＮに応じて書込制御信号ＷＤＴａおよびＷＤＴｂを生成する。ここでは、書込制御信号ＷＤＴａおよびＷＤＴｂは、それぞれ「Ｈ」レベルおよび「Ｌ」レベルに設定されるものとする。
【００４９】
これに伴い、ビット線ドライバＷＷＲａにおいてトランジスタ１１１がオンし、電源電圧Ｖｃｃとビット線ＳＢＬの他端側とが電気的に結合される。また、ビット線ドライバＷＷＲｂにおいてトランジスタ１１６がオンし、接地電圧ＧＮＤとビット線ＳＢＬの一端側とが電気的に結合される。また、イコライズ回路１３０は、データ書込時に「Ｈ」レベルに設定される制御信号ＷＥに応答してノードＮ３とノードＮ４とを電気的に結合している。
【００５０】
したがって、ビット線ＳＢＬにおいて他端側から一端側に対してデータ書込電流−Ｉｗが供給される。
【００５１】
また、同様のタイミングにおいて、コントロール回路１からの動作指示に応答してデジット線ドライバ帯１６０が活性化され、デジット線ＤＬａおよびＤＬｂに対してデータ書込電流が供給される。このビット線ＳＢＬおよびデジット線ＤＬａ，ＤＬｂにそれぞれ供給されたデータ書込電流に応じて、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して所定磁界が印加され、磁化方向に応じたデータ書込を実行することができる。本例においては、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを通過するビット線ＳＢＬのデータ書込電流の方向は互いに逆向きであるため、トンネル磁気抵抗素子ＴＭＲａの電気抵抗はＲｍｉｎとなり、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗はＲｍａｘに設定される。これにより、このデータラッチ回路ＰＭＵのトンネル磁気抵抗素子を用いてプログラムデータ（「０」）を記憶させることができる。
【００５２】
図７は、データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対する別のプログラムデータのデータ書込を実行する場合の概念図である。本例においては、プログラムデータ（「１」）を書込む場合について説明する。なお、データ書込時に制御信号ＷＥは、「Ｈ」レベルに設定されるものとする。
【００５３】
図７を参照して、書込制御ユニット１４０は、書込データＰＤＩＮに応答して書込制御信号ＷＤＴａおよびＷＤＴｂを生成する。ここでは、書込制御信号ＷＤＴａおよびＷＤＴｂは、それぞれ「Ｌ」レベルおよび「Ｈ」レベルに設定されるものとする。
【００５４】
これに伴い、ビット線ドライバＷＷＲａにおいてトランジスタ１１２がオンし、接地電圧ＧＮＤとビット線ＳＢＬの他端側とが電気的に結合される。また、ビット線ドライバＷＷＲｂにおいてトランジスタ１１５がオンし、電源電圧Ｖｃｃとビット線ＳＢＬの一端側とが電気的に結合される。また、イコライズ回路１３０は、データ書込時に「Ｈ」レベルに設定される制御信号ＷＥに応答してノードＮ３とノードＮ４とを電気的に結合している。これによりビット線ＳＢＬにおいて一端側から他端側に対してデータ書込電流＋Ｉｗが供給される。
【００５５】
また、同様のタイミングにおいて、コントロール回路１の動作指示に応答してデジット線ドライバ帯１６０が活性化される。これに伴い、デジット線ＤＬａおよびＤＬｂに対してデータ書込電流が供給される。このビット線ＳＢＬおよびデジット線ＤＬａ，ＤＬｂにそれぞれ供給されたデータ書込電流に応じてトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して所定磁界が印加され、磁化方向に応じたデータ書込を実行することができる。本例においては、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを通過するビット線ＳＢＬのデータ書込電流の方向は互いに逆向きであるため、トンネル磁気抵抗素子ＴＭＲａの電気抵抗はＲｍｉｎとなり、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗はＲｍａｘに設定される。これにより、このデータラッチ回路ＰＭＵのトンネル磁気抵抗素子を用いてプログラムデータ（「１」）をプログラムすることができる。
【００５６】
図８は、データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１が保持するプログラムデータを電源投入時に自動的に読み出してラッチするデータ読出動作について説明する概念図である。
【００５７】
図８を参照して、本例においては、プログラム部ＭＵ１がプログラムデータ（「０」）を記憶している場合、すなわちトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂがそれぞれ電気抵抗値ＲｍｉｎおよびＲｍａｘに設定されている場合について説明する。
【００５８】
図９のタイミングチャート図を用いて、電源投入時の本発明の実施の形態１に従うデータ読出動作について詳細に説明する。本例においては、電源投入時において、クロック信号ＣＬＫに同期することなくデータ読出動作を実行する構成について説明する。
【００５９】
図９を参照して、電源電圧Ｖｃｃが時刻Ｔ０に投入され、電源電圧Ｖｃｃの電圧レベルが上昇する。この時点においては、電源電圧Ｖｃｃは、所定の閾値電圧レベル以下であり、制御信号ＰＯＲは、「Ｌ」レベルに設定されている。したがって、イコライズ回路１２０は、制御信号ＰＯＲ（「Ｌ」レベル）に応答してノードＮ０とノードＮ１とを電気的に接続し、ラッチユニット１００の出力ノードをイコライズしている。また、イコライズ回路１３０は、制御信号／ＰＯＲ（「Ｈ」レベル）に応答してノードＮ３とノードＮ４とをイコライズするために電気的に接続している。また、電源投入時において、制御信号ＷＥは、「Ｌ」レベルに設定されているものとする。これに伴い、ラッチユニット１００は、制御信号ＷＥ（「Ｌ」レベル）に応答して活性化され、電源電圧ＶｃｃがノードＮ２に供給され、ノードＮ０およびノードＮ１に充電が開始される。
【００６０】
次に、電源投入後時刻Ｔ１において、電源電圧Ｖｃｃは所定の閾値電圧レベルに達し、制御信号ＰＯＲは、上述したように「Ｌ」レベルから「Ｈ」レベルに遷移し始める。これに応答してイコライズ回路１２０および１３０のイコライズが終了する。また、同様のタイミングにおいて、コントロール回路１は、制御信号ＳＥＬ１を活性化（「Ｈ」レベル）させる。
【００６１】
これに伴い、アクセス素子であるトランジスタＳＧａおよびＳＧｂがオンし、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂとラッチユニット１００とが電気的に結合される。具体的には、直列に接続されたトランジスタ１０１および１０２とトンネル磁気抵抗素子ＴＭＲｂとが直列に電気的に結合される。また、直列に接続されたトランジスタ１０３および１０４とトンネル磁気抵抗素子ＴＭＲａとが直列に電気的に結合される。これに伴い、電源電圧Ｖｃｃの供給を受けるノードＮ２からトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを介して接地電圧ＧＮＤへ流れる電流経路が形成される。すなわち、ラッチユニット１００からトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂに対して電気抵抗に応じた動作電流が供給される。
【００６２】
次に、時刻Ｔ２において、ノードＮ０およびＮ１に対してトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを通過する電流差に応じた電位差が生じるようになる。この電位差がラッチユニット１００によりさらに増幅されて出力ノードＮ０の電圧レベルは「Ｈ」レベルに設定され、出力ノードＮ１の電圧レベルは「Ｌ」レベルに設定される。これに伴い、ラッチユニット１００において、プログラムデータがラッチされる。
【００６３】
次に、出力ノードＮ０およびＮ１の電圧レベルが十分に安定した時刻Ｔ３において、制御信号ＰＯＲ＃に基づいてゲートトランジスタＴＲＧａおよびＴＲＧｂがオンし、データ信号ＰＯ，／ＰＯがプログラムデータとして外部に出力される。具体的には、「Ｈ」レベルのデータ信号ＰＯがトランジスタＰＴＲに伝達される。
【００６４】
このようにして、データラッチ回路ＰＭＵのプログラム部ＭＵ１に予め記憶されたプログラムデータをラッチユニット１００で増幅するとともに、ラッチして出力することができる。また、電源投入時に所定期間経過後に「Ｈ」レベルに活性化される制御信号ＰＯＲに従い自動的にプログラムデータがトランジスタＰＴＲに伝達される。したがって、たとえば、プログラム部ＭＵ１が初期状態のＦＰＧＡの接続制御を実行するためのプログラムデータを記憶している場合には、プログラム部ＭＵ１を用いて容易に初期状態のＦＰＧＡの接続制御を実行することができる。すなわち、途中でプログラムがハングアップした場合等において、システムをリセットする制御信号ＰＯＲを用いることによって基本動作のプログラムデータを復号させる。これに伴い、初期状態に再設定することが可能となり、システムのフェールセーフと安定性の向上を図ることができる。
【００６５】
また、ＦＰＧＡの機能を変更したい場合には、他のプログラムデータが格納されているプログラム部ＭＵを用いてスイッチ部ＣＯＮの接続制御を実行する。なお、本例においては、プログラム部ＭＵ１を初期状態の接続制御を実行するプログラム部として説明したが他のプログラム部ＭＵにすることも可能である。
【００６６】
また、本例においては、一例としてプログラム部ＭＵ１〜ＭＵ４が１つのデータラッチ回路ＰＭＵに含まれている構成であり、制御信号ＳＥＬ１〜ＳＥＬ４を選択的に活性化されることにより４パターンの切替制御を実行することが可能である。このプログラム部ＭＵの個数に限定はなく、さらに複数のプログラム部ＭＵを設けて切替制御のバリーションを拡大することも可能である。
【００６７】
このように、複数のプログラム部をデータラッチ回路ＰＭＵに設けて、接続制御に用いるプログラムデータを各々のプログラム部に予め記憶させておくことにより、効率的にＦＰＧＡの機能の変更を実行することが可能となる。
【００６８】
図１０のタイミングチャート図を用いて、ＦＰＧＡの機能変更をする際の本発明の実施の形態１に従うデータラッチ回路ＰＭＵのデータ読出動作について説明する。すなわち、電源投入後において、クロック信号ＣＬＫに同期してデータ読出動作を実行する場合の構成について説明する。
【００６９】
クロック信号ＣＬＫの立上りに同期した時刻Ｔ４とほぼ同様のタイミングにおいて、コントロール回路１は、制御信号ＰＯＲを「Ｌ」レベルに設定する。また、制御信号ＷＥを「Ｈ」レベルに設定する。これに伴い、イコライズ回路１２０において、ノードＮ０とノードＮ１とが電気的に結合されてイコライズされる。また、イコライズ回路１３０において、制御信号ＰＯＲの反転信号である制御信号／ＰＯＲ（「Ｈ」レベル）に応答して、ノードＮ３とノードＮ４とが電気的に結合されてイコライズされる。これに伴い、前のラッチ（データ保持）していたデータが消失する（イコライズ）。すなわち、イコライズ回路を用いることにより、簡易にラッチしていたデータをクリアすることができる。
【００７０】
また、同様のタイミングである時刻Ｔ４において、制御信号ＳＥＬ１が「Ｈ」レベルに設定される。これに伴い、ラッチユニット１００とプログラム部ＭＵ１とが電気的に結合される。
【００７１】
次に、時刻Ｔ５の制御信号ＷＥの立下り（「Ｌ」レベル）に応答して、ラッチユニット１００のトランジスタ１０７がターンオンする。これに伴い、電源電圧Ｖｃｃからトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを介して接地電圧ＧＮＤへの電流経路が形成される（リード）。
【００７２】
次に、クロック信号ＣＬＫの立下りに同期した時刻Ｔ６において、制御信号ＰＯＲが「Ｈ」レベルに設定される。これに伴い、イコライズ回路１２０におけるノードＮ０とノードＮ１とのイコライズが終了する。また、イコライズ回路１３０におけるノードＮ３とノードＮ４とのイコライズも終了する。これにより、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂの抵抗差に応じた電流差が電圧差として増幅されてノードＮ０とノードＮ１に生成される。
【００７３】
次に、制御信号ＰＯＲの立上りの所定期間経過後の時刻Ｔ７に制御信号ＰＯＲ＃が「Ｈ」レベルに立ち上がる。これに伴い、制御信号ＰＯＲ＃（「Ｈ」レベル）に基づいてゲートトランジスタＴＲＧａおよびＴＲＧｂがオンし、データ信号ＰＯ，／ＰＯがプログラムデータとして外部に出力される。
【００７４】
次のクロック信号ＣＬＫの立ち上がりの時刻Ｔ８においては、ラッチ（データ保持）されたデータ信号ＰＯが安定的に出力されている。これに伴い、出力されたデータ信号ＰＯに基づいてＦＰＧＡの機能を変更することができる。
【００７５】
本例においては、ＦＰＧＡの機能変更時においてプログラム部ＭＵに記憶されたプログラムデータを１クロックサイクルの期間内において、イコライズし、読出し、増幅して出力するデータ読出動作について説明した。
【００７６】
次に、高周波クロック信号ＣＬＫ＃（以下、単にクロック信号ＣＬＫ＃とも称する）に同期して上記の機能変更のためのデータ読出動作を実行する場合の構成について説明する。
【００７７】
図１１のタイミングチャート図を用いて、本実施の形態１におけるクロック信号ＣＬＫ＃に同期した機能変更する際のデータ読出動作について説明する。
【００７８】
クロック信号ＣＬＫ＃の立上りに同期した時刻Ｔ１０とほぼ同様のタイミングにおいて、制御信号ＰＯＲが「Ｌ」レベルに設定される。これに伴い、イコライズ回路１２０において、ノードＮ０とノードＮ１とが電気的に結合されてイコライズされる。また、イコライズ回路１３０において、制御信号ＰＯＲの反転信号である制御信号／ＰＯＲ（「Ｈ」レベル）に応答して、ノードＮ３とノードＮ４とが電気的に結合されてイコライズされる。これに伴い、前のラッチ（データ保持）していたデータが消失する。また同様のタイミングにおいて、制御信号ＷＥが「Ｈ」レベルに設定される。これに伴い、トランジスタ１０７からの電源電圧Ｖｃｃの供給が停止する。
【００７９】
また、同様のタイミングである時刻Ｔ１０において、コントロール回路１から出力される制御信号ＳＥＬ１が「Ｈ」レベルに設定される。これに伴い、ラッチユニット１００とプログラム部ＭＵ１とが電気的に結合される。
【００８０】
次のクロック信号ＣＬＫ＃の立ち上がりに同期した時刻Ｔ１１において、制御信号ＷＥが「Ｌ」レベルに設定される。これに伴い、ラッチユニット１００のトランジスタ１０７がターンオンする。具体的には、電源電圧Ｖｃｃからトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂを介して接地電圧ＧＮＤへの電流経路が形成される（リード）。
【００８１】
次のクロック信号ＣＬＫ＃の立ち上がりに同期した時刻Ｔ１２において、制御信号ＰＯＲが「Ｈ」レベルに設定される。これに伴い、イコライズ回路１２０におけるノードＮ０とノードＮ１とのイコライズが終了する。また、イコライズ回路１３０におけるノードＮ３とノードＮ４とのイコライズも終了する。これにより、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂの抵抗差に応じた電流差が電圧差に変換され、増幅されてノードＮ０とノードＮ１に生成される。
【００８２】
次に、クロック信号ＣＬＫ＃の立ち上がりに同期した時刻Ｔ１３において、制御信号ＰＯＲ＃が「Ｈ」レベルに立ち上がる。これに伴い、制御信号ＰＯＲ＃（「Ｈ」レベル）に基づいてゲートトランジスタＴＲＧａおよびＴＲＧｂがオンし、データ信号ＰＯ，／ＰＯがプログラムデータとして外部に出力される。
【００８３】
高周波クロック信号（例えば１ＧＨｚ）においては、図１０で説明した１クロックサイクル期間内において、データ読出動作を実行することは困難であるが、本例の如く、制御信号ＷＥ，ＰＯＲ，ＰＯＲ＃およびＳＥＬ１をクロック信号ＣＬＫ＃に同期したタイミングで出力することにより高速かつ効率的にデータ読出動作を実行することができる。これに伴い、最小のレイテンシでＦＰＧＡの機能の切替が可能となる。
【００８４】
また、トンネル磁気抵抗素子ＴＭＲ等をＦＰＧＡの機能を変更するために用いるプログラムデータを格納する記憶素子として用いることにより、フラッシュメモリ（Ｒ）等の如く書換回数の制限を考慮することなく、無限回のシステムの機能切換の接続制御が可能であり効率的である。
【００８５】
（実施の形態１の変形例１）
上記の実施の形態１のデータラッチ回路ＰＭＵにおいては、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂにデータ書込電流を供給することによりトンネル磁気抵抗素子の磁化方向に応じてプログラム部ＭＵにプログラムデータを記憶させる構成について説明した。
【００８６】
本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵにおいては、固定的なプログラムデータをプログラム部ＭＵに記憶させる構成について説明する。
【００８７】
図１２は、本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵのデータ書込を説明する回路構成図である。
【００８８】
図１２を参照して、本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵの回路構成は、図３に示される本実施の形態１のデータラッチ回路ＰＭＵの回路構成と同様であるのでその詳細な説明は繰り返さない。
【００８９】
本例においては、トンネル磁気抵抗素子ＴＭＲを破壊することにより、固定的にプログラムデータを記憶させることを目的とする。
【００９０】
具体的には、トンネル磁気抵抗素子ＴＭＲに高電圧を印加する。すなわち、データ書込時にイコライズ回路１３０において、ノードＮ３およびノードＮ４を電気的に切断する。これに伴い、データ書込時に書込ドライバＷＷＲａから書込ドライバＷＷＲｂへの電流経路もしくは書込ドライバＷＷＲｂから書込ドライバＷＷＲａへの電流経路が形成されるのではなく、書込ドライバからトンネル磁気抵抗素子ＴＭＲａもしくはトンネル磁気抵抗素子ＴＭＲｂを通過する電流経路のみが形成される。
【００９１】
具体的には、上記において説明したデータ書込時において、制御信号ＷＥを「Ｌ」レベルに維持する。また、書込制御ユニット１４０は、書込データＰＤＩＮに応答して書込制御信号ＷＤＴａもしくはＷＤＴｂのいずれか一方を「Ｈ」レベルに設定する。これに伴い、トンネル磁気抵抗素子ＴＭＲａもしくはＴＭＲｂには、高電圧が印加され、トンネル磁気抵抗素子の薄膜磁性体が破壊される。破壊されたトンネル磁気抵抗素子の電気抵抗値はＲｍｉｎよりも小さいＲｍｉｎ＃（＜Ｒｍｉｎ）に固定的に設定される。
【００９２】
一例として、「Ｈ」レベルの書込制御信号ＷＤＴａが書込ドライバＷＷＲａおよびＷＷＲｂに入力された場合には、トンネル磁気抵抗素子ＴＭＲａが破壊される。一方、「Ｈ」レベルの書込制御信号ＷＤＴｂが書込ドライバＷＷＲａおよびＷＷＲｂに入力された場合には、トンネル磁気抵抗素子ＴＭＲｂが破壊される。
【００９３】
したがって、トンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂのいずれか一方を破壊することにより、プログラムデータをプログラム部ＭＵにおいて固定的に記憶させることができる。
【００９４】
したがって、破壊したトンネル磁気抵抗素子ＴＭＲ（抵抗値小）と破壊していないトンネル磁気抵抗素子ＴＭＲ（抵抗値大）との電気抵抗差に基づき上記実施の形態１で説明した抵抗ＲｍａｘとＲｍｉｎとの抵抗差に基づくデータ読出動作と同様のデータ読出動作を実行することができる。
【００９５】
当該方式により、磁気ノイズ等の影響により、プログラム部ＭＵに記憶したプログラムデータが書換わることはなく、安定的に所望のプログラムデータを固定的に記憶させることができる。
【００９６】
（実施の形態１の変形例２）
本実施の形態１の変形例２においては、プログラム部ＭＵとラッチユニットとの電気的な接続を変更したデータラッチ回路ＰＭＵ＃の構成について説明する。
【００９７】
図１３は、本実施の形態１の変形例２に従うデータラッチ回路ＰＭＵ＃の回路構成図である。
【００９８】
図１３を参照して、本実施の形態１の変形例２に従うデータラッチ回路ＰＭＵ＃は、図３に示されるデータラッチ回路ＰＭＵと比較して、ラッチユニット１００をラッチユニット１００＃に置換した点と、ラッチユニット１００＃の出力ノードＮ０およびＮ１とプログラム部ＭＵ１〜ＭＵ４とを電気的に接続した点とが異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。
【００９９】
ラッチユニット１００＃は、ラッチユニット１００と比較してトランジスタ１０２および１０４がノードＮ０およびノードＮ１と接地電圧ＧＮＤの間にそれぞれ設けられる点が異なる。その他の点は同様であるので繰り返さない。
【０１００】
当該ラッチユニット１００＃は、いわゆるクロスラッチ回路に相当し、出力ノードＮ０およびＮ１の電圧レベルに応じた動作電流を供給することにより、出力ノードの電圧レベルを増幅してラッチする。
【０１０１】
データ読出動作およびデータ書込動作については、実施の形態１で説明したのと同様であるのでその説明は繰り返さない。
【０１０２】
（実施の形態２）
上記において説明したように、データラッチ回路ＰＭＵには複数のプログラム部ＭＵが含まれ、複数のパターンに基づく効率的なＦＰＧＡの機能変更をすることが可能であるが、システム状況においては、複数のプログラム部のうち機能変更に用いられる有効なプログラム部ＭＵを選別することが可能であればシステムの管理上効率的である。
【０１０３】
本発明の実施の形態２は、上記において説明した実施の形態１に従うデータラッチ回路ＰＭＵとともに所定領域に配置され、データラッチ回路ＰＭＵ各々が有する複数のプログラム部ＭＵのうち有効なプログラム部ＭＵを指し示す判定信号ＰＳを出力するデータラッチ回路ＰＭＵａについて説明する。
【０１０４】
図１４は、本発明の実施の形態２に従うデータラッチ回路ＰＭＵａの回路構成図である。
【０１０５】
図１４を参照して、本発明の実施の形態２に従うデータラッチ回路ＰＭＵａは、データラッチ回路ＰＭＵと比較して、プログラム部ＭＵ１〜ＭＵ４とプログラム部ＭＵ＃１〜ＭＵ＃４とを置換した点が異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。なお、プログラム部ＭＵ＃１〜ＭＵ＃４の構成は各々同一であるので、ここでは、代表的にプログラム部ＭＵ＃１の構成について説明する。また、ラッチユニット１００は、プログラム部ＭＵ＃１〜ＭＵ＃４に記憶されたプログラムデータを判定信号ＰＳ，／ＰＳとして出力する。
【０１０６】
プログラム部ＭＵ＃１は、プログラム部ＭＵ１と比較して、固定抵抗ＲｆをトランジスタＳＧｂとノードＮ３との間に配置した点が異なる。その他の回路構成については同様であるのでその詳細な説明は繰り返さない。
【０１０７】
プログラム部ＭＵ＃１において、固定抵抗Ｒｆは、トンネル磁気抵抗素子の電気抵抗値ＲｍａｘとＲｍｉｎとの差の間の値、本例においては一例として中間抵抗値Ｒｍｉｄ（＝（Ｒｍａｘ−Ｒｍｉｎ）／２）を有するように設計されるものとする。
【０１０８】
図１５は、初期状態（データ無効状態）におけるデータラッチ回路ＰＭＵａを説明する概念図である。
【０１０９】
図１５を参照して、データ書込前の初期状態において、プログラム部ＭＵ＃１のトンネル磁気抵抗素子ＴＭＲａおよびＴＭＲｂはともに電気抵抗値Ｒｍｉｎに設定されているものとする。これに伴い、トンネル磁気抵抗素子ＴＭＲｂと固定抵抗Ｒｆとの合成抵抗値（Ｒｍｉｄ＋Ｒｍｉｎ）はトンネル磁気抵抗素子ＴＭＲａの電気抵抗値Ｒｍｉｎよりも大きい。
【０１１０】
したがって、この状態において、上記の実施の形態１で説明したデータ読出動作を実行した場合、ノードＮ０が「Ｈ」レベル、ノードＮ１が「Ｌ」レベルにラッチされる。すなわち、初期状態においては、「Ｈ」レベルの判定信号ＰＳがデータラッチ回路ＰＭＵａでラッチされて出力される。この状態をデータ無効状態とする。
【０１１１】
図１６は、データラッチ回路ＰＭＵａをデータ無効状態からデータ有効状態に設定する場合の概念図である。
【０１１２】
図１６を参照して、実施の形態１で説明したように、書込制御ユニット１４０において、書込制御信号ＷＤＴｂを「Ｈ」レベルに設定する。これに伴い、ビット線ＳＢＬにデータ書込電流＋Ｉｗが供給される。また、デジット線ＤＬａおよびＤＬｂに流れるデータ書込電流に応じてトンネル磁気抵抗素子ＴＭＲａの電気抵抗がＲｍｉｎからＲｍａｘに遷移する。一方、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗は、Ｒｍｉｎに維持される。
【０１１３】
この場合、トンネル磁気抵抗素子ＴＭＲａの電気抵抗値Ｒｍａｘは、トンネル磁気抵抗素子ＴＭＲｂと固定抵抗Ｒｆとの合成抵抗値（Ｒｍｉｄ＋Ｒｍｉｎ）よりも大きくなる。
【０１１４】
したがって、この状態において、上記の実施の形態１で説明したデータ読出動作を実行した場合、ノードＮ０が「Ｌ」レベルに設定され、ノードＮ１が「Ｈ」レベルに設定されラッチされる。すなわち、「Ｌ」レベルの判定信号ＰＳがデータラッチ回路ＰＭＵａでラッチされて出力される。この状態をデータ有効状態とする。
【０１１５】
一方、トンネル磁気抵抗素子ＴＭＲａの電気抵抗をＲｍａｘからＲｍｉｎに遷移させた場合には、トンネル磁気抵抗素子ＴＭＲｂの電気抵抗はＲｍａｘとなり、トンネル磁気抵抗素子ＴＭＲａの電気抵抗値Ｒｍｉｎは、トンネル磁気抵抗素子ＴＭＲｂと固定抵抗Ｒｆとの合成抵抗値（Ｒｍａｘ＋Ｒｍｉｄ）よりも小さくなる。
【０１１６】
したがって、上述したように「Ｈ」レベルの判定信号ＰＳがデータラッチ回路ＰＭＵａでラッチされて出力される。すなわち、データ無効状態となる。
【０１１７】
本実施の形態の如く、判定信号ＰＳのデータレベルをコントロール回路１で検知することにより、データ有効状態かデータ無効状態かを判定し、これに基づいてデータ有効状態を示すプログラム部ＭＵを効率的に選択することができる。
【０１１８】
具体的には、データラッチ回路ＰＭＵａに含まれるプログラム部ＭＵ＃１〜ＭＵ＃４のデータ読出動作をそれぞれ実行して出力される判定信号ＰＳをコントロール回路１で検出する。この判定信号ＰＳに基づいて、データラッチ回路ＰＭＵにおいて、制御信号ＳＥＬ１〜ＳＥＬ４を選択的に活性化させる。
【０１１９】
これにより、システム状況に応じた有効なプログラム部ＭＵを容易に判定することができ、効率的なＦＰＧＡの機能の変更すなわちシステムを効率的に管理することが可能となる。
【０１２０】
また、本構成の如く、固定抵抗Ｒｆをトンネル磁気抵抗素子ＴＭＲｂと直列に接続することにより、初期状態のデータレベルを設定することができ、当該初期状態のデータレベルとの比較に基づいて有効、無効を判定することができるため簡易に判定信号を検出することができる。
【０１２１】
また、実施の形態２に従うデータラッチ回路ＰＭＵａにおいても、上記の実施の形態１の変形例２において説明したのと同様、トンネル磁気抵抗素子ＴＭＲを破壊することにより、恒久的に有効もしくは無効状態の判定信号を出力するように設定することも可能である。
【０１２２】
たとえば、本例においては、固定抵抗Ｒｆ側のトンネル磁気抵抗素子ＴＭＲｂを破壊することにより、固定抵抗Ｒｆとトンネル磁気抵抗素子ＴＭＲｂの合成抵抗（Ｒｍｉｄ＋Ｒｍｉｎ＃）は、一般的にトンネル磁気抵抗素子ＴＭＲａの電気抵抗よりも小さくなる。
【０１２３】
これに伴い、データ読出時においては、常に判定信号ＰＳは、「Ｌ」レベルに設定され、データ有効状態を示すこととなる。
【０１２４】
なお、本例においては、トンネル磁気抵抗素子ＴＭＲｂ側に固定抵抗Ｒｆを配置した構成について説明したが、トンネル磁気抵抗素子ＴＭＲａ側に固定抵抗Ｒｆを配置した構成とすることも可能である。
【０１２５】
また、固定抵抗Ｒｆを実施の形態１のデータラッチ回路ＰＭＵの構成に設けた点のみが異なり、簡易にデータラッチ回路ＰＭＵａを構成することが可能である。
【０１２６】
なお、上記において、説明したデータラッチ回路は、ＦＰＧＡの切替制御に用いられるプログラムデータを格納する場合について主に説明したが、ＦＰＧＡに限らず、他の内部回路の動作で用いられるプログラムデータを記憶することも可能である。また、データ有効状態もしくは無効状態を指し示す判定信号を出力するデータラッチ回路もＦＰＧＡ以外において用いることも可能である。
【０１２７】
また、上記の実施の形態においては、トンネル磁気抵抗素子を用いてデータ記憶を実行する構成について説明したが、薄膜のカルコゲナイドという材料を用いて結晶状態（低抵抗）およびアモルファス状態（高抵抗）のいずれか一方への相転移に従う特性を利用した可変抵抗素子によりデータ記憶を実行することも可能である。
【０１２８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２９】
【発明の効果】
この発明は以上説明したように、データラッチ回路において、複数のプログラム部のうちの選択プログラム部のデータ信号を保持して出力する。したがって、ラッチするデータを書換える必要がなく効率的に周辺回路に用いられるデータ信号を出力することができる。
【０１３０】
また、不揮発性記憶装置において、スイッチ制御部は、複数のプログラム部とラッチ回路とを含む。ラッチ回路は、複数のプログラム部のうちの選択プログラム部からのデータ信号を保持する。したがって、信号伝送経路の設定をするためにプログラム部のデータを書換える必要がなく、複数のプログラム部の中の選択プログラム部を用いて効率的に信号伝送経路を設定することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に従うＦＰＧＡの全体構成を示す概略ブロック図である。
【図２】 スイッチ部ＣＯＮの構成を示す概念図である。
【図３】 本発明の実施の形態１に従うデータラッチ回路ＰＭＵの回路構成図である。
【図４】 トンネル磁気抵抗素子ＴＭＲに対するデータ書込動作を説明する概念図である。
【図５】 データ書込時におけるデータ書込電流とトンネル磁気抵抗素子の磁化方向との関連を示す概念図である。
【図６】 データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対するプログラムデータのデータ書込を実行する場合の概念図である。
【図７】 データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１に対する別のプログラムデータのデータ書込を実行する場合の概念図である。
【図８】 データラッチ回路ＰＭＵにおいて、プログラム部ＭＵ１が保持するプログラムデータを電源投入時に自動的に読み出してラッチするデータ読出動作について説明する概念図である。
【図９】 本発明の実施の形態１に従うデータ読出動作について詳細に説明するタイミングチャート図である。
【図１０】 ＦＰＧＡの機能変更をする際の本発明の実施の形態１に従うデータラッチ回路ＰＭＵのデータ読出動作について説明するタイミングチャート図である。
【図１１】 本実施の形態１におけるクロック信号ＣＬＫ＃に同期した機能変更する際のデータ読出動作について説明するタイミングチャート図である。
【図１２】 本実施の形態１の変形例１に従うデータラッチ回路ＰＭＵのデータ書込を説明する回路構成図である。
【図１３】 本実施の形態１の変形例２に従うデータラッチ回路ＰＭＵ＃の回路構成図である。
【図１４】 本発明の実施の形態２に従うデータラッチ回路ＰＭＵａの回路構成図である。
【図１５】 初期状態（データ無効状態）におけるデータラッチ回路ＰＭＵａを説明する概念図である。
【図１６】 データラッチ回路ＰＭＵａをデータ無効状態からデータ有効状態に設定する場合の概念図である。
【符号の説明】
ＸＧ 水平配線群、ＹＧ 垂直配線群、ＢＫ 論理ブロック、ＩＦ 入力インターフェイス部、ＯＦ 出力インターフェイス部、ＣＯＮ スイッチ部、ＰＭＵデータラッチ回路、ＭＵ プログラム部、１ コントロール回路、１００ ラッチユニット、１４０ 書込制御ユニット。
Claims (4)
- 周辺回路に対して用いられるプログラム情報を保持して出力するデータラッチ回路を備え、
前記データラッチ回路は、
各々が、前記プログラム情報を構成するプログラムデータに応じたデータ書込電流の供給を受けて不揮発的なデータ記憶を実行する複数のプログラム部と、
データ読出時に、選択された前記複数のプログラム部のうちの選択プログラム部から生成されるデータ信号および相補的なデータ信号を第１の保持ノードおよび第２の保持ノードにそれぞれ保持するためのラッチ回路とを含み、
各前記プログラム部は、
前記プログラムデータに応じた前記データ書込電流に基づいて互いに異なる電気抵抗を有する第１および第２の記憶素子と、
前記データ書込電流が互いに反対方向に供給されるよう、前記第１および第２の記憶素子に対して共通に設けられるビット線と、
前記第１の記憶素子と前記第２の記憶素子との間に設けられ、前記ビット線を介して前記第１の記憶素子と前記第２の記憶素子との間を電気的に接続／非接続にするためのスイッチ回路とを含み、
前記ラッチ回路は、
第１の電圧と結合され、前記選択プログラム部の第２の電圧と結合された前記第１の記憶素子と直列に電気的に接続される前記第１の保持ノードに対して前記第２の保持ノードの電圧レベルに応じた動作電流を供給する第１の電流供給部と、
前記第１の電圧と結合され、前記選択プログラム部の第２の電圧と結合された前記第２の記憶素子と直列に電気的に接続される前記第２の保持ノードに対して前記第１の保持ノードの電圧レベルに応じた動作電流を供給する第２の電流供給部とを含み、
前記第１および第２の記憶素子の各々は、磁気抵抗素子に相当する、不揮発性記憶装置。 - 周辺回路に対して用いられるプログラム情報を保持して出力するデータラッチ回路を備え、
前記データラッチ回路は、
各々が、前記プログラム情報を構成するプログラムデータに応じたデータ書込電流の供給を受けて不揮発的なデータ記憶を実行する複数のプログラム部と、
データ読出時に、選択された前記複数のプログラム部のうちの選択プログラム部から生成されるデータ信号および相補的なデータ信号を第１の保持ノードおよび第２の保持ノードにそれぞれ保持するためのラッチ回路とを含み、
各前記プログラム部は、
前記プログラムデータに応じた前記データ書込電流に基づいて互いに異なる電気抵抗を有する第１および第２の記憶素子と、
前記データ書込電流が互いに反対方向に供給されるよう、前記第１および第２の記憶素子に対して共通に設けられるビット線と、
前記第１の記憶素子と前記第２の記憶素子との間に設けられ、前記ビット線を介して前記第１の記憶素子と前記第２の記憶素子との間を電気的に接続／非接続にするためのスイッチ回路とを含み、
前記ラッチ回路は、
第１の電圧と第２の電圧との間に設けられ、前記選択プログラム部の固定電圧と電気的に結合された第１の記憶素子と接続される前記第１の保持ノードに対して前記第２の保持ノードの電圧レベルに応じた動作電流を供給する第１の電流供給部と、
前記第１の電圧と前記第２の電圧との間に設けられ、前記選択プログラム部の固定電圧と電気的に結合された第２の記憶素子と接続される前記第２の保持ノードに対して前記第１の保持ノードの電圧レベルに応じた動作電流を供給する第２の電流供給部とを含み、
前記第１および第２の記憶素子の各々は、磁気抵抗素子に相当する、不揮発性記憶装置。 - 前記ラッチ回路は、
前記第１の電圧と前記第１の保持ノードとの間に設けられ、ゲートが前記第２の保持ノードと接続される第１のトランジスタと、
前記第１の保持ノードを介して前記第１のトランジスタと前記選択プログラム部の前記第１の記憶素子と接続され、ゲートが前記第２の保持ノードと接続される第２のトランジスタと、
前記第１の電圧と前記第２の保持ノードとの間に設けられ、ゲートが前記第１の保持ノードと接続される第３のトランジスタと、
前記第２の保持ノードを介して前記第３のトランジスタと前記選択プログラム部の前記第２の記憶素子と接続され、ゲートが前記第１の保持ノードと接続される第４のトランジスタとを含む、請求項１記載の不揮発性記憶装置。 - 前記ラッチ回路は、
前記第１の電圧と前記第１の保持ノードとの間に設けられ、ゲートが前記第２の保持ノードと接続される第１のトランジスタと、
前記第１の保持ノードを介して前記第１のトランジスタと前記第２の電圧との間に接続され、ゲートが前記第２の保持ノードと接続される第２のトランジスタと、
前記第１の電圧と前記第２の保持ノードとの間に設けられ、ゲートが前記第１の保持ノードと接続される第３のトランジスタと、
前記第２の保持ノードを介して前記第３のトランジスタと前記第２の電圧との間に接続され、ゲートが前記第１の保持ノードと接続される第４のトランジスタとを含む、請求項２記載の不揮発性記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377151A JP4294307B2 (ja) | 2002-12-26 | 2002-12-26 | 不揮発性記憶装置 |
| US10/461,417 US6992935B2 (en) | 2002-12-26 | 2003-06-16 | Nonvolatile memory device efficiently changing functions of field programmable gate array at high speed |
| CNB031548822A CN100354976C (zh) | 2002-12-26 | 2003-08-19 | 高速高效地变更现场可编程门阵列功能的非易失存储装置 |
| US11/226,235 US20060007755A1 (en) | 2002-12-26 | 2005-09-15 | Nonvolatile memory device efficiently changing functions of field programmable gate array at high speed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377151A JP4294307B2 (ja) | 2002-12-26 | 2002-12-26 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004206835A JP2004206835A (ja) | 2004-07-22 |
| JP4294307B2 true JP4294307B2 (ja) | 2009-07-08 |
Family
ID=32652718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377151A Expired - Fee Related JP4294307B2 (ja) | 2002-12-26 | 2002-12-26 | 不揮発性記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6992935B2 (ja) |
| JP (1) | JP4294307B2 (ja) |
| CN (1) | CN100354976C (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4294307B2 (ja) * | 2002-12-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
| US20050083743A1 (en) * | 2003-09-09 | 2005-04-21 | Integrated Magnetoelectronics Corporation A California Corporation | Nonvolatile sequential machines |
| KR100615089B1 (ko) * | 2004-07-14 | 2006-08-23 | 삼성전자주식회사 | 낮은 구동 전류를 갖는 자기 램 |
| KR100835275B1 (ko) * | 2004-08-12 | 2008-06-05 | 삼성전자주식회사 | 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들 |
| US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| US7369428B2 (en) | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
| JP4770432B2 (ja) * | 2005-12-01 | 2011-09-14 | Ｔｄｋ株式会社 | 磁気メモリデバイス |
| US7728622B2 (en) * | 2007-03-29 | 2010-06-01 | Qualcomm Incorporated | Software programmable logic using spin transfer torque magnetoresistive random access memory |
| US7911830B2 (en) * | 2007-05-17 | 2011-03-22 | Integrated Magnetoelectronics | Scalable nonvolatile memory |
| JP5201487B2 (ja) | 2007-12-06 | 2013-06-05 | 日本電気株式会社 | 不揮発性ラッチ回路 |
| WO2009078242A1 (ja) | 2007-12-14 | 2009-06-25 | Nec Corporation | 不揮発性ラッチ回路及びそれを用いた論理回路 |
| JP4516137B2 (ja) * | 2008-03-27 | 2010-08-04 | 株式会社東芝 | 半導体集積回路 |
| WO2010150637A1 (ja) * | 2009-06-22 | 2010-12-29 | 日本電気株式会社 | 再構成可能な半導体デバイス |
| KR101611416B1 (ko) * | 2009-12-09 | 2016-04-12 | 삼성전자주식회사 | 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법 |
| KR101802945B1 (ko) * | 2011-06-27 | 2017-12-29 | 삼성전자주식회사 | 논리 장치 및 이를 포함하는 반도체 패키지 |
| US8670266B2 (en) * | 2012-01-30 | 2014-03-11 | Qualcomm Incorporated | Non-volatile flip-flop |
| KR101920719B1 (ko) * | 2012-11-19 | 2019-02-13 | 삼성전자주식회사 | 논리 장치, 논리 장치를 포함하는 디지털 필터 및 논리 장치를 제어하는 방법 |
| US9147454B2 (en) * | 2013-01-14 | 2015-09-29 | Qualcomm Incorporated | Magnetic tunneling junction non-volatile register with feedback for robust read and write operations |
| US9741923B2 (en) | 2015-09-25 | 2017-08-22 | Integrated Magnetoelectronics Corporation | SpinRAM |
| WO2019116915A1 (ja) * | 2017-12-12 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体回路および半導体回路システム |
| EP3675126A1 (en) * | 2018-12-28 | 2020-07-01 | IMEC vzw | A circuit cell for a memory device or logic device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784313A (en) * | 1995-08-18 | 1998-07-21 | Xilinx, Inc. | Programmable logic device including configuration data or user data memory slices |
| US6269027B1 (en) | 1998-04-14 | 2001-07-31 | Honeywell, Inc. | Non-volatile storage latch |
| US6317359B1 (en) | 1999-07-07 | 2001-11-13 | Iowa State University Research Foundation, Inc. | Non-volatile magnetic circuit |
| US6542000B1 (en) * | 1999-07-30 | 2003-04-01 | Iowa State University Research Foundation, Inc. | Nonvolatile programmable logic devices |
| JP2001298357A (ja) | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | フィールド・プログラマブル・ゲートアレイ |
| US6324093B1 (en) | 2000-09-15 | 2001-11-27 | Hewlett-Packard Company | Write-once thin-film memory |
| TW584976B (en) * | 2000-11-09 | 2004-04-21 | Sanyo Electric Co | Magnetic memory device |
| JP4667594B2 (ja) * | 2000-12-25 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6304477B1 (en) | 2001-01-31 | 2001-10-16 | Motorola, Inc. | Content addressable magnetic random access memory |
| EP1324495B1 (en) * | 2001-12-28 | 2011-03-30 | Fujitsu Semiconductor Limited | Programmable logic device with ferrroelectric configuration memories |
| JP4294307B2 (ja) * | 2002-12-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
-
2002
- 2002-12-26 JP JP2002377151A patent/JP4294307B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-16 US US10/461,417 patent/US6992935B2/en not_active Expired - Lifetime
- 2003-08-19 CN CNB031548822A patent/CN100354976C/zh not_active Expired - Fee Related
-
2005
- 2005-09-15 US US11/226,235 patent/US20060007755A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1512513A (zh) | 2004-07-14 |
| US20060007755A1 (en) | 2006-01-12 |
| US6992935B2 (en) | 2006-01-31 |
| JP2004206835A (ja) | 2004-07-22 |
| US20040125660A1 (en) | 2004-07-01 |
| CN100354976C (zh) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4294307B2 (ja) | 不揮発性記憶装置 | |
| TWI239013B (en) | Nonvolatile memory device | |
| US8509004B2 (en) | Nonvolatile logic circuit, integrated circuit including the nonvolatile logic circuit, and method of operating the integrated circuit | |
| US7733145B2 (en) | Nonvolatile latch circuit and nonvolatile flip-flop circuit | |
| JP5707102B2 (ja) | 不揮発性論理回路、該不揮発性論理回路を備える集積回路、及び該集積回路の動作方法 | |
| JP4212325B2 (ja) | 不揮発性記憶装置 | |
| JP5866207B2 (ja) | 論理回路、該論理回路を含む集積回路及び該集積回路の動作方法 | |
| US20140149773A1 (en) | Latch circuit and data processing system | |
| JP4052829B2 (ja) | 薄膜磁性体記憶装置 | |
| WO2016048739A1 (en) | Latch offset cancelation sense amplifier | |
| JP3935150B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP4208498B2 (ja) | 薄膜磁性体記憶装置 | |
| JP2006019005A (ja) | パリティビット構造を具備するランダムアクセスメモリアレイ | |
| JP2004086952A (ja) | 薄膜磁性体記憶装置 | |
| WO2012171988A1 (en) | Memory cell with volatile and non-volatile storage | |
| JP2004110992A (ja) | 薄膜磁性体記憶装置 | |
| TWI646542B (zh) | 半導體記憶體裝置 | |
| US20160005450A1 (en) | Data holding circuit and data recovery method | |
| JP4266302B2 (ja) | 不揮発性記憶装置 | |
| JP4731798B2 (ja) | ライト保護領域を備えた不揮発性メモリ装置 | |
| US7848162B2 (en) | Semiconductor integrated circuit having write controlling circuit | |
| JP6707252B2 (ja) | 磁気抵抗変化型記憶装置及びそのアクセス方法 | |
| JP7282749B2 (ja) | 不揮発性記憶回路 | |
| KR20120012892A (ko) | 룩-업 테이블 회로 | |
| JP2006331564A (ja) | 不揮発性半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4294307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |