TW511089B - Write-once thin-film memory - Google Patents

Description

511089 A7 B7 五、發明說明（1 ) 本發明係有關於記憶體胞元。更具體地說，本發明係 有關於寫入一次型之薄膜資料儲存裝置。 (請先閱讀背面之注意事項再填寫本頁) 新型式之非依電性薄膜記憶體包括以旋轉相依隧道 (SDT)接頭之磁性隨機存取記憶體（MRAM)。典型之SDT接 頭具有被旋轉之鐵磁層、一感應鐵磁層及一薄的絕緣隧道 障壁被夾於這些鐵磁層之間。邏輯值藉由施用會將SDT接 頭磁化方向為平行（邏輯值〇)或反平行（邏輯值1)而被寫 入SDT接頭。鐵磁層之旋轉極化的相對定向與幅度決定SDT 接頭之阻抗狀態（R或R+Δ R)。儲存於SDT接頭之邏輯值 可藉由感應SDT接頭之阻抗而被讀取。 另一種非依電性薄膜記憶體型式為以極傳導性聚合 物分子為基礎之聚合物記憶體。資料在一聚合物分子被儲 存成「永久的極化」（SDT接頭在對照下資料係被儲存成「永 久的磁力運動」）。聚合物記憶體元件可藉由施用電場被 寫入。聚合物記憶體元件之阻抗狀態（R或R+Δ ΙΟ視聚合 物分子之極化定向而定。聚合物記憶體元件可亦藉由感應 其阻抗被讀取。 經濟部智慧財產局員工消費合作社印製 這些薄膜記憶體元件為可再寫入的。即資料可被寫入 這些元件很多次。 對照之下，寫入一次型記憶體僅允許資料被寫入一次 型。寫入一次型記憶體普遍地被用於永久性地儲存關鍵晶 片資訊，如晶片/製造I D、存取碼與錯誤地圖。 用於儲存關鍵晶片資訊之典型裝置包括可擦拭可規 劃唯讀記憶體（EPROM)與熔線可規劃裝置。然而，EPROM與 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印制衣 511089 ____B7_ 五、發明說明（2 ) 熔線可規劃裝置不提供如MRAM與聚合物記憶體裝置之高 密度與低電壓的特色。此外，熔線可規劃裝置不容易與 MRAM及聚合物記憶體裝置被整合在一起。 依據本發明之一層面，一資料儲存裝置包括一群薄膜 記憶體胞元；及一電路用於施用寫入電位到至少某些記憶 體元件。該等記憶體胞元具有薄膜障壁，其在寫入電位被 碑用時會毀損。寫入一次型作業可藉由毀損至少某些記憶 體胞元而被實施。 本發明之其他層面與優點由讀取下列詳細描述配合 以解釋本發明原理例子之方式而說明的附圖將變得明白 的。 第1圖為包括一記憶體胞元陣列之資料儲存裝置； 第2a與2b圖為寫入一次型記憶體胞元在不同邏輯狀 態； 第3圖為寫入一次型記憶體胞元之讀取與寫入電壓； 第4a與4b圖為第1圖之資料儲存裝置用之列與行電 路； 第5圖為一替選的寫入一次型薄膜記憶體·， 第6圖為該替選的寫入一次型薄膜記憶體之讀取與寫 入； 第7圖為包括該替選的寫入一次型薄膜記憶體之資料 儲存裝置； 第8圖為一寫入一次型薄膜記憶體之暫存器；以及 第9圖為該寫入一次型薄膜記憶體之暫存器的時鐘信 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇x 297公釐） ---^ -----I--^---------^ (請先軋讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3 ) 號。 就如圖中為了說明目的所顯示者，本發明在包括有薄 膜記憶體胞元陣列及用於讀取與寫入該等記憶體胞元之 電路的資料儲存裝置內被實施。寫入一次型作業可藉由毀 損至少某些記憶體胞元之薄膜障壁而被實施。 參照第1圖，其顯示包括有薄膜記憶體胞元12之電 阻性交叉點陣列1 0的資料儲存裝置8。該等記憶體胞元1 2 被配置成列與行，列沿著X方向延伸、行沿著y方向延伸。 僅有相對少數之記憶體胞元1 2被畫出以簡化裝置8之解 釋。實務上，任何大小之陣列可被使用。 作用成追蹤功能之句組線路1 4在陣列1 0 —側上在一 平面內沿X方向延伸。作用成追蹤功能之位元線路1 6在 陣列1 0 —相對側上在一平面內沿y方向延伸。每一列之 陣列1 0可有一句組線路1 4及每一行之陣列1 0可有一位 元線路1 6。每一記憶體胞元1 2位於對應的句組線路1 4與 位元線路1 6之交叉點處。 記憶體胞元12因其包括透過很多平行路徑被耦合在 一起之電阻元件而形成電阻性交叉點陣列。在一交叉點看 到之電阻等於記憶體胞元12在此交叉點之電阻與記憶體 胞元1 2於其他列與行之電阻成並聯。 裝置8進一步包括一讀取/寫入電路（以第一與第二列 電路18與20及第一與第二行電路22與24)表示用於在讀 取與寫入作業之際施用讀取與寫入電位至所選擇的記憶 體胞元。為了產生讀取與寫入電流，第一與第二列電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 f-------------訂-------•線 (請先閱讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 18與20施用適當的電位至句組線路14及第一與第二行 電路22與24施用適當的電位至位元線路16。 該第二行電路24亦包括感應放大器用於感應所選擇 之記憶體胞元的電阻狀態。該等電阻狀態表示所儲存之邏 輯值。 潛行路徑電流因陣列中之記憶體胞元經由很多平行 的路徑被耦合在一起故在讀取作業之際會出現問題。該等 潛行路徑電流若未被阻斷會傾向於遮蔽該感應。 在讀取作業之際阻斷潛行路徑電流有不同的方法。例 如，裝置8可包括開關或二極體用於隔離所選擇的胞元而 阻斷。 或者，該潛行路徑電流可用納於此處做為參考之20 0 0 年3月建檔的代理人之美國專利第09/564308號所揭示的 「等電位」方法被阻斷。一讀取電位可被施用至通過所選 擇的記憶體胞元之位元線路16及接地電位可被施用至通 過所選擇的記憶體胞元之位元線路1 6。結果，一感應電流 流過該所選擇的記憶體胞元。為防止潛行路徑電流會遮蔽 該感應電流，相同電位被施用至未所選擇的位元線路1 6 與未所選擇的句組線路1 4之部分集合。 在寫入作業之際，該讀取/寫入電路施用寫入電位至 所選擇的句組與位元線路14與16。結果，電場或磁場在 所選擇的句組與位元線路1 4與1 6附近被創立。看到二場 之記憶體胞元12(即位於所選擇的句組線路14與所選擇的 位元線路1 6之交點的記憶體胞元）被稱為「所選擇的」記 本纸張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） I — — — — — — - — — — — 111 ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 A7 B? 五、發明說明（5 ) 憶體胞元。沿著所選擇的句組線路1 4之所有其他記憶體 胞元12將看到此二場，及沿著所選擇的位元線路16之所 有其他記憶體胞元1 2將看到其他二磁場。看到二磁場之 一的記憶體胞元1 2被稱為「半所選擇的」記憶體胞元。 在陣列1 G中其餘的記憶體胞元1 2被稱為「未所選擇的」 記憶體胞元。 可再寫入的作業可藉由施用第一與第二寫入電位至 句組與位元線路14與16而被實施。結果為一場，其將所 選擇的記憶體胞元之電阻狀態設定為一名義值（R)或一較 高值（R+A R)。該等第一與第二寫入電位不會造成所選擇 的記憶體胞元之薄膜障壁（如隧道絕緣障壁）的電介質破 壞。因之，該電阻狀態可重複地被改變。 寫入一次型作業可藉由施用第三與第四寫入作業至 句組與位元線路14與16而被實施。該等第三與第四寫入 作業不會造成半所選擇的記憶體胞元之薄膜障壁的電介 質破壞。然而該等第三與第四寫入作業會造成所選擇的記 憶體胞元之薄膜障壁的電介質破壞。結果，該等第三與第 四寫入作業造成薄膜障壁變成過度加壓或毀損，且所選擇 的陣列永久地被變為低電阻狀態。讀取電流不會對未毀損 之薄膜障壁造成毀損。依據本發明之寫入一次型薄膜記憶 體胞元僅可由高電阻狀態至低電阻狀態被改變一次。 —群以上之記憶體胞元12可被指定用於寫入一次型 作業，其餘的記憶體胞元可被指定用於可再寫入的作業。 在一群被指定用於寫入一次型作業中，具有毀損的薄膜之 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐) ----：—*-------------訂----------線 (請先閱讀背面之注意事項再填寫本頁) 511089 ，經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（6 ) 記憶體胞元呈現一第一邏輯狀態，而具有已毀損的薄膜之 記憶體胞元呈現一第二邏輯狀態。 該等記憶體胞元可用行方便地被分組。即記憶體胞元 12之「寫入一次型」行可被指定用於寫入一次型作業，而 記憶體胞元12之「可再寫入的」行可被指定用於可再寫 入的作業。此分組允許寫入電路就寫入一次型行被製作及 不同的寫入電路就可再寫入的行被製作。用於寫入一次型 行之寫入電路施用第三與第四電位至所選擇的記憶體胞 元，及用於可再寫入的行之寫入電路施用第一與第二電位 至所選擇的記憶體胞元。在替選做法中，一寫入電路可被 設計以施用第一與第二作業電位至所選擇的記憶體胞元 或第三與第四作業電位至所選擇的記憶體胞元。 陣列1 0之製作過程不需被修改；被指定用於寫入一 次型作業之記憶體胞元12與被指定用於可再寫入的作業 之記憶體胞元1 2具有相同的構造。然而，該製作過程必 須被控制使得破壞參數被控制於讀取/寫入電路所用之寫 入驅動器設定的狹窄範圍內。 現在參照第2a與2b圖，其顯示在不同電阻狀態下之 不同寫入一次型薄膜記憶體胞元1 2。每一薄膜記憶體胞元 12包括一電阻記憶體元件30。每一電阻元件30再包括第 一與第二導體32與34及一高電阻薄膜障壁36在於其間。 例如在SDT接頭中，該第一導體32可為一自由鐵磁層、 該第二導體34可為一旋轉鐵磁層、及薄膜障壁36可為一 絕緣墜道障壁。在聚合物記憶體元件中，該第一導體32 本紙張尺度適用中國國家標準（CNS)A4規格（2〗〇χ 297公釐） I —II ill---I ^--II--I--^ (請先閱讀背面之注意事項再填寫本頁) 511089 Α7 Β7 五、發明說明（7 ) 可為金屬、該第二導體34可為金屬、及該薄膜障壁36可 為聚合物記憶體材料。 (請先閱讀背面之注意事項再填寫本頁) 薄膜障壁36之厚度所選擇的為當第三與第四電位被 施用時該障壁會破壞，但當第一與第二電位被施用時不 會。介電質破壞通常在關鍵電場而非在關鍵電壓發生。 在第2a圖顯示之記憶體胞元12的薄膜障壁36仍未 被破壞、毀損或過度受壓。因此，記憶體胞元12具有對 應於第一邏輯值之一名義電阻。當一感應電流流動通過所 選擇的記憶體胞元12時，該薄膜障壁不會破壞。 顯示於第2b圖之記憶體胞元12的薄膜障壁已被破 壞。所以，第2b圖顯示之記憶體胞元1 2具有比名義值低 之電阻。此低電阻對應於該第二邏輯值。 顯示於第2a圖之電阻記憶體元件3G (未毀損障壁） 可為百萬歐姆程度之電阻，而顯示第2b圖之電阻記憶體 元件30 (毀損障壁）可為100至1 0,0 0 0歐姆之程度。對照 之下，可再寫入的記憶體胞元之電阻記憶體元件在一電阻 狀態中可具有百萬歐姆程度之電阻而在其他電阻狀態中 為1. 1百萬歐姆。 經濟部智慧財產局員工消費合作社印5衣 若記憶體元件30具有近於零之電阻，其可在讀取與 寫入作業抽取超大的讀取與寫入電流。為防止這種記憶體 元件30抽取大電流，一電阻器38可以串聯與電阻記憶體 元件30被連接。串聯連接之電阻器38的電阻應夠低而具 有對讀取作業之最小影響及夠高而具有對電阻作業之最 小影響。因此，串聯連接之電阻器38應隔離記憶體元件 -10 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 511089 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 30而不致使讀取作業之際的感應電流惡化及不致使寫入 作業之際的寫入電流惡化。該串聯連接之電阻器38可在 名義值0. 1%至50%間。因此，若電阻記憶體元件30具 有已毀損之障壁36，記憶體胞元1 2之電阻將至少等於串 聯連接之電阻器38之電阻》被採納於此處之代理人的美 國專利第__號於__建檔，題目為“ SHORT-TOLERANT RESISIVE CROSS POINT ARRAY”，（律師編號第 1 000 1 383-1號）揭示與記憶體元件以串聯連接之電阻元件。 現在參照第3圖，其顯示記憶體胞元用之讀取與寫入 電壓。最大讀取電壓Vrmax小於寫入一次型電壓V^N。寫 入一次型作業之電壓大於最小寫入一次型電壓Vuin或等 於完整Vdd電壓。因此在讀取與寫入寫入一次型電壓間沒 有重疊。 寫入一次型作業之電壓就短的時段被施用。一旦破壞 門檻被超過，該介電質破壞非常迅速地發生。寫入一次型 作業可在單一時鐘期間（10至30ns)內被實施。破壞電流 可被測監且寫入一次型電壓在破壞被偵測時立刻被去 除。然而，在短且固定的時間施用寫入一次型電壓會較簡 單。 在再寫入作業被施用之電壓被記憶體胞元之破壞界 限所限制，其為在最大讀取電壓Vuax。因此在再寫入作業 之際的電壓小於最大讀取電壓Vrmax。在讀取作業之際的典 型電壓介於接地電位（GND)與再寫入作業的電壓之間。 參照第4a與4b，其更詳細地顯示第一列與第二行電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ------I illlln ^» — 1 —--I I (請先閱讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 路18與24。該第一列電路18就每一句組線路14包括一 第一開關52。該第一開關52實施三種功能：就讀取與寫 入作業二者連接所選擇的句組線路14至接地；在讀取作 業之際（其允許等電位讀取將被實施）連接未所選擇的句 組線路14至陣列電壓（Vs);以及在寫入一次型作業連接 未所選擇的句組線路14至半所選擇的寫入電壓（Vw)。若 寫入一次型與再寫入功能被組合，該第一開關52在再寫 入作業之際就未所選擇的列提供一開放電路。該半所選擇 的電壓（Vw)小於破壞電壓。 在讀取與寫入一次型作業之際，第二列電路20連接 所有句組線路14至高阻抗（如開放開關）。在再寫入作業 之際，該第二列電路2G施用一列寫入電壓至所有句組線 路1 4，或僅供應列寫入電壓至所選擇的句組線路1 4並連 接未所選擇的句組線路1 4至高阻抗（如開放開關）。 在讀取與寫入一次型作業之際，該第一行電路22連 接所有的位元線路1 6至高阻抗。在寫入一次型作業之際， 該第一行電路22連接所選擇的位元線路16至電路18至 24且連接所有未所選擇的位元線路1 6至高阻抗（如開放開 關）。 該第二行電路24包括一感應放大器54與數個第二開 關56。每一第二開關56實施三種功能：連接所選擇的行 16在讀取與再寫入作業之際至感應放大器54之輸入；在 讀取作業之際連接位元線路1 6至陣列電壓（Vs );以及在 寫入一次型作業之際連接未所選擇的位元線路1 6至半所 -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----1 —.-------------^---------^ i^w. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 511089 • A7 B7 五、發明說明（10) 選擇的電壓（VW)。當被連接至所選擇的位元線路16時， 感應放大器54感應在讀取作業之際的所選擇的記憶體胞 元之電阻狀態並在再寫入作業之際施用再寫入電位。在寫 入一次型作業之際，感應放大器54施用一接地電位以寫 入一邏輯及兩次半所選擇的電壓（2WV)以寫入一邏輯 “1”。施用兩次半所選擇的電壓造成破壞。 第4a圖顯示在讀取作業之際的第一列電路18與第二 行電路24。在讀取作業之際，該第一開關52將所選擇的 句組線路14綁於接地及未所選擇的句組線路14綁於陣列 電壓（Vs)，且該第二開關56連接所選擇的位元線路16至 感應放大器54及未所選擇的位元線路16至陣列電壓 (Vs)。感應放大器54施用一讀取電位至所選擇的位元線 路1 6並應應一感應電流。 第4b圖顯示在寫入作業之際的第一列電路38與第二 行電路24。在寫入作業之際，該第二開關56施用一寫入 電位（GND或2*Vw之一）至所選擇的位元線路16之一端部 及一半所選擇的寫入電位（Vw)至未所選擇的位元線路 16。該第一開關52施用寫入電位（GND)至所選擇的句組線 路14及一半所選擇的寫入電位（Vw)至未所選擇的句組線 路1 4。在所選擇的位元線路1 6與所選擇的句組線路1 4之 交叉點處的胞元12看到大於破壞電壓之電壓（2*Vw)以寫 入一邏輯‘1’或零電壓以寫入一邏輯‘0’，而所有之未所選 擇的記憶體胞元看到零電壓或一半所選擇的電壓之一。 因此，所揭示者為具有比EPROM與熔線可規劃記憶體 一 13 — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I -----I--· I I--— II (請先閱讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（11) 之密度高的寫入一次型薄膜記憶體。此寫入一次型薄膜記 憶體比EPROM與熔線可規劃記憶體低之作業電壓。完整的 Vdd電壓可被用以過度加壓於薄膜障壁。因此，以比熔線可 規劃裝置中之記憶體胞元較低的能量被用以寫入至該寫 入一次型薄膜記憶體。較低的能量再形成較小結構毀損與 較高可靠度之結果。較低的讀取與寫入電壓亦使得寫入一 次型薄膜記憶體與領先的邊緣CMOS技術相容。 寫入一次型薄膜記憶體用與製作可再寫入的薄膜記 憶體相同的元件與處理技術被製作。該製作過程不須被改 變以混合寫入一次型與可再寫入的記憶體胞元。因此不像 EPROM與熔線可規劃記憶體，寫入一次型記憶體可在相同 的矽基體上以可再寫入的記憶體胞元被混合。混合寫入一 次型與SDT接頭記憶體胞元的好處包括相同的基本記憶體 胞元結構；以就寫入一次型記憶體之讀取電路用之較簡單 的設計，其允許寫入一次型記憶體之部分集合在電路供電 之際自動地被感應。另一好處為寫入一次型資料永久地被 儲存且可被用於ID、保全、供電組配或應用碼儲存。因此 不需有分別的晶片用來儲存如晶片/製造ID、存取碼或錯 誤地圖之鑰匙晶片資訊。 寫入一次型薄膜記憶體具有強健的讀取作業。邏輯‘ Γ 與‘ 間之差異相當大。例如，寫入‘ 0’可用1百萬歐姆之 寫入呈現，及寫入‘1’可用1000低歐姆之寫入呈現。此大 的差異相當容易被偵測，且此簡化讀取電路設計。 裝置8不限於為任何特定型式之薄膜記憶體。MRAM與 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） n n n mL· I ϋ n>^— n I n m I ϋ I mmmmmw n n n 一 0, · ϋ n i_i .1· n n i I (請先閱讀背面之注意事項再填寫本頁) 511089 _經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（12) 聚合物記憶體僅是二型式。MRAM記憶體元件可包括SDT接 頭與巨大電磁（GMR)裝置。 若二極體或開關被用以在讀取作業之際阻斷潛行路 徑電流，該讀取電路為產生感應電流僅須施用適當的電位 至通過所選擇的記憶體胞元之句組與位元線路。 該等寫入一次型薄膜記憶體可位於陣列10之任何位 置。然而，寫入一次型記憶體胞元可與可再寫入的記憶體 胞元分離以允許更強健的感應放大器就寫入一次型記憶 體被使用。分別群組之寫入一次型記憶體胞元可在供電被 操作以提供如設立組配薄膜記憶體、錯誤地圖或I D薄膜 記憶體之特別功能。 第5圖顯示替選的記憶體胞元110,其包括一寫入一 次型薄膜電阻記憶體元件11 2與一存取電晶體11 4以串聯 被連接於電阻記憶體元件11 2 ;及第6圖顯示在讀取與寫 入作業被施用之電壓。在讀取作業之際，於替選的記憶體 胞元110上，存取電晶體114可被操作成一源極隨動器。 通過寫入一次型記憶體元件112被施用之電壓（ViO大約等 於施用至存取電晶體114閘極之電壓（Vgate)減去存取電晶 體114之本體效應門檻電壓。該閘極電壓（Vgate)被保持為 低的以保存通過寫入一次型記憶體元件11 2之低電壓 (Vr)。存取電晶體114作用成一電流源極，在存取電晶體 11 4之源極隔離記憶體元件11 2與耦合於存取電晶體11 4 排極之一感應放大器11 6。在寫入一次型作業之排極的感 應電壓（Vr/w)可在讀取作業之際走高而不致於毀損記憶體 -15 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ^------------------^ (請先閱讀背面之注意事項再填寫本頁) 511089

AT ______B7_ 五、發明說明（13) (請先閱讀背面之注意事項再填寫本頁) 胞元112之薄膜障壁。感應放大器116可比較門檻之感應 電流（iR/〇以決定寫入一次型記憶體元件112之電阻狀 態。 薄膜記憶體可藉由施用完整的Vdd電壓至存取電晶體 114之閘極與排極而被寫入至記憶體胞元110。因而，Vgate =Vdd及Vr/w= Vdd。施用之記憶體元件112之結果電壓造成 過度加壓而破壞。一旦過度加壓發生，閘極電壓（Vgate)被 去除。閘極電壓（Vgate)可就小於一時鐘期間之長度被施 用。 存取電晶體11 4可僅就指定於寫入一次型作業之記憶 體胞元1 1 0被使用，或其可在所有記憶體胞元11 0中被使 用。若就所有的記憶體胞元11 0被使用，存取電晶體11 4 可被控制以防止潛行路徑電流使讀取作業之際的感應電 流模糊不清。 經濟部智慧財產局員工消費合作社印制衣 第7圖為一資料儲存裝置210，包括替選之寫入一次 型記憶體胞元11 〇的陣列2 1 2。存取電晶體11 4之閘極被 連接至句組線路2 1 4及存取電晶體Π 4之排極被連接至位 元線路2 1 6。裝置2 1 0進一步包括一電流模態感應放大器 218與位元線路216存取電晶體22G。一基準元件被用以 提供一基準電流（ir)用於與感應電流（is)比較。 在讀取作業之際，記憶體胞元110藉由選擇其句組與 位元線路214與216被選擇。感應電流（is)流動通過所選 擇的記憶體胞元11 〇。此外，一電晶體224被關閉，基準 電流（i〇因而流動通過基準元件222。基準電流（ir)之幅 -16 — ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 麵 511089 •經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14) 度介於對應未毀損障壁邏輯‘ Q ’的感應電流與對應毀損障 壁邏輯‘ Γ的感應電流之間。例如，該基準電流幅度可為流 動通過具有未毀損障壁之記憶體胞元的感應電流期望幅 度之四倍。 電流模態感應放大器218包括一緩衝放大器226與一 比率電流鏡228用於比較感應電流（is)與比率電流鏡電流 以決定所選擇的記憶體胞元11 〇之電阻狀態。比率電流鏡 2 28包括三個p通道電晶體與二個η通道電晶體。一 p通 道電晶體230大於其鄰近的ρ通道電晶體232。例如，若 該一 Ρ通道電晶體230為其鄰近ρ通道電晶體232的四倍 大，則感應電流（is)為基準電流（ir)的三倍。若所選擇的 記憶體胞元110未具有毀損的障壁，基準電流（ir)會拉 高感應節點（xs)(高電阻）；若所選擇的記憶體胞元110具 有毀損的障壁，基準電流（id會拉低感應節點（xs)(低電 阻）。 緩衝放大器224可包括一對反相器以串聯被連接以作 用成一感應放大器比較器與輸出驅動器。此對反相器實施 將由連接於放大器輸出之電路來的高阻抗節點（節點Y1) 加以緩衝的功能（即此對反相器緩衝輸入與輸出並放大輸 入信號）。此對反相器亦作用成一比較器：當感應節點（xs) 被拉到該對反相器之切換門檻下時，緩衝放大器226報告 代表邏輯‘ 0 ’之輸出信號（D 〇 u t);而當感應節點（X s )被拉到 該對反相器之切換門檻上時，緩衝放大器22 6報告代表邏 輯‘ Γ之輸出信號（Dout)，因此感應放大器218作用成電流 一 17 - 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐) ---------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 511089 A7 —— —___B7_ 五、發明說明（15) 鏡比較器。 資料藉由依據有關上述第5與6圖之寫入一次型狀況 控制閙信號（dO至dn)而被寫入至所選擇的記憶體胞元 110。重置電晶體234之作用為將感應節點（xs)拉高到讀 取作業間及如第6圖顯示地在寫入作業之際供應寫入電 位。 本發明不限於記憶體胞元陣列。例如，寫入一次型暫 存器可包括寫入一次型薄膜記憶體胞元。此寫入一次型暫 存器未具有句組線路。記憶體胞元藉由僅選擇位元線路而 被選擇。被施用至所選擇的位元線路之完整寫入電位在所 選擇的記憶體胞元之電介質破壞。 現在參照第8圖，其顯示包括記憶體胞元312之寫入 一次型暫存器310。記憶體胞元312包括一薄膜元件314、 一存取電晶體3 1 6與一寫入電晶體3 1 8。寫入電晶體3 1 8 之排極-源極路徑被耦合與存取電晶體316之排極-源極 路徑交叉。排極-源極路徑進一步包括一差別放大器320 被連接於第一與第二節點（na與nb)間。該差別放大器320 被組配以感應在基準胞元322與薄膜元件314間之電阻 差，而在基準胞元322與薄膜元件314維持低的讀取電 壓。該差別放大器3 2 0亦施用寫入電壓至寫入一次型薄膜 元件3 1 4。 再參照第9圖，讀取與寫入作業被第一、第二與第三 時鐘信號（LV1，LV2，LV3)、等化信號（EQ)及寫入信號（W) 控制。這些信號被控制信號產生器234產生。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----,—“-------------訂------—線 (請先閱讀背面之注意事項再填寫本頁) 511089 五 經濟部智慧財產局員工消費合作社印製 A7 ____B7___ 、發明說明（16) 一寫入資料信號（Din)被供應至電晶體326之閘極， 具有其排極一源極路徑被耦合於第一節點（na)與接地之 間。代表寫入資料信號（Din)之互補的信號（Dinb)被供應 至電晶體328之閘極，具有其排極一源極路徑被耦合於第 二節點（nb)與接地之間。為了可靠地寫入暫存器310,電 晶體326與328被控制以依據寫入資料信號（Din)之位準 以拉下第一或第二節點（na或nb)。 一寫入作業藉由接通P通道電晶體330 (具有第二時鐘 信號LV2)以引導差別放大器320之內部節點至完整Vdd位 準及供應寫入資料信號（Din)至其電晶體326之閘極而被 實施。若資料信號為低的，則第一節點（na)上之電壓被允 許浮動且第二節點（nb)上之電壓被迫下降。結果，當寫入 信號（W)被聲明時，無電壓被施用至寫入一次型元件314。 因此，當寫入信號（W)被聲明時，若寫入一次型元件314 之電阻為高，則維持於高的。 然而，若資料信號（Din)為高，差別放大器320被驅 動至在第二節點（nb)之完整Vdd電壓。當寫入存取電晶體 318被接通且寫入信號W被聲明，第二節點（nb)上之電壓 被驅迫至高到完整Vdd電壓，且此高電壓被施用至薄膜元 件314。此高電壓造成在薄膜元件314之介電質破壞。 在讀取作業之際，差別放大器32G以二步驟感應薄膜 元件314之級。首先一 η通道電晶體332被第一時鐘信號 LV1接通以導致在第一與第二節點（na與nb)為低電壓（約 Vdd/2)。接著，一等化電晶體334被等化信號EQ接通以驅 -19 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -------------^-----------------^ (請先閱讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（17) 迫第一與第二節點（na與nb)至一相等的（低）電壓，及存 取電晶體316與336被第三控制信號LV3接通以連接記憶 體及基準胞元312與322至差別放大器320之輸入。當等 化信號EQ被去除，一差別電壓生成而穿過第一與第二節 點（na與nb)。此差別電壓於比較薄膜元件314之電阻與 基準胞元322之電阻而被決定。基準胞元322之電阻可具 有一值等於薄膜元件3 1 4之名義電阻與其在低電阻狀態之 電阻的平均值。在一很短的延遲以讓該差別電壓生成後， 第三控制信號LV3切斷存取電晶體316與336以將記憶體 及基準胞元312與32 2由差別放大器320隔離》 第二步驟藉由接通p通道電晶體330以引導差別放大 器32G之節點（na與nb)至完整Vdd電壓。完整Vdd電壓輸 送暫存器310之狀態成為至連接於暫存器310之資料輸出 的邏輯電路的完整搖擺邏輯信號。暫存器310之資料輸出 係由第一節點（na)取得。 在讀取作業之際，薄膜記憶體元件3 1 4用被第三時鐘 信號LV3與寫入信號W控制之存取與寫入電晶體316與318 由完整Vdd被隔離。存取電晶體316作用成一電壓隨動器， 其限制電壓VR為閘極電壓（Vwte)減去存取電晶體316之本 體效應門檻電壓。存取電晶體3 1 6之閘極電壓藉由限制第 三時鐘信號LV3至小於完整Vdd電壓之電壓（如Vdd/2)而 被限制。寫入信號W操作寫入電晶體3 1 8作為一開關。因 而’在第二節點（nb)之高電壓在讀取作業之際未被施用至 薄膜記憶體元件31 4。 -20 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） --------------藥------- 丨訂----------線^w. (請先閱讀背面之注意事項再填寫本頁) 511089 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（18) 該寫入一次型薄膜記憶體不限於任何特定的應用，其 可被用於任何低成本的永久儲存用途。除了晶片製造ID、 存取碼與錯誤地圖外，寫入一次型薄膜記憶體之應用包括 數位相機之寫入一次型數位底片、寫入一次型MP3數位音 頻儲存器、密碼或保全系統用之寫入一次型使用者ID欄 位、程式碼儲存器等。 本發明不受限於上面顯示描述及說明之特定實施 例，而是本發明係依據申請專利範圍被推斷。 元件標號對照表 元件編號 譯 名 元件編號 譯 名 8 資料儲存裝置 52 第一開關 10 電阻性交叉點陣列 54 感應放大器 12 薄膜記憶體胞元 56 第二開關 14 句組線路 110 記憶體胞元 16 位元線路 112 寫入一次型薄膜電 18 電路 阻記憶體元件 20 電路 114 存取電晶體 22 電路 116 感應放大器 24 電路 210 資料儲存裝置 30 電阻記憶體元件 212 寫入一次型記憶體 32 導體 胞元陣列 34 導體 214 句組線路 36 高電阻薄膜障壁 216 位元線路 38 寫入器 218 感應放大器 —21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） II--------- #·!11--I 1^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 511089 A7 B7_ 五、發明說明（19) 元件標號對照表 元件編號 譯 名 元件編號 譯 名 220 位元線路存取電晶體 222 基準元件 224 電晶體 22 6 緩衝放大器 228 比率電流鏡 230 p通道電晶體 232 p通道電晶體 234 重置電晶體 310 寫入一次型暫存器 312 記憶體胞元 314 薄膜元件 316 存取電晶體 318 寫入電晶體 32 0 差別放大器 322 基準胞元 324 控制信號產生器 32 6 電晶體 328 電晶體 330 p通道電晶體 332 p通道電晶體 334 等化電晶體 * 336 存取電晶體 -22 - 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) — ill---------嗓 ------- 丨訂ί n n n 1 I (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 511089 BS CS D8 々、申請專利範圍 1· 一種資料儲存裝置（8，21G，310)，包含·· 一組薄膜記憶體胞元（12，110，312);以及 一電路（18至24, 218, 320)用於施用寫入電位於至 少某些記憶體胞元（12，110，312); 該等記憶體胞元（12, 11 G，312)具有薄膜障壁（36)， 其在該等寫入電位被施用時被毀損。 2. 如申請專利範圍第1項所述之裝置，其中該組為記憶體 胞元（1 2 )之一陣列（1 0，21 2)。 3. 如申請專利範圍第2項所述之裝置，其中該電路（18至 24)在再寫入作業之際施用第一與第二寫入電位至通過 一第一組記憶體胞元之句組與位元線路（1 4與1 6 )，該等 第一與第二寫入電位未造成在該第一組之所選擇的記憶 體胞元之介電質破壞；以及其中該電路（18至24)在寫入 一次型作業之際施用第三與第四寫入電位至通過一第二 組記憶體胞元之句組與位元線路（1 4與1 6 )，該等第三與 第四寫入電位未造成在該第一組之所選擇的記憶體胞元 (12)之介電質破壞。 4·如申請專利範圍第3項所述之裝置，其中該第一組之記 憶體胞元（12)可在對應於一第一邏輯值之一名義電阻與 對應於一第二邏輯值之一第二電阻狀態間切換；其中該 第二組記憶體胞元（12)具有對應於一第一邏輯值之一名 義電阻與對應於一第二邏輯值之一第三電阻；以及其中 該等名義、第二與第三電阻為不同的。 5·如申請專利範圍第2項所述之裝置，進一步包含數條句 -23- 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） ..-t-v:v£讀背而之注悉事項再靖寫本頁) 訂 經.濟部智慧財4局：只工消費合作社印製 511089 £ $邓智慧时^.¾½工消費合作社印製 B8 C8 DS 六、申請專利範圍 組與位元線路（1 4與1 6 )，每一記憶體胞元（1 2 )在句組線 路（14)與位元線路（16)之交叉點；及其中該電路（18至 2 4 )包括： 一感應放大器（54); 一第一開關（52)用於每一句組線路（14)，每一第一 開關（52)為讀取與寫入作業二者連接所選擇的一列至接 地、在讀取作業之際連接未所選擇的一列至陣列電壓、 及在寫入一次型作業之際連接所選擇的列至半所選擇的 一寫入電壓；以及 一第二開關（56)用於每一位元線路（16)，每一第二 開關（56)在讀取與寫入作業之際連接所選擇的一位元線 路至感應放大器（54)之一輸入、在讀取作業之際電連接 未所選擇的位元線路至該陣列電壓、及在寫入一次型作 業之際連接未所選擇的位元線路至半所選擇的一電壓。 6·如申請專利範圍第5項所述之裝置，其中該感應放大器 (54 )在讀取作業之際感應所選擇的記憶體胞元（1 2 )之電 阻狀態並在再寫入作業之際施用再寫入電位至所選擇的 記憶體胞元；以及其中在寫入一次型作業之際，該感應 放大器（54)施用一接地電位以寫入一邏輯‘0’至所選擇 的記憶體胞元（1 2)及施用兩次半所選擇的電壓以寫入 ‘ I5,至所選擇的記憶體胞元（12)。 7.如申請專利範圍第2項所述之裝置（210)，其中該電路包 括一感應放大器（218)包括一緩衝放大器（224)用於感應 所選擇的記憶體胞元（110)之電阻狀態。 -24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----------黎------1T------0 、q-t間讀芥1-;-1注.;0事項再>|14本頁) 511089 B8 C8 D8 六、申請專利範圍 8·如申請專利範圍第1項所述之裝置（31{))，其中該組包括 寫入一次型薄膜（312)之暫存器。 9·如申請專利範圍第8項所述之裝置，其中該電路包括一 差別放大器（320)與一基準元件（322)，該差別放大器 (32G)在讀取作業之際於所選擇的記憶體胞元（3丨2)上指 示流動通過所選擇的記憶體胞元（31 2)之感應與基準電 流間的差異，該差異指示所選擇的記憶體胞元（3 12)之電 阻狀態、該差別放大器（32G)在寫入作業之際產生一完整 的寫入電壓，該電路進一步包括一電晶體（326，328)用 於依據一輸入線路之狀態拉下該節點。 10·如申請專利範圍第1項所述之裝置，其中每一記憶體胞 元包括一記憶體元件（11 2 )，及該記憶體元件（1 1 2 )用之 一存取電晶體（11 4 );且其中被施用於該記憶體元件（11 2 ) 之電壓藉由控制存取電晶體（11 4)被控制。 - :ή·”'.:;::注片、〕爭項再堉寫本頁) n n m n n I— ::: m i n n -25- η \ 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX 公釐）