JP3672803B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP3672803B2 JP3672803B2 JP2000228971A JP2000228971A JP3672803B2 JP 3672803 B2 JP3672803 B2 JP 3672803B2 JP 2000228971 A JP2000228971 A JP 2000228971A JP 2000228971 A JP2000228971 A JP 2000228971A JP 3672803 B2 JP3672803 B2 JP 3672803B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- column
- row
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Thin Magnetic Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電気的に書換え可能な不揮発性記憶装置に関し、特に、記憶素子が強磁性薄膜よりなる磁気抵抗素子により構成される不揮発性記憶装置に関する。
【０００２】
【従来の技術】
電気的に書換えの出来る不揮発性記憶装置の内、強磁性薄膜より成る磁気抵抗素子を用いて記憶素子を構成するものを高密度磁気メモリ（Ｍａｇｎｅｔｉｃ ＲＡＭ：以下、ＭＲＡＭと略す）と称する。
【０００３】
図３に、この種のメモリセルの構造及び動作の一例を示す。
【０００４】
図３（ａ）に示す様に、メモリセルは、下層配線層１１上の所定の表面に約２０ｎｍの強磁性膜よりなる磁化の固定層１２、約１．５ｎｍの絶縁膜１３、さらに約２０ｎｍの強磁性膜よりなるデータ記憶層１４を積層して形成し、データ記憶層１４上には上層配線１５が形成される。
【０００５】
図３（ｂ）には、図３（ａ）に示したメモリセルの読み出し動作を示す。
【０００６】
記憶動作は、固定層１２と呼ばれる強磁性体の磁化の方向が固定された磁気薄膜と、データ記憶層１４と呼ばれる記憶する情報によって強磁性体の磁化の方向を変化させる薄膜と、これらに挟まれた絶縁層１３のからなるメモリ装置において、下層配線１１と上層配線１５の間を流れるトンネル電流の違いを検出することにより行う。即ち、固定層１２とデータ記憶層１４の磁化の方向が、互いに“平行（データ「０」にあたる）”、“反平行（データ「１」にあたる）”では、絶縁膜の抵抗値が１０％〜４０％変化するという“トンネル磁気抵抗効果（ＴＭＲと略す）”を利用している。実際には、外部磁場によってデータ記憶層１４の磁化の方向を変化させることで２値の記憶を行う。
【０００７】
このような状態が実現された場合、データの読み出しは、上層配線と下層配線間に所定の電位差を与えることにより、下層配線から上層配線へ、固定層、絶縁層、データ記憶層を貫通して、トンネル電流を流すことで、データの読み出しを行うことが出来る。即ち、トンネル磁気抵抗効果により絶縁層を挟んだ二つの強磁性層の磁化の方向が前述したような、平行かあるいは反平行によって抵抗値が変化するため、その電流変化を検出することで、記憶された情報を外部に取り出すことが出来るのである。
【０００８】
これは、いわゆるトンネル磁気抵抗効果（ＴＭＲと略す）で、従来の巨大磁気抵抗効果（ＧＭＲと略す）よりも、記憶データの外部への引き出し電極の形成において単純な構成になり、高密度のＭＲＡＭを形成することができる点で有利である。
【０００９】
図４（ａ）には、図３に示したメモリセルをアレイ状に配置した実際のＭＲＡＭを示す。
【００１０】
ワード線と呼ばれる下層配線が複数配置され、ワード線とは異なる方向にビット線と呼ばれる上層配線が複数配置され、両者でマトリックスを形成する。そして、これらのマトリックスの交点には、前述したメモリセルが配置される。所定の記憶を各メモリセルに対して行った後、任意のセルは、所定のワード線とビット線とを選択し、これらのワード線とビット線間のトンネル電流を検出することで、記憶された情報を外部へ取り出す。
【００１１】
従来の、この種のメモリの一例としては、例えば、特開２０００−８２７９１号公報がある。この公報に記載された構成でも、下層配線と上層配線の間に形成されたＭＴＪ（磁気トンネル接合）素子のトンネル電流の変化を記憶情報として検出する。
【００１２】
このように、ＴＭＲを用いたＭＲＡＭは、通常２つの強磁性薄膜と、それらの強磁性薄膜によって挟まれた絶縁膜よりなる少なくても３層より成る磁気抵抗素子により構成され、外部磁場の大きさの変化により、２つの強磁性薄膜の磁化の方向が平行か反平行かにより、前記絶縁膜中のトンネル電気抵抗の違いで、「１」及び「０」の２値の記憶を行う。
【００１３】
図４（ｂ）には、図３に示したメモリセルをアレイ状に配置した実際のＭＲＡＭの書き込み動作を示す。
【００１４】
この従来のＭＲＡＭメモリセルでは、データの書き込み時には、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）に所定の電流（それぞれ、書き込み電流Ｃ１、Ｃ２）を流すことにより、配線の周囲に誘起された磁場（それぞれ、磁場Ｍ１、Ｍ２）と合成磁場Ｍ１２とを利用して、メモリセル中のデータ記憶層の磁区を一方向に揃えることにより実現する。
【００１５】
一方、それと反対の情報を記憶させるには、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）のうちの一方、例えばビット線（Ｂ１５２）の電流方向を前述された情報の書き込み時と反転させれば、磁場Ｍ２の方向は１８０度変えることが出来る。その結果、合成磁場Ｍ１２は９０度変化するため、メモリセル中のデータ記憶層の磁区を強制的に反転させることが出来る。このように、外部磁場によって磁区の方向の変化がない固定層の磁区の方向との関係で、“平行”、“反平行”が実現される。
【００１６】
この従来のＭＲＡＭメモリセルでは、データの書き込み時に、選択されたワード線及びビット線に所定の電流を流すことにより、配線の周囲に誘起された磁場を利用してメモリセル中のデータ記憶層の磁区を強制的に反転させるが、通常、磁区の反転に必要な磁場を発生させるには、１０ｍＡ〜２０ｍＡの電流（書き込み電流）が必要とされる。
【００１７】
一方、ＭＲＡＭを製造する際の半導体集積回路技術において、ワード線やビット線に用いられる配線材料としては、通常アルミ（Ａｌ）や銅（Ｃｕ）が用いられることが多いが、それらの電気抵抗は、約１００ｍΩ／□（Ａｌ）から約４０ｍΩ／□（Ｃｕ）程度の層抵抗である。
【００１８】
これらの材料を用いた場合、上述した書き込み電流による配線中の電位降下は、銅（Ｃｕ）配線の場合、以下の式で表され、
４０ｍΩ／□×（１０ｍＡ〜２０ｍＡ）×配線長比（配線長比は、配線長／配線幅）であり、例えば、配線長比が２０００の場合、
４０ｍΩ／□×（１０ｍＡ〜２０ｍＡ）×２０００＝０．８〜１．６Ｖ
となる。
【００１９】
これは、配線部（ワード線やビット線）の両端部では、最大１．６Ｖの電位差が生じることを表していて、例えば一方の端部が接地電位なら、その反対の端部では１．６Ｖにしなければ、上述した書き込み電流が流れないことを意味する。
【００２０】
この場合に生じる問題を、図５を用いて説明する。
【００２１】
図５は、ＭＲＡＭのメモリセルアレイを模式的に表現したものである。
【００２２】
図５において、Ｗ１〜Ｗｍはアレイのワード線を、Ｂ１〜Ｂｎはビット線を表す。また、Ｃ１１は、第１のワード線（Ｗ１）と第１のビット線（Ｂ１）の交点に設けられたメモリセル、同様にＣｍｎは、第ｍ番目のワード線（Ｗｍ）と第ｎ番目のビット線（Ｂｎ）の交点に設けられたメモリセルを表す。
【００２３】
Ｖｗ１１〜Ｖｗｍ１は、それぞれ第１のビット線に沿った、メモリセルＣ１１〜Ｃｍ１のセルに接続した位置での第１から第ｍ番目のワード線の電位を、また、Ｖｂ１１〜Ｖｂ１ｎは、それぞれ第１のワード線に沿った、メモリセルＣ１１〜Ｃ１ｎのセルに接続した位置での第１から第ｎ番目のビット線の電位を表す。
【００２４】
それぞれのメモリセルには、ビット線とワード線の上記電位の差が印加され、例えば、第ｍ番目のワード線と第ｎ番目のビット線と交点のメモリセルＣｍｎには、
Ｖｂｍｎ−Ｖｗｍｎ
の電位差が印加される。
【００２５】
書き込み時には、このような電位差が各セルに印加されるが、従来は選択されたビット線とワード線に、所定の電流を流す際、非選択のビット線とワード線には接地電位を与えることが多かった。
【００２６】
しかし、前述した書き込み電流による、各配線での電位降下に起因した電位分布を考慮すると、例えば第１のワード線（Ｗ１）と第１のビット線（Ｂ１）が選択され、その他のワード線とビット線が非選択の場合、例えば選択ワード線に隣接し、非選択ビット線に接続した非選択メモリセルＣ１２には、
Ｖｂ１２−Ｖｗ１２
が印加される。
【００２７】
このような場合、ワード線は選択されて約１．６Ｖに近い電位になっているが、ビット線は非選択で接地電位のため、メモリセルには前述したように、約１．６Ｖの電位差が印加される。
【００２８】
一方、図３（ａ）に示す様に、下層配線層１１上の磁化の固定層１２とデータ記憶層１４の間には、約１．５ｎｍの絶縁膜１３が形成され、その絶縁耐圧は、１．２Ｖ〜１．５Ｖ程度である。
【００２９】
従って、上述したように、データの書き込み時に約１．６Ｖの電位差が印加されると、メモリセルの絶縁耐圧を越え、絶縁破壊を起こす。
【００３０】
従来は、このような問題を避けるため、印加電圧が絶縁耐圧を上回ることのないように、例えば、配線抵抗に上限を設けて、メモリセルアレイの規模を制限するなどの対策を採っていた。
【００３１】
しかし、ＭＲＡＭのメモリ容量が大きくなるにつれて、メモリセルアレイの規模も大きくならざるを得ず、この問題は次第に重要になってきた。
【００３２】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、磁気抵抗素子で構成される不揮発性記憶装置において、メモリセルである磁気抵抗素子の絶縁破壊をなくすと共に、大容量のメモリセルを実現することを可能にした新規な不揮発性記憶装置を提供するものである。
【００３３】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【００３４】
即ち、本発明に係わる不揮発性記憶装置の第１態様は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線にはメモリセルの絶縁耐圧を超えないように、接地電位以外の所定の電位を与える手段を有することを特徴とするものであり、
又、第２態様は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、メモリセルの絶縁耐圧を超えないように、接地電位以上でかつ前記選び出された行線と列線に実質的に印加される電圧を超えない範囲の所定の電位を与える手段を有することを特徴とするものであり、
又、第３態様は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、前記選び出された行線と列線のそれぞれの端部の電位の最高値を超えず、且つ、最低値を下まわらない範囲の所定の電位を与える手段を有することを特徴とするものである。
【００３５】
叉、第４態様は、
前記メモリセルには、記憶情報を記憶させる書き込み回路及び記憶情報を外部へ引き出す読みだし回路が接続されていることを特徴とするものである。
【００３６】
叉、第５態様は、
前記メモリセルは、前記絶縁膜中を流れるトンネル電流の磁気抵抗効果（ＴＭＲ）を用いた素子であることを特徴とするものであり、
叉、第６態様は、
前記選び出された行線と列線に流す所定の電流は、書き込み電流であり、前記所定の電流を流すことにより選び出された行線と列線の周囲には磁界が誘起され、前記行線と列線の交点にあるメモリセルは、前記誘起された磁界により「１」或いは「０」の２値の記憶を行うことを特徴とするものであり、
叉、第７態様は、
前記メモリセルは、第１および第２の強磁性薄膜と、前記第１および第２の磁性薄膜によって挟まれた絶縁膜よりなる少なくても３層膜の磁気抵抗素子により構成され、前記メモリセルは、外部磁場の大きさの変化により、前記第１、第２の強磁性薄膜の磁化の方向が平行、反平行に変化することによる前記絶縁膜中のトンネル電気抵抗の違いで、「１」或いは「０」の２値の記憶を行うことを特徴とするものである。
【００３７】
【発明の実施の形態】
本発明に係わる不揮発性記憶装置は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には接地電位以外の所定の電位を与える手段を有することを特長とするものである。
【００３８】
【実施例】
（第１の実施例）
以下に、本発明に係わる不揮発性記憶装置の第１の実施例について、図を参照して説明する。
【００３９】
図１は、本発明の第１の実施例を示したＭＲＡＭセルアレイを示した図、図２は、本発明の不揮発性記憶装置のブロック図である。
【００４０】
図において、Ｗ１〜Ｗｍは、メモリアレイのワード線を、Ｂ１〜Ｂｎは、ビット線を表す。Ｃ１１は、第１のワード線（Ｗ１）と第１のビット線（Ｂ１）の交点に設けられたメモリセル、同様に、Ｃｍｎは、第ｍ番目のワード線（Ｗｍ）と第ｎ番目のビット線（Ｂｎ）の交点に設けられたメモリセルを表す。
【００４１】
Ｖｗ１１〜Ｖｗｍ１は、それぞれ第１のビット線に沿った、Ｃ１１〜Ｃｍ１のセルに接続した位置での第１から第ｍ番目のワード線の電位を、また、Ｖｂ１１〜Ｖｂ１ｎは、それぞれ第１のワード線に沿った、Ｃ１１〜Ｃ１ｎのセルに接続した位置での第１から第ｎ番目のビット線の電位を表す。
【００４２】
図４（ｂ）に示す場合と同様に、本発明のＭＲＡＭメモリセルでも、データの書き込み時には、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）に所定の電流（それぞれ、書き込み電流Ｃ１、Ｃ２）を流すことにより、配線の周囲に誘起された磁場（それぞれ、磁場Ｍ１、Ｍ２）と、合成磁場Ｍ１２とを利用して、メモリセル中のデータ記憶層の磁区を一方向に揃える。
【００４３】
また、同じく上で述べた場合と反対の情報を記憶させるには、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）のうちの一方、例えばビット線（Ｂ１５２）の電流方向を前述した情報の書き込み時とは反転させれば、磁場Ｍ２の方向を１８０度変えることが出来る。この場合、合成磁場Ｍ１２は９０度変化するため、メモリセル中のデータ記憶層の磁区を強制的に反転させることが出来る。これにより、磁区の方向の変化がない固定層の磁区の方向との関係から、“平行”、“反平行”が実現される（図４（ｂ）参照）。
【００４４】
図１では、ワード線Ｗ１、ビット線Ｂ１が選択されていて書き込みが行われている。選択されたワード線（Ｗ１）を除く全てのワード線（Ｗ２〜Ｗｍ）と選択されたビット線（Ｂ１）を除く全てのビット線（Ｂ２〜Ｂｎ）は非選択である。
【００４５】
また、書き込み電流は、ワード線（Ｗ１）においては、メモリセルＣ１１の位置からＣ１ｎの方向へ、ビット線（Ｂ１）においては、メモリセルＣ１１の位置からＣｍ１の方向へ流れるとする。従って、書き込み電流に起因した電位降下による電位分布は、ワード線、ビット線それぞれにおいて、メモリセルＣ１１の位置からＣ１ｎの方向へ、メモリセルＣ１１の位置からＣｍ１の方向に向かって低下すｒことになる。
【００４６】
本発明の不揮発性記憶装置は、書き込み動作中において、選択されたワード線（図１のＷ１）を除く全てのワード線（図１のＷ２〜Ｗｍ）は、接地電位でなく、Ｖｗｉとし、更に、選択されたビット線（図１のＢ１）を除く全てのビット線（図１のＢ２〜Ｂｎ）は、接地電位でなく、Ｖｂｉとするように電位を印加する。
【００４７】
非選択ワード線の電位Ｖｗｉは、Ｖｗ１ｎ＜Ｖｗ１１の基で
（１） Ｖｗ１ｎ＜Ｖｗｉ＜Ｖｗ１１
又、非選択ビット線の所定の電位Ｖｂｉは、Ｖｂｍ１＜Ｖｂ１１の基で
（２） Ｖｂｍ１＜Ｖｂｉ＜Ｖｂ１１
さらに、Ｖｗｉ、Ｖｂｉとしては、
（３）Ｖｗ１１−Ｖｗｉ、Ｖｗｉ−Ｖｗ１ｎの大きい方がメモリセルの絶縁耐圧を超えないように、また、
（４）Ｖｂ１１−Ｖｂｉ、Ｖｂｉ−Ｖｂｍ１の大きい方がメモリセルの絶縁耐圧を超えない値に設定する。
【００４８】
このような方法を、例えば、銅（Ｃｕ）配線を用いて、従来例で用いた例について適用すると、ワード線、ビット線共に配線長比が２０００の場合の、４０ｍΩ／□×２０ｍＡ×２０００＝１．６Ｖにおいて、上述した（１）〜（４）を考慮して、Ｖｗｉ、Ｖｂｉとして、どちらも仮に０．８Ｖを設定すれば、メモリセルに印加される最大電圧は、１.６Ｖ−０．８Ｖ＝０．８Ｖとなり、メモリセルの絶縁耐圧１．２Ｖ〜１．５Ｖを超えることなく、配線長比２０００のメモリセルアレイを実現することが出来る。
（第２の実施例）
次に、本発明の第２の実施例について説明する。
【００４９】
上述した本発明の実施例においては、ワード線、ビット線方向の配線長比がほぼ同様な値を示す場合を例に挙げた。この場合、非選択ワード線の電位Ｖｗｉと非選択ビット線の所定の電位Ｖｂｉとを、同じ値に設定することが出来る。しかし、メモリセルの構造が、ワード線方向とビット線方向で長さが異なる場合や、メモリセルアレイの構成がワード線方向とビット線方向で長さが異なる場合には、メモリセルアレイのワード線方向とビット線方向で配線長比が大きく異なる場合もある。
【００５０】
この場合、非選択ワード線の電位Ｖｗｉと非選択ビット線の所定の電位Ｖｂｉとを、独立して設定することもできる。
【００５１】
第２の実施例では、独立に非選択ワード線の所定の電位Ｖｗｉと非選択ビット線の電位Ｖｂｉとを設定するため、第１の実施例と比較して、メモリセルアレイに印加する電位の種類が増え、制御する回路が複雑になるという欠点はあるが、様々な構成のメモリセルアレイに対応出来るという利点がある。
【００５２】
このように、本発明に係わる不揮発性記憶装置１００は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイ２０を構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段２１、２２を有し、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には接地電位以外の所定の電位を与える手段２３、２４を有することを特長とするものである。
【００５３】
又、第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイ２０を構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段２１、２２を有し、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、接地電位以上でかつ前記選び出された行線と列線に実質的に印加される電圧を超えない範囲の所定の電位を与える手段２３、２４を有することを特徴とするものである。
【００５４】
そして、前記メモリセルには、記憶情報を記憶させる書き込み回路２５及び記憶情報を外部へ引き出す読み出し回路２６が接続されていることを特徴とするものである。
【００５５】
【発明の効果】
以上説明したように、従来書き込み時には、非選択のワード線やビット線には接地電位を与えることが多かったが、本発明によれば、各配線の電位分布を考慮した最大電位と最小電位の間の所定の電位を設定し、この電位を、メモリセルアレイ中の非選択のワード線とビット線に印加する。その結果、非選択のメモリセルに印加される電圧が小さくなり、絶縁膜に印加される電界が緩和され、メモリセルの絶縁破壊を少なくすることが可能になる。
【００５６】
さらに、従来はメモリセルアレイの規模において存在した制約を緩和でき、これにより、大容量のＭＲＡＭを実現できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すＭＲＡＭメモリセルアレイの摸式図である。
【図２】本発明の不揮発性記憶装置のブロック図である。
【図３】従来のＭＲＡＭセルの構造図及び記憶動作を示す説明図である。
【図４】従来のメモリセルアレイの構造図及び書き込み動作を説明する図である。
【図５】従来のＭＲＡＭメモリセルアレイを示す図である。
【符号の説明】
Ｗ１：選択ワード線
Ｗ２〜Ｗｍ：非選択ワード線
Ｂ１：選択ビット線
Ｂ２〜Ｂｎ：非選択ビット線
Ｃ１１、Ｃ２１、Ｃｍ１、Ｃ１２、Ｃ２２、Ｃｍ２、Ｃ１ｎ、Ｃ２ｎ、Ｃｍｎ：メモリセル
Ｖｗ１１、Ｖｗ２１、Ｖｗｍ１、Ｖｗ１ｎ、Ｖｗｍｎ：ワード線電位
Ｖｂ１１、Ｖｂ１２、Ｖｂｍ１、ＶＢｍ２、Ｖｂｍｎ：ビット線電位
１１；下層配線
１２；固定層
１３；絶縁層
１４；データ記憶層
１５；上層配線
Ｗ１１１、Ｗ１１３；下層配線（非選択ワード線）
Ｗ１１２；下層配線（選択ワード線）
Ｂ１５１；上層配線（非選択ビット線）
Ｂ１５２；上層配線（選択ビット線）
Ｃ１；ワード線の書き込み電流
Ｃ２；ビット線の書き込み電流
Ｍ１；ワード線周りの磁界
Ｍ２；ビット線周りの磁界
Ｍ１２；合成磁界
【産業上の利用分野】
本発明は、電気的に書換え可能な不揮発性記憶装置に関し、特に、記憶素子が強磁性薄膜よりなる磁気抵抗素子により構成される不揮発性記憶装置に関する。
【０００２】
【従来の技術】
電気的に書換えの出来る不揮発性記憶装置の内、強磁性薄膜より成る磁気抵抗素子を用いて記憶素子を構成するものを高密度磁気メモリ（Ｍａｇｎｅｔｉｃ ＲＡＭ：以下、ＭＲＡＭと略す）と称する。
【０００３】
図３に、この種のメモリセルの構造及び動作の一例を示す。
【０００４】
図３（ａ）に示す様に、メモリセルは、下層配線層１１上の所定の表面に約２０ｎｍの強磁性膜よりなる磁化の固定層１２、約１．５ｎｍの絶縁膜１３、さらに約２０ｎｍの強磁性膜よりなるデータ記憶層１４を積層して形成し、データ記憶層１４上には上層配線１５が形成される。
【０００５】
図３（ｂ）には、図３（ａ）に示したメモリセルの読み出し動作を示す。
【０００６】
記憶動作は、固定層１２と呼ばれる強磁性体の磁化の方向が固定された磁気薄膜と、データ記憶層１４と呼ばれる記憶する情報によって強磁性体の磁化の方向を変化させる薄膜と、これらに挟まれた絶縁層１３のからなるメモリ装置において、下層配線１１と上層配線１５の間を流れるトンネル電流の違いを検出することにより行う。即ち、固定層１２とデータ記憶層１４の磁化の方向が、互いに“平行（データ「０」にあたる）”、“反平行（データ「１」にあたる）”では、絶縁膜の抵抗値が１０％〜４０％変化するという“トンネル磁気抵抗効果（ＴＭＲと略す）”を利用している。実際には、外部磁場によってデータ記憶層１４の磁化の方向を変化させることで２値の記憶を行う。
【０００７】
このような状態が実現された場合、データの読み出しは、上層配線と下層配線間に所定の電位差を与えることにより、下層配線から上層配線へ、固定層、絶縁層、データ記憶層を貫通して、トンネル電流を流すことで、データの読み出しを行うことが出来る。即ち、トンネル磁気抵抗効果により絶縁層を挟んだ二つの強磁性層の磁化の方向が前述したような、平行かあるいは反平行によって抵抗値が変化するため、その電流変化を検出することで、記憶された情報を外部に取り出すことが出来るのである。
【０００８】
これは、いわゆるトンネル磁気抵抗効果（ＴＭＲと略す）で、従来の巨大磁気抵抗効果（ＧＭＲと略す）よりも、記憶データの外部への引き出し電極の形成において単純な構成になり、高密度のＭＲＡＭを形成することができる点で有利である。
【０００９】
図４（ａ）には、図３に示したメモリセルをアレイ状に配置した実際のＭＲＡＭを示す。
【００１０】
ワード線と呼ばれる下層配線が複数配置され、ワード線とは異なる方向にビット線と呼ばれる上層配線が複数配置され、両者でマトリックスを形成する。そして、これらのマトリックスの交点には、前述したメモリセルが配置される。所定の記憶を各メモリセルに対して行った後、任意のセルは、所定のワード線とビット線とを選択し、これらのワード線とビット線間のトンネル電流を検出することで、記憶された情報を外部へ取り出す。
【００１１】
従来の、この種のメモリの一例としては、例えば、特開２０００−８２７９１号公報がある。この公報に記載された構成でも、下層配線と上層配線の間に形成されたＭＴＪ（磁気トンネル接合）素子のトンネル電流の変化を記憶情報として検出する。
【００１２】
このように、ＴＭＲを用いたＭＲＡＭは、通常２つの強磁性薄膜と、それらの強磁性薄膜によって挟まれた絶縁膜よりなる少なくても３層より成る磁気抵抗素子により構成され、外部磁場の大きさの変化により、２つの強磁性薄膜の磁化の方向が平行か反平行かにより、前記絶縁膜中のトンネル電気抵抗の違いで、「１」及び「０」の２値の記憶を行う。
【００１３】
図４（ｂ）には、図３に示したメモリセルをアレイ状に配置した実際のＭＲＡＭの書き込み動作を示す。
【００１４】
この従来のＭＲＡＭメモリセルでは、データの書き込み時には、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）に所定の電流（それぞれ、書き込み電流Ｃ１、Ｃ２）を流すことにより、配線の周囲に誘起された磁場（それぞれ、磁場Ｍ１、Ｍ２）と合成磁場Ｍ１２とを利用して、メモリセル中のデータ記憶層の磁区を一方向に揃えることにより実現する。
【００１５】
一方、それと反対の情報を記憶させるには、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）のうちの一方、例えばビット線（Ｂ１５２）の電流方向を前述された情報の書き込み時と反転させれば、磁場Ｍ２の方向は１８０度変えることが出来る。その結果、合成磁場Ｍ１２は９０度変化するため、メモリセル中のデータ記憶層の磁区を強制的に反転させることが出来る。このように、外部磁場によって磁区の方向の変化がない固定層の磁区の方向との関係で、“平行”、“反平行”が実現される。
【００１６】
この従来のＭＲＡＭメモリセルでは、データの書き込み時に、選択されたワード線及びビット線に所定の電流を流すことにより、配線の周囲に誘起された磁場を利用してメモリセル中のデータ記憶層の磁区を強制的に反転させるが、通常、磁区の反転に必要な磁場を発生させるには、１０ｍＡ〜２０ｍＡの電流（書き込み電流）が必要とされる。
【００１７】
一方、ＭＲＡＭを製造する際の半導体集積回路技術において、ワード線やビット線に用いられる配線材料としては、通常アルミ（Ａｌ）や銅（Ｃｕ）が用いられることが多いが、それらの電気抵抗は、約１００ｍΩ／□（Ａｌ）から約４０ｍΩ／□（Ｃｕ）程度の層抵抗である。
【００１８】
これらの材料を用いた場合、上述した書き込み電流による配線中の電位降下は、銅（Ｃｕ）配線の場合、以下の式で表され、
４０ｍΩ／□×（１０ｍＡ〜２０ｍＡ）×配線長比（配線長比は、配線長／配線幅）であり、例えば、配線長比が２０００の場合、
４０ｍΩ／□×（１０ｍＡ〜２０ｍＡ）×２０００＝０．８〜１．６Ｖ
となる。
【００１９】
これは、配線部（ワード線やビット線）の両端部では、最大１．６Ｖの電位差が生じることを表していて、例えば一方の端部が接地電位なら、その反対の端部では１．６Ｖにしなければ、上述した書き込み電流が流れないことを意味する。
【００２０】
この場合に生じる問題を、図５を用いて説明する。
【００２１】
図５は、ＭＲＡＭのメモリセルアレイを模式的に表現したものである。
【００２２】
図５において、Ｗ１〜Ｗｍはアレイのワード線を、Ｂ１〜Ｂｎはビット線を表す。また、Ｃ１１は、第１のワード線（Ｗ１）と第１のビット線（Ｂ１）の交点に設けられたメモリセル、同様にＣｍｎは、第ｍ番目のワード線（Ｗｍ）と第ｎ番目のビット線（Ｂｎ）の交点に設けられたメモリセルを表す。
【００２３】
Ｖｗ１１〜Ｖｗｍ１は、それぞれ第１のビット線に沿った、メモリセルＣ１１〜Ｃｍ１のセルに接続した位置での第１から第ｍ番目のワード線の電位を、また、Ｖｂ１１〜Ｖｂ１ｎは、それぞれ第１のワード線に沿った、メモリセルＣ１１〜Ｃ１ｎのセルに接続した位置での第１から第ｎ番目のビット線の電位を表す。
【００２４】
それぞれのメモリセルには、ビット線とワード線の上記電位の差が印加され、例えば、第ｍ番目のワード線と第ｎ番目のビット線と交点のメモリセルＣｍｎには、
Ｖｂｍｎ−Ｖｗｍｎ
の電位差が印加される。
【００２５】
書き込み時には、このような電位差が各セルに印加されるが、従来は選択されたビット線とワード線に、所定の電流を流す際、非選択のビット線とワード線には接地電位を与えることが多かった。
【００２６】
しかし、前述した書き込み電流による、各配線での電位降下に起因した電位分布を考慮すると、例えば第１のワード線（Ｗ１）と第１のビット線（Ｂ１）が選択され、その他のワード線とビット線が非選択の場合、例えば選択ワード線に隣接し、非選択ビット線に接続した非選択メモリセルＣ１２には、
Ｖｂ１２−Ｖｗ１２
が印加される。
【００２７】
このような場合、ワード線は選択されて約１．６Ｖに近い電位になっているが、ビット線は非選択で接地電位のため、メモリセルには前述したように、約１．６Ｖの電位差が印加される。
【００２８】
一方、図３（ａ）に示す様に、下層配線層１１上の磁化の固定層１２とデータ記憶層１４の間には、約１．５ｎｍの絶縁膜１３が形成され、その絶縁耐圧は、１．２Ｖ〜１．５Ｖ程度である。
【００２９】
従って、上述したように、データの書き込み時に約１．６Ｖの電位差が印加されると、メモリセルの絶縁耐圧を越え、絶縁破壊を起こす。
【００３０】
従来は、このような問題を避けるため、印加電圧が絶縁耐圧を上回ることのないように、例えば、配線抵抗に上限を設けて、メモリセルアレイの規模を制限するなどの対策を採っていた。
【００３１】
しかし、ＭＲＡＭのメモリ容量が大きくなるにつれて、メモリセルアレイの規模も大きくならざるを得ず、この問題は次第に重要になってきた。
【００３２】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、磁気抵抗素子で構成される不揮発性記憶装置において、メモリセルである磁気抵抗素子の絶縁破壊をなくすと共に、大容量のメモリセルを実現することを可能にした新規な不揮発性記憶装置を提供するものである。
【００３３】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【００３４】
即ち、本発明に係わる不揮発性記憶装置の第１態様は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線にはメモリセルの絶縁耐圧を超えないように、接地電位以外の所定の電位を与える手段を有することを特徴とするものであり、
又、第２態様は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、メモリセルの絶縁耐圧を超えないように、接地電位以上でかつ前記選び出された行線と列線に実質的に印加される電圧を超えない範囲の所定の電位を与える手段を有することを特徴とするものであり、
又、第３態様は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、前記選び出された行線と列線のそれぞれの端部の電位の最高値を超えず、且つ、最低値を下まわらない範囲の所定の電位を与える手段を有することを特徴とするものである。
【００３５】
叉、第４態様は、
前記メモリセルには、記憶情報を記憶させる書き込み回路及び記憶情報を外部へ引き出す読みだし回路が接続されていることを特徴とするものである。
【００３６】
叉、第５態様は、
前記メモリセルは、前記絶縁膜中を流れるトンネル電流の磁気抵抗効果（ＴＭＲ）を用いた素子であることを特徴とするものであり、
叉、第６態様は、
前記選び出された行線と列線に流す所定の電流は、書き込み電流であり、前記所定の電流を流すことにより選び出された行線と列線の周囲には磁界が誘起され、前記行線と列線の交点にあるメモリセルは、前記誘起された磁界により「１」或いは「０」の２値の記憶を行うことを特徴とするものであり、
叉、第７態様は、
前記メモリセルは、第１および第２の強磁性薄膜と、前記第１および第２の磁性薄膜によって挟まれた絶縁膜よりなる少なくても３層膜の磁気抵抗素子により構成され、前記メモリセルは、外部磁場の大きさの変化により、前記第１、第２の強磁性薄膜の磁化の方向が平行、反平行に変化することによる前記絶縁膜中のトンネル電気抵抗の違いで、「１」或いは「０」の２値の記憶を行うことを特徴とするものである。
【００３７】
【発明の実施の形態】
本発明に係わる不揮発性記憶装置は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には接地電位以外の所定の電位を与える手段を有することを特長とするものである。
【００３８】
【実施例】
（第１の実施例）
以下に、本発明に係わる不揮発性記憶装置の第１の実施例について、図を参照して説明する。
【００３９】
図１は、本発明の第１の実施例を示したＭＲＡＭセルアレイを示した図、図２は、本発明の不揮発性記憶装置のブロック図である。
【００４０】
図において、Ｗ１〜Ｗｍは、メモリアレイのワード線を、Ｂ１〜Ｂｎは、ビット線を表す。Ｃ１１は、第１のワード線（Ｗ１）と第１のビット線（Ｂ１）の交点に設けられたメモリセル、同様に、Ｃｍｎは、第ｍ番目のワード線（Ｗｍ）と第ｎ番目のビット線（Ｂｎ）の交点に設けられたメモリセルを表す。
【００４１】
Ｖｗ１１〜Ｖｗｍ１は、それぞれ第１のビット線に沿った、Ｃ１１〜Ｃｍ１のセルに接続した位置での第１から第ｍ番目のワード線の電位を、また、Ｖｂ１１〜Ｖｂ１ｎは、それぞれ第１のワード線に沿った、Ｃ１１〜Ｃ１ｎのセルに接続した位置での第１から第ｎ番目のビット線の電位を表す。
【００４２】
図４（ｂ）に示す場合と同様に、本発明のＭＲＡＭメモリセルでも、データの書き込み時には、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）に所定の電流（それぞれ、書き込み電流Ｃ１、Ｃ２）を流すことにより、配線の周囲に誘起された磁場（それぞれ、磁場Ｍ１、Ｍ２）と、合成磁場Ｍ１２とを利用して、メモリセル中のデータ記憶層の磁区を一方向に揃える。
【００４３】
また、同じく上で述べた場合と反対の情報を記憶させるには、選択されたワード線（Ｗ１１２）及びビット線（Ｂ１５２）のうちの一方、例えばビット線（Ｂ１５２）の電流方向を前述した情報の書き込み時とは反転させれば、磁場Ｍ２の方向を１８０度変えることが出来る。この場合、合成磁場Ｍ１２は９０度変化するため、メモリセル中のデータ記憶層の磁区を強制的に反転させることが出来る。これにより、磁区の方向の変化がない固定層の磁区の方向との関係から、“平行”、“反平行”が実現される（図４（ｂ）参照）。
【００４４】
図１では、ワード線Ｗ１、ビット線Ｂ１が選択されていて書き込みが行われている。選択されたワード線（Ｗ１）を除く全てのワード線（Ｗ２〜Ｗｍ）と選択されたビット線（Ｂ１）を除く全てのビット線（Ｂ２〜Ｂｎ）は非選択である。
【００４５】
また、書き込み電流は、ワード線（Ｗ１）においては、メモリセルＣ１１の位置からＣ１ｎの方向へ、ビット線（Ｂ１）においては、メモリセルＣ１１の位置からＣｍ１の方向へ流れるとする。従って、書き込み電流に起因した電位降下による電位分布は、ワード線、ビット線それぞれにおいて、メモリセルＣ１１の位置からＣ１ｎの方向へ、メモリセルＣ１１の位置からＣｍ１の方向に向かって低下すｒことになる。
【００４６】
本発明の不揮発性記憶装置は、書き込み動作中において、選択されたワード線（図１のＷ１）を除く全てのワード線（図１のＷ２〜Ｗｍ）は、接地電位でなく、Ｖｗｉとし、更に、選択されたビット線（図１のＢ１）を除く全てのビット線（図１のＢ２〜Ｂｎ）は、接地電位でなく、Ｖｂｉとするように電位を印加する。
【００４７】
非選択ワード線の電位Ｖｗｉは、Ｖｗ１ｎ＜Ｖｗ１１の基で
（１） Ｖｗ１ｎ＜Ｖｗｉ＜Ｖｗ１１
又、非選択ビット線の所定の電位Ｖｂｉは、Ｖｂｍ１＜Ｖｂ１１の基で
（２） Ｖｂｍ１＜Ｖｂｉ＜Ｖｂ１１
さらに、Ｖｗｉ、Ｖｂｉとしては、
（３）Ｖｗ１１−Ｖｗｉ、Ｖｗｉ−Ｖｗ１ｎの大きい方がメモリセルの絶縁耐圧を超えないように、また、
（４）Ｖｂ１１−Ｖｂｉ、Ｖｂｉ−Ｖｂｍ１の大きい方がメモリセルの絶縁耐圧を超えない値に設定する。
【００４８】
このような方法を、例えば、銅（Ｃｕ）配線を用いて、従来例で用いた例について適用すると、ワード線、ビット線共に配線長比が２０００の場合の、４０ｍΩ／□×２０ｍＡ×２０００＝１．６Ｖにおいて、上述した（１）〜（４）を考慮して、Ｖｗｉ、Ｖｂｉとして、どちらも仮に０．８Ｖを設定すれば、メモリセルに印加される最大電圧は、１.６Ｖ−０．８Ｖ＝０．８Ｖとなり、メモリセルの絶縁耐圧１．２Ｖ〜１．５Ｖを超えることなく、配線長比２０００のメモリセルアレイを実現することが出来る。
（第２の実施例）
次に、本発明の第２の実施例について説明する。
【００４９】
上述した本発明の実施例においては、ワード線、ビット線方向の配線長比がほぼ同様な値を示す場合を例に挙げた。この場合、非選択ワード線の電位Ｖｗｉと非選択ビット線の所定の電位Ｖｂｉとを、同じ値に設定することが出来る。しかし、メモリセルの構造が、ワード線方向とビット線方向で長さが異なる場合や、メモリセルアレイの構成がワード線方向とビット線方向で長さが異なる場合には、メモリセルアレイのワード線方向とビット線方向で配線長比が大きく異なる場合もある。
【００５０】
この場合、非選択ワード線の電位Ｖｗｉと非選択ビット線の所定の電位Ｖｂｉとを、独立して設定することもできる。
【００５１】
第２の実施例では、独立に非選択ワード線の所定の電位Ｖｗｉと非選択ビット線の電位Ｖｂｉとを設定するため、第１の実施例と比較して、メモリセルアレイに印加する電位の種類が増え、制御する回路が複雑になるという欠点はあるが、様々な構成のメモリセルアレイに対応出来るという利点がある。
【００５２】
このように、本発明に係わる不揮発性記憶装置１００は、
第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイ２０を構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段２１、２２を有し、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には接地電位以外の所定の電位を与える手段２３、２４を有することを特長とするものである。
【００５３】
又、第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイ２０を構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段２１、２２を有し、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、接地電位以上でかつ前記選び出された行線と列線に実質的に印加される電圧を超えない範囲の所定の電位を与える手段２３、２４を有することを特徴とするものである。
【００５４】
そして、前記メモリセルには、記憶情報を記憶させる書き込み回路２５及び記憶情報を外部へ引き出す読み出し回路２６が接続されていることを特徴とするものである。
【００５５】
【発明の効果】
以上説明したように、従来書き込み時には、非選択のワード線やビット線には接地電位を与えることが多かったが、本発明によれば、各配線の電位分布を考慮した最大電位と最小電位の間の所定の電位を設定し、この電位を、メモリセルアレイ中の非選択のワード線とビット線に印加する。その結果、非選択のメモリセルに印加される電圧が小さくなり、絶縁膜に印加される電界が緩和され、メモリセルの絶縁破壊を少なくすることが可能になる。
【００５６】
さらに、従来はメモリセルアレイの規模において存在した制約を緩和でき、これにより、大容量のＭＲＡＭを実現できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すＭＲＡＭメモリセルアレイの摸式図である。
【図２】本発明の不揮発性記憶装置のブロック図である。
【図３】従来のＭＲＡＭセルの構造図及び記憶動作を示す説明図である。
【図４】従来のメモリセルアレイの構造図及び書き込み動作を説明する図である。
【図５】従来のＭＲＡＭメモリセルアレイを示す図である。
【符号の説明】
Ｗ１：選択ワード線
Ｗ２〜Ｗｍ：非選択ワード線
Ｂ１：選択ビット線
Ｂ２〜Ｂｎ：非選択ビット線
Ｃ１１、Ｃ２１、Ｃｍ１、Ｃ１２、Ｃ２２、Ｃｍ２、Ｃ１ｎ、Ｃ２ｎ、Ｃｍｎ：メモリセル
Ｖｗ１１、Ｖｗ２１、Ｖｗｍ１、Ｖｗ１ｎ、Ｖｗｍｎ：ワード線電位
Ｖｂ１１、Ｖｂ１２、Ｖｂｍ１、ＶＢｍ２、Ｖｂｍｎ：ビット線電位
１１；下層配線
１２；固定層
１３；絶縁層
１４；データ記憶層
１５；上層配線
Ｗ１１１、Ｗ１１３；下層配線（非選択ワード線）
Ｗ１１２；下層配線（選択ワード線）
Ｂ１５１；上層配線（非選択ビット線）
Ｂ１５２；上層配線（選択ビット線）
Ｃ１；ワード線の書き込み電流
Ｃ２；ビット線の書き込み電流
Ｍ１；ワード線周りの磁界
Ｍ２；ビット線周りの磁界
Ｍ１２；合成磁界
Claims (7)
- 第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線にはメモリセルの絶縁耐圧を超えないように、接地電位以外の所定の電位を与える手段を有することを特徴とする不揮発性記憶装置。
- 第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、メモリセルの絶縁耐圧を超えないように、接地電位以上でかつ前記選び出された行線と列線に実質的に印加される電圧を超えない範囲の所定の電位を与える手段を有することを特徴とする不揮発性記憶装置。
- 第１の方向に延在する複数の行線と、第１の方向と異なる第２の方向に延在する複数の列線とで配線マトリクスが構成され、前記複数の行線と複数の列線の交点にはメモリセルを有し、前記メモリセルを介して前記複数の行線と複数の列線は電気的に接続されてメモリセルアレイを構成し、前記メモリセルは、絶縁膜を間に挟んだ２層の強磁性薄膜より構成され、前記複数の行線と複数の列線の中から、それぞれ１本以上の行線と１本以上の列線を選択的に選び出す手段を有し、メモリセルの書込み動作時に、前記選び出された行線と列線には所定の電流を流し、前記選び出された行線と列線を除く行線と列線には、前記選び出された行線と列線のそれぞれの端部の電位の最高値を超えず、且つ、最低値を下まわらない範囲の所定の電位を与える手段を有することを特徴とする不揮発性記憶装置。
- 前記メモリセルには、記憶情報を記憶させる書き込み回路及び記憶情報を外部へ引き出す読みだし回路が接続されていることを特徴とする請求項１乃至３のいずれかに記載の不揮発性記憶装置。
- 前記メモリセルは、前記絶縁膜中を流れるトンネル電流の磁気抵抗効果（ＴＭＲ）を用いた素子であることを特徴とする請求項１乃至４のいずれかに記載の不揮発性記憶装置。
- 前記選び出された行線と列線に流す所定の電流は、書き込み電流であり、前記所定の電流を流すことにより選び出された行線と列線の周囲には磁界が誘起され、前記行線と列線の交点にあるメモリセルは、前記誘起された磁界により「１」或いは「０」の２値の記憶を行うことを特徴とする請求項１乃至５のいずれかに記載の不揮発性記憶装置。
- 前記メモリセルは、第１および第２の強磁性薄膜と、前記第１および第２の磁性薄膜によって挟まれた絶縁膜よりなる少なくても３層膜の磁気抵抗素子により構成され、前記メモリセルは、外部磁場の大きさの変化により、前記第１、第２の強磁性薄膜の磁化の方向が平行、反平行に変化することによる前記絶縁膜中のトンネル電気抵抗の違いで、「１」或いは「０」の２値の記憶を行うことを特徴とする請求項１乃至５のいずれかに記載の不揮発性記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000228971A JP3672803B2 (ja) | 2000-07-28 | 2000-07-28 | 不揮発性記憶装置 |
| US09/911,709 US6477077B2 (en) | 2000-07-28 | 2001-07-25 | Non-volatile memory device |
| KR1020010045457A KR20020010106A (ko) | 2000-07-28 | 2001-07-27 | 비휘발성메모리장치 |
| GB0118345A GB2368983B (en) | 2000-07-28 | 2001-07-27 | Non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000228971A JP3672803B2 (ja) | 2000-07-28 | 2000-07-28 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050173A JP2002050173A (ja) | 2002-02-15 |
| JP3672803B2 true JP3672803B2 (ja) | 2005-07-20 |
Family
ID=18722167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000228971A Expired - Fee Related JP3672803B2 (ja) | 2000-07-28 | 2000-07-28 | 不揮発性記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6477077B2 (ja) |
| JP (1) | JP3672803B2 (ja) |
| KR (1) | KR20020010106A (ja) |
| GB (1) | GB2368983B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001072298A1 (en) * | 2000-03-27 | 2001-10-04 | The General Hospital Corporation | Treatments for immune-mediated ear disorders |
| US6981196B2 (en) * | 2001-07-25 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Data storage method for use in a magnetoresistive solid-state storage device |
| JP3812498B2 (ja) * | 2001-12-28 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
| US6831854B2 (en) * | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
| JP3766380B2 (ja) * | 2002-12-25 | 2006-04-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
| US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
| US7505321B2 (en) | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
| US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
| US6822903B2 (en) * | 2003-03-31 | 2004-11-23 | Matrix Semiconductor, Inc. | Apparatus and method for disturb-free programming of passive element memory cells |
| US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
| US7233024B2 (en) * | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
| US6784091B1 (en) | 2003-06-05 | 2004-08-31 | International Business Machines Corporation | Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices |
| US7027319B2 (en) * | 2003-06-19 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Retrieving data stored in a magnetic integrated memory |
| US7009278B2 (en) * | 2003-11-24 | 2006-03-07 | Sharp Laboratories Of America, Inc. | 3d rram |
| US7023739B2 (en) * | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
| US7221588B2 (en) * | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
| US20050128807A1 (en) * | 2003-12-05 | 2005-06-16 | En-Hsing Chen | Nand memory array incorporating multiple series selection devices and method for operation of same |
| US7038941B2 (en) * | 2003-12-19 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Magnetic memory storage device |
| US7142471B2 (en) * | 2005-03-31 | 2006-11-28 | Sandisk 3D Llc | Method and apparatus for incorporating block redundancy in a memory array |
| US7054219B1 (en) | 2005-03-31 | 2006-05-30 | Matrix Semiconductor, Inc. | Transistor layout configuration for tight-pitched memory array lines |
| US7359279B2 (en) * | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
| US7272052B2 (en) * | 2005-03-31 | 2007-09-18 | Sandisk 3D Llc | Decoding circuit for non-binary groups of memory line drivers |
| US7420832B1 (en) * | 2007-04-30 | 2008-09-02 | International Business Machines Corporation | Array split across three-dimensional interconnected chips |
| US8934293B1 (en) * | 2010-06-29 | 2015-01-13 | Contour Semiconductor, Inc. | Means and method for operating a resistive array |
| CN113517312B (zh) * | 2021-04-14 | 2022-09-06 | 长江先进存储产业创新中心有限责任公司 | 三维存储器及其制作方法 |
| CN113299683B (zh) * | 2021-04-14 | 2022-09-06 | 长江先进存储产业创新中心有限责任公司 | 三维存储器及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5748519A (en) | 1996-12-13 | 1998-05-05 | Motorola, Inc. | Method of selecting a memory cell in a magnetic random access memory device |
| US5838608A (en) | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
| US5991193A (en) | 1997-12-02 | 1999-11-23 | International Business Machines Corporation | Voltage biasing for magnetic ram with magnetic tunnel memory cells |
| US6269018B1 (en) * | 2000-04-13 | 2001-07-31 | International Business Machines Corporation | Magnetic random access memory using current through MTJ write mechanism |
| US6324093B1 (en) * | 2000-09-15 | 2001-11-27 | Hewlett-Packard Company | Write-once thin-film memory |
-
2000
- 2000-07-28 JP JP2000228971A patent/JP3672803B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-25 US US09/911,709 patent/US6477077B2/en not_active Expired - Lifetime
- 2001-07-27 KR KR1020010045457A patent/KR20020010106A/ko not_active Application Discontinuation
- 2001-07-27 GB GB0118345A patent/GB2368983B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2368983A (en) | 2002-05-15 |
| GB2368983B (en) | 2002-11-20 |
| US20020012267A1 (en) | 2002-01-31 |
| JP2002050173A (ja) | 2002-02-15 |
| GB0118345D0 (en) | 2001-09-19 |
| US6477077B2 (en) | 2002-11-05 |
| KR20020010106A (ko) | 2002-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3672803B2 (ja) | 不揮発性記憶装置 | |
| EP1593126B1 (en) | Mram architecture for low power consumption and high selectivity | |
| JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
| JP5181672B2 (ja) | 磁気ランダムアクセスメモリ | |
| US7411815B2 (en) | Memory write circuit | |
| US6781910B2 (en) | Small area magnetic memory devices | |
| KR100893852B1 (ko) | 자기 메모리 셀 | |
| CN100466093C (zh) | 具有双隧道结的磁电阻存储器件 | |
| JP2002025245A (ja) | 不揮発性半導体記憶装置及び情報記録方法 | |
| US7095648B2 (en) | Magnetoresistive memory cell array and MRAM memory comprising such array | |
| EP1509922B1 (en) | Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference | |
| JP4342416B2 (ja) | 電流を伝える基準層線を有する磁気メモリセル、及び、磁気メモリセルの状態をセンシングする方法 | |
| US7075818B2 (en) | Magnetic random access memory with stacked memory layers having access lines for writing and reading | |
| US20030169620A1 (en) | Synthetic ferrimagnet reference layer for a magnetic storage device | |
| JP5387908B2 (ja) | 磁性体装置及び磁気ランダムアクセスメモリ | |
| US7787289B2 (en) | MRAM design with local write conductors of reduced cross-sectional area | |
| US6747335B1 (en) | Magnetic memory cell | |
| JP4068337B2 (ja) | 磁気ランダムアクセスメモリ | |
| US8675399B2 (en) | Magnetic unit and magnetic storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |