KR20020010106A - 비휘발성메모리장치 - Google Patents

비휘발성메모리장치 Download PDF

Info

Publication number
KR20020010106A
KR20020010106A KR1020010045457A KR20010045457A KR20020010106A KR 20020010106 A KR20020010106 A KR 20020010106A KR 1020010045457 A KR1020010045457 A KR 1020010045457A KR 20010045457 A KR20010045457 A KR 20010045457A KR 20020010106 A KR20020010106 A KR 20020010106A
Authority
KR
South Korea
Prior art keywords
lines
column
row
potential
column lines
Prior art date
Application number
KR1020010045457A
Other languages
English (en)
Inventor
오카자와다케시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20020010106A publication Critical patent/KR20020010106A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

비휘발성메모리장치는 제1방향으로 연장되는 복수의 행라인들 및 제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 복수의 행라인들 및 복수의 열라인들, 배선매트릭스의 복수의 열라인들과 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들, 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 선택된 행라인들 및 열라인들 이외의 행라인들 및 열라인들에 접지전위가 아닌 소정의 전위를 인가하기 위한 전위인가수단을 가진다.

Description

비휘발성메모리장치{Non-volatile memory device}
본 발명은 전기적으로 재기록할 수 있는 비휘발성메모리장치, 특히 강자성박막으로 구성된 자기저항소자에 의해 형성된 기억소자인 비휘발성메모리장치에 관한 것이다.
전기적으로 재기록할 수 있는 비휘발성메모리장치들 중에서, 기억소자가 강자성박막으로 구성된 자기저항소자에 의해 형성되는 메모리장치를 자성RAM 또는 MRAM으로 지칭한다.
도 3a 및 도 3b는 종래의 MRAM장치의 구조 및 동작을 나타낸다.
도 3a에서 보여지는 대로, 종래의 MRAM장치는 하위연결배선(interconnect)층(11)상에 형성된 대략 20㎚의 강자성막으로 구성된 자화고정층(12), 대략 20㎚의 강자성막으로 구성된 데이터기억층(14), 자화고정층(12) 및 데이터기억층(14)사이에 개재되는 대략 1.5㎚의 두께를 가지는 절연층(13), 및 데이터기억층(14)상에 형성되는 상위연결배선층(15)으로 구성된다.
도 3b는 도 3a에서 보여지는 메모리셀의 판독동작을 나타낸다.
자화고정층(12)의 자화방향이 고정되고, 데이터기억층(14)의 자화방향이 기억된 정보에 의존해서 변하는 자기박막으로 형성된 메모리장치에서, 기억동작은 하위연결배선층(11) 및 상위연결배선층(15)사이를 흐르는 터널전류의 차이를 검출하여 실행된다. 즉, 자화고정층(12) 및 데이터기억층(14)의 자화방향들이 상호평행(데이터"0"에 대응)한 상태 및 상호반평행(데이터"1"에 대응)한 상태간에는, 절연층(13)저항값에서의 10% 내지 40%정도의 변동이 있으며, 이것은 TMR(tunnel magnetoresistive)효과로서 공지되며 기억을 실행하기 위해 이용된다. 실제로, 데이터기억층(14)의 자화방향을 변화시키는 외부자기장을 이용하여 이진기억(binary storage)을 실행한다.
위에서 언급된 조건들이 실행된다면, 상위연결배선층 및 하위연결배선층사이에 소정의 전위를 인가하여, 하위연결배선층(11)으로부터 자화고정층(12), 절연층(13) 및 데이터기억층(14)을 거쳐 상위연결배선층(15)으로 터널전류가 흐르게 되어 데이터의 판독이 이루어질 수 있다. 즉, TMR효과에 의해, 저항값은 절연층이 중간에 위치하는 두 개의 강자성층들의 자화방향들이 평행 또는 반평행인지의 여부에 따라서 변하고, 저장된 정보의 판독은 전류변화를 검출하여 이루어진다.
위의 설명은 종래의 GMR(giant magnetoresistive)효과에 비교해서 외부로 데이터를 유도하기 위한 판독전극들의 형성을 단순화한, 소위 TMR효과이며, 고밀도MRAM을 형성할 때 장점이 있다.
도 4a는 도 3에서 보여지는 메모리셀들을 어레이로 배열한 실제 MRAM을 보여준다.
이런 MRAM에서, 워드라인들(word lines)로서 작용하는 복수의 하위연결배선들, 및 복수의 하위연결배선들과는 다른 방향으로 배열되어 비트라인들로서 작용하는 복수의 상위연결배선들이 있다. 위에서 언급된 메모리셀들은 이런 매트릭스의 교차점들에 위치한다. MRAM의 임의의 셀은 워드라인 및 비트라인에 의해 선택되고, 워드라인 및 비트라인간의 터널전류를 검출하여 저장된 정보를 외부로 끌어낼 수 있도록 한다.
종래의 이런 형태의 메모리의 예는 예를 들어, 일본공개특허공보 제2000-82791호에 개시되어 있다. 공보에서 설명한 구성에서, 하위연결배선 및 상위연결배선사이에서 형성된 MTJ(magnetic tunnel junction)소자에서의 터널전류의 변화가 검출되어져 저장된 정보를 끌어낼 수 있도록 한다.
이런 방법에서, TMR효과를 이용하는 MRAM은 일반적으로 적어도 세 개의 층들을 가진 자기저항소자로 구성되는 구조, 즉 사이에 절연막을 가진 두 개의 강자성박막들을 가지며, 두 개의 강자성박막들의 자화방향을 평행 또는 반평행중의 어느한 방향으로 되게 하기 위해 사용되는 외부자기장의 크기변화는 절연막의 터널전류를 변화시키고, 따라서 데이터"1" 또는 데이터"0"을 기억할 수 있다.
도 4b에서는 어레이형태로 배열된 도 3에서의 메모리셀들을 가지는 실제 MRAM의 기록동작을 보여준다.
종래의 MRAM메모리셀들에서, 데이터를 기록할 때, 기록전류들(C1 및 C2)은 선택된 워드라인(W112) 및 비트라인(B152)에 개별적으로 흐르게 되고, 연결배선들로 에워싸인 영역에서 유도되는 자기장들(M1 및 M2) 및 조합된 자기장(M12)은 메모리셀내의 데이터기억층의 자구들(magnetic domains)을 한 방향으로 배열시키는 데 사용된다.
위의 경우와는 반대되는 정보를 저장하기 위해서, 선택된 워드라인(W112) 및 비트라인(B152)중의 하나, 예를 들어 비트라인(B152)의 전류방향이 위에서 설명한 정보를 저장할 때의 방향에 반대되는 방향으로 바뀐다면, 자기장(M2)의 방향은 180°정도 변할 수 있다. 조합된 자기장(M12)이 90°정도 변하는 결과 때문에, 메모리셀내의 데이터기억층의 자구방향은 강제적으로 반전된다. 이런 방법에서, 자구의 방향이 외부자기장에 의해 변하지 않는, 고정층의 자구방향에 대하여 자구의 방향을 확립할 수 있다.
종래의 MRAM메모리셀에서, 데이터를 기록할 때 소정의 전류가 워드라인 및 비트라인으로 흐르도록 하여, 연결배선들에 의해 둘러싸인 영역에서 유도되는 자기장은 메모리셀의 데이터기억층의 자구방향을 강제로 반전시키는데 사용되고, 자구방향의 이런 강제적인 반전을 발생시키기 위해서는 일반적으로 10㎃내지 20㎃의 전류(기록전류)가 필요하다.
MRAM과 같은 반도체장치들을 제조하기 위한 기술에서, 워드라인 및 비트라인을 위해서 각 재료의 전기저항이 약 단위면적당 100mΩ(100mΩ/?)인 알루미늄 및 약 단위면적당 40mΩ(40mΩ/?)인 구리를 사용하는 것이 일반적이고 보편적이다.
이런 재료들을 사용할 때, 기록전류에 의한 연결배선의 전압강하는 이하 구리연결배선의 경우에 관해서 표시한다.
40mΩ/? ×(10㎃ 내지 20㎃)×연결배선길이비율
위의 경우에서, 연결배선길이비율은 연결배선길이를 연결배선폭으로 나눈 비율이다. 예를 들어, 연결배선길이비율이 2000인 경우에, 전압강하는 40mΩ/? ×(10㎃ 내지 20㎃)×2000 = 0.8 내지 1.6V 이다.
위의 경우는 1.6V의 최대전위차가 연결배선들(워드라인 및 비트라인)의 양단에서 발생한다는 것을 의미한다. 예를 들어, 한쪽 단이 접지전위라면, 만약 반대쪽 단이 1.6V로 되지 않게 되면 위에서 설명한 기록전류는 흐르지 않는다.
이런 경우에 발생하는 문제점은 첨부도면들의 도 5를 참조하여 이하에서 설명한다.
도 5는 MRAM의 메모리셀어레이의 대략적인 도면이다.
도 5에서, W1 내지 Wm은 어레이의 워드라인들이고, B1 내지 Bn은 어레이의 비트라인들이다. C11은 제1워드라인(W1)과 제1비트라인(B1)의 교차점에 구비되는 메모리셀이고, 같은 방법으로 Cmn은 m번째 워드라인(Wm)과 n번째 비트라인(Bn)의 교차점에 구비되는 메모리셀을 나타낸다.
Vw11 내지 Vwm1은 제1비트라인(B1)을 따라 메모리셀들(C11 내지 Cm1)과 접속된 워드라인들의 제1 내지 제m번째 워드라인들의 전위들을 나타내고, Vb11 내지 Vb1n은 제1워드라인(W1)을 따라 메모리셀들(C11 내지 C1n)과 접속된 비트라인들의 제1 내지 제n번째 비트라인들의 전위들을 나타낸다.
위의 비트라인 및 워드라인간의 전위차는 각 메모리셀들에 인가된다. 예를 들어, m번째 워드라인 및 n번째 비트라인의 교차점에 있는 메모리셀(Cmn)에는 Vbmn-Vwmn의 전위차가 인가된다.
기록을 실행할 때, 위에서 설명한 전위차가 각 메모리셀에 인가되고, 종래에는 소정의 전류가 선택된 비트라인 및 워드라인으로 흐르도록 초래할 때, 선택되지 않은 비트라인들 및 워드라인들에 접지전위를 인가하는 것이 보편적이다.
하지만, 예를 들어 제1워드라인(W1) 및 제1비트라인(B1)을 선택하고 다른 워드라인들 및 비트라인들은 선택하지 않은 경우에, Vb12-Vw12의 전위가 선택되지 않은 비트라인(B2) 및 선택된 워드라인(W1)에 접속된 선택되지 않은 메모리셀(C12)에 인가된다.
이런 경우에, 워드라인의 전위는 약 1.6V이고, 선택되지 않은 비트라인의 전위가 접지전위로 되도록 비트라인은 선택되지 않게 되며, 따라서 위에서 설명한 대로 메모리셀에 약 1.6V의 전위차가 발생한다.
도 3a에서 보여지는 대로, 두께가 약 1.5㎚의 절연막(13)이 하위연결배선층(11)상에 형성된 자화고정층(12) 및 데이터기억층(14)사이에 구비되고, 절연내압은 약 1.2 내지 1.5V정도이다.
따라서, 위에서 설명한 대로 데이터가 기록될 때, 약 1.6V의 전위차가 선택되지 않은 메모리셀들에 인가되고, 따라서 선택되지 않은 메모리셀에 인가되는 전위차가 절연내압을 초과하면 이것은 절연막의 파괴를 초래한다.
종래에는, 위에서 언급된 문제점을 피하기 위해 연결배선저항값에 대한 상한값을 제공하거나, 메모리어레이의 규모를 제한하는 것과 같은 대책들을 취하여, 인가된 전압이 절연내압을 초과하지 않게 한다.
하지만, MRAM의 메모리용량이 커짐에 따라 메모리어레이의 규모는 필연적으로 커져, 이런 문제점은 더욱 심각해진다.
MRAM의 다른 형태는 일본공개특허공보 제10-247381호에 공지되어 있고, 구체적으로 판독처리에서의 고속동작을 가능하게 하지만 이런 공보는 위에서 언급된 문제점을 해결하지는 못한다.
따라서, 본 발명의 목적은 위에서 설명한 종래기술의 단점들을 개선하는 것이며, 구체적으로 메모리셀들의 자기저항소자들의 절연파괴를 제거하고 큰 용량메모리어레이를 달성할 수 있는 자기저항소자들로 구성된 새로운 비휘발성메모리장치를 제공하는 것이다.
도 1은 본 발명의 실시예를 나타내는 MRAM메모리셀어레이의 개략도;
도 2는 본 발명에 따른 비휘발성메모리장치의 블록도;
도 3a는 종래의 MRAM의 구조를 나타내는 도면;
도 3b는 도 3a에서 보여지는 종래의 MRAM의 동작을 나타내는 도면;
도 4a는 종래의 MRAM의 종래기술의 메모리셀어레이의 구조를 나타내는 도면;
도 4b는 도 4a에서 보여지는 종래의 MRAM의 기록동작을 나타내는 도면; 및
도 5는 종래의 MRAM메모리셀어레이를 나타내는 도면.
위에서 언급된 목적을 달성하기 위해서, 본 발명은 이하의 기본적인 기술구성을 적용한다.
구체적으로, 본 발명의 제1일면은 제1방향으로 연장되는 복수의 행라인들 및제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 복수의 행라인들 및 복수의 열라인들, 배선매트릭스의 복수의 열라인들과 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들, 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 선택된 행라인들 및 열라인들 이외의 행라인들 및 열라인들에 접지전위가 아닌 소정의 전위를 인가하기 위한 전위인가수단을 포함하는 비휘발성메모리장치이다.
본 발명의 제2일면은 제1방향으로 연장되는 복수의 행라인들 및 제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 복수의 행라인들 및 복수의 열라인들, 배선매트릭스의 복수의 열라인들과 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들, 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 선택된 행라인들 및 열라인들 이외의 행라인들 및 열라인들에 접지전위이외의 소정의 전위를 인가하고 선택된 메모리셀에 인가되는 전압이 실제로 초과되지 않게 하기 위한 전위인가수단을 포함하는 비휘발성메모리장치이다.
본 발명의 제3일면은 제1방향으로 연장되는 복수의 행라인들 및 제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 복수의행라인들 및 복수의 열라인들, 배선매트릭스의 복수의 열라인들과 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들, 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 선택된 행라인들 및 열라인들 이외의 행라인들 및 열라인들에 접지전위가 아닌 소정의 전위를 인가하기 위한 전위인가수단을 포함하며, 소정의 전위는 선택된 행라인들 및 열라인들의 단부부분들에서의 전위의 최대값을 초과하지 않고 최소값보다 낮지 않은 비휘발성메모리장치이다.
본 발명의 제4일면에서, 전위인가수단은 선택되지 않은 행라인들에 제1전압을 인가하기 위한 제1전원공급수단, 및 선택되지 않은 열라인들에 제1전압과는 다른 제2전압을 인가하기 위한 제2전원공급수단을 더 포함한다.
본 발명에 따른 비휘발성메모리장치의 실시예들이 관련된 첨부도면들을 참조하여 이하 자세하게 설명한다.
[제1실시예]
도 1에서는 본 발명의 제1실시예의 MRAM메모리셀어레이를 보여주고, 도 2는 본 발명에 따른 비휘발성메모리장치의 블록도이다.
이런 도면들에서 보여지는 어레이에서, W1 내지 Wm은 메모리어레이의 워드라인들이고, B1 내지 Bn은 비트라인들이다. C11은 제1워드라인(W1)과 제1비트라인(B1)의 교차점에 구비되는 메모리셀이고, 유사하게 Cmn은 m번째 워드라인(Wm)과 n번째 비트라인(Bn)의 교차점에 구비되는 메모리셀을 나타낸다.
Vw11 내지 Vwm1은 제1비트라인(B1)을 따라 메모리셀들(C11 내지 Cm1)과 접속된 제1 내지 제m번째 워드라인들의 각 전위들을 나타내고, Vb11 내지 Vb1n은 제1워드라인(W1)을 따라 메모리셀들(C11 내지 C1n)과 접속된 제1 내지 제n번째 비트라인들의 각 전위들을 나타낸다.
도 4b에서 보여지는 경우와 비슷하게, 본 발명에 따른 MRAM메모리셀에 데이터를 기록할 때, 소정의 전류들(개별적으로 기록전류들(C1 및 C2))은 선택된 워드라인(W112) 및 비트라인(B152)에 흐르게 되고, 연결배선들로 에워싸인 영역에서 유도되는 자기장들(개별적으로, 자기장들(M1 및 M2)) 및 조합된 자기장(M12)은 메모리셀의 데이터기억층의 자구들의 자화들을 동일방향으로 배열하는 데 사용된다.
유사하게, 위에서와는 반대되는 정보를 기억하기 위해서, 선택된 워드라인(W112) 및 비트라인(B152)중의 어느 하나의 전류방향, 예를 들어 비트라인(B152)의 전류방향이 위에서 설명한 정보를 저장할 때의 방향에 반대되는 방향으로 바뀐다면, 자기장(M2)의 방향은 180°정도 변할 수 있다. 이런 경우에, 조합된 자기장(M12)이 90°정도 변하므로, 메모리셀안의 데이터기억층의 자구방향은 강제적으로 반전된다. 이런 방법에서, 자구의 방향이 외부자기장에 변하지 않는 고정층의 자구방향에 관하여 자구의 방향을 확립할 수 있다(도 4b를 참조).
도 1에서 기록은 선택된 워드라인(W1) 및 비트라인(B1)을 이용하여 실행된다. 선택되지 않은 모든 워드라인들(W2 내지 Wm) 및 선택되지 않은 모든 비트라인들(B2 내지 Bn)은 선택되지 않은 상태로 남겨진다.
워드라인(W1)의 기록전류는 메모리셀(C11)로부터 메모리셀(C1n)로 흐르고, 비트라인(B1)의 기록전류는 메모리셀(C11)로부터 메모리셀(Cm1)로 흐른다. 따라서, 기록전류에 기인한 전위강하에 의해 초래되는 워드라인(W1) 및 비트라인(B1)의 전위분포들은 메모리셀(C11)로부터 메모리셀(C1n)로 감소되는 전위, 및 메모리셀(C11)로부터 메모리셀(Cm1)로 감소되는 전위 등이 있다.
본 발명에 따른 비휘발성메모리장치에서 기록동작이 실행되는 동안, 전위(Vwi)는 선택된 워드라인이외의 워드라인들(즉, 도 1에서의 W2 내지 Wm)에 인가되고, 전위(Vbi)는 선택된 비트라인이외의 비트라인들(즉, 도 1에서의 B2 내지 Bn)에 인가된다.
(1)Vw1n〈Vw11에 기반으로, 선택되지 않은 워드라인전위(Vwi)는 Vw1n〈Vwi〈Vw11이다.
(2)Vbm1〈Vb11에 기반으로, 선택되지 않은 비트라인전위(Vbi)는 Vbm1〈Vbi〈Vb11이다.
(3)(Vw11-Vwi) 및 (Vwi-Vw1n)중의 큰 값은 메모리셀의 절연내압을 초과하지 않는 값으로 설정된다.
(4)(Vb11-Vbi) 및 (Vbi-Vbm1)중의 큰 값은 메모리셀의 절연내압을 초과하지 않는 값으로 설정된다.
만약 이런 방법이 예를 들어, 워드라인들 및 비트라인들의 모두에서 연결배선길이비율이 2000인 구리연결배선들을 사용하는 종래의 예에 적용된다면, 전위강하는 40mΩ/?×20㎃×2000 = 1.6V 이다.
위에서 언급된 (1) 내지 (4)를 고려하여, Vwi 및 Vbi 모두가 0.8V로 설정된다면, 메모리셀에 인가되는 최대전압은 0.8V(= 1.6V - 0.8V)이며, 1.2V 내지 1.5V의 절연내압을 초과함이 없이 2000의 연결배선길이비율을 가지는 메모리셀어레이를 달성할 수 있다.
[제2실시예]
본 발명의 제2실시예는 이하에서 설명한다.
위에서 설명한 본 발명의 실시예에서, 설명한 예는 워드라인들 및 비트라인들의 연결배선길이비율들이 실제로 동일한 예이다. 이런 경우에, 선택되지 않은 워드라인들의 전위(Vwi) 및 선택되지 않은 비트라인들의 전위(Vbi)는 동일한 값으로 설정될 수 있다.
하지만, 만약 워드라인 및 비트라인의 길이들이 서로 다른 메모리셀구조라면, 또는 만약 워드라인 및 비트라인의 길이들이 다른 메모리셀어레이의 구성이라면, 메모리셀어레이의 비트라인방향 및 워드라인방향으로의 연결배선길이비율에서 크게 차이가 나는 경우들이 생긴다.
이런 경우에, 선택되지 않은 워드라인들의 전위(Vwi) 및 선택되지 않은 비트라인들의 전위(Vbi)는 개별적으로 설정될 수 있다.
제2실시예에서, 선택되지 않은 워드라인들의 전위(Vwi) 및 선택되지 않은 비트라인들의 전위(Vbi)는 개별적으로 설정되어, 제1실시예와 비교해서 메모리셀어레이에 인가되는 상이한 전위들의 개수는 증가하고, 그 결과로 제어회로의 복잡함이 증가하는 단점이 있다. 하지만 다양한 구성들을 가지는 메모리셀어레이를 수용시킬수 있는 장점이 있다.
위에서 자세하게 설명한 대로, 종래의 MRAM에서 기록을 실행할 때 선택되지 않은 워드라인들 및 선택되지 않은 비트라인들에 접지전위를 인가하는 것은 보편적이다. 본 발명에 따르면, 연결배선들의 전위분포에서 최대 및 최소전위들사이의 소정의 전위가 메모리셀어레이의 선택되지 않은 워드라인들 및 선택되지 않은 비트라인들에 인가된다. 결과적으로, 선택되지 않은 메모리셀들에 인가되는 전압을 낮출 수 있고 절연막에 가해지는 전기장의 완화가 이루어져, 메모리셀들의 절연파괴를 제거할 수 있다.
부가적으로, 본 발명으로 종래의 메모리셀어레이의 규모에 대한 제약들을 완화시킬 수 있고, 따라서 대용량MRAM을 획득할 수 있다.

Claims (4)

  1. 비휘발성메모리장치에 있어서,
    제1방향으로 연장되는 복수의 행라인들 및 상기 제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 상기 복수의 열라인들 및 상기 복수의 행라인들,
    상기 배선매트릭스의 상기 복수의 열라인들 및 상기 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막들 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들,
    상기 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 상기 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및
    상기 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 상기 선택된 행라인들 및 열라인들 이외의 상기 행라인들 및 열라인들에 접지전위가 아닌 소정의 전위를 인가하기 위한 전위인가수단을 포함하는 비휘발성메모리장치.
  2. 비휘발성메모리장치에 있어서,
    제1방향으로 연장되는 복수의 행라인들 및 상기 제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 상기 복수의 열라인들 및 상기 복수의 행라인들,
    상기 배선매트릭스의 상기 복수의 열라인들 및 상기 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막들 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들,
    상기 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 상기 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및
    상기 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 상기 선택된 행라인들 및 열라인들 이외의 상기 행라인들 및 열라인들에 접지전위가 아닌 소정의 전위를 인가하고, 실질적으로 상기 선택된 행라인들 및 열라인들에 인가되는 전압이 초과되지 않게 하기 위한 전위인가수단을 포함하는 비휘발성메모리장치.
  3. 비휘발성메모리장치에 있어서,
    제1방향으로 연장되는 복수의 행라인들 및 상기 제1방향과는 다른 제2방향으로 연장되는 복수의 열라인들로서, 배선매트릭스를 형성하는 상기 복수의 열라인들 및 상기 복수의 행라인들,
    상기 배선매트릭스의 상기 복수의 열라인들 및 상기 복수의 행라인들의 교차점들에 위치하며, 각 메모리셀이 두 개의 강자성박막들 및 그 사이의 절연막으로 이루어진 복수의 메모리셀들,
    상기 복수의 행라인들로부터 적어도 하나의 행라인을 선택하고 상기 복수의 열라인들로부터 적어도 하나의 열라인을 선택하기 위한 배선선택수단, 및
    상기 선택된 행라인들 및 열라인들에 소정의 전류를 흐르게 하고 상기 선택된 행라인들 및 열라인들 이외의 상기 행라인들 및 열라인들에 접지전위가 아닌 소정의 전위를 인가하기 위한 전위인가수단을 포함하며, 상기 소정의 전위는 상기 선택된 행라인들 및 열라인들의 단부부분들에서의 전위의 최소값보다 낮지 않고 최대값을 초과하지 않는 비휘발성메모리장치.
  4. 제1항에 있어서, 상기 전위인가수단은 상기 선택되지 않은 행라인들에 제1전압을 인가하기 위한 제1전원공급수단, 및 상기 선택되지 않은 열라인들에 상기 제1전압과는 다른 제2전압을 인가하기 위한 제2전원공급수단을 더 포함하는 비휘발성메모리장치.
KR1020010045457A 2000-07-28 2001-07-27 비휘발성메모리장치 KR20020010106A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000228971A JP3672803B2 (ja) 2000-07-28 2000-07-28 不揮発性記憶装置
JPJP-P-2000-00228971 2000-07-28

Publications (1)

Publication Number Publication Date
KR20020010106A true KR20020010106A (ko) 2002-02-02

Family

ID=18722167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045457A KR20020010106A (ko) 2000-07-28 2001-07-27 비휘발성메모리장치

Country Status (4)

Country Link
US (1) US6477077B2 (ko)
JP (1) JP3672803B2 (ko)
KR (1) KR20020010106A (ko)
GB (1) GB2368983B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001072298A1 (en) * 2000-03-27 2001-10-04 The General Hospital Corporation Treatments for immune-mediated ear disorders
US6981196B2 (en) * 2001-07-25 2005-12-27 Hewlett-Packard Development Company, L.P. Data storage method for use in a magnetoresistive solid-state storage device
JP3812498B2 (ja) * 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US7505321B2 (en) 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7233024B2 (en) 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
US6784091B1 (en) 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
US7023739B2 (en) * 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US20050128807A1 (en) * 2003-12-05 2005-06-16 En-Hsing Chen Nand memory array incorporating multiple series selection devices and method for operation of same
US7221588B2 (en) * 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US7038941B2 (en) * 2003-12-19 2006-05-02 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
US7272052B2 (en) * 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
US7142471B2 (en) * 2005-03-31 2006-11-28 Sandisk 3D Llc Method and apparatus for incorporating block redundancy in a memory array
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7420832B1 (en) * 2007-04-30 2008-09-02 International Business Machines Corporation Array split across three-dimensional interconnected chips
US8934293B1 (en) * 2010-06-29 2015-01-13 Contour Semiconductor, Inc. Means and method for operating a resistive array
CN113299683B (zh) * 2021-04-14 2022-09-06 长江先进存储产业创新中心有限责任公司 三维存储器及其制作方法
CN113517312B (zh) * 2021-04-14 2022-09-06 长江先进存储产业创新中心有限责任公司 三维存储器及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5748519A (en) 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory

Also Published As

Publication number Publication date
GB2368983A (en) 2002-05-15
JP2002050173A (ja) 2002-02-15
GB2368983B (en) 2002-11-20
US6477077B2 (en) 2002-11-05
GB0118345D0 (en) 2001-09-19
US20020012267A1 (en) 2002-01-31
JP3672803B2 (ja) 2005-07-20

Similar Documents

Publication Publication Date Title
KR20020010106A (ko) 비휘발성메모리장치
US6781910B2 (en) Small area magnetic memory devices
US7411815B2 (en) Memory write circuit
EP1593126B1 (en) Mram architecture for low power consumption and high selectivity
JP4987616B2 (ja) 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
US7046547B2 (en) Magnetic non-volatile memory coil layout architecture and process integration scheme
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
EP1509922B1 (en) Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
EP1568040B1 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US7187580B2 (en) Magnetic memory with structure providing reduced coercivity
KR20050085158A (ko) 자기 저항 메모리 셀 어레이, 그의 기록 방법과 제조 방법및 비휘발성 메모리
DE102004022573A1 (de) Magnetische Speicherzellenstruktur
KR100542743B1 (ko) 자기 랜덤 엑세스 메모리
US7796421B2 (en) Programmable magnetic read only memory (MROM)
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area
EP1573744B1 (en) Current re-routing scheme for serial-programmed mram
US8675399B2 (en) Magnetic unit and magnetic storage device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application