-
Die
vorliegende Erfindung bezieht sich auf das Gebiet der Speichererfassungsverstärker, z.
B. Hochdichte-Speichererfassungsverstärker, die eine gesteuerte Erfassungsspannung
und eine Mehrzahl von resistiven Elementen aufweisen, die einen
Referenzstrom liefern.
-
Bei
einem Direktzugriffsspeicherarray (RAM-Array; RAM = random access
memory) wird ein Verstärker
verwendet, um den Zustand einer adressierten Speicherzelle zu erfassen
und ein Signal, das den erfassten Zustand darstellt, zu dem Ausgang
des Arrays zu liefern. Dieser Erfassungsverstärker nimmt unterschiedliche
Formen an, abhängig von
dem Typ des RAM-Arrays. Bei einem statischen Direktzugriffsspeicher-Array (SRAM-Array)
oder einem dynamischen Direktzugriffsspeicher-Array (DRAM-Array)
ist der Speicher häufig
flüchtig,
d. h. hält
die Daten nicht, wenn das Array abgeschaltet wird. Solche Speicher
sind häufig
komplex und benötigen
eine komplexe Erfassungsschaltungsanordnung, wie z. B. Lenk- (Decodier-)
Schaltungen und getaktete Strommodenverstärker.
-
Im
Gegensatz dazu verwendet ein nicht-flüchtiges Speicher-Array, wie z. B.
ein Kreuzpunkt-Array, sehr einfache kompakte Speicherzellen, wie
z. B. den Kreuzpunkt-Typ, der sich mit Langzeitbeibehaltung, hoher
Dichte und schnellem Zugriff beschäftigt. Ein nicht-flüchtiges
Array kann ein einmal-beschreibbarer Typ mit einer Sicherung oder
einer Anti-Sicherung an jeder Kreuzpunktzelle sein, oder eine Mehrfach-Lese-/Schreib-Vielzahl,
wie z. B. ein magnetisches Direktzugriffsspeicher-Array (MRAM-Array)
mit magnetischen Kreuzpunktzellen, die jeweils in der Lage sind,
zwischen zwei oder mehr Zuständen
zu wechseln.
-
Ein
Hauptproblem bei solchen resistiven Hochdichte-Speicher-Arrays ist der Bedarf, die
ausgewählte
Speicher zelle von den nicht-ausgewählten Zellen zu isolieren,
um ein genaues Erfassen des Zellenzustands zu erhalten. Die Nähe und Miniaturgröße der Zellen
verursacht ein bedeutendes Problem bezüglich „Parasitär"-Leckstrom aus nicht-ausgewählten Zellen, die den Strom
aus den ausgewählten
Zellen stören.
Ferner führen
die geringen Größen der
Zellen und der Leiter zu geringeren Spannungen und Strömen, was
zu dem Bedarf nach einer größeren Genauigkeit
beim Messen der Ströme
und Spannungen führt,
um die Daten in der Zelle genau zu bestimmen.
-
Bei
MRAM-Arrays werden z. B. der Magnetzustand einer ausgewählten Zelle
und daher die Daten, die durch die Zelle gespeichert werden, durch eine
geringe Differenz bei dem Strom durch die ausgewählte Zelle an einem Zeilen-
und Spalten-Übergang
bei den unterschiedlichen Zellenzuständen bestimmt. Ein Erfassen
des resistiven Zustands einer einzelnen Speicherzelle kann unzuverlässig sein,
da alle Speicherzellenübergänge miteinander
durch viele parallele Wege gekoppelt sind. Der Widerstand, der für jede gegebene
Speicherzelle erfasst wird, entspricht dem Widerstand des erfassten
Speicherzellenübergangs
parallel zu den Widerständen
der Zellen an Übergängen der
anderen Zeilen und Spalten. Ferner können geringe Differenzen, die
Erfassungsverstärkern
eigen sind, zu kleinen Differenzspannungen führen, die an ein resistives
Kreuzpunkt-Array angelegt werden, wenn versucht wird, eine ausgewählte Speicherzelle
zu erfassen. Diese kleinen Differenzspannungen können Parasitär- oder „Kriechpfad"-Ströme verursachen,
die das Erfassen der Zellenzustände
stören.
Somit besteht ein Bedarf, jede ausgewählte Zelle von den nicht-ausgewählten Zellen
zu isolieren, um ein wahres Lesen der Zellendaten zu erreichen.
-
Das
U.S.-Patent 6,256,247 B1, erteilt an Perner am 3. Juli 2001, offenbart
eine Leseschaltung für Hochdichte-Speicher-Arrays, die einen
Differenzverstärker
und zwei Direktinjektions-Vorverstärker umfassen. Die Vorverstärker schaffen eine „äquipotentiale" Isolation für die nicht-ausgewählten Zellen
durch Anlegen einer gleichen Spannung über Eingangs- und Ausgangs-Knoten
der Zellen, wodurch unerwünschte
Ströme
durch nicht-ausgewählte
Zellen minimiert werden.
-
Ein
anderes Problem bei resistiven Hochdichte-Speicher-Arrays, wie z. B.
Arrays, die MRAM-Zellen verwenden, entsteht, da die Zellenzustände nicht
durch Konduktanz oder Nicht-Konduktanz gemessen werden, wie bei
einem Anti-Sicherung-Speicher. Statt dessen wird der MRAM-Zellenzustand
durch minimale Differenzen bei der Leitfähigkeit des Zellenübergangs
bestimmt, verursacht durch die Änderung
bei dem Widerstand mit unterschiedlichen Magnetzuständen. Somit
ist es wichtig, einen genauen „Spiegel" des erfassten Stroms
von der Zelle zu dem Erfassungsverstärker zu liefern, sowie eine Einrichtung
zum Messen des erfassten Stroms gegen einen zuverlässigen Standard
zu schaffen, um den Zustand der Zelle zu bestimmen.
-
Ein
Lösungsansatz
war das Verwenden eines Referenzspeicher-Arrays, bei dem die Speicherschaltung
ein einzelnes Informationsbit in einer Speicherzelle speichert.
Die Daten werden in der Speicherzelle in einem Zustand gespeichert
und werden mit einer Referenzzelle in einem bekannten Zustand verglichen.
Die Zelleninformationen werden gelesen durch Erfassen der Differenz
bei dem Widerstand zwischen der Speicherzelle und der Referenzzelle. Das
Erfassungsschema bei diesem Lösungsansatz basiert
auf dem Integrieren eines Reihentransistors in jeder Speicherzelle
und Referenzzelle für
eine Isolation, die für
ein zuverlässiges
Erfassen von Daten in den ausgewählten
Speicherzellen notwendig ist. Ein offensichtlicher Nachteil ist,
dass der effektive Bereich eines Speicher-Arrays erhöht wird,
aufgrund des Bedarfs nach Reihentransistoren in jeder Referenzzelle
und Speicherzelle. Ein Beispiel dieses Referenzspeicher-Lösungsansatzes
ist in dem U.S.-Patent 6,055,178, erteilt an Naji am 25. April 2000,
gezeigt.
-
Ein
anderer Lösungsansatz
war das Verwenden eines Zellenpaares, um ein Datenbit zu speichern.
Die Daten werden in der Speicherzelle in einem Zustand und in der
anderen Speicherzelle in dem entgegengesetzten Zustand gespeichert.
Die Zelleninformationen werden gelesen durch Erfassen der Differenz
des Widerstands zwischen den Speicherübergängen des Zellenpaars, genannt
der „Bit – Bit Bar"-Lösungsansatz.
Die Ausgabe aus den Zellenpaaren verdoppelt das Signal, das zum
Erfassen verfügbar
ist, wodurch ein Fehler minimiert wird. Ein offensichtlicher Nachteil
ist, dass die effektive Kapazität
eines Speicher-Arrays halbiert wird, aufgrund des Bedarfs nach zwei
Speicherzellen für
jedes gespeicherte Bit. Ein Beispiel dieses Referenzspeicher-Lösungsansatzes
ist gezeigt in dem U.S.-Patent 6,191,989, erteilt an Luk am 20.
Februar 2001. Das am nächsten
verwandte Dokument gemäß dem Stand
der Technik – EP-A-1168355,
das unter Artikel 54 (3) zitiert wird, offenbart eine MRAM-Vorrichtung, die
einen Erfassungsverstärker
umfasst, zum Lesen von Daten in einer Mehrfachzustands-Speicherzelle eines
resistiven Speicher-Arrays ansprechend auf eine Erfassungsspannung,
die über
eine erfasste Speicherzelle angelegt wird. Ein Verstärker vergleicht
die Datenspannung mit einer Referenzspannung. Die Referenzspannung
wird erhalten durch Anlegen einer Erfassungsspannung an zwei Referenzzellen,
wobei eine derselben immer eine logische „1" speichert und eine derselben immer
eine logische „0" speichert. Die Ströme, die
durch die Referenzzelle durch die Erfassungsspannung fließen gelassen
werden, werden zu dem Referenzeingang eines Halb-Gewinn-Verstärkers geliefert.
Die Referenzströme
werden durch den Halb-Gewinn-Verstärker summiert und die Summe
wird halbiert und in die Referenzspannung umgewandelt.
-
Die
vorliegende Erfindung schafft einen verbesserten Erfassungsverstärker.
-
Gemäß einem
Aspekt der vorliegenden Erfindung wird ein Erfassungsverstärker gemäß Anspruch
1 geschaffen.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum
Lesen von Daten gemäß Anspruch
8 geschaffen.
-
Das
bevorzugte Ausführungsbeispiel
schafft eine Schaltung für
resistive Hochdichte-Speicher-Arrays, um die Leckströme aus den
nicht-ausgewählten Zellen
zu minimieren, wie z. B. durch Minimieren des Spannungspotentials über die Übergänge von nicht-ausgewählten Zellen.
Ferner kann das bevorzugte Ausführungsbeispiel
die ausgewählte
Zelle von den nicht-ausgewählten Zellen
isolieren, so dass jegliche Parasitärströme aus nicht-ausgewählten Zellen die
Genauigkeit des Ausgewählte-Zelle-Stroms
nicht verfälschen.
Zusätzlich
dazu kann es ermöglichen, dass
geringe Differenzen, die unterschiedlichen Erfassungsverstärkern eigen
sind, minimiert werden, um Verfälschungen
der gemessenen Ströme
zu vermeiden. Ferner kann eine genaue Translation oder Spiegelung
des erfassten Zellenstroms zu dem Erfassungsverstärker geliefert
werden, um den erfassten Strom gegen eine Referenz genau zu messen. Schließlich kann
eine effektive Einrichtung zum Liefern eines Referenzstroms geschaffen
werden, die die effektive Speicherdichte des Arrays nicht beeinträchtigt.
-
Das
bevorzugte Ausführungsbeispiel
schafft eine praktikable Schaltung zum Integrieren in einen Hochdichte-Speicher.
Die Schaltungsanordnung legt eine genaue Erfassungsspannung an eine
ausgewählte
Zelle an und gleichzeitig an ausgewählte Referenzzellen. Es schafft
eine Schaltungsanordnung zum Anwenden einer „Äquipotential"-Isolation, um die
parasitären
Wirkungen des Leckstroms aus nicht-ausgewählten Speicherzellen zu minimieren. Es
schafft eine Einrichtung zum Isolieren der ausgewählten Zelle
von den nicht-ausgewählten
Zellen. Ferner kann es eine genaue Referenz für den erfassten Strom liefern,
ohne ein vollständiges
Referenzspeicher-Array
zu benötigen.
Ferner kann es Zugriff auf und ein Erfassen von resistiven Speicherzellen bereitstellen, während Lesezugriffszeiten
beibehalten werden, vergleichbar mit anderen Hochdichte-Erfassungs-Lösungsansätzen.
-
Bei
einem bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung wird ein Erfassungsverstärker geschaffen zum Lesen von
Daten in einer Mehrfachzustands-Speicherzelle eines resistiven Speicher-Arrays
ansprechend auf eine Lesespannung, die über die erfasste Speicherzelle
angelegt wird, der einen Differenzverstärker umfasst, mit einem ersten
und zweiten Eingangsknoten. Eine Erfassungsschaltung wird geschaffen
zum Bestimmen des Stroms in der Speicherzelle mit der angelegten
Lesespannung und zum Anlegen eines Erfassungsstroms, der den Speicherzellenstrom
zu dem ersten Eingangsknoten des Differenzverstärkers darstellt. Eine Referenzschaltung
wird geschaffen, die ein erstes und zweites resistives Element aufweist,
zum Anlegen eines Referenzstroms an den zweiten Eingangsknoten des
Differenzverstärkers,
wobei der Referenzstrom einen Wert liefert, mit dem der Erfassungsstrom
verglichen wird, um den Zustand der Speicherzelle zu bestimmen.
-
Das
erste resistive Element weist einen ersten Widerstand auf, der einen
ersten Zustand der Speicherzelle darstellt, und das zweite resistive
Element weist einen zweiten Widerstand auf, der einen zweiten Zustand
der Speicherzelle darstellt. Eine Spannungsquelle zum Anlegen der
Lesespannung über
das erste und zweite resistive Element, um einen Referenzstrom zu
erzeugen, durch Mitteln der Ströme
durch das erste und zweite resistive Element. Ein erster Übersetzer-Transistor
legt den Speicherzellen-Erfassungsstrom an den ersten Knoten des Differenzverstärkers an,
und ein zweiter Übersetzer-Transistor
legt den Referenzstrom an den zweiten Knoten des Differenzverstärkers an.
Eine Komparatorschaltung wird verwendet, um die Signale an dem ersten
und dem zweiten Eingangsknoten des Differenzverstärkers zu
vergleichen, um eine Ausgabe zu liefern, die den Zustand der erfassten
Speicherzelle anzeigt.
-
Ein
anderes bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung ist ein Verfahren zum Lesen von Daten
in einer erfassten Mehrfachzustands-Speicherzelle eines resistiven
Speicher-Arrays unter Verwendung eines Differenzverstärkers. Das
Verfahren weist das Erzeugen eines Stroms in der Speicherzelle unter
Verwendung einer an dieselbe angelegten Lesespannung und das Anlegen
eines Erfassungsstroms auf, der den Strom in der Speicherzelle zu
dem ersten Eingangsknoten des Differenzverstärkers darstellt. Ein Referenzstrom
wird erzeugt unter Verwendung einer Referenzschaltung mit einem
ersten und zweiten resistiven Element, und der Referenzstrom wird
an den zweiten Eingangsknoten des Differenzverstärkers angelegt, wobei der Referenzstrom
einen Wert liefert, mit dem der Erfassungsstrom verglichen werden
soll, um den Zustand der Speicherzelle zu bestimmen.
-
Der
Referenzstrom wird erzeugt durch Erzeugen eines ersten Referenzstroms
durch Anlegen der Lesespannung über
ein erstes Referenzelement mit einem Widerstand, der einen ersten
Zustand der Speicherzelle darstellt, und Erzeugen eines zweiten Referenzstroms
durch Anlegen der Lesespannung über
ein zweites Referenzelement mit einem Widerstand, der einen zweiten
Zustand der Speicherzelle darstellt.
-
Der
erste und der zweite Referenzstrom werden gemittelt, und der gemittelte
Strom wird an den zweiten Eingangsknoten eines Differenzverstärkers angelegt.
Eine Versorgungsspannung wird über
einen Spiegeltransistor an den ersten Knoten des Differenzverstärkers angelegt,
um eine Erfassungsknotenspannung zu erzeugen, und über einen
Referenztransistor an den zweiten Knoten des Differenzverstärkers, um
eine Referenzknotenspannung zu erzeugen. Eine erste Spannung wird
an dem ersten Knoten des Differenzverstärkers erzeugt, die den Erfassungsstrom
darstellt, und eine zweite Spannung wird an dem zweiten Knoten erzeugt,
die den Referenzstrom darstellt. Die erste und die zweite Spannung
an dem ersten und zweiten Eingangsknoten des Differenzverstärkers werden verglichen,
um eine Ausgabe zu liefern, die den Zustand der erfassten Speicherzelle
anzeigt.
-
Andere
Aspekte und Vorteile der vorliegenden Erfindung werden offensichtlich
aus der nachfolgenden detaillierten Beschreibung, die in Verbindung mit
den beiliegenden Zeichnungen beispielhaft die Prinzipien der vorliegenden
Erfindung darstellt.
-
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend ausschließlich beispielhaft
Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen:
-
1 eine
schematische Ansicht ist, die eine resistive Kreuzpunkt-Speichervorrichtung
gemäß dem Stand
der Technik zeigt;
-
2 eine
schematische Ansicht ist, die die Struktur gemäß dem Stand der Technik einer MRAM-Speicherzelle und
der Leiter zeigt, die mit derselben verbunden sind;
-
3 ein
schematisches Blockdiagramm ist, das die Struktur eines MRAM-Speicherzellen-Arrays und
der Erfassungselemente gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung zeigt;
-
4 ein
schematisches Schaltungsdiagramm ist, das den Erfassungsverstärker gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung zeigt; und
-
5 ein
Flussdiagramm eines Verfahrens zum Erfassen des Widerstandszustands
einer Speicherzelle gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung ist.
-
1 zeigt
ein typisches Kreuzpunkt-Speicher-Array gemäß dem Stand der Technik. Die
Zeilenleiter 12, die in einer Richtung laufen, werden als die
Wortleitungen bezeichnet, und die Spaltenleiter 14, die
sich in einer zweiten Richtung erstrecken, üblicherweise senkrecht zu der
ersten Richtung, werden als die Bitleitungen bezeichnet. Die Speicherzellen 16 sind üblicherweise
in einem Quadrat- oder Rechteck-Array angeordnet, so dass jede Speicherzelleneinheit 60 mit
einer Wortleitung 12 und einer dieselbe schneidenden Bitleitung 14 verbunden
ist.
-
Bei
einem resistiven RAM-Array weist der Widerstand jeder Speicherzelle
mehr als einen Zustand auf, und die Daten in der Speicherzelle sind eine
Funktion des resistiven Zustands der Zelle. Die resistiven Speicherzellen
können
eine oder mehrere Magnetschichten umfassen, eine Sicherung oder
Anti-Sicherung oder jegliches Element, das Informationen speichert
oder erzeugt, durch Beeinflussen der Größe des Nennwiderstands des
Elements. Andere Typen resistiver Elemente, die bei einem resistiven RAM-Array
verwendet werden, umfassen Polysilicium-Widerstände als Teil eines Nur-Lese-Speichers, und
Floating-Gate-Transistoren als Teil eines optischen Speichers, von
Bilderzeugungsvorrichtungen oder Floating-Gate-Speichervorrichtungen.
-
Ein
Typ eines resistiven Direktzugriffsspeichers ist ein magnetischer
Direktzugriffsspeicher (MRAM), bei dem jede Speicherzelle aus einer
Mehrzahl von Magnetschichten gebildet ist, getrennt durch isolierende
Schichten. Eine Magnetschicht wird eine festgelegte Schicht genannt,
bei der die Magnetausrichtung fest ist, um sich nicht bei Vorhandensein
eines angelegten Magnetfeldes in dem Bereich von Interesse zu drehen.
Eine andere Magnetschicht wird als eine Erfassungsschicht bezeichnet,
bei der die Magnetausrichtung zwischen einem Zustand, ausgerichtet
mit dem Zustand der festgelegten Schicht, und einem Zustand in Fehlausrichtung
mit dem Zustand der festgelegten Schicht, variabel ist. Eine isolierende
Tunnelbarriereschicht ist sandwichartig zwischen der festgelegten
Magnetschicht und der Erfassungsmagnetschicht angeordnet. Diese
isolierende Tunnelbarriere schicht ermöglicht, dass ein quantenmechanischer
Tunnel-Strom zwischen
der Erfassungsschicht und der festgelegten Schicht fließt. Die
Tunnelung ist elektronenspinabhängig,
wodurch verursacht wird, dass der Widerstand der Speicherzelle eine
Funktion der relativen Ausrichtungen der Magnetisierungen der Erfassungsschicht
und der festgelegten Schicht ist. Die Abweichungen bei dem Übergangswiderstand
für die
zwei Zustände
der Erfassungsschicht bestimmen die Daten, die in der Speicherzelle
gespeichert sind. Das U.S.-Patent 6,169,686,
erteilt an Brug u. a. am 2. Januar 2001, offenbart einen solchen
Magnetspeicherzellenspeicher.
-
Bezug
nehmend auf 2 ist eine MRAM-Speicherzelle
gezeigt. Die Speichereinheit 16 ist als eine Dreischicht-Speicherzelle 20 gezeigt.
In jeder Zelle 20 ist ein Informationsbit gemäß der Ausrichtung
einer magnetischen Erfassungsschicht 22 der Zelle 20 gespeichert. Üblicherweise
weist die Zelle 20 zwei stabile magnetische Zustände auf,
die den logischen Zuständen „1" und „0" entsprechen. Der Zweiwegepfeil 15 an
der Erfassungsschicht 22 zeigt diese Binärzustandsfähigkeit.
Eine festgelegte Schicht 24 in der Zelle 20 ist
von der Erfassungsschicht durch einen dünnen Isolator 26 getrennt.
Die festgelegte Schicht 24 weist eine feste Magnetausrichtung
auf, wie durch den Einwegepfeil 17 auf Schicht 24 gezeigt
ist. Wenn der Magnetzustand der Erfassungsschicht 22 in
der selben Richtung orientiert ist wie die Richtung der Magnetisierung
der festgelegten Schicht 24, wird die Zellenmagnetisierung als „parallel" bezeichnet. Auf ähnliche
Weise, wenn der Magnetzustand der Erfassungsschicht 22 in
der Richtung entgegengesetzt zu der Richtung der Magnetisierung
der festgelegten Schicht 24 orientiert ist, wird die Zellenmagnetisierung
als „antiparallel" bezeichnet. Diese
Orientierungen entsprechen einem Niedrigwiderstandszustand bzw.
einem Hochwiderstandszustand.
-
Der
Magnetzustand einer ausgewählten Speicherzelle 20 kann
geändert
werden durch Anlegen von Strömen
an eine Wortlei tung 12 und eine Bitleitung 14,
die die ausgewählte
Speicherzelle überkreuzen.
Die Ströme
erzeugen zwei orthogonale Magnetfelder, die, wenn sie kombiniert
werden, die Magnetorientierung der Erfassungsschicht der ausgewählten Speicherzelle 20 zwischen
dem parallelen und antiparallelen Zustand schalten. Andere nicht-ausgewählte Speicherzellen
empfangen nur ein Magnet von entweder der Wortleitung oder der Bitleitung,
die die nicht-ausgewählten
Speicherzellen überkreuzen.
Das einzelne Feld ist nicht stark genug, um die Magnetorientierung
der Erfassungsschicht der nicht-ausgewählten Zellen
zu ändern,
so dass sie ihre Magnetorientierung behalten.
-
3 zeigt
ein Ausführungsbeispiel
eines resistiven Kreuzpunkt-Speicher-Arrays 30. Eine Zeilenselektorschaltung 32 und
eine Spaltendecodiererschaltung 34 werden mit dem Speicher-Array 30 verbunden,
um eine Speicherzelle 36 auszuwählen, durch Liefern von Spannungen
auf der entsprechenden Zeile und Spalte der Zelle 36. Ein
Erfassungsverstärker 38 wird
durch den Schalter 39 in der Spaltendecodiererschaltung 34 mit
der Bitleitung 40 der ausgewählten Speicherzelle 36 verbunden.
Die Zeilenselektorschaltung 32 legt eine Spannung Vrow (row = Zeile) an die Wortleitung 42 der
ausgewählten
Speicherzelle 36 an, und eine Spannung Vread (read
= Lesen) wird an die Bitleitung 40 angelegt. Die selbe
Bitleitungsspannung wird an alle nicht-ausgewählten Zellen entlang der Bitleitung 40 angelegt.
Die nicht-ausgewählten Zellen
empfangen jedoch eine Wortleitungsspannung Vrow,
derart, dass sie keinen wesentlichen Ausgangsstrom auf der Bitleitung 40 liefern.
Nach der Auswahl der Speicherzelle wirkt ein Verstärker A1
(siehe 4) bei dem Erfassungsverstärker 38, um die Spalte 40 auf
der Spannung Vread zu halten.
-
Eine
Speichersteuerung 44 empfängt Lesesteuerungs- und Adressauswahl-Signale 46 und
liefert die entsprechenden Zeilen- und Spalten-Auswahlsignale zu
der Zeilenauswahlschaltung 32 und der Spaltendecodiererschaltung 34 auf
den Leitungen 47 bzw. 48. Ein Komparatortaktsignal 49 wird
an den Erfassungsverstärker 38 angelegt,
zu Zwecken, die nachfolgend erklärt
werden.
-
Wie
in 3 gezeigt ist, sind die Referenzelemente 50 und 51 über die
Wortleitung 92 parallel verbunden. Wenn die Spannung Vrow die Speicherzelle 36 auswählt, wählt sie
ebenfalls die Referenzelemente 50 und 51 aus.
Nach der Auswahl wirkt ein Betriebsverstärker A2 (4)
bei dem Erfassungsverstärker 38,
um die Spalten 52 und 53 auf der Lesespannung
Vread zu halten. Dementsprechend unterliegen
die Referenzelemente 50 und 51 denselben Spannungen,
die an die ausgewählte
Speicherzelle 36 angelegt werden.
-
Der
Erfassungsverstärker 38 empfängt einen Signalstrom
bei S' von der Zelle 36,
der die darin gespeicherten Daten anzeigt. Auf ähnliche Weise werden Ausgangssignalströme bei S'' aus dem Referenzelement 50 und 51 durch
den Dualschalter 56 an den Erfassungsverstärker 38 angelegt.
Der Erfassungsverstärker 38 seinerseits
vergleicht den Erfassungsstrom bei S' aus der Speicherzelle mit dem Referenzstrom
bei S'' und liefert ein
Ausgangssignal Vo, das die Daten anzeigt,
die in der Speicherzelle 36 gespeichert sind.
-
Unter
Betrachtung von 4 nun umfasst die Schaltungsanordnung 60 einen
Erfassungsverstärker 38 und
andere verwandte Schaltungsanordnungskomponenten. Es sei angenommen,
dass das Speicherelement RM eine resistive
Vorrichtung mit zumindest zwei Speicherzuständen ist, die durch hohe und
niedrige Widerstände
angezeigt werden, und aus zwei Teilen bestehen kann, einem linearen resistiven
Teil und einem nicht-linearen resistiven Teil. Jedes Speicherelement
RM ist einem Paar aus Referenzelementen
RH und RL zugeordnet,
die dem hohen und niedrigen Widerstandszustand des Speicherelements
RM entsprechen. Der Verstärker 38 weist
eine Erfassungsseite auf (linke Seite), die sich mit dem Bestimmen
des Erfassungsstroms durch das resistive Element RM beschäftigt, und
eine Referenzseite (rechte Seite), die einen Referenzstrom von dem
Strom liefert, der durch die resistiven Elemente RH und
RL fließt.
-
Daten
werden erfasst durch Vergleichen eines gespiegelten Erfassungsstroms
durch die ausgewählte
Speicherzelle mit einem gespiegelten, gemittelten Referenzstrom.
Der gespiegelte Erfassungsstrom und der gespiegelte, gemittelte
Strom werden auf ähnliche
Weise erzeugt. Eine Erfassungsspannung wird an das Erfassungs- und
Referenz-Element angelegt, und die resultierenden Erfassungsströme und Referenzströme fließen durch
einen Satz aus Stromübersetzungsvorrichtungen.
Bei der Referenzstrom-Übersetzungsvorrichtung
werden die Ströme RH und RL summiert,
und die Summe wird durch einen Faktor geteilt, ungefähr gleich
Zwei, um einen gespiegelten, gemittelten Referenzstrom zu bilden. Der
Ausgang der Erfassungs- und Mittelungs-Referenzstrom-Übersetzungsvorrichtungen
wird mit einem getakteten Differenzstromkomparator verbunden, um
die Erfassungsoperation abzuschließen.
-
Unter
detaillierterer Beschreibung der Schaltungsanordnung aus 4 sind
die resistiven Elemente RM, RH und
RL in Reihe mit nicht-linearen Widerständen geschaltet,
dargestellt hier durch Dioden 62, 64 bzw. 66.
Die Eingabe in jede Diode ist die Lesespannung VR.
Der kombinierte parasitäre
Widerstand einer großen
Anzahl von nicht-ausgewählten Zellen
wird dargestellt durch das resistive Element RP,
das in Reihe mit einer Diode 68 ist. Eine extern gelieferte
Spannung VS wird an die Dioden aller nicht-ausgewählten Zellen
angelegt. Auf ähnliche Weise
wird auf der Referenzseite eine externe Spannung VS an
eine ähnliche
Diode 69 angelegt, die in Reihe mit einem resistiven Element
RP/2 geschaltet ist, das den parasitären Widerstand
aus den zwei Referenzspalten darstellt, die den Parasitärwiderstand mit
dem Knoten 70 verbinden. Der Ausgang des resistiven Elements
RP/2 ist mit dem Ausgang der resistiven
Elemente RH und RL an
dem Knoten 72 verbunden, der ein Potential VS'' aufweist. Der Ausgang des resistiven
Elements RP ist mit dem Ausgang des resistiven
Elements RM an Knoten 70 verbunden,
der ein Potential VS' aufweist.
-
Eine
Spannungssteuerungsschaltung ist mit dem Knoten 70 verbunden,
um das Potential VS' so nahe an VS wie
möglich
zu behalten. Ein Transistor Q1 weist seinen Drain verbunden mit
dem Knoten 70 und seine Source verbunden mit Masse auf.
Ein Hoch-Gewinn-Betriebsverstärker
A1 weist VS als einen Eingang auf, wobei
der Rückkopplungseingang mit
dem Knoten 70 verbunden ist. Der Ausgang des Verstärkers A1
liefert in das Gate des Transistors Q1. Der Transistor Q1 und der
Verstärker
A1 wirken, um das Potential VS' an Knoten 70 sehr
nahe an der Array-Spannung VS beizubehalten.
-
Eine
identische Spannungssteuerungsschaltung ist mit dem Knoten 72 an
dem Ausgang der parallelen resistiven Referenzelemente RH und RL verbunden.
Ein Transistor Q3 weist seinen Drain verbunden mit Knoten 72 und
seine Source verbunden mit Masse auf. Ein Hoch-Gewinn-Betriebsverstärker A2
weist VS als einen Eingang auf, wobei der
Rückkopplungseingang
mit Knoten 72 verbunden ist. Der Ausgang des Verstärkers A2
liefert in das Gate des Transistors Q3. Der Transistor Q3 und der
Verstärker A2
behalten das Potential VS'' sehr nahe an der Array-Spannung VS bei.
-
Der
Erfassungsstrom, der durch den Transistor Q1 fließt, ist
die Summe des Stroms durch das ausgewählte Speicherelement RM und der Parasitärströme, die durch die mit annähernd Null
vorgespannten Dioden in Reihe mit den ausgewählten Zellen fließen, dargestellt
durch die Diode 68 und das resistive Element RP.
Bei einer Äquipotentialisolation, bei
der VS ≈ VS',
und Niedrigleckdioden ist der Parasitärstrom viel geringer als der
Erfassungsstrom durch RM.
-
Der
Referenzstrom, der durch den Transistor Q3 fließt, ist die Summe der zwei
Ströme,
die durch die resistiven Referenzelemente RH und
RL fließen und
der Parasitärströme, die
durch die mit annähernd Null
vorgespannten Dioden in Reihe mit den nicht-ausgewählten Zellen
fließen,
dargestellt durch Diode 69 und das resistive Element RP/2. Der Knoten 72 wirkt als ein
Summierungsknoten für
diese zwei Ströme.
-
Das
Gate des Transistors Q1 ist mit dem Gate eines Übersetzertransistors Q2 verbunden,
der den Erfassungsstrom durch den Transistor Q1 auf eine Differenzverstärkerschaltung „spiegelt", die die Transistoren
Q5 und Q6 umfasst. Der Drain des Transistors Q2 ist mit einem Erfassungsknoten 74 verbunden,
der den gespiegelten Erfassungsstrom als eine Eingabe zu dem nachfolgend
beschriebenen Differenzverstärker
liefert.
-
Auf ähnliche
Weise ist das Gate des Transistors Q3 mit dem Gate eines Übersetzertransistors
Q4 verbunden, der den Referenzstrom durch den Transistor Q3 auf
die selbe Differenzverstärkerschaltung „spiegelt". Ein Dimensionierungsverhältnis der
Transistoren Q3 und Q4 ist ungefähr
2 zu 1, so dass der Spiegelstrom, der in dem Transistor Q4 fließt, der hierin
als der gespiegelte, gemittelte Referenzstrom bezeichnet wird, die
Hälfte
der Summe der zwei Referenzströme
ist. Das Dimensionierungsverhältnis der
Transistoren Q3 und Q4 wird bestimmt durch die physischen Eigenschaften
der Schaltungen und Vorrichtungen, und das Verhältnis wird eingestellt, um
einen optimalen, gespiegelten, gemittelten Referenzstrom zu ergeben.
Der Drain des Transistors Q4 ist mit einem Referenzknoten 75 verbunden,
der den gespiegelten, gemittelten Referenzstrom als eine andere
Eingabe zu dem Differenzverstärker
liefert.
-
Die
Erfassungsspannungen VS und der Entwurf
der Spannungssteuerungsschaltungen und der Stormübersetzerschaltungen, die oben
beschrieben wurden, sind annähernd
identisch sowohl auf der Erfassungsseite als auch auf der Referenzseite
des Erfassungsverstärkers 38,
um den Fehler beim Vergleichen des Widerstands des Speicherelements
RM mit den Referenzspeicherelementen RH und RL zu minimieren.
-
Die
Transistoren Q5 und Q6 und der getaktete Verstärker 76 weisen einen
Differenzverstärker oder
einen getakteten Stromkomparator auf, der in der Technik bekannt
ist. Der Erfassungsstrom fließt durch
Q1 und ein gespiegelter Erfassungsstrom fließt aus dem Drain des Transistors
Q5. Die Referenzströme
werden summiert und fließen
durch den Transistor Q3 und ein gespiegelter, gemittelter Referenzstrom
fließt
aus dem Drain des Transistors Q6. Wenn der gespiegelte Erfassungsstrom
größer ist
als der gespiegelte, gemittelte Referenzstrom, wird die Spannung
des Erfassungsknotens 74 unter die Spannung des Referenzknotens 75 heruntergezogen,
und die Ausgangsspannung des getakteten Komparatorverstärkers 76 geht
auf eine logische Null. Wenn der gespiegelte Erfassungsstrom geringer
ist als der gespiegelte, gemittelte Referenzstrom, wird die Spannung
des Erfassungsknotens 74 über die Spannung des Referenzknotens 75 gezogen,
und der Ausgang des getakteten Komparatorverstärkers 76 geht auf
eine logische 1.
-
Es
wird darauf hingewiesen, dass der Komparatorverstärker 76 so
getaktet wird, dass die Spannungen an den Knoten 74 und 75 zu
Zeiten abgetastet werden können,
wenn sich die Schaltung stabilisiert hat, nachdem eine Speicherzelle
erfasst wird. Die Taktungsfunktion wird vorzugsweise von einer äußeren Source 46 bereitgestellt,
wie in 3 gezeigt ist, die die Funktionen des gesamten
Speicher-Arrays
taktet.
-
Einer
der Vorteile der beschriebenen Ausführungsbeispiele ist, dass die
Erfassungsverstärker-Schaltungsanordnung
eine gesteuerte Erfassungsspannung VS' und eine gesteuerte
Referenzspannung VS'' liefert,
wobei beide Spannungen so nahe wie möglich an der Array-Spannung
VS gehalten werden. Dieses Ergebnis minimiert
den Stromfluss durch die nicht-ausgewählten Zellen
und hilft beim Isolieren des Erfassungsverstärkers von dem Rest des Arrays. Üblicherweise
ist VS relativ nahe an Masse ausgewählt, vielleicht
bei 100 Millivolt, so dass parasitäre Leckströme so niedrig wie möglich beibehalten
werden.
-
Ein
anderer Vorteil der beschriebenen Ausführungsbeispiele ist die Verwendung
von mehr als einem Referenzelement, um einen Mittelstrom zu liefern,
der eingestellt werden kann, um eine ausgewählte Menge mehr oder weniger
als Erfassungsstrom zu sein, abhängig
von dem Zustand der Speicherzelle. Dieser Lösungsansatz ist in deutlichem Kontrast
zu dem „Bit – Bit Bar"-Lösungsansatz,
wo das resultierende Signal wahrscheinlich doppelt der Wert des
Speicherzellensignals ist. Ein anderer Vorteil zu dem oben beschriebenen
Lösungsansatz
ist, dass bedeutend geringere Ströme und Spannungen bei dem Speicher-Array
benötigt
werden, wodurch die erforderliche Leistung für die Schaltung resultiert wird,
sowie die Wärmeableitung.
-
Ein
anderer Vorteil ist, dass er die Anzahl von erforderlichen Speicherelementen
relativ zu einem Bit – Bit
Bar-Entwurf reduziert,
der ungefähr
zwei Mal die Anzahl von Speicherelementen benötigt, um die notwendigen Referenzelemente
zu liefern.
-
Bezug
nehmend nun auf 5 ist ein Flussdiagramm gegeben,
das die Hauptschritte eines bevorzugten Ausführungsbeispiels der Erfindung
zeigt. Das Diagramm zeigt ein Verfahren des Lesens von Daten in
einer erfassten Mehrfachzustands-Speicherzelle eines resistiven
Speicher-Arrays unter Verwendung eines Differenzverstärkers. Bei
Schritt 80 wird ein Strom in der Speicherzelle unter Verwendung
einer Lesespannung erzeugt, die an dieselbe angelegt wird. Als nächstes wird
bei 82 ein gespiegelter Erfassungsstrom an den Erfassungsknoten
des Differenzverstärkers
angelegt, der den Strom in der Speicherzelle darstellt. Bei Schritt 84 wird
ein Referenzstrom unter Verwendung einer Referenzschaltung mit einem
ersten und zweiten resistiven Element erzeugt. Als nächstes wird
bei 86 der gespiegelte, gemittelte Referenzstrom an den
zweiten Eingangsknoten des Differenzverstärkers angelegt, wobei der gespiegelte,
gemittelte Referenzstrom einen Referenzwert liefert, mit dem der
Erfassungsstrom verglichen werden soll, um den Zustand der Speicherzelle
zu bestimmen. Obwohl dies in 5 nicht
gezeigt ist, kann der Referenzstrom erzeugt werden durch Anlegen
der Lesespannung über
ein erstes Referenzelement, das einen Widerstand aufweist, der einen
ersten Zustand der Speicherzelle darstellt, um einen ersten Referenzstrom
zu erzeugen. Die Lesespannung wird über ein zweites Referenzelement
angelegt, das einen Widerstand aufweist, der einen zweiten Zustand
der Speicherzelle darstellt, um einen zweiten Referenzstrom zu erzeugen.
Der erste und zweite Referenzstrom werden gemittelt, um einen gespiegelten,
gemittelten Referenzstrom zu erzeugen, der an den zweiten Knoten
des Differenzverstärkers
angelegt wird.
-
Wie
bei Schritt 88 gezeigt ist, wird eine Versorgungsspannung über einen
Spiegeltransistor an den ersten Knoten des Betriebsverstärkers angelegt, um
eine Erfassungsknotenspannung zu erzeugen. Bei 90 wird
eine Versorgungsspannung über
einen Referenztransistor an den zweiten Knoten des Betriebsverstärkers angelegt,
um eine Referenzknotenspannung zu erzeugen. Bei Schritt 92 wird
eine erste Ausgangsspannung an dem ersten Knoten des Differenzverstärkers erzeugt,
die den gespiegelten Erfassungsstrom darstellt, und bei Schritt 94 wird
eine zweite Ausgangsspannung an dem zweiten Knoten erzeugt, die
den gespiegelten, gemittelten Referenzstrom darstellt. Schritt 96 weist
das Vergleichen der ersten und zweiten Spannung an dem ersten und dem
zweiten Eingangsknoten des Differenzverstärkers auf, um eine Ausgabe
zu liefern, die den Zustand der erfassten Speicherzelle anzeigt.
Abschließend
wird bei Schritt 98 eine gemeinsame Spannung an den Eingangs-
und Ausgangs-Anschluss der Speicherzellen angelegt, außer die
ausgewählte Speicherzelle
in dem Speicher-Array während
der Lese-Operation, um einen Parasitärstrom in dem Speicher-Array
zu minimieren.
-
Es
wird darauf hingewiesen, dass der Erfassungsverstärker 38 an
einen allgemeineren Speicher mit mehreren Bits pro Zellen angepasst
sein kann, bei dem das resistive Element drei oder mehr Speicherzustände aufweisen
könnte,
und der Erfassungsverstärker 38 drei
oder mehr Referenzzustände
aufweisen könnte.
Es wird ebenfalls darauf hingewiesen, dass einzelne Referenzelemente
RH und RL als eine
gemeinsame Referenz für
mehrere Speicherzellen verwendet werden könnten. Somit spart die Schaltungsanordnung
bedeutend an effektivem Speicher in einem Speicher-Array über das „Bit – Bit Bar"-Speicherarraysystem.
Ferner können
die Referenzelemente RH und RL entweder
ein Teil des Speicherarrays sein, wie in 3 gezeigt
ist, oder von dem Speicherarray getrennt sein, als Teil des Erfassungsverstärkers 38 oder
anderweitig.
-
Obwohl
die obigen Ausführungsbeispiele darstellend
für die
vorliegende Erfindung sind, sind andere Ausführungsbeispiele für Fachleute
auf dem Gebiet vom Standpunkt dieser Beschreibung und der beiliegenden
Ansprüche
aus offensichtlich, oder aus einer Praxis der Ausführungsbeispiele
der offenbarten Erfindung. Es ist beabsichtigt, dass die Beschreibung
und die Ausführungsbeispiele
hierin ausschließlich
exemplarisch betrachtet werden, wobei die vorliegende Erfindung
durch die Ansprüche
und ihre Entsprechungen definiert wird.
-
Die
Offenbarungen in der U.S.-Patentanmeldung Nr. 09/976,304, aus der
diese Anmeldung Priorität
beansprucht, und die Zusammenfassung, die dieser Anmeldung beiliegen,
sind hierin durch Bezugnahme aufgenommen.