CN109256158A - 感测电路 - Google Patents

Abstract

本发明实施例提供一种感测电路，该电路包括：第一分压电路，通过感测输出端与感测放大器的感测输入端电连接，用于输出待感测电压；第二分压电路，通过参考输出端与所述感测放大器的参考输入端电连接，用于输出参考电压；感测放大器，根据接收到的所述带感测电压和所述参考电压的比较结果，确定感测结果；其中，所述第一分压电路、所述第二分压电路和所述感测放大器与同一电源连接。通过上述方案，能够有效避免因为制程漂移和温度效应的影响，能够使得感测结果更加准确；在感测输入端第一分压电路中采用串联接入电阻的方式，即使存储单元的阻值发生变化，该串联电路的电流也不会变化很大，能够有效降低功耗损失。

Description

感测电路

技术领域

本发明涉及电力电子技术领域，尤其涉及感测电路。

背景技术

在一些控制芯片或者存储芯片中，通过反熔丝技术实现存储单元的数据存储。反熔丝具极高阻抗(一般大于1G欧姆)特性，而经一高电压(一般大于6.6V)编程之后，其结构发生崩溃(breakdown)而使其阻抗大幅降低至5K欧姆～500K欧姆的范围。在一个应用反熔丝技术的存储阵列中，未经编程的存储单元具有高阻抗特性，可定义为存储数据0；而经编程的存储单元则形成低阻抗特性，可定义为存储数据1。根据存储单元编程前后的阻抗变化可以感测各存储单元的编程状态，来得知其存储的数据。

在现有技术中，通常可以基于检测存储单元中反熔丝发生状态变化后的电流变化情况来确定存储单元是否处于编程状态。具体来说，由于存储单元在编程后阻抗会发生由高至低的明显变化，因此，对其施加读取电源，再根据电流感测放大器检测其感测电流的改变量，就可得知数组中的反熔丝胞(Anti-fuse cell)是否已经被编程。由于量测电流为最直接的方式，因此，传统使用在反熔丝数组中的感测放大器多为电流感测放大器。由于经编程后的反熔丝阻抗较低，比如为5KΩ，若读取电源电压较高时，可能会导致感测电流达到数百μA等级，功率消耗相当大。此外，电流感测放大器中的参考端输入电压与感测端电压是相互独立的，若一侧电压发生波动或者一侧电阻发生温度效应，会影响感测电流的感测结果。

基于此，需要一种简单、准确的实现针对存储单元编程状态感测的方案。

发明内容

有鉴于此，本发明实施例提供感测电路，本发明需要一种简单、准确的实现针对存储单元编程状态感测的方案。

第一方面，本发明实施例提供一种感测电路，包括：

感测放大器、第一分压电路、第二分压电路；

所述第一分压电路的输出端与所述感测放大器的感测电压输入端连接，所述第二分压电路的输出端与所述感测放大器的参考电压输入端连接；

所述第一分压电路中包括串联的存储单元和第一分压电阻，其中，所述存储单元的第一端与电源连接，所述存储单元的第二端与所述第一分压电阻的第一端连接，所述第一分压电阻的第二端接地，所述存储单元的第二端和/或所述第一分压电阻的第一端作为所述第一分压电路的输出端；

所述第一分压电路，用于通过所述存储单元和所述第一分压电阻对所述电源输出的电压进行分压，以向所述感测放大器输出感测电压；

所述第二分压电路的一端与所述电源连接、所述第二分压电路的另一端接地；

所述第二分压电路，用于对所述电源输出的电压进行分压，以向所述感测放大器输出参考电压；

所述感测放大器，用于根据所述感测电压与所述参考电压的比较结果，在感测放大器的输出端输出表征所述存储单元的工作状态的电平信号。

进一步地，所述第二分压电路中包括串联第二分压电阻和第三分压电阻，其中，所述第三分压电阻的第一端与所述电源连接，所述第三分压电阻的第二端与所述第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述第三分压电阻的第二端或所述第二分压电阻的第一端作为所述第二分压电路的输出端。

进一步地，所述感测放大器中包括：第一三极管、第二三极管、第三三极管和第四三极管；

所述第一三极管的栅极作为所述感测放大器的感测电压输入端，所述第一三极管的源极与所述电源连接，所述第一三极管的漏极分别与所述第二三极管的漏极和所述第三三极管的栅极连接；

所述第二三极管的栅极与所述第三三极管的栅极连接，所述第二三极管的源极接地；

所述第三三极管的源极接地，所述第三三极管的漏极与所述第四三极管的漏极电连接；

所述第四三极管的源极与所述电源连接，所述第四三极管的栅极作为所述感测放大器的参考电压输入端；

其中，所述第三三极管的漏极或所述第四三极管的漏极作为所述感测放大器的输出端。

进一步地，所述第一三极管和所述第四三极管为PNP型三极管，所述第二三极管和所述第三三极管为NPN型三极管。

进一步地，所述第一分压电阻与所述第三分压电阻的阻值相同。

进一步地，所述第二分压电阻的阻值根据所述存储单元处于被编程状态时的最大阻值设定。

进一步地，所述第二分压电阻的阻值大于所述第一分压电阻的阻值。

第二方面，本发明实施例提供一种存储器，包括至少一个如第一方面中任一项所述的感测电路，用于对所述存储器的存储单元数据存储状态的检测，

本发明实施例提供的感测电路，在用于对存储单元的存储状态进行感测，通过串联电阻感测分压值的变化从而确定存储单元的编程状态是否发生变化，避免对存储单元的电流的检测，能够有效避免因为制程漂移和温度效应的影响，能够使得感测结果更加准确；在感测输入端第一分压电路中采用串联接入电阻的方式，即使存储单元的阻值发生变化，该串联电路的电流也不会变化很大，能够有效降低功耗损失。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种感测电路的结构示意图；

图2为本发明实施例提供的第一分压电路的结构示意图；

图3为本发明实施例提供的第二分压电路的结构示意图；

图4为本发明实施例提供的感测放大器的结构示意图；

图5为本发明实施例提供的感测电路的整体结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

取决于语境，如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。

另外，下述各方法实施例中的步骤时序仅为一种举例，而非严格限定。

为了便于理解本申请技术方案，本申请以对反熔丝电阻的检测为例进行说明，反熔丝(Anti-fuse)为一种一次性可编程非挥发性内存(OTP)，广泛应用于各种IC芯片，如传感器IC、显示驱动器IC、电源管理IC、高速网络芯片组等。反熔丝具极高阻抗(一般大于1G欧姆)特性，而经一高电压(一般大于6.6V)编程之后，其结构发生崩溃(breakdown)而使其阻抗大幅降低至5K欧姆～500K欧姆的范围。由于反熔丝经编程后阻抗会发生由高至低的极大变化，因此我们只要对其施加读取电源VDDX，在通过感测放大器侦测其电流(I_CELL)的改变量，我们就可得知数组中的反熔丝胞(Anti-fuse cell)是否已经被编程。由于量测电流为最直接的方式，因此传统使用在反熔丝数组中的感测放大器多为电流式感测放大器。不过由于经编程后的反熔丝阻抗最低可以为5K欧姆，若读取电源为3.6V，其感测电流可能为数百μA等级，功率消耗相当大。

因此，本申请技术方案通过串联电阻感测分压值的变化从而确定存储单元的编程状态是否发生变化，避免对存储单元的电流的检测，能够有效避免因为制程漂移和温度效应的影响，能够使得感测结果更加准确；在感测输入端第一分压电路中采用串联接入电阻的方式，即使存储单元的阻值发生变化，该串联电路的电流也不会变化很大，能够有效降低功耗损失。

图1为本发明实施例提供的感测电路的结构示意图，如图1所示，该装置具体可以包括：

所述第一分压电路的输出端与所述感测放大器的感测电压输入端连接，所述第二分压电路的输出端与所述感测放大器的参考电压输入端连接；

所述第一分压电路中包括串联的存储单元和第一分压电阻，其中，所述存储单元的第一端与电源连接，所述存储单元的第二端与所述第一分压电阻的第一端连接，所述第一分压电阻的第二端接地，所述存储单元的第二端和/或所述第一分压电阻的第一端作为所述第一分压电路的输出端；

所述第一分压电路，用于通过所述存储单元和所述第一分压电阻对所述电源输出的电压进行分压，以向所述感测放大器输出感测电压；

所述第二分压电路的一端与所述电源连接、所述第二分压电路的另一端接地；

所述第二分压电路，用于对所述电源输出的电压进行分压，以向所述感测放大器输出参考电压；

所述感测放大器，用于根据所述感测电压与所述参考电压的比较结果，在感测放大器的输出端输出表征所述存储单元的工作状态的电平信号。

在本申请技术方案中，主要包括用于提供待感测电压的第一分压电路1，用于提供参考电压的第二分压电路2，以及连接在第一分压电路和第二分压电路之间的感测放大器3。

需要说明的是，第一分压电路1、所述第二分压电路2和所述感测放大器3与同一电源VDDX连接；若电源电压发生波动，则三个电路同时发生变化，避免影响测试结果。具体来说，第一分压电路1所提供的根据存储单元11与第一分压电阻12分压后输出的感测电压，不同于此前感测电流的方式，基于电压判断存储单元阻值变化情况更加准确，比如，如果因为受热导致存储单元11和第一分压电阻12的阻值同时发生变化，那么两个阻值之间的比例关系相对稳定或者发生的变化比较小，那么输出的感测电压是一个相对稳定的电压值。

这里所说的第二分压电路2，是用于为该感测放大器提供参考电压，该参考电压是一个稳定电压，以便与感测电压进行比较，从而确定感测电压是否发生变化。感测电压与参考电压的比较结果，通过感测放大器3的输出端V1输出。

所述第一分压电路，包括：存储单元11和第一分压电阻12；所述存储单元11的第一端与电源VDDX连接，所述待感测电源11的第二端同时与所述第一分压电阻12的第一端和所述感测输出端电连接；所述第一分压电阻12的第二端接地；所述第一分压电阻12与所述存储单元11分压后的待感测电压通过所述感测输出端输出。

需要说明的是，这里所述的存储单元11的阻值是可以跟随存储单元的存储状态或者编程状态发生变化的，比如，存储单元11采用反熔丝技术进行数据存储或者进行编程。反熔丝具有的高阻值可以达到1G欧姆以上，小阻值可以达到5K欧姆到500K欧姆之间。反熔丝的高阻值和低阻值差距比较明显，反熔丝状态发生变化后阻值变化比较大。通过选择合适的第一分压电阻12(比如200K欧姆，电源VDDX的电压为3.6V)，并将存储单元11与第一分压电阻12进行串联连接，能够有效防止因存储单元11阻值变化因此电流变化过大，造成不必要的电能的损耗或者浪费。

在本说明书一个或者多个实施例中，如图3所示，所述第二分压电路中包括串联第二分压电阻和第三分压电阻，其中，所述第三分压电阻的第一端与所述电源连接，所述第三分压电阻的第二端与所述第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述第三分压电阻的第二端或所述第二分压电阻的第一端作为所述第二分压电路的输出端。

该第二分压电路2的电压源VDDX与第一分压电路1的电压源VDDX相同。为了避免因为电压源电压不稳定或者电阻等元件因为温度过高导致阻值发生变化，从而对参考电压VREF稳定性造成影响，这里将分压所获得电压值作为参考电压，并非将VREF直接作为参考电压。具体来说，一般的电阻元件随着温度的升高阻值会增大，若是同规格的电阻，阻值增大的比例是相同的，也就可以保证第二分压电阻13与第三分压电阻14的比值相对稳定不变，经过分压后产生的VREF也相对稳定。因此，通过分压的方式，可以有效保证参考端输入的参考电压VREF的稳定。

在本说明书一个或者多个实施例中，如图4所示，所述感测放大器中包括：第一三极管31、第二三极管32、第三三极管33和第四三极管34；所述第一三极管31的栅极作为所述感测放大器的感测电压输入端VIN，所述第一三极管31的源极与所述电源VDDX连接，所述第一三极管31的漏极分别与所述第二三极管32的漏极和所述第三三极管33的栅极连接；

所述第二三极管32的栅极与所述第三三极管33的栅极连接，所述第二三极管33的源极接地；

所述第三三极管33的源极接地，所述第三三极管33的漏极与所述第四三极管34的漏极连接；

所述第四三极管34的源极与所述电源连接，所述第四三极管34的栅极作为所述感测放大器3的参考电压VREF的输入端；

其中，所述第三三极管33的漏极或所述第四三极管34的漏极作为所述感测放大器3的输出端V1。

这里所说的三极管可以是硅或者锗材质三极管。需要说明的是，这里的第一三极管31和第四三极管34是PNP型三极管，第二三极管32和第三三极管33是NPN型三极管。

将第一三极管31的栅极作为感测输入端，该三极管为PNP型三极管，第一三极管31的导通条件是：当栅极电压与漏极电压的差值达到一定条件时导通。当第一三极管31导通之后，第二三极管32的漏极和栅极电压升高，第二三极管32导通。

容易理解，由于第二三极管32与第三三极管33栅极连接，而且第三三极管33的源极接地，当第二三极管32导通之后，第三三极管33也随之导通，导致感测节点V1的电压被拉低，由于参考电压VREF(即，第四三极管34的栅极电压)稳定不变，VREF大于V1，因此第四三极管34未导通。

在本说明书一个或者多个实施例中，所述第一分压电阻12与所述第二分压电阻21的阻值相同。

由于第一分压电路1、第二分压电路2、感测放大器3具有相同的电压源VDDX。为了确保参考电压与感测电压相同，将第一分压电阻12与第二分压电阻21设定为相同阻值的电阻，比如，都设定为200K欧姆。

在本说明书一个或者多个实施例中，所述第三分压电阻的阻值根据所述存储单元处于被编程状态时的最大阻值设定。

需要说明的是，为了确保基于本申请技术方案能够准确的进行感测，存储单元的可变阻值有一定的要求，采用反熔丝技术进行编程的存储单元，一般来说，存储单元未编程时具有比较大的阻值(比如1G欧姆)，并且该最大阻值要大于第三分压电阻22(比如500K欧姆)的阻值。进一步地，若存储单元处于编程状态，编程状态下的阻值要小于第三分压电阻的阻值。根据前文所述第一分压电阻12和第二分压电阻21的阻值大小相同，为了保证待感测电压与参考电压的差值出现明显的变化，这里需要存储单元的电阻值出现明显的变化。从而可以有效、准确的获得感测结果。

为了便于理解，如图5所示感测电路的整体结构示意图，下面分情况对感测电路的工作状态进行说明。

若所述存储单元11在未编程的状态下具有较高的阻值(一般来说该较高阻值大于1G欧姆)，则所述该较高阻值大于第三分压电阻22的阻值，具体来说：VIN＝VDDX(R1/(RBD+R1))，对应的VREF＝VDDX(R3/(R2+R3))。由于RBD远远大于R3，因此，VIN小于VREF。若所述存储单元1为较高阻值，则感测输入端电压小，所述第一三极管31(MP1)导通，所述第二三极管32(MN1)与所述第三三极管33栅极(MN2)电压大，所述第二三极管32和所述第三三极管33导通，第四三极管34导通但导通强度不及第三三极管33，所述感测结果为V1低电压。

若所述存储单元11在编程的状态下具有较低的阻值(一般来说该较低的阻值在5K欧姆到500K欧姆之间)，则所述该较低阻值小于所述第三分压电阻22的阻值，具体来说：VIN＝VDDX(R1/(RBD+R1))，对应的VREF＝VDDX(R3/(R2+R3))。由于RBD小于R3，因此，VIN大于VREF。若所述存储单元1为较低阻值，则感测输入端电压大，所述第一三极管31未导通，所述第二三极管32与所述第三三极管33栅极电压小，所述第二三极管32和所述第三三极管33未导通，第四三极管34导通，所述感测结果为V1高电压。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助加必需的通用硬件平台的方式来实现，当然也可以通过硬件和软件结合的方式来实现。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以计算机产品的形式体现出来，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程坐标确定设备的处理器以产生一个机器，使得通过计算机或其他可编程坐标确定设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程坐标确定设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程坐标确定设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种感测电路，其特征在于，包括：

感测放大器、第一分压电路、第二分压电路；

所述第一分压电路的输出端与所述感测放大器的感测电压输入端连接，所述第二分压电路的输出端与所述感测放大器的参考电压输入端连接；

所述第一分压电路中包括串联的存储单元和第一分压电阻，其中，所述存储单元的第一端与电源连接，所述存储单元的第二端与所述第一分压电阻的第一端连接，所述第一分压电阻的第二端接地，所述存储单元的第二端和/或所述第一分压电阻的第一端作为所述第一分压电路的输出端；

所述第一分压电路，用于通过所述存储单元和所述第一分压电阻对所述电源输出的电压进行分压，以向所述感测放大器输出感测电压；

所述第二分压电路的一端与所述电源连接、所述第二分压电路的另一端接地；

所述第二分压电路，用于对所述电源输出的电压进行分压，以向所述感测放大器输出参考电压；

所述感测放大器，用于根据所述感测电压与所述参考电压的比较结果，在感测放大器的输出端输出表征所述存储单元的工作状态的电平信号。

2.根据权利要求1所述的感测放大器，其特征在于，所述第二分压电路中包括串联第二分压电阻和第三分压电阻，其中，所述第三分压电阻的第一端与所述电源连接，所述第三分压电阻的第二端与所述第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述第三分压电阻的第二端或所述第二分压电阻的第一端作为所述第二分压电路的输出端。

3.根据权利要求1所述的感测放大器，其特征在于，所述感测放大器中包括：第一三极管、第二三极管、第三三极管和第四三极管；

所述第一三极管的栅极作为所述感测放大器的感测电压输入端，所述第一三极管的源极与所述电源连接，所述第一三极管的漏极分别与所述第二三极管的漏极和所述第三三极管的栅极连接；

所述第二三极管的栅极与所述第三三极管的栅极连接，所述第二三极管的源极接地；

所述第三三极管的源极接地，所述第三三极管的漏极与所述第四三极管的漏极电连接；

所述第四三极管的源极与所述电源连接，所述第四三极管的栅极作为所述感测放大器的参考电压输入端；

其中，所述第三三极管的漏极或所述第四三极管的漏极作为所述感测放大器的输出端。

4.根据权利要求3所述的感测单路，其特征在于，所述第一三极管和所述第四三极管为PNP型三极管，所述第二三极管和所述第三三极管为NPN型三极管。

5.根据权利要求1至4中任一项所述的感测放大器，其特征在于，所述第一分压电阻与所述第二分压电阻的阻值相同。

6.根据权利要求5所述的感测放大器，其特征在于，所述第三分压电阻的阻值根据所述存储单元处于被编程状态时的最大阻值设定。

7.根据权利要求6所述的感测放大器，其特征在于，所述第三分压电阻的阻值大于所述第一分压电阻的阻值。

8.一种存储器，其特征在于，包括至少一个如权利要求1至7中任一项所述的感测放大器，用于对所述存储器的存储单元数据存储状态的检测。